KR102251598B1 - 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판 - Google Patents

반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판 Download PDF

Info

Publication number
KR102251598B1
KR102251598B1 KR1020167020112A KR20167020112A KR102251598B1 KR 102251598 B1 KR102251598 B1 KR 102251598B1 KR 1020167020112 A KR1020167020112 A KR 1020167020112A KR 20167020112 A KR20167020112 A KR 20167020112A KR 102251598 B1 KR102251598 B1 KR 102251598B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
amorphous
bonding
delete delete
Prior art date
Application number
KR1020167020112A
Other languages
English (en)
Other versions
KR20160120719A (ko
Inventor
아키요시 이데
다츠로 다카가키
스기오 미야자와
야스노리 이와사키
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20160120719A publication Critical patent/KR20160120719A/ko
Application granted granted Critical
Publication of KR102251598B1 publication Critical patent/KR102251598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Products (AREA)

Abstract

반도체용 복합 기판의 핸들 기판(4)은, 다결정 재료로 이루어진 베이스 기판, 및 베이스 기판(1) 상에 설치되어 있고, 내약품성을 가지며, 단일 성분이고 고순도의 비정질층(3)을 구비하고 있다.

Description

반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판{HANDLE SUBSTRATE OF COMPOSITE SUBSTRATE FOR SEMICONDUCTOR, AND COMPOSITE SUBSTRATE FOR SEMICONDUCTOR}
본 발명은, 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판에 관한 것이다.
종래, Silicon on Quartz(SOQ), Silicon on Glass(SOG), Silicon on Sapphire(SOS)라고 불리는 핸들 기판을 투명·절연 기판으로 구성한 SOI나, GaN, ZnO, 다이아몬드, AlN 등의 투명 와이드 갭 반도체를 실리콘 등의 도너 기판에 접합함으로써 얻어진 접합 웨이퍼가 알려져 있다. SOQ, SOG, SOS 등은 핸들 기판의 절연성·투명성 등으로부터 프로젝터, 고주파 디바이스 등에의 응용이 기대되고 있다. 또한 와이드 갭 반도체의 박막을 핸들 기판에 복합화한 접합 웨이퍼는, 고성능 레이저나 파워 디바이스 등에의 응용이 기대된다.
이러한 반도체용의 복합 기판은, 핸들 기판과 도너 기판으로 이루어져 있고, 일반적으로 핸들 기판이나 도너 기판은 단결정 재료로 이루어진다. 종래에는, 베이스 기판 상에 실리콘층을 에피택셜 성장에 의해 형성하는 방법이 주류였지만, 최근 직접 접합에 의해 형성하는 방법이 개발되어, 반도체 디바이스의 성능 개선에 기여하고 있다. 즉, 이러한 핸들 기판과 도너 기판은, 접합층이나 접착층을 통해 접합되거나 혹은 직접 접합된다.
그러나, 사파이어는 고가이기 때문에, 비용 절감을 위해서는, 사파이어 이외의 재료의 기판을 핸들 기판으로서 이용하는 것이 요구된다. 즉, 핸들 기판의 표면층으로서, 글레이즈드 유리층 및 비정질층을 형성하는 것이 알려져 있다(특허문헌 1, 2).
도너 기판과의 접합에 이용되는 핸들 기판은, 분자간력에 의한 접합력을 최대화하기 위해, CMP 등에 의해 고정밀도 연마가 행해져, 그 Ra값을 낮추고 있다. 그러나, 이렇게 해서 완성된 복합 기판은, 각종 반도체 프로세스의 과정에서, 때로 1000℃ 근처의 온도 분위기에 노출된다. 그 때문에, 분자간력에 의한 접합력을 최대화하기 위해 핸들 기판 표면의 Ra값을 낮게 유지하면서, 동시에 접합 후의 고온 프로세스에 의한 열에도 견디는 것이 요구된다.
특허문헌 1 : 일본 특허 공개 평성 제06-183046호 특허문헌 2 : 일본 특허 공표 제2000-502483호
그러나, 핸들 기판의 표면에 글레이즈드 유리층을 형성한 경우, 유리는 유리전이점을 갖고 있기 때문에, 700℃ 이상의 고온 하에서 사용하는 것이 곤란함과 더불어, 불순물이 많아 반도체 프로세스에 적합하지 않다.
한편, 핸들 기판을 다결정 재료에 의해 형성한 경우, 완전한 치밀성을 담보하기 어렵고, 또한 다결정 재료를 구성하는 결정 방위에 의한 연마성의 차이라는 문제 때문에, 접합에 견딜 수 있는 표면 조도를 얻기 어려웠다.
특허문헌 2에서는, 비정질 알루미나의 무공질층을 웨이퍼 상에 부착시키고, 5 Å 이하의 평균 표면 조도까지 연마하는 것이 기재되어 있다.
그러나, 최근, 반도체의 배선 룰이 더욱 미세화되고 있어, 예컨대 0.7 ㎛ 이하의 미세 배선이 채용되게 되었다. 이 때문에, 종래에는 문제가 되지 않았던 수준의 금속 오염(메탈 콘타미네이션)이 문제가 되고 있다. 이 때문에, 핸들 기판에는, 반도체 디바이스 성능 열화에 대한 걱정 때문에 높은 청정도가 요구되지만, 일반적인 세라믹 소결체로 이루어진 핸들 기판에서는 이러한 청정도에 이르지 못한다. 또한, 특허문헌 2에 기재된 바와 같은 비정질 알루미나 코팅도, 상기와 같은 높은 수준에서의 금속 오염 방지에는 대응할 수 없는 것이다.
본 발명의 과제는, 반도체용 복합 기판의 핸들 기판에 있어서, 고가의 단결정 재료를 사용하지 않아, 고온에 대하여 내구성이 있고, 또한 도너 기판과의 접합 강도를 높이기 위해서 접합면의 표면 조도를 저감 가능하게 함과 더불어, 접합면에서의 오손도를 저감하는 것이다.
본 발명은, 반도체용 복합 기판의 핸들 기판으로서,
다결정 재료로 이루어진 베이스 기판, 및
상기 베이스 기판 상에 설치되어 있고, 내약품성을 가지며, 단일 성분이고 고순도의 비정질층을 구비하고 있는 것을 특징으로 한다.
또한, 본 발명은, 상기 핸들 기판, 및 핸들 기판의 상기 접합면에 대하여 접합되어 있는 도너 기판을 갖는 것을 특징으로 하는 반도체용 복합 기판에 관한 것이다.
또한, 본 발명은, 반도체용 복합 기판의 핸들 기판을 제조하는 방법으로서, 다결정 재료로 이루어진 베이스 기판 상에, 내약품성을 가지며, 단일 성분이고 고순도의 비정질층을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 반도체용 복합 기판의 핸들 기판에 있어서, 고가의 단결정 재료를 사용하지 않아, 고온에 대하여 내구성이 있고, 또한 도너 기판과의 접합 강도를 높이기 위해서 접합면의 표면 조도를 저감 가능하며, 예컨대 그 표면 조도를 1 ㎚ 이하까지 저감할 수 있다.
또한, 비정질의 박층을 어닐링함으로써, 비정질층의 치밀성을 향상시킬 수 있어, 치밀화에 따라 내약품성이 향상되기 때문에, 반도체 세정에 알맞은 약품을 이용할 수 있다. 이에 따라, 접합면의 세정 효과가 높아져, 오손도를 저감할 수 있다. 접합면의 오손도는, 예컨대, 목적으로 하는 각 금속 원소에 대하여 각각 1.0×1011 atom/㎠ 이하로 하는 것이 가능하다.
도 1의 (a)는 다결정 재료로 이루어진 베이스 기판(1) 상에 비정질층(2)을 형성한 상태를 나타내고, (b)는 비정질층(2)을 정밀 연마하여 이루어지는 핸들 기판(4)을 나타낸다.
도 2의 (a)는 핸들 기판(4)에 대하여 도너 기판(6)을 접합층(5)을 통해 접합하여 이루어지는 핸들 기판(7A)을 나타내고, (b)는 핸들 기판(4)에 대하여 도너 기판(6)을 직접 접합하여 이루어지는 핸들 기판(7B)을 나타낸다.
이하, 적절하게 도면을 참조하면서, 본 발명을 더욱 상세히 설명한다.
예컨대, 도 1의 (a)에 도시된 바와 같이, 다결정 재료로 이루어진 베이스 기판(1)의 표면(1a) 상에 비정질의 박층(2)을 형성한다. 도면 부호 1b는 배면이다. 계속해서, 어닐링함으로써 비정질의 박층(2)을 치밀화한다. 다음에 표면(2a)을 정밀 연마 가공함으로써, 매우 작은 표면 조도를 갖는 접합면(3a)이 형성된 비정질층(3)을 형성한다. 이것에 의해 핸들 기판(4)을 얻을 수 있다.
계속해서, 도 2의 (a)에 도시된 예에서는, 핸들 기판(4)의 접합면(3a)에 접합층(5)을 통해 도너 기판(6)을 접합함으로써, 복합 기판(7A)을 얻고 있다. 또한, 도 2의 (b)에 도시된 예에서는, 핸들 기판(4)의 접합면(3a)에 도너 기판(6)을 직접 접합함으로써, 복합 기판(7B)을 얻고 있다.
(용도)
본 발명의 복합 기판은, 프로젝터용 발광 소자, 고주파 디바이스, 고성능 레이저, 파워 디바이스, 논리 IC 등에 이용할 수 있다.
(도너 기판)
복합 기판은, 본 발명의 핸들 기판과, 도너 기판을 포함한다.
도너 기판의 재질은, 특별히 한정되지 않지만, 바람직하게는, 실리콘, 질화알루미늄, 질화갈륨, 산화아연 및 다이아몬드로 이루어진 군으로부터 선택된다.
도너 기판은, 전술한 재질을 가지며, 표면에 산화막을 갖고 있어도 좋다. 산화막을 통해 이온 주입을 행하면, 주입 이온의 채널링을 억제하는 효과를 얻을 수 있기 때문이다. 산화막은, 바람직하게는 50∼500 ㎚의 두께를 갖는다. 산화막을 갖는 도너 기판도 도너 기판에 포함되며, 특별히 구별하지 않는 한, 도너 기판이라 칭한다.
(베이스 기판)
적합한 실시형태에 있어서는, 베이스 기판을 구성하는 다결정 재료가, 알루미나, 질화규소, 질화알루미늄 또는 산화규소로 이루어진다. 이들은 치밀성을 높이기 쉽고, 반도체 오염의 우려가 적기 때문에, 적합하다.
또한, 베이스 기판을 구성하는 다결정 재료의 상대 밀도는, 비정질층의 접합면의 표면 조도를 저감한다는 관점에서, 98% 이상으로 하는 것이 바람직하고, 99% 이상으로 하는 것이 더욱 바람직하다.
적합한 실시형태에 있어서는, 핸들 기판을 구성하는 다결정 재료가, 순도 99.9% 이상의 세라믹 분말을 원료로 하는 소결에 의해 제조되어 있다.
특히 기판 표면의 피트(구멍)가 반도체의 수율에 영향을 주는 경우나, 반도체 공정에서의 금속 오염 레벨 요구가 엄격한 경우, 예컨대 목적으로 하는 각 금속 원소에 대하여 각각 1.0×1011 atom/㎠ 이하로 하는 것이 요구되는 경우에는, 베이스 기판의 고순도화가 바람직하다. 왜냐하면, 베이스 기판 중의 미량 금속이 비정질층으로 확산되고, 핸들 기판 표면으로 나올 우려도 있기 때문이다. 베이스 기판으로부터 비산된 불순물이 비정질층 표면에 부착될 우려도 있다.
또한, 치밀성이 우수하고 또한 고순도인 투광성 알루미나를 이용하는 것이 좋다. 이 경우, 바람직하게는 순도 99.9% 이상(바람직하게는 99.95% 이상)의 고순도 알루미나 분말에 대하여, 100 ppm 이상, 300 ppm 이하의 산화마그네슘 분말을 첨가한다. 이러한 고순도 알루미나 분말로는, 다이메이카가쿠고교 주식회사에서 제조한 고순도 알루미나 분체를 예시할 수 있다. 또한, 이 산화마그네슘 분말의 순도는 99.9% 이상이 바람직하고, 평균 입경은 50 ㎛ 이하가 바람직하다.
또한, 적합한 실시형태에 있어서는, 소결 보조제로서, 알루미나 분말에 대하여, 지르코니아(ZrO2)를 200∼800 ppm, 산화이트륨(Y2O3)을 10∼30 ppm 첨가하는 것이 바람직하다.
베이스 기판의 성형 방법은 특별히 한정되지 않고, 닥터 블레이드법, 압출법, 겔 캐스트법 등 임의의 방법이어도 좋다. 특히 바람직하게는, 베이스 기판을 겔 캐스트법을 이용하여 제조한다.
적합한 실시형태에 있어서는, 세라믹 분말, 분산매 및 겔화제를 포함하는 슬러리를 제조하고, 이 슬러리를 주형하여, 겔화시킴으로써 성형체를 얻는다. 여기서, 겔 성형의 단계에서는, 몰드에 이형제를 도포하고, 몰드를 조합하여, 슬러리를 주형한다. 계속해서, 겔을 몰드 내에서 경화시켜 성형체를 얻고, 성형체를 이형한다. 계속해서 몰드를 세정한다.
계속해서, 겔 성형체를 건조시키고, 바람직하게는 대기 중에서 하소하고, 계속해서, 수소 중에서 본 소성한다. 본 소성시의 소결 온도는, 소결체의 치밀화라는 관점에서 1700∼1900℃가 바람직하고, 1750∼1850℃가 더욱 바람직하다.
또한, 소성시에 충분히 치밀한 소결체를 생성시킨 후에, 추가로 어닐링 처리를 더 실시함으로써 휨 수정을 행할 수 있다. 이 어닐링 온도는, 변형이나 이상 입자 성장 발생을 방지하면서, 소결 보조제의 배출을 촉진시킨다는 관점에서 소성시의 최고 온도±100℃ 이내인 것이 바람직하고, 최고 온도가 1900℃ 이하인 것이 더욱 바람직하다. 또한, 어닐링 시간은, 1∼6시간인 것이 바람직하다.
(비정질층)
본 발명에 있어서는, 다결정 재료로 이루어진 베이스 기판 상에 비정질층을 형성한다.
도너 기판과의 접합을 확보할 수 있는 표면 조도를 얻기 위해서는, 표면층의 결정성이 낮은 것, 즉 비정질 상태인 것이 중요하다. 표면층이 결정성을 갖고 있으면, CMP에 의한 연마에 있어서, 결정 방위에 의존한 표면의 요철이 발생되어 버려, 원하는 표면 조도(Ra)를 얻을 수 없다. 또한, 베이스 기판 상의 비정질층의 어닐링에 의해 내약품성을 높임으로써, 반도체 세정에 알맞은 약품을 이용할 수 있어, 비정질 표면의 오손을 저감할 수 있다.
여기서 세정에 이용되는 약품은, Si 웨이퍼의 RCA 세정에서 이용되는 약액인 각종 약품을 사용할 수 있다. 예컨대, 암모니아과수(암모니아:과산화수소수:H2O=1:1:5(체적비)), 염산과수(HCl:과산화수소수:H2O=1:1:5(체적비))를 예시할 수 있다. 이들 약액에 의한 내성을 가짐으로써, 세정 후의 표면 조도를 유지하면서, 금속 오염을 1.0×1011 atom/㎠ 이하까지 억제할 수 있게 된다.
여기서 비정질 상태란, 베이스 기판 및 성막층의 단면을 1만배의 SEM(주사형 전자현미경)에 의해 관찰한 결과, 결정립계가 관찰되지 않는 상태인 것을 의미하고 있다.
베이스 기판 상의 비정질층의 재질은, 단일 성분이고 고순도로 한다. 단일 성분이라고 하는 것은, 1종류의 조성식으로 표시되는 재질로서, 전형적으로는 세라믹스이다. 이것은, 유리와 같이 복수종의 무기물 성분의 조성물을 제외한 것이다.
또한, 고순도라고 하는 것은, 비정질층의 98.0 질량% 이상이 상기한 단일 성분으로 이루어져 있는 것을 의미하고 있다. 비정질층에 차지하는 상기한 단일 성분의 비율은, 99.0 질량% 이상인 것이 더욱 바람직하고, 99.5 질량% 이상인 것이 더욱 바람직하다.
또한, 내약품성에 있어서의 약품이란 전술로써 기재한, 암모니아과수와 염산과수를 나타내고 있다. 이러한 약품에 대한 내성은, 상기한 암모니아과수(암모니아:과산화수소수:H2O=1:1:5(체적비))에 대하여 온도 70∼80℃, 세정 시간 10분, 염산과수(HCl:과산화수소수:H2O=1:1:5(체적비))에 대하여 온도 70∼80℃, 세정 시간 10분으로 세정을 실시한 후에 AFM에 의한 표면 관찰에 의해, 세정 전후에 있어서의 표면 조도(Ra)값이 변화되지 않는 것을 의미하고 있다.
적합한 실시형태에 있어서는, 비정질층이, 알루미나, 질화규소, 질화알루미늄 또는 산화규소로 이루어진다. 이들은 순도가 높아, 고주파 재료 혹은 열전도 재료로서도 적합하다.
예컨대, 질화알루미늄으로 이루어진 베이스 기판 상에 알루미나로 이루어진 비정질층을 형성하여도 좋다. 이 경우, 질화알루미늄의 높은 열전도성을 유지하면서, 알루미나로 이루어진 비정질층에 의해 원하는 면조도를 얻을 수 있을 뿐만 아니라, 알루미나에 의한 내식성 향상도 기대할 수 있다.
또한, 적합한 실시형태에 있어서는, 다결정 재료와 비정질층이 동종의 재료로 이루어진다. 이것은 열팽창 차에 따른 크랙의 발생을 방지하는 데 유효하다. 여기서, 동종의 재질이라고 하는 것은, 베이스 기판을 구성하는 결정 재료와 비정질층을 구성하는 재질과의 조성식이 같은 것을 의미하고 있고, 소결 보조제, 첨가제나 제법은 상이하여도 좋다.
적합한 실시형태에 있어서는, 비정질층의 두께가 3 ㎛ 이하이다. 가령 다결정 재료와 비정질층의 재료가 동종이어도, 비정질 상태와 다결정 상태에서는 열팽창계수에 차이가 발생한다. 이 때문에, 비정질층을 형성한 핸들 기판을 예컨대 1000℃ 이상의 고온에서 사용하면, 크랙 발생의 원인이 될 우려도 있다. 이러한 크랙을 방지하기 위해서는, 비정질층을 얇게 하는 것이 유효하며, 표면 조도의 저감이나 CMP 가공성을 고려하면, 비정질층의 두께를 3 ㎛ 이하로 하는 것이 바람직하다. 또한, 원하는 표면 조도를 얻는다는 관점에서, 비정질층의 두께는 0.5 ㎛ 이상인 것이 바람직하다.
비정질 박층의 형성에는, 화학적 기상 성장(CVD), 스퍼터, 이온 플레이팅, 증착이 적합하게 이용된다.
또한, 베이스 기판 상에 산화규소(SiO2)로 이루어진 비정질막을 형성하는 방법으로서, 우선 베이스 기판 상에 비정질 Si층, 혹은 poly-Si층을 형성한 후, 이들 층을 산화함으로써, 다결정 표면에 산화규소(SiO2)의 비정질층을 형성할 수 있다.
비정질 Si층, Poly-Si층의 형성에는, CVD, 스퍼터, 이온 플레이팅, 증착이 적합하게 이용된다. 또한, 비정질 Si층, Poly-Si층을 CMP 가공함으로써, 그 표면 조도(Ra)를 1 ㎚ 이하로 하는 것이 더욱 바람직하다.
또한, 비정질의 박층 형성 후에는, 어닐링 처리를 실시한다. 이에 따라 내재 응력의 제거와 막의 치밀화에 따른 내약품성의 향상이 가능해진다.
이 어닐링 처리시의 어닐링 온도는, 500∼1000℃로 하는 것이 바람직하고, 600∼800℃로 하는 것이 더욱 바람직하다. 어닐링 온도에서의 유지 시간은, 1시간∼10시간이 바람직하고, 2∼6시간이 더욱 바람직하다. 또한, 어닐링 처리시의 승온 속도, 강온 속도는, 50∼200℃/시간이 바람직하다.
비정질층이 알루미나로 이루어진 경우에는, 50∼150℃/시간의 승온 속도로써 650℃∼1000℃의 어닐링 온도로 상승시켜, 어닐링 온도에서 2∼4시간 유지로 하는 것이 바람직하다.
어닐링 처리 후에는, CMP 가공에 의해 표면 조도(Ra)를 1 ㎚ 이하까지 저감하는 것이 가능하다. 이에 따라 직접 접합에 필요로 되는 충분한 면조도를 얻을 수 있다.
표면 조도(Ra)는, 접합면에 대해서 AFM(Atomic Force Microscope: 원자간력 전자현미경)에 의해 70 ㎛×70 ㎛의 시야 범위에서 촬상하고, JIS B0601에 따라 산출하는 수치이다.
비정질층을 정밀 연마 가공함으로써, 그 접합면의 Ra를 작게 한다. 이러한 정밀 연마 가공으로는, CMP(Chemical Mechanical Polishing) 가공이 일반적이고, 이것에 사용되는 연마 슬러리로서, 알칼리 또는 중성의 용액에 30 ㎚∼200 ㎚의 입경을 갖는 지립을 분산시킨 것이 사용된다. 지립 재질로는, 실리카, 알루미나, 다이아, 지르코니아, 산화세륨을 예시할 수 있고, 이들을 단독 또는 조합하여 사용한다. 또한, 연마 패드에는, 경질 우레탄 패드, 부직포 패드, 스웨이드 패드를 예시할 수 있다.
비정질층의 접합면에서는, 목적으로 하는 금속 원소, 특히 Na, Mg, K, Ca, Ti, Cr, Fe, Ni, Cu 및 Zn의 농도가 각각 1.0×1011 atom/㎠ 이하인 것이 바람직하다.
(복합 기판)
핸들 기판과 도너 기판을 접합함으로써 복합 기판을 얻는다.
접합에 이용되는 기술로는, 특별히 한정되는 것은 아니지만, 예컨대 표면 활성화에 의한 직접 접합이나, 접착층을 이용한 기판 접합 기술이 이용된다.
직접 접합에는 계면활성화에 의한 저온 접합 기술이 적합하게 이용된다. 10-6 Pa 정도의 진공 상태에서 Ar 가스에 의한 표면 활성화를 실시한 후, 상온에서 Si 등의 단결정 재료가 SiO2 등의 접착층을 통해 다결정 재료와 접합될 수 있다. 또한 표면의 플라즈마 활성화에 의한 직접 접합도 적합하게 이용할 수 있다. 조건으로는 수세 처리 후, N2 플라즈마를 표면에 조사하고, 대기압 하에서 Si 등의 단결정 재료와 SiO2 등의 산화층을 통해 다결정 재료와 접합하는 것이 가능해진다.
접착층의 예로는, 수지에 의한 접착 외에, SiO2, Al2O3, SiN이 이용된다.
실시예
(실시예 1)
본 발명의 효과를 확인하기 위해서, 투광성 알루미나 세라믹스로 이루어진 베이스 기판 상에, 증착에 의한 비정질 알루미나층을 형성하고, 핸들 기판을 시작(試作)하였다.
우선, 투광성 알루미나 세라믹스제의 블랭크 기판을 작성하였다.
구체적으로는, 이하의 성분을 혼합한 슬러리를 조제하였다.
(원료 분말)
·비표면적 3.5∼4.5 ㎡/g, 평균 1차 입자경 0.35∼0.45 ㎛의α-알루미나 분말 100 중량부
·MgO(마그네시아) 0.025 중량부
·ZrO2(지르코니아) 0.040 중량부
·Y2O3(산화이트륨) 0.0015 중량부
(분산매)
·글루타르산디메틸 27 중량부
·에틸렌글리콜 0.3 중량부
(겔화제)
·MDI 수지 4 중량부
(분산제)
·고분자 계면활성제 3 중량부
(촉매)
·N,N-디메틸아미노헥산올 0.1 중량부
이 슬러리를, 알루미늄 합금제의 몰드에 실온에서 주형한 후, 실온에서 1시간 동안 방치하였다. 계속해서 40℃에서 30분간 방치하고, 고화를 진행시키고 나서, 이형하였다. 또한, 실온, 계속해서 90℃ 각각에서 2시간 동안 방치하여, 판상의 분말 성형체를 얻었다.
얻어진 분말 성형체를, 대기중 1100℃에서 하소(예비소성)한 후, 수소 3:질소 1의 분위기 중 1750℃에서 소성을 행하고, 그 후, 같은 조건에서 어닐링 처리를 실시하여, 블랭크 기판으로 하였다.
제작한 블랭크 기판에 고정밀도 연마 가공을 실시하였다. 우선, 그린 카본에 의한 양면 랩 가공에 의해 형상을 정돈한 후, 다이아몬드 슬러리에 의한 양면 랩 가공을 실시하였다. 다이아몬드의 입경은 3 ㎛로 하였다. 마지막으로 SiO2 지립과 다이아몬드 지립에 의한 CMP 가공을 실시하고, 세정을 실시하여, 베이스 기판을 얻었다.
세정 후의 베이스 기판의 표면에 증착에 의해 알루미나(Al2O3)층을 형성하였다. 이 알루미나 순도는 100 질량%이다. 성막시의 도달 진공도는 10-4 Pa이고, 베이스 기판의 온도는 200℃이며, 비정질층의 막 두께는 3 ㎛이고, 비정질층의 굴절률은 1.75가 되었다. 그 후, 800℃의 대기로에서 어닐링 처리를 실시하였다.
마지막으로, 성막 후의 비정질층에 CMP 가공을 행하여, 원하는 면조도로 하였다. 지립에는 SiO2 슬러리를 이용하였다. 가공 후의 막 두께는 1.5 ㎛이고, AFM에 의한 표면 조도 측정의 결과, Ra값은 0.5 ㎚가 되었다.
이 후, 암모니아과수, 염산과수, 황산과수에 의한 세정을 실시하였다. 세정 후에 성막층 표면을 AFM에 의해 관찰하였지만, Ra값은 0.5 ㎚와 세정 전후에서 표면의 면조도에 변화는 보이지 않았다.
또한 표면을 TXRF(전반사 형광 X선 분석)에 의해 표면 금속 원소의 오염을 확인하였다.
X선 입사 각도는 0.03°, X선 조건은 40 mV, 40 mA로 하였다. 결과로서, Na, Mg, K, Ca, Ti, Cr, Fe, Ni, Cu 및 Zn의 농도가 각각 1.0×1011 atom/㎠ 이하인 것을 확인하였다.
완성된 비정질층을 구비한 핸들 기판과 Si 웨이퍼(도너 기판)의 접합 평가를 실시하였다. 접합에는 플라즈마 활성화법을 이용하였다. 접합 후에 100℃의 저온에서 어닐링을 실시한 후, 200℃에서 어닐링 처리를 더 실시하였다. 이것에 대하여 웨이퍼 상태에서의 블레이드 테스트에 의한 접합 에너지 평가를 실시한 바, 1 J/㎡가 되어, 충분한 접합 강도를 얻을 수 있는 것을 확인하였다.
(비교예 1)
비교예로서, 다결정 재료로 이루어진 베이스 기판의 표면에, 결정층을 형성한 경우의 예를 나타낸다.
우선, 실시예 1과 동일하게 하여, 투광성 알루미나로 이루어진 베이스 기판을 제작하였다. 계속해서, 베이스 기판의 표면에 대하여, 증착법에 의해, 알루미나막을 두께 3 ㎛로 형성하였다. 그 후, 1000℃의 대기로를 이용하여 어닐링 처리를 실시하고, 마지막으로 알루미나막에 대하여 CMP 가공을 실시하였다. 그 결과, CMP 가공 후의 Ra값은 6 ㎚가 되었다. 어닐링 온도가 1000℃ 부근이 되면, α-알루미나 결정이 생성되기 때문에, 결정질이 된다. 이 결과, CMP 가공에 의해 원하는 면조도를 얻을 수 있는 것이 판명되었다.
(실시예 2)
본 발명의 효과를 확인하기 위해, 투광성 알루미나 세라믹스를 이용한 베이스 기판 상에, CVD에 의해 비정질 Si층을 형성하고, 핸들 기판을 시작하였다.
우선, 투광성 알루미나 세라믹스제의 블랭크 기판을 제작하였다.
구체적으로는, 이하의 성분을 혼합한 슬러리를 조제하였다.
(원료 분말)
·비표면적 3.5∼4.5 ㎡/g, 평균 1차 입자경 0.35∼0.45 ㎛의 α-알루미나 분말 100 중량부
·MgO(마그네시아) 0.025 중량부
·ZrO2(지르코니아) 0.040 중량부
·Y2O3(산화이트륨) 0.0015 중량부
(분산매)
·글루타르산디메틸 27 중량부
·에틸렌글리콜 0.3 중량부
(겔화제)
·MDI 수지 4 중량부
(분산제)
·고분자 계면활성제 3 중량부
(촉매)
·N,N-디메틸아미노헥산올 0.1 중량부
이 슬러리를, 알루미늄 합금제의 몰드에 실온에서 주형한 후, 실온에서 1시간 동안 방치하였다. 계속해서 40℃에서 30분간 방치하고, 고화를 진행시키고 나서, 이형하였다. 또한, 실온, 계속해서 90℃ 각각에서 2시간 동안 방치하여, 판상의 분말 성형체를 얻었다.
얻어진 분말 성형체를, 대기중 1100℃에서 하소(예비소성)한 후, 수소 3:질소 1의 분위기 중 1750℃에서 소성을 행하고, 그 후, 같은 조건에서 어닐링 처리를 실시하여, 블랭크 기판으로 하였다.
작성한 블랭크 기판에 고정밀도 연마 가공을 실시하였다. 우선, 그린 카본에 의한 양면 랩 가공에 의해 형상을 정돈한 후, 다이아몬드 슬러리에 의한 양면 랩 가공을 실시하였다. 다이아몬드의 입경은 3 ㎛로 하였다. 마지막으로 SiO2 지립과 다이아몬드 지립에 의한 CMP 가공을 실시하고, 세정을 실시하여, 베이스 기판을 얻었다.
세정 후의 베이스 기판의 표면에, 감압 CVD에 의해 비정질 Si층을 형성하였다. 성막 조건은, 디실란 가스를 이용하여, 온도를 400℃로 하고, 막 두께는 1 ㎛로 하였다. 계속해서, 비정질 Si층을 600℃에서 3시간, 산화 분위기에서 산화하고, 두께 1.5 ㎛의 산화막(비정질 SiO2층)을 얻었다. 그 후, 800℃의 대기로(atmospheric furnace)에서 어닐링 처리를 실시하였다.
얻어진 비정질 SiO2층에 CMP 가공을 행하여, 원하는 면조도로 하였다. 지립에는 SiO2 슬러리를 이용하였다. 가공 후의 막 두께는 1.0 ㎛이고, AFM에 의한 표면 조도 측정의 결과, Ra값은 0.5 ㎚가 되었다.
이 후, 암모니아과수, 염산과수, 황산과수를 이용하여 세정을 실시하였다. 세정 후에 AMF에 의한 표면 조도 측정을 실시한 결과, Ra값은 0.5 ㎚로서, 세정 전과 변화가 없는 것을 확인하였다.
또한 표면을 TXRF(전반사 형광 X선 분석)에 의해 오염 레벨을 측정하였다. 결과로서, Na, Mg, K, Ca, Ti, Cr, Fe, Ni, Cu 및 Zn의 농도가 각각 1.0×1011 atom/㎠ 이하인 것을 확인하였다.
완성된 핸들 기판과 Si 웨이퍼의 접합 평가를 실시하였다. 접합에는 플라즈마 활성화법을 이용하였다. 접합 후에 100℃에서 어닐링 처리를 실시한 후, 200℃에서 어닐링 처리를 더 실시하였다. 그 후 웨이퍼 상태에서 블레이드 테스트에 의한 접합 에너지 평가를 실시한 바, 1 J/㎡가 되어, 충분한 접합 강도를 얻을 수 있는 것을 확인하였다.
(실시예 3)
실시예 1과 동일하게 하여 핸들 기판을 제작하였다. 단, 베이스 기판 상에 비정질 알루미나층을 형성하지 않았다. 그 대신에, 베이스 기판 상에, 플라즈마 CVD법에 의해 두께 1.0 ㎛의 비정질 질화규소층을 형성하고, 계속해서 800℃의 대기로에서 어닐링 처리를 실시하였다. 다른 것은 실시예 1과 동일하게 하였다.
얻어진 비정질 질화규소층에 CMP 가공을 행하여, 원하는 면조도로 하였다. 지립에는 SiO2 슬러리를 이용하였다. 가공 후의 막 두께는 1.0 ㎛이고, AFM에 의한 표면 조도 측정의 결과, Ra값은 0.5 ㎚가 되었다.
이 후, 암모니아과수, 염산과수, 황산과수를 이용하여 세정을 실시하였다. 세정 후에 AMF에 의한 표면 조도 측정을 실시한 결과, Ra값은 0.5 ㎚로서, 세정 전과 변화가 없는 것을 확인하였다. 또한 표면을 TXRF(전반사 형광 X선 분석)에 의해 오염 레벨을 측정하였다. 결과로서, Na, Mg, K, Ca, Ti, Cr, Fe, Ni, Cu 및 Zn의 농도가 각각 1.0×1011 atom/㎠ 이하인 것을 확인하였다.
완성된 핸들 기판과 Si 웨이퍼와의 접합 평가를 실시하였다. 접합에는 플라즈마 활성화법을 이용하였다. 접합 후에 100℃에서 어닐링 처리를 실시한 후, 200℃에서 어닐링 처리를 더 실시하였다. 이 상태에서 블레이드 테스트에 의한 접합 에너지 평가를 실시한 바, 1 J/㎡가 되어, 충분한 접합 강도를 얻을 수 있는 것을 확인하였다.
(실시예 4)
실시예 1과 동일하게 하여 핸들 기판을 제작하였다. 단, 베이스 기판 상에 비정질 알루미나층을 형성하지 않았다. 그 대신에, 베이스 기판 상에, 스퍼터법에 의해 두께 1.0 ㎛의 비정질 질화알루미늄층을 형성하고, 계속해서 800℃의 대기로에서 어닐링 처리를 실시하였다. 다른 것은 실시예 1과 동일하게 하였다.
얻어진 비정질 질화알루미늄층에 CMP 가공을 행하여, 원하는 면조도로 하였다. 지립에는 SiO2 슬러리를 이용하였다. 가공 후의 막 두께는 1.0 ㎛이고, AFM에 의한 표면 조도 측정 결과, Ra값은 0.5 ㎚가 되었다.
이 후, 암모니아과수, 염산과수, 황산과수를 이용하여 세정을 실시하였다. 세정 후에 AMF에 의한 표면 조도 측정을 실시한 결과, Ra값은 0.5 ㎚로서, 세정 전과 변화가 없는 것을 확인하였다. 또한 표면을 TXRF(전반사 형광 X선 분석)에 의해 오염 레벨을 측정하였다. 결과로서, Na, Mg, K, Ca, Ti, Cr, Fe, Ni, Cu 및 Zn의 농도가 각각 1.0×1011 atom/㎠ 이하인 것을 확인하였다.
완성된 핸들 기판과 Si 웨이퍼의 접합 평가를 실시하였다. 접합에는 플라즈마 활성화법을 이용하였다. 접합 후에 100℃에서 어닐링 처리를 실시한 후, 200℃에서 어닐링 처리를 더 실시하였다. 이 상태에서 블레이드 테스트에 의한 접합 에너지 평가를 실시한 바, 1 J/㎡가 되어, 충분한 접합 강도를 얻을 수 있는 것을 확인하였다.
(비교예 2)
실시예 1과 동일하게 하여, 고순도 다결정 알루미나 세라믹으로 이루어진 베이스 기판을 제작하였다. 이 베이스 기판 상에, 저순도 알루미나막(95% 순도)을 증착법에 의해 형성하였다. 계속해서, 이것을 800℃에서 어닐링 처리한 후, CMP 가공에 의해 표면 연마를 실시하였다. 이것을 암모니아과수, 염산과수로 세정하고, 표면을 AFM에 의해 관찰하였다. 결과로서, 표면에 50 ㎚ 깊이의 피트가 다수 존재하는 것이 확인되었다. 또한 TXRF에 의한 표면 금속 원소량을 측정한 바, Ta, W, Fe가 >100e10 atoms/㎠ 측정되어, 충분한 표면 오염 레벨을 얻을 수 없는 것을 확인하였다.

Claims (13)

  1. 반도체용 복합 기판 제조 방법에 있어서,
    다결정 재료를 포함하는 베이스 기판 위에 비정질 재료의 박층을 형성하는 단계 - 상기 비정질 재료는 알루미나를 포함하고 상기 다결정 재료는 알루미나를 포함함 -;
    이후, 650℃ 이상 1000℃ 이하의 온도에서 상기 박층의 어닐링 공정을 수행함으로써 98.0 질량% 이상이 알루미나의 단일 성분으로 이루어지며 암모니아과수와 염산과수에 대한 내구성을 가지는 비정질층을 형성하는 단계;
    이후, 상기 비정질층의 접합면의 표면 조도(Ra)가 1 ㎚ 이하가 되도록, 화학적 기계적 연마에 의하여 상기 비정질층의 접합면을 처리하는 단계 - 상기 비정질층은 1 ㎛ 이상 3 ㎛ 이하의 두께를 가짐 -; 및
    이후, 도너 기판이 상기 접합면에 직접 접촉하도록 상기 비정질층의 접합면에 상기 도너 기판을 접합하는 단계를 포함하는, 반도체용 복합 기판 제조 방법.
  2. 제1항에 있어서,
    상기 비정질층은 화학 기상 증착, 스퍼터링, 기상 증착 또는 이온 플레이팅에 의해 형성되는, 반도체용 복합 기판 제조 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020167020112A 2014-02-18 2015-02-17 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판 KR102251598B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014028241 2014-02-18
JPJP-P-2014-028241 2014-02-18
PCT/JP2015/054253 WO2015125770A1 (ja) 2014-02-18 2015-02-17 半導体用複合基板のハンドル基板および半導体用複合基板

Publications (2)

Publication Number Publication Date
KR20160120719A KR20160120719A (ko) 2016-10-18
KR102251598B1 true KR102251598B1 (ko) 2021-05-13

Family

ID=53878272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020112A KR102251598B1 (ko) 2014-02-18 2015-02-17 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판

Country Status (7)

Country Link
US (1) US10204838B2 (ko)
EP (1) EP3109894B1 (ko)
JP (1) JP6182661B2 (ko)
KR (1) KR102251598B1 (ko)
CN (1) CN105981132B (ko)
TW (1) TWI642086B (ko)
WO (1) WO2015125770A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6549054B2 (ja) * 2016-02-02 2019-07-24 信越化学工業株式会社 複合基板および複合基板の製造方法
CN108400081A (zh) * 2017-02-08 2018-08-14 上海新昇半导体科技有限公司 硅片的制作方法
JP2019210162A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
JP2019210161A (ja) * 2018-05-31 2019-12-12 ローム株式会社 半導体基板構造体及びパワー半導体装置
WO2019244471A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
WO2019244461A1 (ja) * 2018-06-22 2019-12-26 日本碍子株式会社 接合体および弾性波素子
CN117080201A (zh) 2018-06-29 2023-11-17 长江存储科技有限责任公司 半导体结构及其形成方法
JP7287772B2 (ja) * 2018-11-26 2023-06-06 ランテクニカルサービス株式会社 透明基板の接合方法及び積層体
KR20210021626A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
CN113922778B (zh) * 2020-07-10 2022-06-21 济南晶正电子科技有限公司 一种滤波器用压电衬底结构及其制备方法
WO2022190465A1 (ja) * 2021-03-10 2022-09-15 日本碍子株式会社 接合体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008475A1 (en) * 1999-01-08 2003-01-09 Nathan W. Cheung Method for fabricating multi-layered substrates
JP2012099848A (ja) * 2000-06-16 2012-05-24 Soitec 基板製造方法及び該方法によって得られた基板
WO2013187410A1 (ja) 2012-06-13 2013-12-19 日本碍子株式会社 複合基板
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
JPH06183046A (ja) 1992-12-17 1994-07-05 Hitachi Koki Co Ltd サーマルプリンタ
JP2916953B2 (ja) 1995-01-26 1999-07-05 旭化成工業株式会社 高純度トリオキサンの精製方法
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
JP2001056919A (ja) * 1999-08-11 2001-02-27 Kyocera Corp 磁気ヘッド用基板及びこれを用いた磁気ヘッド
KR101335713B1 (ko) * 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
JP5438986B2 (ja) * 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
KR20090101119A (ko) * 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
JP2010028099A (ja) * 2008-06-20 2010-02-04 Ngk Insulators Ltd 基板熱処理用セッター及びこれを用いたｔｆｔ基板の熱処理方法
JP2010010411A (ja) * 2008-06-27 2010-01-14 Seiko Epson Corp 薄膜デバイス装置の製造方法
TWI386970B (zh) * 2008-11-18 2013-02-21 Ind Tech Res Inst 應用氣態硫化物之發光裝置
FR2969664B1 (fr) * 2010-12-22 2013-06-14 Soitec Silicon On Insulator Procede de clivage d'un substrat
CN102978695A (zh) * 2012-12-12 2013-03-20 东莞市中镓半导体科技有限公司 半导体器件外延生长的隐形结构衬底
JP5989559B2 (ja) * 2013-02-07 2016-09-07 京セラ株式会社 複合基板
JP5651278B1 (ja) * 2013-03-27 2015-01-07 日本碍子株式会社 半導体用複合基板のハンドル基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030008475A1 (en) * 1999-01-08 2003-01-09 Nathan W. Cheung Method for fabricating multi-layered substrates
JP2012099848A (ja) * 2000-06-16 2012-05-24 Soitec 基板製造方法及び該方法によって得られた基板
WO2013187410A1 (ja) 2012-06-13 2013-12-19 日本碍子株式会社 複合基板
WO2014013980A1 (ja) * 2012-07-18 2014-01-23 日本碍子株式会社 複合ウェハー及びその製法

Also Published As

Publication number Publication date
TW201546874A (zh) 2015-12-16
KR20160120719A (ko) 2016-10-18
JPWO2015125770A1 (ja) 2017-03-30
TWI642086B (zh) 2018-11-21
EP3109894A1 (en) 2016-12-28
CN105981132B (zh) 2019-03-15
CN105981132A (zh) 2016-09-28
EP3109894A4 (en) 2017-11-08
JP6182661B2 (ja) 2017-08-16
US20160358828A1 (en) 2016-12-08
WO2015125770A1 (ja) 2015-08-27
EP3109894B1 (en) 2020-11-25
US10204838B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
KR102251598B1 (ko) 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판
KR102188440B1 (ko) 반도체용 복합 기판의 핸들 기판
KR101595693B1 (ko) 반도체용 복합 기판의 핸들 기판
JP6076486B2 (ja) 半導体用複合基板のハンドル基板
KR101597501B1 (ko) 핸들 기판 및 반도체용 복합 웨이퍼
JP5651278B1 (ja) 半導体用複合基板のハンドル基板
JP5697813B1 (ja) 半導体用複合基板のハンドル基板
KR101642671B1 (ko) 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right