KR102243726B1

KR102243726B1 - Oled 구동 박막 트랜지스터의 임계 전압 센싱 방법

Info

Publication number: KR102243726B1
Application number: KR1020197021569A
Authority: KR
Inventors: 리민 왕; 타이지운 황; 펭훼이 리앙
Original assignee: 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2016-12-29
Filing date: 2017-02-15
Publication date: 2021-04-26
Also published as: EP3564937B1; KR20190095954A; PL3564937T3; JP6813748B2; US10089933B2; CN106782320B; US20180240403A1; JP2020503553A; CN106782320A; EP3564937A4; WO2018120367A1; EP3564937A1

Abstract

본 발명은 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공하고, 해당 방법은 데이터 신호를 설정하는 것을 통하여 두 개의 서로 다른 데이터 전압을 제공하여, 구동 박막 트랜지스터로 하여금 두 개의 서로 다른 게이트 소스 전압을 형성하도록 하며, 다시 외부의 센싱 처리 회로를 통하여 해당 두 개의 서로 다른 게이트 소스 전압 하에 구동 박막 트랜지스터를 흐르는 전류를 각각 센싱하고, 중앙처리장치는 두 개의 게이트 소스 전압, 두 개의 전류 데이터, 및 구동 박막 트랜지스터 전류 공식을 기초로 하는 계산 공식을 통하여 OLED 구동 박막 트랜지스터의 임계 전압을 계산하여 얻어, OLED 디스플레이 소자 중 각 픽셀의 구동 박막 트랜지스터의 임계 전압을 정확하게 획득할 수 있고, OLED 구동 박막 트랜지스터의 임계 전압 보상 효과를 개선하며, OLED 디스플레이 품질을 향상한다.

Description

OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법

본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 OLED 구동 박막 트랜지스터의 임계 전압 센싱(Sensing) 방법에 관한 것이다.

유기 발광 다이오드(Organic Light Emitting Display, OLED) 디스플레이 장치는 자체발광, 낮은 구동 전압, 높은 발광 효율, 짧은 응답 시간, 높은 선명도와 명암비, 180°에 근접하는 시야각, 넓은 사용 온도 범위, 플렉서블 디스플레이와 대면적 풀컬러 디스플레이를 구현할 수 있는 등 많은 장점을 가지고 있어, 업계에서 모두가 인정하는 제일 발전 잠재력이 있는 디스플레이 장치이다.

OLED 디스플레이 소자는 통상적으로 기판, 기판 상에 형성된 양극, 양극 상에 형성된 정공주입층, 정공주입층 상에 형성된 정공수송층, 정공수송층 상에 형성된 발광층, 발광층 상에 형성된 전자수송층, 전자수송층 상에 형성된 전자주입층, 및 전자주입층 상에 형성된 음극을 포함한다. OLED 디스플레이 소자의 발광 원리는 반도체 소재와 유기 발광 소재가 전기장의 구동 하에, 운반자(Carrier) 주입과 재결합(Recombination)을 통하여 발광하는 것이다. 구체적으로, OLED 디스플레이 소자는 통상적으로 인듐 주석 산화물(ITO) 픽셀전극과 금속전극을 사용하여 각각 소자의 음극과 양극으로 하고, 일정한 전압의 구동 하에, 전자와 정공은 각각 음극과 양극으로부터 전자수송층과 정공수송층에 주입되며, 전자와 정공은 각각 전자수송층과 정공수송층을 거쳐 발광층으로 이동하고, 발광층에서 만나서, 여기자(Exciton)가 형성되고 발광 분자가 여기(Excited)되도록 하며, 후자는 복사 안정화(Radiation relaxation)를 거쳐 가시광을 방출한다.

OLED 디스플레이 장치는 구동 방식에 따라 수동형 매트릭스 OLED(Passive Matrix OLED, PMOLED)와 능동형 매트릭스 OLED(Active Matrix OLED, AMOLED) 두 개의 큰 분류, 즉 직접 주소 지정(Direct addressing)과 박막 트랜지스터(Thin Film Transistor, TFT) 매트릭스 주소 지정 두 개의 분류로 나눈다. 그 중, AMOLED는 어레이로 배치된 픽셀을 가지고, 능동 디스플레이 유형에 속하며, 발광 효율이 높고, 통상적으로 고선명도의 대형 인치 디스플레이로 사용된다.

AMOLED는 전류 구동 소자이고, 유기 발광 다이오드에 전류가 흐를 시, 유기 발광 다이오드는 발광하면서, 유기 발광 다이오드 자체를 흐르는 전류에 의하여 발광 밝기가 결정된다. 대부분 기존의 집적 회로(Integrated Circuit, IC)는 모두 전압 신호만 전송하므로, AMOLED의 픽셀 구동 회로는 전압 신호를 전류 신호로 변환 시킬 필요가 있다. 전통적인 AMOLED 픽셀 구동 회로는 통상적으로 2T1C이고, 즉 두 개의 박막 트랜지스터에 한 개의 커패시터가 추가된 구조이며, 전압을 전류로 변환 시킨다.

통상적으로 AMOLED 픽셀 구동 회로는 모두 유기 발광 다이오드 발광을 구동하는 구동 박막 트랜지스터가 형성되어 있고, 사용과정에서, 유기 발광 다이오드의 노화, 및 구동 박막 트랜지스터의 임계 전압 오프셋(Offset)으로 인하여, OLED 디스플레이 장치의 디스플레이 품질이 낮아지게 하므로, OLED 디스플레이 장치의 사용과정에서 구동 박막 트랜지스터의 임계 전압에 대하여 보상을 할 필요가 있고, 그렇게 함으로써 OLED 디스플레이의 디스플레이 품질을 보증하나, 임계 전압 보상을 구현하는 가장 중요한 임무는 바로 임계 전압의 센싱을 완료하는 것이다.

본 발명은 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공하여, OLED 구동 박막 트랜지스터의 임계 전압 센싱의 정확성을 향상시킬 수 있고, OLED 구동 박막 트랜지스터의 임계 전압 보상 효과를 개선하며, OLED 디스플레이 품질을 향상하는 것을 목적으로 한다.

상기 목적을 실현하기 위하여, 본 발명은 다음과 같은 단계를 포함하는 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공한다:

단계 S1에서, 서브 픽셀(Sub pixel) 구동 회로, 및 상기 서브 픽셀 구동 회로와 전기적 연결되는 센싱 처리 회로를 포함하는 하나의 OLED 디스플레이 장치 구동 시스템을 제공하고;

상기 서브 픽셀 구동 회로는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제1 커패시터, 및 유기 발광 다이오드를 포함하며;

상기 제1 박막 트랜지스터의 게이트에 스캐닝 신호가 접속되고, 소스에 데이터 신호가 접속되며, 드레인은 제1 노드(Node)를 전기적 연결하고; 상기 제2 박막 트랜지스터의 게이트는 제1 노드를 전기적 연결하며, 소스는 제2 노드를 전기적 연결하고, 드레인에 직류 전압 신호가 접속되며; 상기 제3 박막 트랜지스터의 게이트에 센싱 신호가 접속되고, 소스는 제2 노드를 전기적 연결하며, 드레인은 센싱 처리 회로를 전기적 연결하고; 상기 제1 커패시터의 일단은 제1 노드를 전기적 연결하며, 타단은 제2 노드를 전기적 연결하고; 상기 유기 발광 다이오드의 양극은 제2 노드를 전기적 연결하며, 음극은 접지하고;

상기 제2 박막 트랜지스터는 구동 박막 트랜지스터이며;

상기 센싱 처리 회로는: 상기 제3 박막 트랜지스터의 드레인과 전기적 연결되는 전류 적분기(Current integrator), 상기 전류 적분기와 전기적 연결되는 CDS 샘플러(Sampler), 상기 CDS 샘플러와 전기적 연결되는 아날로그 디지털 변환기, 및 상기 아날로그 디지털 변환기와 전기적 연결되는 중앙처리장치; 를 포함하고;

단계 S2에서, 상기 스캐닝 신호와 센싱 신호는 동시에 하이 포텐셜(High Potential)을 제공하며, 상기 제1과 제3 박막 트랜지스터는 동시에 동작하고, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압을 입력하며, 상기 제2 박막 트랜지스터는 동작하고, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하며, 제1 소스 전압과 제1 전류 데이터를 얻고, 제1 데이터 전압, 제1 소스 전압과 제1 전류 데이터를 중앙처리장치에 저장하며;

단계 S3에서, 상기 스캐닝 신호와 센싱 신호는 모두 하이 포텐셜을 유지하고, 상기 제1과 제3 박막 트랜지스터는 모두 동작을 유지하며, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압과 다른 제2 데이터 전압을 입력하고, 상기 제2 박막 트랜지스터는 동작하며, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하고, 제2 소스 전압과 제2 전류 데이터를 얻으며, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터를 중앙처리장치에 저장하고, 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간은 단계 S2에서 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간과 동일하며;

단계 S4에서, 상기 중앙처리장치는 기 설정된 계산 공식, 및 저장된 제1 데이터 전압, 제1 소스 전압, 제1 전류 데이터, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터에 근거하여 상기 제2 박막 트랜지스터의 임계 전압을 계산하여 얻고;

상기 기 설정된 계산 공식은: Data_I1/Data_I2=(V_g1-V_s1-V_th)²/(V_g2-V_s2-V_th)²이며

Data_I1은 제1 전류 데이터이고, Data_I2는 제2 전류 데이터이며, V_g1은 제1 데이터 전압이고, V_s1은 제1 소스 전압이며, V_g2는 제2 데이터 전압이고, V_s2는 제2 소스 전압이며, V_th는 제2 박막 트랜지스터의 임계 전압이다.

상기 단계 S2와 단계 S3에서 제2 박막 트랜지스터를 흐르는 전류를 센싱하는 과정은:

우선, 제2 박막 트랜지스터를 흐르는 전류는 전류 적분기에 대하여 적분하고, 전류 적분기는 적분 완료 후, CDS 샘플러는 전류 적분기의 출력결과를 수집하며, 이어서 아날로그 디지털 변환기는 아날로그 신호의 출력결과를 디지털 신호로 변환하여 전류 데이터를 얻고, 전류 데이터를 중앙처리장치에 저장한다.

상기 전류 데이터와 제2 박막 트랜지스터를 흐르는 전류의 관계는:

I_ds=Data_I x C/ΔT 이고;

I_ds는 제2 박막 트랜지스터를 흐르는 전류이며, Data_I는 전류 데이터이고, C는 전류 적분기의 커패시턴스이며, ΔT는 기 설정된 전류 적분기 적분 시간이다.

상기 중앙처리장치는 FPGA 처리 시스템이다.

상기 서브 픽셀 구동 회로에 기생 커패시턴스(Parasitic capacitance)가 더 형성되어 있고, 상기 기생 커패시턴스는 상기 유기 발광 다이오드 양단에 병렬연결 된다.

단계 S5에서, 단계 S2 내지 단계 S4를 여러 번 반복하여 여러 번 센싱하고, 제2 박막 트랜지스터의 복수개의 임계 전압을 얻으며, 제2 박막 트랜지스터의 복수개의 임계 전압의 평균값을 취하여 제2 박막 트랜지스터의 최종 임계 전압으로 하는 단계를 더 포함한다.

매번 센싱할 시 모두 서로 다른 제1 데이터 전압과 서로 다른 제2 데이터 전압을 사용한다.

상기 제1, 제2, 및 제3 박막 트랜지스터는 저온 폴리실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 혹은 산화물 반도체 박막 트랜지스터이다.

센싱하여 얻은 제2 박막 트랜지스터의 임계 전압은 제2 박막 트랜지스터의 임계 전압을 보상하는데 사용된다.

본 발명은 다음과 같은 단계를 포함하는 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 더 제공한다:

단계 S1에서, 서브 픽셀 구동 회로, 및 상기 서브 픽셀 구동 회로와 전기적 연결되는 센싱 처리 회로를 포함하는 하나의 OLED 디스플레이 장치 구동 시스템을 제공하고;

상기 제1 박막 트랜지스터의 게이트에 스캐닝 신호가 접속되고, 소스에 데이터 신호가 접속되며, 드레인은 제1 노드를 전기적 연결하고; 상기 제2 박막 트랜지스터의 게이트는 제1 노드를 전기적 연결하며, 소스는 제2 노드를 전기적 연결하고, 드레인에 직류 전압 신호가 접속되며; 상기 제3 박막 트랜지스터의 게이트에 센싱 신호가 접속되고, 소스는 제2 노드를 전기적 연결하며, 드레인은 센싱 처리 회로를 전기적 연결하고; 상기 제1 커패시터의 일단은 제1 노드를 전기적 연결하며, 타단은 제2 노드를 전기적 연결하고; 상기 유기 발광 다이오드의 양극은 제2 노드를 전기적 연결하며, 음극은 접지하고;

상기 제2 박막 트랜지스터는 구동 박막 트랜지스터이며;

상기 센싱 처리 회로는: 상기 제3 박막 트랜지스터의 드레인과 전기적 연결되는 전류 적분기, 상기 전류 적분기와 전기적 연결되는 CDS 샘플러, 상기 CDS 샘플러와 전기적 연결되는 아날로그 디지털 변환기, 및 상기 아날로그 디지털 변환기와 전기적 연결되는 중앙처리장치; 를 포함하고;

단계 S2에서, 상기 스캐닝 신호와 센싱 신호는 동시에 하이 포텐셜을 제공하며, 상기 제1과 제3 박막 트랜지스터는 동시에 동작하고, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압을 입력하며, 상기 제2 박막 트랜지스터는 동작하고, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하며, 제1 소스 전압과 제1 전류 데이터를 얻고, 제1 데이터 전압, 제1 소스 전압과 제1 전류 데이터를 중앙처리장치에 저장하며;

Data_I1은 제1 전류 데이터이고, Data_I2는 제2 전류 데이터이며, V_g1은 제1 데이터 전압이고, V_s1은 제1 소스 전압이며, V_g2는 제2 데이터 전압이고, V_s2는 제2 소스 전압이며, V_th는 제2 박막 트랜지스터의 임계 전압이고;

상기 제1, 제2, 및 제3 박막 트랜지스터는 저온 폴리실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 혹은 산화물 반도체 박막 트랜지스터이며;

센싱하여 얻은 제2 박막 트랜지스터의 임계 전압은 제2 박막 트랜지스터의 임계 전압을 보상하는데 사용되고;

상기 중앙처리장치는 FPGA 처리 시스템이다.

본 발명의 유익한 효과는: 본 발명은 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공하고, 해당 방법은 데이터 신호를 설정하는 것을 통하여 두 개의 서로 다른 데이터 전압을 제공하여, 구동 박막 트랜지스터로 하여금 두 개의 서로 다른 게이트 소스 전압을 형성하도록 하며, 다시 외부의 센싱 처리 회로를 통하여 해당 두 개의 서로 다른 게이트 소스 전압 하에 구동 박막 트랜지스터를 흐르는 전류를 각각 센싱하고, 중앙처리장치는 두 개의 게이트 소스 전압, 두 개의 전류 데이터, 및 구동 박막 트랜지스터 전류 공식을 기초로 하는 계산 공식을 통하여 OLED 구동 박막 트랜지스터의 임계 전압을 계산하여 얻어, OLED 디스플레이 소자 중 각 픽셀의 구동 박막 트랜지스터의 임계 전압을 정확하게 획득할 수 있고, OLED 구동 박막 트랜지스터의 임계 전압 보상 효과를 개선하며, OLED 디스플레이 품질을 향상한다.

본 발명의 특징 및 기술적 내용을 더 나아가 이해할 수 있게 하기 위하여, 이하 본 발명과 관련된 상세한 설명과 첨부된 도면을 참조하나, 첨부된 도면은 단지 참고와 설명용으로만 제공되고, 결코 본 발명을 제한하는 것은 아니다.
첨부된 도면에서,
도 1은 본 발명의 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법 중 OLED 디스플레이 장치 구동 시스템의 회로도이다.
도 2는 본 발명의 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법의 흐름도이다.

본 발명에서 채택한 기술적 수단 및 그 효과를 더 나아가 설명하기 위하여, 이하 본 발명의 바람직한 실시 예 및 그 첨부된 도면을 결합하여 상세하게 서술한다.

도 2를 참조하면, 본 발명은 다음과 같은 단계를 포함하는 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공하고:

도 1을 참조하면, 단계 S1에서, 서브 픽셀 구동 회로 1, 및 상기 서브 픽셀 구동 회로 1과 전기적 연결되는 센싱 처리 회로 2를 포함하는 하나의 OLED 디스플레이 장치 구동 시스템을 제공하고;

상기 서브 픽셀 구동 회로 1은 제1 박막 트랜지스터 T1, 제2 박막 트랜지스터 T2, 제3 박막 트랜지스터 T3, 제1 커패시터 C1, 및 유기 발광 다이오드 D1을 포함하며;

상기 제1 박막 트랜지스터 T1의 게이트에 스캐닝 신호 Scan이 접속되고, 소스에 데이터 신호 Data가 접속되며, 드레인은 제1 노드 P를 전기적 연결하고; 상기 제2 박막 트랜지스터 T2의 게이트는 제1 노드 P를 전기적 연결하며, 소스는 제2 노드 Q를 전기적 연결하고, 드레인에 직류 전압 신호 Ovdd가 접속되며; 상기 제3 박막 트랜지스터 T3의 게이트에 센싱 신호 Sen이 접속되고, 소스는 제2 노드 Q를 전기적 연결하며, 드레인은 센싱 처리 회로 2를 전기적 연결하고; 상기 제1 커패시터 C1의 일단은 제1 노드 P를 전기적 연결하며, 타단은 제2 노드 Q를 전기적 연결하고; 상기 유기 발광 다이오드 D1의 양극은 제2 노드 Q를 전기적 연결하며, 음극은 접지하고;

상기 제2 박막 트랜지스터 T2는 구동 박막 트랜지스터이며;

상기 센싱 처리 회로 2는: 상기 제3 박막 트랜지스터 T3의 드레인과 전기적 연결되는 전류 적분기 21, 상기 전류 적분기 21과 전기적 연결되는 상관된 이중 샘플링(Correlated Double Sample, CDS) 샘플러 22, 상기 CDS 샘플러 22와 전기적 연결되는 아날로그 디지털 변환기 23, 및 상기 아날로그 디지털 변환기 23과 전기적 연결되는 중앙처리장치 24; 를 포함한다.

바람직하게는, 상기 중앙처리장치 24는 필드 프로그래머블 게이트 어레이(Field Programmable Gate Array, FPGA)처리 시스템이다. 상기 제1, 제2, 및 제3 박막 트랜지스터 T1, T2, T3은 저온 폴리실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 혹은 산화물 반도체 박막 트랜지스터를 사용할 수 있다.

이 외에, 상기 서브 픽셀 구동 회로 1에 기생 커패시터 C2가 더 형성되어 있고, 상기 기생 커패시터 C2는 상기 유기 발광 다이오드 D1의 양단에 병렬연결 된다.

단계 S2에서, 상기 스캐닝 신호 Scan과 센싱 신호 Sen은 동시에 하이 포텐셜을 제공하며, 상기 제1과 제3 박막 트랜지스터 T1, T3은 동시에 동작하고, 데이터 신호 Data는 제2 박막 트랜지스터 T2의 게이트에 제1 데이터 전압을 입력하며, 상기 제2 박막 트랜지스터 T2는 동작하고, 상기 센싱 처리 회로 2는 제2 박막 트랜지스터 T2의 소스 전압, 및 제2 박막 트랜지스터 T2를 흐르는 전류를 센싱하며, 제1 소스 전압과 제1 전류 데이터를 얻고, 제1 데이터 전압, 제1 소스 전압과 제1 전류 데이터를 중앙처리장치 24에 저장하며;

단계 S3에서, 상기 스캐닝 신호 Scan과 센싱 신호 Sen은 모두 하이 포텐셜을 유지하고, 상기 제1과 제3 박막 트랜지스터 T1, T3은 모두 동작을 유지하며, 데이터 신호 Data는 제2 박막 트랜지스터 T2의 게이트에 제1 데이터 전압과 다른 제2 데이터 전압을 입력하고, 상기 제2 박막 트랜지스터 T2는 동작하며, 상기 센싱 처리 회로 2는 제2 박막 트랜지스터 T2의 소스 전압, 및 제2 박막 트랜지스터 T2를 흐르는 전류를 센싱하고, 제2 소스 전압과 제2 전류 데이터를 얻으며, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터를 중앙처리장치 24에 저장하고, 제2 박막 트랜지스터 T2를 흐르는 전류를 센싱할 시 설정한 전류 적분기 21의 적분 시간은 단계 S2에서 제2 박막 트랜지스터 T2를 흐르는 전류를 센싱할 시 설정한 전류 적분기 21의 적분 시간과 동일하다.

구체적으로, 상기 단계 S2와 단계 S3에서 제2 박막 트랜지스터 T2를 흐르는 전류를 센싱하는 과정은: 우선, 제2 박막 트랜지스터 T2를 흐르는 전류는 전류 적분기 21에 대하여 적분하고, 전류 적분기 21은 적분 완료 후, CDS 샘플러 22는 전류 적분기 21의 출력결과를 수집하며, 이어서 아날로그 디지털 변환기 23은 아날로그 신호의 출력결과를 디지털 신호로 변환하여 전류 데이터를 얻고, 전류 데이터를 중앙처리장치 24에 저장한다.

더 나아가, 상기 전류 데이터와 제2 박막 트랜지스터 T2를 흐르는 전류의 관계는: I_ds=Data_I x C/ΔT 이고; I_ds는 제2 박막 트랜지스터 T2를 흐르는 전류이며, Data_I는 전류 데이터이고, C는 전류 적분기 21의 커패시턴스이며, ΔT는 기 설정된 전류 적분기 21 적분 시간이며, 구체적인 유도과정은: 제2 박막 트랜지스터 T2를 흐르는 전류는 전류 적분기 21에 대하여 적분하고, Data_I=∫I_ds

를 얻으며, I_ds는 제2 박막 트랜지스터 T2를 흐르는 전류이고, 동일한 게이트 소스 전압 하에 제2 박막 트랜지스터 T2를 흐르는 전류 I_ds는 설정값이며, 전류 적분기 21의 커패시턴스 C는 고정값이고, 적분 시간 ΔT도 설정된 고정값이므로, I_ds=Data_I x C/ΔT 가 된다.

그러나 제2 박막 트랜지스터 T2의 소스 전압 센싱은 종래 기술에서 보편적으로 사용하는 외부 센싱 방법을 사용하여, 여기서 더 이상 일일이 서술하지 않는다.

단계 S4에서, 상기 중앙처리장치 24는 기 설정된 계산 공식, 및 저장된 제1 데이터 전압, 제1 소스 전압, 제1 전류 데이터, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터에 근거하여 상기 제2 박막 트랜지스터 T2의 임계 전압을 계산하여 얻고;

Data_I1은 제1 전류 데이터이고, Data_I2는 제2 전류 데이터이며, V_g1은 제1 데이터 전압이고, V_s1은 제1 소스 전압이며, V_g2는 제2 데이터 전압이고, V_s2는 제2 소스 전압이며, V_th는 제2 박막 트랜지스터 T2의 임계 전압이다.

구체적으로, 상기 기 설정된 계산 공식의 유도과정은: 구동 박막 트랜지스터 전류 공식: I_ds=K(V_g-V_s-V_th)²에 근거하여, 그 중, K는 상수이고, 제1 데이터 전압의 구동 하에, 제2 박막 트랜지스터를 흐르는 전류 I_ds1은: I_ds1=K(V_g1-V_s1-V_th)²이며, 제2 데이터 전압의 구동 하에, 제2 박막 트랜지스터를 흐르는 전류 I_ds2는: I_ds2=K(V_g2-V_s2-V_th)²이고, 두 식을 나누면: I_ds1/I_ds2=(V_g1-V_s1-V_th)²/(V_g2-V_s2-V_th)²을 얻으나, I_ds1=Data_I1 x C/ΔT, I_ds2=Data_I2 x C/ΔT 이므로, Data_I1/Data_I2=(V_g1-V_s1-V_th)²/(V_g2-V_s2-V_th)²이 된다.

더 나아가, 본 발명은 단계 S5에서, 단계 S2 내지 단계 S4를 여러 번 반복하여 여러 번 센싱하고, 제2 박막 트랜지스터 T2의 복수개의 임계 전압을 얻으며, 제2 박막 트랜지스터 T2의 복수개의 임계 전압의 평균값을 취하여 제2 박막 트랜지스터 T2의 최종 임계 전압으로 하는 단계를 더 포함할 수 있고, 해당 단계 S5는 단계 S2 내지 단계 S4를 여러 번 반복하여 여러 번 센싱하고 평균값을 취하는 방법을 통하여, 획득한 제2 박막 트랜지스터 T2의 임계 전압의 정확성을 더 향상시키고, OLED 구동 박막 트랜지스터의 임계 전압 보상 효과를 개선하며, OLED 디스플레이 품질을 향상한다. 여기서 중요한 것은, 여러 번 센싱하는 과정을 이용할 시, 통상적으로 매번 센싱할 시 모두 서로 다른 제1 데이터 전압과 서로 다른 제2 데이터 전압을 사용한다.

구체적으로, 본 발명에서 센싱하여 얻은 제2 박막 트랜지스터 T2의 임계 전압은 제2 박막 트랜지스터 T2의 임계 전압을 보상하는데 사용될 수 있고, 센싱하여 얻은 제2 박막 트랜지스터 T2의 임계 전압이 더 정확하므로, 보상 효과도 더 좋고, OLED 디스플레이 품질도 더 뛰어난다.

상기 내용을 종합하면, 본 발명은 OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법을 제공하고, 해당 방법은 데이터 신호를 설정하는 것을 통하여 두 개의 서로 다른 데이터 전압을 제공하여, 구동 박막 트랜지스터로 하여금 두 개의 서로 다른 게이트 소스 전압을 형성하도록 하며, 다시 외부의 센싱 처리 회로를 통하여 해당 두 개의 서로 다른 게이트 소스 전압 하에 구동 박막 트랜지스터를 흐르는 전류를 각각 센싱하고, 중앙처리장치는 두 개의 게이트 소스 전압, 두 개의 전류 데이터, 및 구동 박막 트랜지스터 전류 공식을 기초로 하는 계산 공식을 통하여 OLED 구동 박막 트랜지스터의 임계 전압을 계산하여 얻어, OLED 디스플레이 소자 중 각 픽셀의 구동 박막 트랜지스터의 임계 전압을 정확하게 획득할 수 있고, OLED 구동 박막 트랜지스터의 임계 전압 보상 효과를 개선하며, OLED 디스플레이 품질을 향상한다.

상기 내용은, 본 기술분야의 일반적인 기술자에 대하여, 본 발명의 기술적 방안과 기술적 구상에 근거하여 이에 따른 기타 각종 변화와 변형을 할 수 있으나, 모든 이러한 변화와 변형은 모두 응당 본 발명 청구항의 보호 범위에 속해야 한다.

Claims

OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법에 있어서,
다음과 같은 단계를 포함하고:
단계 S1에서, 서브 픽셀 구동 회로, 및 상기 서브 픽셀 구동 회로와 전기적 연결되는 센싱 처리 회로를 포함하는 하나의 OLED 디스플레이 장치 구동 시스템을 제공하고;
상기 서브 픽셀 구동 회로는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제1 커패시터, 및 유기 발광 다이오드를 포함하며;
상기 제1 박막 트랜지스터의 게이트에 스캐닝 신호가 접속되고, 소스에 데이터 신호가 접속되며, 드레인은 제1 노드를 전기적 연결하고; 상기 제2 박막 트랜지스터의 게이트는 제1 노드를 전기적 연결하며, 소스는 제2 노드를 전기적 연결하고, 드레인에 직류 전압 신호가 접속되며; 상기 제3 박막 트랜지스터의 게이트에 센싱 신호가 접속되고, 소스는 제2 노드를 전기적 연결하며, 드레인은 센싱 처리 회로를 전기적 연결하고; 상기 제1 커패시터의 일단은 제1 노드를 전기적 연결하며, 타단은 제2 노드를 전기적 연결하고; 상기 유기 발광 다이오드의 양극은 제2 노드를 전기적 연결하며, 음극은 접지하고;
상기 제2 박막 트랜지스터는 구동 박막 트랜지스터이며;
상기 센싱 처리 회로는: 상기 제3 박막 트랜지스터의 드레인과 전기적 연결되는 전류 적분기, 상기 전류 적분기와 전기적 연결되는 CDS 샘플러, 상기 CDS 샘플러와 전기적 연결되는 아날로그 디지털 변환기, 및 상기 아날로그 디지털 변환기와 전기적 연결되는 중앙처리장치; 를 포함하고;
단계 S2에서, 상기 스캐닝 신호와 센싱 신호는 동시에 하이 포텐셜을 제공하며, 상기 제1과 제3 박막 트랜지스터는 동시에 동작하고, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압을 입력하며, 상기 제2 박막 트랜지스터는 동작하고, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하며, 제1 소스 전압과 제1 전류 데이터를 얻고, 제1 데이터 전압, 제1 소스 전압과 제1 전류 데이터를 중앙처리장치에 저장하며;
단계 S3에서, 상기 스캐닝 신호와 센싱 신호는 모두 하이 포텐셜을 유지하고, 상기 제1과 제3 박막 트랜지스터는 모두 동작을 유지하며, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압과 다른 제2 데이터 전압을 입력하고, 상기 제2 박막 트랜지스터는 동작하며, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하고, 제2 소스 전압과 제2 전류 데이터를 얻으며, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터를 중앙처리장치에 저장하고, 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간은 단계 S2에서 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간과 동일하며;
단계 S4에서, 상기 중앙처리장치는 기 설정된 계산 공식, 및 저장된 제1 데이터 전압, 제1 소스 전압, 제1 전류 데이터, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터에 근거하여 상기 제2 박막 트랜지스터의 임계 전압을 계산하여 얻고;
상기 기 설정된 계산 공식은: Data_I1/Data_I2=(V_g1-V_s1-V_th)²/(V_g2-V_s2-V_th)²이며
Data_I1은 제1 전류 데이터이고, Data_I2는 제2 전류 데이터이며, V_g1은 제1 데이터 전압이고, V_s1은 제1 소스 전압이며, V_g2는 제2 데이터 전압이고, V_s2는 제2 소스 전압이며, V_th는 제2 박막 트랜지스터의 임계 전압이고,
단계 S2 내지 S4를 여러 번 반복하여 여러 번 센싱할 때, 여러 번의 센싱에서, 상이한 제1 데이터 전압 및 상이한 제2 데이터 전압이 제1 센싱에서 사용되고, 또 다른 상이한 제1 데이터 전압 및 또 다른 상이한 제2 데이터 전압이 제2 센싱에서 사용되고, 상기 제1 센싱에서 사용된 제1 데이터 전압은 상기 제2 센싱에서 사용된 제1 데이터 전압과 상이하고, 상기 제1 센싱에서 사용된 제2 데이터 전압은 상기 제2 센싱에서 사용된 제2 데이터 전압과 상이한, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 1 항에 있어서,
상기 단계 S2와 단계 S3에서 제2 박막 트랜지스터를 흐르는 전류를 센싱하는 과정은:
우선, 제2 박막 트랜지스터를 흐르는 전류는 전류 적분기에 대하여 적분하고, 전류 적분기는 적분 완료 후, CDS 샘플러는 전류 적분기의 출력결과를 수집하며, 이어서 아날로그 디지털 변환기는 아날로그 신호의 출력결과를 디지털 신호로 변환하여 전류 데이터를 얻고, 전류 데이터를 중앙처리장치에 저장하는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 2 항에 있어서,
상기 전류 데이터와 제2 박막 트랜지스터를 흐르는 전류의 관계는:
I_ds=Data_I x C/ΔT 이고;
I_ds는 제2 박막 트랜지스터를 흐르는 전류이며, Data_I는 전류 데이터이고, C는 전류 적분기의 커패시턴스이며, ΔT는 기 설정된 전류 적분기 적분 시간인, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 1 항에 있어서,
상기 중앙처리장치는 FPGA 처리 시스템인, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 1 항에 있어서,
상기 서브 픽셀 구동 회로에 기생 커패시턴스가 더 형성되어 있고, 상기 기생 커패시턴스는 상기 유기 발광 다이오드 양단에 병렬연결 되는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 1 항에 있어서,
단계 S5에서, 단계 S2 내지 단계 S4를 여러 번 반복하여 여러 번 센싱하고, 제2 박막 트랜지스터의 복수개의 임계 전압을 얻으며, 제2 박막 트랜지스터의 복수개의 임계 전압의 평균값을 취하여 제2 박막 트랜지스터의 최종 임계 전압으로 하는 단계를 더 포함하는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 6 항에 있어서,
매번 센싱할 시 모두 서로 다른 제1 데이터 전압과 서로 다른 제2 데이터 전압을 사용하는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 1 항에 있어서,
상기 제1, 제2, 및 제3 박막 트랜지스터는 저온 폴리실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 혹은 산화물 반도체 박막 트랜지스터인, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 1 항에 있어서,
센싱하여 얻은 제2 박막 트랜지스터의 임계 전압은 제2 박막 트랜지스터의 임계 전압을 보상하는데 사용되는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법에 있어서,
다음과 같은 단계를 포함하고:
단계 S1에서, 서브 픽셀 구동 회로, 및 상기 서브 픽셀 구동 회로와 전기적 연결되는 센싱 처리 회로를 포함하는 하나의 OLED 디스플레이 장치 구동 시스템을 제공하고;
상기 서브 픽셀 구동 회로는 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 제1 커패시터, 및 유기 발광 다이오드를 포함하며;
상기 제1 박막 트랜지스터의 게이트에 스캐닝 신호가 접속되고, 소스에 데이터 신호가 접속되며, 드레인은 제1 노드를 전기적 연결하고; 상기 제2 박막 트랜지스터의 게이트는 제1 노드를 전기적 연결하며, 소스는 제2 노드를 전기적 연결하고, 드레인에 직류 전압 신호가 접속되며; 상기 제3 박막 트랜지스터의 게이트에 센싱 신호가 접속되고, 소스는 제2 노드를 전기적 연결하며, 드레인은 센싱 처리 회로를 전기적 연결하고; 상기 제1 커패시터의 일단은 제1 노드를 전기적 연결하며, 타단은 제2 노드를 전기적 연결하고; 상기 유기 발광 다이오드의 양극은 제2 노드를 전기적 연결하며, 음극은 접지하고;
상기 제2 박막 트랜지스터는 구동 박막 트랜지스터이며;
상기 센싱 처리 회로는: 상기 제3 박막 트랜지스터의 드레인과 전기적 연결되는 전류 적분기, 상기 전류 적분기와 전기적 연결되는 CDS 샘플러, 상기 CDS 샘플러와 전기적 연결되는 아날로그 디지털 변환기, 및 상기 아날로그 디지털 변환기와 전기적 연결되는 중앙처리장치; 를 포함하고;
단계 S2에서, 상기 스캐닝 신호와 센싱 신호는 동시에 하이 포텐셜을 제공하며, 상기 제1과 제3 박막 트랜지스터는 동시에 동작하고, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압을 입력하며, 상기 제2 박막 트랜지스터는 동작하고, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하며, 제1 소스 전압과 제1 전류 데이터를 얻고, 제1 데이터 전압, 제1 소스 전압과 제1 전류 데이터를 중앙처리장치에 저장하며;
단계 S3에서, 상기 스캐닝 신호와 센싱 신호는 모두 하이 포텐셜을 유지하고, 상기 제1과 제3 박막 트랜지스터는 모두 동작을 유지하며, 데이터 신호는 제2 박막 트랜지스터의 게이트에 제1 데이터 전압과 다른 제2 데이터 전압을 입력하고, 상기 제2 박막 트랜지스터는 동작하며, 상기 센싱 처리 회로는 제2 박막 트랜지스터의 소스 전압, 및 제2 박막 트랜지스터를 흐르는 전류를 센싱하고, 제2 소스 전압과 제2 전류 데이터를 얻으며, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터를 중앙처리장치에 저장하고, 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간은 단계 S2에서 제2 박막 트랜지스터를 흐르는 전류를 센싱할 시 설정한 전류 적분기의 적분 시간과 동일하며;
단계 S4에서, 상기 중앙처리장치는 기 설정된 계산 공식, 및 저장된 제1 데이터 전압, 제1 소스 전압, 제1 전류 데이터, 제2 데이터 전압, 제2 소스 전압과 제2 전류 데이터에 근거하여 상기 제2 박막 트랜지스터의 임계 전압을 계산하여 얻고;
상기 기 설정된 계산 공식은: Data_I1/Data_I2=(V_g1-V_s1-V_th)²/(V_g2-V_s2-V_th)²이며
Data_I1은 제1 전류 데이터이고, Data_I2는 제2 전류 데이터이며, V_g1은 제1 데이터 전압이고, V_s1은 제1 소스 전압이며, V_g2는 제2 데이터 전압이고, V_s2는 제2 소스 전압이며, V_th는 제2 박막 트랜지스터의 임계 전압이고;
상기 제1, 제2, 및 제3 박막 트랜지스터는 저온 폴리실리콘 박막 트랜지스터, 비정질 실리콘 박막 트랜지스터, 혹은 산화물 반도체 박막 트랜지스터이며;
센싱하여 얻은 제2 박막 트랜지스터의 임계 전압은 제2 박막 트랜지스터의 임계 전압을 보상하는데 사용되고;
상기 중앙처리장치는 FPGA 처리 시스템이고,
단계 S2 내지 S4를 여러 번 반복하여 여러 번 센싱할 때, 여러 번의 센싱에서, 상이한 제1 데이터 전압 및 상이한 제2 데이터 전압이 제1 센싱에서 사용되고, 또 다른 상이한 제1 데이터 전압 및 또 다른 상이한 제2 데이터 전압이 제2 센싱에서 사용되고, 상기 제1 센싱에서 사용된 제1 데이터 전압은 상기 제2 센싱에서 사용된 제1 데이터 전압과 상이하고, 상기 제1 센싱에서 사용된 제2 데이터 전압은 상기 제2 센싱에서 사용된 제2 데이터 전압과 상이한, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 10 항에 있어서,
상기 단계 S2와 단계 S3에서 제2 박막 트랜지스터를 흐르는 전류를 센싱하는 과정은:
우선, 제2 박막 트랜지스터를 흐르는 전류는 전류 적분기에 대하여 적분하고, 전류 적분기는 적분 완료 후, CDS 샘플러는 전류 적분기의 출력결과를 수집하며, 이어서 아날로그 디지털 변환기는 아날로그 신호의 출력결과를 디지털 신호로 변환하여 전류 데이터를 얻고, 전류 데이터를 중앙처리장치에 저장하는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 11 항에 있어서,
상기 전류 데이터와 제2 박막 트랜지스터를 흐르는 전류의 관계는:
I_ds=Data_I x C/ΔT 이고;
I_ds는 제2 박막 트랜지스터를 흐르는 전류이며, Data_I는 전류 데이터이고, C는 전류 적분기의 커패시턴스이며, ΔT는 기 설정된 전류 적분기 적분 시간인, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 10 항에 있어서,
상기 서브 픽셀 구동 회로에 기생 커패시턴스가 더 형성되어 있고, 상기 기생 커패시턴스는 상기 유기 발광 다이오드 양단에 병렬연결 되는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 10 항에 있어서,
단계 S5에서, 단계 S2 내지 단계 S4를 여러 번 반복하여 여러 번 센싱하고, 제2 박막 트랜지스터의 복수개의 임계 전압을 얻으며, 제2 박막 트랜지스터의 복수개의 임계 전압의 평균값을 취하여 제2 박막 트랜지스터의 최종 임계 전압으로 하는 단계를 더 포함하는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.
제 14 항에 있어서,
매번 센싱할 시 모두 서로 다른 제1 데이터 전압과 서로 다른 제2 데이터 전압을 사용하는, OLED 구동 박막 트랜지스터의 임계 전압 센싱 방법.