KR102570760B1 - 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치 - Google Patents

고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치 Download PDF

Info

Publication number
KR102570760B1
KR102570760B1 KR1020180159800A KR20180159800A KR102570760B1 KR 102570760 B1 KR102570760 B1 KR 102570760B1 KR 1020180159800 A KR1020180159800 A KR 1020180159800A KR 20180159800 A KR20180159800 A KR 20180159800A KR 102570760 B1 KR102570760 B1 KR 102570760B1
Authority
KR
South Korea
Prior art keywords
sampling
voltages
holding
high voltage
amplifier
Prior art date
Application number
KR1020180159800A
Other languages
English (en)
Other versions
KR20200072062A (ko
Inventor
이경훈
남상필
이상헌
최병주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180159800A priority Critical patent/KR102570760B1/ko
Priority to US16/420,688 priority patent/US10916202B2/en
Priority to CN201911274585.5A priority patent/CN111312124A/zh
Publication of KR20200072062A publication Critical patent/KR20200072062A/ko
Application granted granted Critical
Publication of KR102570760B1 publication Critical patent/KR102570760B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Abstract

디스플레이 구동 집적 회로에 포함되는 고전압 센싱 회로는 복수의 채널들, 복수의 샘플링 커패시터들, 증폭기 및 피드백 커패시터를 포함한다. 복수의 채널들은 복수의 입력 전압들을 수신한다. 복수의 샘플링 커패시터들은 복수의 채널들과 각각 연결되어 복수의 입력 전압들을 동시에 샘플링(sampling)한다. 증폭기는 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생한다. 피드백 커패시터는 증폭기의 입력단과 출력단 사이에 연결되고, 복수의 채널들에 의해 공유된다. 증폭기 및 피드백 커패시터에 의해 샘플링된 복수의 입력 전압들이 복수의 센싱 전압들로 순차적으로 스케일링된다.

Description

고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치{HIGH VOLTAGE SENSING CIRCUIT, DISPLAY DRIVER INTEGRATED CIRCUIT AND DISPLAY APPARATUS INCLUDING THE SAME}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 고전압 센싱 회로, 상기 고전압 센싱 회로를 포함하는 디스플레이 구동 집적 회로 및 상기 디스플레이 구동 집적 회로를 포함하는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 이미지를 표시하는 디스플레이 패널 및 상기 디스플레이 패널을 구동시키는 구동 회로를 포함한다. 구동 회로는 디스플레이 패널의 데이터 라인에 전압 신호를 인가하는 데이터 드라이버 및 디스플레이 패널의 게이트 라인을 활성화시키는 게이트 드라이버 등을 포함한다. 구동 회로는 집적 회로(integrated circuit, IC) 칩의 형태로 제공될 수 있으며, 이를 디스플레이 구동 집적 회로(display driver IC, DDI)라고 부를 수 있다. 디스플레이 패널에서는 상대적으로 높은 전압이 이용되고 구동 회로에서는 상대적으로 낮은 전압이 이용되고 있다. 최근에는 디스플레이 패널의 신뢰성을 확보하기 위해 디스플레이 패널에서 이용되는 고전압을 센싱할 필요가 있으며, 이에 따라 구동 회로는 고전압 센싱 회로를 포함하여 구현될 수 있다.
본 발명의 일 목적은 전력 소모가 적고 칩 내에서 차지하는 면적이 작으면서 상대적으로 높은 전압을 효과적으로 센싱할 수 있는 고전압 센싱 회로를 제공하는 것이다.
본 발명의 다른 목적은 상기 고전압 센싱 회로를 포함하는 디스플레이 구동 집적 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 디스플레이 구동 집적 회로를 포함하는 디스플레이 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 고전압 센싱 회로는 디스플레이 구동 집적 회로에 포함되며, 복수의 채널들, 복수의 샘플링 커패시터들, 증폭기 및 피드백 커패시터를 포함한다. 상기 복수의 채널들은 복수의 입력 전압들을 수신한다. 상기 복수의 샘플링 커패시터들은 상기 복수의 채널들과 각각 연결되어 상기 복수의 입력 전압들을 동시에 샘플링(sampling)한다. 상기 증폭기는 상기 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 상기 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생한다. 상기 피드백 커패시터는 상기 증폭기의 입력단과 출력단 사이에 연결되고, 상기 복수의 채널들에 의해 공유된다. 상기 증폭기 및 상기 피드백 커패시터에 의해 상기 샘플링된 복수의 입력 전압들이 상기 복수의 센싱 전압들로 순차적으로 스케일링된다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 구동 집적 회로는 게이트 드라이버, 데이터 드라이버 및 고전압 센싱 회로를 포함한다. 상기 게이트 드라이버는 디스플레이 패널의 복수의 게이트 라인들을 선택적으로 활성화한다. 상기 데이터 드라이버는 상기 디스플레이 패널의 복수의 데이터 라인들에 복수의 구동 전압들을 인가한다. 상기 고전압 센싱 회로는 상기 디스플레이 패널로부터 제공되는 복수의 입력 전압들을 센싱한다. 상기 고전압 센싱 회로는 복수의 채널들, 복수의 샘플링 커패시터들, 증폭기 및 피드백 커패시터를 포함한다. 상기 복수의 채널들은 상기 복수의 입력 전압들을 수신한다. 상기 복수의 샘플링 커패시터들은 상기 복수의 채널들과 각각 연결되어 상기 복수의 입력 전압들을 동시에 샘플링(sampling)한다. 상기 증폭기는 상기 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 상기 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생한다. 상기 피드백 커패시터는 상기 증폭기의 입력단과 출력단 사이에 연결되고, 상기 복수의 채널들에 의해 공유된다. 상기 증폭기 및 상기 피드백 커패시터에 의해 상기 샘플링된 복수의 입력 전압들이 상기 복수의 센싱 전압들로 순차적으로 스케일링된다.
상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 디스플레이 장치는 디스플레이 패널 및 디스플레이 구동 집적 회로를 포함한다. 상기 디스플레이 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들과 연결되는 복수의 픽셀들을 포함한다. 상기 디스플레이 구동 집적 회로는 상기 복수의 게이트 라인들을 선택적으로 활성화하는 게이트 드라이버, 상기 복수의 데이터 라인들에 복수의 구동 전압들을 인가하는 데이터 드라이버, 및 상기 디스플레이 패널로부터 제공되는 복수의 입력 전압들을 센싱하는 고전압 센싱 회로를 포함한다. 상기 고전압 센싱 회로는 복수의 채널들, 복수의 샘플링 커패시터들, 증폭기 및 피드백 커패시터를 포함한다. 상기 복수의 채널들은 상기 복수의 입력 전압들을 수신한다. 상기 복수의 샘플링 커패시터들은 상기 복수의 채널들과 각각 연결되어 상기 복수의 입력 전압들을 동시에 샘플링(sampling)한다. 상기 증폭기는 상기 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 상기 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생한다. 상기 피드백 커패시터는 상기 증폭기의 입력단과 출력단 사이에 연결되고, 상기 복수의 채널들에 의해 공유된다. 상기 증폭기 및 상기 피드백 커패시터에 의해 상기 샘플링된 복수의 입력 전압들이 상기 복수의 센싱 전압들로 순차적으로 스케일링된다.
상기와 같은 본 발명의 실시예들에 따른 고전압 센싱 회로, 디스플레이 구동 집적 회로 및 디스플레이 장치에서는, 복수의 채널들의 개수와 상관 없이 복수의 채널들에 의해 공유되는 피드백 커패시터를 포함하여 구현되며, 따라서 커패시터 개수의 증가 및 회로 면적의 증가 없이 복수의 채널들로부터 수신되는 고전압들을 효과적으로 센싱할 수 있다. 피드백 커패시터가 모든 채널들에서 공통적으로 사용됨에 따라, 채널 간의 부정합을 최소화 하기 위해서 샘플링 커패시터의 부정합만 고려하면 되며, 따라서 센싱 오차가 감소되고 센싱 정확도 및 성능이 향상될 수 있다. 또한, 증폭기 및 피드백 커패시터를 이용하여 스케일링 동작 및 홀딩 동작을 실질적으로 동시에 수행하며, 샘플링 구간 및 홀딩 구간의 2단계 동작만을 포함하여 센싱 동작을 수행하므로, 센싱 속도가 향상될 수 있다.
이와 함께, 저전압 회로인 홀딩 및 스케일링부의 손상을 방지하기 위한 스위치 구조를 추가적으로 포함함으로써, 고전압 센싱 회로의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시예들에 따른 고전압 센싱 회로를 나타내는 블록도이다.
도 2는 도 1의 고전압 센싱 회로의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 고전압 센싱 회로의 동작 방법을 나타내는 순서도이다.
도 4는 도 3의 방법에 기초한 도 2의 고전압 센싱 회로의 동작을 나타내는 타이밍도이다.
도 5 및 6은 도 1의 고전압 센싱 회로의 다른 예를 나타내는 회로도들이다.
도 7은 본 발명의 실시예들에 따른 고전압 센싱 회로를 나타내는 블록도이다.
도 8, 9 및 10은 도 7의 고전압 센싱 회로의 예를 나타내는 회로도들이다.
도 11은 본 발명의 실시예들에 따른 고전압 센싱 회로를 포함하는 디스플레이 장치를 나타내는 블록도이다.
도 12는 본 발명의 실시예들에 따른 디스플레이 장치에 포함되는 픽셀의 일 예를 나타내는 회로도이다.
도 13은 본 발명의 실시예들에 따른 고전압 센싱 회로를 포함하는 디스플레이 장치를 나타내는 블록도이다.
도 14는 본 발명의 실시예들에 따른 고전압 센싱 회로를 포함하는 전자 시스템을 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 고전압 센싱 회로를 나타내는 블록도이다.
도 1을 참조하면, 고전압 센싱 회로(100)는 복수의 채널들(CH) 및 샘플 앤 홀드 회로(sample and hold amplifier, SHA)(110)를 포함한다. 고전압 센싱 회로(100)는 아날로그 디지털 컨버터(analog-to-digital converter, ADC)(150)를 더 포함할 수 있다.
고전압 센싱 회로(100)는 디스플레이 장치를 구동하는 디스플레이 구동 집적 회로에 포함된다. 디스플레이 구동 집적 회로 및 디스플레이 장치의 구체적인 구성에 대해서는 도 11 내지 13을 참조하여 후술하도록 한다.
복수의 채널들(CH)은 복수의 입력 전압들(VIN)을 수신한다. 예를 들어, 복수의 입력 전압들(VIN)은 고전압 센싱 회로(100)를 구동하는데 이용되는 구동 전압에 비하여 상대적으로 높은 전압 레벨을 갖는 고전압일 수 있다. 도 11 등을 참조하여 후술하는 것처럼, 복수의 입력 전압들(VIN)은 디스플레이 장치에 포함되는 디스플레이 패널로부터 제공될 수 있다.
샘플 앤 홀드 회로(110)는 복수의 입력 전압들(VIN)을 기초로 샘플링(sampling) 동작 및 홀딩(holding) 동작을 수행하여 복수의 센싱 전압들(VSEN)을 발생한다. 예를 들어, 복수의 센싱 전압들(VSEN)은 복수의 입력 전압들(VIN)보다 낮은 전압 레벨을 갖고 고전압 센싱 회로(100)를 구동하는데 이용되는 상기 구동 전압과 유사한 레벨을 갖는 저전압일 수 있다.
샘플 앤 홀드 회로(110)는 샘플링부(120) 및 홀딩 및 스케일링부(130)를 포함할 수 있다.
샘플링부(120)는 복수의 입력 전압들(VIN)에 대한 샘플링 동작을 수행하고, 복수의 샘플링 커패시터들(CS)을 포함할 수 있다. 복수의 샘플링 커패시터들(CS)은 복수의 채널들(CH)과 각각 연결되어 복수의 입력 전압들(VIN)을 동시에 샘플링할 수 있다. 예를 들어, 복수의 샘플링 커패시터들(CS)의 개수는 복수의 채널들(CH)의 개수와 실질적으로 동일할 수 있다.
홀딩 및 스케일링부(130)는 샘플링부(120)의 출력, 즉 샘플링된 복수의 입력 전압들(VIN)에 대한 홀딩 동작 및 스케일링 동작을 수행하고, 복수의 센싱 전압들(VSEN)을 발생할 수 있다. 도 4를 참조하여 후술하는 것처럼, 상기 홀딩 동작 및 상기 스케일링 동작은 실질적으로 동시에 수행될 수 있다.
홀딩 및 스케일링부(130)는 증폭기(AMP) 및 피드백 커패시터(CF)를 포함할 수 있다. 증폭기(AMP)는 샘플링된 복수의 입력 전압들(VIN)을 순차적으로 수신하여 복수의 센싱 전압들(VSEN)을 순차적으로 발생할 수 있다. 피드백 커패시터(CF)는 증폭기(AMP)의 입력단과 출력단 사이에 연결되고, 복수의 채널들(CH)에 의해 공유될 수 있다. 증폭기(AMP) 및 피드백 커패시터(CF)에 의해 샘플링된 복수의 입력 전압들(VIN)이 복수의 센싱 전압들(VSEN)로 순차적으로 스케일링될 수 있다.
일 실시예에서, 상기 스케일링 동작은 전압 레벨을 감소시키는 다운 스케일링 동작일 수 있다. 예를 들어, 고전압인 복수의 입력 전압들(VIN)은 저전압인 복수의 센싱 전압들(VSEN)로 이득(G)만큼 다운 스케일링될 수 있으며, 이 때 이득(G)은 하기의 [수학식 1]과 같이 나타낼 수 있다.
[수학식 1]
G=CS/CF
다운 스케일링 동작을 수행하기 위해, 피드백 커패시터(CF)의 커패시턴스는 샘플링 커패시터(CS)의 커패시턴스보다 클 수 있다.
아날로그 디지털 컨버터(150)는 복수의 센싱 전압들(VSEN)을 복수의 디지털 신호들(DS)로 변환하는 아날로그 디지털 변환 동작을 수행할 수 있다.
도 2는 도 1의 고전압 센싱 회로의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 도 1의 고전압 센싱 회로(100)에 포함되는 샘플링부(120a), 홀딩 및 스케일링부(130a) 및 아날로그 디지털 컨버터(150a)를 도시하고 있다.
샘플링부(120a)는 복수의 채널들로부터 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)을 수신할 수 있다.
도 2의 실시예에서, 상기 복수의 채널들은 차동(differential) 방식으로 구현될 수 있다. 구체적으로, 한 쌍의 입력 전압들(예를 들어, VIP0, VIN0)을 수신하는 두 개의 신호 라인이 하나의 채널을 형성할 수 있다. 이 때, 상기 한 쌍의 입력 전압들 중 하나(예를 들어, VIP0)는 상기 디스플레이 패널로부터 실제로 제공되는 고전압인 입력 전압이고, 다른 하나는 차동 방식을 구현하기 위한 기준 전압일 수 있다. 도 2에서는 편의상 (M+1)개(M은 2 이상의 자연수)의 채널들을 예시하였으나, 채널들의 개수는 실시예에 따라서 다양하게 변경될 수 있다.
샘플링부(120a)는 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)을 포함하며, 복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM) 및 복수의 차동 스위치들(SD0, SD1, ..., SDM)을 더 포함할 수 있다.
복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)은 상기 복수의 채널들과 연결될 수 있다. 예를 들어, 샘플링 커패시터들(CSP0, CSN0)은 입력 전압들(VIP0, VIN0)을 수신하는 제1 채널과 연결되고, 샘플링 커패시터들(CSP1, CSN1)은 입력 전압들(VIP1, VIN1)을 수신하는 제2 채널과 연결되며, 샘플링 커패시터들(CSPM, CSNM)은 입력 전압들(VIPM, VINM)을 수신하는 제(M+1) 채널과 연결될 수 있다.
복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM)은 상기 복수의 채널들과 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM) 사이에 배치되고, 제1 샘플링 신호(QS)에 응답하여 동작할 수 있다. 예를 들어, 샘플링 스위치들(SSP0, SSN0)은 상기 제1 채널과 샘플링 커패시터들(CSP0, CSN0) 사이에 배치되고, 샘플링 스위치들(SSP1, SSN1)은 상기 제2 채널과 샘플링 커패시터들(CSP1, CSN1) 사이에 배치되며, 샘플링 스위치들(SSPM, SSNM)은 상기 제(M+1) 채널과 샘플링 커패시터들(CSPM, CSNM) 사이에 배치될 수 있다.
도 4를 참조하여 후술하는 것처럼, 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)이 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)을 실질적으로 동시에 샘플링하도록, 복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM)은 제1 샘플링 신호(QS)에 응답하여 실질적으로 동시에 턴 온될 수 있다.
복수의 차동 스위치들(SD0, SD1, ..., SDM)은 복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM) 사이 및 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM) 사이에 배치되고, 복수의 홀딩 신호들(QH0, QH1, ..., QHM)에 응답하여 동작할 수 있다. 예를 들어, 차동 스위치(SD0)는 샘플링 스위치들(SSP0, SSN0) 사이 및 샘플링 커패시터들(CSP0, CSN0) 사이에 배치되고, 제1 홀딩 신호(QH0)에 응답하여 동작할 수 있다. 차동 스위치(SD1)는 샘플링 스위치들(SSP1, SSN1) 사이 및 샘플링 커패시터들(CSP1, CSN1) 사이에 배치되고, 제2 홀딩 신호(QH1)에 응답하여 동작할 수 있다. 차동 스위치(SDM)는 샘플링 스위치들(SSPM, SSNM) 사이 및 샘플링 커패시터들(CSPM, CSNM) 사이에 배치되고, 제(M+1) 홀딩 신호(QHM)에 응답하여 동작할 수 있다.
홀딩 및 스케일링부(130a)는 증폭기(132a) 및 피드백 커패시터들(CF1, CF2)을 포함하며, 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM), 복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM) 및 리셋 스위치들(SR1, SR2)을 더 포함할 수 있다.
증폭기(132a)는 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)에 의해 샘플링된 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)을 순차적으로 수신하여 복수의 센싱 전압들(VSEN0~VSENM)을 순차적으로 발생할 수 있다.
도 2의 실시예에서, 증폭기(132a) 역시 차동 방식으로 구현될 수 있다. 구체적으로, 증폭기(132a)는 두 개의 입력 단자들 및 두 개의 출력 단자들을 포함할 수 있다. 상기 두 개의 입력 단자들 중 하나는 상기 복수의 채널들 중 하나의 신호 라인 그룹(예를 들어, 입력 전압들(VIP0, VIP1, ..., VIPM)을 수신하는 신호 라인들)과 선택적으로 연결되고, 다른 하나는 상기 복수의 채널들 중 다른 하나의 신호 라인 그룹(예를 들어, 입력 전압들(VIN0, VIN1, ..., VINM)을 수신하는 신호 라인들)과 선택적으로 연결될 수 있다. 상기 두 개의 출력 단자들은 차동 방식의 복수의 센싱 전압들(VSEN0~VSENM)을 순차적으로 출력할 수 있다.
피드백 커패시터들(CF1, CF2)은 증폭기(132a)의 입력단과 출력단 사이에 연결될 수 있다. 예를 들어, 피드백 커패시터(CF1)는 증폭기(132a)의 제1 입력 단자와 제1 출력 단자 사이에 연결되고, 피드백 커패시터(CF2)는 증폭기(132a)의 제2 입력 단자와 제2 출력 단자 사이에 연결될 수 있다. 피드백 커패시터들(CF1, CF2)은 상기 복수의 채널들에 의해 공유될 수 있다.
리셋 스위치들(SR1, SR2)은 증폭기(132a)의 상기 입력단과 상기 출력단 사이에 피드백 커패시터들(CF1, CF2)과 병렬 연결되고, 증폭 신호(Q2)에 응답하여 동작할 수 있다. 예를 들어, 리셋 스위치(SR1)는 증폭기(132a)의 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 피드백 커패시터(CF1)와 병렬 연결되고, 리셋 스위치(SR2)는 증폭기(132a)의 상기 제2 입력 단자와 상기 제2 출력 단자 사이에 피드백 커패시터(CF2)와 병렬 연결될 수 있다.
복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM)은 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)과 증폭기(132a) 사이에 배치되고, 복수의 홀딩 신호들(QH0, QH1, ..., QHM)에 응답하여 동작할 수 있다. 예를 들어, 홀딩 스위치들(SHP0, SHN0)은 샘플링 커패시터들(CSP0, CSN0)과 증폭기(132a) 사이에 배치되고, 제1 홀딩 신호(QH0)에 응답하여 동작할 수 있다. 홀딩 스위치들(SHP1, SHN1)은 샘플링 커패시터들(CSP1, CSN1)과 증폭기(132a) 사이에 배치되고, 제2 홀딩 신호(QH1)에 응답하여 동작할 수 있다. 홀딩 스위치들(SHPM, SHNM)은 샘플링 커패시터들(CSPM, CSNM)과 증폭기(132a) 사이에 배치되고, 제(M+1) 홀딩 신호(QHM)에 응답하여 동작할 수 있다.
도 4를 참조하여 후술하는 것처럼, 증폭기(132a) 및 피드백 커패시터들(CF1, CF2)이 샘플링된 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)을 복수의 센싱 전압들(VSEN0~VSENM)로 순차적으로 스케일링하도록, 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM)은 복수의 홀딩 신호들(QH0, QH1, ..., QHM)에 응답하여 순차적으로 턴 온될 수 있다.
복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM)은 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)과 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM) 사이에서, 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시킬 수 있다. 예를 들어, 공통 모드 스위치들(SCP0, SCN0)은 샘플링 커패시터들(CSP0, CSN0)과 홀딩 스위치들(SHP0, SHN0) 사이에서 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시키고, 공통 모드 스위치들(SCP1, SCN1)은 샘플링 커패시터들(CSP1, CSN1)과 홀딩 스위치들(SHP1, SHN1) 사이에서 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시키며, 공통 모드 스위치들(SCPM, SCNM)은 샘플링 커패시터들(CSPM, CSNM)과 홀딩 스위치들(SHPM, SHNM) 사이에서 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시킬 수 있다.
아날로그 디지털 컨버터(150a)는 복수의 센싱 전압들(VSEN0~VSENM)을 복수의 디지털 신호들(DS0~DSM)로 변환할 수 있다. 도 2의 실시예에서, 아날로그 디지털 컨버터(150a) 역시 차동 방식으로 구현될 수 있다.
상술한 것처럼, 상기 복수의 채널들, 증폭기(132a) 및 아날로그 디지털 컨버터(150a)가 모두 차동 방식으로 구현됨에 따라, 상기 복수의 채널들과 증폭기(132a)는 차동 방식으로 연결되고 증폭기(132a)와 아날로그 디지털 컨버터(150a)는 차동 방식으로 연결될 수 있다.
일 실시예에서, 샘플링부(120a)는 고전압용 소자들을 포함하여 구현되고, 홀딩 및 스케일링부(130a)는 저전압용 소자들을 포함하여 구현될 수 있다.
구체적으로, 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)은 상대적으로 높은 고전압이므로, 샘플링부(120a)에 포함되는 복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM) 및 복수의 차동 스위치들(SD0, SD1, ..., SDM)은 고전압을 견딜 수 있는(즉, 고전압에 손상되지 않는) 고전압용 스위칭 소자를 포함할 수 있다. 예를 들어, 상기 고전압용 스위칭 소자는 상대적으로 높은 문턱 전압을 갖는 고전압 트랜지스터를 포함할 수 있다. 또한, 샘플링부(120a)에 포함되는 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM) 역시 고전압을 견딜 수 있는 고전압 커패시터를 포함할 수 있다. 도 2 및 이후의 도면에서, 상기 고전압용 소자들을 상대적으로 굵은 실선으로 도시하고 있다.
한편, 홀딩 및 스케일링부(130a)는 상대적으로 낮은 저전압을 이용하여 동작하므로, 홀딩 및 스케일링부(130a)에 포함되는 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM), 복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM), 리셋 스위치들(SR1, SR2) 및 증폭기(132a)는 저전압용 스위칭 소자를 포함할 수 있다. 예를 들어, 상기 저전압용 스위칭 소자는 상대적으로 낮은 문턱 전압을 갖는 저전압 트랜지스터를 포함할 수 있다. 또한, 홀딩 및 스케일링부(130a)에 포함되는 피드백 커패시터들(CF1, CF2) 역시 저전압 커패시터를 포함할 수 있다. 도 2 및 이후의 도면에서, 상기 저전압용 소자들을 상대적으로 가는 실선으로 도시하고 있다.
상세하게 도시하지는 않았으나, 아날로그 디지털 컨버터(150a) 또한 상기 저전압용 소자들을 포함하여 구현될 수 있다.
도 3은 본 발명의 실시예들에 따른 고전압 센싱 회로의 동작 방법을 나타내는 순서도이다. 도 4는 도 3의 방법에 기초한 도 2의 고전압 센싱 회로의 동작을 나타내는 타이밍도이다. 도 4의 타이밍도에서, 모든 신호들(Q2, QS, QSP, QH0, QH1, ..., QHM)은 논리 하이 레벨을 갖는 활성화 구간 및 논리 로우 레벨을 갖는 비활성화 구간을 포함할 수 있다. 각 신호에 응답하여 동작하는 각 스위치는 상기 활성화 구간에서 턴 온되어 닫히고 상기 비활성화 구간에서 턴 오프되어 열릴 수 있다.
도 2, 3 및 4를 참조하면, 본 발명의 실시예들에 따른 고전압 센싱 회로의 동작 방법에서, 먼저 복수의 샘플링 커패시터들을 이용하여 복수의 채널들로부터 수신된 복수의 입력 전압들을 동시에 샘플링하는 샘플링 동작을 수행한다(단계 S100).
구체적으로, 도 4에 도시된 것처럼, 증폭 신호(Q2)는 활성화 구간 및 비활성화 구간이 반복되도록 규칙적으로 토글(toggle)될 수 있다. 샘플링 구간에서 제1 샘플링 신호(QS)를 활성화함에 따라, 복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM)이 실질적으로 동시에 턴 온되며, 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)의 일단이 상기 복수의 채널들과 전기적으로 연결되어 상기 복수의 채널들로부터 수신되는 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)을 실질적으로 동시에 샘플링할 수 있다.
또한, 상기 샘플링 구간에서 제2 샘플링 신호(QSP)를 활성화함에 따라, 복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM)이 실질적으로 동시에 턴 온되며, 공통 모드 전압(CML)이 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)의 타단에 제공될 수 있다.
일 실시예에서, 제2 샘플링 신호(QSP)는 제1 샘플링 신호(QS)와 동시에 활성화되고 제1 샘플링 신호(QS)보다 먼저 비활성화될 수 있다. 이 경우, 복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM)이 복수의 샘플링 스위치들(SSP0, SSN0, SSP1, SSN1, ..., SSPM, SSNM)보다 먼저 턴 오프되며, 이에 따라 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)에서 상기 샘플링 동작에서 홀딩 동작으로 전환될 때 발생할 수 있는 전하 주입(charge injection)을 방지할 수 있다.
상기 샘플링 동작이 수행된 이후에, 증폭기 및 피드백 커패시터를 이용하여 상기 샘플링된 복수의 입력 전압들을 복수의 센싱 전압들로 순차적으로 스케일링하는 스케일링 동작 및 상기 복수의 센싱 전압들을 순차적으로 제공 또는 출력하는 홀딩 동작을 실질적으로 동시에 수행할 수 있다(단계 S200).
구체적으로, 도 4에 도시된 것처럼, 상기 샘플링 구간 이후의 홀딩 구간에서 복수의 홀딩 신호들(QH0, QH1, ..., QHM)을 순차적으로 활성화함에 따라, 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM) 및 복수의 차동 스위치들(SD0, SD1, ..., SDM)이 순차적으로 활성화되며, 샘플링된 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)을 순차적으로 홀딩 및 스케일링할 수 있다.
제1 홀딩 신호(QH0)가 활성화되는 경우에, 홀딩 스위치들(SHP0, SHN0) 및 차동 스위치(SD0)가 턴 온되며, 샘플링 커패시터들(CSP0, CSN0)의 일 단이 서로 전기적으로 연결되고 샘플링 커패시터들(CSP0, CSN0)의 타 단이 증폭기(132a)와 전기적으로 연결될 수 있다. 증폭기(132a) 및 피드백 커패시터들(CF1, CF2)은 상기 제1 채널로부터 수신되고 샘플링된 입력 전압들(VIP0, VIN0)에 대한 상기 스케일링 동작 및 상기 홀딩 동작을 실질적으로 동시에 수행하여, 스케일 다운된 센싱 신호(VSEN0)를 발생할 수 있다. 이 때, 피드백 커패시터들(CF1, CF2)은 상기 제1 채널에 의해 이용될 수 있다. 제1 홀딩 신호(QH0)가 비활성화된 직후에 증폭 신호(Q2)가 활성화된 경우에, 피드백 커패시터들(CF1, CF2)은 리셋될 수 있다.
이와 유사하게, 제2 홀딩 신호(QH1)가 활성화되는 경우에, 증폭기(132a) 및 피드백 커패시터들(CF1, CF2)은 상기 제2 채널로부터 수신되고 샘플링된 입력 전압들(VIP1, VIN1)에 대한 상기 스케일링 동작 및 상기 홀딩 동작을 실질적으로 동시에 수행하여, 스케일 다운된 센싱 신호를 발생할 수 있고, 이 때 피드백 커패시터들(CF1, CF2)은 상기 제2 채널에 의해 이용될 수 있다. 제(M+1) 홀딩 신호(QHM)가 활성화되는 경우에, 증폭기(132a) 및 피드백 커패시터들(CF1, CF2)은 상기 제(M+1) 채널로부터 수신되고 샘플링된 입력 전압들(VIPM, VINM)에 대한 상기 스케일링 동작 및 상기 홀딩 동작을 실질적으로 동시에 수행하여, 스케일 다운된 센싱 신호(VSENM)를 발생할 수 있고, 이 때 피드백 커패시터들(CF1, CF2)은 상기 제(M+1) 채널에 의해 이용될 수 있다.
상술한 것처럼, 피드백 커패시터들(CF1, CF2)은 상기 복수의 채널들에 의해 순차적으로 이용되는 방식으로 상기 복수의 채널들에 의해 공유될 수 있다.
도 5 및 6은 도 1의 고전압 센싱 회로의 다른 예를 나타내는 회로도들이다. 이하 도 2와 중복되는 설명은 생략한다.
도 5를 참조하면, 도 1의 고전압 센싱 회로(100)에 포함되는 샘플링부(120b), 홀딩 및 스케일링부(130b) 및 아날로그 디지털 컨버터(150a)를 도시하고 있다.
복수의 채널들이 차동 방식이 아닌 싱글 엔디드(single-ended) 방식으로 구현되는 것을 제외하면, 도 5의 샘플링부(120b), 홀딩 및 스케일링부(130b) 및 아날로그 디지털 컨버터(150a)는 도 2의 샘플링부(120a), 홀딩 및 스케일링부(130a) 및 아날로그 디지털 컨버터(150a)와 각각 실질적으로 동일할 수 있다.
샘플링부(120b)는 싱글 엔디드 방식의 복수의 채널들로부터 복수의 입력 전압들(VI0, VI1,..., VIM)을 수신할 수 있다. 샘플링부(120b)는 복수의 샘플링 커패시터들(CS0, CS1, ..., CSM)을 포함하며, 복수의 샘플링 스위치들(SS0, SS1, ..., SSM)을 더 포함할 수 있다.
복수의 샘플링 커패시터들(CS0, CS1, ..., CSM) 및 복수의 샘플링 스위치들(SS0, SS1, ..., SSM)의 구성 및 동작은 도 2의 복수의 샘플링 커패시터들(CSP0, CSP1,..., CSPM) 및 복수의 샘플링 스위치들(SSP0, SSP1, ..., SSPM)의 구성 및 동작과 각각 실질적으로 동일할 수 있다.
홀딩 및 스케일링부(130b)는 증폭기(132b) 및 피드백 커패시터들(CF1, CF2)을 포함하며, 복수의 홀딩 스위치들(SH0, SH1,..., SHM), 복수의 공통 모드 스위치들(SC0, SC1, ..., SCM) 및 리셋 스위치들(SR1, SR2)을 더 포함할 수 있다.
증폭기(132b), 피드백 커패시터들(CF1, CF2), 복수의 홀딩 스위치들(SH0, SH1,..., SHM), 복수의 공통 모드 스위치들(SC0, SC1, ..., SCM) 및 리셋 스위치들(SR1, SR2)의 구성 및 동작은 도 2의 증폭기(132a), 피드백 커패시터들(CF1, CF2), 복수의 홀딩 스위치들(SHP0, SHP1,..., SHPM), 복수의 공통 모드 스위치들(SCP0, SCP1, ..., SCPM) 및 리셋 스위치들(SR1, SR2)의 구성 및 동작과 각각 실질적으로 동일할 수 있다.
도 5의 실시예에서, 상기 복수의 채널들이 싱글 엔디드 방식으로 구현됨에 따라, 상기 복수의 채널들과 증폭기(132b)는 싱글 엔디드 방식으로 연결될 수 있다. 다만, 증폭기(132b)는 차동 방식으로 구현될 수 있으며, 이에 따라 상기 복수의 채널들은 증폭기(132b)의 제1 입력 단자와 선택적으로 연결되도록 구현되고, 증폭기(132b)의 제2 입력 단자에는 차동 방식을 구현하기 위한 기준 전압(VREF)이 인가될 수 있다.
도 6을 참조하면, 도 1의 고전압 센싱 회로(100)에 포함되는 샘플링부(120b), 홀딩 및 스케일링부(130c) 및 아날로그 디지털 컨버터(150c)를 도시하고 있다.
홀딩 및 스케일링부(130c)에 포함되는 증폭기(132c)와 아날로그 디지털 컨버터(150c)가 차동 방식이 아닌 싱글 엔디드 방식으로 구현되는 것을 제외하면, 도 6의 샘플링부(120b), 홀딩 및 스케일링부(130c) 및 아날로그 디지털 컨버터(150c)는 도 5의 샘플링부(120b), 홀딩 및 스케일링부(130b) 및 아날로그 디지털 컨버터(150a)와 각각 실질적으로 동일할 수 있다.
홀딩 및 스케일링부(130c)는 증폭기(132c) 및 피드백 커패시터(CF1)를 포함하며, 복수의 홀딩 스위치들(SH0, SH1,..., SHM), 복수의 공통 모드 스위치들(SC0, SC1, ..., SCM) 및 리셋 스위치(SR1)를 더 포함할 수 있다.
싱글 엔디드 방식으로 구현되는 것을 제외하면, 도 6의 증폭기(132c)는 도 5의 증폭기(132b)와 실질적으로 동일할 수 있다. 피드백 커패시터(CF1)는 증폭기(132c)의 입력 단자와 출력 단자 사이에 연결되고, 리셋 스위치(SR1)는 증폭기(132c)의 상기 입력 단자와 상기 출력 단자 사이에 피드백 커패시터(CF1)와 병렬 연결될 수 있다. 복수의 홀딩 스위치들(SH0, SH1,..., SHM) 및 복수의 공통 모드 스위치들(SC0, SC1, ..., SCM)의 구성 및 동작은 도 5의 복수의 홀딩 스위치들(SH0, SH1,..., SHM) 및 복수의 공통 모드 스위치들(SC0, SC1, ..., SCM)의 구성 및 동작과 각각 실질적으로 동일할 수 있다.
싱글 엔디드 방식으로 구현되는 것을 제외하면, 도 6의 아날로그 디지털 컨버터(150c)는 도 5의 아날로그 디지털 컨버터(150a)와 실질적으로 동일할 수 있다.
도 6의 실시예에서, 상기 복수의 채널들, 증폭기(132c) 및 아날로그 디지털 컨버터(150c)가 모두 싱글 엔디드 방식으로 구현됨에 따라, 상기 복수의 채널들과 증폭기(132c)는 싱글 엔디드 방식으로 연결되고 증폭기(132c)와 아날로그 디지털 컨버터(150c)는 싱글 엔디드 방식으로 연결될 수 있다.
본 발명의 실시예들에 따른 고전압 센싱 회로(100)는, 복수의 채널들(CH)의 개수와 상관 없이 복수의 채널들(CH)에 의해 공유되는 피드백 커패시터(CF)를 포함하여 구현되며, 따라서 커패시터 개수의 증가 및 회로 면적의 증가 없이 복수의 채널들(CH)로부터 수신되는 고전압들을 효과적으로 센싱할 수 있다. 피드백 커패시터(CF)가 모든 채널들(CH)에서 공통적으로 사용됨에 따라, 채널 간의 부정합을 최소화 하기 위해서 샘플링 커패시터(CS)의 부정합만 고려하면 되며, 따라서 센싱 오차가 감소되고 센싱 정확도 및 성능이 향상될 수 있다. 또한, 본 발명의 실시예들에 따른 고전압 센싱 회로는, 증폭기(AMP) 및 피드백 커패시터(CF)를 이용하여 스케일링 동작 및 홀딩 동작을 실질적으로 동시에 수행하며, 샘플링 구간 및 홀딩 구간의 2단계(2 phase) 동작만을 포함하여 센싱 동작을 수행하므로, 센싱 속도가 향상될 수 있다.
도 2의 실시예에서 사용되는 커패시터의 총 개수(N1), 도 5의 실시예에서 사용되는 커패시터의 총 개수(N2), 및 도 6의 실시예에서 사용되는 커패시터의 총 개수(N3)를 각각 하기의 [수학식 2], [수학식 3] 및 [수학식 4]와 같이 나타낼 수 있다.
[수학식 2]
N1=2*K*CS+2*CF
[수학식 3]
N2=K*CS+2*CF
[수학식 4]
N3=K*CS+CF
상기의 [수학식 2], [수학식 3] 및 [수학식 4]에서 K는 복수의 채널들(CH)의 개수를 나타낼 수 있다.
도 7은 본 발명의 실시예들에 따른 고전압 센싱 회로를 나타내는 블록도이다. 이하 도 1과 중복되는 설명은 생략한다.
도 7을 참조하면, 고전압 센싱 회로(200)는 복수의 채널들(CH) 및 샘플 앤 홀드 회로(210)를 포함한다. 고전압 센싱 회로(200)는 아날로그 디지털 컨버터(250)를 더 포함할 수 있다.
샘플 앤 홀드 회로(210)가 스위치 구조(230)를 더 포함하는 것을 제외하면, 도 7의 고전압 센싱 회로(200)는 도 1의 고전압 센싱 회로(100)와 실질적으로 동일할 수 있다.
샘플 앤 홀드 회로(210)는 샘플링부(220) 및 홀딩 및 스케일링부(240)를 포함하며, 스위치 구조(230)를 더 포함할 수 있다.
스위치 구조(230)는 샘플링부(220)와 홀딩 및 스케일링부(240) 사이에 배치되어, 홀딩 및 스케일링부(240)에 포함되는 소자들의 손상을 방지할 수 있다. 다시 말하면, 스위치 구조(230)는 홀딩 및 스케일링부(240)의 신뢰성을 확보하기 위해 추가될 수 있다. 스위치 구조(230)에 대해서는 도 8, 9 및 10을 참조하여 상세하게 후술하도록 한다.
샘플링부(220) 및 홀딩 및 스케일링부(240)는 도 1의 샘플링부(120) 및 홀딩 및 스케일링부(130)와 각각 실질적으로 동일할 수 있다. 복수의 채널들(CH) 및 아날로그 디지털 컨버터(250)는 도 1의 복수의 채널들(CH) 및 아날로그 디지털 컨버터(150)와 각각 실질적으로 동일할 수 있다.
도 8, 9 및 10은 도 7의 고전압 센싱 회로의 예를 나타내는 회로도들이다. 이하 도 2, 5 및 6과 중복되는 설명은 생략한다.
도 8을 참조하면, 도 7의 고전압 센싱 회로(200)에 포함되는 샘플링부(220a), 스위치 구조(230a), 홀딩 및 스케일링부(240a) 및 아날로그 디지털 컨버터(250a)를 도시하고 있다.
스위치 구조(230a)가 추가되는 것을 제외하면, 도 8의 샘플링부(220a), 홀딩 및 스케일링부(240a) 및 아날로그 디지털 컨버터(250a)는 도 2의 샘플링부(120a), 홀딩 및 스케일링부(130a) 및 아날로그 디지털 컨버터(150a)와 각각 실질적으로 동일할 수 있다.
스위치 구조(230a)는 샘플링부(220a)와 홀딩 및 스케일링부(240a) 사이에 배치되며, 복수의 추가 홀딩 스위치들(ASHP0, ASHN0, ASHP1, ASHN1, ..., ASHPM, ASHNM) 및 복수의 추가 공통 모드 스위치들(ASCP0, ASCN0, ASCP1, ASCN1, ..., ASCPM, ASCNM)을 포함할 수 있다.
복수의 추가 홀딩 스위치들(ASHP0, ASHN0, ASHP1, ASHN1, ..., ASHPM, ASHNM)은 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)과 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM) 사이에 배치되고, 복수의 홀딩 신호들(QH0, QH1, ..., QHM)에 응답하여 동작할 수 있다. 예를 들어, 추가 홀딩 스위치들(ASHP0, ASHN0)은 샘플링 커패시터들(CSP0, CSN0)과 홀딩 스위치들(SHP0, SHN0) 사이에 배치되고, 제1 홀딩 신호(QH0)에 응답하여 동작할 수 있다. 추가 홀딩 스위치들(ASHP1, ASHN1)은 샘플링 커패시터들(CSP1, CSN1)과 홀딩 스위치들(SHP1, SHN1) 사이에 배치되고, 제2 홀딩 신호(QH1)에 응답하여 동작할 수 있다. 추가 홀딩 스위치들(ASHPM, ASHNM)은 샘플링 커패시터들(CSPM, CSNM)과 홀딩 스위치들(SHPM, SHNM) 사이에 배치되고, 제(M+1) 홀딩 신호(QHM)에 응답하여 동작할 수 있다.
복수의 추가 공통 모드 스위치들(ASCP0, ASCN0, ASCP1, ASCN1, ..., ASCPM, ASCNM)은 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)과 복수의 추가 홀딩 스위치들(ASHP0, ASHN0, ASHP1, ASHN1, ..., ASHPM, ASHNM) 사이에서, 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시킬 수 있다. 예를 들어, 추가 공통 모드 스위치들(ASCP0, ASCN0)은 샘플링 커패시터들(CSP0, CSN0)과 추가 홀딩 스위치들(ASHP0, ASHN0) 사이에서 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시키고, 추가 공통 모드 스위치들(ASCP1, ASCN1)은 샘플링 커패시터들(CSP1, CSN1)과 추가 홀딩 스위치들(ASHP1, ASHN1) 사이에서 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시키며, 추가 공통 모드 스위치들(ASCPM, ASCNM)은 샘플링 커패시터들(CSPM, CSNM)과 추가 홀딩 스위치들(ASHPM, ASHNM) 사이에서 제2 샘플링 신호(QSP)에 응답하여 공통 모드 전압(CML)을 선택적으로 연결시킬 수 있다.
일 실시예에서, 스위치 구조(230a)에 포함되는 복수의 추가 홀딩 스위치들(ASHP0, ASHN0, ASHP1, ASHN1, ..., ASHPM, ASHNM) 및 복수의 추가 공통 모드 스위치들(ASCP0, ASCN0, ASCP1, ASCN1, ..., ASCPM, ASCNM)은 홀딩 및 스케일링부(240a)에 포함되는 증폭기(242a)의 전단에 배치되는 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM) 및 복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM)과 동일한 구조를 가질 수 있다. 다시 말하면, 동일한 구조가 반복되어 배치될 수 있다. 다만, 저전압용 소자들을 포함하는 홀딩 및 스케일링부(240a)와 다르게, 스위치 구조(230a)는 고전압용 소자들을 포함하여 구현될 수 있다.
구체적으로, 고전압인 복수의 입력 전압들(VIP0, VIN0, VIP1, VIN1, ..., VIPM, VINM)이 수신되는 경우에, 도 2의 실시예에서는 복수의 샘플링 커패시터들(CSP0, CSN0, CSP1, CSN1, ..., CSPM, CSNM)과 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM) 사이의 노드들의 전압들이 순간적으로 홀딩 및 스케일링부(130a)의 신뢰성에 문제가 될 수준까지 증가할 수 있다. 도 8의 실시예에서는 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM) 및 복수의 공통 모드 스위치들(SCP0, SCN0, SCP1, SCN1, ..., SCPM, SCNM)과 동일한 구조를 가지고 고전압용 소자들을 포함하여 구현되는 복수의 추가 홀딩 스위치들(ASHP0, ASHN0, ASHP1, ASHN1, ..., ASHPM, ASHNM) 및 복수의 추가 공통 모드 스위치들(ASCP0, ASCN0, ASCP1, ASCN1, ..., ASCPM, ASCNM)을 포함함으로써, 복수의 홀딩 스위치들(SHP0, SHN0, SHP1, SHN1, ..., SHPM, SHNM), 증폭기(242a), 피드백 커패시터들(CF1, CF2) 중 적어도 하나의 손상을 방지하여 내부 신뢰성 문제를 해결할 수 있다.
도 9를 참조하면, 도 7의 고전압 센싱 회로(200)에 포함되는 샘플링부(220b), 스위치 구조(230b), 홀딩 및 스케일링부(240b) 및 아날로그 디지털 컨버터(250a)를 도시하고 있다.
스위치 구조(230b)가 추가되는 것을 제외하면, 도 9의 샘플링부(220b), 홀딩 및 스케일링부(240b) 및 아날로그 디지털 컨버터(250a)는 도 5의 샘플링부(120b), 홀딩 및 스케일링부(130b) 및 아날로그 디지털 컨버터(150a)와 각각 실질적으로 동일할 수 있다. 복수의 채널들이 차동 방식이 아닌 싱글 엔디드 방식으로 구현되는 것을 제외하면, 도 9의 샘플링부(220b), 스위치 구조(230b), 홀딩 및 스케일링부(240b) 및 아날로그 디지털 컨버터(250a)는 도 8의 샘플링부(220a), 스위치 구조(230a), 홀딩 및 스케일링부(240a) 및 아날로그 디지털 컨버터(250a)와 각각 실질적으로 동일할 수 있다.
스위치 구조(230b)는 샘플링부(220b)와 홀딩 및 스케일링부(240b) 사이에 배치되며, 복수의 추가 홀딩 스위치들(ASH0, ASH1, ..., ASHM) 및 복수의 추가 공통 모드 스위치들(ASC0, ASC1, ..., ASCM)을 포함할 수 있다.
복수의 추가 홀딩 스위치들(ASH0, ASH1, ..., ASHM) 및 복수의 추가 공통 모드 스위치들(ASC0, ASC1, ..., ASCM)의 구성 및 동작은 도 8의 복수의 추가 홀딩 스위치들(ASHP0, ASHP1, ..., ASHPM) 및 복수의 추가 공통 모드 스위치들(ASCP0, ASCP1, ..., ASCPM)의 구성 및 동작과 각각 실질적으로 동일할 수 있다.
도 10을 참조하면, 도 7의 고전압 센싱 회로(200)에 포함되는 샘플링부(220b), 스위치 구조(230b), 홀딩 및 스케일링부(240c) 및 아날로그 디지털 컨버터(250c)를 도시하고 있다.
스위치 구조(230b)가 추가되는 것을 제외하면, 도 10의 샘플링부(220b), 홀딩 및 스케일링부(240c) 및 아날로그 디지털 컨버터(250c)는 도 6의 샘플링부(120b), 홀딩 및 스케일링부(130c) 및 아날로그 디지털 컨버터(150c)와 각각 실질적으로 동일할 수 있다. 홀딩 및 스케일링부(240c)에 포함되는 증폭기(242c)와 아날로그 디지털 컨버터(250c)가 차동 방식이 아닌 싱글 엔디드 방식으로 구현되는 것을 제외하면, 도 10의 샘플링부(220b), 스위치 구조(230b), 홀딩 및 스케일링부(240c) 및 아날로그 디지털 컨버터(250c)는 도 9의 샘플링부(220b), 스위치 구조(230b), 홀딩 및 스케일링부(240b) 및 아날로그 디지털 컨버터(250a)와 각각 실질적으로 동일할 수 있다.
도 9 및 10의 실시예에서는 증폭기(242b, 242c)의 전단에 배치되는 복수의 홀딩 스위치들(SH0, SH1,..., SHM) 및 복수의 공통 모드 스위치들(SC0, SC1, ..., SCM)과 동일한 구조를 가지고 고전압용 소자들을 포함하여 구현되는 복수의 추가 홀딩 스위치들(ASH0, ASH1, ..., ASHM) 및 복수의 추가 공통 모드 스위치들(ASC0, ASC1, ..., ASCM)을 포함함으로써, 내부 신뢰성 문제를 해결할 수 있다.
한편, 도 8, 9 및 10의 실시예들에서 신호들 및 스위치들의 동작 타이밍은 도 3 및 4를 참조하여 상술한 것과 실질적으로 동일할 수 있다.
본 발명의 실시예들에 따른 고전압 센싱 회로(200)는, 피드백 커패시터(CF)를 이용하여 커패시터 개수의 증가 및 회로 면적의 증가 없이 복수의 채널들(CH)로부터 수신되는 고전압들을 효과적으로 센싱할 수 있고, 채널 간의 부정합을 최소화 하기 위해서 샘플링 커패시터(CS)의 부정합만 고려하면 되어 센싱 오차가 감소되고 센싱 정확도 및 성능이 향상될 수 있으며, 샘플링 구간 및 홀딩 구간의 2단계 동작만을 포함하여 센싱 동작을 수행하므로 센싱 속도가 향상될 수 있다. 또한, 저전압 회로인 홀딩 및 스케일링부(240)의 손상을 방지하기 위한 스위치 구조(230)를 추가적으로 포함함으로써, 고전압 센싱 회로의 신뢰성이 향상될 수 있다.
도 11은 본 발명의 실시예들에 따른 고전압 센싱 회로를 포함하는 디스플레이 장치를 나타내는 블록도이다.
도 11을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(1100) 및 디스플레이 패널(1100)을 구동하는 디스플레이 구동 집적 회로(display driver integrated circuit, DDI)를 포함한다. 상기 디스플레이 구동 집적 회로는 게이트 드라이버(1300), 데이터 드라이버(1400) 및 고전압 센싱 회로(1500)를 포함하며, 타이밍 컨트롤러(1200) 및 메모리(1600)를 더 포함할 수 있다.
디스플레이 패널(1100)은 영상 데이터(DIN)에 기초하여 구동(즉, 영상을 표시)하고, 복수의 픽셀들(PX), 복수의 게이트 라인들(GL1~GLn) 및 복수의 데이터 라인들(DL1~DLm)을 포함한다. 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장될 수 있고, 데이터 라인들(DL1~DLm)은 제1 방향(DR1)과 교차하는(예를 들어, 직교하는) 제2 방향(DR2)으로 연장될 수 있다. 복수의 픽셀들(PX) 각각은 게이트 라인들(GL1~GLn) 중 하나 및 데이터 라인들(DL1~DLm) 중 하나와 전기적으로 연결될 수 있다. 디스플레이 패널(1100)은 복수의 픽셀들(PX)이 배치되는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역으로 구분될 수 있다. 복수의 픽셀들(PX)은 매트릭스 형태로 배열되어 픽셀 어레이를 형성할 수 있다.
일 실시예에서, 디스플레이 패널(1100)은 LCD(liquid crystal display) 패널, LED(light emitting diode) 패널, OLED(organic LED) 패널, FED(field emission display) 패널 등과 같은 다양한 타입의 디스플레이 패널들 중 하나를 포함할 수 있다.
타이밍 컨트롤러(1200)는 디스플레이 장치(1000)의 전반적인 동작을 제어한다. 타이밍 컨트롤러(1200)는 외부의 장치(예를 들어, 호스트 또는 그래픽 처리 장치)로부터 데이터 신호(DAT) 및 시스템 제어 신호(SCON)를 수신한다. 데이터 신호(DAT)는 복수의 픽셀들(PX)에 대한 픽셀 데이터들을 포함할 수 있다. 시스템 제어 신호(SCON)는 마스터 클럭 신호, 데이터 인에이블 신호, 수직 동기 신호 및 수평 동기 신호 등을 포함할 수 있다.
타이밍 컨트롤러(1200)는 데이터 신호(DAT)에 기초하여 영상 데이터(DIN)를 발생한다. 타이밍 컨트롤러(1200)는 시스템 제어 신호(SCON)에 기초하여 게이트 드라이버(1300)를 제어하기 위한 게이트 제어 신호(GCON) 및 데이터 드라이버(1400)를 제어하기 위한 데이터 제어 신호(DCON)를 발생한다.
게이트 드라이버(1300)는 게이트 라인들(GL1~GLn)을 통해 디스플레이 패널(1100)과 연결되고, 게이트 제어 신호(GCON)를 기초로 디스플레이 패널(1100)의 게이트 라인들(GL1~GLn)을 선택적으로(예를 들어, 순차적으로) 활성화하여 상기 픽셀 어레이의 행을 선택한다. 데이터 드라이버(1400)는 데이터 제어 신호(DCON) 및 영상 데이터(DIN)에 기초하여 디스플레이 패널(1100)의 데이터 라인들(DL1~DLm)에 복수의 구동 전압들을 인가한다. 디스플레이 패널(1100)은 상기와 같은 게이트 드라이버(1300) 및 데이터 드라이버(1400)의 동작에 의하여 구동되며, 데이터 신호(DAT)에 상응하는 영상을 표시할 수 있다.
고전압 센싱 회로(1500)는 디스플레이 패널(1100)로부터 제공되는 복수의 입력 전압들(VIN)을 센싱하며, 센싱 결과를 나타내는 복수의 디지털 신호들(DS)을 출력한다. 고전압 센싱 회로(1500)는 아날로그 프론트 엔드(analog front-end, AFE)를 형성할 수 있으며, 도 1 내지 10을 참조하여 상술한 본 발명의 실시예들에 따른 고전압 센싱 회로일 수 있다. 구체적으로, 고전압 센싱 회로(1500)는 복수의 채널들(CH)에 의해 공유되는 피드백 커패시터(CF)를 포함하여 커패시터 개수의 증가 및 회로 면적의 증가 없이 복수의 채널들(CH)로부터 수신되는 고전압들을 효과적으로 센싱하고, 샘플링 구간 및 홀딩 구간의 2단계 동작만을 포함하여 센싱 동작을 수행하므로, 센싱 속도가 향상될 수 있다. 또한, 저전압 회로의 손상을 방지하기 위한 스위치 구조(230)를 추가적으로 포함함으로써, 회로의 신뢰성이 향상될 수 있다.
메모리(1600)는 복수의 디지털 신호들(DS)에 기초하여 상기 센싱 결과를 저장할 수 있다. 상기 센싱 결과는 데이터 드라이버(1400)에 제공되어 디스플레이 패널(1100)을 구동하는데 이용될 수 있다.
일 실시예에서, 메모리(1600)는 DRAM(dynamic random access memory), SRAM(static random access memory) 등과 같은 휘발성 메모리, 및 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 중 적어도 하나를 포함할 수 있다.
실시예에 따라서, 상기 디스플레이 구동 집적 회로에 포함되는 모든 구성요소들(즉, 타이밍 컨트롤러(1200), 게이트 드라이버(1300), 데이터 드라이버(1400), 고전압 센싱 회로(1500) 및 메모리(1600))은 하나의 칩으로 구현될 수도 있고, 타이밍 컨트롤러(1200)와 나머지 구성요소들(즉, 게이트 드라이버(1300), 데이터 드라이버(1400), 고전압 센싱 회로(1500) 및 메모리(1600))은 각각 분리된 칩으로 구현될 수도 있다.
도 12는 본 발명의 실시예들에 따른 디스플레이 장치에 포함되는 픽셀의 일 예를 나타내는 회로도이다.
도 12를 참조하면, 픽셀(PX1)은 게이트 라인(GL1) 및 데이터 라인(DL1)과 연결되며, 유기발광 다이오드(EL), 커패시터(CST) 및 복수의 트랜지스터들(T1, T2, T3)을 포함할 수 있다.
트랜지스터(T1)는 데이터 라인(DL1)을 통해 데이터 신호를 수신하여 트랜지스터(T2)에 전달할 수 있다. 트랜지스터(T2)는 트랜지스터(T1)를 통해 공급되는 상기 데이터 신호에 상응되는 구동 전류를 유기발광 다이오드(EL)에 공급할 수 있다. 커패시터(CST)는 전원 전압(ELVDD)이 인가되는 트랜지스터(T2)의 일단과 게이트 전극 사이에 연결되어, 트랜지스터(T2)가 한 프레임 동안 턴 온 상태를 유지하여 유기발광 다이오드(EL)가 한 프레임 동안 발광 상태를 유지하도록 할 수 있다. 유기발광 다이오드(EL)는 트랜지스터(T2)의 타단과 접지 전압(ELVSS) 사이에 연결될 수 있다.
유기발광 다이오드(EL)는 사용 시간이 경과함에 따라 열화되어 문턱전압이 변하게 된다. 이로 인하여 유기발광 다이오드(EL)에 동일한 구동 전류가 공급되더라도 밝기가 변하게 되어 화면 색상이 변할 수 있다. 따라서, 주기적으로 유기발광 다이오드(EL)의 문턱 전압을 센싱하여 그에 맞게 구동 전류를 공급해주는 시스템이 요구된다.
구체적으로, 디스플레이 장치(1000)가 파워 온 되어 디스플레이 패널(1100)에 영상이 표시되기 이전 또는 문턱 전압 센싱 모드에서, 제어 신호(CON1)가 공급되어 트랜지스터(T3)가 턴 온될 수 있다. 이 때, 데이터 라인(DL1)을 통해 유기발광 다이오드(EL)의 문턱 전압을 센싱할 수 있다.
일 실시예에서, 유기발광 다이오드(EL)의 문턱 전압을 센싱하는데 본 발명의 실시예들에 따른 고전압 센싱 회로(1500)가 이용될 수 있다. 다시 말하면, 디스플레이 패널(1100)로부터 고전압 센싱 회로(1500)에 제공되는 복수의 입력 전압들(VIN)은 유기발광 다이오드(EL)의 문턱 전압일 수 있다.
상술한 것처럼, 유기발광 다이오드(EL)의 문턱 전압을 센싱하여 상기 문턱 전압을 나타내는 문턱 값을 메모리(1600)에 저장한 이후에, 디스플레이 패널(1100)에 영상이 표시되는 영상 표시 모드에서, 데이터 신호가 유기발광 다이오드(EL)로 출력될 때 메모리(1600)에 기 저장된 문턱 값을 참조하여 원래의 문턱 전압에 비하여 변화된 만큼 보상하여 출력할 수 있으며, 따라서 유기발광 다이오드(EL)는 문턱 전압 변화와 관계없이 항상 일정한 밝기로 발광할 수 있다.
도 12를 참조하여 디스플레이 패널(1100)에 포함되는 픽셀(PX1)의 일 예를 도시하였으나, 본 발명은 이에 한정되지 않으며, 픽셀 구조는 실시예에 따라서 다양하게 변경될 수 있다.
또한, 도 11 및 12를 참조하여 디스플레이 패널(1100)이 유기발광 다이오드(EL)를 포함하는 OLED 패널인 경우 및 고전압 센싱 회로(1500)를 이용하여 유기발광 다이오드(EL)의 문턱 전압을 센싱하는 경우를 예시하였으나, 본 발명은 이에 한정되지 않을 수 있다. 예를 들어, 디스플레이 패널(1100)은 LCD 패널, OLED 패널, FED 패널 등과 같은 다양한 타입의 디스플레이 패널들 중 하나일 수 있고, 디스플레이 패널(1100)에서 사용되거나 디스플레이 패널(1100)을 구동하는데 이용되는 다양한 종류의 고전압들 중 적어도 하나를 센싱하는데 고전압 센싱 회로(1500)가 이용될 수 있다.
도 13은 본 발명의 실시예들에 따른 고전압 센싱 회로를 포함하는 디스플레이 장치를 나타내는 블록도이다. 이하 도 11과 중복되는 설명은 생략하도록 한다.
도 13을 참조하면, 디스플레이 장치(1000a)는 디스플레이 패널(1100) 및 디스플레이 구동 집적 회로(display driver integrated circuit, DDI)를 포함한다. 상기 디스플레이 구동 집적 회로는 게이트 드라이버(1300), 데이터 드라이버(1400a) 및 고전압 센싱 회로(HVSEN CKT)(1500a)를 포함하며, 타이밍 컨트롤러(1200) 및 메모리(1600)를 더 포함할 수 있다.
고전압 센싱 회로(1500a)가 데이터 드라이버(1400a) 내에 배치되는 것을 제외하면, 도 13의 디스플레이 장치(1000a)는 도 11의 디스플레이 장치(1000)와 실질적으로 동일할 수 있다.
도 12를 참조하여 상술한 것처럼, 데이터 라인(DL1)을 통해 유기발광 다이오드(EL)의 문턱 전압을 센싱하는 경우 또는 데이터 라인(DL1)을 통해 디스플레이 패널(1100)에서 사용되거나 디스플레이 패널(1100)을 구동하는데 이용되는 다양한 종류의 고전압들 중 적어도 하나를 센싱하는 경우에, 고전압 센싱 회로(1500a)는 데이터 드라이버(1400a) 내에 포함될 수 있다.
한편, 도시하지는 않았으나, 게이트 라인을 통해 디스플레이 패널(1100)에서 사용되거나 디스플레이 패널(1100)을 구동하는데 이용되는 다양한 종류의 고전압들 중 적어도 하나를 센싱하는 경우에, 고전압 센싱 회로(1500)는 게이트 구동 회로(1300) 내에 포함될 수도 있다.
도 14는 본 발명의 실시예들에 따른 고전압 센싱 회로를 포함하는 전자 시스템을 나타내는 블록도이다.
도 14를 참조하면, 전자 시스템(2000)은 프로세서(2100), 메모리 장치(2200), 디스플레이 장치(2300), 저장 장치(2400), 입출력 장치(2500) 및 전원 장치(2600)를 포함할 수 있다.
프로세서(2100)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 프로세서(2100)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 메모리 장치(2200), 디스플레이 장치(2300), 저장 장치(2400) 및 입출력 장치(2500)에 연결되어 통신을 수행할 수 있다.
메모리 장치(2200) 및 저장 장치(2400)는 전자 시스템(2000)의 동작에 필요한 데이터를 저장할 수 있다. 입출력 장치(2500)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(2600)는 전자 시스템(2000)의 동작에 필요한 동작 전압을 공급할 수 있다.
디스플레이 장치(2300)는 영상을 표시할 수 있으며, 도 11 내지 13을 참조하여 상술한 디스플레이 장치일 수 있다. 디스플레이 장치(2300)는 본 발명의 실시예들에 따른 고전압 센싱 회로(2310)를 포함함으로써, 구동 시에 사용되는 다양한 종류의 고전압들 중 적어도 하나를 효과적으로 센싱할 수 있으며, 신뢰성 특성 및 성능이 향상될 수 있다.
본 발명의 실시예들은 디스플레이 장치 및 시스템을 포함하는 임의의 전자 장치 및 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트 폰(smart phone), MP3 플레이어, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, IoE(Internet of Everything) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

  1. 디스플레이 구동 집적 회로에 포함되는 고전압 센싱 회로로서,
    복수의 입력 전압들을 수신하는 복수의 채널들;
    상기 복수의 채널들과 각각 연결되어 상기 복수의 입력 전압들을 동시에 샘플링(sampling)하는 복수의 샘플링 커패시터들;
    상기 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 상기 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생하는 증폭기;
    상기 증폭기의 입력단과 출력단 사이에 연결되고, 상기 복수의 채널들에 의해 공유되는 피드백 커패시터;
    상기 복수의 채널들과 상기 복수의 샘플링 커패시터들 사이에 배치되고, 제1 샘플링 신호에 응답하여 동작하는 복수의 샘플링 스위치들; 및
    상기 복수의 샘플링 커패시터들과 상기 증폭기 사이에 배치되고, 복수의 홀딩(holding) 신호들에 응답하여 동작하는 복수의 홀딩 스위치들을 포함하고,
    상기 증폭기 및 상기 피드백 커패시터에 의해 상기 샘플링된 복수의 입력 전압들이 상기 복수의 센싱 전압들로 순차적으로 스케일링되며,
    샘플링 구간에서 상기 제1 샘플링 신호를 활성화하여, 상기 복수의 입력 전압들을 동시에 샘플링하는 샘플링 동작이 수행되고,
    상기 샘플링 구간 이후의 홀딩 구간에서 상기 복수의 홀딩 신호들을 순차적으로 활성화하여, 상기 샘플링된 복수의 입력 전압들을 상기 복수의 센싱 전압들로 순차적으로 스케일링하는 스케일링 동작 및 상기 복수의 센싱 전압들을 순차적으로 제공하는 홀딩 동작이 동시에 수행되는 고전압 센싱 회로.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 복수의 샘플링 스위치들은 고전압용 스위칭 소자를 포함하고,
    상기 복수의 홀딩 스위치들은 저전압용 스위칭 소자를 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  5. 제 1 항에 있어서,
    상기 복수의 샘플링 커패시터들과 상기 복수의 홀딩 스위치들 사이에서, 제2 샘플링 신호에 응답하여 공통 모드 전압을 선택적으로 연결시키는 복수의 공통 모드 스위치들을 더 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  6. 제 5 항에 있어서,
    상기 제2 샘플링 신호는 상기 제1 샘플링 신호와 동시에 활성화되고 상기 제1 샘플링 신호보다 먼저 비활성화되는 것을 특징으로 하는 고전압 센싱 회로.
  7. 제 1 항에 있어서,
    상기 복수의 샘플링 커패시터들과 상기 복수의 홀딩 스위치들 사이에 배치되어, 상기 복수의 홀딩 스위치들, 상기 증폭기 및 상기 피드백 커패시터 중 적어도 하나의 손상을 방지하는 스위치 구조를 더 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  8. 제 7 항에 있어서, 상기 스위치 구조는,
    상기 복수의 샘플링 커패시터들과 상기 복수의 홀딩 스위치들 사이에 배치되고, 상기 복수의 홀딩 신호들에 응답하여 동작하는 복수의 추가 홀딩 스위치들; 및
    상기 복수의 샘플링 커패시터들과 상기 복수의 추가 홀딩 스위치들 사이에서, 제2 샘플링 신호에 응답하여 공통 모드 전압을 선택적으로 연결시키는 복수의 추가 공통 모드 스위치들을 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  9. 제 8 항에 있어서,
    상기 복수의 추가 홀딩 스위치들 및 상기 복수의 추가 공통 모드 스위치들은 고전압용 스위칭 소자를 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  10. 제 1 항에 있어서,
    상기 증폭기의 입력단과 출력단 사이에 상기 피드백 커패시터와 병렬 연결되고, 증폭 신호에 응답하여 동작하는 리셋 스위치를 더 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  11. 제 1 항에 있어서,
    상기 복수의 채널들과 상기 증폭기는 차동(differential) 방식으로 연결되는 것을 특징으로 하는 고전압 센싱 회로.
  12. 제 1 항에 있어서,
    상기 복수의 채널들과 상기 증폭기는 싱글 엔디드(single-ended) 방식으로 연결되는 것을 특징으로 하는 고전압 센싱 회로.
  13. 제 1 항에 있어서,
    상기 복수의 센싱 전압들을 복수의 디지털 신호들로 변환하는 아날로그 디지털 컨버터를 더 포함하는 것을 특징으로 하는 고전압 센싱 회로.
  14. 제 13 항에 있어서,
    상기 증폭기와 상기 아날로그 디지털 컨버터는 차동 방식으로 연결되는 것을 특징으로 하는 고전압 센싱 회로.
  15. 제 13 항에 있어서,
    상기 증폭기와 상기 아날로그 디지털 컨버터는 싱글 엔디드 방식으로 연결되는 것을 특징으로 하는 고전압 센싱 회로.
  16. 디스플레이 패널의 복수의 게이트 라인들을 선택적으로 활성화하는 게이트 드라이버;
    상기 디스플레이 패널의 복수의 데이터 라인들에 복수의 구동 전압들을 인가하는 데이터 드라이버; 및
    상기 디스플레이 패널로부터 제공되는 복수의 입력 전압들을 센싱하는 고전압 센싱 회로를 포함하고,
    상기 고전압 센싱 회로는,
    상기 복수의 입력 전압들을 수신하는 복수의 채널들;
    상기 복수의 채널들과 각각 연결되어 상기 복수의 입력 전압들을 동시에 샘플링(sampling)하는 복수의 샘플링 커패시터들;
    상기 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 상기 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생하는 증폭기;
    상기 증폭기의 입력단과 출력단 사이에 연결되고, 상기 복수의 채널들에 의해 공유되는 피드백 커패시터;
    상기 복수의 채널들과 상기 복수의 샘플링 커패시터들 사이에 배치되고, 제1 샘플링 신호에 응답하여 동작하는 복수의 샘플링 스위치들; 및
    상기 복수의 샘플링 커패시터들과 상기 증폭기 사이에 배치되고, 복수의 홀딩(holding) 신호들에 응답하여 동작하는 복수의 홀딩 스위치들을 포함하고,
    상기 증폭기 및 상기 피드백 커패시터에 의해 상기 샘플링된 복수의 입력 전압들이 상기 복수의 센싱 전압들로 순차적으로 스케일링되며,
    샘플링 구간에서 상기 제1 샘플링 신호를 활성화하여, 상기 복수의 입력 전압들을 동시에 샘플링하는 샘플링 동작이 수행되고,
    상기 샘플링 구간 이후의 홀딩 구간에서 상기 복수의 홀딩 신호들을 순차적으로 활성화하여, 상기 샘플링된 복수의 입력 전압들을 상기 복수의 센싱 전압들로 순차적으로 스케일링하는 스케일링 동작 및 상기 복수의 센싱 전압들을 순차적으로 제공하는 홀딩 동작이 동시에 수행되는 디스플레이 구동 집적 회로.
  17. 제 16 항에 있어서,
    상기 디스플레이 패널은 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들은 복수의 유기발광 다이오드들을 각각 포함하며,
    상기 복수의 입력 전압들은 상기 복수의 유기발광 다이오드들로부터 센싱되는 복수의 문턱 전압들인 것을 특징으로 하는 디스플레이 구동 집적 회로.
  18. 제 17 항에 있어서,
    상기 복수의 센싱 전압들에 기초하여 상기 복수의 문턱 전압들을 나타내는 복수의 문턱 값들을 저장하는 메모리를 더 포함하는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  19. 제 16 항에 있어서,
    상기 고전압 센싱 회로는 상기 데이터 드라이버 내에 배치되는 것을 특징으로 하는 디스플레이 구동 집적 회로.
  20. 복수의 게이트 라인들 및 복수의 데이터 라인들과 연결되는 복수의 픽셀들을 포함하는 디스플레이 패널; 및
    상기 복수의 게이트 라인들을 선택적으로 활성화하는 게이트 드라이버, 상기 복수의 데이터 라인들에 복수의 구동 전압들을 인가하는 데이터 드라이버, 및 상기 디스플레이 패널로부터 제공되는 복수의 입력 전압들을 센싱하는 고전압 센싱 회로를 포함하는 디스플레이 구동 집적 회로를 포함하고,
    상기 고전압 센싱 회로는,
    상기 복수의 입력 전압들을 수신하는 복수의 채널들;
    상기 복수의 채널들과 각각 연결되어 상기 복수의 입력 전압들을 동시에 샘플링(sampling)하는 복수의 샘플링 커패시터들;
    상기 샘플링된 복수의 입력 전압들을 순차적으로 수신하여 상기 복수의 입력 전압들보다 낮은 복수의 센싱 전압들을 순차적으로 발생하는 증폭기;
    상기 증폭기의 입력단과 출력단 사이에 연결되고, 상기 복수의 채널들에 의해 공유되는 피드백 커패시터;
    상기 복수의 채널들과 상기 복수의 샘플링 커패시터들 사이에 배치되고, 제1 샘플링 신호에 응답하여 동작하는 복수의 샘플링 스위치들; 및
    상기 복수의 샘플링 커패시터들과 상기 증폭기 사이에 배치되고, 복수의 홀딩(holding) 신호들에 응답하여 동작하는 복수의 홀딩 스위치들을 포함하고,
    상기 증폭기 및 상기 피드백 커패시터에 의해 상기 샘플링된 복수의 입력 전압들이 상기 복수의 센싱 전압들로 순차적으로 스케일링되며,
    샘플링 구간에서 상기 제1 샘플링 신호를 활성화하여, 상기 복수의 입력 전압들을 동시에 샘플링하는 샘플링 동작이 수행되고,
    상기 샘플링 구간 이후의 홀딩 구간에서 상기 복수의 홀딩 신호들을 순차적으로 활성화하여, 상기 샘플링된 복수의 입력 전압들을 상기 복수의 센싱 전압들로 순차적으로 스케일링하는 스케일링 동작 및 상기 복수의 센싱 전압들을 순차적으로 제공하는 홀딩 동작이 동시에 수행되는 디스플레이 장치.
KR1020180159800A 2018-12-12 2018-12-12 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치 KR102570760B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180159800A KR102570760B1 (ko) 2018-12-12 2018-12-12 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치
US16/420,688 US10916202B2 (en) 2018-12-12 2019-05-23 High voltage sensing circuit, display driver integrated circuit and display apparatus including the same
CN201911274585.5A CN111312124A (zh) 2018-12-12 2019-12-12 高压感测电路、包括其的显示驱动器集成电路和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180159800A KR102570760B1 (ko) 2018-12-12 2018-12-12 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200072062A KR20200072062A (ko) 2020-06-22
KR102570760B1 true KR102570760B1 (ko) 2023-08-25

Family

ID=71071717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180159800A KR102570760B1 (ko) 2018-12-12 2018-12-12 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US10916202B2 (ko)
KR (1) KR102570760B1 (ko)
CN (1) CN111312124A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837639A (zh) * 2019-11-22 2021-05-25 硅工厂股份有限公司 感测电路及包括该感测电路的源极驱动器
KR20220131576A (ko) 2021-03-22 2022-09-29 주식회사 엘엑스세미콘 멀티 채널 센싱 회로 및 그의 센싱 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085282A1 (en) * 2008-10-07 2010-04-08 Sangho Yu Organic light emitting diode display
US20140368415A1 (en) * 2011-12-30 2014-12-18 Silicon Works Co., Ltd. Threshold voltage sensing circuit of organic light-emitting diode display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163044A (ja) * 1998-11-30 2000-06-16 Sharp Corp 画像表示装置
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
KR100888031B1 (ko) * 2006-10-20 2009-03-09 삼성전자주식회사 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법
US8907703B1 (en) 2013-03-15 2014-12-09 Linear Technology Corporation Isolated high voltage sampling network
US9521342B2 (en) 2014-10-03 2016-12-13 Forza Silicon, Inc. Amplifier sharing technique for low power charge mode readout in CMOS image sensors
KR102277713B1 (ko) * 2014-12-26 2021-07-15 엘지디스플레이 주식회사 센싱회로 및 이를 포함하는 유기발광표시장치
KR102449681B1 (ko) 2015-11-30 2022-09-30 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동 방법
CN107644451B (zh) * 2016-07-20 2021-04-06 腾讯科技（深圳）有限公司 动画展示方法和装置
KR102627275B1 (ko) * 2016-10-25 2024-01-23 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102609508B1 (ko) * 2016-11-11 2023-12-04 엘지디스플레이 주식회사 외부 보상용 드라이버 집적회로와 그를 포함한 표시장치
CN106782320B (zh) 2016-12-29 2019-02-19 深圳市华星光电技术有限公司 Oled驱动薄膜晶体管的阈值电压侦测方法
KR102524626B1 (ko) * 2016-12-30 2023-04-21 주식회사 디비하이텍 문턱 전압 센싱 회로 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085282A1 (en) * 2008-10-07 2010-04-08 Sangho Yu Organic light emitting diode display
US20140368415A1 (en) * 2011-12-30 2014-12-18 Silicon Works Co., Ltd. Threshold voltage sensing circuit of organic light-emitting diode display device

Also Published As

Publication number Publication date
US10916202B2 (en) 2021-02-09
CN111312124A (zh) 2020-06-19
KR20200072062A (ko) 2020-06-22
US20200193913A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US20200043422A1 (en) Display device
US11694627B2 (en) Scan driver and display device
US11900870B2 (en) Display device configured to sequentially apply a sensing pulse and a scan pulse
CN104700783B (zh) 像素驱动电路的驱动方法
US10861397B2 (en) Organic light emitting diode display device supporting a partial driving mode
US10629128B2 (en) Display device using a simultaneous emission driving method and pixel included in the display device
CN108399892A (zh) 像素以及具有像素的显示设备
US20190347997A1 (en) Scan driver and display device including the same
CN109935184B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US20220148507A1 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11929035B2 (en) Display device including a data-scan integration chip
KR102570760B1 (ko) 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치
US11037508B1 (en) Pixel driving circuit, display panel and methods for driving the same
US11199573B2 (en) Display panel and display device
US11551604B2 (en) Scan driver and display device
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
US11626070B2 (en) Organic light emitting diode display device performing a sensing operation
US11915650B2 (en) Sensing circuit, display device and method of operating a sensing circuit
US20230177999A1 (en) Emission driver and display device
US11592859B2 (en) Gate clock generator and display device
US20220383821A1 (en) Scan driver and display device
JP2010048899A (ja) 表示パネルモジュール及び電子機器
KR20210062770A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant