KR102230486B1 - 구동 회로 기판 및 디스플레이 장치 - Google Patents

구동 회로 기판 및 디스플레이 장치 Download PDF

Info

Publication number
KR102230486B1
KR102230486B1 KR1020197024331A KR20197024331A KR102230486B1 KR 102230486 B1 KR102230486 B1 KR 102230486B1 KR 1020197024331 A KR1020197024331 A KR 1020197024331A KR 20197024331 A KR20197024331 A KR 20197024331A KR 102230486 B1 KR102230486 B1 KR 102230486B1
Authority
KR
South Korea
Prior art keywords
protective layer
test circuit
display area
substrate
driving circuit
Prior art date
Application number
KR1020197024331A
Other languages
English (en)
Other versions
KR20190104417A (ko
Inventor
진팡 장
루 장
젠젠 한
시밍 후
시앙치엔 왕
칭강 리우
후이 주
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20190104417A publication Critical patent/KR20190104417A/ko
Application granted granted Critical
Publication of KR102230486B1 publication Critical patent/KR102230486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Automation & Control Theory (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 구동 회로 기판 및 디스플레이 장치를 개시한다. 상기 구동 회로 기판은 기판, 상기 기판 상에 배치된 테스트 회로 및 2 개의 연결 유닛을 포함한다. 상기 2 개의 연결 유닛은 테스트 회로의 양측에 각각 배치된다. 상기 구동 회로 기판은 상기 테스트 회로의 상부 표면 상에 배치되고, 상기 테스트 회로를 커버하는 보호층을 더 포함한다. 보호층을 배치함으로써, 테스트 회로가 부식되거나 손상되는 것을 방지할 수 있다.

Description

구동 회로 기판 및 디스플레이 장치
본 발명은 디스플레이 분야에 관한 것으로서, 특히 구동 회로 기판 및 디스플레이 장치에 관한 것이다.
디스플레이의 스크린 바디의 기판에서, 비표시영역에 장착 회로가 설치된다. 장착 회로는 일반적으로 대향 배치된 입력 패드 및 출력 패드를 포함하고, 베어 테스트 회로는 입력 패드와 출력 패드 사이에 배치된다. 집적회로칩의 입력 핀 및 출력 핀은 각각 대응한 상기 입력 패드 및 상기 출력 패드에 연결되어, 상기 집적회로칩이 상기 기판에 전기적으로 연결되도록 한다.
종래 기술에서, 테스트 회로는 쉽게 손상되고, 특히 정전기에 의해 쉽게 파괴된다. 상기 테스트 회로가 손상되면, 스크린 바디의 양호여부에 대해 오판을 초래할 수 있다. 따라서, 이는 스크린 바디의 제조에 상당히 불리한다.
이를 감안하여, 회로 기판의 테스트 회로가 쉽게 손상되는 문제를 해결하기 위한 구동 회로 기판 및 디스플레이 장치를 제공할 필요가 있다.
본 발명의 일 측면에 따르면, 본 발명은,
기판;
상기 기판 상에 배치된 테스트 회로; 및
상기 테스트 회로의 상부 표면 상에 배치되고 상기 테스트 회로를 커버하는 보호층을 포함하는 것으로 특징으로 하는 구동 회로 기판을 제공한다.
본 발명의 상기 측면에 따른 구동 회로 기판에서, 테스트 회로는 보호층에 의해 커버된다. 이에 의해, 구동 회로 상에서 정전기 축적 현상이 발생하는 것을 피할 수 있고, 이로써 테스트 회로의 박막 트랜지스터가 고장나는 것을 방지한다. 따라서, 테스트 회로의 양호한 상태를 유지하여, 테스트 회로의 손상으로 인해 스크린 바디에 대한 테스트 결과에 악영향을 주는 것을 피하고, 이로써 스크린 바디의 생산에 유리하도록 한다.
일 실시예에서, 상기 보호층은 유기 재료로 형성된다.
유기 재료로 제조된 보호층 자체가 갖고 있는 접착 특성은 테스트 회로의 표면에 대한 커버력 및 고정력에 유리하다. 상기 유기 재료의 강도 특성은 상기 테스트 회로가 외부 응력에 의해 손상되는 것을 방지할 수 있다.
일 실시예에서, 상기 보호층의 상부 표면은 거친 영역을 포함한다.
상기 거친 영역은 집적회로칩과 상기 보호층의 접착 면적을 증가시키면서, 상기 집적회로칩과 상기 보호층 사이의 접착력을 향상시킬 수 있다.
일 실시예에서, 상기 거친 영역은 파문, 복수의 오목부, 복수의 돌출부, 서로 얽혀 있는 고랑모양 및 격자무늬로 이루어진 군에서 선택되는 하나 또는 그 이상의 조합으로 구성된다.
다양한 구조의 조합방식은 보호층의 접착면적을 자유롭게 증가시켜, 접착의 견고성을 향상시킨다. 상기 오목부, 상기 돌출부 또는 상기 파문은 상기 집적회로칩과 상기 보호층 사이의 접착력을 향상시킬 수 있다.
일 실시예에서, 상기 보호층의 상부 표면은 상기 상부 표면의 중심 영역에 위치된 평탄 영역을 포함하고, 상기 거친 영역은 상기 평탄 영역을 에워싼다.
상기 집적회로칩이 상기 보호층의 표면에 부착될 때, 상기 보호층의 주위에 보다 많은 도전성 접착제를 사용하고, 보호층의 중심 영역에 소량의 도전성 접착제를 사용하여, 집적회로칩을 잘 고정시킬 뿐만 아니라, 보호층에 대응하는 게이트의 중심 영역을 아래로 과도하게 누르는 것을 피할 수 있다.
일 실시예에서, 상기 구동 회로 기판은, 상기 기판 상에 배치되고 평탄화층을 갖는 표시영역 박막 트랜지스터 어레이를 더 포함하며, 상기 보호층과 상기 박막 트랜지스터 어레이의 평탄화층은 일체로 형성된다.
보호층은 상기 표시영역 박막 트랜지스터 어레이의 평탄화층과 일체로 형성되고, 이는 공정을 감소화시켜 작업 효율을 향상시킬 수 있다.
일 실시예에서, 상기 보호층은 무기 재료로 형성된다.
무기 재료는 일정한 강도, 일정한 내마모성 및 내압성을 갖고 있다.
일 실시예에서, 상기 기판 상에 적어도 하나의 연결 유닛을 추가로 설치하고, 상기 연결 유닛은 상기 테스트 회로에 인접된다. 상기 테스트 회로는 상기 연결 유닛을 통해 스크린 바디로 테스트 신호를 전송할 수 있다.
일 실시예에서, 상기 기판 상에 2 개의 연결 유닛이 설치되고, 상기 2 개의 연결 유닛은 상기 보호층의 양측에 위치된다. 바람직하게는, 상기 2 개의 연결 유닛은 상기 보호층의 양측에 대칭적으로 설치된다.
일 실시예에서, 상기 테스트 회로 및 상기 연결 유닛은 상기 기판의 비표시영역 내에 위치되며, 상기 테스트 회로의 임의의 일측에서, 상기 기판의 비표시영역 엣지으로부터 상기 연결 유닛 일측까지의 거리는, 상기 연결 유닛의 다른 일측으로부터 상기 보호층에서 상기 연결 유닛에 가까운 일측까지의 거리와 동일한다.
상기 연결 유닛 및 상기 보호층은 서로 동일한 거리로 배열됨으로써, 상기 기판이 받는 힘의 균일성을 유지하면서, 집적회로칩에 대한 크림핑 시 받는 힘이 불균일해지는 문제를 피할 수 있다.
본 발명의 다른 측면에 따르면, 구동 회로 기판을 포함하는 디스플레이 장치를 제공하며, 상기 구동 회로 기판은, 비표시영역 및 표시영역을 포함하는 기판; 상기 기판 상에 배치되고, 상기 비표시영역에 위치된 테스트 회로; 상기 테스트 회로의 상부 표면 상에 배치되고, 상기 테스트 회로를 커버하는 보호층; 상기 표시영역 내에 배치되고, 상기 테스트 회로에 전기적으로 연결된 표시영역 박막 트랜지스터 어레이를 포함한다.
상기 테스트 회로의 표면 상에 위치된 보호층으로 인해, 상기 테스트 회로는 보다 신뢰성 있는 작동 성능을 가지며, 디스플레이 장치는 정상적인 사용과정에서 테스트 회로의 손상으로 인해 디스플레이 장치의 사용에 영향을 주지 않으며, 상기 디스플레이 장치의 수명을 연장시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 구조를 제시하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 구동 회로 기판의 단면를 제시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른 구동 회로 기판에서 보호층과 연결 유닛의 위치 관계를 제시하는 도면이다.
도 4는 본 발명의 일 실시예에 따른 보호층 표면의 구조를 제시하는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 보호층의 표면 구조를 제시하는 도면이다.
도 6은 본 발명의 일 실시예에 따른 파문 형상의 보호층 표면의 구조를 제시하는 도면이다.
이하에서, 본 발명의 목적, 기술적인 방안 및 기술적인 효과를 이해하기 더 명확하게 되기 위해, 첨부된 도면을 참조하여 본 발명의 실시예를 더 상세하게 설명하고자 한다. 본 명세서에 기술된 구체적인 실시예는 단지 본 발명의 예시이며, 본 발명을 제한하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(30)를 도시한다. 도 1에 제시된 바와 같이, 디스플레이 장치(30)는 구동 회로 기판(10), 및 구동 회로 기판(10) 상에 배치된 데이터 구동회로(20), 스캔 구동회로(40) 및 표시영역 박막 트랜지스터 어레이(410)를 포함한다. 상기 표시영역 박막 트랜지스터 어레이(410)는 상기 데이터 구동회로(20) 및 상기 스갠 구동회로(40)와 전기적으로 연결된다. 상기 데이터 구동회로(20) 및 상기 스캔 구동회로(40)는 상기 표시영역 박막 트랜지스터 어레이(410)의 작동을 제어할 수 있다. 상기 구동 회로 기판(10)은 표시영역(500) 및 비표시영역(600)을 포함한다. 상기 표시영역 박막 트랜지스터 어레이(410)는 표시영역(500) 내에 위치한다. 상기 비표시영역(600)은 테스트 회로(미도시)를 커버하는 보호층(300), 및 보호층의 양측에 위치한 연결 유닛(210)을 포함한다.
도 2는 본 발명의 일 실시예에 따른 구동 회로 기판(10)을 도시한다. 상기 구동 회로 기판(10)은 기판(100), 상기 기판(100) 상에 배치된 테스트 회로(200), 및 상기 테스트 회로(200)의 상부 표면 상에 설치되고 상기 테스트 회로(200)를 커버하는 보호층(300)을 포함한다. 도 1과 함께 참조하면, 상기 테스트 회로(200)는 상기 비표시영역(600)에 설치된다.
상기 기판(100)은 유리 기판, 플렉서블 플라스틱 기판, 또는 일정한 강도를 갖는 기타 유기 재료로 이루어진 기판일 수 있다.
일 실시예에서, 상기 구동 회로 기판(10)은 상기 기판(100)의 표면 상에서 비표시영역(600) 내에 설치된 2 개의 연결 유닛(210)을 더 포함한다. 상기 2 개의 연결 유닛(210)은 테스트 회로(200)의 양측에 각각 배치되고, 상기 테스트 회로(200)에 인접된다. 사용과정에서, 2 개의 연결 유닛(210)은 각각 집적회로칩의 입력 패드 및 출력 패드로 사용된다.
일 실시예에서, 집적회로칩(미도시)은 입력 핀 및 출력 핀을 통해 입력 패드 및 출력 패드에 전기적으로 결합되면서, 상기 집적회로칩은 테스트 회로(200) 상부에 위치될 수 있다. 따라서, 상기 집적회로칩은 입력 패드, 출력 패드, 입력 핀 및 출력 핀을 통해 구동 회로 기판(10)과 통신하고 디스플레이 장치(30)를 제어한다. 일 실시예에서, 해당하는 입력 패드, 출력 패드, 입력 핀와 출력 핀 사이에 도전성 접착제를 코팅함으로써, 서로의 전기적 연결을 향상시키고 테스트 회로(200) 상부에 집적회로칩이 쉽게 고정되도록 한다. 상기 집적회로칩의 구체적인 작업 프로세스는 본 기술분야의 당업자에게 잘 알려져 있으므로, 여기서 생략하고자 한다.
일 실시예에서, 상기 2 개의 연결 유닛(210)은 상기 테스트 회로(200)의 양측에 대칭적으로 설치된다. 상기 연결 유닛(210)은 상기 테스트 회로(200)의 양측에 대칭적으로 배치됨으로써, 상기 집적회로칩이 크림핑될 때, 힘을 균일하게 받게 되며 칩에 대한 크림핑 효과를 보장하여, 상기 기판(100)의 사용 수명을 연장시킨다. 바람직한 일 실시예에서, 도 3에 도시된 바와 같이, 상기 비표시영역(600)의 엣지(601, 602)로부터 상기 연결 유닛(210)에 대응하는 일측까지의 거리(a, d) 및 상기 2 개의 연결 유닛(210)으로부터 상기 보호층(300)에 대응하는 엣지까지의 거리(b, c)는 모두 동일하고, 즉, a = b = c = d이다. 상기 비표시영역(600)의 엣지(601, 602)는 유기 접착층의 엣지일 수 있고, 바람직하게는, 상기 보호층(300)과 일체로 형성된다. 상기 연결 유닛(210), 상기 테스트 회로(200)을 동일한 거리로 배열함으로써, 상기 기판(100)이 받는 힘의 균일성을 유지하면서, 받는 힘이 불균일한 이유로 상기 기판(100)이 파손되는 것을 효과적으로 방지할 수 있다.
상기 테스트 회로(200)은 스크린 바디가 양호하게 표시되는지 여부를 테스트하기 위해 사용된다. 상기 테스트 회로(200)은 테스트용 스크린 바디의 통신 회선 및/또는 스크린 바디의 픽셀이 손상되는지를 테스트 가능하다. 도 2를 다시 참조하면, 상기 테스트 회로 (200)은 박막 트랜지스터(230) 및 관련된 회로를 포함할 수 있으며, 상기 박막 트랜지스터(230)은 소스 (231), 드레인(232) 및 게이트(233)를 포함한다. 상기 테스트 회로(200)는 스크린 바디를 향해 테스트 신호를 입력시킬 수 있다. 상기 테스트 회로(200)는 테스트 유닛을 포함할 수 있다. 상기 테스트 유닛은 복수의 신호 채널을 통해 상기 박막 트랜지스터(230)에 연결될 수 있다. 상기 테스트 회로(200)의 사용 방법은, 상기 테스트 유닛은 상기 게이트(233)로 게이트-온 전압을 공급하여 상기 소스(231)와 상기 드레인(232)이 턴-온 되도록 하며, 이로써 상기 박막 트랜지스터(230)가 턴-온 되는 것이다. 다음으로, 상기 테스트 유닛은 상기 박막 트랜지스터(230)를 통해 스크린 바디를 향해 테스트 신호를 입력시킴으로써, 스크린 바디의 통신 회선과 스크린 바디의 디스플레이 픽셀이 손상되는지 여부를 테스트 한다.
테스트 회로(200)에서 박막 트랜지스터(230) 및 도전회로의 안전성을 보장하기 위해, 테스트 회로(200)가 제조된 후 테스트 회로(200)의 상부에 상기 테스트 회로(200)를 커버하는 보호층(300)을 형성한다. 상기 보호층(300)은 테스트 회로(200)를 보호하기 위한 것이다. 예를 들어, 상기 보호층(200)은 테스트 회로(200)을 외부 환경으로부터 격리시켜 절연되도록 함으로써, 상기 테스트 회로(200)의 박막 트랜지스터(230)에서 정전기 축적의 발생을 방지하여, 상기 박막 트랜지스터(230)가 정전기에 의해 파괴되는 것을 피할 수 있다. 정전파괴는 상기 테스트 회로(200)를 고장나게 하며, 손상시킬 수 있어, 후속 작업에 영향을 줄 수 있다. 예를 들어, 상기 박막 트랜지스터(230)가 파괴(breakdown)될 경우, 스크린 바디의 테스트 결과에 악영향을 주게 되어, 스크린 바디의 상태를 오판할 수 있다. 따라서, 후속 단계에서 더 복잡한 재검토단계가 필요하며, 불량품으로 오판된 스크린 중에서 양호한 상태의 스크린을 다시 골라내야 한다. 또한, 상기 보호층(300)은 테스트 회로(200)를 우발적인 부식으로부터 보호하여, 테스트 과정에서 테스트 회로(200)가 정상적으로 작업할 수 있도록 보장한다.
일 실시예에서, 상기 보호층(300)은 유기 재료 또는 무기 재료로 제조될 수 있다. 일 바람직한 실시예에서, 상기 보호층(300)은 상기 표시영역(500)의 평탄화층과 동일한 재료로 제조될 수 있다. 다른 실시예에서, 상기 보호층(300)은 SiOX 필름 또는 SiNX 필름일 수 있다. 상기 보호층(300)이 유기 재료로 제조될 경우, 상기 보호층(300)은 일정한 완충성능을 더 갖게 됨으로써, 상기 테스트 회로(200)의 표면 또는 상기 보호층 (300) 상의 상기 집적회로칩이 과도한 압력으로 인해 상기 테스트 회로(200)에 대해 손상을 주는 것을 방지할 수 있다. 일 실시예에서, 상기 보호층(300)의 두께는 1.5 mm 내지 2 mm이다. 두께가 1.5mm 내지 2mm인 보호층(300)은 테스트 회로(200)의 정전기 문제를 해결할 수 있을 뿐만 아니라, 충분한 완충성능도 갖는다.
바람직하게는, 보호층(300)과 집적회로칩 사이에 도전성 접착제를 배치하여, 상기 집적회로칩을 더욱 고정되도록 한다. 도 4에 도시된 바람직한 실시예에서, 상기 기판에서 멀리 떨어진 보호층(300)의 표면은 거친 영역을 갖는다. 예를 들어, 상기 보호층(300)은 유기 물질로 형성될 경우, 포토에칭에 의해 거친 영역이나 격자무늬를 형성할 수 있으며; 상기 보호층(300)은 무기 물질로 형성될 경우, 상기 보호층(300)을 에칭에 의해 거친 영역을 형성할 수 있다. 다른 실시예에서, 상기 거친 영역은 조밀하게 배치된 오목부, 돌출부, 서로 얽혀 있는 고랑모양, 파문 및 이들의 다양한 조합으로 이루어진 군에서 선택된 임의의 하나로 구성될 수 있다. 실제로, 거친 영역은 임의의 다른 적절한 형태로 구성될 수 있다. 본 발명자는, 상기 집적회로칩의 조립 공정 중에 상기 구조를 통해 상기 집적회로칩의 하부 표면과 상기 보호층(300)의 거친 영역을 부착 또는 접착시킬 수 있다는 것을, 발견하였다. 따라서, 상기 거친 영역은 상기 집적회로칩과 상기 보호층(300) 사이의 결합력을 증가시켜 집적회로칩과 보호층(300)이 서로 견고하게 결합되도록 한다.
상기 거친 영역의 위치는 상기 테스트 회로(200) 상에서 위치에 따라 감당할 수 있는 힘의 크기에 의해 조정될 수 있다. 예를 들어, 상기 거친 영역은 보호층(300)의 전체 외부 표면일 수 있고, 보호층(300)의 외부 표면의 일부 영역일 수도 있다. 바람직하게는, 상기 거친 영역은 상기 보호층(300) 주위에 배치될 수 있다. 도 5를 참조하면, 일 실시예에서, 상기 보호층(300)의 중심 영역은 평탄 영역(301)이고, 주변 영역은 거친 영역이다. 본 발명자는, 상기 집적회로칩이 상기 보호층(300)의 표면에 접착될 때, 상기 보호층(300)의 주위에는 보다 많은 도전성 접착제가 사용되지만, 보호층(300)의 상기 평탄 영역(301)에는 소량의 도전성 접착제가 사용되며, 이때 상기 집적회로칩이 보다 잘 고정되면서, 보호층(300)에 대응하는 게이트(233)의 중심 영역이 아래로 과도하게 내리눌리는 현상을 방지할 수 있다는 것을 발견하였다. 따라서, 도전성 접착제의 사용량은 감소되고, 박막 트랜지스터(230)를 보호할 수 있다.
도 6에 도시된 실시예에서, 상기 보호층(300)의 외부 표면의 상기 거친 표면은 파문형상을 갖는다. 상기 보호층(300)은 유기 재료로 형성될 경우, 상기 거친 영역은 파문 형상인 것이 비람직하며, 이는 상기 파문형상의 구조는 보다 완만하게 형성되어 도전성 접착제의 사용량을 감소시키면서, 상기 집적회로칩과 보호층(300)을 견고하게 접착되도록 하는 목적을 구현할 수 있다.
일 실시예에서, 상기 테스트 회로(200)는 상기 표시영역(500)의 회로에 전기적으로 연결된다. 상기 테스트 회로(200)의 표면을 커버하는 상기 보호층(300)은 상기 테스트 회로(200)가 부식되거나 손상되는 것을 방지할 수 있다. 상기 구동 회로 기판(10)의 제조 과정에서, 상기 테스트 회로(200)가 제조된 후에 기타 제조 공정이 필요한다. 상기 보호층(300)은 후속의 제조 공정에서 테스트 회로(200)가 긁히거나 다른 화학 시약에 의해 부식되는 것을 방지 할 수 있다. 따라서, 상기 테스트 회로(200)에서 단로현상이 발행하지 않으며, 스크린 바디에 대한 테스트 과정에서 테스트 회로의 파손으로 인한 오판을 하지 않는다.
상기 보호층(300)은 하기 방법으로 형성될 수 있다.
상기 보호층(300)은 상기 표시영역(500)의 평탄화층과 동일한 재료로 제조될 경우, 상기 보호층(300)의 형성 과정은, 상기 표시영역(500) 및 상기 비표시영역(600) 상에 평탄화층을 배치하며; 상기 평탄화층에 대응하는 2 개의 연결 유닛(210)의 일부를 에칭 방식으로 제거한다. 이로써, 상기 테스트 회로(200) 상에 위치한 평탄화층은 보호층(300)을 형성한다. 상기 보호층(300) 상의 상기 거친 영역도 에칭방식에 의해 형성될 수 있음을 이해해야 된다.
상기 보호층(300)은 무기 재료로 형성될 경우, 상기 테스트 회로(200) 상에 무기 재료 막층을 증착시킴으로써 상기 보호층(300)을 형성할 수 있다.
전술한 실시예는 본 발명의 몇몇 실시예를 설명하기 위한 것일 뿐이며, 그 설명은 보다 구체적이고 상세하지만, 본 발명의 범위를 제한하는 것으로 해석되지 아니한다. 당업자는 본 발명의 개념을 전제로 다양한 변형 및 수정을 이루어질 수 있다는 것을 이해해야 하며, 이는 모두 본 발명의 범주내에 속한다. 따라서, 본 발명의 범위는 첨부된 청구범위에 의해 결정된다.

Claims (12)

  1. 구동 회로 기판으로서,
    기판;
    상기 기판 상에 배치되고, 상기 기판의 비표시영역 내에 위치하는 테스트 회로; 및
    상기 테스트 회로의 상부 표면 상에 배치되고, 상기 테스트 회로를 커버하는 보호층을 포함하고,
    상기 보호층의 상부 표면은 거친 영역 및 상기 상부 표면의 중심 영역에 위치하는 평탄 영역을 포함하고, 상기 거친 영역은 상기 평탄 영역을 에워싸는 구동 회로 기판.
  2. 제 1 항에 있어서,
    상기 보호층은 유기 재료로 제조되는 구동 회로 기판.
  3. 제 2 항에 있어서,
    상기 거친 영역은 파문, 복수의 돌출부, 서로 얽혀 있는 복수의 고랑모양 및 격자무늬로 이루어진 군에서 선택된 하나 또는 그 이상의 조합으로 구성된 구동 회로 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 상에 배치되고 평탄화층을 갖는 표시영역 박막 트랜지스터 어레이를 더 포함하고, 상기 보호층은 상기 표시영역 박막 트랜지스터 어레이의 평탄화층과 일체로 형성되는 구동 회로 기판.
  5. 제 1 항 내지 제 3 항 중 어느 하나 항에 있어서,
    상기 보호층은 무기 재료로 제조되고, 및/또는 상기 기판 상에 적어도 하나의 연결 유닛이 더 설치되고, 상기 연결 유닛은 상기 테스트 회로에 인접되는 구동 회로 기판.
  6. 제 5 항에 있어서,
    상기 기판 상에 2 개의 연결 유닛이 추가로 설치되고, 상기 2 개의 연결 유닛은 상기 보호층의 양측에 위치되는 구동 회로 기판.
  7. 제 6 항에 있어서,
    상기 2 개의 연결 유닛은 상기 보호층의 양측에 대칭적으로 배치되는 구동 회로 기판.
  8. 제 5 항에 있어서,
    상기 연결 유닛은 기판의 비표시영역 내에 위치하며,
    상기 테스트 회로의 일측에서, 상기 기판의 비표시영역 엣지로부터 상기 연결 유닛 일측까지의 거리는, 상기 연결 유닛의 다른 일측으로부터 상기 연결 유닛에 가까운 상기 보호층의 일측까지의 거리와 동일한 구동 회로 기판.
  9. 디스플레이 장치로서,
    구동 회로 기판을 포함하며,
    상기 구동 회로 기판은,
    비표시영역 및 표시영역을 포함하는 기판;
    상기 기판 상에 배치되고, 상기 비표시영역에 위치된 테스트 회로;
    상기 테스트 회로의 상부 표면 상에 배치되고, 상기 테스트 회로를 커버하는 보호층;
    상기 표시영역 내에 배치된 표시영역 박막 트랜지스터 어레이를 포함하되,
    상기 테스트 회로는 상기 표시영역 박막 트랜지스터 어레이에 전기적으로 연결되고,
    상기 보호층의 상부 표면은 거친 영역 및 상기 상부 표면의 중심 영역에 위치하는 평탄 영역을 포함하고, 상기 거친 영역은 상기 평탄 영역을 에워싸는 디스플레이 장치.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020197024331A 2017-06-20 2018-04-25 구동 회로 기판 및 디스플레이 장치 KR102230486B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710471810.9 2017-06-20
CN201710471810.9A CN109102772B (zh) 2017-06-20 2017-06-20 驱动电路板和显示装置
PCT/CN2018/084519 WO2018233374A1 (zh) 2017-06-20 2018-04-25 驱动电路板和显示装置

Publications (2)

Publication Number Publication Date
KR20190104417A KR20190104417A (ko) 2019-09-09
KR102230486B1 true KR102230486B1 (ko) 2021-03-22

Family

ID=63960403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024331A KR102230486B1 (ko) 2017-06-20 2018-04-25 구동 회로 기판 및 디스플레이 장치

Country Status (7)

Country Link
US (1) US20200105800A1 (ko)
EP (1) EP3573046B1 (ko)
JP (1) JP7038131B2 (ko)
KR (1) KR102230486B1 (ko)
CN (1) CN109102772B (ko)
TW (1) TWI652829B (ko)
WO (1) WO2018233374A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888395B1 (ko) 2007-10-01 2009-03-13 한국전자통신연구원 태양 전지 패널의 표면 청소용 시스템
CN111180464B (zh) * 2020-01-03 2021-12-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111508399A (zh) * 2020-05-28 2020-08-07 霸州市云谷电子科技有限公司 一种显示面板及显示装置
CN112562512A (zh) * 2020-12-14 2021-03-26 信利（惠州）智能显示有限公司 显示模组和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101697503B1 (ko) * 2010-07-13 2017-01-18 엘지디스플레이 주식회사 디스플레이 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613098B2 (ja) * 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
JP4632522B2 (ja) * 2000-11-30 2011-02-16 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置の製造方法
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR100816336B1 (ko) * 2001-10-11 2008-03-24 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP3901127B2 (ja) * 2002-06-07 2007-04-04 セイコーエプソン株式会社 電気光学装置及び電子機器
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
CN100397154C (zh) * 2004-01-05 2008-06-25 鸿富锦精密工业（深圳）有限公司 平面电场型液晶显示装置
JP2006053338A (ja) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd 液晶表示装置
JP5017851B2 (ja) * 2005-12-05 2012-09-05 セイコーエプソン株式会社 発光装置および電子機器
US8438729B2 (en) * 2006-03-09 2013-05-14 Canon Kabushiki Kaisha Method of producing liquid discharge head
CN101308267B (zh) * 2007-05-14 2013-09-18 群创光电股份有限公司 短路率低的基板布局及其显示装置
KR20090017206A (ko) * 2007-08-14 2009-02-18 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
JP2010102237A (ja) * 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置
KR101262984B1 (ko) * 2012-03-05 2013-05-09 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN202693965U (zh) * 2012-07-25 2013-01-23 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN102944959B (zh) * 2012-11-20 2014-12-24 京东方科技集团股份有限公司 阵列基板、其制作方法、其测试方法及显示装置
KR102013319B1 (ko) * 2013-05-30 2019-11-05 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102120817B1 (ko) * 2013-10-28 2020-06-10 삼성디스플레이 주식회사 구동 집적회로 패드부 및 이를 포함하는 평판 표시 패널
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
CN105845064B (zh) * 2015-01-14 2019-02-15 南京瀚宇彩欣科技有限责任公司 电路堆叠结构
KR102316101B1 (ko) * 2015-06-24 2021-10-26 엘지디스플레이 주식회사 표시장치와 그 검사 방법
KR102477983B1 (ko) * 2015-06-25 2022-12-15 삼성디스플레이 주식회사 표시 장치
CN205656393U (zh) * 2016-03-31 2016-10-19 上海中航光电子有限公司 一种阵列基板及显示面板
CN108573997B (zh) * 2017-03-14 2023-12-01 三星显示有限公司 显示装置
CN207165216U (zh) * 2017-06-20 2018-03-30 昆山国显光电有限公司 驱动电路板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101697503B1 (ko) * 2010-07-13 2017-01-18 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
CN109102772A (zh) 2018-12-28
JP2020509406A (ja) 2020-03-26
TW201830710A (zh) 2018-08-16
JP7038131B2 (ja) 2022-03-17
EP3573046A1 (en) 2019-11-27
WO2018233374A1 (zh) 2018-12-27
CN109102772B (zh) 2023-11-21
KR20190104417A (ko) 2019-09-09
TWI652829B (zh) 2019-03-01
EP3573046B1 (en) 2022-09-07
EP3573046A4 (en) 2020-04-15
US20200105800A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
KR102230486B1 (ko) 구동 회로 기판 및 디스플레이 장치
CN107978625B (zh) 柔性显示装置
CN106796947B (zh) 具有微盖层的显示装置及其制造方法
CN107004694B (zh) 柔性显示装置
CN107799550B (zh) 柔性显示器
KR102659739B1 (ko) 플렉서블 oled 디스플레이 디바이스
CN107968112B (zh) 具有多种微涂层的柔性显示装置
CN107004698B (zh) 具有包括圆化边缘的支承层的柔性显示装置
CN107004697B (zh) 具有板内栅极驱动电路的柔性显示装置
EP3201902B1 (en) Display device having divided wiring pattern
CN110782784A (zh) 可拉伸显示面板及包括其的可拉伸显示装置
KR20180061856A (ko) 플렉서블 표시장치
CN109358772B (zh) 触摸屏及显示装置
CN112284581B (zh) 一种传感器、显示面板及电子设备
CN207165216U (zh) 驱动电路板和显示装置
US9041201B2 (en) Integrated circuit device
KR20180036283A (ko) 플렉서블 표시장치 및 그 제조 방법
KR102082133B1 (ko) 연성 인쇄회로기판 및 표시소자
US9123679B2 (en) Active matrix substrate
KR102609540B1 (ko) 플렉서블 표시장치
KR20050117982A (ko) 컨넥터 및 그것을 소자와 회로의 연결수단으로서 가지는이동 통신 단말기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant