JP7038131B2 - 駆動回路基板、及びそれを備える表示装置 - Google Patents

駆動回路基板、及びそれを備える表示装置 Download PDF

Info

Publication number
JP7038131B2
JP7038131B2 JP2019544611A JP2019544611A JP7038131B2 JP 7038131 B2 JP7038131 B2 JP 7038131B2 JP 2019544611 A JP2019544611 A JP 2019544611A JP 2019544611 A JP2019544611 A JP 2019544611A JP 7038131 B2 JP7038131 B2 JP 7038131B2
Authority
JP
Japan
Prior art keywords
protective layer
drive circuit
inspection
circuit board
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019544611A
Other languages
English (en)
Other versions
JP2020509406A (ja
Inventor
ジンファン チャン
ルー チャン
チェンチェン ハン
シミン フー
キアンキアン ワン
クインガン リウ
フイ チュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Publication of JP2020509406A publication Critical patent/JP2020509406A/ja
Application granted granted Critical
Publication of JP7038131B2 publication Critical patent/JP7038131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Description

本発明は表示分野に関し、特に駆動回路基板、及び当該駆動回路基板を備える表示装置に関する。
表示装置のスクリーン本体において基板の非表示領域に、取付用回路が設置される。取付用回路には、一般的に装置に対する入力パッドと出力パッドを設置され、入力パッドと出力パッドとの間に、外に露出された検測回路が設置される。集積回路チップの入力ピンと出力ピンがそれぞれに前記入力パッドと前記出力パッドに接続されることにより、当該集積回路チップが基板に電気的に接続されるようにする。
しかしながら、従来技術における検測回路は簡単に損傷されることがよくあり、特に静電破壊されやすい。上記検測回路が損傷されると、スクリーン本体についての判断が間違える可能性がある。これは、スクリーン本体の製造に不利な影響をかかる。
これに鑑みて、回路基板に設置された検測回路が簡単に損傷されることを控えるために、駆動回路基板及び表示装置を提供する必要がある。
本発明の第一の態様に係る駆動回路基板は、基板と、前記基板に設置される検測回路と、前記検測回路を覆うように前記検測回路の上面に設置される保護層とを含む。
本発明の前記態様に係る駆動回路基板によれば、検測回路は保護層で覆われているため、駆動回路の静電気蓄積を回避することができ、検測回路における薄膜トランジスタが損傷されることを回避できる。これで、検測回路が正常状態になることを確保でき、検測回路の損傷によるディスプレー本体の検測結果への影響を回避できるため、ディスプレー本体の製造に寄与する。
一実施例において、前記保護層は有機材料により形成される。
有機材料により形成された保護層が備えられた粘着性は、保護層が前記検測回路を覆って検測回路の表面に固定することに寄与する。また、当該有機材料の強度特性も検測回路の外部応力による損傷を回避することに寄与する。
一実施例において、前記保護層の上面は粗い表面領域を含む。
前記粗い表面領域によれば、集積回路チップと前記保護層との間の接着面積を増大できるとともに、前記集積回路チップと前記保護層の間の接着性も向上させることができる。
一実施例において、前記粗い表面領域の形状は、波紋、複数の窪み、複数の突起、溝或はグリッドのいずれか一種または複種の組み合わせである。
複種構造の配合によれば、保護層の接着面積を適応に増加され接着の安定性が向上できる。前記窪みと、前記突起と、前記波紋は、いずれも前記集積回路チップと前記保護層の間の貼付性を向上できる。
一実施例において、前記保護層の上面は、さらに前記粗い表面領域に囲まれ前記上面の中央領域に位置する平坦領域を備える。
前記集積回路チップを前記保護層の表面に接着する際に、保護層の周縁に多めに導電性接着剤を塗布し、保護層の中央領域に少なめに導電性接着剤を塗布すると、集積回路チップが適当に固定されるとともに、保護層のゲート極と対向する中央領域が必要以上に押下されることを回避することができる。
一実施例において、前記駆動回路基板は、前記基板に設置され平坦層を有する表示領域薄膜トランジスタアレイをさらに含み、前記保護層が当該表示領域薄膜トランジスタアレイと、を一体的に形成される。
保護層と前記表示領域薄膜トランジスタアレイの平坦層とを一体的に形成されることにより、工程が減らせることができ、効率も向上させる。
一実施例において、前記保護層は無機材料で形成される。
無機材料は、一定の強度と、一定の耐摩耗性及び耐圧性を有する。
一実施例において、前記基板には、少なくとも一つの前記検測回路に隣接する接続ユニットが設置される。前記検測回路は、前記接続ユニットを介してディスプレー本体に検測信号を送信することができる。
一実施例において、前記基板には、前記保護層の両側に二つの接続ユニットが設置される。好ましくは、前記二つの接続ユニットは、前記保護層の両側に対称的に設置される。
一実施例において、前記接続ユニット（２１０）は、前記保護層（３００）を挟んで両側に配置されており、前記二つの接続ユニット（２１０）から前記保護層（３００）の相応する縁までの距離が相等する。
前記接続ユニット、及び前記保護層が等間隔に配置されることによれば、前記基板に受けられた力の均一性を保持することができ、集積回路チップが圧着される際に受けられた力のばらつきという問題を解決する。
本発明のもう一つの態様に係る表示装置は、非表示領域及び表示領域を含む基板と、前記基板の非表示領域に設置される検測回路と、前記検測回路を覆うように前記検測回路の上面に設置される保護層と、前記基板の表示領域に設置される表示領域薄膜トランジスタアレイとを含む、駆動回路基板を備え、前記検測回路が前記表示領域薄膜トランジスタアレイに電気的に接続される。
前記検測回路の上面にある保護層によれば、前記検測回路は安定された作動性能を有し、表示装置が正常作動の際に検測回路の損傷によって表示装置の使用への影響を回避でき、表示装置の使用期限を延ばせることができる。
本発明の一実施例に係る表示装置の構造概略図である。 本発明の一実施例に係る駆動回路基板の断面概略図である。 本発明の一実施例に係る駆動回路基板において保護層と接続ユニットとの位置関係の概略図である。 本発明の一実施例に係る保護層の表面構造の概略図である。 本発明のその他の実施例に係る保護層の表面構造の概略図である。 本発明の一実施例に係る保護層の波紋状表面構造の概略図である。
本発明の目的、技術案、及び技術的効果をより明白になるために、以下は図面を参照して本発明の具体的な実施例を記述する。以下に記載された本発明の具体的な実施例は、本発明について説明のために示されているのであって、本発明をそれらに限定するものではないことが、当業者にとって明らかである。
図１において、本発明の一実施例においての表示装置３０が示されている。図１に示すように、表示装置３０は、駆動回路基板１０と、駆動回路基板１０に設置されるデータ駆動回路２０、走査駆動回路４０及び表示領域薄膜トランジスタアレイ４１０を含む。表示領域薄膜トランジスタアレイ４１０は、データ駆動回路２０及び走査駆動回路４０にそれぞれで電気的に接続される。データ駆動回路２０と走査駆動回路４０は、表示領域薄膜トランジスタアレイ４１０の作動を制御することができる。駆動回路基板１０に、表示領域５００と、非表示領域６００がある。表示領域薄膜トランジスタアレイ４１０が表示領域５００に位置させる。非表示領域６００には、検測回路（未図示）を覆うように設置される保護層３００と、保護層３００の両側に設置される接続ユニット２１０を含む。
図２において、本発明の一実施例においての駆動回路基板１０が示されている。駆動回路基板１０は、基板１００と、基板１００に設置される検測回路２００と、検測回路２００を覆うように検測回路２００の上面に設置される保護層３００とを含む。図１を見ればわかるように、検測回路２００は非表示領域６００に設置される。
基板１００は、ガラス基板であってもよく、可撓性プラスチック基板であってもよい、あるいは一定強度の有機材料で形成されてもよい。
一実施例において、駆動回路基板１０は、さらに基板１００の上面に設置され、非表示領域６００に位置される二つの接続ユニット２１０を含む。前記二つの接続ユニット２１０それぞれが、検測回路２００に隣接して当該検測回路２００の両側に設置される。二つの接続ユニット２１０は作動する際に、集積回路チップの入力パッドと出力パッドとして機能する。
一実施例において、集積回路チップ（未図示）が入力ピンと出力ピンを介して入力パッドと出力パッドにそれぞれ電気的に接続され、検測回路２００の上方に位置されてもよい。このように、集積回路チップは、入力パッド、出力パッド、入力ピン、及び出力ピンを介して駆動回路基板１０と通信し、さらに表示装置３０を制御する。一実施例において、接続を補強するとともに集積回路チップを上から検測回路２００に安定的に固定するため、入力パッド、出力パッド、入力ピン、及び出力ピンのそれぞれの間に導電性接着剤が塗布される。上記集積回路チップの具体的な作動手順は当業者にとって周知なことであるため、ここでは説明しない。
一実施例において、前記二つの接続ユニット２１０は、検測回路２００の両側に対称的に設置される。前記二つの接続ユニット２１０が検測回路２００両側に対称的に設置されることによれば、圧着する際に集積回路チップに受けられた力の均一性を保持することができ、チップの圧着効果を確保でき、よって基板１００の使用期限を延ばせることができる。さらに好ましい実施例において、図３に示すように、非表示領域６００の縁６０１、６０２から接続ユニット２１０の相応する側までの距離ａ、ｄ、及び前記二つの接続ユニット２１０から前記保護層３００の相応する縁までの距離ｂ、ｃが互いに相等する。即ちａ＝ｂ＝ｃ＝ｄである。非表示領域６００の縁６０１、６０２が有機接着層の縁であってもよく、好ましくは、保護層３００と共に形成される。前記接続ユニット２１０及び前記保護層３００が等間隔に配置されることによれば、前記基板１００に受けられた力の均一性を保持し、受けられた力のばらつきにより基板１００の損傷をより効果的に回避することができる。
前記検測回路２００は、ディスプレー本体が正常に表示しているか否かを検測することに用いられる。検測回路２００は、ディスプレー本体の通信回線及び／またはディスプレー本体のピクセルが損傷されたかどうかを検測することができる。図２に示すように、検測回路２００は、ソース２３１と、ドレイン２３２と、ゲート２３３を含む薄膜トランジスタ２３０と、関連回路とを含まれてもよい。前記検測回路２００を経由してディスプレー本体に検測信号を入力することができる。検測回路２００は、検測ユニットを含まれてもよい。前記検測ユニットは、複数の信号チャネルを経由して薄膜トランジスタ２３０に接続されてもよい。検測回路２００は、前記検測ユニットがゲート２３３にゲートターンオン電圧を供給してソース２３１とドレイン２３２をターンオンされると、薄膜トランジスタ２３０が作動する。そして、前記検測ユニットは、薄膜トランジスタ２３０に介してディスプレー本体に検測信号を入力し、ディスプレー本体の通信回線とピクセルが損傷されたかどうかを検測する。
検測回路２００における薄膜トランジスタ２３０及び導電線が正常していることを確保するために、検測回路２００が形成された後、上方から検測回路２００を覆うように保護層３００を形成する。前記保護層３００は、検測回路２００を保護することに用いられる。例えば、保護層３００は、検測回路２００を外部環境から電気的に絶縁するようにすることによって、検測回路２００における薄膜トランジスタ２３０に静電気蓄積を回避できる。よって薄膜トランジスタ２３０が静電破壊されることを回避する。静電破壊が検測回路２００を損傷して、その後の工程が問題になる。例えば、検測回路２００が静電破壊されると、ディスプレー本体の検測結果に影響して、ディスプレー本体が正常しているかどうかを正確に判断できないこともある。したがって、その後の工程には、さらに複雑な複験工程による欠陥品と誤って判断された良品を見つけることが必要になる。また、保護層３００は、検測回路２００を予想外の腐食から回避することもでき、検測期間に検測回路２００が正常に作動していることを確保することができる。
一実施例において、前記保護層３００は有機材料または無機材料で形成されてもよい。さらに好ましい実施例において、保護層３００は、前記表示領域５００の平坦層と同じ材料で形成されてもよい。さらにその他の実施例において、保護層３００はＳｉＯｘ膜またはＳｉＮｘ膜であってもよい。保護層３００が有機材料で形成される場合、保護層３００は緩衝性能を有する。よって、前記検測回路２００の表面や保護層３００で保護された集積回路チップが過大な圧力を受けるより検測回路２００が損傷されたことを回避する。一実施例において、保護層３００の厚さは１．５ｍｍ～２ｍｍである。厚さが１．５ｍｍ～２ｍｍである保護層３００は、検測回路２００を静電損傷から回避するとともに、十分な緩衝性も有する。
好ましくは、集積回路チップをさらに堅固に固定するために、保護層３００と集積回路チップとの間に導電性接着剤は設置される。図４に示された好ましい実施例において、保護層３００に基板１００から離れる表面は粗い表面領域を有する。例えば前記保護層３００が有機物で形成された場合、リソグラフィーによって粗い表面領域またはグリッドを形成されてもよい。一方、保護層３００が無機物で形成された場合、保護層３００をエッチングすることにより粗い表面領域を形成されてもよい。もう一つの実施例において、前記粗い表面領域は、密集で排列した窪み、突起、溝、波紋のいずれか一種、または複種の組み合わせであってもよい。さらに前記粗い表面領域は任意的に適切な形状に形成されてもよい。このような構造によれば、集積回路チップの取り付け工程において、集積回路チップの下面と保護層３００の粗い表面領域とが互いに貼付または接着することができる。このように、前記粗い表面領域によって、集積回路チップと保護層３００との間の接着力が増大し、集積回路チップと保護層３００が堅固に接着することができる。
前記粗い表面領域の位置は、検測回路２００における異なる位置での異なる負荷能力によって調整されることができる。例えば、前記粗い表面領域は、保護層３００の外面全体であってもよく、保護層３００の外面の一部の領域であってもよい。好ましくは、前記粗い表面領域は、保護層３００の周縁に配置される。図５に示すように、一実施例において、保護層３００の中央領域は平坦領域３０１であり、周縁部は前記粗い表面領域である。集積回路チップを保護層３００の表面に接着する際に、保護層３００の周縁に導電性接着剤を多めに塗布し、保護層３００の平坦領域３０１に導電性接着剤を少なめに塗布する場合、集積回路チップが適当に固定されるとともに、保護層３００のゲート２３３と対向する中央領域を必要以上に押下されることを回避することができる。このように、薄膜トランジスタ２３０を保護できるとともに、導電性接着剤の使用量も減少できる。
図６に示す実施例において、保護層３００の外面における前記粗い表面領域は波紋状になっている。保護層３００が有機材料で形成される場合、波紋で形成された粗い表面領域は好ましい。これは、波紋の構造は比較的になだらかなので、導電性接着剤の使用量を減らしても集積回路チップと保護層３００とが堅固に接着することができるためである。
一実施例において、検測回路２００は、表示領域５００の回路と電気的に接続されている。検測回路２００の表面を覆う保護層３００は、検測回路２００の腐食や破壊を防ぐことができる。駆動回路基板１０の製造プロセスにおいて、検測回路２００が形成された後に他のプロセスも残っている。保護層３００は、これらの後続プロセスにおいて検測回路２００が擦ったり化学薬品によって腐食されたりすることを回避することができる。これにより、検測回路２００が開路状態にならなく、さらにディスプレー本体の検測プロセスにおいて検測回路の損傷による誤った判断を回避することができる。
保護層３００は、以下のように形成されてもよい。
保護層３００が表示領域５００の平坦層と同じ材料で形成される場合、まず表示領域５００と非表示領域６００上に平坦層を敷設し、その後に平坦層において二つの接続ユニット２１０に対応する部分をエッチングによって除去するという手順で保護層３００を形成することができる。このように、検測回路２００の上方における平坦層は保護層３００になる。保護層３００における粗い表面領域も、エッチングによって形成されることができる。
保護層３００を無機材料で形成する場合、検測回路２００上に無機材料膜層を蒸着することにより保護層３００を形成することができる。
上述した実施例は、本発明のいくつかの実施形態を示したものにすぎず、その記述が具体的かつ詳細であるが、本発明の範囲を限定するものと解釈されるべきではない。なお、当業者にとって、本発明の趣旨から逸脱しないかぎり、若干の変形及び改良を行うことができ、これらもすべて本発明の保護範囲内にある。本発明の保護範囲は、特許請求の範囲に準ずるべきである。

Claims (8)

  1. 表示装置（３０）に設置される駆動回路基板であって、
    基板（１００）と、
    前記基板（１００）に設置される検測回路（２００）と、
    前記検測回路（２００）を覆うように前記検測回路（２００）の上面に設置される保護層（３００）と、
    を含み
    前記保護層（３００）の上面は、粗い表面領域と、前記粗い表面領域に囲まれ前記上面の中央領域に位置する平坦領域（３０１）を含み、
    前記粗い表面領域は、密集で排列した溝であることを特徴とする駆動回路基板。
  2. 前記保護層（３００）は有機材料で形成されていることを特徴とする請求項１に記載の駆動回路基板。
  3. 前記基板（１００）に設置され平坦層を有する表示領域薄膜トランジスタアレイ（４１０）をさらに含み、前記保護層（３００）が当該表示領域薄膜トランジスタアレイ（４１０）の平坦層と、一体的に形成されることを特徴とする請求項１又は２に記載の駆動回路基板。
  4. 前記保護層（３００）は無機材料で形成され、及び／又は、前記基板（１００）に、少なくとも一つの前記検測回路（２００）に隣接する接続ユニット（２１０）が設置されることを特徴とする請求項１に記載の駆動回路基板。
  5. 前記基板（１００）に、前記保護層（３００）を挟んで両側に二つの接続ユニット（２１０）が設置されていることを特徴とする請求項２又は請求項４に記載の駆動回路基板。
  6. 前記二つの前記接続ユニット（２１０）は前記保護層（３００）を挟んで両側に対称的に設置されていることを特徴とする請求項５に記載の駆動回路基板。
  7. 前記基板（１００）は、非表示領域（６００）及び表示領域（５００）を含み、
    前記検測回路（２００）と接続ユニット（２１０）は前記非表示領域（６００）に配置され、
    前記接続ユニット（２１０）は、前記保護層（３００）を挟んで両側に配置されており、
    前記二つの接続ユニット（２１０）から前記保護層（３００）の相応する縁までの距離が相等することを特徴とする請求項２又は請求項４に記載の駆動回路基板。
  8. 非表示領域（６００）及び表示領域（５００）を含む基板（１００）と、
    前記基板（１００）の前記非表示領域（６００）に設置される検測回路（２００）と、
    前記検測回路（２００）を覆うように前記検測回路（２００）の上面に設置される保護層（３００）と、
    前記表示領域（５００）に設置される表示領域薄膜トランジスタアレイ（４１０）と、を備える駆動回路基板を含み、
    前記保護層（３００）の上面は、粗い表面領域と、前記粗い表面領域に囲まれ前記上面の中央領域に位置する平坦領域（３０１）を含み、
    前記粗い表面領域は、密集で排列した溝であり、
    前記検測回路（２００）が前記表示領域薄膜トランジスタアレイ（４１０）に電気的に接続されることを特徴とする表示装置。
JP2019544611A 2017-06-20 2018-04-25 駆動回路基板、及びそれを備える表示装置 Active JP7038131B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710471810.9A CN109102772B (zh) 2017-06-20 2017-06-20 驱动电路板和显示装置
CN201710471810.9 2017-06-20
PCT/CN2018/084519 WO2018233374A1 (zh) 2017-06-20 2018-04-25 驱动电路板和显示装置

Publications (2)

Publication Number Publication Date
JP2020509406A JP2020509406A (ja) 2020-03-26
JP7038131B2 true JP7038131B2 (ja) 2022-03-17

Family

ID=63960403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019544611A Active JP7038131B2 (ja) 2017-06-20 2018-04-25 駆動回路基板、及びそれを備える表示装置

Country Status (7)

Country Link
US (1) US20200105800A1 (ja)
EP (1) EP3573046B1 (ja)
JP (1) JP7038131B2 (ja)
KR (1) KR102230486B1 (ja)
CN (1) CN109102772B (ja)
TW (1) TWI652829B (ja)
WO (1) WO2018233374A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8474084B2 (en) 2007-10-01 2013-07-02 Electronics And Telecommunications Research Institute System for cleaning surface of solar cell panel

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180464B (zh) * 2020-01-03 2021-12-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置
CN111508399A (zh) * 2020-05-28 2020-08-07 霸州市云谷电子科技有限公司 一种显示面板及显示装置
CN112562512A (zh) * 2020-12-14 2021-03-26 信利（惠州）智能显示有限公司 显示模组和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294896A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
US20160379906A1 (en) 2015-06-24 2016-12-29 Lg Display Co., Ltd. Display device and method of testing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632522B2 (ja) * 2000-11-30 2011-02-16 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置の製造方法
JP3901004B2 (ja) * 2001-06-13 2007-04-04 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR100816336B1 (ko) * 2001-10-11 2008-03-24 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP3901127B2 (ja) * 2002-06-07 2007-04-04 セイコーエプソン株式会社 電気光学装置及び電子機器
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
CN100397154C (zh) * 2004-01-05 2008-06-25 鸿富锦精密工业（深圳）有限公司 平面电场型液晶显示装置
JP2006053338A (ja) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd 液晶表示装置
JP5017851B2 (ja) * 2005-12-05 2012-09-05 セイコーエプソン株式会社 発光装置および電子機器
US8438729B2 (en) * 2006-03-09 2013-05-14 Canon Kabushiki Kaisha Method of producing liquid discharge head
CN101308267B (zh) * 2007-05-14 2013-09-18 群创光电股份有限公司 短路率低的基板布局及其显示装置
KR20090017206A (ko) * 2007-08-14 2009-02-18 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 제조방법
JP2010102237A (ja) * 2008-10-27 2010-05-06 Mitsubishi Electric Corp 表示装置
KR101697503B1 (ko) * 2010-07-13 2017-01-18 엘지디스플레이 주식회사 디스플레이 장치
KR101262984B1 (ko) * 2012-03-05 2013-05-09 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN202693965U (zh) * 2012-07-25 2013-01-23 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN102944959B (zh) * 2012-11-20 2014-12-24 京东方科技集团股份有限公司 阵列基板、其制作方法、其测试方法及显示装置
KR102013319B1 (ko) * 2013-05-30 2019-11-05 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102120817B1 (ko) * 2013-10-28 2020-06-10 삼성디스플레이 주식회사 구동 집적회로 패드부 및 이를 포함하는 평판 표시 패널
TWI537656B (zh) * 2014-03-14 2016-06-11 群創光電股份有限公司 顯示裝置
CN105845064B (zh) * 2015-01-14 2019-02-15 南京瀚宇彩欣科技有限责任公司 电路堆叠结构
KR102477983B1 (ko) * 2015-06-25 2022-12-15 삼성디스플레이 주식회사 표시 장치
CN205656393U (zh) * 2016-03-31 2016-10-19 上海中航光电子有限公司 一种阵列基板及显示面板
CN117355180A (zh) * 2017-03-14 2024-01-05 三星显示有限公司 显示装置
CN207165216U (zh) * 2017-06-20 2018-03-30 昆山国显光电有限公司 驱动电路板和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294896A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
US20160379906A1 (en) 2015-06-24 2016-12-29 Lg Display Co., Ltd. Display device and method of testing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8474084B2 (en) 2007-10-01 2013-07-02 Electronics And Telecommunications Research Institute System for cleaning surface of solar cell panel

Also Published As

Publication number Publication date
JP2020509406A (ja) 2020-03-26
KR20190104417A (ko) 2019-09-09
US20200105800A1 (en) 2020-04-02
TWI652829B (zh) 2019-03-01
CN109102772A (zh) 2018-12-28
TW201830710A (zh) 2018-08-16
KR102230486B1 (ko) 2021-03-22
EP3573046A4 (en) 2020-04-15
EP3573046A1 (en) 2019-11-27
EP3573046B1 (en) 2022-09-07
WO2018233374A1 (zh) 2018-12-27
CN109102772B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
JP7038131B2 (ja) 駆動回路基板、及びそれを備える表示装置
CN108538897B (zh) 具有微盖层的显示装置及其制造方法
CN107978625B (zh) 柔性显示装置
KR101900915B1 (ko) 표시 장치
CN106716642B (zh) 具有分开的配线图案的显示装置
CN107799550B (zh) 柔性显示器
CN108292710B (zh) 具有柔性显示面板的电子装置
CN107004694B (zh) 柔性显示装置
CN107004698B (zh) 具有包括圆化边缘的支承层的柔性显示装置
CN107004697B (zh) 具有板内栅极驱动电路的柔性显示装置
CN107968112B (zh) 具有多种微涂层的柔性显示装置
US9252164B2 (en) Display device and method for manufacturing the same
WO2020098235A1 (en) Array substrate, display panel, method of fabricating display panel, and mother substrate
KR20180073352A (ko) 유기 발광 표시 장치
KR20150012118A (ko) Cof 패키지 및 이를 포함하는 표시 장치
KR20200078838A (ko) 플렉서블 디스플레이 장치
KR20120066822A (ko) 표시 기판 및 이의 제조 방법
KR101842537B1 (ko) 액정 표시 장치 및 액정 표시 장치의 어레이 기판
US20160276368A1 (en) Thin-Film Transistor Array Substrate And Method For Manufacturing Thin-Film Transistor Array Substrate
TW201424479A (zh) 複合線路結構
CN207165216U (zh) 驱动电路板和显示装置
KR20180079554A (ko) 연성인쇄회로 및 표시장치
JP2014149482A (ja) 液晶表示装置
KR20170041022A (ko) 전극 접속부 및 이를 포함하는 터치 스크린 패널
US9377641B2 (en) Tape package and display panel module having the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R150 Certificate of patent or registration of utility model

Ref document number: 7038131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150