KR102195256B1 - 전자 장치의 테스트 장치 및 시스템 - Google Patents

전자 장치의 테스트 장치 및 시스템 Download PDF

Info

Publication number
KR102195256B1
KR102195256B1 KR1020140160787A KR20140160787A KR102195256B1 KR 102195256 B1 KR102195256 B1 KR 102195256B1 KR 1020140160787 A KR1020140160787 A KR 1020140160787A KR 20140160787 A KR20140160787 A KR 20140160787A KR 102195256 B1 KR102195256 B1 KR 102195256B1
Authority
KR
South Korea
Prior art keywords
test
signal
semiconductor device
board
terminal
Prior art date
Application number
KR1020140160787A
Other languages
English (en)
Other versions
KR20160059526A (ko
Inventor
최병일
이대희
백상진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140160787A priority Critical patent/KR102195256B1/ko
Publication of KR20160059526A publication Critical patent/KR20160059526A/ko
Application granted granted Critical
Publication of KR102195256B1 publication Critical patent/KR102195256B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

테스트 장치는 테스트 헤드 및 마더 보드를 포함할 수 있다. 상기 테스트 헤드는 서버 컴퓨터로부터 테스트 명령을 수신하고, 상기 테스트 명령에 기초하여 복수의 테스트 제어신호를 생성한다. 상기 마더 보드는 상기 복수의 테스트 제어신호에 기초하여 반도체 장치의 동작을 위한 테스트 신호를 생성하여 상기 반도체 장치로 제공한다.

Description

전자 장치의 테스트 장치 및 시스템 {TEST APPARATUS AND SYSTEM FOR TESTING ELECTRONIC DEVICE}
본 발명은 테스트 회로에 관한 것으로, 전자 장치를 테스트할 수 있는 테스트 회로 및 시스템에 관한 것이다.
전자장치는 제품으로 출하되기 전에 전자 제품의 신뢰성을 검증하기 위해서 다양한 종류의 테스트를 수행한다. 반도체 장치와 같은 집적 회로 장치는 웨이퍼 상에서 제조되고, 개별적인 다이로 다이싱되고 패키징된 이후에, 테스트 장치 또는 시스템을 통해 다양한 테스트를 거치게 된다. 특히, 반도체 장치는 다른 전자장치와 다르게 매우 빠른 속도로 동작하기 때문에, 상기 반도체 장치를 테스트 하기 위한 장치 및 시스템은 매우 정교해야 한다.
종래의 테스트 장치는 테스트 헤드를 포함하고, 상기 테스트 헤드에서 반도체 장치의 동작에 필요한 대부분의 제어신호를 생성하였다. 상기 테스트 헤드에서 생성된 제어신호들은 고주파수 및 저전압 신호이므로, 상기 제어신호를 테스트되는 반도체 장치까지 정확하게 전송하기 위해서는 고가의 정교한 케이블이 사용되어왔다.
본 발명의 실시예는 마더 보드에서 반도체 장치의 동작에 필요한 제어신호를 생성하여, 테스트 되는 반도체 장치 (Device Under Test, DUT)로 정확하게 제어신호를 전송할 수 있는 테스트 장치 및 시스템을 제공할 수 있다.
또한, 본 발명의 실시예는 기능 테스트와 DC 테스트 환경을 최적화시킬 수 있는 테스트 장치 및 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 테스트 장치는 서버 컴퓨터로부터 테스트 명령을 수신하고, 상기 테스트 명령에 기초하여 복수의 테스트 제어신호를 생성하는 테스트 헤드; 및 상기 복수의 테스트 제어신호에 기초하여 반도체 장치의 동작을 위한 테스트 신호를 생성하여 상기 반도체 장치로 제공하는 마더 보드를 포함할 수 있다.
본 발명의 실시예에서, 상기 마더 보드는 상기 테스트 제어신호에 기초하여 다양한 패턴을 갖는 상기 테스트 신호를 생성하는 프로세싱 보드; 상기 프로세싱 보드 상에 전기적으로 연결되는 릴레이 보드; 및 상기 릴레이 보드 상에 전기적으로 연결되고, 적어도 하나 이상의 단자를 포함하며, 상기 적어도 하나 이상의 단자를 통해 수신된 상기 테스트 신호를 상기 반도체 장치로 제공하는 소켓 보드를 포함할 수 있다.
본 발명의 실시예에서, 상기 릴레이 보드는 기능 테스트 동작에서 상기 적어도 하나 이상의 단자를 터미네이션하고, DC 테스트 동작에서 상기 적어도 하나 이상의 단자를 상기 테스트 헤드와 연결시키는 릴레이 제어부를 포함할 수 있다.
본 발명의 실시예는 반도체 장치의 테스트 자유도를 증가시키고, 테스트 장치 및 시스템의 제조 비용을 감소시킬 수 있다. 또한, 테스트의 정확성 및 신뢰성을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 테스트 시스템의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 테스트 장치의 구성을 보다 상세하게 보여주는 도면,
도 3은 도 2에 도시된 테스트 프로세서의 구성을 개략적으로 보여주는 블록도,
도 4는 도 2에 도시된 릴레이 제어부의 구성을 보여주는 도면이다.
도 1에서, 본 발명의 실시예에 따른 테스트 시스템은 테스트 헤드(100) 및 복수의 마더 보드(200)를 포함할 수 있다. 상기 복수의 마더 보드(200)는 상기 테스트 헤드(100) 상에서 상기 테스트 헤드(100)와 전기적으로 연결될 수 있다. 상기 복수의 마더 보드(200)는 실질적으로 동일한 구조를 가질 수 있고, 상기 마더 보드(200)에는 테스트 되기 위한 반도체 장치(Device Under Test, DUT)가 전기적으로 연결될 수 있다. 상기 마더 보드(200)에는 복수의 반도체 장치가 전기적으로 연결될 수 있고, 상기 테스트 시스템은 복수의 반도체 장치에 대한 테스트를 동시에 수행할 수 있다.
상기 테스트 헤드(100)는 복수의 통신 보드(110), 복수의 프로그램 가능한 전원 공급 보드(120) 및 복수의 인터페이스 보드(130)를 포함할 수 있다. 상기 통신 보드(110)는 서버 컴퓨터(310)와 통신할 수 있다. 상기 통신 보드(110)는 상기 서버 컴퓨터(310)로부터 수신된 테스트 명령에 따라 복수의 테스트 제어신호를 생성할 수 있다. 상기 통신 보드(110)는 상기 서버 컴퓨터(310)로부터 상기 반도체 장치의 테스트를 수행하기 위한 테스트 명령을 수신할 수 있고, 상기 테스트 명령에 따라 생성된 테스트 제어신호를 상기 마더 보드(200)로 제공할 수 있다.
상기 프로그램 가능한 전원 공급 보드(120)는 전원 공급기(320)로부터 전원을 수신하여 상기 반도체 장치에서 사용되는 내부 전원을 생성할 수 있다. 상기 프로그램 가능한 전원 공급 보드(120)는 서로 다른 전압 레벨을 갖는 복수의 내부 전원을 생성할 수 있다. 예를 들어, 상기 프로그램 가능한 전원 공급 보드(120)는 상기 반도체 장치의 동작에 사용되는 고전압 전원, 기준전압 전원, 저전압 전원 등 다양한 내부 전원을 생성할 수 있다.
상기 인터페이스 보드(130)는 상기 통신 보드(110)에서 생성된 복수의 테스트 제어신호를 수신하고, 상기 복수의 테스트 제어신호를 상기 마더 보드(200)로 전송할 수 있다. 상기 인터페이스 보드(130)는 상기 통신 보드(110) 및 상기 마더 보드(200) 사이의 전기적 상호 연결 장치로서 기능할 수 있다. 상기 인터페이스 보드(130)는 상기 통신 보드(110)의 물리적인 입출력 구조가 상기 마더 보드(200)의 물리적인 입출력 구조와 상이하더라도 상기 통신 보드(110)에서 출력되는 테스트 제어신호가 상기 마더 보드(200)로 적절하게 전송될 수 있도록 하기 위해 구비될 수 있다.
상기 마더 보드(200)는 상기 테스트 헤드(100)로부터 상기 테스트 제어신호를 수신하고, 상기 테스트 제어신호에 기초하여 상기 반도체 장치의 동작을 위한 테스트 신호를 생성할 수 있다. 상기 마더 보드(200)는 상기 테스트 신호를 상기 반도체 장치로 제공하여 상기 반도체 장치에 대한 테스트가 수행될 수 있도록 한다. 상기 마더 보드(200)는 프로세싱 보드(210), 릴레이 보드(220) 및 소켓 보드(230)를 포함할 수 있다.
상기 프로세싱 보드(210)는 상기 테스트 헤드(100)로부터 상기 테스트 제어신호를 수신하고, 실제로 상기 반도체 장치의 동작에 필요한 제어신호인 상기 테스트 신호를 생성할 수 있다. 상기 프로세싱 보드(210)는 상기 테스트 제어신호에 따라 다양한 패턴을 갖는 상기 테스트 신호를 생성할 수 있다.
상기 릴레이 보드(220)는 상기 프로세싱 보드(210) 상에서 상기 프로세싱 보드(210)와 PCB 및 커넥터를 통해 전기적으로 연결될 수 있다. 상기 릴레이 보드(220)는 상기 반도체 장치의 테스트 동작에 따라 최적의 테스트 환경을 형성하기 위한 기능을 수행할 수 있다. 상기 릴레이 보드(220)의 기능에 대해서는 후술하기로 한다.
상기 소켓 보드(230)는 상기 릴레이 보드(220) 상에서 상기 릴레이 보드(220)와 PCB 및 커넥터를 통해 전기적으로 연결될 수 있다. 상기 소켓 보드(230) 상에는 상기 반도체 장치가 전기적으로 연결될 수 있다. 상기 소켓 보드(230) 상에는 복수의 반도체 장치가 전기적으로 연결될 수 있고, 상기 복수의 반도체 장치에 대한 테스트가 동시에 수행될 수 있다.
상기 마더 보드(200)는 다양한 패턴을 갖는 테스트 신호를 생성하는 프로세싱 보드(210)를 포함하므로, 쉽게 온도가 상승될 수 있다. 따라서, 상기 마더 보드(200)는 냉각기(330)와 연결되어 온도가 쉽게 상승되지 못하도록 냉각될 수 있다.
도 2는 본 발명의 실시예에 따른 테스트 장치의 구성을 보다 상세하게 보여주는 도면이다. 도 2에서, 상기 테스트 장치는 테스트 헤드(100) 및 마더 보드(200)를 포함할 수 있다. 상기 테스트 헤드(100)는 서버 컴퓨터(310)로부터 테스트 명령(TCOM)을 수신할 수 있고, 테스트 되는 반도체 장치의 테스트 결과를 상기 서버 컴퓨터(310)로 피드백할 수 있다. 또한, 상기 테스트 헤드(100)는 상기 전원 공급기(320)로부터 전원을 수신할 수 있다.
상기 테스트 헤드(100)는 통신 보드(110)를 포함할 수 있다. 상기 통신 보드(110)는 상기 서버 컴퓨터(310)와 상기 마더 보드(200) 사이의 통신을 중계할 수 있다. 상기 통신 보드(110)는 테스트 통신 제어부(111) 및 DC 테스트부(112)를 포함할 수 있다. 상기 테스트 통신 제어부(111)는 상기 테스트 명령(TCOM)를 수신하여 상기 복수의 테스트 제어신호(TCS)를 생성할 수 있다. 예를 들어, 상기 테스트 통신 제어부(111)는 상기 테스트 명령(TCOM)을 디코딩하여 상기 테스트 제어신호(TCS)를 생성할 수 있다. 또한, 상기 테스트 통신 제어부(111)는 상기 DC 테스트부(112)로 반도체 장치에 대해 어떠한 종류의 테스트가 수행되는지 알려주는 릴레이 제어 신호(TSS)를 생성할 수 있다. 상기 릴레이 제어신호(TSS)는 상기 테스트 제어신호(TCS)의 일부일 수 있으며, 상기 서버 컴퓨터(310)로부터의 테스트 명령(TCOM)에 기초하여 상기 테스트 통신 제어부(111)에서 생성될 수 있다. 상기 테스트 장치는 상기 반도체 장치의 기능 테스트 동작과 DC 테스트 동작이 수행될 수 있도록 한다. 상기 기능 테스트 동작은 반도체 장치의 노멀 동작을 테스트하기 위한 것이고, 상기 DC 테스트 동작은 반도체 장치와 상기 테스트 장치의 전기적 연결이 잘 형성되었는지를 테스트하기 위한 것일 수 있다. 따라서, 상기 DC 테스트 동작은 상기 기능 테스트 동작에 선행하여 수행될 수 있다.
상기 테스트 헤드(100)는 프로그램 가능한 전원 공급 보드(120)를 포함할 수 있고, 상기 프로그램 가능한 전원 공급 보드(120)는 프로그램 가능한 전원 공급기로 구성될 수 있다. 상기 프로그램 가능한 전원 공급기는 상기 전원 공급기(320)로부터 전원을 수신하고, 수신된 전원으로부터 다양한 전압 레벨을 갖는 내부 전원을 생성할 수 있다.
상기 마더 보드(200)는 프로세싱 보드(210), 릴레이 보드(220) 및 소켓 보드(230)를 포함할 수 있다. 상기 프로세싱 보드(210)는 테스트 프로세서(211)를 포함할 수 있다. 상기 테스트 프로세서(211)는 상기 테스트 헤드(100)로부터 복수의 테스트 제어신호(TCS)를 수신하고, 상기 복수의 테스트 제어신호(TCS)에 따라 다양한 패턴을 갖는 테스트 신호(TS)를 생성할 수 있다. 또한, 상기 테스트 프로세서(211)는 상기 테스트 신호(TS)를 상기 반도체 장치에 사용되기 적합한 신호로 변환시킬 수 있다. 본 발명의 실시예에서, 상기 테스트 명령(TCOM) 및 테스트 제어신호(TCS)는 저주파수 신호일 수 있고, 상기 테스트 신호(TS)는 상기 테스트 명령(TCOM) 및 상기 테스트 제어신호(TCS)보다 고주파수 신호일 수 있다. 따라서, 상기 테스트 명령(TCOM) 및 테스트 제어신호(TCS)를 전송하기 위해서는 고가의 정교한 케이블이 필요하지 않을 수 있고, 상기 테스트 신호(TS)를 전송하기 위해서는 고가의 정교한 케이블이 필요할 수 있다. 상기 테스트 신호(TS)는 테스트되는 반도체 장치의 동작에서 사용되는 제어신호 중 하나 이상일 수 있다. 예를 들어, 상기 테스트 신호는 커맨드 신호, 어드레스 신호 및 데이터 등을 포함할 수 있다.
상기 릴레이 보드(220)는 릴레이 제어부(221)를 포함할 수 있다. 상기 릴레이 제어부(221)는 상기 테스트 헤드(100)로부터 상기 릴레이 제어신호(TSS)를 수신할 수 있다.
상기 소켓 보드(230)는 적어도 하나 이상의 단자를 포함할 수 있다. 상기 적어도 하나 이상의 단자는 상기 테스트 프로세서(211)로부터 테스트 신호(TS)를 수신하고, 상기 테스트되는 반도체 장치와 연결되어 상기 테스트 신호(TS)를 상기 반도체 장치로 전송할 수 있다. 도 2에서, 상기 적어도 하나 이상의 단자는 제 1 단자(231) 및 제 2 단자(232)를 포함할 수 있다. 예를 들어, 상기 제 1 단자(231)는 상기 테스트 프로세서(211)로부터 생성된 테스트 신호(TS) 중 커맨드 신호(CMD)를 수신할 수 있고, 상기 제 2 단자(232)는 상기 테스트 프로세서(211)로부터 생성된 테스트 신호(TS) 중 데이터(DQ)를 수신할 수 있다. 상기 제 1 단자(231)는 상기 반도체 장치가 구비하는 커맨드 단자와 연결되어 상기 커맨드 신호(CMD)를 상기 반도체 장치로 제공할 수 있다. 또한, 상기 제 2 단자(232)는 상기 반도체 장치가 구비하는 데이터 단자와 연결되어 상기 데이터(DQ)를 상기 반도체 장치로 제공할 수 있다.
상기 릴레이 제어부(221)는 상기 테스트 헤드(100)와 상기 제 1 및 제 2 단자(231, 232) 사이에 연결될 수 있다. 구체적으로, 상기 릴레이 제어부(221)는 상기 통신 보드(110)의 DC 테스트부(112)와 연결될 수 있다. 상기 릴레이 제어부(221)는 상기 테스트 동작 모드 신호(TSS)에 응답하여 상기 제 1 및 제 2 단자(231, 232)가 수행되는 테스트 동작에 따라 최적의 환경을 갖도록 할 수 있다. 예를 들어, 상기 릴레이 제어부(221)는 상기 기능 테스트 동작이 수행될 때 상기 DC 테스트부(112)와 상기 제 1 및 제 2 단자(231, 232)의 연결을 차단하고, 상기 제 1 및 제 2 단자(231, 232)를 터미네이션할 수 있다. 상기 제 1 및 제 2 단자(231, 232)는 상기 릴레이 제어부(221)의 터미네이션을 통해 상기 반도체 장치가 구비하는 커맨드 단자 및 데이터 단자와 각각 임피던스 매칭이 이루어질 수 있다. 따라서, 상기 릴레이 제어부(221)는 상기 테스트 프로세서(211)에서 생성된 커맨드 신호(CMD) 및 데이터(DQ)가 상기 반도체 장치로 정확하게 전송될 수 있도록 한다. 상기 릴레이 제어부(221)는 상기 DC 테스트 동작이 수행될 때 상기 제 1 및 제 2 단자(231, 232)를 터미네이션하지 않고, 상기 제 1 및 제 2 단자(231, 232)를 상기 DC 테스트부(112)와 연결될 수 있도록 한다.
상기 소켓 보드(230)는 적어도 하나 이상의 전압 단자를 더 포함할 수 있다. 도 2에서, 상기 적어도 하나 이상의 전압 단자는 제 1 전압 단자(233) 및 제 2 전압 단자(234)를 포함할 수 있다. 예를 들어, 상기 제 1 전압 단자(233)는 상기 전원 공급 보드(120)의 프로그램 가능한 전원 공급기에서 생성된 제 1 내부 전원을 수신하고, 상기 반도체 장치가 구비하는 제 1 전원 단자로 상기 제 1 내부 전원을 공급할 수 있다. 상기 제 2 전압 단자(234)는 상기 프로그램 가능한 전원 공급기에서 생성된 제 2 내부 전원을 수신하고, 상기 반도체 장치가 구비하는 제 2 전원 단자로 상기 제 2 내부 전원을 공급할 수 있다. 상기 제 1 내부 전원 및 제 2 내부 전원은 각각 펌핑 전압(VPP), 전원 전압(VDD) 데이터용 전원 전압(VDDQ)과 같은 고전압, 벌크 바이어스 전압(VBB)과 같은 저전압 및 기준전압(VREF) 중 어느 하나일 수 있다.
도 3은 도 2에 도시된 테스트 프로세서(211)의 구성을 개략적으로 보여주는 블록도이다. 도 3에서, 상기 테스트 프로세서(211)는 알고리즘 패턴 생성기(31, ALPG) 및 출력 드라이버(32)를 포함할 수 있다. 상기 알고리즘 패턴 생성기(31)는 상기 테스트 헤드(100)로부터 상기 테스트 제어신호(TCS)를 수신하여 다양한 패턴을 갖는 패턴 신호(TPS)를 생성할 수 있다. 상기 알고리즘 패턴 생성기(31)는 상기 테스트 제어신호(TSC)에 따라 저장된 정보를 연산 및 디코딩하여 다양한 논리 레벨을 갖는 상기 패턴 신호(TPS)를 생성할 수 있다. 상기 출력 드라이버(32)는 상기 패턴 신호(TPS)를 수신하고, 상기 패턴 신호(TPS)의 펄스 폭과 진폭을 조절하여 상기 테스트 신호(TS)를 생성할 수 있다. 상기 출력 드라이버(32)는 파형 생성부(33) 및 증폭부(34)를 포함할 수 있다. 상기 파형 생성부(33)는 타이밍 생성기 (timing generator) 및 타이밍 형성기(timing formatter)와 같은 구성요소를 포함할 수 있다. 상기 파형 생성부(32)는 트리거 신호 또는 PLL 회로를 통해 생성되는 클럭 신호로 상기 패턴 신호(TPS)를 래치하여 다양한 논리 레벨을 갖는 신호를 생성할 수 있고, 상기 타이밍 형성기는 상기 타이밍 생성기로부터 생성된 신호의 펄스 폭을 자유롭게 조절할 수 있다. 상기 증폭부(34)는 상기 파형 생성부(33)에서 생성된 신호의 진폭을 상기 반도체 장치에서 사용하는 레벨로 변환하여 상기 테스트 신호(TS)를 생성할 수 있다. 본 발명의 실시예에서, 상기 알고리즘 패턴 생성기(31) 및 상기 출력 드라이버(32)는 하나의 칩을 구성할 수 있고, 상기 테스트 프로세서(211)는 주문형 반도체(Application Specific Integrated Circuit, ASIC) 칩 일 수 있다.
도 4는 도 2에 도시된 릴레이 제어부(221)의 구성을 보여주는 도면이다. 도 4에서, 상기 릴레이 제어부(221)는 터미네이션 스위칭부(41) 및 DC 테스트 스위칭부(42)를 포함할 수 있다. 상기 터미네이션 스위칭부(41)는 상기 릴에이 제어 신호(TSS)에 응답하여 상기 제 1 및 제 2 단자(231, 232)를 각각 터미네이션 저항(RTT) 및 터미네이션 전압(VTT)과 연결할 수 있다. 상기 DC 테스트 스위칭부(42)는 상기 릴레이 제어 신호(TSS)에 응답하여 상기 제 1 및 제 2 단자(231, 232)를 각각 상기 DC 테스트부(112)와 연결할 수 있다. 상기 기능 테스트 동작이 수행될 때 상기 릴레이 제어 신호(TSS)가 인에이블될 수 있고, 상기 DC 테스트 동작이 수행될 때 상기 릴레이 제어 신호(TSS)가 디스에이블될 수 있다. 상기 터미네이션 스위칭부(41)는 상기 릴레이 제어 신호(TSS)가 인에이블되었을 때 상기 제 1 및 제 2 단자(231, 232)를 상기 터미네이션 저항(RTT) 및 터미네이션 전압(VTT)과 연결할 수 있고, 상기 DC 테스트 스위칭부(42)는 상기 릴레이 제어 신호(TSS)가 디스에이블되었을 때 상기 제 1 및 제 2 단자(231, 232)를 상기 DC 테스트부(112)와 연결할 수 있다. 상기 릴레이 제어부(221)는 상기 릴레이 제어 신호(TSS)가 인에이블되었을 때, 상기 제 1 및 제 2 단자(231, 232)를 터미네이션 저항(RTT) 및 터미네이션 전압(VTT)과 연결하여 상기 반도체 장치가 상기 마더 보드(200)에서 생성된 테스트 신호(TS)를 정확하게 수신할 수 있도록 한다. 또한, 상기 릴레이 제어부(221)는 상기 릴레이 제어 신호(TSS)가 디스에이블되었을 때, 어떠한 다른 전기적 연결관계를 형성하지 않고 상기 제 1 및 제 2 단자(231, 232)와 상기 DC 테스트부(112) 사이의 전기적 연결관계를 형성하여 정확한 DC 테스트 동작이 수행될 수 있도록 한다.
테스트 장치 및 시스템이 준비되고, 상기 테스트 장치의 소켓 보드(230) 상에 테스트가 되는 반도체 장치가 전기적으로 연결되면, 상기 릴레이 제어 신호(TSS)에 따라 상기 릴레이 보드(220)의 릴레이 제어부(221)는 상기 소켓 보드(230)의 제 1 및 제 2 단자(231, 232)를 상기 테스트 헤드(100)의 DC 테스트부(112)와 연결시킬 수 있다. 상기 DC 테스트부(112)는 전류 또는 전압을 공급하면서 상기 제 1 및 제 2 단자(231, 232)를 통해 출력되는 전류 및 전압을 측정하여 상기 제 1 및 제 2 단자(231, 232)가 상기 반도체 장치가 구비하는 단자와 정상적으로 연결되었는지 여부, 즉, 상기 반도체 장치가 상기 소켓 보드(230)와 정상적으로 연결되었는지 여부를 확인할 수 있다. 상기 DC 테스트부(112)의 측정 결과(PMR)가 상기 테스트 통신 제어부(111)를 통해 상기 서버 컴퓨터(310)로 피드백되고 상기 반도체 장치와 상기 테스트 장치 사이의 전기적 연결이 확인될 수 있다. 이 후, 상기 테스트 통신 제어부(111)는 상기 서버 컴퓨터로부터의 테스트 커맨드(TCOM)에 따라 상기 테스트 제어신호(TCS)를 상기 프로세싱 보드(210)의 테스트 프로세서(211)로 제공하고 상기 릴레이 제어 신호(TSS)를 인에이블 시킬 수 있다. 상기 릴레이 제어부(221)는 상기 릴레이 제어 신호(TSS)에 신호에 응답하여 상기 제 1 및 제 2 단자(231, 233)를 터미네이션 시키고, 상기 테스트 프로세서(211)는 상기 테스트 제어신호(TCS)에 기초하여 생성된 상기 커맨드 신호(CMD) 및 데이터(DQ)를 상기 제 1 및 제 2 단자(231, 232)로 제공할 수 있다. 반도체 장치는 상기 제 1 및 제 2 단자(231, 232)를 통해 상기 커맨드 신호(CMD) 및 데이터(DQ)를 수신하고, 제 1 및 제 2 전압 단자(233, 234)를 통해 제 1 및 제 2 내부 전원을 수신하여 노멀 동작을 수행할 수 있다. 본 발명의 실시예에서, 상기 테스트 헤드(110)의 테스트 통신 제어부(111)는 상기 서버 컴퓨터(310)와 통신하고, 서버 컴퓨터(310)로부터 수신된 테스트 명령(TCOM)을 테스트 제어신호(TCS)로서 상기 마더 보드(200)의 상기 테스트 프로세서(211)로 제공한다. 상기 테스트 통신 제어부(111)와 상기 테스트 프로세서(211)는 케이블로 연결될 수 있다. 상기 테스트 명령(TCOM) 및 테스트 제어신호(TCS)는 저주파수의 신호로서 신호 전송을 위해 정교한 케이블을 필요로 하지 않는다. 상기 테스트 프로세서(211)에서 생성된 테스트 신호(TS), 즉, 커맨드 신호(CMD) 및 데이터(DQ)는 실제로 상기 반도체 장치와 통신하는데 사용되는 신호이므로, 높은 주파수를 갖는다. 따라서, 상기 커맨드 신호(CMD) 및 데이터(DQ)를 전송하기 위해서는 고가의 정교한 케이블이 요구된다. 그러나, 상기 마더 보드(200)는 PCB 및 커넥터를 통해 연결되는 상기 프로세싱 보드(210), 상기 릴레이 보드(220) 및 상기 소켓 보드(230)를 구비하므로, 고주파수 신호인 상기 커맨드 신호(CMD) 및 데이터(DQ)를 전송하기 위한 케이블을 구비할 필요가 없다. 본 발명의 실시예에 따른 테스트 장치는 상기 테스트 장치의 구성요소 중 소켓 보드(230)를 변경하여 현재 테스트 되는 반도체 장치와 동일 또는 유사한 인터페이스 신호를 사용하는 다른 반도체 장치를 테스트 할 수 있다. 또한, 상기 테스트 장치는 상기 테스트 장치의 구성요소 중 소켓 보드(230) 및 프로세싱 보드(210)를 변경하여 현재 테스트되고 있는 반도체 장치와 이종의 인터페이스 신호가 필요한 이종의 반도체 장치도 테스트할 수 있다. 따라서, 상기 테스트 헤드(100)의 구조 변경 없더라도 상기 테스트 장치는 다양한 종류의 반도체 장치에 대한 테스트에 호환될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 서버 컴퓨터로부터 테스트 명령을 수신하고, 상기 테스트 명령에 기초하여 복수의 테스트 제어신호를 생성하는 테스트 헤드; 및
    상기 복수의 테스트 제어신호에 기초하여 반도체 장치의 동작을 위한 테스트 신호를 생성하여 상기 반도체 장치로 제공하는 마더 보드를 포함하고,
    상기 마더 보드는 상기 테스트 제어신호에 기초하여 다양한 패턴을 갖는 상기 테스트 신호를 생성하는 프로세싱 보드;
    상기 프로세싱 보드 상에 전기적으로 연결되는 릴레이 보드; 및
    상기 릴레이 보드 상에 전기적으로 연결되고, 적어도 하나 이상의 단자를 포함하며, 상기 적어도 하나 이상의 단자를 통해 수신된 상기 테스트 신호를 상기 반도체 장치로 제공하는 소켓 보드를 포함하며,
    상기 릴레이 보드는 상기 반도체 장치의 기능 테스트 동작에서 상기 적어도 하나 이상의 단자를 터미네이션하고, 상기 반도체 장치의 DC 테스트 동작에서 상기 적어도 하나 이상의 단자를 상기 테스트 헤드와 연결시키는 릴레이 제어부를 포함하는 테스트 장치.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프로세싱 보드는 상기 테스트 제어신호에 기초하여 상기 테스트 신호를 생성하는 테스트 프로세서를 포함하는 테스트 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3 항에 있어서,
    상기 테스트 프로세서는 상기 테스트 제어신호에 기초하여 다양한 패턴을 갖는 패턴 신호를 생성하는 알고리즘 패턴 생성기; 및
    상기 패턴 신호의 펄스 폭과 진폭을 조절하여 상기 테스트 신호를 생성하는 출력 드라이버를 포함하는 테스트 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 테스트 프로세서는 하나의 주문형 반도체 칩인 테스트 장치.
  6. 삭제
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 릴레이 제어부는 릴레이 제어신호에 응답하여 상기 적어도 하나 이상의 단자를 터미네이션 시키는 터미네이션 스위칭부; 및
    상기 릴레이 제어신호에 응답하여 상기 적어도 하나 이상의 단자를 상기 테스트 헤드와 연결하는 DC 테스트 스위칭부를 포함하는 테스트 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 테스트 헤드는 상기 서버 컴퓨터 및 상기 마더 보드와 통신하는 통신 보드를 포함하고,
    상기 통신 보드는 상기 서버 컴퓨터로부터 상기 테스트 명령을 수신하여 상기 복수의 테스트 제어신호를 생성하는 테스트 통신 제어부; 및
    상기 릴레이 제어부와 연결되어 상기 릴레이 제어부로부터 출력되는 전류 또는 전압을 측정하고, 측정 결과를 상기 테스트 통신 제어부로 제공하는 DC 테스트부를 포함하는 테스트 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 테스트 통신 제어부는 상기 측정 결과를 상기 서버 컴퓨터로 피드백하고, 상기 테스트 명령에 기초하여 상기 릴레이 제어신호를 생성하는 테스트 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 테스트 헤드는 서로 다른 전압 레벨을 갖는 복수의 내부 전원을 상기 마더 보드로 공급하는 프로그램 가능한 전원 공급기를 더 포함하는 테스트 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 프로세싱 보드는 상기 릴레이 보드와 PCB 및 커넥터로 연결되고, 상기 릴레이 보드는 상기 소켓 보드와 PCB 및 커넥터로 연결되는 테스트 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11 항에 있어서,
    상기 반도체 장치는 상기 소켓 보드와 연결되고, 상기 적어도 하나 이상의 단자로부터 상기 테스트 신호를 수신하는 테스트 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 테스트 신호는 상기 테스트 명령 및 상기 테스트 제어신호보다 고주파수 신호인 테스트 장치.
  14. 테스트 명령에 기초하여 테스트 제어신호를 생성하는 테스트 헤드; 및
    상기 테스트 제어신호에 기초하여 반도체 장치의 동작을 위한 테스트 신호를 생성하고, 적어도 하나 이상의 단자를 통해 상기 테스트 신호를 상기 반도체 장치로 제공하며, 상기 테스트 헤드와 상기 적어도 하나 이상의 단자 사이에 연결되는 릴레이 제어부를 포함하는 마더 보드를 포함하고,
    상기 릴레이 제어부는 상기 반도체 장치의 기능 테스트 동작에서 상기 적어도 하나 이상의 단자를 터미네이션 시키고, 상기 반도체 장치의 DC 테스트 동작에서 상기 적어도 하나 이상의 단자를 상기 테스트 헤드와 연결시키는 테스트 장치.
KR1020140160787A 2014-11-18 2014-11-18 전자 장치의 테스트 장치 및 시스템 KR102195256B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140160787A KR102195256B1 (ko) 2014-11-18 2014-11-18 전자 장치의 테스트 장치 및 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140160787A KR102195256B1 (ko) 2014-11-18 2014-11-18 전자 장치의 테스트 장치 및 시스템

Publications (2)

Publication Number Publication Date
KR20160059526A KR20160059526A (ko) 2016-05-27
KR102195256B1 true KR102195256B1 (ko) 2020-12-28

Family

ID=56105788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140160787A KR102195256B1 (ko) 2014-11-18 2014-11-18 전자 장치의 테스트 장치 및 시스템

Country Status (1)

Country Link
KR (1) KR102195256B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060736A (ko) 2021-10-28 2023-05-08 장현욱 Bost 보드를 포함한 반도체 테스트 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102581480B1 (ko) 2016-07-27 2023-09-21 삼성전자주식회사 반도체 패키지를 위한 테스트 보드, 테스트 시스템 및 반도체 패키지의 제조 방법
KR101962277B1 (ko) 2018-07-24 2019-03-26 한화시스템(주) 야전시험장비 시스템
KR102201337B1 (ko) * 2019-08-19 2021-01-11 (주) 페스코 전력소자 및 pcb 소자의 열화진단시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008101921A (ja) 2006-10-17 2008-05-01 Yokogawa Electric Corp 半導体テスト装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505677B1 (ko) * 2003-03-15 2005-08-03 삼성전자주식회사 디.유.티(ｄｕｔ) 보드의 소요를 줄일 수 있는 반도체테스터 및 이를 이용한 반도체 소자의 전기적 검사방법.
KR101033962B1 (ko) * 2009-01-08 2011-05-11 주식회사 아이티엔티 반도체 디바이스 테스트 시스템
KR101750927B1 (ko) * 2011-04-15 2017-06-26 삼성전자 주식회사 반도체 테스트 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008101921A (ja) 2006-10-17 2008-05-01 Yokogawa Electric Corp 半導体テスト装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230060736A (ko) 2021-10-28 2023-05-08 장현욱 Bost 보드를 포함한 반도체 테스트 장치

Also Published As

Publication number Publication date
KR20160059526A (ko) 2016-05-27

Similar Documents

Publication Publication Date Title
KR102178541B1 (ko) 교정 장치
TWI345638B (en) Compensation for voltage drop in automatic test equipment
US6724685B2 (en) Configuration for data transmission in a semiconductor memory system, and relevant data transmission method
KR102195256B1 (ko) 전자 장치의 테스트 장치 및 시스템
US7203460B2 (en) Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
CN102818983A (zh) 用于测试集成电路的方法和装置
US20200025824A1 (en) Receiver equalization and stressed eye testing system
US8610449B2 (en) Wafer unit for testing and test system
TWI537575B (zh) 測試積體電路的方法及裝置
US7944223B2 (en) Burn-in testing system
US10613128B2 (en) Testing device and testing method
US8001507B2 (en) Electric circuit and method for adjusting wirelength of clock signal in electric circuit
KR20080114082A (ko) 반도체 칩의 푸르브 테스트장치 및 테스트방법
US20150015269A1 (en) Detection of mis-soldered circuits by signal echo characteristics
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
JP5500632B2 (ja) 断線検出方法及び電子機器
KR20190066482A (ko) 인터포저를 사용하는 번 인 테스트 장치 및 테스트 방법
KR100794147B1 (ko) 반도체 소자 테스터 제어 장치
CN105259491B (zh) 具有自适应功率调整的测试装置与测试方法
KR20100027777A (ko) 반도체 장치의 ｚｑ 캘리브레이션을 위한 구동 저항 측정 회로 및 방법
KR20230060736A (ko) Bost 보드를 포함한 반도체 테스트 장치
US9083348B1 (en) Method and apparatus for tuning delay
JP2012002509A (ja) テストボード
KR101406834B1 (ko) 스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법
JP2015141098A (ja) テストボード、集積回路テスト方法、集積回路装置、および、集積回路テストシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant