KR102153780B1 - 태양 전지의 제조 방법 - Google Patents

태양 전지의 제조 방법 Download PDF

Info

Publication number
KR102153780B1
KR102153780B1 KR1020177019187A KR20177019187A KR102153780B1 KR 102153780 B1 KR102153780 B1 KR 102153780B1 KR 1020177019187 A KR1020177019187 A KR 1020177019187A KR 20177019187 A KR20177019187 A KR 20177019187A KR 102153780 B1 KR102153780 B1 KR 102153780B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
passivation film
solar cell
type silicon
film
Prior art date
Application number
KR1020177019187A
Other languages
English (en)
Other versions
KR20170094373A (ko
Inventor
다카히로 히라마츠
히로유키 오리타
Original Assignee
도시바 미쓰비시덴키 산교시스템 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 filed Critical 도시바 미쓰비시덴키 산교시스템 가부시키가이샤
Publication of KR20170094373A publication Critical patent/KR20170094373A/ko
Application granted granted Critical
Publication of KR102153780B1 publication Critical patent/KR102153780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208—Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661—Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0716—Passivating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 낮은 제조 비용으로, 기판에 대미지를 주지 않고, 높은 생산 효율로, 또한 막질이 양호한 패시베이션막을 성막할 수 있는, 태양 전지의 제조 방법을 제공하는 것을 목적으로 한다. 그리고, 본 발명은 P형 실리콘 기판(4)을 제작하고, 알루미늄을 포함하는 용액을 미스트화하여, 비진공 하에서, 미스트화된 용액을 P형 실리콘 기판(4)의 이면에 대하여 분무함으로써, 산화알루미늄막을 포함하는 이면 패시베이션막(5)을 P형 실리콘 기판(4)의 이면 상에 성막한다. 그 후, P형 실리콘 기판(4) 및 이면 패시베이션막(5)의 계면에 자외광(21)을 조사하는 광조사 처리를 실행한다.

Description

태양 전지의 제조 방법{SOLAR CELL MANUFACTURING METHOD}
본 발명은, 태양 전지의 제조 방법에 관한 것이며, 특히 실리콘 기판 상에 형성되는 패시베이션막의 성막 방법에 관한 것이다.
결정 실리콘 태양 전지의 분야에 있어서, 실리콘 사용량의 저감 및 실리콘 기판에 있어서의 변환 효율의 향상을 목적으로 하고, 실리콘 기판의 박형화가 진행되고 있다. 그러나, 실리콘 기판의 박형화가 진행됨에 따라서, 변환 효율의 저하가 현저해진다. 이것은, 예를 들어 도전성을 갖는 실리콘 기판의 표면에 많이 존재하는 결함이 주된 요인이 되며, 광조사에 의해 발생한 소수 캐리어(P형의 경우에는 전자)의 수명(라이프 타임)이 감소하기 때문이다. 즉, 이 소수 캐리어의 소실을 저감시키는 것이, 태양 전지의 변환 효율을 향상시키는 것으로 연결된다.
캐리어의 라이프 타임 저감을 억제하기 위해서, 일반적으로, 실리콘 기판의 표면 상에 패시베이션막이 성막된다. 각종 패시베이션막 중에서도, P형 실리콘 기판에 대하여 높은 패시베이션 효과(라이프 타임 저감의 억제 기능)를 갖는 산화알루미늄막이 주목받고 있다.
산화알루미늄막은 막 중에 부의 고정 전하를 갖고, 이 고정 전하에 의해 발생하는 전계 효과에 의해, 패시베이션 효과를 발생시킨다는 것이 알려져 있다. 즉, P형 실리콘 기판의 표면 상에 부의 고정 전하를 갖는 산화알루미늄막을 포함하는 패시베이션막을 형성함으로써, 소수 캐리어인 전자의 기판 표면으로의 확산을 억제하고, 결과로서 캐리어의 소실을 방지할 수 있다.
또한, P형 실리콘 기판에 대하여, 패시베이션막인 산화알루미늄막을 성막하는 방법으로서 미스트법을 채용한 방법이, 예를 들어 특허문헌 1의 태양 전지의 제조 방법으로서 개시되어 있다. 이 제조 방법은 미스트법에 의해 패시베이션막을 성막함으로써, 낮은 제조 비용으로, 실리콘 기판에 대미지를 주지 않고, 높은 생산 효율로, 패시베이션막을 성막한다고 하는 효과를 발휘하고 있다.
국제 공개 제2015/004767호 팸플릿
그러나, 미스트법으로 패시베이션막을 성막하는 경우, ALD(Atomic Layer Deposition)법이나 플라즈마 CVD(Chemical Vapor Deposition)법 등으로 패시베이션막을 성막하는 경우와 비교하여, 막질이 떨어질 가능성이 있다는 문제점이 있었다.
본 발명에서는, 상기와 같은 문제점을 해결하고, 낮은 제조 비용으로, 기판에 대미지를 주지 않고, 높은 생산 효율로, 또한 막질이 양호한 패시베이션막을 성막할 수 있는, 태양 전지의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 있어서의 태양 전지의 제조 방법은, (a) 한쪽 주면 및 다른 쪽 주면을 갖는 실리콘 기판(4)을 제작하는 스텝과, (b) 금속 원소를 포함하는 용액(14)을 미스트화하는 스텝과, (c) 비진공 하에서, 상기 미스트화된 상기 용액을, 상기 실리콘 기판의 한쪽 주면에 대하여 분무함으로써, 금속 산화막을 포함하는 패시베이션막(5)을 상기 실리콘 기판의 한쪽 주면 상에 성막하는 스텝과, (d) 상기 패시베이션막이 형성된 상기 실리콘 기판을 사용하여 태양 전지 구조를 제작하는 스텝과, (e) 상기 패시베이션막과 상기 실리콘 기판의 계면에 소정의 광(21)을 조사하는 광조사 처리를 행하는 스텝을 구비하고 있다.
본 발명에 있어서의 태양 전지의 제조 방법은, 스텝(b), (c)를 실행하여, 금속 산화막을 포함하는 패시베이션막을 실리콘 기판의 한쪽 주면 상에 성막함으로써, 낮은 제조 비용으로, 실리콘 기판에 대미지를 주지 않고, 높은 생산 효율로, 패시베이션막을 성막할 수 있다.
또한, 청구항 1에 기재된 본원 발명은, 스텝(e)에 의한 광조사 처리에 의해, 라이프 타임을 향상시킨 양질의 패시베이션막을 얻을 수 있다.
본 발명의 목적, 특징, 국면 및 이점은, 이하의 상세한 설명과 첨부 도면에 의해, 보다 명백해진다.
도 1은, 실시 형태에서 제조되는 태양 전지 구조를 나타낸 단면도이다.
도 2는, 실시 형태에 있어서의 패시베이션막의 성막 방법을 실현하기 위한 성막 장치의 구성을 나타낸 설명도이다.
도 3은, 실시 형태 1의 자외광에 의한 광조사 처리 상황을 나타낸 단면도이다.
도 4는, 실시 형태 1에 의한 태양 전지의 제조 방법 효과를 나타낸 그래프이다.
도 5는, 실시 형태 2에 의한 태양 전지의 제조 방법 효과를 나타낸 그래프이다.
(태양 전지 구조)
도 1은, 본 실시 형태(실시 형태 1, 실시 형태 2)인 태양 전지의 제조 방법으로 제조되는 태양 전지 구조를 나타낸 단면도이다.
도 1에 나타낸 바와 같이, P형의 도전형을 갖는 실리콘 기판(4)(이하, 「P형 실리콘 기판(4)」이라고 칭함)의 표면(다른 쪽 주면) 상에 N형의 도전형을 갖는 실리콘층(3)(이하, 「N형 실리콘층(3)」이라고 칭함)이 형성되어 있다. 또한, 도 1에서는 P형 실리콘 기판(4)의 표면이 상면, 이면이 하면이 되는 형태로 나타나 있다.
또한, N형 실리콘층(3)의 표면에는, 투명성을 갖는 표면 패시베이션막(2)이 형성되어 있다. 표면 패시베이션막(2)으로서, 예를 들어 실리콘 산화막 또는 실리콘 질화막, 산화알루미늄막, 또는 그들을 포함하는 적층막 등을 생각할 수 있다. 그리고, 표면 패시베이션막(2)의 일부를 관통하여, N형 실리콘층(3)의 표면 상에 표면 전극(1)이 선택적으로 형성됨으로써, 표면 전극(1)은 N형 실리콘층(3)과 전기적으로 접속된다.
또한, P형 실리콘 기판(4)의 이면(한편 주면) 상에는, 이면 패시베이션막(5)이 형성되어 있다. 이 이면 패시베이션막(5)으로서, 산화알루미늄막 또는, 산화알루미늄막과 실리콘 질화막의 적층막을 채용하고 있다. 그리고, 이면 패시베이션막(5)의 일부를 관통하여 P형 실리콘 기판(4)의 이면 상에 직접 형성됨과 함께, 이면 패시베이션막(5)의 이면 상에 걸쳐 이면 전극(6)이 형성된다. 따라서, 이면 전극(6)은 P형 실리콘 기판(4)과 전기적으로 접속된다.
도 1에 나타낸 태양 전지 구조에 있어서, 표면 패시베이션막(2)측으로부터 입사하여, N형 실리콘층(3) 및 P형 실리콘 기판(4) 사이에 있어서의 PN 접합부에 도달한 광에 의해 캐리어가 발생되고며, 발전되고, 당해 발전된 전기가 전극(1, 6)으로부터 취출된다.
상기와 같이, 캐리어의 라이프 타임의 저감을 억제하기 위해서, 패시베이션막(2, 5)이 형성된다. 즉, N형 실리콘층(3)의 표면 또는 P형 실리콘 기판(4)의 이면에 있어서 결함(격자 결함 등)이 많이 발생하고 있으며, 당해 결함을 통해 광조사에 의해 발생한 소수 캐리어가 재결합된다. 그래서, N형 실리콘층(3)의 표면 상 및 P형 실리콘 기판(4)의 이면 상에 표면 패시베이션막(2) 및 이면 패시베이션막(5)을 형성함으로써, 캐리어의 재결합을 억제하고, 결과로서 캐리어의 라이프 타임을 향상시킬 수 있다.
본 발명은, 태양 전지의 제조 방법에 있어서, P형 실리콘 기판(4)의 이면 상에 형성되는 이면 패시베이션막(5)의 막질 향상에 관한 것이고, 이하, 본 발명을 그 실시 형태를 나타낸 도면에 기초하여 구체적으로 설명한다.
<실시 형태 1>
도 2는, 본 실시 형태(실시 형태 1, 실시 형태 2)에 있어서의 이면 패시베이션막(5)의 성막 방법을 실현하기 위한 성막 장치의 개략 구성을 나타낸 설명도이다.
도 2에 나타낸 바와 같이, 본 실시 형태의 성막 방법에서 사용하는 성막 장치는, 반응 용기(11), 반응 용기(11)를 가열하는 가열기(13), (재료)용액(14)을 수용하는 용액 용기(15), 및 용액 용기(15) 내의 용액(14)을 미스트화하는 미스트화기(16)로 구성되어 있다.
이와 같은 구성에 있어서, 미스트화기(16)에 의해 미스트화된 용액(14)을 경로 L1을 통해, 반응 용기(11) 내의 P형 실리콘 기판(4)의 이면 상에 분무함으로써, P형 실리콘 기판(4)의 이면 상에 산화알루미늄막을 포함하는 이면 패시베이션막(5)을 성막할 수 있다. 이 때, P형 실리콘 기판(4)은, 이면이 상면, 표면이 하면이 되는 형태로, 반응 용기(11) 내의 가열기(13) 상에 적재된다.
즉, 가열기(13) 상에 P형 실리콘 기판(4)이 적재되어 있는 상태에서, 대기압하의 반응 용기(11) 내에, 미스트(입경이 작은 액상의 용액(14))가 공급되고, 소정의 반응에 의해, P형 실리콘 기판(4)의 이면 상에는 이면 패시베이션막(5)이 성막된다.
가열기(13)는, 히터 등이며, 당해 가열기(13)에 적재된 P형 실리콘 기판(4)을 가열할 수 있다. 도시하지 않은 외부 제어부에 의해, 성막시에는, 산화알루미늄막으로 구성되는 이면 패시베이션막(5)의 성막에 필요한 온도에 도달할 때까지 가열기(13)는 가열된다.
용액 용기(15) 내에는, 이면 패시베이션막(5)을 성막하기 위한 재료 용액이 되는 용액(14)이 충전되어 있다. 이 용액(14)에는, 금속원으로서, 알루미늄(Al) 원소가 포함되어 있다.
미스트화기(16)로서, 예를 들어 초음파 무화 장치를 채용할 수 있다. 초음파 무화 장치인 미스트화기(16)는, 용액 용기(15) 내의 용액(14)에 대하여 초음파를 인가함으로써, 용액 용기(15) 내의 용액(14)을 미스트화시킨다. 미스트화된 용액(14)은, 경로 L1을 통해, 반응 용기(11) 내의 P형 실리콘 기판(4)의 이면(상면)을 향해 공급된다.
반응 용기(11) 내에 미스트 형상의 용액(14)이 공급되면, 가열 중인 대기압하의 P형 실리콘 기판(4)의 이면 상에 있어서, 용액(14)이 반응하고, P형 실리콘 기판(4)의 이면 상에 이면 패시베이션막(5)이 성막된다. 또한, 반응 용기(11)에서 미반응된 용액(14)은, 경로 L2를 통해, 반응 용기(11) 밖으로 상시(연속적으로) 배출된다.
(제조 방법)
이어서, 실시 형태 1의 태양 전지의 제조 방법(특히, 이면 패시베이션막(5)(산화알루미늄막)의 성막 방법)에 대하여 설명한다.
먼저, 구성 재료를 결정 실리콘으로 한 실리콘 기판에 대하여 소정의 불순물을 도입함으로써, P형의 도전형을 갖는 P형 실리콘 기판(4)을 제작한다. 그리고, 이 P형 실리콘 기판(4)을, 반응 용기(11) 내의 가열기(13) 상에 적재한다. 이 때, P형 실리콘 기판(4)은, 이면이 상면, 표면이 하면이 되는 형태로 가열기(13) 상에 적재되고, 반응 용기(11) 내는 대기압으로 설정된다. 이와 같이, 이면 및 표면(한편 주면 및 다른 쪽 주면)을 갖는 P형 실리콘 기판(4)이 제작된다.
그리고, 가열기(13)에 의해, 가열기(13) 상에 적재되어 있는 P형 실리콘 기판(4)은, 산화알루미늄막을 포함하는 이면 패시베이션막(5)의 성막 온도에 달할 때까지 가열되고, 성막 온도로 P형 실리콘 기판(4)의 온도는 유지되고 있다.
한편, 용액 용기(15) 내에서, 미스트화기(16)에 의해, 용액(14)은 미스트화된다. 미스트화된 용액(14)(입경이 작은 액상의 용액(14))은, 경로 L1을 통해, 정류되고, 반응 용기(11) 내에 공급된다. 여기서, 용액(14)에는, 알루미늄이 금속원으로서 함유되어 있다. 이와 같이, 금속 원소인 알루미늄을 포함하는 용액(14)(재료 용액)을 미스트화한다.
대기압 하에 있어서 가열 상태에 있는 P형 실리콘 기판(4)의 이면에, 정류된 미스트 형상의 용액(14)이 공급된다. 가열 상태의 P형 실리콘 기판(4)의 이면에 미스트 형상의 용액(14)이 분무되면, P형 실리콘 기판(4)의 이면 상에는, 산화알루미늄막을 포함하는 이면 패시베이션막(5)이 성막된다. 이와 같이, 대기압하(비진공 하)에서, 미스트화된 용액(14)을, P형 실리콘 기판(4)의 이면에 대하여 분무함으로써, 금속 산화막인 산화알루미늄을 포함하는 이면 패시베이션막(5)을 P형 실리콘 기판(4)의 이면 상에 성막하고 있다.
그 후, 이면 패시베이션막(5)(산화알루미늄막)이 성막된 P형 실리콘 기판(4)을 사용하여, 도 1에 나타낸 태양 전지 구조를 제작한다. 일반적으로는, 이면 패시베이션막(5)은, 표면 패시베이션막(2) 및 N형 실리콘층(3) 형성 후에 형성되고, 그 후, 표면 전극(1) 및 이면 전극(6)이 형성된다. 또한, 표면 패시베이션막(2) 및 이면 패시베이션막(5)의 성막 순서는 반대로 해도 된다.
도 3은, 실시 형태 1의 자외광(21)에 의한 광조사 처리 상황을 나타낸 단면도이다. 동도에 나타낸 바와 같이, P형 실리콘 기판(4)의 표면이 상면이 되는 형태로, 태양 전지 구조의 표면 상(P형 실리콘 기판(4)의 표면 상)으로부터 365nm의 파장을 갖는 자외광(21)(소정의 광)을 30초간 조사하는 광조사 처리를 실행한다. 이와 같이, 태양 전지 구조의 표면 상으로부터 표면 패시베이션막(2) 및 N형 실리콘층(3)을 통과시켜, P형 실리콘 기판(4) 및 패시베이션막(5)의 계면에 자외광(21)을 조사하는 광조사 처리를 행하는, 자외광(21)을 사용한 광조사 처리에 의해, 실시 형태 1의 태양 전지는 완성된다.
이상과 같이, 실시 형태 1의 태양 전지의 제조 방법에 있어서의 이면 패시베이션막(5)(산화알루미늄막)의 성막 방법은, 미스트법(즉, 대기압 하에 있어서, 액상의 용액(14)을 분무하는 성막 방법)에 의해, P형 실리콘 기판(4)의 이면 상에 이면 패시베이션막(5)을 성막하고 있다.
이와 같이, 실시 형태 1에서는, CVD법이나 ALD법 등, 기화된 원료를 P형 실리콘 기판(4)에 공급하여, 산화알루미늄막을 포함하는 이면 패시베이션막(5)을 성막하고 있는 것이 아니라, 미스트화된 액상의 용액(14)을, P형 실리콘 기판(4)에 분무하여, 이면 패시베이션막(5)을 성막하고 있다. 여기서, 상술한 바와 같이, 용액(14)에는 알루미늄 원소가 포함되어 있다. 따라서, TMA(Tri-Methyl-Aluminum) 등의 고가이며 취급이 곤란한 재료를 사용하지 않고, 안전하며 취급이 용이한 재료에 의해, P형 실리콘 기판(4)의 이면 상에 산화알루미늄막을 포함하는 이면 패시베이션막(5)을 성막할 수 있다.
또한, 실시 형태 1에서는, 대기압 하에 있어서의 성막 처리이므로, 진공 처리 등이 불필요해져, 제조 비용의 저감을 도모할 수도 있다. 덧붙여, 실시 형태 1에서는, P형 실리콘 기판(4)에 미스트 형상의 용액(14)을 분무함으로써, 성막 처리가 실시되고 있다. 따라서, 성막 처리에 있어서, P형 실리콘 기판(4)에 대하여 플라스마 등의 조사에 의한 대미지를 주는 일도 없다.
또한, 미스트법에 의한 이면 패시베이션막(5)의 성막 속도가 10 내지 15nm/min이며, ALD법 등에 의한 산화알루미늄막의 성막 속도와 비교하여, 5배 이상 빠르다. 따라서, 실시 형태 1의 이면 패시베이션막(5)의 성막 방법을 채용함으로써, 생산 효율의 향상도 도모할 수 있다.
덧붙여, 실시 형태 1에서는, 이면 패시베이션막(5) 및 P형 실리콘 기판(4)의 계면에 대하여 자외광(21)을 조사하는 광조사 처리를 실행하고 있다.
도 4는, 실시 형태 1에 있어서의 상기 광조사 처리에 의한 효과를 나타낸 그래프이다. 동도에 있어서, 이면 패시베이션막(5)의 성막 후(광조사(처리) 전)의 라이프 타임값을 측정하고, 그 후, 365nm의 파장을 갖는 자외광(21)을 30초간 조사하는 광조사 처리를 행하고, 다시 라이프 타임값을 측정한 측정 결과를 나타내고 있다. 도 4에서는, 성막 후(광조사 전)의 라이프 타임값을 규격화값 “1”로 한 실효 라이프 타임값을 나타내고 있다.
도 4에 나타낸 바와 같이, 광조사 후에는 실효 라이프 타임값이 “2.3” 정도로 상승하고 있음을 알 수 있다. 이와 같이, 실시 형태 1에 있어서의 태양 전지의 제조 방법으로 제조된 이면 패시베이션막(5)의 패시베이션 효과(라이프 타임 저감의 억제 기능)를 대폭으로 향상시키고 있음을 알 수 있다.
상술한 바와 같이, 실시 형태 1의 태양 전지의 제조 방법은, 미스트화된 알루미늄의 (재료) 용액(14)을 P형 실리콘 기판(4)의 이면에 대하여 분무하여, 산화알루미늄막을 포함하는 패시베이션막(5)을 성막함으로써, 낮은 제조 비용으로, 기판에 대미지를 주지 않고, 높은 생산 효율로, 이면 패시베이션막(5)을 성막할 수 있다.
또한, 이면 패시베이션막(5)의 성막 후에 행하는 자외광(21)에 의한 광조사 처리에 의해, 실효 라이프 타임값을 대폭으로 향상시킨, 막질이 양호한 패시베이션막(5)을, 태양 전지의 완성 단계에 있어서 얻을 수 있다.
또한, 자외광(21)을 광조사 처리에 사용함으로써, 비교적 단시간(도 4의 예에서는 30초간)의 광조사 시간에 의해, 패시베이션막(5)의 막질 향상을 도모할 수 있다.
또한, 도 4에서 나타낸 예에서는 자외광(21)을 30초간 조사한 예를 나타냈지만, 확실하게 이면 패시베이션막(5)의 실효 라이프 타임값의 향상을 도모하기 위해, 1초 이상의 광조사 시간을 설정하는 것이 바람직하다.
<실시 형태 2>
태양 전지를 완성할 때, 표면 전극(1) 및 이면 전극(6)의 형성시에 있어서의 소성 처리는 일반적으로 불가결한 처리가 된다. 예를 들어, 표면 전극(1) 및 이면 전극(6)을 형성할 때, 금속을 주성분으로 하는 전극 재료를 도포한 후, 소성 처리를 실행하고 있다.
실시 형태 1에서는 상술한 전극 형성시의 소성 처리의 유무를 고려하지 않고, 이면 패시베이션막(5)의 성막 후에 광조사 처리를 행하는 방법을 설명하였다. 즉, 실시 형태 1은, 대략 이하의 스텝(1) 및 (2)를 실행하는 태양 전지의 제조 방법이다.
(1) P형 실리콘 기판(4)을 제작하고, 알루미늄을 포함하는 용액(14)을 미스트화하여, 비진공 하에서, 미스트화된 용액(14)을 P형 실리콘 기판(4)의 이면에 대하여 분무함으로써, 산화알루미늄막을 포함하는 패시베이션막(5)을 P형 실리콘 기판(4)의 이면 상에 성막한다.
(2) P형 실리콘 기판(4) 및 이면 패시베이션막(5)의 계면에 자외광(21)을 조사하는 광조사 처리를 실행한다.
그러나, 태양 전지를 구성하는 표면 전극(1) 및 이면 전극(6)의 형성시에, 상술한 소성 처리는 실질적으로는 불가결한 처리가 된다. 즉, 도 1에서 나타낸 태양 전지 구조를 얻는 공정에 있어서, P형 실리콘 기판(4)의 표면측 및 이면측에 표면 전극(1)(다른 쪽 전극) 및 이면 전극(6)(한쪽 전극)을 형성하는 스텝을 포함하고, 이 스텝에는, 소정의 소성 온도에서 소성시키는 소성 처리를 포함하고 있다.
실시 형태 2에서는, 상술한 표면 전극(1) 및 이면 전극(6) 형성시의 소성 처리의 영향을 고려한 광조사 처리를 행하는 태양 전지의 제조 방법이며, 대략 이하의 스텝(1), (3) 및 (2)'를 거쳐서 실행된다.
(1) 실시 형태 1과 동일하게, P형 실리콘 기판(4)을 제작하고, 알루미늄을 포함하는 용액(14)을 미스트화하여, 비진공 하에서, 미스트화된 용액(14)을 P형 실리콘 기판(4)의 이면에 대하여 분무함으로써, 산화알루미늄막을 포함하는 패시베이션막(5)을 P형 실리콘 기판(4)의 이면 상에 성막한다.
(3) 표면 전극(1) 및 이면 전극(6)을 형성하여 도 1에서 나타낸 태양 전지 구조를 얻는다. 이 때, 표면 전극(1) 및 이면 전극(6)의 형성시에 500℃ 이상의 소성 온도에서 소성 처리를 실행한다.
(2)' 상기 (3)의 소성 처리 후에, P형 실리콘 기판(4) 및 이면 패시베이션막(5)의 계면에 자외광(21)을 조사하는 광조사 처리를 실행한다.
도 5는 실시 형태 2의 태양 전지의 제조 방법에 의한 효과를 나타낸 그래프이다. 동도에 있어서, 이면 패시베이션막(5)의 성막 후(광조사 전)의 라이프 타임값을 측정하고, 그 후, 대기압 하에서 소성 온도 800℃, 소성 시간 10초의 열처리인 소성 처리를 실행하여, 소성(처리) 후의 라이프 타임값을 측정하고, 그 후, 실시 형태 1과 동일하게, 365nm의 파장을 갖는 자외광(21)을 30초간 조사하는 광조사 처리를 행하여, 라이프 타임값을 측정하고 있다. 도 5에서는, 성막 후(광조사 전)의 라이프 타임값을 규격화값 “1”로 한 실효 라이프 타임값을 나타내고 있다.
도 5에 나타낸 바와 같이, 광조사 후에는 실효 라이프 타임값이 “2.0” 정도로 상승하고 있음을 알 수 있다. 즉, 소성 처리 직후에 실효 라이프 타임값이 “1.0”으로부터 “0.5” 정도로 저하되고 있지만, 그 후의 광조사 처리에 의해 실효 라이프 타임값을 소성 처리 전의 “1.0”을 대폭으로 상회하는 “2.0”으로 향상시키고 있다.
이와 같이, 실시 형태 2의 태양 전지의 제조 방법은, 태양 전지의 제조 공정에서 실질적으로 불가결한 표면 전극(1) 및 이면 전극(6) 형성용의 소성 처리(스텝(3))의 실행에 의해, 스텝(1)에서 형성한 이면 패시베이션막(5)의 막질을 나타내는 실효 라이프 타임값은 일시적으로 저하되지만, 그 후에 스텝(2)'의 광조사 처리를 실행함으로써, 스텝(2)'의 실행 전의 상태보다, 이면 패시베이션막(5)의 막질을 대폭으로 향상시킬 수 있다.
이 때, 500℃ 이상의 소성 온도인 800℃의 소성 온도에서 소성 처리가 실행되는 상황 하에 있어서도, 이면 패시베이션막(5)의 막질의 향상을 도모할 수 있다.
<기타>
또한, 상술한 실시 형태 1 및 실시 형태 2에서는, 광조사 처리에 사용하는 광(소정의 광)으로서 자외광(21)을 사용한 예를 나타냈지만, 다른 종류의 광을 사용해도 된다. 예를 들어, 광의 광자 에너지가 1.1eV 이상(파장 1100nm 이하)의 광, 즉, P형 실리콘 기판(4) 및 이면 패시베이션막(5)의 계면에의 광조사를 실현하기 위해, P형 실리콘 기판(4)에 있어서의 결정 실리콘이 흡수할 수 있는 광을, 자외광(21) 대신에 사용해도 된다.
이와 같이, 실시 형태 1 또는 실시 형태 2의 태양 전지의 제조 방법에 있어서의 광조사 처리로서, 결정 실리콘이 흡수할 수 있는, 광의 광자 에너지가 1.1eV 이상(파장 1100nm 이하)의 광을 사용한 광조사 처리를 채용해도, 이면 패시베이션막(5)의 막질 향상을 도모할 수 있다.
또한, 실시 형태 1 또는 실시 형태 2의 태양 전지의 제조 방법에 있어서의 광조사 처리에 사용하는 광으로서, 태양광 또는 AM1.5를 갖는 의사 태양의 광을 사용함으로써, 비교적 저렴하게 이면 패시베이션막(5)의 막질 향상을 도모할 수 있다.
또한, 실시 형태 2의 태양 전지의 제조 방법에 있어서, 소성 처리(스텝(3))와 광조사 처리(스텝(2)')의 실행 순서를 반대로 한 경우, 실시 형태 2와 같이 이면 패시베이션막(5)의 막질의 대폭적인 향상은 기대할 수 없지만, 광조사 처리를 행하지 않는 종래의 제조 방법에 비해 이면 패시베이션막(5)의 막질의 향상을 도모하는 효과를 얻을 수는 있음은 물론이다.
본 발명은 상세하게 설명되었지만, 상기한 설명은, 모든 국면에 있어서, 예시이며, 본 발명이 그에 한정되는 것은 아니다. 예시되지 않은 무수한 변형예가, 본 발명의 범위로부터 벗어나지 않고 상정될 수 있는 것으로 이해된다.
4: P형 실리콘 기판
5: 이면 패시베이션막
11: 반응 용기
13: 가열기
14: (원료) 용액
15: 용액 용기
16: 미스트화기
21: 자외광
L1, L2: 경로

Claims (9)

  1. (a) 한쪽 주면 및 다른 쪽 주면을 갖는 실리콘 기판을 제작하는 스텝과,
    (b) 금속 원소를 포함하는 용액을 미스트화하는 스텝과,
    (c) 비진공 하에서, 상기 미스트화된 상기 용액을, 상기 실리콘 기판의 한쪽 주면에 대하여 분무함으로써, 금속 산화막을 포함하는 패시베이션막을 상기 실리콘 기판의 한쪽 주면 상에 성막하는 스텝과,
    (d) 상기 패시베이션막이 형성된 상기 실리콘 기판을 사용하여 태양 전지 구조를 제작하는 스텝과,
    (e) 상기 패시베이션막과 상기 실리콘 기판의 계면에 소정의 광을 조사하는 광조사 처리를 행하는 스텝을 구비하고,
    상기 스텝(d)는,
    (d-1) 상기 실리콘 기판의 한쪽 주면측 및 다른 쪽 주면측에 한쪽 전극 및 다른 쪽 전극을 형성하는 스텝을 포함하고, 상기 스텝(d-1)은 소정의 소성 온도에서 소성시키는 소성 처리를 포함하고,
    상기 스텝(e)는 상기 스텝(d) 후에 실행되고,
    상기 스텝(e)에 있어서의 상기 소정의 광은, 광자 에너지가 1.1eV 이상인 광, AM1.5를 갖는 의사 태양의 광, 및 365nm의 파장을 갖는 자외광 중 어느 하나의 광을 포함하는,
    태양 전지의 제조 방법.
  2. 제1항에 있어서,
    상기 금속 원소는 알루미늄이며,
    상기 금속 산화막은 산화알루미늄인,
    태양 전지의 제조 방법.
  3. 제1항에 있어서,
    상기 실리콘 기판은, 구성 재료의 결정 실리콘이 P형의 도전성을 갖는 실리콘 기판인,
    태양 전지의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 스텝(e)에 있어서의, 상기 소정의 광은, 365nm의 파장을 갖는 자외광이며, 상기 자외광의 조사 시간은 1초 이상인,
    태양 전지의 제조 방법.
  8. 제1항에 있어서,
    상기 스텝(d-1)에 있어서의 상기 소정의 소성 온도는 500℃ 이상인,
    태양 전지의 제조 방법.
  9. 삭제
KR1020177019187A 2015-03-09 2015-03-09 태양 전지의 제조 방법 KR102153780B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/056801 WO2016143025A1 (ja) 2015-03-09 2015-03-09 太陽電池の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025763A Division KR20180101639A (ko) 2015-03-09 2015-03-09 태양 전지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170094373A KR20170094373A (ko) 2017-08-17
KR102153780B1 true KR102153780B1 (ko) 2020-09-08

Family

ID=56878806

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177019187A KR102153780B1 (ko) 2015-03-09 2015-03-09 태양 전지의 제조 방법
KR1020187025763A KR20180101639A (ko) 2015-03-09 2015-03-09 태양 전지의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187025763A KR20180101639A (ko) 2015-03-09 2015-03-09 태양 전지의 제조 방법

Country Status (7)

Country Link
US (1) US10636919B2 (ko)
JP (1) JP6360250B2 (ko)
KR (2) KR102153780B1 (ko)
CN (1) CN107360730B (ko)
DE (1) DE112015006280T5 (ko)
TW (1) TWI607578B (ko)
WO (1) WO2016143025A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155635A1 (ja) * 2010-06-08 2011-12-15 住友金属鉱山株式会社 金属酸化物膜の製造方法及び金属酸化物膜、それを用いた素子、金属酸化物膜付き基板並びにそれを用いたデバイス
WO2015004767A1 (ja) * 2013-07-11 2015-01-15 東芝三菱電機産業システム株式会社 太陽電池の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63206372A (ja) * 1987-02-24 1988-08-25 株式会社豊田中央研究所 セラミツクス部材の表面改質層形成法
JPH05259156A (ja) * 1992-03-16 1993-10-08 Fujitsu Ltd 半導体装置の製造方法
JP2005029408A (ja) * 2003-07-09 2005-02-03 Nippon Shokubai Co Ltd 金属酸化物膜の形成方法
JP4613587B2 (ja) * 2004-08-11 2011-01-19 株式会社明電舎 酸化膜形成方法とその装置
JP4481869B2 (ja) * 2005-04-26 2010-06-16 信越半導体株式会社 太陽電池の製造方法及び太陽電池並びに半導体装置の製造方法
US20080105161A1 (en) * 2006-11-02 2008-05-08 Tohoku Ricoh Co.,Ltd. Active energy beam-curable ink for screen printing
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
WO2010035313A1 (ja) * 2008-09-24 2010-04-01 東芝三菱電機産業システム株式会社 金属酸化膜の成膜方法および金属酸化膜の成膜装置
CN101383382A (zh) * 2008-10-09 2009-03-11 中国科学院电工研究所 一种用于晶硅太阳电池的复合钝化减反膜及其制备方法
TWI518736B (zh) * 2010-03-31 2016-01-21 Ａｔｓ自動模具系統股份有限公司 光產生系統及其方法
KR20130064659A (ko) * 2011-12-08 2013-06-18 제일모직주식회사 태양전지 전극용 페이스트 조성물 및 이로부터 제조된 전극
KR20130078667A (ko) * 2011-12-30 2013-07-10 금오공과대학교 산학협력단 실리콘 태양전지의 전면전극 형성용 무기첨가제 및 이를 이용하여 제조된 실리콘 태양전지
GB201209694D0 (en) * 2012-05-31 2012-07-18 Dow Corning Passivation of silicon dielectric interface
CN102945894A (zh) * 2012-12-03 2013-02-27 天威新能源控股有限公司 一种晶体硅太阳能电池氧化铝钝化膜和背电极的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155635A1 (ja) * 2010-06-08 2011-12-15 住友金属鉱山株式会社 金属酸化物膜の製造方法及び金属酸化物膜、それを用いた素子、金属酸化物膜付き基板並びにそれを用いたデバイス
WO2015004767A1 (ja) * 2013-07-11 2015-01-15 東芝三菱電機産業システム株式会社 太陽電池の製造方法

Also Published As

Publication number Publication date
TWI607578B (zh) 2017-12-01
DE112015006280T5 (de) 2018-01-18
US20180269340A1 (en) 2018-09-20
KR20170094373A (ko) 2017-08-17
JP6360250B2 (ja) 2018-07-18
KR20180101639A (ko) 2018-09-12
US10636919B2 (en) 2020-04-28
TW201633557A (zh) 2016-09-16
CN107360730A (zh) 2017-11-17
WO2016143025A1 (ja) 2016-09-15
CN107360730B (zh) 2020-03-24
JPWO2016143025A1 (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6360340B2 (ja) 太陽電池モジュールの製造方法
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
TW201515244A (zh) 太陽電池及太陽電池模組
US20100230771A1 (en) Methods and arrangement for diffusing dopants into silicon
JP2015050277A (ja) 太陽電池およびその製造方法
Jeon et al. Passivation effect of tunnel oxide grown by N2O plasma for c-Si solar cell applications
JP6688244B2 (ja) 高効率太陽電池の製造方法及び太陽電池セルの製造システム
TWI650872B (zh) 太陽能電池及其製造方法、太陽能電池模組及太陽能電池發電系統
TWM517422U (zh) 具有局部鈍化的異質接面太陽能電池結構
US9954135B2 (en) Solar cell manufacturing method
KR102153780B1 (ko) 태양 전지의 제조 방법
TWI675490B (zh) 製造太陽能電池的方法
JP2006344883A (ja) 太陽電池の製造方法
US20190386158A1 (en) Plasma-curing of light-receiving surfaces of solar cells
US20120295391A1 (en) Method of manufacturing a solar cell
JP6076814B2 (ja) 太陽電池の製造方法
JP5516611B2 (ja) 太陽電池の製造方法及び太陽電池
US20160300977A1 (en) Substrate of photoelectric conversion device and method of manufacturing the same
CN117766623A (zh) 一种太阳电池的制备方法、太阳电池及光伏组件
KR20120131643A (ko) 고효율 태양전지 제조방법
Hsieh et al. Plasmonic optical enhancement of solar module
JP2017059763A (ja) 光電変換素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101003710; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180905

Effective date: 20200130

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant