JP2017059763A - 光電変換素子及びその製造方法 - Google Patents

光電変換素子及びその製造方法 Download PDF

Info

Publication number
JP2017059763A
JP2017059763A JP2015185469A JP2015185469A JP2017059763A JP 2017059763 A JP2017059763 A JP 2017059763A JP 2015185469 A JP2015185469 A JP 2015185469A JP 2015185469 A JP2015185469 A JP 2015185469A JP 2017059763 A JP2017059763 A JP 2017059763A
Authority
JP
Japan
Prior art keywords
amorphous semiconductor
photoelectric conversion
conversion element
semiconductor region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015185469A
Other languages
English (en)
Inventor
雄太 松本
Yuta Matsumoto
雄太 松本
親扶 岡本
Chikao Okamoto
親扶 岡本
潤 斉藤
Jun Saito
潤 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015185469A priority Critical patent/JP2017059763A/ja
Priority to PCT/JP2016/073871 priority patent/WO2017047310A1/ja
Publication of JP2017059763A publication Critical patent/JP2017059763A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

【課題】向上したパッシベーション特性を有する光電変換素子を提供する。【解決手段】光電変換素子１は、半導体基板１１の第２の表面１１ｂ上に設けられたトンネル誘電体層２０と、トンネル誘電体層２０上に設けられるとともに、ｉ型を有する第１の非晶質半導体層１５と、トンネル誘電体層２０上に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域１６と、トンネル誘電体層２０上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域１７とを備える。第１の非晶質半導体領域１６は第１の導電型を有する第１の不純物を含む。第２の非晶質半導体領域１７は第２の導電型を有する第２の不純物を含む。第１の非晶質半導体層１５、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７は、連続して延在する１つの層を構成する。【選択図】図２

Description

本発明は、光電変換素子及びその製造方法に関する。
太陽光などの光エネルギーを電気エネルギーに変換する光電変換素子が知られている（たとえば特許文献１参照）。
特開２０１２−２８７１８号公報
しかし、特許文献１に記載の光電変換素子は、十分なパッシベーション特性を有していない。本発明は、上記の課題を鑑みてなされたものであり、その目的は、向上したパッシベーション特性を有する光電変換素子及びその製造方法を提供することである。
本発明の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられたトンネル誘電体層と、トンネル誘電体層上に設けられるとともに、ｉ型を有する第１の非晶質半導体層と、トンネル誘電体層上に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域と、トンネル誘電体層上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域とを備える。第１の非晶質半導体領域は第１の導電型を有する第１の不純物を含む。第２の非晶質半導体領域は第２の導電型を有する第２の不純物を含む。第１の非晶質半導体層、第１の非晶質半導体領域及び第２の非晶質半導体領域は、連続して延在する１つの層を構成する。
本発明の光電変換素子の製造方法は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板の第２の表面上にトンネル誘電体層を形成することと、トンネル誘電体層上に、ｉ型を有する第１の非晶質半導体層を形成することと、第１の非晶質半導体層内に第１の導電型を有する第１の非晶質半導体領域を形成することと、第１の非晶質半導体層内に第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域を形成することとを備える。第１の非晶質半導体層内に第１の非晶質半導体領域を形成することは、第１の非晶質半導体層の第１の部分に第１の導電型を有する第１の不純物をドーピングすることを含む。第１の非晶質半導体層内に第２の非晶質半導体領域を形成することは、第１の部分と異なる第１の非晶質半導体層の第２の部分に第２の導電型を有する第２の不純物をドーピングすることを含む。
本発明の光電変換素子によれば、向上したパッシベーション特性を有する光電変換素子を提供することができる。
本発明の光電変換素子の製造方法によれば、向上したパッシベーション特性を有する光電変換素子の製造方法を提供することができる。
実施の形態１から実施の形態６に係る光電変換素子の概略平面図である。 実施の形態１から実施の形態３に係る光電変換素子の、図１に示す断面線ＩＩ−ＩＩにおける概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における一工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図３に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図４に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図５に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図６に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図７に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図９に示す工程の次工程を示す概略断面図である。 実施の形態２及び実施の形態５に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態２に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態３に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態３に係る光電変換素子の製造方法における、図１３に示す工程の次工程を示す概略断面図である。 実施の形態４から実施の形態６に係る光電変換素子の、図１に示す断面線ＸＶ−ＸＶにおける概略断面図である。 実施の形態４に係る光電変換素子の製造方法における、図８に示す工程の次の工程を示す概略断面図である。 実施の形態４に係る光電変換素子の製造方法における、図１６に示す工程の次の工程を示す概略断面図である。 実施の形態５に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態６に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態６に係る光電変換素子の製造方法における、図１９に示す工程の次工程を示す概略断面図である。 実施の形態７及び実施の形態８に係る光電変換素子の概略平面図である。 実施の形態７に係る光電変換素子の、図２１に示す断面線ＸＸＩＩ−ＸＸＩＩにおける概略断面図である。 実施の形態８に係る光電変換素子の、図２１に示す断面線ＸＸＩＩＩ−ＸＸＩＩＩにおける概略断面図である。
以下、本発明の実施の形態について説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
図１及び図２を参照して、実施の形態１に係る光電変換素子１を説明する。
本実施の形態の光電変換素子１は、半導体基板１１と、トンネル誘電体層２０と、第１の非晶質半導体層１５と、第１の非晶質半導体領域１６と、第２の非晶質半導体領域１７と、第１の電極１８と、第２の電極１９とを主に備える。
半導体基板１１は、ｎ型またはｐ型の半導体基板であってもよい。本実施の形態では、半導体基板１１として、ｎ型単結晶シリコン基板が用いられている。半導体基板１１は、第１の表面１１ａと、第１の表面１１ａと反対側の第２の表面１１ｂと、第１の表面１１ａと第２の表面１１ｂとを接続する第１の側面１１ｃと、第１の表面１１ａと第２の表面１１ｂとを接続するとともに第１の側面１１ｃと反対側に位置する第２の側面１１ｄとを有している。半導体基板１１の第１の表面１１ａは、光の入射面であってもよい。半導体基板１１の第１の表面１１ａ及び第２の表面１１ｂは、第１の方向（例えば、ｘ方向）と、第１の方向（例えば、ｘ方向）と交差する第２の方向（例えば、ｙ方向）とに延在する。半導体基板１１の厚さ方向は、第１の方向（例えば、ｘ方向）及び第２の方向（例えば、ｙ方向）と交差する第３の方向（例えば、ｚ方向）である。
トンネル誘電体層２０は、半導体基板１１の少なくとも第２の表面１１ｂ上に設けられる。特定的には、トンネル誘電体層２０は、半導体基板１１の第２の表面１１ｂに接してもよい。トンネル誘電体層２０は、酸化シリコン層のようなパッシベーション特性を有する誘電体層である。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。トンネル誘電体層２０は、光電変換素子１のパッシベーション特性を向上させることができる。また、トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７にトンネルさせる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを効率的に収集することができる。
トンネル誘電体層２０は、０．２ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下の厚さを有してもよい。トンネル誘電体層２０の厚さは、第３の方向（例えば、ｚ方向）におけるトンネル誘電体層２０の長さであってもよい。０．２ｎｍ以上、好ましくは０．５ｎｍ以上の厚さを有するトンネル誘電体層２０は、光電変換素子１のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下、好ましくは３．０ｎｍ以下の厚さを有するトンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７にさらに効率的にトンネルさせることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアをさらに効率的に収集することができる。
トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ上にさらに設けられていてもよい。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが、半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。トンネル誘電体層２０は、半導体基板１１の第１の側面１１ｃ及び第２の側面１１ｄ上にさらに設けられていてもよい。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが、半導体基板１１の第１の側面１１ｃ及び第２の側面１１ｄにおいて再結合することを抑制することができる。
本実施の形態の光電変換素子１は、トンネル誘電体層２０上に、ｉ型を有する第１の非晶質半導体層１５を備える。第１の非晶質半導体領域１６とトンネル誘電体層２０との間及び第２の非晶質半導体領域１７とトンネル誘電体層２０との間に、ｉ型を有する第１の非晶質半導体層１５が設けられてもよい。特定的には、第１の非晶質半導体層１５は、トンネル誘電体層２０と接してもよい。第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えば、ｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。第１の導電型を有する第１の非晶質半導体領域１６と第２の導電型を有する第２の非晶質半導体領域１７とは、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えば、ｘ方向）において、ｉ型を有する第１の非晶質半導体層１５によって分離されてもよい。本実施の形態では、第１の非晶質半導体層１５として、ｉ型の非晶質シリコン膜が用いられている。ｉ型を有する第１の非晶質半導体層１５は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。ｉ型を有する第１の非晶質半導体層１５は、光電変換素子１のパッシベーション特性を向上させることができる。本明細書において、「非晶質半導体」は、半導体を構成する原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質半導体だけでなく、水素化非晶質シリコンなどの半導体を構成する原子の未結合手が水素で終端された非晶質半導体も含む。本明細書において、「ｉ型半導体」は、完全な真性の半導体だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）のｎ型またはｐ型の不純物が混入された半導体も含む。
本実施の形態の光電変換素子１は、第１の非晶質半導体層１５の第１の部分内に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域１６を備える。本実施の形態の光電変換素子１は、トンネル誘電体層２０上に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域１６を備える。第１の非晶質半導体領域１６は、第１の導電型を有する第１の不純物を含む。第１の非晶質半導体領域１６は、ｎ型またはｐ型の非晶質半導体領域であり得る。第１の不純物は、燐のようなｎ型の不純物であってもよいし、ボロンのようなｐ型の不純物であってもよい。本実施の形態では、第１の不純物は燐のようなｎ型の不純物であり、第１の非晶質半導体領域１６はｎ型の非晶質シリコン領域である。第１の非晶質半導体領域１６は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。
本実施の形態の光電変換素子１は、第１の部分と異なる第１の非晶質半導体層１５の第２の部分内に設けられるとともに、第２の導電型を有する第２の非晶質半導体領域１７を備える。本実施の形態の光電変換素子１は、トンネル誘電体層２０上に設けられるとともに、第２の導電型を有する第２の非晶質半導体領域１７を備える。第１の非晶質半導体層１５、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７は、連続して延在する１つの層を構成する。半導体基板１１とは反対側の、第１の非晶質半導体層１５、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の表面は、連続して延在する１つの表面を構成してもよい。第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えば、ｘ方向）において、第２の非晶質半導体領域１７は第１の非晶質半導体領域１６と重なっていない。第２の非晶質半導体領域１７は、第２の導電型を有する第２の不純物を含む。第２の非晶質半導体領域１７は、ｐ型またはｎ型の非晶質半導体領域であり得る。第２の不純物は、ボロンのようなｐ型の不純物であってもよいし、燐のようなｎ型の不純物であってもよい。本実施の形態では、第２の不純物はボロンのようなｐ型の不純物であり、第２の非晶質半導体領域１７はｐ型の非晶質シリコン領域である。第２の非晶質半導体領域１７は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。
本実施の形態の光電変換素子１は、第１の非晶質半導体領域１６と電気的に接続される第１の電極１８を備える。第１の電極１８は、半導体基板１１の第２の表面１１ｂ上に設けられてもよい。より特定的には、第１の電極１８は、第１の非晶質半導体領域１６上に設けられてもよい。第１の電極１８は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。第１の電極１８として、金属電極を例示することができる。本実施の形態では、第１の電極１８として、銀（Ａｇ）が用いられている。本実施の形態では、第１の電極１８は、ｎ型電極であってもよい。
本実施の形態の光電変換素子１は、第２の非晶質半導体領域１７と電気的に接続される第２の電極１９を備える。第２の電極１９は、半導体基板１１の第２の表面１１ｂ上に設けられてもよい。より特定的には、第２の電極１９は、第２の非晶質半導体領域１７上に設けられてもよい。第２の電極１９は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。第２の電極１９として、金属電極を例示することができる。本実施の形態では、第２の電極１９として、銀（Ａｇ）が用いられている。本実施の形態では、第２の電極１９は、ｐ型電極であってもよい。
本実施の形態の光電変換素子１では、半導体基板１１と第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７とが、第１の非晶質半導体層１５及びトンネル誘電体層２０を介してヘテロ接合する。そのため、向上したパッシベーション特性と高い開放電圧ＶOCとを有する光電変換素子１が得られる。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１では、半導体基板１１の第１の表面１１ａは、凹凸構造を含んでもよい。第１の表面１１ａ側から光電変換素子１に光は入射する。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、半導体基板１１の第１の表面１１ａにおいて入射光が反射されることを抑制することができ、より多くの光が光電変換素子１内に入射され得る。そのため、光電変換素子１において光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第２の非晶質半導体層１２を備えてもよい。半導体基板１１の第１の表面１１ａ上にｉ型を有する第２の非晶質半導体層１２を設けることにより、半導体基板１１の第１の表面１１ａにおけるパッシベーション特性を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３を備えてもよい。特定的には、ｉ型を有する第２の非晶質半導体層１２上に、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３が設けられてもよい。第３の非晶質半導体層１３は、ｎ型またはｐ型の非晶質半導体層であり得る。本実施の形態では、第３の非晶質半導体層１３として、ｎ型の非晶質シリコン膜が用いられている。半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３は、表面電界層として機能してもよい。光電変換素子１に光が入射することによって、半導体基板１１内にキャリアが発生する。半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３は半導体基板１１の第１の表面１１ａ近傍に電界を生じさせて、半導体基板１１の第１の表面１１ａ近傍においてエネルギーバンドを湾曲させる。この電界とエネルギーバンドの湾曲とによって、半導体基板１１の第１の表面１１ａに近づくキャリアは半導体基板１１の内部に押し戻される。そのため、半導体基板１１の第１の表面１１ａにおいて、キャリアが再結合することを抑制することができる。
半導体基板１１の第１の表面１１ａの上に、誘電体層１４が設けられてもよい。誘電体層１４は、単層で構成されてもよいし、複数層で構成されてもよい。誘電体層１４の材料として、窒化シリコン（ＳｉＮx）、酸化シリコン（ＳｉＯx）を例示することができる。誘電体層１４は、反射防止膜として機能してもよい。誘電体層１４は、パッシベーション膜として機能してもよい。
図３から図１０を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。
図３を参照して、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１を用意する。図４を参照して、半導体基板１１の第１の表面１１ａに凹凸構造を形成してもよい。例えば、ｎ型単結晶シリコン基板である半導体基板１１の第１の表面１１ａを水酸化カリウム（ＫＯＨ）を用いて異方性的にエッチングすることによって、半導体基板１１の第１の表面１１ａに凹凸構造を形成してもよい。
図５を参照して、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成する。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ上にさらに形成されてもよい。トンネル誘電体層２０は、半導体基板１１の第１の側面１１ｃ及び第２の側面１１ｄ上にさらに形成されてもよい。本実施の形態では、半導体基板１１の全表面にトンネル誘電体層２０を形成している。半導体基板１１の少なくとも第２の表面１１ｂをオゾン水または過酸化水素水に浸漬することによって、半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０が形成されてもよい。半導体基板１１の少なくとも第２の表面１１ｂを熱酸化することによって、半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０が形成されてもよい。半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０を堆積することによって、半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０を形成してもよい。
図６を参照して、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第２の非晶質半導体層１２を形成してもよい。半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３を形成してもよい。特定的には、ｉ型を有する第２の非晶質半導体層１２上に、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３を形成してもよい。第２の非晶質半導体層１２及び第３の非晶質半導体層１３の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図７を参照して、半導体基板１１の第１の表面１１ａ上に誘電体層１４を形成してもよい。特定的には、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３上に誘電体層１４を形成してもよい。誘電体層１４の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図８を参照して、トンネル誘電体層２０上に、ｉ型を有する第１の非晶質半導体層１５を形成する。第１の非晶質半導体層１５の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図９を参照して、第１の非晶質半導体層１５内に第１の導電型を有する第１の非晶質半導体領域１６を形成する。第１の非晶質半導体層１５内に第１の非晶質半導体領域１６を形成することは、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることを含む。特定的には、第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の不純物をドーピングすることは、第１の非晶質半導体層１５の第１の部分に第１の不純物をイオン注入することを含んでもよい。すなわち、イオン注入法によって、第１の非晶質半導体層１５の第１の部分に第１の不純物がドーピングされてもよい。具体的には、第１の不純物の第１のイオンビーム２１を第１の非晶質半導体層１５の第１の部分に照射することによって、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングしてもよい。こうして第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の非晶質半導体領域１６を形成してもよい。第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングする際、第１の非晶質半導体層１５の他の部分に第１の不純物がドープされること防ぐために、第１の非晶質半導体層１５の第１の部分に対応する開口部を有するとともに第１の非晶質半導体層１５の他の部分を覆う第１のマスク２２を用いてもよい。
図１０を参照して、第１の非晶質半導体層１５内に第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域１７を形成する。第１の非晶質半導体層１５内に第２の非晶質半導体領域１７を形成することは、第１の部分と異なる第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の不純物をドーピングすることを含む。特定的には、第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５の第２の部分に第２の不純物をイオン注入することを含んでもよい。すなわち、イオン注入法によって、第１の非晶質半導体層１５の第２の部分に第２の不純物がドーピングされてもよい。具体的には、第２の不純物の第２のイオンビーム２３を第１の非晶質半導体層１５の第２の部分に照射することによって、第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングしてもよい。こうして第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の非晶質半導体領域１７を形成してもよい。第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングする際、第１の非晶質半導体層１５の他の部分に第２の不純物がドープされること防ぐために、第１の非晶質半導体層１５の第２の部分に対応する開口部を有するとともに第１の非晶質半導体層１５の他の部分を覆う第２のマスク２４を用いてもよい。
トンネル誘電体層２０と第１の非晶質半導体領域１６との間に第１の非晶質半導体層１５が存在してもよい。トンネル誘電体層２０と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えば、ｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。第１の導電型を有する第１の非晶質半導体領域１６と第２の導電型を有する第２の非晶質半導体領域１７とは、ｉ型を有する第１の非晶質半導体層１５によって分離されてもよい。
第１の非晶質半導体層１５に第１及び第２の不純物をドーピングした後に、第１の非晶質半導体領域１６に含まれる第１の不純物及び第２の非晶質半導体領域１７に含まれる第２の不純物を活性化するために、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７をアニールしてもよい。それから、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体領域１６と電気的に接続される第１の電極１８を形成する。より特定的には、第１の非晶質半導体領域１６上に第１の電極１８を形成する。半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体領域１７と電気的に接続される第２の電極１９を形成する。より特定的には、第２の非晶質半導体領域１７上に第２の電極１９を形成する。こうして、図１及び図２に示される本実施の形態の光電変換素子１を製造することができる。
本実施の形態の光電変換素子１及びその製造方法の効果を説明する。
本実施の形態の光電変換素子１は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１と、第２の表面１１ｂ上に設けられたトンネル誘電体層２０と、トンネル誘電体層２０上に設けられるとともに、ｉ型を有する第１の非晶質半導体層１５と、トンネル誘電体層２０上に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域１６と、トンネル誘電体層２０上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域１７とを備える。第１の非晶質半導体領域１６は第１の導電型を有する第１の不純物を含む。第２の非晶質半導体領域１７は第２の導電型を有する第２の不純物を含む。第１の非晶質半導体層１５、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７は、連続して延在する１つの層を構成する。本実施の形態の光電変換素子１は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を備える。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。本実施の形態の光電変換素子１によれば、向上したパッシベーション特性を有する光電変換素子を提供することができる。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７にトンネルさせる。本実施の形態の光電変換素子１によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを効率的に収集することができる。本実施の形態の光電変換素子１は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成した後、半導体基板１１の第２の表面１１ｂを露出させることなく製造し得る構造を備えている。半導体基板１１の第２の表面１１ｂに汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板１１の第２の表面１１ｂが荒れたりすることなく製造し得る構造を、本実施の形態の光電変換素子１は備えている。本実施の形態の光電変換素子１によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
本実施の形態の光電変換素子１は、トンネル誘電体層２０と第１の非晶質半導体領域１６との間及びトンネル誘電体層２０と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。ｉ型を有する第１の非晶質半導体層１５は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
本実施の形態の光電変換素子１では、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される方向において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。第１の導電型を有する第１の非晶質半導体領域１６と第２の導電型を有する第２の非晶質半導体領域１７とは、ｉ型を有する第１の非晶質半導体層１５によって分離されてもよい。そのため、本実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１において、トンネル誘電体層２０は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層２０は、光電変換素子１のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７にさらに効率的にトンネルさせることができる。本実施の形態の光電変換素子１によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアをさらに効率的に収集することができる。
本実施の形態の光電変換素子１は、半導体基板１１の第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体領域１６と電気的に接続される第１の電極１８と、半導体基板１１の第２の表面１１ｂ上に設けられるとともに、第２の非晶質半導体領域１７と電気的に接続される第２の電極１９とをさらに備えてもよい。本実施の形態の光電変換素子１では、第１の電極１８及び第２の電極１９は、光の入射面である半導体基板１１の第１の表面１１ａ側に設けられていないので、光電変換素子１に入射する光が第１の電極１８及び第２の電極１９によって遮られない。そのため、本実施の形態の光電変換素子１によれば、高い短絡電流ＪSCが得られ、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に誘電体層１４をさらに備えてもよい。誘電体層１４が反射防止膜として機能するとき、誘電体層１４は、より多くの光を光電変換素子１内に入射させることができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。誘電体層１４がパッシベーション膜として機能するとき、誘電体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第２の非晶質半導体層１２をさらに備えてもよい。ｉ型を有する第２の非晶質半導体層１２は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３をさらに備えてもよい。半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３は、光電変換素子１に光が入射することによって半導体基板１１内に発生したキャリアのうち半導体基板１１の第１の表面１１ａに近づくキャリアを、半導体基板１１の内部に押し戻すことができる。そのため、第３の非晶質半導体層１３は、このキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。その結果、本実施の形態の光電変換素子１によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
本実施の形態の光電変換素子１では、半導体基板１１の第１の表面１１ａは、凹凸構造を含んでもよい。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、より多くの光が光電変換素子１内に入射され得る。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１の製造方法は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することと、トンネル誘電体層２０上に、ｉ型を有する第１の非晶質半導体層１５を形成することと、第１の非晶質半導体層１５内に第１の導電型を有する第１の非晶質半導体領域１６を形成することと、第１の非晶質半導体層１５内に第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域１７を形成することとを備える。第１の非晶質半導体層１５内に第１の非晶質半導体領域１６を形成することは、第１の非晶質半導体層１５の第１の部分に、第１の導電型を有する第１の不純物をドーピングすることを含む。第１の非晶質半導体層１５内に第２の非晶質半導体領域１７を形成することは、第１の部分と異なる第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の不純物をドーピングすることを含む。本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することを備える。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。本実施の形態の光電変換素子１の製造方法によれば、向上したパッシベーション特性を有する光電変換素子を製造することができる。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７にトンネルさせる。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを効率的に収集することができる光電変換素子を製造することができる。本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１５内に第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７を形成する前に、半導体基板１１の第２の表面１１ｂはトンネル誘電体層２０によって覆われている。そのため、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成した後、半導体基板１１の第２の表面１１ｂを露出させることなく、光電変換素子１を製造することができる。半導体基板１１の第２の表面１１ｂに汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板１１の第２の表面１１ｂが荒れたりすることなく、光電変換素子１を製造することができる。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法において、トンネル誘電体層２０と第１の非晶質半導体領域１６との間及びトンネル誘電体層２０と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。ｉ型を有する第１の非晶質半導体層１５は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される方向（第１の方向、例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７との間に、第１の非晶質半導体層１５が存在してもよい。第１の導電型を有する第１の非晶質半導体領域１６と第２の導電型を有する第２の非晶質半導体領域１７とは、ｉ型を有する第１の非晶質半導体層１５によって分離されてもよい。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法において、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層１５の第１の部分に第１の不純物をイオン注入することを含んでもよい。第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５の第２の部分に第２の不純物をイオン注入することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
本実施の形態の光電変換素子１の製造方法において、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することは、半導体基板１１の第２の表面１１ｂをオゾン水または過酸化水素水に浸漬することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第２の表面１１ｂをオゾン水または過酸化水素水に浸漬するという簡単な工程によって、トンネル誘電体層２０を早く形成することができる。
本実施の形態の光電変換素子１の製造方法において、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することは、半導体基板１１の第２の表面１１ｂを熱酸化することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第２の表面１１ｂを熱酸化するという簡単な工程によって、トンネル誘電体層２０を形成することができる。
本実施の形態の光電変換素子１の製造方法において、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することは、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を堆積することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を堆積するという簡単な工程によって、トンネル誘電体層２０を形成することができる。
本実施の形態の光電変換素子１の製造方法において、トンネル誘電体層２０は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層２０は、光電変換素子１のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７にさらに効率的にトンネルさせることができる。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアをさらに効率的に収集することができる光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体領域１６と電気的に接続される第１の電極１８を形成することと、半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体領域１７と電気的に接続される第２の電極１９を形成することとをさらに備えてもよい。本実施の形態の光電変換素子１の製造方法によれば、第１の電極１８及び第２の電極１９が光の入射面である半導体基板１１の第１の表面１１ａ側に設けられていない光電変換素子１を製造することができる。そのため、光電変換素子１に入射する光が第１の電極１８及び第２の電極１９によって遮られない。本実施の形態の光電変換素子１の製造方法によれば、高い短絡電流ＪSCを有するとともに、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａ上に誘電体層１４を形成することをさらに備えてもよい。誘電体層１４が反射防止膜として機能するとき、誘電体層１４は、より多くの光を光電変換素子１内に入射させることができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。誘電体層１４がパッシベーション膜として機能するとき、誘電体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第２の非晶質半導体層１２を形成することをさらに備えてもよい。ｉ型を有する第２の非晶質半導体層１２は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３を形成することをさらに備えてもよい。半導体基板１１と同じ導電型を有する第３の非晶質半導体層１３は、光電変換素子１に光が入射することによって半導体基板１１内に発生したキャリアのうち半導体基板１１の第１の表面１１ａに近づくキャリアを、半導体基板１１の内部に押し戻すことができる。そのため、第３の非晶質半導体層１３は、このキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。その結果、本実施の形態の光電変換素子１の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａに、凹凸構造を形成することをさらに備えてもよい。光の入射面である半導体基板１１の第１の表面１１ａに凹凸構造を形成することによって、より多くの光が光電変換素子１内に入射され得る。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（実施の形態２）
図１から図８、図１１及び図１２を参照して、実施の形態２の光電変換素子１及びその製造方法について説明する。本実施の形態の光電変換素子１は、実施の形態１の光電変換素子１と同様の構成を備える。本実施の形態の光電変換素子１の製造方法は、基本的には、実施の形態１の光電変換素子１の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態１の光電変換素子１の製造方法では、イオン注入法によって、第１の非晶質半導体層１５に第１及び第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層１５上に第１の不純物を含む第１のドーパント含有膜２６を形成することと、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることとを含んでもよい。本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５上に第２の不純物を含む第２のドーパント含有膜２７を形成することと、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることをさらに含んでもよい。より特定的には、第１の非晶質半導体１５層上に第１の不純物を含む第１のドーパント含有膜２６を形成することは、第１の非晶質半導体層１５の第１の部分上に第１の不純物を含む第１のドーピングペーストを施すことであってもよい。第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることは、第１のドーピングペーストを熱処理することを含んでもよい。第１の非晶質半導体層１５上に第２の不純物を含む第２のドーパント含有膜２７を形成することは、第１の非晶質半導体層１５の第２の部分上に第２の不純物を含む第２のドーピングペーストを施すことであってもよい。第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることは、第２のドーピングペーストを熱処理することを含んでもよい。
図３から図８、図１１及び図１２を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。
図３から図８に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第２の非晶質半導体層１２と、第３の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第１の非晶質半導体層１５とを形成する。
図１１を参照して、第１の非晶質半導体層１５の第１の部分上に、第１の導電型を有する第１の不純物を含む第１のドーパント含有膜２６を形成し、第１の非晶質半導体層１５の第２の部分上に、第２の導電型を有する第２の不純物を含む第２のドーパント含有膜２７を形成する。第１のドーパント含有膜２６は、第１のドーピングペーストであってもよい。第２のドーパント含有膜２７は、第２のドーピングペーストであってもよい。第１及び第２のドーピングペーストとして、燐などのｎ型を有する不純物を含むドーピングペーストと、ボロンなどのｐ型を有する不純物を含むドーピングペーストとを例示することができる。ｎ型を有する不純物を含むドーピングペーストは、燐化合物と、酸化シリコン前駆体と、溶材と、増粘剤とを含んでもよい。ｐ型を有する不純物を含むドーピングペーストは、ボロン化合物と、酸化シリコン前駆体と、溶材と、増粘剤とを含んでもよい。本実施の形態では、第１のドーパント含有膜２６として、燐などのｎ型を有する第１の不純物を含む第１のドーピングペーストが用いられ、第２のドーパント含有膜２７として、ボロンなどのｐ型を有する第２の不純物を含む第２のドーピングペーストが用いられてもよい。第１のドーピングペーストは、インクジェット、スクリーン印刷などによって、第１の非晶質半導体層１５の第１の部分上に施されてもよい。第２のドーピングペーストは、インクジェット、スクリーン印刷などによって、第１の非晶質半導体層１５の第２の部分上に施されてもよい。
図１２を参照して、第１のドーパント含有膜２６及び第２のドーパント含有膜２７を熱処理して、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させ、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させる。本実施の形態では、例えば７００℃以下の温度で、第１のドーピングペーストである第１のドーパント含有膜２６及び第２のドーピングペーストである第２のドーパント含有膜２７を熱処理して、第１のドーピングペーストである第１のドーパント含有膜２６に含まれる第１の不純物が第１の非晶質半導体層１５の第１の部分にドープされ、第２のドーピングペーストである第２のドーパント含有膜２７に含まれる第２の不純物が第１の非晶質半導体層１５の第２の部分にドープされる。こうして、ｉ型を有する第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の非晶質半導体領域１６を、第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の非晶質半導体領域１７をそれぞれ形成することができる。加熱炉を用いて、第１のドーパント含有膜２６及び第２のドーパント含有膜２７を熱処理してもよい。第１のドーパント含有膜２６及び第２のドーパント含有膜２７にレーザ光を照射して、第１のドーパント含有膜２６及び第２のドーパント含有膜２７を熱処理してもよい。第１のドーパント含有膜２６及び第２のドーパント含有膜２７を熱処理する際、第１の非晶質半導体領域１６内の第１不純物と第２の非晶質半導体領域１７内の第２の不純物とを活性化することができる。第１の非晶質半導体領域１６内の第１不純物と第２の非晶質半導体領域１７内の第２の不純物とをさらに活性化するために、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とをさらにアニールしてもよい。それから、残った第１のドーパント含有膜２６及び第２のドーパント含有膜２７は、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、または、フッ化水素酸などを用いて除去される。続いて、半導体基板１１の第２の表面１１ｂ上に、第１の電極１８及び第２の電極１９を形成する。こうして、図１及び図２に示される本実施の形態の光電変換素子１を製造することができる。
本実施の形態の光電変換素子１の製造方法は、実施の形態１の光電変換素子１の製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子１の製造方法において、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層１５上に第１の不純物を含む第１のドーパント含有膜２６を形成することと、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることとを含んでもよい。第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５上に第２の不純物を含む第２のドーパント含有膜２７を形成することと、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることとを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
本実施の形態の光電変換素子１の製造方法において、第１の非晶質半導体層１５上に第１の不純物を含む第１のドーパント含有膜２６を形成することは、第１の非晶質半導体層１５の第１の部分上に第１の不純物を含む第１のドーピングペーストを施すことであってもよい。第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることは、第１のドーピングペーストを熱処理することを含んでもよい。第１の非晶質半導体層１５上に第２の不純物を含む第２のドーパント含有膜２７を形成することは、第１の非晶質半導体層１５の第２の部分上に第２の不純物を含む第２のドーピングペーストを施すことであってもよい。第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることは、第２のドーピングペーストを熱処理することを含んでもよい。すなわち、本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層１５の第１の部分上に第１の不純物を含む第１のドーピングペーストを施すことと、第１のドーピングペーストを熱処理することとを含んでもよい。第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５の第２の部分上に第２の不純物を含む第２のドーピングペーストを施すことと、第２のドーピングペーストを熱処理することとを含んでもよい。第１のドーパント含有膜２６及び第２のドーパント含有膜２７としてドーピングペーストを用いることによって、高いパターン精度で、第１の非晶質半導体層１５内に第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７を形成することができる。第１のドーパント含有膜２６及び第２のドーパント含有膜２７としてドーピングペーストを用いることによって、インクジェット、スクリーン印刷などによって第１の非晶質半導体層１５上に第１のドーパント含有膜２６及び第２のドーパント含有膜２７が形成され得る。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（実施の形態３）
図１から図８、図１３及び図１４を参照して、実施の形態３の光電変換素子１及びその製造方法について説明する。本実施の形態の光電変換素子１は、実施の形態１の光電変換素子１と同様の構成を備える。本実施の形態の光電変換素子１の製造方法は、基本的には、実施の形態１の光電変換素子１の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態１の光電変換素子１の製造方法では、イオン注入法によって、第１の非晶質半導体層１５の一部に第１及び第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層１５上に第１の不純物を含む第１のドーパント含有膜２６を形成することと、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることとを含んでもよい。本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５上に第２の不純物を含む第２のドーパント含有膜２７を形成することと、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることをさらに含んでもよい。より特定的には、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることは、第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射することを含んでもよい。第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることは、第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射することを含んでもよい。すなわち、レーザドーピング法によって、第１及び第２の不純物はそれぞれ第１の非晶質半導体層１５の第１及び第２の部分にドーピングされてもよい。
図３から図８、図１３及び図１４を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。
図３から図８に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第２の非晶質半導体層１２と、第３の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第１の非晶質半導体層１５とを形成する。
図１３を参照して、第１の非晶質半導体層１５上に、第１の導電型を有する第１の不純物を含む第１のドーパント含有膜２６を形成する。第１のドーパント含有膜２６として、リンシリケートガラス（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）、ポリボロンフィルム（ＰＢＦ）などを例示することができる。本実施の形態では、第１のドーパント含有膜２６として、リンシリケートガラス（ＰＳＧ）が用いられている。続いて、第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射して、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させる。本実施の形態では、第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射することにより、第１のドーパント含有膜２６の一部が局所的に加熱される。そのため、第１の非晶質半導体層１５のうち、第１のレーザ光２８が照射された部分に対応する領域（すなわち第１の非晶質半導体層１５の第１の部分）のみに、第１のドーパント含有膜２６に含まれる第１の不純物がドープされる。こうして、ｉ型を有する第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の非晶質半導体領域１６を形成することができる。第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射することにより、第１のドーパント含有膜２６の一部と第１の非晶質半導体層１５の第１の部分とが局所的に加熱される。そのため、第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射する際、第１の非晶質半導体領域１６内の第１の不純物を活性化することができる。それから、残った第１のドーパント含有膜２６は、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、または、フッ化水素酸などを用いて除去される。
図１４を参照して、第１の非晶質半導体層１５上に、第２の導電型を有する第２の不純物を含む第２のドーパント含有膜２７を形成する。第２のドーパント含有膜２７として、リンシリケートガラス（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）、ポリボロンフィルム（ＰＢＦ）などを例示することができる。本実施の形態では、第２のドーパント含有膜２７として、ボロンシリケートガラス（ＢＳＧ）が用いられている。続いて、第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射して、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させる。本実施の形態では、第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射することにより、第２のドーパント含有膜２７の一部が局所的に加熱される。そのため、第１の非晶質半導体層１５のうち、第２のレーザ光２９が照射された部分に対応する領域（すなわち第１の非晶質半導体層１５の第２の部分）のみに、第２のドーパント含有膜２７に含まれる第２の不純物がドープされる。こうして、ｉ型を有する第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の非晶質半導体領域１７を形成することができる。第２のレーザ光２９は、第１のレーザ光２８と同じ波長を有してもよい。第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射することにより、第２のドーパント含有膜２７の一部と第１の非晶質半導体層１５の第２の部分とが局所的に加熱される。そのため、第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射する際、第２の非晶質半導体領域１７内の第２の不純物を活性化することができる。それから、残った第２のドーパント含有膜２７は、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、または、フッ化水素酸などを用いて除去される。第１の非晶質半導体領域１６内の第１の不純物と第２の非晶質半導体領域１７内の第２の不純物とをさらに活性化するために、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とをさらにアニールしてもよい。続いて、半導体基板１１の第２の表面１１ｂ上に、第１の電極１８及び第２の電極１９を形成する。こうして、図１及び図２に示される本実施の形態の光電変換素子１を製造することができる。
本実施の形態の光電変換素子１の製造方法は、実施の形態１の光電変換素子１の製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子１の製造方法において、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に移行させることは、第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射することを含んでもよい。第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に移行させることは、第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射することを含んでもよい。すなわち、レーザドーピング法によって、第１及び第２の不純物はそれぞれ第１の非晶質半導体層１５の第１及び第２の部分にドーピングされてもよい。レーザドーピング方法は、加熱炉を使用してドーパントを拡散する方法よりも、短時間でドーパントを拡散させることができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（実施の形態４）
図１及び図１５を参照して、実施の形態４の光電変換素子４について説明する。本実施の形態の光電変換素子４は、基本的には、実施の形態１の光電変換素子１と同様であるが、以下の点で異なる。
本実施の形態の光電変換素子４は、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つは、第１の非晶質半導体層１５の全厚さにわたって存在してもよい。第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つは、トンネル誘電体層２０に接してもよい。
図３から図８、図１６及び図１７を参照して、実施の形態４の光電変換素子４の製造方法について説明する。本実施の形態の光電変換素子４の製造方法は、基本的には、実施の形態１の光電変換素子１の製造方法と同様であるが、以下の点で異なる。
本実施の形態の光電変換素子４の製造方法において、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つは、第１の非晶質半導体層１５の全厚さにわたって存在してもよい。第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つは、トンネル誘電体層２０に接してもよい。
図３から図８に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第２の非晶質半導体層１２と、第３の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第１の非晶質半導体層１５とを形成する。
図１６を参照して、第１の非晶質半導体層１５内に第１の導電型を有する第１の非晶質半導体領域１６を形成する。第１の非晶質半導体領域１６は、第１の非晶質半導体層１５の全厚さにわたって存在してもよい。第１の非晶質半導体層１５内に第１の非晶質半導体領域１６を形成することは、第１の非晶質半導体層１５の第１の部分に、第１の非晶質半導体層１５の全厚さにわたって、第１の導電型を有する第１の不純物をドーピングすることを含む。特定的には、第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層１５の第１の部分に第１の不純物をイオン注入することを含んでもよい。すなわち、イオン注入法によって、第１の非晶質半導体層１５の第１の部分に、第１の非晶質半導体層１５の全厚さにわたって、第１の不純物がドーピングされてもよい。具体的には、第１の不純物の第１のイオンビーム２１を第１の非晶質半導体層１５の第１の部分に照射することによって、第１の非晶質半導体層１５の第１の部分に、第１の非晶質半導体層１５の全厚さにわたって、第１の不純物をドーピングしてもよい。こうして第１の非晶質半導体層１５の第１の部分に、第１の非晶質半導体層１５の全厚さにわたって、第１の導電型を有する第１の非晶質半導体領域１６を形成してもよい。第１の非晶質半導体層１５の第１の部分に第１の不純物をドーピングする際、第１の非晶質半導体層１５の他の部分に第１の不純物がドープされること防ぐために、第１の非晶質半導体層１５の第１の部分に対応する開口部を有するとともに第１の非晶質半導体層１５の他の部分を覆う第１のマスク２２を用いてもよい。
図１７を参照して、第１の非晶質半導体層１５内に第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域１７を形成する。第２の非晶質半導体領域１７は、第１の非晶質半導体層１５の全厚さにわたって存在してもよい。第１の非晶質半導体層１５内に第２の非晶質半導体領域１７を形成することは、第１の部分と異なる第１の非晶質半導体層１５の第２の部分に、第１の非晶質半導体層１５の全厚さにわたって、第２の導電型を有する第２の不純物をドーピングすることを含む。特定的には、第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層１５の第２の部分に第２の不純物をイオン注入することを含んでもよい。すなわち、イオン注入法によって、第１の非晶質半導体層１５の第２の部分に、第１の非晶質半導体層１５の全厚さにわたって、第２の不純物がドーピングされてもよい。具体的には、第２の不純物の第２のイオンビーム２３を第１の非晶質半導体層１５の第２の部分に照射することによって、第１の非晶質半導体層１５の第２の部分に、第１の非晶質半導体層１５の全厚さにわたって、第２の不純物をドーピングしてもよい。こうして第１の非晶質半導体層１５の第２の部分に、第１の非晶質半導体層１５の全厚さにわたって、第２の導電型を有する第２の非晶質半導体領域１７を形成してもよい。第１の非晶質半導体層１５の第２の部分に第２の不純物をドーピングする際、第１の非晶質半導体層１５の他の部分に第２の不純物がドープされること防ぐために、第１の非晶質半導体層１５の第２の部分に対応する開口部を有するとともに第１の非晶質半導体層１５の他の部分を覆う第２のマスク２４を用いてもよい。
第１の非晶質半導体層１５を形成する前に、半導体基板１１の第２の表面１１ｂはトンネル誘電体層２０によって覆われている。そのため、第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の不純物をドーピングして第１の非晶質半導体領域１６を形成する際に半導体基板１１に第１の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域１７を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。そのため、トンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７とのヘテロ接合構造を確実に保つことができる。
第１の非晶質半導体領域１６は、トンネル誘電体層２０に接してもよい。第２の非晶質半導体領域１７は、トンネル誘電体層２０に接してもよい。第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えば、ｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７との間に第１の非晶質半導体層１５が存在してもよい。第１の導電型を有する第１の非晶質半導体領域１６と第２の導電型を有する第２の非晶質半導体領域１７とは、ｉ型を有する第１の非晶質半導体層１５によって分離されてもよい。
第１の非晶質半導体層１５に第１及び第２の不純物をドーピングした後に、第１の非晶質半導体領域１６に含まれる第１の不純物及び第２の非晶質半導体領域１７に含まれる第２の不純物を活性化するために、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７をアニールしてもよい。それから、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体領域１６と電気的に接続される第１の電極１８を形成する。より特定的には、第１の非晶質半導体領域１６上に第１の電極１８を形成する。半導体基板１１の第２の表面１１ｂ上に、第２の非晶質半導体領域１７と電気的に接続される第２の電極１９を形成する。より特定的には、第２の非晶質半導体領域１７上に第２の電極１９を形成する。こうして、図１及び図１５に示される本実施の形態の光電変換素子４を製造することができる。
本実施の形態の光電変換素子４及びその製造方法は、実施の形態１の光電変換素子１及びその製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子４において、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つは、第１の非晶質半導体層１５の全厚さにわたって存在してもよい。本実施の形態の光電変換素子４によれば、第１の非晶質半導体領域１６と半導体基板１１との距離及び第２の非晶質半導体領域１７と半導体基板１１との距離の少なくとも１つを小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６が有する第１の導電型に対応するキャリアを、第１の非晶質半導体領域１６によってより高い効率で収集することができる。半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第２の非晶質半導体領域１７が有する第２の導電型に対応するキャリアを、第２の非晶質半導体領域１７によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子４によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。本実施の形態の光電変換素子４では、半導体基板１１の第２の表面１１ｂと第１の非晶質半導体層１５との間にトンネル誘電体層２０が存在する。そのため、第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の不純物をドーピングして第１の非晶質半導体領域１６を形成する際に半導体基板１１に第１の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域１７を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。このように、本実施の形態の光電変換素子４は、第１の非晶質半導体領域１６中の第１の不純物と第２の非晶質半導体領域１７中の第２の不純物とが半導体基板１１にドーピングされることを確実に防ぐことができる構造を備えている。本実施の形態の光電変換素子４は、トンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７とのヘテロ接合構造を確実に保つことができる構造を備えている。本実施の形態の光電変換素子４によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
本実施の形態の光電変換素子４の製造方法において、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つは、第１の非晶質半導体層１５の全厚さにわたって存在してもよい。本実施の形態の光電変換素子４の製造方法によれば、第１の非晶質半導体領域１６と半導体基板１１との距離及び第２の非晶質半導体領域１７と半導体基板１１との距離の少なくとも１つを小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６が有する第１の導電型に対応するキャリアを、第１の非晶質半導体領域１６によってより高い効率で収集することができる。半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第２の非晶質半導体領域１７が有する第２の導電型に対応するキャリアを、第２の非晶質半導体領域１７によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子４の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。本実施の形態の光電変換素子４の製造方法では、第１の非晶質半導体層１５に第１及び第２の不純物をドーピングする前に、半導体基板１１の第２の表面１１ｂはトンネル誘電体層２０によって覆われている。そのため、第１の非晶質半導体層１５の第１の部分に第１の導電型を有する第１の不純物をドーピングして第１の非晶質半導体領域１６を形成する際に半導体基板１１に第１の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。第１の非晶質半導体層１５の第２の部分に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域１７を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。このように、本実施の形態の光電変換素子４の製造方法によれば、第１の非晶質半導体領域１６中の第１の不純物と第２の非晶質半導体領域１７中の第２の不純物とが半導体基板１１にドーピングされることを確実に防ぐことができる。本実施の形態の光電変換素子４の製造方法によれば、トンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７とのヘテロ接合構造を確実に保つことができる。その結果、本実施の形態の光電変換素子４の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（実施の形態５）
図３から図８、図１１、図１５及び図１８を参照して、実施の形態５の光電変換素子４及びその製造方法について説明する。本実施の形態の光電変換素子４は、実施の形態４の光電変換素子４と同様の構成を備える。本実施の形態の光電変換素子４の製造方法は、基本的には、実施の形態４の光電変換素子４の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態４の光電変換素子４の製造方法では、イオン注入法によって、第１の非晶質半導体層１５に第１及び第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子４の製造方法では、実施の形態２の製造方法と同様の方法により、第１の非晶質半導体層１５に第１及び第２の不純物がドーピングされる。具体的には、第１の非晶質半導体層１５上に、第１の導電型を有する第１の不純物を含む第１のドーパント含有膜２６と第２の導電型を有する第２の不純物を含む第２のドーパント含有膜２７を形成する。それから、第１のドーパント含有膜２６及び第２のドーパント含有膜２７を熱処理して、第１のドーパント含有膜２６に含まれる第１の不純物と第２のドーパント含有膜２７に含まれる第２の不純物とを第１の非晶質半導体層１５に移行させる。
図３から図８、図１１及び図１８を参照して、本実施の形態の光電変換素子４の製造方法の一例について以下説明する。
図３から図８に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第２の非晶質半導体層１２と、第３の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第１の非晶質半導体層１５とを形成する。図１１を参照して、第１の非晶質半導体層１５の第１の部分上に、第１の導電型を有する第１の不純物を含む第１のドーパント含有膜２６を形成し、第１の非晶質半導体層１５の第２の部分上に、第２の導電型を有する第２の不純物を含む第２のドーパント含有膜２７を形成する。第１のドーパント含有膜２６は、第１の導電型を有する第１の不純物を含む第１のドーピングペーストであってもよい。第２のドーパント含有膜２７は、第２の導電型を有する第２の不純物を含む第２のドーピングペーストであってもよい。
図１８を参照して、第１のドーパント含有膜２６及び第２のドーパント含有膜２７を熱処理して、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に、第１の非晶質半導体層１５の全厚さにわたって、移行させ、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に、第１の非晶質半導体層１５の全厚さにわたって、移行させる。第１の不純物及び第２の不純物を、第１の非晶質半導体層１５の全厚さにわたって第１の非晶質半導体層１５に移行させる点を除いては、本実施の形態の光電変換素子４の製造方法は、実施の形態２の光電変換素子１の製造方法と同様である。
本実施の形態の光電変換素子４及びその製造方法は、実施の形態４の光電変換素子４及びその製造方法の効果と、実施の形態２の光電変換素子１及びその製造方法の効果とを有する。
（実施の形態６）
図３から図８、図１５、図１９及び図２０を参照して、実施の形態６の光電変換素子４及びその製造方法について説明する。本実施の形態の光電変換素子４は、実施の形態４の光電変換素子４と同様の構成を備える。本実施の形態の光電変換素子４の製造方法は、基本的には、実施の形態４の光電変換素子４の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態４の光電変換素子４の製造方法では、イオン注入法によって、第１の非晶質半導体層１５に第１及び第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子４の製造方法では、実施の形態３の光電変換素子１の製造方法と同様に、レーザドーピング法により、第１のドーパント含有膜２６に含まれる第１の不純物と第２のドーパント含有膜２７に含まれる第２の不純物とを第１の非晶質半導体層１５に移行させる。
図３から図８、図１９及び図２０を参照して、本実施の形態の光電変換素子４の製造方法の一例について以下説明する。
図３から図８に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第２の非晶質半導体層１２と、第３の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第１の非晶質半導体層１５とを形成する。
図１９を参照して、第１の非晶質半導体層１５上に、第１の導電型を有する第１の不純物を含む第１のドーパント含有膜２６を形成する。続いて、第１のドーパント含有膜２６の一部に第１のレーザ光２８を照射して、第１のドーパント含有膜２６に含まれる第１の不純物を第１の非晶質半導体層１５の第１の部分に、第１の非晶質半導体層１５の全厚さにわたって、移行させる。それから、残った第１のドーパント含有膜２６は、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、または、フッ化水素酸などを用いて除去される。
図２０を参照して、第１の非晶質半導体層１５上に、第２の導電型を有する第２の不純物を含む第２のドーパント含有膜２７を形成する。続いて、第２のドーパント含有膜２７の一部に第２のレーザ光２９を照射して、第２のドーパント含有膜２７に含まれる第２の不純物を第１の非晶質半導体層１５の第２の部分に、第１の非晶質半導体層１５の全厚さにわたって、移行させる。第１の不純物及び第２の不純物を、第１の非晶質半導体層１５の全厚さにわたって第１の非晶質半導体層１５に移行させる点を除いては、本実施の形態の光電変換素子４の製造方法は、実施の形態３の光電変換素子１の製造方法と同様である。
本実施の形態の光電変換素子４及びその製造方法は、実施の形態４の光電変換素子４及びその製造方法の効果と、実施の形態３の光電変換素子１及びその製造方法の効果とを有する。
（実施の形態７）
図２１及び図２２を参照して、実施の形態７の光電変換素子７について説明する。本実施の形態の光電変換素子７及びその製造方法は、実施の形態１の光電変換素子１及びその製造方法と同様であるが、以下の点で異なる。
本実施の形態の光電変換素子７では、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とは互いに接してもよい。本実施の形態の光電変換素子７及びその製造方法は、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが互いに接することを除き、実施の形態１から実施の形態３の光電変換素子１及びその製造方法と同様である。
本実施の形態の光電変換素子７及びその製造方法は、実施の形態１から実施の形態３の光電変換素子１及びそれらの製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子７では、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される方向（第１の方向、例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とは互いに接してもよい。本実施の形態の光電変換素子７によれば、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つの面積を大きくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、高い効率で収集することができる。その結果、本実施の形態の光電変換素子７によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子７の製造方法では、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される方向（第１の方向、例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とは互いに接してもよい。本実施の形態の光電変換素子７の製造方法によれば、第１の非晶質半導体領域１６及び第２の非晶質半導体領域１７の少なくとも１つの面積を大きくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、高い効率で収集することができる。その結果、本実施の形態の光電変換素子７の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（実施の形態８）
図２１及び図２３を参照して、実施の形態８の光電変換素子８について説明する。本実施の形態の光電変換素子８及びその製造方法は、実施の形態４の光電変換素子４及びその製造方法と同様であるが、以下の点で異なる。
本実施の形態の光電変換素子８では、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とは互いに接してもよい。本実施の形態の光電変換素子８及びその製造方法は、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが交互に配列される第１の方向（例えばｘ方向）において、第１の非晶質半導体領域１６と第２の非晶質半導体領域１７とが互いに接することを除き、実施の形態４から実施の形態６の光電変換素子４及びその製造方法と同様である。
本実施の形態の光電変換素子８及びその製造方法は、実施の形態４から実施の形態６の光電変換素子４及びその製造方法の効果と、実施の形態７の光電変換素子７及びその製造方法の効果とを有する。
［付記］
（１）ここで開示された実施の形態の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられたトンネル誘電体層と、トンネル誘電体層上に設けられるとともに、ｉ型を有する第１の非晶質半導体層と、トンネル誘電体層上に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域と、トンネル誘電体層上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域とを備える。第１の非晶質半導体領域は第１の導電型を有する第１の不純物を含む。第２の非晶質半導体領域は第２の導電型を有する第２の不純物を含む。第１の非晶質半導体層、第１の非晶質半導体領域及び第２の非晶質半導体領域は、連続して延在する１つの層を構成する。ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上にトンネル誘電体層を備える。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。ここで開示された実施の形態の光電変換素子によれば、向上したパッシベーション特性を有する光電変換素子を提供することができる。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体領域及び第２の非晶質半導体領域にトンネルさせる。ここで開示された実施の形態の光電変換素子によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを効率的に収集することができる。ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上に、トンネル誘電体層及び第１の非晶質半導体層を形成した後、半導体基板の第２の表面を露出させることなく製造し得る構造を備えている。半導体基板の第２の表面に汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板の第２の表面が荒れたりすることなく製造し得る構造を、ここで開示された実施の形態の光電変換素子は備えている。ここで開示された実施の形態の光電変換素子によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
（２）ここで開示された実施の形態の光電変換素子は、トンネル誘電体層と第１の非晶質半導体領域との間及びトンネル誘電体層と第２の非晶質半導体領域との間に第１の非晶質半導体層が存在してもよい。ｉ型を有する第１の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
（３）ここで開示された実施の形態の光電変換素子において、第１の非晶質半導体領域及び第２の非晶質半導体領域の少なくとも１つは、第１の非晶質半導体層の全厚さにわたって存在してもよい。ここで開示された実施の形態の光電変換素子によれば、第１の非晶質半導体領域と半導体基板との距離及び第２の非晶質半導体領域と半導体基板との距離の少なくとも１つを小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域が有する第１の導電型に対応するキャリアを、第１の非晶質半導体領域によってより高い効率で収集することができる。半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第２の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第２の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。ここで開示された実施の形態の光電変換素子では、半導体基板の第２の表面と第１の非晶質半導体層との間にトンネル誘電体層が存在する。そのため、第１の非晶質半導体層の第１の部分に第１の導電型を有する第１の不純物をドーピングして第１の非晶質半導体領域を形成する際に半導体基板に第１の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。第１の非晶質半導体層の第２の部分に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域を形成する際に半導体基板に第２の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。このように、ここで開示された実施の形態の光電変換素子は、第１の非晶質半導体領域中の第１の不純物と第２の非晶質半導体領域中の第２の不純物とが半導体基板にドーピングされることを確実に防ぐことができる構造を備えている。ここで開示された実施の形態の光電変換素子は、トンネル誘電体層を介した、半導体基板と第１の非晶質半導体領域及び第２の非晶質半導体領域とのヘテロ接合構造を確実に保つことができる構造を備えている。ここで開示された実施の形態の光電変換素子によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
（４）ここで開示された実施の形態の光電変換素子では、第１の非晶質半導体領域と第２の非晶質半導体領域とが交互に配列される方向において、第１の非晶質半導体領域と第２の非晶質半導体領域との間に第１の非晶質半導体層が存在してもよい。第１の導電型を有する第１の非晶質半導体領域と第２の導電型を有する第２の非晶質半導体領域とは、ｉ型を有する第１の非晶質半導体層によって分離されてもよい。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（５）ここで開示された実施の形態の光電変換素子では、第１の非晶質半導体領域と第２の非晶質半導体領域とが交互に配列される方向において、第１の非晶質半導体領域と第２の非晶質半導体領域とは互いに接してもよい。ここで開示された実施の形態の光電変換素子によれば、第１の非晶質半導体領域及び第２の非晶質半導体領域の少なくとも１つの面積を大きくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（６）ここで開示された実施の形態の光電変換素子において、トンネル誘電体層は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層は、光電変換素子のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体領域及び第２の非晶質半導体領域にさらに効率的にトンネルさせることができる。ここで開示された実施の形態の光電変換素子によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアをさらに効率的に収集することができる。
（７）ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上に設けられるとともに、第１の非晶質半導体領域と電気的に接続される第１の電極と、半導体基板の第２の表面上に設けられるとともに、第２の非晶質半導体領域と電気的に接続される第２の電極とをさらに備えてもよい。第１の電極及び第２の電極は、光の入射面である半導体基板の第１の表面側に設けられていないので、光電変換素子に入射する光が第１の電極及び第２の電極によって遮られない。そのため、ここで開示された実施の形態の光電変換素子によれば、高い短絡電流ＪSCが得られ、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（８）ここで開示された実施の形態の光電変換素子は、半導体基板の第１の表面上に誘電体層をさらに備えてもよい。誘電体層が反射防止膜として機能するとき、誘電体層は、より多くの光を光電変換素子内に入射させることができる。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。誘電体層がパッシベーション膜として機能するとき、誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（９）ここで開示された実施の形態の光電変換素子は、半導体基板の第１の表面上に、ｉ型を有する第２の非晶質半導体層をさらに備えてもよい。ｉ型を有する第２の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
（１０）ここで開示された実施の形態の光電変換素子は、半導体基板の第１の表面上に、半導体基板と同じ導電型を有する第３の非晶質半導体層をさらに備えてもよい。半導体基板と同じ導電型を有する第３の非晶質半導体層は、光電変換素子に光が入射することによって半導体基板内に発生したキャリアのうち半導体基板の第１の表面に近づくキャリアを、半導体基板の内部に押し戻すことができる。そのため、第４の非晶質半導体層は、このキャリアが半導体基板の第１の表面において再結合することを抑制することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
（１１）ここで開示された実施の形態の光電変換素子において、半導体基板の第１の表面は、凹凸構造を含んでもよい。光の入射面である半導体基板の第１の表面上に凹凸構造を設けることによって、より多くの光が光電変換素子内に入射され得る。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（１２）ここで開示された実施の形態の光電変換素子の製造方法は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板の第２の表面上にトンネル誘電体層を形成することと、トンネル誘電体層上に、ｉ型を有する第１の非晶質半導体層を形成することと、第１の非晶質半導体層内に第１の導電型を有する第１の非晶質半導体領域を形成することと、第１の非晶質半導体層内に第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域を形成することとを備える。第１の非晶質半導体層内に第１の非晶質半導体領域を形成することは、第１の非晶質半導体層の第１の部分に、第１の導電型を有する第１の不純物をドーピングすることを含む。第１の非晶質半導体層内に第２の非晶質半導体領域を形成することは、第１の部分と異なる第１の非晶質半導体層の第２の部分に第２の導電型を有する第２の不純物をドーピングすることを含む。ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第２の表面上にトンネル誘電体層を形成することを備える。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上したパッシベーション特性を有する光電変換素子を製造することができる。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体領域及び第２の非晶質半導体領域にトンネルさせる。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを効率的に収集することができる光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体層内に第１の非晶質半導体領域及び第２の非晶質半導体領域を形成する前に、半導体基板の第２の表面はトンネル誘電体層によって覆われている。そのため、半導体基板の第２の表面上にトンネル誘電体層及び第１の非晶質半導体層を形成した後、半導体基板の第２の表面を露出させることなく、光電変換素子を製造することができる。半導体基板の第２の表面に汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板の第２の表面が荒れたりすることなく、光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（１３）ここで開示された実施の形態の光電変換素子の製造方法において、トンネル誘電体層と第１の非晶質半導体領域との間及びトンネル誘電体層と第２の非晶質半導体領域との間に第１の非晶質半導体層が存在してもよい。ｉ型を有する第１の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
（１４）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体領域及び第２の非晶質半導体領域の少なくとも１つは、第１の非晶質半導体層の全厚さにわたって存在してもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の非晶質半導体領域と半導体基板との距離及び第２の非晶質半導体領域と半導体基板との距離の少なくとも１つを小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域が有する第１の導電型に対応するキャリアを、第１の非晶質半導体領域によってより高い効率で収集することができる。半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第２の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第２の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体層に第１及び第２の不純物をドーピングする前に、半導体基板の第２の表面はトンネル誘電体層によって覆われている。そのため、第１の非晶質半導体層の第１の部分に第１の導電型を有する第１の不純物をドーピングして第１の非晶質半導体領域を形成する際に半導体基板に第１の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。第１の非晶質半導体層の第２の部分に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域を形成する際に半導体基板に第２の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。このように、ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の非晶質半導体領域中の第１の不純物と第２の非晶質半導体領域中の第２の不純物とが半導体基板にドーピングされることを確実に防ぐことができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、トンネル誘電体層を介した、半導体基板と第１の非晶質半導体領域及び第２の非晶質半導体領域とのヘテロ接合構造を確実に保つことができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（１５）ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体領域と第２の非晶質半導体領域層とが交互に配列される方向において、第１の非晶質半導体領域と第２の非晶質半導体領域との間に、第１の非晶質半導体層が存在してもよい。第１の導電型を有する第１の非晶質半導体領域と第２の導電型を有する第２の非晶質半導体領域とは、ｉ型を有する第１の非晶質半導体層によって分離されてもよい。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（１６）ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体領域と第２の非晶質半導体領域とが交互に配列される方向において、第１の非晶質半導体領域と第２の非晶質半導体領域とは互いに接してもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の非晶質半導体領域及び第２の非晶質半導体領域の少なくとも１つの面積を大きくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（１７）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層の第１の部分に第１の不純物をイオン注入することを含んでもよい。第１の非晶質半導体層の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層の第２の部分に第２の不純物をイオン注入することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（１８）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層上に第１の不純物を含む第１のドーパント含有膜を形成することと、第１のドーパント含有膜に含まれる第１の不純物を第１の非晶質半導体層の第１の部分に移行させることとを含んでもよい。第１の非晶質半導体層の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層上に第２の不純物を含む第２のドーパント含有膜を形成することと、第２のドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の第２の部分に移行させることとを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（１９）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層上に第１の不純物を含む第１のドーパント含有膜を形成することは、第１の非晶質半導体層の第１の部分上に第１の不純物を含む第１のドーピングペーストを施すことであってもよい。第１のドーパント含有膜に含まれる第１の不純物を第１の非晶質半導体層の第１の部分に移行させることは、第１のドーピングペーストを熱処理することを含んでもよい。第１の非晶質半導体層上に第２の不純物を含む第２のドーパント含有膜を形成することは、第１の非晶質半導体層の第２の部分上に第２の不純物を含む第２のドーピングペーストを施すことであってもよい。第２のドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の第２の部分に移行させることは、第２のドーピングペーストを熱処理することを含んでもよい。すなわち、ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体層の第１の部分に第１の不純物をドーピングすることは、第１の非晶質半導体層の第１の部分上に第１の不純物を含む第１のドーピングペーストを施すことと、第１のドーピングペーストを熱処理することとを含んでもよい。第１の非晶質半導体層の第２の部分に第２の不純物をドーピングすることは、第１の非晶質半導体層の第２の部分上に第２の不純物を含む第２のドーピングペーストを施すことと、第２のドーピングペーストを熱処理することとを含んでもよい。第１及び第２のドーパント含有膜としてドーピングペーストを用いることによって、高いパターン精度で、第１の非晶質半導体層内に第１の非晶質半導体領域及び第２の非晶質半導体領域を形成することができる。第１及び第２のドーパント含有膜としてドーピングペーストを用いることによって、インクジェット、スクリーン印刷などによって第１の非晶質半導体層上に第１及び第２のドーパント含有膜が形成され得る。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（２０）ここで開示された実施の形態の光電変換素子の製造方法において、第１のドーパント含有膜に含まれる第１の不純物を第１の非晶質半導体層の第１の部分に移行させることは、第１のドーパント含有膜の一部に第１のレーザ光を照射することを含んでもよい。第２のドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の第２の部分に移行させることは、第２のドーパント含有膜の一部に第２のレーザ光を照射することを含んでもよい。すなわち、レーザドーピング法によって、第１の非晶質半導体層に第１及び第２の不純物がドーピングされてもよい。レーザドーピング方法は、加熱炉を使用してドーパントを拡散する方法よりも、短時間でドーパントを拡散させることができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（２１）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板の第２の表面上にトンネル誘電体層を形成することは、半導体基板の第２の表面をオゾン水または過酸化水素水に浸漬することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第２の表面をオゾン水または過酸化水素水に浸漬するという簡単な工程によって、トンネル誘電体層を早く形成することができる。
（２２）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板の第２の表面上にトンネル誘電体層を形成することは、半導体基板の第２の表面を熱酸化することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第２の表面を熱酸化するという簡単な工程によって、トンネル誘電体層を形成することができる。
（２３）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板の第２の表面上にトンネル誘電体層を形成することは、半導体基板の第２の表面上にトンネル誘電体層を堆積することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第２の表面上にトンネル誘電体層を堆積するという簡単な工程によって、トンネル誘電体層を形成することができる。
（２４）ここで開示された実施の形態の光電変換素子の製造方法において、トンネル誘電体層は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層は、光電変換素子のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体領域及び第２の非晶質半導体領域にさらに効率的にトンネルさせることができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアをさらに効率的に収集することができる光電変換素子を製造することができる。
（２５）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第２の表面上に、第１の非晶質半導体領域と電気的に接続される第１の電極を形成することと、半導体基板の第２の表面上に、第２の非晶質半導体領域と電気的に接続される第２の電極を形成することとをさらに備えてもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の電極及び第２の電極が光の入射面である半導体基板の第１の表面側に設けられていない光電変換素子を製造することができる。そのため、光電変換素子に入射する光が第１の電極及び第２の電極によって遮られない。ここで開示された実施の形態の光電変換素子の製造方法によれば、高い短絡電流ＪSCを有するとともに、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（２６）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面上に誘電体層を形成することをさらに備えてもよい。誘電体層が反射防止膜として機能するとき、誘電体層は、より多くの光を光電変換素子内に入射させることができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。誘電体層がパッシベーション膜として機能するとき、誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（２７）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面上に、ｉ型を有する第２の非晶質半導体層を形成することをさらに備えてもよい。ｉ型を有する第２の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
（２８）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面上に、半導体基板と同じ導電型を有する第３の非晶質半導体層を形成することをさらに備えてもよい。半導体基板と同じ導電型を有する第３の非晶質半導体層は、光電変換素子に光が入射することによって半導体基板内に発生したキャリアのうち半導体基板の第１の表面に近づくキャリアを、半導体基板の内部に押し戻すことができる。そのため、第３の非晶質半導体層は、このキャリアが半導体基板の第１の表面において再結合することを抑制することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
（２９）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面に、凹凸構造を形成することをさらに備えてもよい。光の入射面である半導体基板の第１の表面に凹凸構造を形成することによって、より多くの光が光電変換素子内に入射され得る。そのため、ここで開示された実施の形態の光電変換素子の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，４，７，８ 光電変換素子、１１ 半導体基板、１１ａ 第１の表面、１１ｂ 第２の表面、１２ 第２の非晶質半導体層、１３ 第３の非晶質半導体層、１４ 誘電体層、１５ 第１の非晶質半導体層、１６ 第１の非晶質半導体領域、１７ 第２の非晶質半導体領域、１８ 第１の電極、１９ 第２の電極、２０ トンネル誘電体層、２１ 第１のイオンビーム、２２ 第１のマスク、２３ 第２のイオンビーム、２４ 第２のマスク、２６ 第１のドーパント含有膜、２７ 第２のドーパント含有膜、２８ 第１のレーザ光、２９ 第２のレーザ光。

Claims (8)

  1. 第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板と、
    前記第２の表面上に設けられたトンネル誘電体層と、
    前記トンネル誘電体層上に設けられるとともに、ｉ型を有する第１の非晶質半導体層と、
    前記トンネル誘電体層上に設けられるとともに、第１の導電型を有する第１の非晶質半導体領域と、
    前記トンネル誘電体層上に設けられるとともに、前記第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域とを備え、
    前記第１の非晶質半導体領域は前記第１の導電型を有する第１の不純物を含み、
    前記第２の非晶質半導体領域は前記第２の導電型を有する第２の不純物を含み、
    前記第１の非晶質半導体層、前記第１の非晶質半導体領域及び前記第２の非晶質半導体領域は、連続して延在する１つの層を構成する、光電変換素子。
  2. 前記トンネル誘電体層と前記第１の非晶質半導体領域との間及び前記トンネル誘電体層と前記第２の非晶質半導体領域との間に前記第１の非晶質半導体層が存在する、請求項１に記載の光電変換素子。
  3. 前記第１の非晶質半導体領域及び前記第２の非晶質半導体領域の少なくとも１つは、前記第１の非晶質半導体層の全厚さにわたって存在する、請求項１に記載の光電変換素子。
  4. 前記第１の非晶質半導体領域と前記第２の非晶質半導体領域とが交互に配列される方向において、前記第１の非晶質半導体領域と前記第２の非晶質半導体領域との間に前記第１の非晶質半導体層が存在する、請求項１から請求項３のいずれか１項に記載の光電変換素子。
  5. 前記第１の非晶質半導体領域と前記第２の非晶質半導体領域とが交互に配列される方向において、前記第１の非晶質半導体領域と前記第２の非晶質半導体領域とは互いに接する、請求項１から請求項３のいずれか１項に記載の光電変換素子。
  6. 前記半導体基板の前記第２の表面上に設けられるとともに、前記第１の非晶質半導体領域と電気的に接続される第１の電極と、
    前記半導体基板の前記第２の表面上に設けられるとともに、前記第２の非晶質半導体領域と電気的に接続される第２の電極とをさらに備える、請求項１から請求項５のいずれか１項に記載の光電変換素子。
  7. 前記半導体基板の前記第１の表面上に誘電体層をさらに備える、請求項１から請求項６のいずれか１項に記載の光電変換素子。
  8. 第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板の前記第２の表面上にトンネル誘電体層を形成することと、
    前記トンネル誘電体層上に、ｉ型を有する第１の非晶質半導体層を形成することと、
    前記第１の非晶質半導体層内に第１の導電型を有する第１の非晶質半導体領域を形成することと、
    前記第１の非晶質半導体層内に前記第１の導電型と異なる第２の導電型を有する第２の非晶質半導体領域を形成することとを備え、
    前記第１の非晶質半導体層内に前記第１の非晶質半導体領域を形成することは、前記第１の非晶質半導体層の第１の部分に前記第１の導電型を有する第１の不純物をドーピングすることを含み、
    前記第１の非晶質半導体層内に前記第２の非晶質半導体領域を形成することは、前記第１の部分と異なる前記第１の非晶質半導体層の第２の部分に前記第２の導電型を有する第２の不純物をドーピングすることを含む、光電変換素子の製造方法。
JP2015185469A 2015-09-18 2015-09-18 光電変換素子及びその製造方法 Pending JP2017059763A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015185469A JP2017059763A (ja) 2015-09-18 2015-09-18 光電変換素子及びその製造方法
PCT/JP2016/073871 WO2017047310A1 (ja) 2015-09-18 2016-08-16 光電変換素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185469A JP2017059763A (ja) 2015-09-18 2015-09-18 光電変換素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017059763A true JP2017059763A (ja) 2017-03-23

Family

ID=58391722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185469A Pending JP2017059763A (ja) 2015-09-18 2015-09-18 光電変換素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2017059763A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112011A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 光起電力素子の製造方法
JP2009535845A (ja) * 2006-05-04 2009-10-01 サンパワー コーポレイション ドーピングされた半導体ヘテロ接合電極を有する太陽電池
JP2012060080A (ja) * 2010-09-13 2012-03-22 Ulvac Japan Ltd 結晶太陽電池及びその製造方法
JP2012164961A (ja) * 2011-02-08 2012-08-30 Samsung Sdi Co Ltd 太陽電池およびその製造方法
WO2013100085A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
WO2013146973A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 太陽電池素子
JP2013214672A (ja) * 2012-04-04 2013-10-17 Sharp Corp 光電変換素子
JP2014123692A (ja) * 2012-12-19 2014-07-03 Junji Hirokane 光起電力素子およびその製造方法
US20150179834A1 (en) * 2013-12-20 2015-06-25 Mukul Agrawal Barrier-less metal seed stack and contact
JP2015142139A (ja) * 2014-01-29 2015-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112011A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 光起電力素子の製造方法
JP2009535845A (ja) * 2006-05-04 2009-10-01 サンパワー コーポレイション ドーピングされた半導体ヘテロ接合電極を有する太陽電池
JP2012060080A (ja) * 2010-09-13 2012-03-22 Ulvac Japan Ltd 結晶太陽電池及びその製造方法
JP2012164961A (ja) * 2011-02-08 2012-08-30 Samsung Sdi Co Ltd 太陽電池およびその製造方法
WO2013100085A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
WO2013146973A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 太陽電池素子
JP2013214672A (ja) * 2012-04-04 2013-10-17 Sharp Corp 光電変換素子
JP2014123692A (ja) * 2012-12-19 2014-07-03 Junji Hirokane 光起電力素子およびその製造方法
US20150179834A1 (en) * 2013-12-20 2015-06-25 Mukul Agrawal Barrier-less metal seed stack and contact
JP2015142139A (ja) * 2014-01-29 2015-08-03 エルジー エレクトロニクス インコーポレイティド 太陽電池及びその製造方法

Similar Documents

Publication Publication Date Title
JP6746854B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP6046661B2 (ja) 太陽電池、その製造方法及び太陽電池の不純物部形成方法
US8603851B2 (en) Solar cell and method of manufacturing the same by simultaneously forming first and second doping regions
US8664015B2 (en) Method of manufacturing photoelectric device
JP2011512041A (ja) 太陽電池、太陽電池のエミッタ層形成方法及び太陽電池の製造方法
JP2005310830A (ja) 太陽電池および太陽電池の製造方法
JP2013531371A (ja) 拡散とイオン注入とのハイブリッドプロセスによって形成される選択エミッタ太陽電池
US20120180860A1 (en) Solar cell and method for manufacturing the same
EP2626914A2 (en) Solar Cell and Method of Manufacturing the Same
JP2014197578A (ja) 太陽電池の製造方法
KR101370126B1 (ko) 탑햇 형태의 레이저 어닐링을 이용한 태양전지의 선택적에미터 형성방법 및 이를 이용한 태양전지의 제조방법
KR101360658B1 (ko) 태양전지의 선택적 에미터 형성방법
US8993423B2 (en) Method for manufacturing solar cell
JP2007019259A (ja) 太陽電池およびその製造方法
JP2928433B2 (ja) 光電変換素子の製造方法
JP6624864B2 (ja) 光電変換素子及びその製造方法
JP2014086589A (ja) 太陽電池セルの製造方法および太陽電池セル
WO2017047310A1 (ja) 光電変換素子及びその製造方法
KR20190073362A (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법
JP2017059763A (ja) 光電変換素子及びその製造方法
JP6639169B2 (ja) 光電変換素子及びその製造方法
KR20190079622A (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법
WO2017047311A1 (ja) 光電変換素子及びその製造方法
JP2017059761A (ja) 光電変換素子及びその製造方法
KR20080050863A (ko) 태양전지의 제조방법 및 태양전지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200617

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201104

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210212

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210309

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210413

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210413