JP2013214672A - 光電変換素子 - Google Patents

Abstract

【課題】変換効率を向上可能な光電変換素子を提供する。
【解決手段】光電変換素子１０は、結晶シリコン基板１と、薄膜半導体層２と、透明導電膜３と、電極４とを備える。薄膜半導体層２は、結晶シリコン基板１の一方の表面に接して配置され、結晶シリコン基板１の導電型と反対の導電型を有する非晶質膜を含む。透明導電膜３は、薄膜半導体層２の非晶質膜に接して配置される。電極４は、透明導電膜３に形成された穴部３ａを埋めるように配置される。
【選択図】図１

Description

この発明は、光電変換素子に関するものである。

従来、光を電気に変換する太陽電池として特許文献１に記載の太陽電池が知られている。

この太陽電池は、ｎ型多結晶シリコン基板と、ｉ型非晶質シリコン層と、ｐ型非晶質シリコン層と、透明導電膜と、集電極とを備える。

ｉ型非晶質シリコン層は、ｎ型多結晶シリコン基板の一主面に形成される。ｐ型非晶質シリコン層は、ｉ型非晶質シリコン層上にｉ型非晶質シリコン層に接して形成される。透明導電膜は、ｐ型非晶質シリコン層上にｐ型非晶質シリコン層に接して形成される。集電極は、透明導電膜に接して形成される。

特開平６−１９６７２９号公報

しかし、従来の太陽電池においては、光励起された正孔をｐ型非晶質シリコン層から透明導電膜を介して取り出しており、また、透明導電膜は、電極材料よりも抵抗が高いため、透明導電膜の抵抗によって太陽電池特性における曲線因子（ＦＦ：Ｆｉｌｌ Ｆａｃｔｏｒ）が低下するという問題がある。

そこで、この発明は、変換効率を向上可能な光電変換素子を提供するものである。

この発明の実施の形態によれば、光電変換素子は、結晶シリコン基板と、薄膜半導体層と、透明導電膜と、電極とを備える。結晶シリコン基板は、第１の導電型を有する。薄膜半導体層は、結晶シリコン基板の一方の表面に接して配置され、第１の導電型と反対の第２の導電型を有する非晶質膜を含む。透明導電膜は、薄膜半導体層に接して配置される。電極は、透明導電膜の結晶シリコン基板と反対側の表面から透明導電膜の厚み方向に形成された穴部を埋めるように配置される。

この発明の実施の形態による光電変換素子においては、電極は、透明導電膜に形成された穴部を埋めるように配置されるので、電極と透明導電膜との接触面積は、電極が平坦な透明導電膜の表面上に配置される場合よりも大きくなるとともに、電極の直下において、キャリア（電子および正孔の少なくとも一方）が透明導電膜を通過する距離が透明導電膜の厚みよりも短くなる。その結果、キャリア（電子および正孔の少なくとも一方）が電極へ到達するときの直列抵抗が低くなる。

従って、曲線因子が向上し、光電変換素子の変換効率を向上できる。

この発明の実施の形態１による光電変換素子の構成を示す断面図である。 実施例１における光電変換素子の構成を示す断面図である。 図２に示す光電変換素子の製造方法を示す第１の工程図である。 図２に示す光電変換素子の製造方法を示す第２の工程図である。 図２に示す光電変換素子の製造方法を示す第３の工程図である。 実施例２における光電変換素子の構成を示す断面図である。 実施の形態２による光電変換素子の構成を示す断面図である。 実施例３における光電変換素子の構成を示す断面図である。 図８に示す光電変換素子の製造方法を示す第１の工程図である。 図８に示す光電変換素子の製造方法を示す第２の工程図である。 図８に示す光電変換素子の製造方法を示す第３の工程図である。 実施例４における光電変換素子の構成を示す断面図である。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、実際には、水素（Ｈ）原子が含まれていてもよい。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていてもよい。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１０は、結晶シリコン基板１と、薄膜半導体層２と、透明導電膜３と、電極４とを備える。

結晶シリコン基板１は、単結晶シリコン基板または多結晶シリコン基板からなる。

薄膜半導体層２は、結晶シリコン基板１の一方の表面に接して配置される。そして、薄膜半導体層２は、結晶シリコン基板１の導電型と反対の導電型を有する非晶質膜を結晶シリコン基板１と反対側に少なくとも含む。

透明導電膜３は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＳｎＯ_２およびＺｎＯ等からなる。そして、透明導電膜３は、薄膜半導体層２に接して薄膜半導体層２上に配置される。また、透明導電膜３は、薄膜半導体層２と反対側の表面から厚み方向へ形成された穴部３ａを有する。

電極４は、透明導電膜３の穴部３ａを埋めるように配置される。その結果、薄膜半導体層２と電極４との距離は、透明導電膜３の厚みよりも短くなる。また、透明導電膜３と電極４との接触面積は、電極４が平坦な透明導電膜の表面上に配置される場合よりも大きくなる。

光電変換素子１０は、薄膜半導体層２、透明導電膜３および電極４を結晶シリコン基板１上に順次積層して製造される。

光電変換素子１０においては、太陽光は、透明導電膜３側から光電変換素子１０に入射される。

そして、結晶シリコン基板１において光励起された電子および正孔の一方（＝少数キャリア）は、キャリア拡散および拡散電位によって薄膜半導体層２へ移動し、透明導電膜３を介して電極４へ到達する。また、結晶シリコン基板１において光励起された電子および正孔の他方（＝多数キャリア）は、結晶シリコン基板１から電極（図示せず）および外部のリード線（図示せず）を介して電極４に到達する。そして、電子と正孔は、電極４で再結合する。これによって、光電流Ｉ_ｐｈが光電変換素子１０に流れる。

そして、透明導電膜３と電極４との接触面積は、電極４が平坦な透明導電膜の表面上に形成されている場合よりも大きいので、透明導電膜３と電極４とのコンタクト抵抗が低くなるとともに、電極４の直下においては、電子および正孔の一方（＝少数キャリア）が通過する透明導電膜３の距離が短くなる。その結果、電子および正孔の一方（＝少数キャリア）が電極４へ到達するときの直列抵抗が低くなる。

従って、曲線因子（ＦＦ）の低下が抑制され、光電変換素子１０の変換効率を向上できる。

以下、光電変換素子１０の実施例について説明する。
（実施例１）
図２は、実施例１における光電変換素子の構成を示す断面図である。図２を参照して、実施例１における光電変換素子１０Ａは、ｎ型単結晶シリコン基板１１と、薄膜半導体層２１と、透明導電膜３１と、電極４１，６１と、パッシベーション膜５１とを備える。

ｎ型単結晶シリコン基板１１は、例えば、（１００）の面方位を有し、０．１〜１０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。

薄膜半導体層２１は、非晶質相からなるｉ型非晶質膜２１１と、非晶質相からなるｐ型非晶質膜２１２とを含む。ｉ型非晶質膜２１１は、ｎ型単結晶シリコン基板１１の一方の表面に接して配置される。そして、ｉ型非晶質膜２１１は、例えば、ｉ型アモルファスシリコン（ｉ型ａ−Ｓｉ）からなり、１０ｎｍの膜厚を有する。ｐ型非晶質膜２１２は、ｉ型非晶質膜２１１１に接して配置される。そして、ｐ型非晶質膜２１２は、例えば、ｐ型ａ−Ｓｉからなり、１０ｎｍの膜厚を有する。また、ｐ型非晶質膜２１２のボロン（Ｂ）濃度は、例えば、１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。

透明導電膜３１は、ｐ型非晶質膜２１２に接して配置される。そして、透明導電膜３１は、例えば、ＩＴＯからなり、５０〜１００ｎｍの膜厚を有する。また、透明導電膜３１は、ｎ型単結晶シリコン基板１１と反対側の表面から厚み方向へ形成された凹部３１ａを有する。凹部３１ａは、上述した穴部３ａの具体例である。そして、凹部３１ａの深さは、任意である。

電極４１は、透明導電膜３１の凹部３１ａを埋めるように配置される。その結果、電極４１は、ｎ型単結晶シリコン基板１１の面内方向において所望の間隔で配置される。そして、電極４１は、例えば、銀（Ａｇ）からなり、１００μｍの幅および１０μｍの厚みを有する。

パッシベーション膜５１は、ｎ型単結晶シリコン基板１１の裏面（＝薄膜半導体層２１が形成された表面と反対側の表面）に接して配置される。そして、パッシベーション膜５１は、例えば、二酸化シリコン（ＳｉＯ_２）からなり、１００ｎｍの膜厚を有する。

電極６１は、パッシベーション膜５１を介してｎ型単結晶シリコン基板１１に接して配置される。そして、電極６１は、例えば、アルミニウム（Ａｌ）からなる。

図３から図５は、それぞれ、図２に示す光電変換素子１０Ａの製造方法を示す第１から第３の工程図である。

光電変換素子１０Ａの製造方法について説明する。光電変換素子１０Ａは、主に、プラズマ装置を用いてプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって製造される。

プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列的に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へシリコンウェハを順次搬送する搬送機構がプラズマ装置に備えられている。

仕込室は、加熱機構と排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、シリコンウェハを所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

仕込室、反応室ＣＢ１〜ＣＢ３、および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３および取出室に最も近くなるように仕込室、反応室ＣＢ１〜ＣＢ３、および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。

ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。

図３を参照して、光電変換素子１０Ａの製造が開始されると、ｎ型単結晶シリコン基板１１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１１をフッ酸中に浸漬してｎ型単結晶シリコン基板１１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１１の表面を水素で終端する（図３の工程（ａ）参照）。

なお、ｎ型単結晶シリコン基板１１の表面をテクスチャ化する場合、ｎ型単結晶シリコン基板１１をエタノール等で超音波洗浄した後、ｎ型単結晶シリコン基板１１の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板１１の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１１の表面を水素で終端する。

ｎ型単結晶シリコン基板１１の洗浄が終了すると、ｎ型単結晶シリコン基板１１をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１１の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ３の加熱機構も、ｎ型単結晶シリコン基板１１の温度を２００℃に設定するように基板ホルダーを加熱する。

ｎ型単結晶シリコン基板１１の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１１は、仕込室から反応室ＣＢ１へ搬送される。

ｉ型非晶質膜２１１およびｐ型非晶質膜２１２を形成するときの材料ガスの流量を表１に示す。

ｎ型単結晶シリコン基板１１が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのシラン（ＳｉＨ_４）ガスと、１００ｓｃｃｍの水素（Ｈ_２）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型非晶質膜２１１としてのｉ型ａ−Ｓｉがｎ型単結晶シリコン基板１１の一主面上に堆積される（図３の工程（ｂ）参照）。

ｉ型非晶質膜２１１の膜厚が１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｉ型非晶質膜２１１／ｎ型単結晶シリコン基板１１を反応室ＣＢ１から反応室ＣＢ２へ搬送する。

ｉ型非晶質膜２１１／ｎ型単結晶シリコン基板１１が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、４２ｓｃｃｍのＨ_２ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスとを反応室ＣＢ２に流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ_２Ｈ_６ガスの濃度は、例えば、０．１％である。

これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型非晶質膜２１２としてのｐ型ａ−Ｓｉがｉ型非晶質膜２１１上に堆積される（図３の工程（ｃ）参照）。

ｐ型非晶質膜２１２の膜厚が１０ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、ｐ型非晶質膜２１２／ｉ型非晶質膜２１１／ｎ型単結晶シリコン基板１１を反応室ＣＢ２から取出室へ搬送する。

そして、取出室でｐ型非晶質膜２１２／ｉ型非晶質膜２１１／ｎ型単結晶シリコン基板１１を室温まで冷却した後、ｐ型非晶質膜２１２／ｉ型非晶質膜２１１／ｎ型単結晶シリコン基板１１を取出室から取出し、ｐ型非晶質膜２１２／ｉ型非晶質膜２１１／ｎ型単結晶シリコン基板１１をスパッタリング装置にセットする。

そして、スパッタリング法によってＩＴＯからなる透明導電膜３０をｐ型非晶質膜２１２上に形成する（図３の工程（ｄ）参照）。

その後、透明導電膜３０を部分的にエッチングし、凹部３１ａを透明導電膜３０に形成する。これによって、透明導電膜３１が形成される（図３の工程（ｅ）参照）。

この場合、凹部３１ａは、次の３つの方法のいずれかの方法によって形成される。酸性のペーストを部分的に透明導電膜３０上に塗布して凹部３１ａを形成する。また、透明導電膜３０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、凹部３１ａを形成する領域以外の領域を覆うようにレジストを残し、その残したレジストをマスクとして酸によって透明導電膜３０をエッチングして凹部３１ａを形成する。更に、レーザによって透明導電膜３０に部分的に穴を開け、凹部３１ａを形成する。

なお、凹部３１ａは、例えば、ストライプ状に形成される。

工程（ｅ）の後、レジストを透明導電膜３１の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、レジストパターン４０を形成する（図３の工程（ｆ）参照）。

そして、レジストパターン４０をマスクとして凹部３１ａを埋めるようにＡｇペーストを印刷して乾燥し、その後、レジストパターン４０を除去する。これによって、電極４１が形成される（図４の工程（ｇ）参照）。

引き続いて、スパッタリング法によってＳｉＯ_２からなるパッシベーション膜５０をｎ型単結晶シリコン基板１１の裏面（＝透明導電膜３１が形成された表面と反対側の表面）に形成する（図４の工程（ｈ）参照）。

その後、レジストをパッシベーション膜５０の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、レジストパターン６０を形成する（図４の工程（ｉ）参照）。

そして、レジストパターン６０をマスクとしてパッシベーション膜５０をエッチングし、貫通孔７０を形成する。これによって、パッシベーション膜５１が形成される（図４の（工程（ｊ）参照）。

その後、パッシベーション膜５１を覆うようにＡｌを蒸着し、電極６１を形成する。これによって、光電変換素子１０Ａが完成する（図５の工程（ｋ）参照）。

このように、光電変換素子１０Ａは、ｉ型非晶質膜２１１およびｐ型非晶質膜２１２をプラズマＣＶＤ法によってｎ型単結晶シリコン基板１１の一主面上に順次積層し、その後、それぞれ、スパッタリング法および印刷法によって透明導電膜３１（ＩＴＯ）および電極４１（Ａｇ）をｐ型非晶質膜２１２上に順次積層し、パッシベーション膜５１および電極６１（Ａｌ）をｎ型単結晶シリコン基板１１の他方の表面上に順次積層することによって製造される。

光電変換素子１０Ａにおいては、太陽光は、透明導電膜３１側から光電変換素子１０Ａに入射する。

そして、ｎ型単結晶シリコン基板１１において光励起された正孔（＝少数キャリア）は、ｉ型非晶質膜２１１を介してｐ型非晶質膜２１２へ到達し、ｐ型非晶質膜２１２から透明導電膜３１を介して電極４１に到達する。

一方、ｎ型単結晶シリコン基板１１において光励起された電子（＝多数キャリア）は、電極６１側へ拡散し、ｎ型単結晶シリコン基板１１とパッシベーション膜５１との界面で再結合が抑制され、電極６１へ到達する。

電極６１へ到達した電子は、電極４１と電極６１との間に接続された負荷を介して電極４１へ到達し、正孔と再結合する。これによって、光電流が光電変換素子１０Ａに流れる。

そして、光電変換素子１０Ａにおいては、透明導電膜３１と電極４１との接触面積は、電極４１が平坦な透明導電膜上に配置される場合よりも大きくなるので、透明導電膜３１と電極４１とのコンタクト抵抗が低下するとともに、電極４１の直下においては、光励起された正孔が透明導電膜３１を通過する距離が透明導電膜３１の膜厚よりも短くなる。その結果、正孔が電極４１へ到達するときの直列抵抗が低くなる。

従って、曲線因子（ＦＦ）が向上し、光電変換素子１０Ａの変換効率を向上できる。

なお、光電変換素子１０Ａにおいては、ｉ型非晶質膜２１１は、ｉ型ａ−Ｓｉ以外にｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。この場合、ｉ型ａ−ＳｉＣは、ＳｉＨ_４ガス、メタン（ＣＨ_４）ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ゲルマン（ＧｅＨ_４）ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

そして、ｉ型非晶質膜２１１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをｉ型非晶質膜２１１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１０Ａにおいては、ｉ型非晶質膜２１１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。

そこで、実施の形態１においては、ｎ型単結晶シリコン基板１１の光学バンドギャップよりも大きいｉ型ａ−ＳｉＣ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをｉ型非晶質膜２１１として用いることにした。

また、ｐ型非晶質膜２１２は、ｐ型ａ−Ｓｉ以外にｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅのいずれかからなっていてもよい。この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

このように、ｉ型非晶質膜２１１およびｐ型非晶質膜２１２にａ−Ｓｉ等を適用することによって、ｉ型非晶質膜２１１およびｐ型非晶質膜２１２は、プラズマＣＶＤ法によって２００℃程度の低温で連続してｎ型単結晶シリコン基板１１上に積層される。また、透明導電膜３１およびパッシベーション膜５１も、２００℃以下の温度でスパッタリング法によってｎ型単結晶シリコン基板１１上に積層される。その結果、ｎ型単結晶シリコン基板１１の品質が熱ダメージによって劣化するのを防止できる。

なお、実施例１においては、光電変換素子１０Ａは、ｎ型単結晶シリコン基板１１に代えてｎ型多結晶シリコン基板を備えていてもよい。この場合、ｎ型多結晶シリコン基板は、例えば、０．１〜１０Ω・ｃｍの比抵抗および２００〜３００μｍの厚みを有する。

そして、ｎ型多結晶シリコン基板を用いた場合、好ましくは、２００℃以下の温度でｎ型多結晶シリコン基板を水素プラズマ処理し、その後、ｉ型非晶質膜２１１およびｐ型非晶質膜２１２をプラズマＣＶＤ法によってｎ型多結晶シリコン基板上に順次積層して光電変換素子１０Ａを作製する。これによって、ｎ型多結晶シリコン基板の粒界がＨ原子によってパッシベートされ、粒界におけるキャリア（電子および正孔）の再結合を低減できる。

また、ｎ型多結晶シリコンの表面は、凹凸構造（テクスチャ構造）になっていてもよい。この場合、酸エッチングまたはドライエッチング等によってｎ型多結晶シリコンの表面を凹凸化する。

更に、光電変換素子１０Ａは、ｎ型単結晶シリコン基板１１に代えてｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を備えていてもよい。

この場合、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板は、例えば、０．１〜１０Ω・ｃｍの比抵抗および２００〜３００μｍの厚みを有する。そして、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板は、光入射側の表面が凹凸構造（テクスチャ構造）になっていてもよい。

また、光電変換素子１０Ａは、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を備える場合、ｐ型非晶質膜２１２に代えて、非晶質相からなるｎ型非晶質膜を備える。そして、ｎ型非晶質膜は、ｎ型ａ−ＳｉＣ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型ａ−Ｇｅのいずれかからなり、例えば、１０ｎｍの膜厚を有する。

更に、ｎ型単結晶シリコン基板１１に代えてｐ型多結晶シリコン基板を用いる場合、ｐ型多結晶シリコン基板を水素プラズマ処理した後に、ｐ型多結晶シリコン基板の一主面上にｉ型非晶質膜およびｎ型非晶質膜を順次積層するのが好ましい。その理由は、ｎ型単結晶シリコン基板１１に代えてｎ型多結晶シリコン基板を用いる場合の理由と同じである。

更に、光電変換素子１０Ａは、パッシベーション膜５１および電極６１に代えてｉ型非晶質膜、ｎ型非晶質膜および電極を備えていてもよい。この場合、ｉ型非晶質膜は、ｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）の裏面（＝透明導電膜３１と反対側の表面）に接して配置され、ｎ型非晶質膜は、ｉ型非晶質膜に接して配置され、電極は、ｎ型非晶質膜に接して配置される。そして、ｉ型非晶質膜は、ｉ型非晶質膜２１１と同じ材料からなり、ｎ型非晶質膜は、ｎ型ａ−ＳｉＣ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型ａ−Ｇｅのいずれかからなる。また、ｉ型非晶質膜は、例えば、１０ｎｍの膜厚を有し、ｎ型非晶質膜は、例えば、１０ｎｍの膜厚を有する。

このように、ｉ型非晶質膜およびｎ型非晶質膜がｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）の裏面側に配置される場合、光電変換素子１０Ａは、ｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）を中心とした対称な断面構造を有するので、ｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）の反りを抑制できる。

更に、光電変換素子１０Ａは、ｎ型単結晶シリコン基板１１に代えてｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を備える場合、パッシベーション膜５１および電極６１に代えてｉ型非晶質膜、ｐ型非晶質膜および電極を備えていてもよい。この場合、ｉ型非晶質膜は、ｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）の裏面（＝透明導電膜３１と反対側の表面）に接して配置され、ｐ型非晶質膜は、ｉ型非晶質膜に接して配置され、電極は、ｐ型非晶質膜に接して配置される。そして、ｉ型非晶質膜は、ｉ型非晶質膜２１１と同じ材料からなり、ｐ型非晶質膜は、ｐ型ａ−ＳｉＣ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅのいずれかからなる。また、ｉ型非晶質膜は、例えば、１０ｎｍの膜厚を有し、ｐ型非晶質膜は、例えば、１０ｎｍの膜厚を有する。

このように、ｉ型非晶質膜およびｐ型非晶質膜がｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）の裏面側に配置される場合、光電変換素子１０Ａは、ｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）を中心とした対称な断面構造を有するので、ｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）の反りを抑制できる。

更に、光電変換素子１０Ａの薄膜半導体層２１は、ｐ型非晶質膜２１２のみからなっていてもよい。この場合、ｐ型非晶質膜２１２は、ｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）に接して配置される。その結果、光励起された正孔が電極４１に到達するときの抵抗を低減できる。ｐ型非晶質膜２１２をｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）に接して配置する場合、Ｂ_２Ｈ_６ガスの流量をｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）側から透明導電膜３１側へ向かうに従って徐々に増加させてｐ型非晶質膜２１２を堆積してもよい。これによって、ｐ型非晶質膜２１２とｎ型単結晶シリコン基板１１（またはｎ型多結晶シリコン基板）との界面におけるキャリアの再結合を抑制できる。

更に、光電変換素子１０Ａがｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を備える場合、薄膜半導体層２１は、ｎ型非晶質膜のみからなっていてもよい。この場合、ｎ型非晶質膜は、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板に接して配置される。その結果、光励起された電子が電極４１に到達するときの抵抗を低減できる。ｎ型非晶質膜をｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）に接して配置する場合、ＰＨ_３ガスの流量をｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）側から透明導電膜３１側へ向かうに従って徐々に増加させてｎ型非晶質膜を堆積してもよい。これによって、ｎ型非晶質膜とｐ型単結晶シリコン基板（またはｐ型多結晶シリコン基板）との界面におけるキャリアの再結合を抑制できる。

更に、光電変換素子１０Ａにおいては、電極４１は、ドット状に配置されていてもよい。この場合、図３の工程（ｅ）において、凹部３１ａがドット状に形成される。

（実施例２）
図６は、実施例２における光電変換素子の構成を示す断面図である。図６を参照して、実施例２における光電変換素子１０Ｂは、光電変換素子１０Ａの透明導電膜３１を透明導電膜３２に代え、電極４１を電極４２に代えたものであり、その他は、光電変換素子１０Ａと同じである。

透明導電膜３２は、ｐ型非晶質膜２１２に接して配置され、貫通孔３２ａを有する。そして、透明導電膜３２は、例えば、ＩＴＯからなる。貫通孔３２ａは、上述した穴部３ａの具体例である。

電極４２は、貫通孔３２ａを埋めるように配置される。即ち、電極４２は、ｐ型非晶質膜２１２および透明導電膜３２に接して配置される。そして、電極４２は、例えば、１００μｍの幅および１０μｍの厚みを有する。

光電変換素子１０Ｂは、図３から図５に示す工程（ａ）〜工程（ｋ）に従って製造される。この場合、図３に示す工程（ｅ）において、貫通孔３２ａが形成される。

光電変換素子１０Ｂにおいては、電極４２がｐ型非晶質膜２１２に接して配置されているため、ｎ型単結晶シリコン基板１１において光励起された正孔（＝少数キャリア）は、電極４２の直下においては、透明導電膜３２を経由せずに、直接、電極４２に到達する。その結果、光電変換素子１０Ａの場合よりも、正孔が電極４２へ到達するときの抵抗が更に低減される。従って、曲線因子（ＦＦ）が更に向上し、光電変換素子１０Ｂの変換効率を向上できる。

光電変換素子１０Ｂについてのその他の説明は、光電変換素子１０Ａについての説明と同じである。

［実施の形態２］
図７は、実施の形態２による光電変換素子の構成を示す断面図である。図７を参照して、実施の形態２による光電変換素子１００は、単結晶シリコン基板１０１と、パッシベーション膜１０２と、薄膜半導体層１０３，１０５と、透明導電膜１０４，１０６と、電極１０７，１０８とを備える。

単結晶シリコン基板１０１は、例えば、（１００）の面方位を有し、０．１〜１０Ω・ｃｍの比抵抗を有する。また、単結晶シリコン基板１０１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。

パッシベーション膜１０２は、単結晶シリコン基板１０１の一方の表面に接して配置される。そして、パッシベーション膜１０２は、例えば、ＳｉＯ_２からなる。

薄膜半導体層１０３は、単結晶シリコン基板１０１の他方の表面（＝光入射側の表面と反対側の表面）に接して配置される。そして、薄膜半導体層１０３は、単結晶シリコン基板１０１の導電型と同じ導電型を有する非晶質膜を単結晶シリコン基板１０１と反対側に少なくとも含む。

透明導電膜１０４は、薄膜半導体層１０３に接して薄膜半導体層１０３上に配置される。また、透明導電膜１０４は、単結晶シリコン基板１０１の面内方向において薄膜半導体層１０３と同じ長さを有する。更に、透明導電膜１０４は、図７の紙面に垂直な方向において薄膜半導体層１０３と同じ長さを有する。更に、透明導電膜１０４は、薄膜半導体層１０３と反対側の表面から厚み方向へ形成された穴部１０４ａを有する。そして、透明導電膜１０４は、例えば、ＩＴＯ、ＳｎＯ_２およびＺｎＯ等からなる。

薄膜半導体層１０５は、単結晶シリコン基板１０１の面内方向において薄膜半導体層１０３に隣接するとともに単結晶シリコン基板１０１の他方の表面（＝光入射側の表面と反対側の表面）に接して配置される。そして、薄膜半導体層１０５は、単結晶シリコン基板１０１の導電型と反対の導電型を有する非晶質膜を単結晶シリコン基板１０１と反対側に少なくとも含む。

透明導電膜１０６は、薄膜半導体層１０５に接して薄膜半導体層１０５上に配置される。また、透明導電膜１０６は、単結晶シリコン基板１０１の面内方向において薄膜半導体層１０５と同じ長さを有する。更に、透明導電膜１０６は、図７の紙面に垂直な方向において薄膜半導体層１０５と同じ長さを有する。更に、透明導電膜１０６は、薄膜半導体層１０５と反対側の表面から厚み方向へ形成された穴部１０６ａを有する。そして、透明導電膜１０６は、例えば、ＩＴＯ、ＳｎＯ_２およびＺｎＯ等からなる。

電極１０７は、透明導電膜１０４の穴部１０４ａを埋めるように配置される。その結果、薄膜半導体層１０３と電極１０７との距離は、透明導電膜１０４の厚みよりも短くなる。また、透明導電膜１０４と電極１０７との接触面積は、電極１０７が平坦な透明導電膜上に配置される場合よりも大きくなる。

電極１０８は、透明導電膜１０６の穴部１０６ａを埋めるように配置される。その結果、薄膜半導体層１０５と電極１０８との距離は、透明導電膜１０６の厚みよりも短くなる。また、透明導電膜１０６と電極１０８との接触面積は、電極１０８が平坦な透明導電膜上に配置される場合よりも大きくなる。

光電変換素子１００においては、薄膜半導体層１０５の全体の面積が単結晶シリコン基板１０１の面積に占める割合である面積占有率は、６０〜９３％であり、薄膜半導体層１０３の全体の面積が単結晶シリコン基板１０１の面積に占める割合である面積占有率は、５〜２０％である。

このように、薄膜半導体層１０５の面積占有率を薄膜半導体層１０３の面積占有率よりも大きくするのは、単結晶シリコン基板１０１中で光励起された電子および正孔をｐｎ接合（薄膜半導体層１０５／単結晶シリコン基板１０１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。

光電変換素子１００は、薄膜半導体層１０３，１０５、透明導電膜１０４，１０６および電極１０７，１０８を単結晶シリコン基板１０１の他方の表面上に順次積層して製造される。

光電変換素子１００においては、太陽光は、パッシベーション膜１０２側から光電変換素子１００に入射される。

そして、単結晶シリコン基板１０１において光励起された電子および正孔の一方（＝少数キャリア）は、キャリア拡散および拡散電位によって薄膜半導体層１０５へ移動し、透明導電膜１０６を介して電極１０８へ到達する。また、単結晶シリコン基板１０１において光励起された電子および正孔の他方（＝多数キャリア）は、キャリア拡散および拡散電位によって薄膜半導体層１０３へ移動し、透明導電膜１０４を介して電極１０７へ到達する。そして、電子は、電極１０７と電極１０８との間に接続された負荷を介して電極１０７（または電極１０８）へ到達し、正孔と再結合する。これによって、光電流Ｉ_ｐｈが光電変換素子１００に流れる。

このように、光電変換素子１００は、単結晶シリコン基板１０１において光励起された電子および正孔を単結晶シリコン基板１０１の裏面（＝パッシベーション膜１０２が形成された表面と反対側の表面）から取り出すバックコンタクト型の光電変換素子である。

光電変換素子１００においては、透明導電膜１０４と電極１０７との接触面積は、電極１０７が平坦な透明導電膜の表面上に形成されている場合よりも大きく、透明導電膜１０６と電極１０８との接触面積は、電極１０８が平坦な透明導電膜の表面上に形成されている場合よりも大きいので、透明導電膜１０４と電極１０７とのコンタクト抵抗および透明導電膜１０６と電極１０８とのコンタクト抵抗が低くなるとともに、電極１０７，１０８の直下においては、電子または正孔が通過する透明導電膜１０４，１０６の距離が短くなる。その結果、電子および正孔がそれぞれ電極１０７，１０８へ到達するときの直列抵抗が低くなる。

従って、曲線因子（ＦＦ）が向上し、光電変換素子１００の変換効率を向上できる。

なお、図７においては、１個の薄膜半導体層１０３と１個の薄膜半導体層１０５とが図示されているが、実際には、複数の薄膜半導体層１０３および複数の薄膜半導体層１０５が単結晶シリコン基板１０１の面内方向に交互に配置されている。

以下、光電変換素子１００の実施例について説明する。

（実施例３）
図８は、実施例３における光電変換素子の構成を示す断面図である。図８を参照して、実施例３における光電変換素子１００Ａは、ｎ型単結晶シリコン基板１１１と、パッシベーション膜１１２と、薄膜半導体層１１３，１１５と、透明導電膜１１４，１１６と、電極１１７，１１８とを備える。

ｎ型単結晶シリコン基板１１１は、例えば、（１００）の面方位を有し、０．１〜１０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１１１は、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。

薄膜半導体層１１３は、非晶質相からなるｉ型非晶質膜１１３１と、非晶質相からなるｎ型非晶質膜１１３２とを含む。ｉ型非晶質膜１１３１は、ｎ型単結晶シリコン基板１１１の裏面（＝パッシベーション膜１１２が配置された表面と反対側の表面）に接して配置される。そして、ｉ型非晶質膜１１３１は、例えば、ｉ型ａ−Ｓｉからなり、１０ｎｍの膜厚を有する。

ｎ型非晶質膜１１３２は、ｉ型非晶質膜１１３１に接して配置される。また、ｎ型非晶質膜１１３２は、ｎ型単結晶シリコン基板１１１の面内方向においてｉ型非晶質膜１１３１と同じ幅を有し、図８の紙面に垂直な方向においてｉ型非晶質膜１１３１と同じ長さを有する。そして、ｎ型非晶質膜１１３２は、例えば、ｎ型ａ−Ｓｉからなり、１０ｎｍの膜厚を有する。また、ｎ型非晶質膜１１３２のリン（Ｐ）濃度は、例えば、１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。

透明導電膜１１４は、ｎ型非晶質膜１１３２に接して配置される。そして、透明導電膜１１４は、例えば、ＩＴＯからなり、１０００ｎｍの膜厚を有する。また、透明導電膜１１４は、ｎ型単結晶シリコン基板１１１と反対側の表面から厚み方向へ形成された凹部１１４ａを有する。凹部１１４ａは、上述した穴部１０４ａの具体例である。

薄膜半導体層１１５は、非晶質相からなるｉ型非晶質膜１１５１と、非晶質相からなるｐ型非晶質膜１１５２とを含む。ｉ型非晶質膜１１５１は、ｎ型単結晶シリコン基板１１１の面内方向においてｉ型非晶質膜１１３１に隣接するとともにｎ型単結晶シリコン基板１１１の裏面（＝パッシベーション膜１１２が配置された表面と反対側の表面）に接して配置される。そして、ｉ型非晶質膜１１５１は、例えば、ｉ型ａ−Ｓｉからなり、１０ｎｍの膜厚を有する。

ｐ型非晶質膜１１５２は、ｉ型非晶質膜１１５１に接して配置される。また、ｐ型非晶質膜１１５２は、ｎ型単結晶シリコン基板１１１の面内方向においてｉ型非晶質膜１１５１と同じ幅を有し、図８の紙面に垂直な方向においてｉ型非晶質膜１１５１と同じ長さを有する。そして、ｐ型非晶質膜１１５２は、例えば、ｐ型ａ−Ｓｉからなり、１０ｎｍの膜厚を有する。また、ｐ型非晶質膜１１５２のＢ濃度は、例えば、１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。

透明導電膜１１６は、ｐ型非晶質膜１１５２に接して配置される。そして、透明導電膜１１６は、例えば、ＩＴＯからなり、１０００ｎｍの膜厚を有する。また、透明導電膜１１６は、ｎ型単結晶シリコン基板１０１と反対側の表面から厚み方向へ形成された凹部１１６ａを有する。凹部１１６ａは、上述した穴部１０６ａの具体例である。

電極１１７は、透明導電膜１１４の凹部１１４ａを埋めるように配置される。そして、電極１１７は、例えば、Ａｇからなり、１００μｍの幅および１０μｍの厚みを有する。

電極１１８は、透明導電膜１１６の凹部１１６ａを埋めるように配置される。そして、電極１１８は、例えば、Ａｇからなり、１００μｍの幅および１０μｍの厚みを有する。

光電変換素子１００Ａにおいては、ｐ型非晶質膜１１５２の全体の面積がｎ型単結晶シリコン基板１１１の面積に占める割合である面積占有率は、６０〜９３％であり、ｎ型非晶質膜１１３２の全体の面積がｎ型単結晶シリコン基板１１１の面積に占める割合である面積占有率は、５〜２０％である。

このように、ｐ型非晶質膜１１５２の面積占有率をｎ型非晶質膜１１３２の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１１１中で光励起された電子および正孔をｐｎ接合（ｐ型非晶質膜１１５２／ｎ型単結晶シリコン基板１１１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。

図９から図１１は、それぞれ、図８に示す光電変換素子１００Ａの製造方法を示す第１から第３の工程図である。

光電変換素子１００Ａの製造が開始されると、ｎ型単結晶シリコン基板１１１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１１１をフッ酸中に浸漬してｎ型単結晶シリコン基板１１１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１１１の表面を水素で終端する（図９の工程（ａ）参照）。

なお、ｎ型単結晶シリコン基板１１１の表面をテクスチャ化する場合、ｎ型単結晶シリコン基板１１１をエタノール等で超音波洗浄した後、ｎ型単結晶シリコン基板１１１の表面をアルカリを用いて化学的に異方性エッチングし、ｎ型単結晶シリコン基板１１１の表面をテクスチャ化する。その後、上述したようにフッ酸を用いて自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１１１の表面を水素で終端する。

ｎ型単結晶シリコン基板１１１の洗浄が終了すると、ｎ型単結晶シリコン基板１１１をスパッタリング装置にセットし、スパッタリング法によってＳｉＯ_２からなるパッシベーション膜１１２をｎ型単結晶シリコン基板１１１の一方の表面上に形成する（図９の工程（ｂ）参照）。

そして、パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１をフッ酸で洗浄した後、パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１の温度を２００℃に設定するように基板ホルダーを加熱する。また、反応室ＣＢ１〜ＣＢ３の加熱機構も、パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１の温度を２００℃に設定するように基板ホルダーを加熱する。

パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１は、仕込室から反応室ＣＢ１へ搬送される。

ｉ型非晶質膜１１３１，１１５１、ｎ型非晶質膜１１３２およびｐ型非晶質膜１１５２を形成するときの材料ガスの流量を表２に示す。

パッシベーション膜１１２／ｎ型単結晶シリコン基板１１１が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのＳｉＨ_４ガスと、１００ｓｃｃｍのＨ_２ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるｉ型非晶質膜１２０がｎ型単結晶シリコン基板１１１の他方の表面上に堆積される（図９の工程（ｃ）参照）。

ｉ型非晶質膜１２０の膜厚が１０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を反応室ＣＢ１から反応室ＣＢ３へ搬送する。

ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２が反応室ＣＢ３へ搬送されると、２０ｓｃｃｍのＳｉＨ_４ガスと、１５０ｓｃｃｍのＨ_２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ_３）ガスとを反応室ＣＢ３に流し、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＰＨ_３ガスの濃度は、例えば、０．２％である。

これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型非晶質膜１２１がｉ型非晶質膜１２０上に堆積される（図９の工程（ｄ）参照）。

ｎ型非晶質膜１２１の膜厚が１０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｎ型非晶質膜１２１／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を反応室ＣＢ１から取出室へ搬送する。

そして、取出室でｎ型非晶質膜１２１／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を室温まで冷却し、ｎ型非晶質膜１２１／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を取出室から取り出す。

その後、ｎ型非晶質膜１２１の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、レジストパターン１２２を形成する（図９の工程（ｅ）参照）。

引き続いて、レジストパターン１２２をマスクとしてｎ型非晶質膜１２１をエッチングし、ｎ型非晶質膜１１３２を形成する（図９の工程（ｆ）参照）。

そして、ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２をフッ酸で洗浄した後、ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２の温度を２００℃に設定するように基板ホルダーを加熱する。

ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２の温度が２００℃に達すると、ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２は、仕込室から反応室ＣＢ２へ搬送される。

ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、４２ｓｃｃｍのＨ_２ガスと、水素希釈された１２ｓｃｃｍのＢ_２Ｈ_６ガスとを反応室ＣＢ２へ流し、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。

これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型非晶質膜１２３がｉ型非晶質膜１２０およびｎ型非晶質膜１１３２上に堆積される（図１０の工程（ｇ）参照）。

ｐ型非晶質膜１２３の膜厚が１０ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、ｐ型非晶質膜１２３／ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を反応室ＣＢ２から取出室へ搬送する。

そして、取出室でｐ型非晶質膜１２３／ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を室温まで冷却し、ｐ型非晶質膜１２３／ｎ型非晶質膜１１３２／ｉ型非晶質膜１２０／ｎ型単結晶シリコン基板１１１／パッシベーション膜１１２を取出室から取り出す。

その後、ｐ型非晶質膜１２３の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、レジストパターン１２４を形成する（図１０の工程（ｈ）参照）。

引き続いて、レジストパターン１２４をマスクとしてｐ型非晶質膜１２３の一部をエッチングし、ｐ型非晶質膜１２５を形成する（図１０の工程（ｉ）参照）。

そして、スパッタリング法によってＩＴＯからなる透明導電膜１２６をｎ型非晶質膜１１３２およびｐ型非晶質膜１２５上に形成する（図１０の工程（ｊ）参照）。

その後、レジストを透明導電膜１２６の全面に塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、レジストパターン１２７を形成する（図１０の工程（ｋ）参照）。

そうすると、レジストパターン１２７をマスクとしてｉ型非晶質膜１２０、ｐ型非晶質膜１２５および透明導電膜１２６をエッチングする。これによって、ｉ型非晶質膜１１３１，１１５１、ｐ型非晶質膜１１５２および透明導電膜１１４，１１６が形成される（図１１の工程（ｌ）参照）。

工程（ｌ）の後、図３の工程（ｅ）と同じ工程によって透明導電膜１１４，１１６にそれぞれ凹部１１４ａ，１１６ａを形成する（図１１の工程（ｍ）参照）。

そして、透明導電膜１１４，１１６上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターニングし、レジストパターン１２８を形成する（図１１の工程（ｎ）参照）。

その後、レジストパターン１２８をマスクとして凹部１１４ａ，１１７ａを埋めるようにＡｇペーストを印刷して乾燥し、電極１１７，１１８を形成する。そして、レジストパターン１２８を除去する。これによって、光電変換素子１００Ａが完成する（図１１の工程（ｏ）参照）。

光電変換素子１００Ａにおいては、太陽光は、パッシベーション膜１１２側から光電変換素子１００Ａに入射する。

ｎ型単結晶シリコン基板１１１において光励起された電子および正孔は、ｎ型単結晶シリコン基板１１１とパッシベーション膜１１２との界面で再結合が抑制され、ｎ型非晶質膜１１３２およびｐ型非晶質膜１１５２側へ拡散する。

そして、電子および正孔は、ｐ型非晶質膜１１５２／ｎ型単結晶シリコン基板１１１からなるｐｎ接合によって分離され、電子は、ｉ型非晶質膜１１３１を介してｎ型非晶質膜１１３２へ到達し、正孔は、ｉ型非晶質膜１１５１を介してｐ型非晶質膜１１５２へ到達する。

ｎ型非晶質膜１１３２へ到達した電子は、透明導電膜１１４を介して電極１１７へ到達し、ｐ型非晶質膜１１５２へ到達した正孔は、透明導電膜１１６を介して電極１１８へ到達する。

電極１１７へ到達した電子は、電極１１７と電極１１８との間に接続された負荷を介して電極１１８へ到達し、正孔と再結合する。これによって、光電変換素子１００Ａに光電流が流れる。

このように、光電変換素子１００Ａは、ｎ型単結晶シリコン基板１１１において光励起された電子および正孔をｎ型単結晶シリコン基板１１１の裏面（＝パッシベーション膜１１２が形成された表面と反対側の表面）から取り出すバックコンタクト型の光電変換素子である。

光電変換素子１００Ａにおいては、電極１１７と透明導電膜１１４との接触面積は、電極１１７が平坦な透明導電膜の表面上に形成される場合よりも大きいので、電極１１７と透明導電膜１１４とのコンタクト抵抗が低減される。同様にして、電極１１８と透明導電膜１１６とのコンタクト抵抗も低減される。また、電極１１７の直下においては、電子が透明導電膜１１４を通過する距離は、透明導電膜１１４の膜厚よりも短くなる。同様にして、正孔が透明導電膜１１６を通過する距離は、透明導電膜１１６の膜厚よりも短くなる。その結果、電子が電極１１７へ到達するときの直列抵抗および正孔が電極１１８へ到達するときの直列抵抗が低くなる。

従って、曲線因子（ＦＦ）が向上し、光電変換素子１００Ａの変換効率を向上できる。

なお、光電変換素子１００Ａにおいては、ｉ型非晶質膜１１３１，１１５１の各々は、ｉ型ａ−Ｓｉ以外にｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。この場合、ｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＧｅは、上述した材料ガスを用いてプラズマＣＶＤ法によって形成される。

そして、ｉ型非晶質膜１１３１，１１５１としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１１１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをｉ型非晶質膜１１３１，１１５１として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１００Ａにおいては、ｉ型非晶質膜１１３１，１１５１の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。

そこで、実施の形態２においては、ｎ型単結晶シリコン基板１１１の光学バンドギャップよりも大きいｉ型ａ−ＳｉＣ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをｉ型非晶質膜１１３１，１１５１として用いることにした。

また、ｎ型非晶質膜１１３２は、ｎ型ａ−Ｓｉ以外にｎ型ａ−ＳｉＣ，ｎ型ａ−ＳｉＧｅ，ｎ型ａ−Ｇｅのいずれかからなっていてもよい。この場合、ｎ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

更に、ｐ型非晶質膜１１５２は、ｐ型ａ−Ｓｉ以外にｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅのいずれかからなっていてもよい。この場合、ｐ型ａ−ＳｉＣ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅは、上述した材料ガスを用いてプラズマＣＶＤ法によって形成される。

このように、ｉ型非晶質膜１１３１，１１５１、ｎ型非晶質膜１１３２およびｐ型非晶質膜１１５２にａ−Ｓｉ等を適用することによって、ｉ型非晶質膜１１３１，１１５１、ｎ型非晶質膜１１３２およびｐ型非晶質膜１１５２は、プラズマＣＶＤ法によって２００℃程度の低温で連続してｎ型単結晶シリコン基板１１１上に積層される。また、パッシベーション膜１１２および透明導電膜１１４，１１６も、２００℃以下の温度でスパッタリング法によってｎ型単結晶シリコン基板１１１上に積層される。その結果、ｎ型単結晶シリコン基板１１１の品質が熱ダメージによって劣化するのを防止できる。

なお、実施例３においては、光電変換素子１００Ａは、ｎ型単結晶シリコン基板１１１に代えてｐ型単結晶シリコン基板を備えていてもよい。

この場合、ｐ型単結晶シリコン基板は、例えば、（１００）の面方位、０．１〜１０Ω・ｃｍの比抵抗および２００〜３００μｍの厚みを有する。そして、ｐ型単結晶シリコン基板は、光入射側の表面が凹凸構造（テクスチャ構造）になっていてもよい。

また、光電変換素子１００Ａは、ｐ型単結晶シリコン基板を備える場合、ｎ型非晶質膜１１３２に代えて、非晶質相からなるｐ型非晶質膜を備え、ｐ型非晶質膜１１５２に代えて、非晶質相からなるｎ型非晶質膜を備える。そして、ｐ型非晶質膜は、ｐ型ａ−ＳｉＣ，ｐ型ａ−Ｓｉ，ｐ型ａ−ＳｉＧｅ，ｐ型ａ−Ｇｅのいずれかからなり、例えば、１０ｎｍの膜厚を有する。また、ｎ型非晶質膜は、ｎ型ａ−ＳｉＣ，ｎ型ａ−Ｓｉ，ｎ型ａ−ＳｉＧｅ，ｎ型ａ−Ｇｅのいずれかからなり、例えば、１０ｎｍの膜厚を有する。

更に、光電変換素子１００Ａの薄膜半導体層１１３は、ｎ型非晶質膜１１３２のみからなっていてもよい。この場合、ｎ型非晶質膜１１３２は、ｎ型単結晶シリコン基板１１１に接して配置される。その結果、光励起された電子が電極１１７に到達するときの抵抗を低減できる。ｎ型非晶質膜１１３２をｎ型単結晶シリコン基板１１１に接して配置する場合、ＰＨ_３ガスの流量をｎ型単結晶シリコン基板１１１側から透明導電膜１１４側へ向かうに従って徐々に増加させてｎ型非晶質膜１１３２を堆積してもよい。これによって、ｎ型非晶質膜１１３２とｎ型単結晶シリコン基板１１１との界面におけるキャリアの再結合を抑制できる。

更に、光電変換素子１００Ａの薄膜半導体層１１５は、ｐ型非晶質膜１１５２のみからなっていてもよい。この場合、ｐ型非晶質膜１１５２は、ｎ型単結晶シリコン基板１１１に接して配置される。その結果、光励起された正孔が電極１１８に到達するときの抵抗を低減できる。ｐ型非晶質膜１１５２をｎ型単結晶シリコン基板１１１に接して配置する場合、Ｂ_２Ｈ_６ガスの流量をｎ型単結晶シリコン基板１１１側から透明導電膜１１６側へ向かうに従って徐々に増加させてｐ型非晶質膜１１５２を堆積してもよい。これによって、ｐ型非晶質膜１１５２とｎ型単結晶シリコン基板１１１との界面におけるキャリアの再結合を抑制できる。

そして、光電変換素子１００Ａにおいては、薄膜半導体層１１３がｎ型非晶質膜１１３２のみからなり、かつ、薄膜半導体層１１５がｐ型非晶質膜１１５２のみからなる場合に限らず、薄膜半導体層１１３がｎ型非晶質膜１１３２のみからなり、かつ、薄膜半導体層１１５がｉ型非晶質膜１１５１およびｐ型非晶質膜１１５２からなっていてもよく、薄膜半導体層１１３がｉ型非晶質膜１１３１およびｎ型非晶質膜１１３２からなり、かつ、薄膜半導体層１１５がｐ型非晶質膜１１５２のみからなっていてもよい。この場合、薄膜半導体層１１３がｉ型非晶質膜１１３１およびｎ型非晶質膜１１３２からなり、かつ、薄膜半導体層１１５がｐ型非晶質膜１１５２のみからなるのが好ましい。少数キャリアである正孔が電極１１８へ到達するときの直列抵抗が低減され、曲線因子（ＦＦ）を向上できるからである。

更に、光電変換素子１００Ａがｐ型単結晶シリコン基板を備える場合、薄膜半導体層１１３がｐ型非晶質膜のみからなり、かつ、薄膜半導体層１１５がｉ型非晶質膜およびｎ型非晶質膜からなっていてもよく、薄膜半導体層１１３がｉ型非晶質膜およびｐ型非晶質膜からなり、かつ、薄膜半導体層１１５がｎ型非晶質膜のみからなっていてもよく、薄膜半導体層１１３がｐ型非晶質膜のみからなり、かつ、薄膜半導体層１１５がｎ型非晶質膜のみからなっていてもよい。そして、好ましくは、薄膜半導体層１１３がｉ型非晶質膜およびｐ型非晶質膜からなり、かつ、薄膜半導体層１１５がｎ型非晶質膜のみからなる。少数キャリアである電子が電極１１８へ到達するときの直列抵抗が低減され、曲線因子（ＦＦ）を向上できるからである。

薄膜半導体層１１３がｐ型非晶質膜のみからなる場合、ｐ型非晶質膜は、ｐ型単結晶シリコン基板に接して配置される。その結果、光励起された正孔が電極１１７に到達するときの抵抗を低減できる。ｐ型非晶質膜をｐ型単結晶シリコン基板に接して配置する場合、Ｂ_２Ｈ_６ガスの流量をｐ型単結晶シリコン基板側から透明導電膜１１４側へ向かうに従って徐々に増加させてｐ型非晶質膜を堆積してもよい。これによって、ｐ型非晶質膜とｐ型単結晶シリコン基板との界面におけるキャリアの再結合を抑制できる。

また、薄膜半導体層１１５がｎ型非晶質膜のみからなる場合、ｎ型非晶質膜は、ｐ型単結晶シリコン基板に接して配置される。その結果、光励起された電子が電極１１８に到達するときの抵抗を低減できる。ｎ型非晶質膜をｐ型単結晶シリコン基板に接して配置する場合、ＰＨ_３ガスの流量をｐ型単結晶シリコン基板側から透明導電膜１１６側へ向かうに従って徐々に増加させてｎ型非晶質膜を堆積してもよい。これによって、ｎ型非晶質膜とｐ型単結晶シリコン基板との界面におけるキャリアの再結合を抑制できる。

更に、光電変換素子１００Ａにおいては、電極１１７，１１８は、ドット状に配置されていてもよい。この場合、図１１の工程（ｍ）において、凹部１１４ａ，１１６ａがドット状に形成される。

（実施例４）
図１２は、実施例４における光電変換素子の構成を示す断面図である。図１２を参照して、実施例４における光電変換素子１００Ｂは、光電変換素子１００Ａの透明導電膜１１４，１１６をそれぞれ透明導電膜１３４，１３６に代え、電極１１７，１１８をそれぞれ電極１３７，１３８に代えたものであり、その他は、光電変換素子１００Ａと同じである。

透明導電膜１３４は、ｎ型非晶質膜１１３２に接して配置され、貫通孔１３４ａを有する。そして、透明導電膜１３４は、例えば、ＩＴＯからなる。貫通孔１３４ａは、上述した穴部１０４ａの具体例である。

透明導電膜１３６は、ｐ型非晶質膜１１５２に接して配置され、貫通孔１３６ａを有する。そして、透明導電膜１３６は、例えば、ＩＴＯからなる。貫通孔１３６ａは、上述した穴部１０６ａの具体例である。

電極１３７は、貫通孔１３４ａを埋めるように配置される。即ち、電極１３７は、ｎ型非晶質膜１１３２および透明導電膜１３４に接して配置される。そして、電極１３７は、例えば、１００μｍの幅および１０μｍの厚みを有する。

電極１３８は、貫通孔１３６ａを埋めるように配置される。即ち、電極１３８は、ｐ型非晶質膜１１５２および透明導電膜１３６に接して配置される。そして、電極１３８は、例えば、１００μｍの幅および１０μｍの厚みを有する。

光電変換素子１００Ｂは、図９から図１１に示す工程（ａ）〜工程（ｏ）に従って製造される。この場合、図１１に示す工程（ｍ）において、貫通孔１３４ａ，１３６ａが形成される。

光電変換素子１００Ｂにおいては、電極１３７がｎ型非晶質膜１１３２に接して配置されているため、ｎ型単結晶シリコン基板１１１において光励起された電子は、電極１３７の直下においては、透明導電膜１３４を経由せずに、直接、電極１３７に到達する。また、電極１３８がｐ型非晶質膜１１５２に接して配置されているため、ｎ型単結晶シリコン基板１１１において光励起された正孔は、電極１３８の直下においては、透明導電膜１３６を経由せずに、直接、電極１３８に到達する。その結果、光電変換素子１００Ａの場合よりも、電子および正孔がそれぞれ電極１３７，１３８へ到達するときの抵抗が更に低減される。従って、曲線因子（ＦＦ）が更に向上し、光電変換素子１００Ｂの変換効率を向上できる。

光電変換素子１００Ｂについてのその他の説明は、光電変換素子１００Ａについての説明と同じである。

光電変換素子１００Ａにおいては、少数キャリアである正孔を外部に取り出すための薄膜半導体層１１５、透明導電膜１１６および電極１１８において、電極１１８が透明導電膜１１６の凹部１１６ａを埋めるように配置されていればよく、多数キャリアである電子を外部に取り出すための薄膜半導体層１１３、透明導電膜１１４および電極１１７は、ｎ型単結晶シリコン基板１１１中に配置されたｎ型拡散領域、およびｎ型拡散領域に接して配置された電極に置き換えられてもよい。少数キャリアを取り出すための直列抵抗が低くなれば、曲線因子（ＦＦ）の改善によって光電変換素子１００Ａの変換効率を向上できるからである。

また、同様の理由によって、光電変換素子１００Ｂにおいては、少数キャリアである正孔を外部に取り出すための薄膜半導体層１１５、透明導電膜１３６および電極１３８において、電極１３８が透明導電膜１３６の貫通孔１３６ａを埋めるように配置されていればよく、多数キャリアである電子を外部に取り出すための薄膜半導体層１１３、透明導電膜１３４および電極１３７は、ｎ型単結晶シリコン基板１１１中に配置されたｎ型拡散領域、およびｎ型拡散領域に接して配置された電極に置き換えられてもよい。

従って、実施の形態２による光電変換素子１００は、単結晶シリコン基板において光励起された少数キャリアを外部に取り出すための薄膜半導体層１０５、透明導電膜１０６および電極１０８において、電極１０８が透明導電膜１０６の穴部１０６ａを埋めるように配置されていればよく、薄膜半導体層１０３、透明導電膜１０４および電極１０７は、単結晶シリコン基板１０１中に配置された拡散領域、および拡散領域に接して配置された電極に置き換えられてもよい。

上述した実施の形態１においては、ｐｎ接合が太陽光の入射側に存在する光電変換素子において、透明導電膜３に形成された穴部３ａを埋めるように配置された電極４を備える光電変換素子１０について説明した。

また、上述した実施の形態２においては、ｐｎ接合が太陽光の入射側と反対側に存在する光電変換素子において、透明導電膜１０６に形成された穴部１０６ａを埋めるように配置された電極１０８を備える光電変換素子１００について説明した。上述したように、光電変換素子１００は、薄膜半導体層１０５、透明導電膜１０６および電極１０８の構成を備えていればよく、薄膜半導体層１０３、透明導電膜１０４および電極１０７の構成は、必須ではない。

従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する結晶シリコン基板と、結晶シリコン基板の一方の表面に接して配置され、第１の導電型と反対の第２の導電型を有する非晶質膜を含む薄膜半導体層と、薄膜半導体層に接して配置された透明導電膜と、透明導電膜の結晶シリコン基板と反対側の表面から透明導電膜の厚み方向に形成された穴部を埋めるように配置された電極とを備えていればよい。

このような構成であれば、結晶シリコン基板において光励起された少数キャリアが半導体薄膜および透明導電膜を介して電極に到達するときの直列抵抗が低くなる。その結果、曲線因子（ＦＦ）が向上し、光電変換素子の変換効率を向上できるからである。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、光電変換素子およびそれを備えた積層型光電変換素子に適用される。

１ 結晶シリコン基板、２，２１，１０３，１０５，１１３，１１５ 薄膜半導体層、３，３１，３２，１０４，１０６，１１４，１１６，１３４，１３６ 透明導電膜、３ａ，１０４ａ，１０６ａ 穴部、３１ａ，１１４ａ，１１６ａ 凹部、４，４１，４２，６１，１０７，１０８，１１７，１１８，１３７，１３８ 電極、１０，１０Ａ，１０Ｂ，１００，１００Ａ，１００Ｂ 光電変換素子、１１，１１１ ｎ型単結晶シリコン基板、３２ａ，１３４ａ，１３６ａ 貫通孔、５１，１０２，１１２ パッシベーション膜、１０１ 単結晶シリコン基板、２１１，１１３１，１１５１ ｉ型非晶質膜、２１２，１１５２ ｐ型非晶質膜、１１３２ ｎ型非晶質膜。

Claims (15)

1. 第１の導電型を有する結晶シリコン基板と、
   前記結晶シリコン基板の一方の表面に接して配置され、前記第１の導電型と反対の第２の導電型を有する非晶質膜を含む薄膜半導体層と、
   前記薄膜半導体層に接して配置された透明導電膜と、
   前記透明導電膜の前記結晶シリコン基板と反対側の表面から前記透明導電膜の厚み方向に形成された穴部を埋めるように配置された電極とを備える光電変換素子。
2. 前記穴部は、前記電極と前記薄膜半導体層との距離が前記透明導電膜の厚みよりも短くなるように前記透明導電膜に形成された凹部からなる、請求項１に記載の光電変換素子。
3. 前記穴部は、前記透明導電膜を厚み方向に貫通する貫通孔からなり、
   前記電極は、前記薄膜半導体層および前記透明導電膜に接して配置されている、請求項１に記載の光電変換素子。
4. 前記薄膜半導体層は、前記結晶シリコン基板の光入射側の表面に接して配置されており、
   前記電極は、前記結晶シリコン基板の面内方向において所望の間隔で配置されている、請求項１から請求項３のいずれか１項に記載の光電変換素子。
5. 前記薄膜半導体層は、
   前記結晶シリコン基板の一方の表面に接して配置され、ｉ型の導電型を有する第１の非晶質膜と、
   前記第１の非晶質膜に接して配置され、前記第２の導電型を有する第２の非晶質膜とを含む、請求項４に記載の光電変換素子。
6. 前記第１の導電型は、ｎ型であり、
   前記第２の導電型は、ｐ型である、請求項５に記載の光電変換素子。
7. 前記結晶シリコン基板は、ｎ型単結晶シリコン基板またはｎ型多結晶シリコン基板からなり、
   前記第１の非晶質膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなり、
   前記第２の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなる、請求項６に記載の光電変換素子。
8. 前記第１の導電型は、ｐ型であり、
   前記第２の導電型は、ｎ型である、請求項５に記載の光電変換素子。
9. 前記結晶シリコン基板は、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板からなり、
   前記第１の非晶質膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなり、
   前記第２の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなる、請求項８に記載の光電変換素子。
10. 前記結晶シリコン基板は、単結晶シリコン基板からなり、
    前記薄膜半導体層は、
    前記単結晶シリコン基板の光入射側の表面と反対側の表面に接して配置され、前記第１の導電型を有する非晶質膜を含む第１の薄膜半導体層と、
    前記単結晶シリコン基板の面内方向において前記第１の薄膜半導体層に隣接して配置されるとともに前記単結晶シリコン基板の光入射側の表面と反対側の表面に接して配置され、前記第２の導電型を有する非晶質膜を含む第２の薄膜半導体層とを含む、請求項１から請求項３のいずれか１項に記載の光電変換素子。
11. 前記第１の薄膜半導体層は、
    前記単結晶シリコン基板の光入射側の表面と反対側の表面に接して配置され、ｉ型の導電型を有する第１の非晶質膜と、
    前記第１の非晶質膜に接して配置され、前記第１の導電型を有する第２の非晶質膜とを含み、
    前記第２の薄膜半導体層は、
    前記単結晶シリコン基板の面内方向において前記第１の非晶質膜に隣接して配置されるとともに前記単結晶シリコン基板の光入射側の表面と反対側の表面に接して配置され、ｉ型の導電型を有する第３の非晶質膜と、
    前記単結晶シリコン基板の面内方向において前記第２の非晶質膜に隣接して配置されるとともに前記第３の非晶質膜に接して配置され、前記第２の導電型を有する第４の非晶質膜とを含む、請求項１０に記載の光電変換素子。
12. 前記第１の導電型は、ｎ型であり、
    前記第２の導電型は、ｐ型である、請求項１１に記載の光電変換素子。
13. 前記単結晶シリコン基板は、ｎ型単結晶シリコン基板からなり、
    前記第１および第３の非晶質膜の各々は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなり、
    前記第２の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなり、
    前記第４の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなる、請求項１２に記載の光電変換素子。
14. 前記第１の導電型は、ｐ型であり、
    前記第２の導電型は、ｎ型である、請求項１１に記載の光電変換素子。
15. 前記単結晶シリコン基板は、ｐ型単結晶シリコン基板からなり、
    前記第１および第３の非晶質膜の各々は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなり、
    前記第２の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなり、
    前記第４の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなる、請求項１４に記載の光電変換素子。

Images