JP2013191656A - 光電変換素子およびその製造方法 - Google Patents

Abstract

【課題】曲線因子および開放電圧を向上可能な光電変換素子を提供する。
【解決手段】光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、ｉ型非晶質膜３と、ｐ型非晶質膜１１〜１ｍと、ｎ型非晶質膜２１〜２ｍ−１と、電極３１〜３ｍ，４１〜４ｍ−１とを備える。ｉ型非晶質膜３は、ｎ型単結晶シリコン基板１の光入射側の面と反対側の表面に接して設けられる。そして、ｉ型非晶質膜３において、ｐ型非晶質膜１１〜１ｍに接する部分およびｎ型非晶質膜２１〜２ｍ−１に接する部分の膜厚は、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分の膜厚よりも薄い。電極３１〜３ｍは、それぞれ、ｐ型非晶質膜１１〜１ｍに接して配置され、電極４１〜４ｍ−１は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１に接して配置される。
【選択図】図１

Description

この発明は、光電変換素子およびその製造方法に関するものである。

バックコンタクト型太陽電池は、従来、受光面側にあったｐｎ接合および電極を裏面側に形成することで、受光面側の電極による影を無くし、太陽光をより吸収させることで、高効率を得る太陽電池である。

そして、この太陽電池においては、ｐｎ接合は、熱拡散によって形成されている（特許文献１）。

また、熱拡散以外の方法によって、ｐｎ接合を裏面に形成した太陽電池も提案されている（特許文献２）。この太陽電池は、半導体基板の裏面にｉ型アモルファスシリコン（ａ−Ｓｉ）およびｎ型ａ−Ｓｉを順次積層し、その積層したｉ型ａ−Ｓｉおよびｎ型ａ−Ｓｉの一部分を除去し、その除去した一部分にｉ型ａ−Ｓｉおよびｐ型ａ−Ｓｉを順次積層した構造からなる。

特表２００６−５２３０２５号公報 特開２０１０−８０８８７号公報

しかし、特許文献２に記載された太陽電池においては、ｐ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚、およびｎ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚が厚い場合、直列抵抗が高くなり光電変換素子の曲線因子（ＦＦ：Ｆｉｌｌ Ｆａｃｔｏｒ）が低下するという問題がある。一方、ｐ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚、およびｎ型ａ−Ｓｉとｉ型ａ−Ｓｉとの合計膜厚が薄い場合、半導体基板に対するパッシベーション効果が低下し、光電変換素子の開放電圧が低下するという問題がある。

そこで、この発明の実施の形態によれば、曲線因子および開放電圧を向上可能な光電変換素子を提供する。

また、この発明の実施の形態によれば、曲線因子および開放電圧を向上可能な光電変換素子の製造方法を提供する。

この発明の実施の形態によれば、光電変換素子は、半導体基板と、第１から第３の非晶質膜とを備える。半導体基板は、第１の導電型を有する単結晶シリコンからなる。第１の非晶質膜は、半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する。第２の非晶質膜は、第１の非晶質膜に接して設けられ、第１の導電型と反対の第２の導電型を有する。第３の非晶質膜は、半導体基板の面内方向において第２の非晶質膜に隣接し、かつ、第１の非晶質膜に接して設けられ、第１の導電型を有する。そして、第１の非晶質膜において、第２および第３の非晶質膜の少なくとも一方と接する部分の膜厚が第２および第３の非晶質膜の少なくとも一方と接しない部分の膜厚よりも薄い。

また、この発明の実施の形態によれば、光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、ｉ型の導電型を有する第１の非晶質膜を形成する第１の工程と、半導体基板の面内方向において第１の非晶質膜の一部分を除去する第２の工程と、第１の導電型と反対の第２の導電型を有する第２の非晶質膜を第１の非晶質膜に接して形成する第３の工程と、半導体基板の面内方向において第２の非晶質膜に隣接し、かつ、第１の非晶質膜に接して、第１の導電型を有する第３の非晶質膜を形成する第４の工程とを備え、第３および第４の工程の少なくとも一方において、第２および第３の非晶質膜の少なくとも一方は、一部分が除去された第１の非晶質膜に接して形成される。

この発明の実施の形態による光電変換素子においては、ｉ型の導電型を有する第１の非晶質膜において、半導体基板の導電型と反対の導電型を有する第２の非晶質膜と、半導体基板の導電型と同じ導電型を有する第３の非晶質膜との少なくとも一方に接する部分の膜厚が第２および第３の非晶質膜の少なくとも一方に接しない部分の膜厚よりも薄い。その結果、半導体基板中で光励起された電子および正孔の少なくとも一方は、電極に到達するときの直列抵抗が低くなり、第１の非晶質膜において、第２および第３の非晶質膜の少なくとも一方に接しない部分は、半導体基板に対するパッシベーション効果が高く、キャリア（電子および正孔）の再結合を抑制する。

従って、光電変換素子の曲線因子および開放電圧を向上できる。

また、この発明の実施の形態による光電変換素子の製造方法は、上述した光電変換素子を製造する。

従って、この発明の実施の形態による光電変換素子の製造方法を用いることによって、光電変換素子の曲線因子および開放電圧を向上できる。

この発明の実施の形態１による光電変換素子の構成を示す断面図である。 図１に示す光電変換素子の製造方法を示す第１の工程図である。 図１に示す光電変換素子の製造方法を示す第２の工程図である。 図１に示す光電変換素子の製造方法を示す第３の工程図である。 実施の形態２による光電変換素子の構成を示す断面図である。 図５に示す光電変換素子の製造工程の一部を示す工程図である。 実施の形態３による光電変換素子の構成を示す断面図である。 図７に示す光電変換素子の製造工程の一部を示す工程図である。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

この明細書において、「非晶質相」とは、シリコン（Ｓｉ）原子等がランダムに配列された状態を言う。また、アモルファスシリコンを「ａ−Ｓｉ」と表記するが、この表記は、実際には、水素（Ｈ）原子が含まれていることを意味する。アモルファスシリコンカーバイド（ａ−ＳｉＣ）、アモルファスシリコンオキサイド（ａ−ＳｉＯ）、アモルファスシリコンナイトライド（ａ−ＳｉＮ）、アモルファスシリコンカーボンナイトライド（ａ−ＳｉＣＮ）、アモルファスシリコンゲルマニウム（ａ−ＳｉＧｅ）およびアモルファスゲルマニウム（ａ−Ｇｅ）についても、同様に、Ｈ原子が含まれていることを意味する。

［実施の形態１］
図１は、この発明の実施の形態１による光電変換素子の構成を示す断面図である。図１を参照して、この発明の実施の形態１による光電変換素子１００は、ｎ型単結晶シリコン基板１と、パッシベーション膜２と、ｉ型非晶質膜３と、ｐ型非晶質膜１１〜１ｍ（ｍは２以上の整数）と、ｎ型非晶質膜２１〜２ｍ−１と、電極３１〜３ｍ，４１〜４ｍ−１とを備える。

ｎ型単結晶シリコン基板１は、例えば、（１００）の面方位および０．１〜１．０Ω・ｃｍの比抵抗を有する。また、ｎ型単結晶シリコン基板１は、例えば、１００〜３００μｍの厚みを有し、好ましくは、１００〜２００μｍの厚みを有する。

パッシベーション膜２は、例えば、二酸化シリコン（ＳｉＯ_２）からなり、ｎ型単結晶シリコン基板１の光入射側の表面に接して設けられる。そして、パッシベーション膜２は、例えば、１００ｎｍの膜厚を有する。

ｉ型非晶質膜３は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側の面と反対側の表面に接して設けられる。そして、ｉ型非晶質膜３は、例えば、ｉ型ａ−Ｓｉからなる。また、ｉ型非晶質膜３の膜厚は、ｐ型非晶質膜１１〜１ｍに接する部分およびｎ型非晶質膜２１〜２ｍ−１に接する部分において５〜１０ｎｍであり、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分において１０〜２０ｎｍである。

ｐ型非晶質膜１１〜１ｍの各々は、非晶質相からなり、ｉ型非晶質膜３に接して設けられる。そして、ｐ型非晶質膜１１〜１ｍの各々は、例えば、ｐ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｐ型非晶質膜１１〜１ｍは、ｎ型単結晶シリコン基板１の面内方向において所望の間隔で配置される。更に、ｐ型非晶質膜１１〜１ｍの各々におけるボロン（Ｂ）濃度は、例えば、５×１０^１９ｃｍ^−３である。

ｎ型非晶質膜２１〜２ｍ−１は、非晶質相からなり、それぞれ、ｐ型非晶質膜１１，１２間、ｐ型非晶質膜１２，１３間、・・・、およびｐ型非晶質膜１ｍ−１，１ｍ間において、ｉ型非晶質膜３に接して配置される。そして、ｎ型非晶質膜２１〜２ｍ−１の各々は、例えば、ｎ型ａ−Ｓｉからなり、膜厚は、例えば、１０ｎｍである。また、ｎ型非晶質膜２１〜２ｍ−１の各々におけるリン（Ｐ）濃度は、例えば、５×１０^１９ｃｍ^−３である。

電極３１〜３ｍは、それぞれ、ｐ型非晶質膜１１〜１ｍに接して設けられる。電極４１〜４ｍ−１は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１に接して設けられる。そして、電極３１〜３ｍ，４１〜４ｍ−１の各々は、例えば、銀（Ａｇ）からなる。

ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１は、図１の紙面に垂直な方向において同じ長さを有する。そして、ｐ型非晶質膜１１〜１ｍの全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、６０〜９３％であり、ｎ型非晶質膜２１〜２ｍ−１の全体の面積がｎ型単結晶シリコン基板１の面積に占める割合である面積占有率は、５〜２０％である。

このように、ｐ型非晶質膜１１〜１ｍの面積占有率をｎ型非晶質膜２１〜２ｍ−１の面積占有率よりも大きくするのは、ｎ型単結晶シリコン基板１中で光励起された電子および正孔がｐｉｎ接合（ｐ型非晶質膜１１〜１ｍ／ｉ非晶質膜３／ｎ型単結晶シリコン基板１）によって分離され易くし、光励起された電子および正孔の発電への寄与率を高くするためである。

図２〜図４は、それぞれ、図１に示す光電変換素子１００の製造方法を示す第１〜第３の工程図である。

光電変換素子１００の製造方法について説明する。光電変換素子１００は、プラズマ装置を主に用いてプラズマＣＶＤ法によって製造される。

プラズマ装置は、仕込室と、反応室ＣＢ１〜ＣＢ３と、取出室と、整合器と、ＲＦ電源とを備える。仕込室、反応室ＣＢ１〜ＣＢ３および取出室は、直列に配置されている。そして、仕込室と反応室ＣＢ１との間、反応室ＣＢ１と反応室ＣＢ２との間、反応室ＣＢ２と反応室ＣＢ３との間、および反応室ＣＢ３と取出室との間は、仕切バルブで仕切られている。また、仕込室から反応室ＣＢ１、反応室ＣＢ２、反応室ＣＢ３および取出室へ単結晶シリコン基板を順次搬送する搬送機構がプラズマ装置に備えられている。

仕込室は、加熱機構と排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、仕込室内のガスを排気し、仕込室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

反応室ＣＢ１〜ＣＢ３の各々は、平行平板電極と、加熱機構と、排気機構とを備える。加熱機構は、単結晶シリコン基板を所定の温度に昇温する。排気機構は、反応室ＣＢ１〜ＣＢ３内のガスを排気し、反応室ＣＢ１〜ＣＢ３の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。平行平板電極は、整合器を介してＲＦ電源に接続される。なお、反応室ＣＢ１は、ｉ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ２は、ｐ型ａ−Ｓｉを堆積するための反応室であり、反応室ＣＢ３は、ｎ型ａ−Ｓｉを堆積するための反応室である。

取出室は、排気機構を備える。排気機構は、取出室内のガスを排気し、取出室の到達圧力を、例えば、１×１０^−５Ｐａ以下に設定する。

仕込室、反応室ＣＢ１〜ＣＢ３および取出室の各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプからなる。ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプは、ターボ分子ポンプが仕込室、反応室ＣＢ１〜ＣＢ３および取出室に最も近くなるように、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室に直列的に連結されている。そして、各排気機構は、ターボ分子ポンプ、メカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気し、またはメカニカルブースタポンプおよびロータリーポンプによって、それぞれ、仕込室、反応室ＣＢ１〜ＣＢ３および取出室内のガスを排気する。

ＲＦ電源は、例えば、１３．５６ＭＨｚのＲＦ電力を整合器を介して反応室ＣＢ１〜ＣＢ３の平行平板電極に印加する。

光電変換素子１００の製造が開始されると、ｎ型単結晶シリコン基板１をエタノール等で超音波洗浄して脱脂し、その後、ｎ型単結晶シリコン基板１をフッ酸中に浸漬してｎ型単結晶シリコン基板１の表面に形成された自然酸化膜を除去するとともに、ｎ型単結晶シリコン基板１の表面を水素で終端する（図２の工程（ａ）参照）。

ｎ型単結晶シリコン基板１の洗浄が終了すると、ｎ型単結晶シリコン基板１を酸化炉に入れ、１０００℃の温度で酸素雰囲気中でｎ型単結晶シリコン基板１を熱酸化する。この場合、酸化時間は、例えば、３０分である。そして、ｎ型単結晶シリコン基板１の片側の表面および端面に形成されたＳｉＯ_２をフッ酸によって除去し、ｎ型単結晶シリコン基板１の一方の表面にＳｉＯ_２からなるパッシベーション膜２を形成する（図２の工程（ｂ）参照）。

そして、ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。

ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、仕込室と反応室ＣＢ１との間の仕切バルブが開けられ、ｎ型単結晶シリコン基板１／パッシベーション膜２は、仕込室から反応室ＣＢ１へ搬送される。

ｉ型非晶質膜３、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１を形成するときの材料ガスの流量を表１に示す。

ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ１へ搬送されると、１０ｓｃｃｍのシラン（ＳｉＨ_４）ガスと、１００ｓｃｃｍの水素（Ｈ_２）ガスとを反応室ＣＢ１に流し、反応室ＣＢ１の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。これによって、反応室ＣＢ１内でプラズマが発生し、ｉ型ａ−Ｓｉからなるｉ型非晶質膜２０がｎ型単結晶シリコン基板１の表面（＝パッシベーション膜２が形成された面と反対側の表面）に堆積される（図２の工程（ｃ）参照）。

ｉ型非晶質膜２０の膜厚が１０〜２０ｎｍになると、反応室ＣＢ１の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガスおよびＨ_２ガスの反応室ＣＢ１への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ１を真空引きする。そして、仕切バルブを開け、ｉ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ１から取出室へ搬送し、ｉ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却した後、取り出す。

そして、取り出したｉ型非晶質膜２０／ｎ型単結晶シリコン基板１／パッシベーション膜２のｉ型非晶質膜２０の全面にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン３０を形成する（図２の工程（ｄ）参照）。

その後、レジストパターン３０をマスクとしてｉ型非晶質膜２０をドライエッチングまたはウェットエッチングによってエッチングし、ｉ型非晶質膜３を形成する（図２の工程（ｅ）参照）。

ｉ型非晶質膜３を形成すると、ｉ型非晶質膜３の全面にレジストを塗布し、その塗布したレジストをフォトグラフィによってパターンニングし、レジストパターン４０を形成する（図３の工程（ｆ）参照）。

そして、レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２のｉ型非晶質膜３をフッ酸で洗浄し、レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。

そして、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。

レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ２へ搬送する。

レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ２へ搬送されると、２ｓｃｃｍのＳｉＨ_４ガスと、４２ｓｃｃｍのＨ_２ガスと、水素希釈された１２ｓｃｃｍのジボラン（Ｂ_２Ｈ_６）ガスとを反応室ＣＢ２に流し（表１参照）、反応室ＣＢ２の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＢ_２Ｈ_６ガスの濃度は、０．１％である。これによって、反応室ＣＢ２内でプラズマが発生し、ｐ型ａ−Ｓｉからなるｐ型非晶質膜１１〜１ｍがｉ型非晶質膜３およびレジストパターン４０の表面に堆積される。

ｐ型非晶質膜１１〜１ｍの膜厚が１０ｎｍになると、反応室ＣＢ２の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＢ_２Ｈ_６ガスの反応室ＣＢ２への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ２を真空引きする。そして、仕切バルブを開け、ｐ型非晶質膜１１〜１ｍ／レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ２から取出室へ搬送する。そして、ｐ型非晶質膜１１〜１ｍ／レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。

その後、ｐ型非晶質膜１１〜１ｍ／レジストパターン４０／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２のレジストパターン４０を除去する。これによって、レジストパターン４０上に堆積されたｐ型ａ−Ｓｉは、リフトオフによって除去され、ｐ型非晶質膜１１〜１ｍがｉ型非晶質膜３の薄膜部に接して形成された構造が作製される（図３の工程（ｇ）参照）。

引き続いて、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２のｐ型非晶質膜１１〜１ｍおよびｉ型非晶質膜３上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングしてレジストパターン５０を形成する（図３の工程（ｈ）参照）。

その後、レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２のｉ型非晶質膜３をフッ酸で洗浄し、レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２をプラズマ装置の仕込室の基板ホルダー上に配置する。

その後、仕込室の排気機構は、１×１０^−５Ｐａ以下に仕込室内のガスを排気し、仕込室の加熱機構は、レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度を２００℃に設定するように基板ホルダーを加熱する。

レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２の温度が２００℃に達すると、レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２を仕込室から反応室ＣＢ３へ搬送する。

レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２が反応室ＣＢ３へ搬送されると、２０ｓｃｃｍのＳｉＨ_４ガスと、１５０ｓｃｃｍのＨ_２ガスと、水素希釈された５０ｓｃｃｍのフォスフィン（ＰＨ_３）ガスとを反応室ＣＢ３に流し（表１参照）、反応室ＣＢ３の圧力を１３．３Ｐａ〜６６５Ｐａの範囲に設定する。そして、ＲＦ電源は、１６〜８０ｍＷ／ｃｍ^２の範囲のＲＦパワーを整合器を介して平行平板電極に印加する。なお、水素希釈されたＰＨ_３ガスの濃度は、０．２％である。これによって、反応室ＣＢ３内でプラズマが発生し、ｎ型ａ−Ｓｉからなるｎ型非晶質膜２１〜２ｍ−１がｉ型非晶質膜３およびレジストパターン５０の表面に堆積される。

ｎ型非晶質膜２１〜２ｍ−１の膜厚が１０ｎｍになると、反応室ＣＢ３の平行平板電極へのＲＦパワーの印加を停止するとともに、ＳｉＨ_４ガス、Ｈ_２ガスおよびＰＨ_３ガスの反応室ＣＢ３への供給を停止し、排気機構によって１×１０^−５Ｐａ以下に反応室ＣＢ３を真空引きする。そして、仕切バルブを開け、ｎ型非晶質膜２１〜２ｍ−１／レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２を反応室ＣＢ３から取出室へ搬送する。そして、ｎ型非晶質膜２１〜２ｍ−１／レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２を室温まで冷却し、取出室から取出す。

その後、ｎ型非晶質膜２１〜２ｍ−１／レジストパターン５０／ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１／パッシベーション膜２のレジストパターン５０を除去する。これによって、レジストパターン５０上に堆積されたｎ型ａ−Ｓｉは、リフトオフによって除去され、ｎ型非晶質膜２１〜２ｍ−１がｉ型非晶質膜３の薄膜部に接して形成された構造が作製される（図３の工程（ｉ）参照）。

引き続いて、ｎ型非晶質膜２１〜２ｍ−１およびｐ型非晶質膜１１〜１ｍ側にＡｇを蒸着し、その蒸着したＡｇをフォトリソグラフィおよびエッチングによってパターンニングし、電極３１〜３ｍ，４１〜４ｍ−１を形成する。これによって、光電変換素子１００が完成する（図４の工程（ｊ）参照）。

光電変換素子１００において、太陽光がパッシベーション膜２側から光電変換素子１００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。

光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散する。

そして、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜３／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜３およびｐ型非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達し、電子は、ｉ型非晶質膜３およびｎ型非晶質膜２１〜２ｍ−１を介して電極４１〜４ｍ−１へ到達する。

電極４１〜４ｍ−１へ到達した電子は、電極３１〜３ｍと電極４１〜４ｍ−１との間に接続された負荷を介して電極３１〜３ｍへ到達し、正孔と再結合する。

このように、光電変換素子１００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子１００においては、ｉ型非晶質膜３において、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接する部分の膜厚（＝５〜１０ｎｍ）がｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分の膜厚（＝１０〜２０ｎｍ）よりも薄い。その結果、正孔がｎ型単結晶シリコン基板１からｉ型非晶質膜３およびｐ型非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達するときの直列抵抗が低下するとともに、電子がｎ型単結晶シリコン基板１からｉ型非晶質膜３およびｎ型非晶質膜２１〜２ｍ−１を介して電極４１〜４ｍ−１へ到達するときの直列抵抗が低下する。また、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しないｉ型非晶質膜３の部分は、２０ｎｍ程度の膜厚があるので、ｎ型単結晶シリコン基板１の裏面に対するパッシベーション効果が高く、ｎ型単結晶シリコン基板１の裏面におけるキャリア（電子および正孔）の再結合が抑制される。

従って、光電変換素子１００の曲線因子ＦＦおよび開放電圧Ｖｏｃを向上できる。

上記においては、ｉ型非晶質膜３は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｉ型非晶質膜３は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。

また、ｐ型非晶質膜１１〜１ｍの各々は、ｐ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｐ型非晶質膜１１〜１ｍの各々は、ｐ型ａ−ＳｉＣ、ｐ型ａ−ＳｉＯ、ｐ型ａ−ＳｉＮ、ｐ型ａ−ＳｉＣＮ、ｐ型ａ−ＳｉＧｅおよびｐ型ａ−Ｇｅのいずれかからなっていてもよい。

更に、ｎ型非晶質膜２１〜２ｍ−１の各々は、ｎ型ａ−Ｓｉからなると説明したが、実施の形態１においては、これに限らず、ｎ型非晶質膜２１〜２ｍ−１の各々は、ｎ型ａ−ＳｉＣ、ｎ型ａ−ＳｉＯ、ｎ型ａ−ＳｉＮ、ｎ型ａ−ＳｉＣＮ、ｎ型ａ−ＳｉＧｅおよびｎ型ａ−Ｇｅのいずれかからなっていてもよい。

即ち、光電変換素子１００においては、ｐ型非晶質膜１１〜１ｍ、ｎ型非晶質膜２１〜２ｍ−１およびｉ型非晶質膜３は、それぞれ、表２に示す材料のいずれかからなっていてもよい。

この場合、ｐ型ａ−ＳｉＣは、ＳｉＨ_４ガス、メタン（ＣＨ_４）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＯは、ＳｉＨ_４ガス、酸素（Ｏ_２）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＮは、ＳｉＨ_４ガス、アンモニア（ＮＨ_３）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＣＮは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＮＨ_３ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ゲルマン（ＧｅＨ_４）ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｐ型ａ−Ｇｅは、ＧｅＨ_４ガス、Ｂ_２Ｈ_６ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

また、ｎ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＯは、ＳｉＨ_４ガス、Ｏ_２ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＮは、ＳｉＨ_４ガス、ＮＨ_３ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＣＮは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＮＨ_３ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｎ型ａ−Ｇｅは、ＧｅＨ_４ガス、ＰＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

更に、ｉ型ａ−ＳｉＣは、ＳｉＨ_４ガス、ＣＨ_４ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＯは、ＳｉＨ_４ガス、Ｏ_２ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＮは、ＳｉＨ_４ガス、ＮＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＣＮは、ＳｉＨ_４ガス、ＣＨ_４ガス、ＮＨ_３ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。ｉ型ａ−ＳｉＧｅは、ＳｉＨ_４ガス、ＧｅＨ_４ガスおよびＨ_２ガスを材料ガスとして、上述したプラズマＣＶＤ法によって形成される。

なお、ｉ型非晶質膜３としては、ｉ型ａ−Ｇｅも想定されるが、ｉ型ａ−Ｇｅは、ｎ型単結晶シリコン基板１よりも光学バンドギャップが小さいので、ｉ型ａ−Ｇｅをｉ型非晶質膜３として用いた場合、開放電圧Ｖｏｃの向上が困難である。光電変換素子１００においては、ｉ型非晶質膜３の光学バンドギャップが開放電圧Ｖｏｃを支配的に決定するからである。

そこで、実施の形態１においては、ｎ型単結晶シリコン基板１の光学バンドギャップよりも大きい光学バンドギャップを有するｉ型ａ−ＳｉＣ，ｉ型ａ−ＳｉＯ，ｉ型ａ−ＳｉＮ，ｉ型ａ−ＳｉＣＮ，ｉ型ａ−Ｓｉ，ｉ型ａ−ＳｉＧｅをｉ型非晶質膜３として用いることにした。

また、光電変換素子１００においては、ｐ型非晶質膜１１〜１ｍに接するｉ型非晶質膜３の膜厚は、ｎ型非晶質膜２１〜２ｍ−１に接するｉ型非晶質膜３の膜厚と同じであってもよく、異なっていてもよい。

更に、光電変換素子１００においては、電極３１〜３ｍの幅は、それぞれ、ｐ型非晶質膜１１〜１ｍの幅以上であればよく、電極４１〜４ｍ−１の幅は、それぞれ、ｎ型非晶質膜２１〜２ｍ−１の幅以上であればよい。

更に、光電変換素子１００においては、ｎ型単結シリコン基板１のパッシベーション膜２側の表面は、テクスチャ化されていてもよい。

［実施の形態２］
図５は、実施の形態２による光電変換素子の構成を示す断面図である。図５を参照して、実施の形態２による光電変換素子２００は、図１に示す光電変換素子１００のｉ型非晶質膜３をｉ型非晶質膜１０３に代えたものであり、その他は、光電変換素子１００と同じである。

ｉ型非晶質膜１０３は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側の面と反対側の表面に接して設けられる。そして、ｉ型非晶質膜１０３は、例えば、ｉ型ａ−Ｓｉからなる。また、ｉ型非晶質膜１０３の膜厚は、ｐ型非晶質膜１１〜１ｍに接する部分において５〜１０ｎｍであり、ｎ型非晶質膜２１〜２ｍ−１に接する部分と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分とにおいて１０〜２０ｎｍである。

このように、光電変換素子２００においては、ｐ型非晶質膜１１〜１ｍは、ｉ型非晶質膜１０３の薄膜部に接して配置され、ｎ型非晶質膜２１〜２ｍ−１は、ｉ型非晶質膜１０３の厚膜部に接して配置される。

図６は、図５に示す光電変換素子２００の製造工程の一部を示す工程図である。光電変換素子２００は、図２から図４に示す工程（ａ）〜工程（ｌ）の工程（ｄ），（ｅ）をそれぞれ図６に示す工程（ｄ’），（ｅ’）に代えた工程に従って製造される。

光電変換素子２００の製造が開始されると、上述した工程（ａ）〜工程（ｃ）が順次実行される。そして、工程（ｃ）の後、ｉ型非晶質膜２０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン６０を形成する（図６の工程（ｄ’）参照）。

その後、レジストパターン６０をマスクとしてｉ型非晶質膜２０をドライエッチングまたはウェットエッチングによってエッチングし、ｉ型非晶質膜１０３を形成する（図８の工程（ｅ’）参照）。

そして、上述した工程（ｆ）〜（ｊ）が順次実行され、光電変換素子２００が完成する。

光電変換素子２００において、太陽光がパッシベーション膜２側から光電変換素子２００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。

光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散する。

そして、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜１０３／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜１０３およびｐ型非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達し、電子は、ｉ型非晶質膜１０３およびｎ型非晶質膜２１〜２ｍ−１を介して電極４１〜４ｍ−１へ到達する。

電極４１〜４ｍ−１へ到達した電子は、電極３１〜３ｍと電極４１〜４ｍ−１との間に接続された負荷を介して電極３１〜３ｍへ到達し、正孔と再結合する。

このように、光電変換素子２００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子２００においては、ｉ型非晶質膜１０３の膜厚は、ｐ型非晶質膜１１〜１ｍに接する部分において５〜１０ｎｍであり、ｎ型非晶質膜２１〜２ｍ−１に接する部分と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分とにおいて１０〜２０ｎｍである。

その結果、正孔がｎ型単結晶シリコン基板１からｉ型非晶質膜１０３およびｐ型非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達するときの直列抵抗が低下する。また、ｎ型非晶質膜２１〜２ｍ−１に接する部分と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分とは、２０ｎｍ程度の膜厚を有するので、ｎ型単結晶シリコン基板１の裏面に対するパッシベーション効果が高く、ｎ型単結晶シリコン基板１の裏面におけるキャリア（電子および正孔）の再結合が抑制される。

従って、光電変換素子２００の曲線因子ＦＦおよび開放電圧Ｖｏｃを向上できる。

上記においては、ｉ型非晶質膜１０３は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態２においては、これに限らず、ｉ型非晶質膜１０３は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。即ち、ｉ型非晶質膜１０３は、表２に示すｉ型非晶質膜３を構成する材料のいずれかからなっていてもよい。そして、ｉ型非晶質膜１０３を構成する材料としてｉ型ａ−Ｇｅが除外されるのは、ｉ型非晶質膜３を構成する材料としてｉ型ａ−Ｇｅが除外される理由（実施の形態１参照）と同じである。

実施の形態２におけるその他の説明は、実施の形態１における説明と同じである。

［実施の形態３］
図７は、実施の形態３による光電変換素子の構成を示す断面図である。図７を参照して、実施の形態３による光電変換素子３００は、図１に示す光電変換素子１００のｉ型非晶質膜３をｉ型非晶質膜２０３に代えたものであり、その他は、光電変換素子１００と同じである。

ｉ型非晶質膜２０３は、非晶質相からなり、ｎ型単結晶シリコン基板１の光入射側の面と反対側の表面に接して設けられる。そして、ｉ型非晶質膜２０３は、例えば、ｉ型ａ−Ｓｉからなる。また、ｉ型非晶質膜２０３の膜厚は、ｎ型非晶質膜２１〜２ｍ−１に接する部分において５〜１０ｎｍであり、ｐ型非晶質膜１１〜１ｍに接する部分と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分とにおいて１０〜２０ｎｍである。

このように、光電変換素子３００においては、ｎ型非晶質膜２１〜２ｍ−１は、ｉ型非晶質膜２０３の薄膜部に接して配置され、ｐ型非晶質膜１１〜１ｍは、ｉ型非晶質膜２０３の厚膜部に接して配置される。

図８は、図７に示す光電変換素子３００の製造工程の一部を示す工程図である。光電変換素子３００は、図２から図４に示す工程（ａ）〜工程（ｌ）の工程（ｄ），（ｅ）をそれぞれ図８に示す工程（ｄ”），（ｅ”）に代えた工程に従って製造される。

光電変換素子３００の製造が開始されると、上述した工程（ａ）〜工程（ｃ）が順次実行される。そして、工程（ｃ）の後、ｉ型非晶質膜２０上にレジストを塗布し、その塗布したレジストをフォトリソグラフィによってパターンニングし、レジストパターン７０を形成する（図８の工程（ｄ”）参照）。

その後、レジストパターン７０をマスクとしてｉ型非晶質膜２０をドライエッチングまたはウェットエッチングによってエッチングし、ｉ型非晶質膜２０３を形成する（図８の工程（ｅ”）参照）。

そして、上述した工程（ｆ）〜（ｊ）が順次実行され、光電変換素子３００が完成する。

光電変換素子３００において、太陽光がパッシベーション膜２側から光電変換素子３００に照射されると、ｎ型単結晶シリコン基板１中で電子および正孔が光励起される。

光励起された電子および正孔は、パッシベーション膜２側へ拡散しても、パッシベーション膜２によるｎ型単結晶シリコン基板１のパッシベーション効果によって再結合し難く、非晶質膜１１〜１ｍ，２１〜２ｍ−１側へ拡散する。

そして、非晶質膜１１〜１ｍ，２１〜２ｍ−１側へ拡散した電子および正孔は、ｐ型非晶質膜１１〜１ｍ／ｉ型非晶質膜２０３／ｎ型単結晶シリコン基板１（＝ｐｉｎ接合）による内部電界によって分離され、正孔は、ｉ型非晶質膜２０３およびｐ型非晶質膜１１〜１ｍを介して電極３１〜３ｍへ到達し、電子は、ｉ型非晶質膜２０３およびｎ型非晶質膜２１〜１２ｍ−１を介して電極４１〜４ｍ−１へ到達する。

電極４１〜４ｍ−１へ到達した電子は、電極３１〜３ｍと電極４１〜４ｍ−１との間に接続された負荷を介して電極３１〜３ｍへ到達し、正孔と再結合する。

このように、光電変換素子３００は、ｎ型単結晶シリコン基板１中で光励起された電子および正孔をｎ型単結晶シリコン基板１の裏面（＝パッシベーション膜２が形成されたｎ型単結晶シリコン基板１の表面と反対側の面）から取り出すバックコンタクト型の光電変換素子である。

そして、光電変換素子３００においては、ｉ型非晶質膜２０３の膜厚は、ｎ型非晶質膜２１〜２ｍ−１に接する部分において５〜１０ｎｍであり、ｐ型非晶質膜１１〜１ｍに接する部分と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分とにおいて１０〜２０ｎｍである。

その結果、電子がｎ型単結晶シリコン基板１からｉ型非晶質膜２０３およびｎ型非晶質膜２１〜２ｍ−１を介して電極４１〜４ｍ−１へ到達するときの直列抵抗が低下する。また、ｐ型非晶質膜１１〜１ｍに接する部分と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分とは、２０ｎｍ程度の膜厚を有するので、ｎ型単結晶シリコン基板１の裏面に対するパッシベーション効果が高く、ｎ型単結晶シリコン基板１の裏面におけるキャリア（電子および正孔）の再結合が抑制される。

従って、光電変換素子３００の曲線因子ＦＦおよび開放電圧Ｖｏｃを向上できる。

上記においては、ｉ型非晶質膜２０３は、ｉ型ａ−Ｓｉからなると説明したが、実施の形態３においては、これに限らず、ｉ型非晶質膜２０３は、ｉ型ａ−ＳｉＣ、ｉ型ａ−ＳｉＯ、ｉ型ａ−ＳｉＮ、ｉ型ａ−ＳｉＣＮおよびｉ型ａ−ＳｉＧｅのいずれかからなっていてもよい。即ち、ｉ型非晶質膜２０３は、表２に示すｉ型非晶質膜３を構成する材料のいずれかからなっていてもよい。そして、ｉ型非晶質膜２０３を構成する材料としてｉ型ａ−Ｇｅが除外されるのは、ｉ型非晶質膜３を構成する材料としてｉ型ａ−Ｇｅが除外される理由（実施の形態１参照）と同じである。

実施の形態３におけるその他の説明は、実施の形態１における説明と同じである。

上記においては、単結晶シリコン基板としてｎ型単結晶シリコン基板１を備える光電変換素子１００，２００，３００について説明したが、この発明の実施の形態による光電変換素子は、単結晶シリコン基板としてｐ型単結晶シリコン基板を備える光電変換素子であってもよい。

この場合、ｐ型非晶質膜１１〜１ｍに代えてｎ型非晶質膜が用いられ、ｎ型非晶質膜２１〜２ｍ−１に代えてｐ型非晶質膜が用いられる。

そして、ｐ型単結晶シリコン基板を備える光電変換素子は、上述した工程（ａ）〜（ｊ）、工程（ａ）〜（ｃ），（ｄ’），（ｅ’），（ｆ）〜（ｊ）および工程（ａ）〜（ｃ），（ｄ”），（ｅ”），（ｆ）〜（ｊ）のいずれかに従って製造される。

実施の形態１においては、ｉ型非晶質膜３において、ｐ型非晶質膜１１〜１ｍに接する部分およびｎ型非晶質膜２１〜２ｍ−１に接する部分の膜厚がｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分の膜厚よりも薄い場合について説明した。

また、実施の形態２においては、ｉ型非晶質膜１０３において、ｐ型非晶質膜１１〜１ｍに接する部分の膜厚がｎ型非晶質膜２１〜２ｍ−１に接する部分の膜厚と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分の膜厚とよりも薄い場合について説明した。

更に、実施の形態３においては、ｉ型非晶質膜２０３において、ｎ型非晶質膜２１〜２ｍ−１に接する部分の膜厚がｐ型非晶質膜１１〜１ｍに接する部分の膜厚と、ｐ型非晶質膜１１〜１ｍおよびｎ型非晶質膜２１〜２ｍ−１に接しない部分の膜厚とよりも薄い場合について説明した。

従って、この発明の実施の形態による光電変換素子は、第１の導電型を有する単結晶シリコンからなる半導体基板と、半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する第１の非晶質膜と、第１の非晶質膜に接して設けられ、第１の導電型と反対の第２の導電型を有する第２の非晶質膜と、半導体基板の面内方向において第２の非晶質膜に隣接し、かつ、第１の非晶質膜に接して設けられ、第１の導電型を有する第３の非晶質膜とを備え、第１の非晶質膜において、第２および第３の非晶質膜の少なくとも一方と接する部分の膜厚が第２および第３の非晶質膜の少なくとも一方と接しない部分の膜厚よりも薄ければよい。

そして、ｎ型単結晶シリコン基板１が用いられる場合、第１の導電型は、ｎ型であり、第２の導電型は、ｐ型である。また、ｐ型単結晶シリコン基板が用いられる場合、第１の導電型は、ｐ型であり、第２の導電型は、ｎ型である。

また、この発明の実施の形態による光電変換素子の製造方法は、上述した光電変換素子１００，２００，３００と、光電変換素子１００，２００，３００と同様の裏面構造を有し、ｐ型単結晶シリコン基板を用いた光電変換素子を製造する製造方法であればよい。従って、この発明の実施の形態による光電変換素子の製造方法は、第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、ｉ型の導電型を有する第１の非晶質膜を形成する第１の工程と、半導体基板の面内方向において第１の非晶質膜の一部分を除去する第２の工程と、第１の導電型と反対の第２の導電型を有する第２の非晶質膜を第１の非晶質膜に接して形成する第３の工程と、半導体基板の面内方向において第２の非晶質膜に隣接し、かつ、第１の非晶質膜に接して、第１の導電型を有する第３の非晶質膜を形成する第４の工程とを備え、第３および第４の工程の少なくとも一方において、第２および第３の非晶質膜の少なくとも一方は、一部分が除去された第１の非晶質膜に接して形成されるものであればよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、光電変換素子およびその製造方法に適用される。

１ ｎ型単結晶シリコン基板、２ パッシベーション膜、３，２０，１０３，２０３ ｉ非晶質膜、１１〜１ｍ ｐ型非晶質膜、２１〜２ｍ−１ ｎ型非晶質膜、３０，４０，５０，６０，７０ レジストパターン、３１〜３ｍ，４１〜４ｍ−１ 電極、１００，２００，３００ 光電変換素子。

Claims (13)

1. 第１の導電型を有する単結晶シリコンからなる半導体基板と、
   前記半導体基板の一方の表面に接して設けられ、ｉ型の導電型を有する第１の非晶質膜と、
   前記第１の非晶質膜に接して設けられ、前記第１の導電型と反対の第２の導電型を有する第２の非晶質膜と、
   前記半導体基板の面内方向において前記第２の非晶質膜に隣接し、かつ、前記第１の非晶質膜に接して設けられ、前記第１の導電型を有する第３の非晶質膜とを備え、
   前記第１の非晶質膜において、前記第２および第３の非晶質膜の少なくとも一方と接する部分の膜厚が前記第２および第３の非晶質膜の少なくとも一方と接しない部分の膜厚よりも薄い、光電変換素子。
2. 前記第１の非晶質膜は、前記第２の非晶質膜に接する部分において第１の膜厚を有し、前記第３の非晶質膜に接する部分において第２の膜厚を有し、前記第２および第３の非晶質膜に接しない部分において前記第１および第２の膜厚よりも厚い第３の膜厚を有する、請求項１に記載の光電変換素子。
3. 前記第１の非晶質膜は、前記第２の非晶質膜に接する部分において第１の膜厚を有し、前記第２の非晶質膜に接しない部分および第３の非晶質膜に接する部分において前記第１の膜厚よりも厚い第２の膜厚を有する、請求項１に記載の光電変換素子。
4. 前記第１の非晶質膜は、前記第３の非晶質膜に接する部分において第１の膜厚を有し、前記第３の非晶質膜に接しない部分および第２の非晶質膜に接する部分において前記第１の膜厚よりも厚い第２の膜厚を有する、請求項１に記載の光電変換素子。
5. 前記第１の非晶質膜は、ｉ型アモルファスシリコンカーバイド、ｉ型アモルファスシリコンナイトライド、ｉ型アモルファスシリコンカーボンナイトライド、ｉ型アモルファスシリコンオキサイド、ｉ型アモルファスシリコンおよびｉ型アモルファスシリコンゲルマニウムのいずれかからなる、請求項１から請求項４のいずれか１項に記載の光電変換素子。
6. 前記半導体基板は、ｎ型単結晶シリコンからなり、
   前記第２の非晶質膜は、ｐ型の導電型を有し、
   前記第３の非晶質膜は、ｎ型の導電型を有する、請求項１から請求項５のいずれか１項に記載の光電変換素子。
7. 前記第２の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなり、
   前記第３の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなる、請求項６に記載の光電変換素子。
8. 前記半導体基板は、ｐ型単結晶シリコンからなり、
   前記第２の非晶質膜は、ｎ型の導電型を有し、
   前記第３の非晶質膜は、ｐ型の導電型を有する、請求項１から請求項５のいずれか１項に記載の光電変換素子。
9. 前記第２の非晶質膜は、ｎ型アモルファスシリコンカーバイド、ｎ型アモルファスシリコンナイトライド、ｎ型アモルファスシリコンカーボンナイトライド、ｎ型アモルファスシリコンオキサイド、ｎ型アモルファスシリコン、ｎ型アモルファスシリコンゲルマニウムおよびｎ型アモルファスゲルマニウムのいずれかからなり、
   前記第３の非晶質膜は、ｐ型アモルファスシリコンカーバイド、ｐ型アモルファスシリコンナイトライド、ｐ型アモルファスシリコンカーボンナイトライド、ｐ型アモルファスシリコンオキサイド、ｐ型アモルファスシリコン、ｐ型アモルファスシリコンゲルマニウムおよびｐ型アモルファスゲルマニウムのいずれかからなる、請求項８に記載の光電変換素子。
10. 第１の導電型を有する単結晶シリコンからなる半導体基板の一方の表面に接して、ｉ型の導電型を有する第１の非晶質膜を形成する第１の工程と、
    前記半導体基板の面内方向において前記第１の非晶質膜の一部分を除去する第２の工程と、
    前記第１の導電型と反対の第２の導電型を有する第２の非晶質膜を前記第１の非晶質膜に接して形成する第３の工程と、
    前記半導体基板の面内方向において前記第２の非晶質膜に隣接し、かつ、前記第１の非晶質膜に接して、前記第１の導電型を有する第３の非晶質膜を形成する第４の工程とを備え、
    前記第３および第４の工程の少なくとも一方において、前記第２および第３の非晶質膜の少なくとも一方は、前記一部分が除去された第１の非晶質膜に接して形成される、光電変換素子の製造方法。
11. 前記第３の工程において、前記一部分が除去された第１の非晶質膜に接して前記第２の非晶質膜を形成し、
    前記第４の工程において、前記一部分が除去された第１の非晶質膜に接して前記第３の非晶質膜を形成する、請求項１０に記載の光電変換素子の製造方法。
12. 前記第３の工程において、前記一部分が除去された第１の非晶質膜に接して前記第２の非晶質膜を形成し、
    前記第４の工程において、前記一部分が除去されていない第１の非晶質膜に接して前記第３の非晶質膜を形成する、請求項１０に記載の光電変換素子の製造方法。
13. 前記第３の工程において、前記一部分が除去されていない第１の非晶質膜に接して前記第２の非晶質膜を形成し、
    前記第４の工程において、前記一部分が除去された第１の非晶質膜に接して前記第３の非晶質膜を形成する、請求項１０に記載の光電変換素子の製造方法。

Images