JP6624864B2 - 光電変換素子及びその製造方法 - Google Patents

光電変換素子及びその製造方法 Download PDF

Info

Publication number
JP6624864B2
JP6624864B2 JP2015185470A JP2015185470A JP6624864B2 JP 6624864 B2 JP6624864 B2 JP 6624864B2 JP 2015185470 A JP2015185470 A JP 2015185470A JP 2015185470 A JP2015185470 A JP 2015185470A JP 6624864 B2 JP6624864 B2 JP 6624864B2
Authority
JP
Japan
Prior art keywords
amorphous semiconductor
photoelectric conversion
conversion element
semiconductor layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015185470A
Other languages
English (en)
Other versions
JP2017059764A (ja
Inventor
雄太 松本
雄太 松本
親扶 岡本
親扶 岡本
潤 斉藤
潤 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015185470A priority Critical patent/JP6624864B2/ja
Priority to PCT/JP2016/073872 priority patent/WO2017047311A1/ja
Publication of JP2017059764A publication Critical patent/JP2017059764A/ja
Application granted granted Critical
Publication of JP6624864B2 publication Critical patent/JP6624864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Description

本発明は、光電変換素子及びその製造方法に関する。
太陽光などの光エネルギーを電気エネルギーに変換する光電変換素子が知られている（たとえば特許文献１参照）。
特開２０１２−２８７１８号公報
しかし、特許文献１に記載の光電変換素子は、十分なパッシベーション特性を有していない。本発明は、上記の課題を鑑みてなされたものであり、その目的は、向上したパッシベーション特性を有する光電変換素子及びその製造方法を提供することである。
本発明の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられたトンネル誘電体層と、トンネル誘電体層上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、トンネル誘電体層上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第１の非晶質半導体領域とを備える。第１の非晶質半導体層は第１の導電型を有する第１の不純物を含む。第１の非晶質半導体領域は第１の不純物と第２の導電型を有する第２の不純物とを含む。第１の非晶質半導体層及び第１の非晶質半導体領域は、連続して延在する１つの層を構成する。
本発明の光電変換素子の製造方法は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板の第２の表面上にトンネル誘電体層を形成することと、トンネル誘電体層上に、第１の導電型を有する第１の非晶質半導体層を形成することとを備える。第１の非晶質半導体層は第１の導電型を有する第１の不純物を含む。本発明の光電変換素子の製造方法は、第１の非晶質半導体層内に第２の導電型を有する第１の非晶質半導体領域を形成することをさらに備える。第１の非晶質半導体層内に第１の非晶質半導体領域を形成することは、第１の非晶質半導体層の一部に、第１の導電型と異なる第２の導電型を有する第２の不純物をドーピングすることを含む。
本発明の光電変換素子によれば、向上したパッシベーション特性を有する光電変換素子を提供することができる。
本発明の光電変換素子の製造方法によれば、向上したパッシベーション特性を有する光電変換素子の製造方法を提供することができる。
実施の形態１から実施の形態７に係る光電変換素子の概略平面図である。 実施の形態１から実施の形態３に係る光電変換素子の、図１に示す断面線ＩＩ−ＩＩにおける概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における一工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図３に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図４に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図５に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図６に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図７に示す工程の次工程を示す概略断面図である。 実施の形態１から実施の形態６に係る光電変換素子の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態１に係る光電変換素子の製造方法における、図９に示す工程の次工程を示す概略断面図である。 実施の形態２及び実施の形態５に係る光電変換素子の製造方法における、図９に示す工程の次工程を示す概略断面図である。 実施の形態２に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態３及び実施の形態６に係る光電変換素子の製造方法における、図９に示す工程の次工程を示す概略断面図である。 実施の形態３に係る光電変換素子の製造方法における、図１３に示す工程の次工程を示す概略断面図である。 実施の形態４から実施の形態６に係る光電変換素子の、図１に示す断面線ＸＶ−ＸＶにおける概略断面図である。 実施の形態４に係る光電変換素子の製造方法における、図９に示す工程の次の工程を示す概略断面図である。 実施の形態５に係る光電変換素子の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態６に係る光電変換素子の製造方法における、図１３に示す工程の次工程を示す概略断面図である。 実施の形態７に係る光電変換素子の、図１に示す断面線ＸＩＸ−ＸＩＸにおける概略断面図である。
以下、本発明の実施の形態について説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
図１及び図２を参照して、実施の形態１に係る光電変換素子１を説明する。
本実施の形態の光電変換素子１は、半導体基板１１と、トンネル誘電体層２０と、第１の非晶質半導体層１７と、第１の非晶質半導体領域１６と、第１の電極１９と、第２の電極１８とを主に備える。
半導体基板１１は、ｎ型またはｐ型の半導体基板であってもよい。本実施の形態では、半導体基板１１として、ｎ型単結晶シリコン基板が用いられている。半導体基板１１は、第１の表面１１ａと、第１の表面１１ａと反対側の第２の表面１１ｂと、第１の表面１１ａと第２の表面１１ｂとを接続する第１の側面１１ｃと、第１の表面１１ａと第２の表面１１ｂとを接続するとともに第１の側面１１ｃと反対側に位置する第２の側面１１ｄとを有している。半導体基板１１の第１の表面１１ａは、光の入射面であってもよい。半導体基板１１の第１の表面１１ａ及び第２の表面１１ｂは、第１の方向（例えば、ｘ方向）と、第１の方向（例えば、ｘ方向）と交差する第２の方向（例えば、ｙ方向）とに延在する。半導体基板１１の厚さ方向は、第１の方向（例えば、ｘ方向）及び第２の方向（例えば、ｙ方向）と交差する第３の方向（例えば、ｚ方向）である。
トンネル誘電体層２０は、半導体基板１１の少なくとも第２の表面１１ｂ上に設けられる。特定的には、トンネル誘電体層２０は、半導体基板１１の第２の表面１１ｂに接してもよい。トンネル誘電体層２０は、酸化シリコン層のようなパッシベーション特性を有する誘電体層である。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。トンネル誘電体層２０は、光電変換素子１のパッシベーション特性を向上させることができる。また、トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６にトンネルさせる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを効率的に収集することができる。
トンネル誘電体層２０は、０．２ｎｍ以上５．０ｎｍ以下、好ましくは０．５ｎｍ以上３．０ｎｍ以下の厚さを有してもよい。トンネル誘電体層２０の厚さは、第３の方向（例えば、ｚ方向）におけるトンネル誘電体層２０の長さであってもよい。０．２ｎｍ以上、好ましくは０．５ｎｍ以上の厚さを有するトンネル誘電体層２０は、光電変換素子１のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下、好ましくは３．０ｎｍ以下の厚さを有するトンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６にさらに効率的にトンネルさせることができる。半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアをさらに効率的に収集することができる。
トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ上にさらに設けられていてもよい。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが、半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。トンネル誘電体層２０は、半導体基板１１の第１の側面１１ｃ及び第２の側面１１ｄ上にさらに設けられていてもよい。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが、半導体基板１１の第１の側面１１ｃ及び第２の側面１１ｄにおいて再結合することを抑制することができる。
本実施の形態の光電変換素子１は、トンネル誘電体層２０上に、ｉ型を有する第２の非晶質半導体層１５を備えてもよい。第１の非晶質半導体層１７とトンネル誘電体層２０との間及び第１の非晶質半導体領域１６とトンネル誘電体層２０との間に、ｉ型を有する第２の非晶質半導体層１５が設けられてもよい。特定的には、第２の非晶質半導体層１５は、トンネル誘電体層２０と接してもよい。本実施の形態では、第２の非晶質半導体層１５として、ｉ型の非晶質シリコン膜が用いられている。ｉ型を有する第２の非晶質半導体層１５は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。ｉ型を有する第２の非晶質半導体層１５は、光電変換素子１のパッシベーション特性を向上させることができる。本明細書において、「非晶質半導体」は、半導体を構成する原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質半導体だけでなく、水素化非晶質シリコンなどの半導体を構成する原子の未結合手が水素で終端された非晶質半導体も含む。本明細書において、「ｉ型半導体」は、完全な真性の半導体だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）のｎ型またはｐ型の不純物が混入された半導体も含む。
本実施の形態の光電変換素子１は、トンネル誘電体層２０上に、第１の導電型を有する第１の非晶質半導体層１７を備える。特定的には、トンネル誘電体層２０と反対側の第２の非晶質半導体層１５の表面上に、第１の導電型を有する第１の非晶質半導体層１７が設けられてもよい。第１の非晶質半導体層１７は、第１の導電型を有する第１の不純物を含む。第１の非晶質半導体層１７は、ｐ型またはｎ型の非晶質半導体層であり得る。第１の不純物は、ボロンのようなｐ型の不純物であってもよいし、燐のようなｎ型の不純物であってもよい。本実施の形態では、第１の不純物はボロンのようなｐ型の不純物であり、第１の非晶質半導体層１７はｐ型の非晶質シリコン膜である。
本実施の形態の光電変換素子１は、第１の非晶質半導体層１７内に設けられるとともに、第１の導電型と異なる第２の導電型を有する第１の非晶質半導体領域１６を備える。本実施の形態の光電変換素子１は、トンネル誘電体層２０上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第１の非晶質半導体領域１６を備える。第１の非晶質半導体層１７及び第１の非晶質半導体領域１６は、連続して延在する１つの層を構成する。半導体基板１１とは反対側の、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６の表面は、連続して延在する１つの表面を構成してもよい。
第１の非晶質半導体領域１６は、第１の導電型を有する第１の不純物と、第１の導電型と異なる第２の導電型を有する第２の不純物とを含む。第１の非晶質半導体領域１６は、第１の導電型を有する第１の不純物よりも第２の導電型を有する第２の不純物を多く含む等の理由により、第１の非晶質半導体領域１６は全体として第２の導電型を有する。第１の非晶質半導体領域１６は、ｎ型またはｐ型の非晶質半導体領域であり得る。第２の不純物は、燐のようなｎ型の不純物であってもよいし、ボロンのようなｐ型の不純物であってもよい。本実施の形態では、第２の不純物は燐のようなｎ型の不純物であり、第１の非晶質半導体領域１６はｎ型の非晶質シリコン領域である。第１の非晶質半導体領域１６は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。
第１の非晶質半導体領域１６における第１の不純物の濃度は、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向、すなわち、第１の方向（例えば、ｘ方向）において一定であってもよい。本明細書において、第１の非晶質半導体領域１６における第１の不純物の濃度が、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向において一定であるとは、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向における、第１の非晶質半導体領域１６内の第１の不純物の濃度のばらつきが、この方向における第１の非晶質半導体領域１６内の第１の不純物の平均濃度の３０％以内であることをいう。第１の非晶質半導体領域１６における第１の不純物の濃度は、第１の非晶質半導体層１７における第１の不純物の濃度と実質的に同じであってもよい。本明細書において、第１の非晶質半導体領域１６における第１の不純物の濃度が、第１の非晶質半導体層１７における第１の不純物の濃度と実質的に同じであることは、第１の非晶質半導体領域１６における第１の不純物の平均濃度と第１の非晶質半導体層１７における第１の不純物の平均濃度との差が、第１の非晶質半導体層１７における第１の不純物の平均濃度の２０％以内であるこという。
第１の非晶質半導体領域１６における第２の不純物の濃度は、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向、すなわち、第１の方向（例えば、ｘ方向）において一定であってもよい。本明細書において、第１の非晶質半導体領域１６における第２の不純物の濃度が、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向において一定であるとは、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向における、第１の非晶質半導体領域１６内の第２の不純物の濃度のばらつきが、この方向における第１の非晶質半導体領域１６内の第２の不純物の平均濃度の３０％以内であることをいう。
本実施の形態の光電変換素子１は、第１の非晶質半導体層１７と電気的に接続される第１の電極１９を備える。第１の電極１９は、半導体基板１１の第２の表面１１ｂ上に設けられてもよい。より特定的には、第１の電極１９は、第１の非晶質半導体層１７上に設けられてもよい。第１の電極１９は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。第１の電極１９として、金属電極を例示することができる。本実施の形態では、第１の電極１９として、銀（Ａｇ）が用いられている。本実施の形態では、第１の電極１９は、ｐ型電極であってもよい。
本実施の形態の光電変換素子１は、第１の非晶質半導体領域１６と電気的に接続される第２の電極１８を備える。第２の電極１８は、半導体基板１１の第２の表面１１ｂ上に設けられてもよい。より特定的には、第２の電極１８は、第１の非晶質半導体領域１６上に設けられてもよい。第２の電極１８は、第２の方向（例えば、ｙ方向）に延在するストライプ状に設けられてもよい。第２の電極１８として、金属電極を例示することができる。本実施の形態では、第２の電極１８として、銀（Ａｇ）が用いられている。本実施の形態では、第２の電極１８は、ｎ型電極であってもよい。
本実施の形態の光電変換素子１では、半導体基板１１と第１の非晶質半導体層１７及び第１の非晶質半導体領域１６とが、第２の非晶質半導体層１５及びトンネル誘電体層２０を介してヘテロ接合する。そのため、向上したパッシベーション特性と高い開放電圧ＶOCとを有する光電変換素子１が得られる。本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１では、半導体基板１１の第１の表面１１ａは、凹凸構造を含んでもよい。第１の表面１１ａ側から光電変換素子１に光は入射する。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、半導体基板１１の第１の表面１１ａにおいて入射光が反射されることを抑制することができ、より多くの光が光電変換素子１内に入射され得る。そのため、光電変換素子１において光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第３の非晶質半導体層１２を備えてもよい。半導体基板１１の第１の表面１１ａ上にｉ型を有する第３の非晶質半導体層１２を設けることにより、半導体基板１１の第１の表面１１ａにおけるパッシベーション特性を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３を備えてもよい。特定的には、ｉ型を有する第３の非晶質半導体層１２上に、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３が設けられてもよい。第４の非晶質半導体層１３は、ｎ型またはｐ型の非晶質半導体層であり得る。本実施の形態では、第４の非晶質半導体層１３として、ｎ型の非晶質シリコン膜が用いられている。半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３は、表面電界層として機能してもよい。光電変換素子１に光が入射することによって、半導体基板１１内にキャリアが発生する。半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３は半導体基板１１の第１の表面１１ａ近傍に電界を生じさせて、半導体基板１１の第１の表面１１ａ近傍においてエネルギーバンドを湾曲させる。この電界とエネルギーバンドの湾曲とによって、半導体基板１１の第１の表面１１ａに近づくキャリアは半導体基板１１の内部に押し戻される。そのため、半導体基板１１の第１の表面１１ａにおいて、キャリアが再結合することを抑制することができる。
半導体基板１１の第１の表面１１ａの上に、誘電体層１４が設けられてもよい。誘電体層１４は、単層で構成されてもよいし、複数層で構成されてもよい。誘電体層１４の材料として、窒化シリコン（ＳｉＮx）、酸化シリコン（ＳｉＯx）を例示することができる。誘電体層１４は、反射防止膜として機能してもよい。誘電体層１４は、パッシベーション膜として機能してもよい。
図３から図１０を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。
図３を参照して、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１を用意する。図４を参照して、半導体基板１１の第１の表面１１ａに凹凸構造を形成してもよい。例えば、ｎ型単結晶シリコン基板である半導体基板１１の第１の表面１１ａを水酸化カリウム（ＫＯＨ）を用いて異方性的にエッチングすることによって、半導体基板１１の第１の表面１１ａに凹凸構造を形成してもよい。
図５を参照して、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成する。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ上にさらに形成されてもよい。トンネル誘電体層２０は、半導体基板１１の第１の側面１１ｃ及び第２の側面１１ｄ上にさらに形成されてもよい。本実施の形態では、半導体基板１１の全表面にトンネル誘電体層２０を形成している。半導体基板１１の少なくとも第２の表面１１ｂをオゾン水または過酸化水素水に浸漬することによって、半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０が形成されてもよい。半導体基板１１の少なくとも第２の表面１１ｂを熱酸化することによって、半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０が形成されてもよい。半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０を堆積することによって、半導体基板１１の少なくとも第２の表面１１ｂ上にトンネル誘電体層２０を形成してもよい。
図６を参照して、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第３の非晶質半導体層１２を形成してもよい。半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３を形成してもよい。特定的には、ｉ型を有する第３の非晶質半導体層１２上に、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３を形成してもよい。第３の非晶質半導体層１２及び第４の非晶質半導体層１３の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図７を参照して、半導体基板１１の第１の表面１１ａ上に誘電体層１４を形成してもよい。特定的には、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３上に誘電体層１４を形成してもよい。誘電体層１４の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図８を参照して、トンネル誘電体層２０上に、ｉ型を有する第２の非晶質半導体層１５を形成してもよい。図９を参照して、トンネル誘電体層２０上に、第１の導電型を有する第１の非晶質半導体層１７を形成する。特定的には、ｉ型を有する第２の非晶質半導体層１５上に、第１の導電型を有する第１の非晶質半導体層１７を形成する。第１の非晶質半導体層１７は第１の導電型を有する第１の不純物を含む。第２の非晶質半導体層１５及び第１の非晶質半導体層１７の形成方法は特に限定されないが、たとえばプラズマ化学的気相堆積（ＣＶＤ）法を用いることができる。
図１０を参照して、第１の非晶質半導体層１７内に第２の導電型を有する第１の非晶質半導体領域１６を形成する。第１の非晶質半導体層１７内に第１の非晶質半導体領域１６を形成することは、第１の非晶質半導体層１７の一部に、第１の導電型と異なる第２の導電型を有する第２の不純物をドーピングすることを含む。第１の非晶質半導体領域１６は、第１の導電型を有する第１の不純物と、第１の導電型と異なる第２の導電型を有する第２の不純物とを含む。第１の非晶質半導体領域１６は、第１の導電型を有する第１の不純物よりも第２の導電型を有する第２の不純物を多く含む等の理由により、第１の非晶質半導体領域１６は全体として第２の導電型を有する。第１の非晶質半導体領域１６における第１の不純物の濃度は、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向において一定であってもよい。第１の非晶質半導体領域１６における第１の不純物の濃度は、第１の非晶質半導体層１７における第１の不純物の濃度と実質的に同じであってもよい。第１の非晶質半導体領域１６は、第１の非晶質半導体層１７の全厚さにわたって存在してもよい。
第１の非晶質半導体層１７の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部に第２の不純物をイオン注入することを含んでもよい。すなわち、イオン注入法によって、第１の非晶質半導体層１７の一部に第２の不純物がドーピングされてもよい。具体的には、第２の不純物のイオンビーム２１を第１の非晶質半導体層１７の一部に照射することによって、第１の非晶質半導体層１７の一部に第２の不純物をドーピングしてもよい。こうして第１の非晶質半導体層１７内に第２の導電型を有する第１の非晶質半導体領域１６を形成してもよい。第１の非晶質半導体層１７の一部に第２の不純物をドーピングする際、第１の非晶質半導体層１７の他の部分に第２の不純物がドープされること防ぐために、第１の非晶質半導体層１７の一部に対応する開口部を有するとともに第１の非晶質半導体層１７の他の部分を覆うマスク２２を用いてもよい。
第１の非晶質半導体層１７の一部に第２の不純物をドーピングした後に、第１の非晶質半導体層１７に含まれる第１の不純物及び第１の非晶質半導体領域１６に含まれる第２の不純物を活性化するために、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６をアニールしてもよい。それから、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１７と電気的に接続される第１の電極１９を形成する。より特定的には、第１の非晶質半導体層１７上に第１の電極１９を形成する。半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体領域１６と電気的に接続される第２の電極１８を形成する。より特定的には、第１の非晶質半導体領域１６上に第２の電極１８を形成する。こうして、図１及び図２に示される本実施の形態の光電変換素子１を製造することができる。
本実施の形態の光電変換素子１及びその製造方法の効果を説明する。
本実施の形態の光電変換素子１は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１と、第２の表面１１ｂ上に設けられたトンネル誘電体層２０と、トンネル誘電体層２０上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層１７と、トンネル誘電体層２０上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第１の非晶質半導体領域１６とを備える。第１の非晶質半導体層１７は第１の導電型を有する第１の不純物を含む。第１の非晶質半導体領域１６は第１の不純物と第２の導電型を有する第２の不純物とを含む。第１の非晶質半導体層１７及び第１の非晶質半導体領域１６は、連続して延在する１つの層を構成する。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。本実施の形態の光電変換素子１によれば、向上したパッシベーション特性を有する光電変換素子を提供することができる。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６にトンネルさせる。本実施の形態の光電変換素子１によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを効率的に収集することができる。本実施の形態の光電変換素子１は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０及び第１の非晶質半導体層１７を形成した後、半導体基板１１の第２の表面１１ｂを露出させることなく製造し得る構造を備えている。半導体基板１１の第２の表面１１ｂに汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板１１の第２の表面１１ｂが荒れたりすることなく製造し得る構造を、本実施の形態の光電変換素子１は備えている。本実施の形態の光電変換素子１によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
本実施の形態の光電変換素子１では、第１の非晶質半導体領域１６は、第１の非晶質半導体層１７の全厚さにわたって存在してもよい。第１の非晶質半導体領域１６と半導体基板１１との距離を小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域１６によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１では、第１の非晶質半導体領域１６における第１の不純物の濃度は、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向において一定であってもよい。そのため、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０及び第１の非晶質半導体層１７を形成した後、半導体基板１１の第２の表面１１ｂを露出させることなく製造し得る構造を、光電変換素子１は備えている。本実施の形態の光電変換素子１によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
本実施の形態の光電変換素子１は、第１の非晶質半導体層１７とトンネル誘電体層２０との間及び第１の非晶質半導体領域１６とトンネル誘電体層２０との間に、ｉ型を有する第２の非晶質半導体層１５をさらに備えてもよい。ｉ型を有する第２の非晶質半導体層１５は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
本実施の形態の光電変換素子１において、トンネル誘電体層２０は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層２０は、光電変換素子１のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６にさらに効率的にトンネルさせることができる。本実施の形態の光電変換素子１によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアをさらに効率的に収集することができる。
本実施の形態の光電変換素子１は、半導体基板１１の第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体層１７と電気的に接続される第１の電極１９と、半導体基板１１の第２の表面１１ｂ上に設けられるとともに、第１の非晶質半導体領域１６と電気的に接続される第２の電極１８とをさらに備えてもよい。本実施の形態の光電変換素子１では、第１の電極１９及び第２の電極１８は、光の入射面である半導体基板１１の第１の表面１１ａ側に設けられていないので、光電変換素子１に入射する光が第１の電極１９及び第２の電極１８によって遮られない。そのため、本実施の形態の光電変換素子１によれば、高い短絡電流ＪSCが得られ、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に誘電体層１４をさらに備えてもよい。誘電体層１４が反射防止膜として機能するとき、誘電体層１４は、より多くの光を光電変換素子１内に入射させることができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。誘電体層１４がパッシベーション膜として機能するとき、誘電体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第３の非晶質半導体層１２をさらに備えてもよい。ｉ型を有する第３の非晶質半導体層１２は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
本実施の形態の光電変換素子１は、半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３をさらに備えてもよい。半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３は、光電変換素子１に光が入射することによって半導体基板１１内に発生したキャリアのうち半導体基板１１の第１の表面１１ａに近づくキャリアを、半導体基板１１の内部に押し戻すことができる。そのため、第４の非晶質半導体層１３は、このキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。その結果、本実施の形態の光電変換素子１によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
本実施の形態の光電変換素子１では、半導体基板１１の第１の表面１１ａは、凹凸構造を含んでもよい。光の入射面である半導体基板１１の第１の表面１１ａ上に凹凸構造を設けることによって、より多くの光が光電変換素子１内に入射され得る。そのため、本実施の形態の光電変換素子１によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子１の製造方法は、第１の表面１１ａと第１の表面１１ａと反対側の第２の表面１１ｂとを有する半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することと、トンネル誘電体層２０上に、第１の導電型を有する第１の非晶質半導体層１７を形成することとを備える。第１の非晶質半導体層１７は第１の導電型を有する第１の不純物を含む。本実施の形態の光電変換素子１の製造方法は、第１の非晶質半導体層１７内に第２の導電型を有する第１の非晶質半導体領域１６を形成することをさらに備える。第１の非晶質半導体層１７内に第１の非晶質半導体領域１６を形成することは、第１の非晶質半導体層１７の一部に、第１の導電型と異なる第２の導電型を有する第２の不純物をドーピングすることを含む。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。本実施の形態の光電変換素子１の製造方法によれば、向上したパッシベーション特性を有する光電変換素子を製造することができる。トンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６にトンネルさせる。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを効率的に収集することができる光電変換素子を製造することができる。本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７を形成する前に、半導体基板１１の第２の表面１１ｂはトンネル誘電体層２０によって覆われている。そのため、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０及び第１の非晶質半導体層１７を形成した後、半導体基板１１の第２の表面１１ｂを露出させることなく、光電変換素子１を製造することができる。半導体基板１１の第２の表面１１ｂに汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板１１の第２の表面１１ｂが荒れたりすることなく、光電変換素子１を製造することができる。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体領域１６は、第１の非晶質半導体層１７の全厚さにわたって存在してもよい。第１の非晶質半導体領域１６と半導体基板１１との距離を小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域１６によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体領域１６における第１の不純物の濃度は、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向において一定であってもよい。そのため、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０及び第１の非晶質半導体層１７を形成した後、半導体基板１１の第２の表面１１ｂを露出させることなく、光電変換素子１を製造することができる。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、トンネル誘電体層２０上に第１の非晶質半導体層１７を形成する前に、トンネル誘電体層２０上に、ｉ型を有する第２の非晶質半導体層１５を形成することをさらに備えてもよい。ｉ型を有する第２の非晶質半導体層１５は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第２の表面１１ｂにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部に第２の不純物をイオン注入することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
本実施の形態の光電変換素子１の製造方法において、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することは、半導体基板１１の第２の表面１１ｂをオゾン水または過酸化水素水に浸漬することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第２の表面１１ｂをオゾン水または過酸化水素水に浸漬するという簡単な工程によって、トンネル誘電体層２０を早く形成することができる。
本実施の形態の光電変換素子１の製造方法において、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することは、半導体基板１１の第２の表面１１ｂを熱酸化することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第２の表面１１ｂを熱酸化するという簡単な工程によって、トンネル誘電体層２０を形成することができる。
本実施の形態の光電変換素子１の製造方法において、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することは、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を堆積することを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を堆積するという簡単な工程によって、トンネル誘電体層２０を形成することができる。
本実施の形態の光電変換素子１の製造方法において、トンネル誘電体層２０は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層２０は、光電変換素子１のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層２０は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアを、第１の非晶質半導体層１７及び第１の非晶質半導体領域１６にさらに効率的にトンネルさせることができる。本実施の形態の光電変換素子１の製造方法によれば、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアをさらに効率的に収集することができる光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１７と電気的に接続される第１の電極１９を形成することと、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体領域１６と電気的に接続される第２の電極１８を形成することとをさらに備えてもよい。本実施の形態の光電変換素子１の製造方法によれば、第１の電極１９及び第２の電極１８が光の入射面である半導体基板１１の第１の表面１１ａ側に設けられていない光電変換素子１を製造することができる。そのため、光電変換素子１に入射する光が第１の電極１９及び第２の電極１８によって遮られない。本実施の形態の光電変換素子１の製造方法によれば、高い短絡電流ＪSCを有するとともに、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａ上に誘電体層１４を形成することをさらに備えてもよい。誘電体層１４が反射防止膜として機能するとき、誘電体層１４は、より多くの光を光電変換素子１内に入射させることができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。誘電体層１４がパッシベーション膜として機能するとき、誘電体層１４は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａ上に、ｉ型を有する第３の非晶質半導体層１２を形成することをさらに備えてもよい。ｉ型を有する第３の非晶質半導体層１２は、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａ上に、半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３を形成することをさらに備えてもよい。半導体基板１１と同じ導電型を有する第４の非晶質半導体層１３は、光電変換素子１に光が入射することによって半導体基板１１内に発生したキャリアのうち半導体基板１１の第１の表面１１ａに近づくキャリアを、半導体基板１１の内部に押し戻すことができる。そのため、第４の非晶質半導体層１３は、このキャリアが半導体基板１１の第１の表面１１ａにおいて再結合することを抑制することができる。その結果、本実施の形態の光電変換素子１の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子１の製造方法は、半導体基板１１の第１の表面１１ａに、凹凸構造を形成することをさらに備えてもよい。光の入射面である半導体基板１１の第１の表面１１ａに凹凸構造を形成することによって、より多くの光が光電変換素子１内に入射され得る。そのため、本実施の形態の光電変換素子１の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（実施の形態２）
図１から図９、図１１及び図１２を参照して、実施の形態２の光電変換素子１及びその製造方法について説明する。本実施の形態の光電変換素子１は、実施の形態１の光電変換素子１と同様の構成を備える。本実施の形態の光電変換素子１の製造方法は、基本的には、実施の形態１の光電変換素子１の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態１の光電変換素子１の製造方法では、イオン注入法によって、第１の非晶質半導体層１７の一部に第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することと、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることとを含んでもよい。より特定的には、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することは、第１の非晶質半導体層１７の一部上に第２の不純物を含むドーピングペーストを施すことであってもよい。ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることは、ドーピングペーストを熱処理することを含んでもよい。
図３から図９、図１１及び図１２を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。
図３から図９に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第３の非晶質半導体層１２と、第４の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第２の非晶質半導体層１５と、第１の導電型を有する第１の非晶質半導体層１７とを形成する。
図１１を参照して、第１の非晶質半導体層１７の一部上に、第２の導電型を有する第２の不純物を含むドーパント含有膜２６を形成する。ドーパント含有膜２６として、燐などのｎ型を有する第２の不純物を含むドーピングペーストと、ボロンなどのｐ型を有する第２の不純物を含むドーピングペーストとを例示することができる。ｎ型を有する第２の不純物を含むドーピングペーストは、燐化合物と、酸化シリコン前駆体と、溶材と、増粘剤とを含んでもよい。ｐ型を有する第２の不純物を含むドーピングペーストは、ボロン化合物と、酸化シリコン前駆体と、溶材と、増粘剤とを含んでもよい。本実施の形態では、ドーパント含有膜２６として、燐などのｎ型を有する第２の不純物を含むドーピングペーストが用いられてもよい。ドーピングペーストは、インクジェット、スクリーン印刷などによって、第１の非晶質半導体層１７の一部上に施されてもよい。
図１２を参照して、ドーパント含有膜２６を熱処理して、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させる。本実施の形態では、例えば７００℃以下の温度で、ドーピングペーストであるドーパント含有膜２６を熱処理して、ドーピングペーストであるドーパント含有膜２６に含まれる第２の不純物が第１の非晶質半導体層１７の一部にドープされる。こうして、第１の導電型を有する第１の非晶質半導体層１７内に第２の導電型を有する第１の非晶質半導体領域１６を形成することができる。加熱炉を用いてドーパント含有膜２６を熱処理してもよいし、ドーパント含有膜２６にレーザ光を照射してドーパント含有膜２６を熱処理してもよい。ドーパント含有膜２６を熱処理する際、第１の非晶質半導体層１７内の第１不純物と第１の非晶質半導体領域１６内の第２の不純物とを活性化することができる。第１の非晶質半導体層１７内の第１不純物と第１の非晶質半導体領域１６内の第２の不純物とをさらに活性化するために、第１の非晶質半導体層１７と第１の非晶質半導体領域１６とをさらにアニールしてもよい。それから、残ったドーパント含有膜２６は、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、または、フッ化水素酸などを用いて除去される。続いて、半導体基板１１の第２の表面１１ｂ上に、第１の電極１９及び第２の電極１８を形成する。こうして、図１及び図２に示される本実施の形態の光電変換素子１を製造することができる。
本実施の形態の光電変換素子１の製造方法は、実施の形態１の光電変換素子１の製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部上に第２の不純物を含むドーパント含有膜２６を形成することと、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることとを含んでもよい。本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することは、第１の非晶質半導体層１７の一部上に第２の不純物を含むドーピングペーストを施すことであってもよい。ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることは、ドーピングペーストを熱処理することを含んでもよい。すなわち、本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部上に第２の不純物を含むドーピングペーストを施すことと、ドーピングペーストを熱処理することとを含んでもよい。ドーパント含有膜２６としてドーピングペーストを用いることによって、高いパターン精度で、第１の非晶質半導体層１７内に第１の非晶質半導体領域１６を形成することができる。ドーパント含有膜２６としてドーピングペーストを用いることによって、インクジェット、スクリーン印刷などによって第１の非晶質半導体層１７上にドーパント含有膜２６が形成され得る。そのため、本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（実施の形態３）
図１から図９、図１３及び図１４を参照して、実施の形態３の光電変換素子１及びその製造方法について説明する。本実施の形態の光電変換素子１は、実施の形態１の光電変換素子１と同様の構成を備える。本実施の形態の光電変換素子１の製造方法は、基本的には、実施の形態１の光電変換素子１の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態１の光電変換素子１の製造方法では、イオン注入法によって、第１の非晶質半導体層１７の一部に第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子１の製造方法では、第１の非晶質半導体層１７の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することと、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることとを含んでもよい。より特定的には、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることは、ドーパント含有膜２６の一部にレーザ光２７を照射することを含んでもよい。すなわち、レーザドーピング法によって、第１の非晶質半導体層１７の一部に第２の不純物がドーピングされてもよい。
図３から図９、図１３及び図１４を参照して、本実施の形態の光電変換素子１の製造方法の一例について以下説明する。
図３から図９に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第３の非晶質半導体層１２と、第４の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第２の非晶質半導体層１５と、第１の非晶質半導体層１７とを形成する。
図１３を参照して、第１の非晶質半導体層１７上に、第２の導電型を有する第２の不純物を含むドーパント含有膜２６を形成する。ドーパント含有膜２６として、リンシリケートガラス（ＰＳＧ）、ボロンシリケートガラス（ＢＳＧ）、ポリボロンフィルム（ＰＢＦ）などを例示することができる。本実施の形態では、ドーパント含有膜２６として、リンシリケートガラス（ＰＳＧ）が用いられている。
図１４を参照して、ドーパント含有膜２６の一部にレーザ光２７を照射して、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させる。本実施の形態では、ドーパント含有膜２６の一部にレーザ光２７を照射することにより、ドーパント含有膜２６の一部が局所的に加熱される。そのため、第１の非晶質半導体層１７のうち、レーザ光２７が照射された部分に対応する領域のみに、ドーパント含有膜２６に含まれる第２の不純物がドープされる。こうして、第１の導電型を有する第１の非晶質半導体層１７内に第２の導電型を有する第１の非晶質半導体領域１６を形成することができる。ドーパント含有膜２６の一部にレーザ光２７を照射することにより、ドーパント含有膜２６の一部と第１の非晶質半導体層１７の一部とが局所的に加熱される。そのため、ドーパント含有膜２６の一部にレーザ光２７を照射する際、第１の非晶質半導体領域１６内の第２の不純物を活性化することができる。それから、残ったドーパント含有膜２６は、硫酸と過酸化水素水の混合液、塩酸と過酸化水素水の混合液、または、フッ化水素酸などを用いて除去される。第１の非晶質半導体層１７内の第１の不純物と第１の非晶質半導体領域１６内の第２の不純物とをさらに活性化するために、第１の非晶質半導体層１７と第１の非晶質半導体領域１６とをさらにアニールしてもよい。続いて、半導体基板１１の第２の表面１１ｂ上に、第１の電極１９及び第２の電極１８を形成する。こうして、図１及び図２に示される本実施の形態の光電変換素子１を製造することができる。
本実施の形態の光電変換素子１の製造方法は、実施の形態１の光電変換素子１の製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子１の製造方法では、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部に移行させることは、ドーパント含有膜２６の一部にレーザ光２７を照射することを含んでもよい。すなわち、レーザドーピング法によって、第１の非晶質半導体層１７の一部に第２の不純物がドーピングされてもよい。レーザドーピング方法は、加熱炉を使用してドーパントを拡散する方法よりも、短時間でドーパントを拡散させることができる。そのため、本実施の形態の光電変換素子１の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（実施の形態４）
図１及び図１５を参照して、実施の形態４の光電変換素子４について説明する。本実施の形態の光電変換素子４は、基本的には、実施の形態１の光電変換素子１と同様であるが、以下の点で異なる。
本実施の形態の光電変換素子４は、第２の非晶質半導体層１５内に設けられるとともに、第２の導電型を有する第２の非晶質半導体領域４６をさらに備える。第２の非晶質半導体層１５及び第２の非晶質半導体領域４６は、トンネル誘電体層２０上に設けられる。第２の非晶質半導体層１５及び第２の非晶質半導体領域４６は、連続して延在する１つの層を構成する。第２の非晶質半導体領域４６は、第２の導電型を有する第２の不純物を含む。第２の非晶質半導体領域４６は、第１の非晶質半導体領域１６に接する。第２の非晶質半導体領域４６は、第２の非晶質半導体層１５の全厚さにわたって存在してもよい。第２の非晶質半導体領域４６は、トンネル誘電体層２０と接してもよいし、接しなくてもよい。
第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向、すなわち、第１の方向（例えば、ｘ方向）において、第２の非晶質半導体領域４６は、第１の非晶質半導体領域１６と実質的に同じ幅を有してもよい。本明細書において、第２の非晶質半導体領域４６が第１の非晶質半導体領域１６と実質的に同じ幅を有することは、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向における第２の非晶質半導体領域４６の幅と第１の非晶質半導体領域１６の幅との差が、この方向における第１の非晶質半導体領域１６の幅の２０％以内であることを意味する。第１の非晶質半導体領域１６の幅は、第１の非晶質半導体領域１６内の第２の不純物の平均濃度の８０％以上の第２の不純物の濃度を有する領域の第１の方向（例えば、ｘ方向）における長さで定義される。第２の非晶質半導体領域４６の幅は、第２の非晶質半導体領域４６内の第２の不純物の平均濃度の８０％以上の第２の不純物の濃度を有する領域の第１の方向（例えば、ｘ方向）における長さで定義される。
第２の非晶質半導体領域４６における第２の不純物の濃度は、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向、すなわち、第１の方向（例えば、ｘ方向）において一定であってもよい。本明細書において、第２の非晶質半導体領域４６における第２の不純物の濃度が、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向において一定であるとは、第１の非晶質半導体領域１６と第１の非晶質半導体層１７とが交互に配列される方向における、第２の非晶質半導体領域４６内の第２の不純物の濃度のばらつきが、この方向における第２の非晶質半導体領域４６内の第２の不純物の平均濃度の３０％以内であることをいう。
第２の非晶質半導体領域４６は、第１の非晶質半導体領域１６と実質的に同じ第２の不純物の濃度を有してもよい。本明細書において、第２の非晶質半導体領域４６が第１の非晶質半導体領域１６と実質的に同じ第２の不純物の濃度を有することは、第２の非晶質半導体領域４６内の第２の不純物の平均濃度と第１の非晶質半導体領域１６内の第２の不純物の平均濃度との差が、第１の非晶質半導体領域１６における第２の不純物の平均濃度の３０％以内であることを意味する。
図３から図９及び図１６を参照して、実施の形態４の光電変換素子４の製造方法について説明する。本実施の形態の光電変換素子４の製造方法は、基本的には、実施の形態１の光電変換素子１の製造方法と同様であるが、以下の点で異なる。
本実施の形態の光電変換素子４の製造方法は、第２の非晶質半導体層１５の一部に第２の不純物をドーピングして、第２の非晶質半導体層１５内に第２の非晶質半導体領域４６を形成することをさらに備えてもよい。第２の非晶質半導体領域４６は、第２の導電型を有する第２の不純物を含む。第２の非晶質半導体領域４６は、第１の非晶質半導体領域１６に接する。特定的には、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をイオン注入することを含んでもよい。
図３から図９に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第３の非晶質半導体層１２と、第４の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第２の非晶質半導体層１５と、第１の非晶質半導体層１７とを形成する。
図１６を参照して、第１の非晶質半導体層１７内に第１の非晶質半導体領域１６を形成すること及び第２の非晶質半導体層１５内に第２の導電型を有する第２の非晶質半導体領域４６を形成することは、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に、第２の導電型を有する第２の不純物をドーピングすることを含む。言い換えると、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に、第２の導電型を有する第２の不純物をドーピングすることにより、第１の非晶質半導体層１７内に第１の非晶質半導体領域１６を形成するとともに、第２の非晶質半導体層１５内に第２の導電型を有する第２の非晶質半導体領域４６を形成する。半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０が形成されている。第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の導電型を有する第２の不純物をドーピングする際、半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。そのため、第２の非晶質半導体層１５及びトンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体層１７、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６とのヘテロ接合構造を確実に保つことができる。
特定的には、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部及び及び第２の非晶質半導体層１５の一部に第２の不純物をイオン注入することを含んでもよい。すなわち、イオン注入法によって、第１の非晶質半導体層１７の一部及び及び第２の非晶質半導体層１５の一部に第２の不純物がドーピングされてもよい。具体的には、第１の非晶質半導体層１７の一部及び及び第２の非晶質半導体層１５の一部に第２の不純物のイオンビーム２１を照射することによって、第１の非晶質半導体層１７の一部及び及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングしてもよい。こうして、第２の不純物のイオンビーム２１を照射するという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。第１の非晶質半導体層１７の一部及び及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングする際、第１の非晶質半導体層１７の他の部分及び及び第２の非晶質半導体層１５の他の部分に第２の不純物がドープされること防ぐために、第１の非晶質半導体層１７の一部に対応する開口部を有するとともに第１の非晶質半導体層１７の他の部分を覆うマスク２２を用いてもよい。
第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングした後に、第１の非晶質半導体層１７に含まれる第１の不純物と、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６に含まれる第２の不純物とを活性化するために、第１の非晶質半導体層１７と第１の非晶質半導体領域１６と第２の非晶質半導体領域４６とをアニールしてもよい。それから、半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体層１７と電気的に接続される第１の電極１９を形成する。より特定的には、第１の非晶質半導体層１７上に第１の電極１９を形成する。半導体基板１１の第２の表面１１ｂ上に、第１の非晶質半導体領域１６と電気的に接続される第２の電極１８を形成する。より特定的には、第１の非晶質半導体領域１６上に第２の電極１８を形成する。こうして、図１及び図１５に示される本実施の形態の光電変換素子４を製造することができる。
本実施の形態の光電変換素子４及びその製造方法は、実施の形態１の光電変換素子１及びその製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子４は、第２の非晶質半導体層１５内に設けられるとともに、第２の導電型を有する第２の非晶質半導体領域４６をさらに備えてもよい。第２の非晶質半導体領域４６は、第２の導電型を有する第２の不純物を含んでもよい。第２の非晶質半導体領域４６は、第１の非晶質半導体領域１６に接してもよい。本実施の形態の光電変換素子４では、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６からなる第２の導電型を有する非晶質半導体領域と半導体基板１１との距離を小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子４によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子４は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を、トンネル誘電体層２０上に第２の非晶質半導体層１５を、第２の非晶質半導体層１５内に第２の非晶質半導体領域４６を備えてもよい。そのため、第２の非晶質半導体層１５の一部に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域４６を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。このように、本実施の形態の光電変換素子４は、第２の非晶質半導体領域４６中の第２の不純物が半導体基板１１にドーピングされることを確実に防ぐことができる構造を備えている。そのため、本実施の形態の光電変換素子４は、第２の非晶質半導体層１５及びトンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体層１７、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６とのヘテロ接合構造を確実に保つことができる構造を備えている。本実施の形態の光電変換素子４によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
本実施の形態の光電変換素子４の製造方法は、第２の非晶質半導体層１５の一部に第２の不純物をドーピングして、第２の非晶質半導体層１５内に第２の非晶質半導体領域４６を形成することをさらに備えてもよい。第２の非晶質半導体領域４６は、第２の導電型を有する第２の不純物を含んでもよい。第２の非晶質半導体領域４６は、第１の非晶質半導体領域１６に接してもよい。本実施の形態の光電変換素子４の製造方法によれば、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６からなる第２の導電型を有する非晶質半導体領域と半導体基板１１との距離を小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子４の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子４の製造方法は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することと、トンネル誘電体層２０上に第２の非晶質半導体層１５を形成することと、第２の非晶質半導体層１５の一部に第２の不純物をドーピングして、第２の非晶質半導体層１５内に第２の非晶質半導体領域４６を形成することとを備えてもよい。本実施の形態の光電変換素子４の製造方法では、第２の非晶質半導体層１５を形成する前に、半導体基板１１の第２の表面１１ｂはトンネル誘電体層２０によって覆われている。そのため、第２の非晶質半導体層１５の一部に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域４６を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。このように、本実施の形態の光電変換素子４の製造方法によれば、第２の非晶質半導体領域４６中の第２の不純物が半導体基板１１にドーピングされることを確実に防ぐことができる。本実施の形態の光電変換素子４の製造方法によれば、第２の非晶質半導体層１５及びトンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体層１７、第１の非晶質半導体領域１６及び第２の非晶質半導体領域４６とのヘテロ接合構造を確実に保つことができる。その結果、本実施の形態の光電変換素子４の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
本実施の形態の光電変換素子４の製造方法では、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をイオン注入することを含んでもよい。第２の不純物のイオンビーム２１を照射するという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。本実施の形態の光電変換素子４の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（実施の形態５）
図３から図９、図１１、図１５及び図１７を参照して、実施の形態５の光電変換素子４及びその製造方法について説明する。本実施の形態の光電変換素子４は、実施の形態４の光電変換素子４と同様の構成を備える。本実施の形態の光電変換素子４の製造方法は、基本的には、実施の形態４の光電変換素子４の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態４の光電変換素子４の製造方法では、イオン注入法によって、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子４の製造方法では、実施の形態２の光電変換素子１の製造方法と同様の方法により、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングする。具体的には、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成する。それから、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させる。より特定的には、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することは、第１の非晶質半導体層１７の一部上に第２の不純物を含むドーピングペーストを施すことであってもよい。ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させることは、ドーピングペーストを熱処理することを含んでもよい。
図３から図９、図１１及び図１７を参照して、本実施の形態の光電変換素子４の製造方法の一例について以下説明する。
図３から図９に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第３の非晶質半導体層１２と、第４の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第２の非晶質半導体層１５と、第１の非晶質半導体層１７とを形成する。図１１を参照して、第１の非晶質半導体層１７の一部上に、第２の導電型を有する第２の不純物を含むドーパント含有膜２６を形成する。ドーパント含有膜２６は、第２の導電型を有する第２の不純物を含むドーピングペーストであってもよい。
図１７を参照して、ドーパント含有膜２６を熱処理して、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させる。ドーパント含有膜２６を熱処理するという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。第２の不純物を、第１の非晶質半導体層１７の一部に加えて第２の非晶質半導体層１５の一部にも移行させる点を除いては、本実施の形態の光電変換素子４の製造方法は、実施の形態２の光電変換素子１の製造方法と同様である。
本実施の形態の光電変換素子４の製造方法は、実施の形態４の光電変換素子４の製造方法の効果と、実施の形態２の光電変換素子１の製造方法の効果とを有する。本実施の形態の光電変換素子４の製造方法において、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することと、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させることとを含んでもよい。ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させるという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。本実施の形態の光電変換素子４の製造方法において、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成することは、第１の非晶質半導体層１７の一部上に第２の不純物を含むドーピングペーストを施すことであってもよい。ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させることは、ドーピングペーストを熱処理することを含んでもよい。ドーパント含有膜２６（ドーピングペースト）を熱処理するという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。本実施の形態の光電変換素子４の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（実施の形態６）
図３から図９、図１３、図１５及び図１８を参照して、実施の形態６の光電変換素子４及びその製造方法について説明する。本実施の形態の光電変換素子４は、実施の形態４の光電変換素子４と同様の構成を備える。本実施の形態の光電変換素子４の製造方法は、基本的には、実施の形態４の光電変換素子４の製造方法と同様の工程を備えるが、以下の点で異なる。
実施の形態４の光電変換素子４の製造方法では、イオン注入法によって、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物がドーピングされていた。これに対し、本実施の形態の光電変換素子４の製造方法では、実施の形態３の光電変換素子１の製造方法と同様に、レーザドーピング法により、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングする。具体的には、第１の非晶質半導体層１７上に第２の不純物を含むドーパント含有膜２６を形成する。それから、ドーパント含有膜２６の一部にレーザ光２７を照射することによって、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物がドーピングされてもよい。
図３から図９、図１３及び図１８を参照して、本実施の形態の光電変換素子４の製造方法の一例について以下説明する。
図３から図９に示す工程によって、半導体基板１１の第１の表面１１ａ上に、第３の非晶質半導体層１２と、第４の非晶質半導体層１３と、誘電体層１４とを形成し、半導体基板１１の第２の表面１１ｂ上に、トンネル誘電体層２０と、第２の非晶質半導体層１５と、第１の非晶質半導体層１７とを形成する。
図１３を参照して、第１の非晶質半導体層１７上に、第２の導電型を有する第２の不純物を含むドーパント含有膜２６を形成する。ドーパント含有膜２６は、第２の導電型を有する第２の不純物を含むドーピングペーストであってもよい。図１８を参照して、ドーパント含有膜２６の一部にレーザ光２７を照射して、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させる。ドーパント含有膜２６の一部にレーザ光２７を照射するという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。第２の不純物を、第１の非晶質半導体層１７の一部に加えて第２の非晶質半導体層１５の一部にも移行させる点を除いては、本実施の形態の光電変換素子４の製造方法は、実施の形態３の光電変換素子１の製造方法と同様である。
本実施の形態の光電変換素子４の製造方法は、実施の形態４の光電変換素子４の製造方法の効果と、実施の形態３の光電変換素子１の製造方法の効果とを有する。本実施の形態の光電変換素子４の製造方法において、ドーパント含有膜２６に含まれる第２の不純物を第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に移行させることは、ドーパント含有膜２６の一部にレーザ光２７を照射することを含んでもよい。ドーパント含有膜２６の一部にレーザ光２７を照射するという一つの工程で、第１の非晶質半導体層１７の一部及び第２の非晶質半導体層１５の一部に第２の不純物をドーピングすることができる。本実施の形態の光電変換素子４の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（実施の形態７）
図１９を参照して、実施の形態７の光電変換素子７について説明する。本実施の形態の光電変換素子７は、実施の形態１の光電変換素子１と同様の構成を備えるが、以下の点で異なる。
本実施の形態の光電変換素子７は、第２の非晶質半導体層１５を備えていない。第１の非晶質半導体層１７は、トンネル誘電体層２０上に設けられ、トンネル誘電体層２０に直接接している。第１の非晶質半導体領域１６はトンネル誘電体層２０に直接接してもよい。第１の非晶質半導体領域１６は、第１の非晶質半導体層１７の全厚さにわたって存在してもよい。第１の非晶質半導体領域１６は、トンネル誘電体層２０に接してもよいし、接しなくてもよい。
本実施の形態の光電変換素子７の製造方法は、第２の非晶質半導体層１５を形成することを除き、実施の形態１から実施の形態３の光電変換素子１の製造方法と同様である。具体的には、本実施の形態の光電変換素子７の製造方法では、半導体基板１１の第２の表面１１ｂ上に第１の非晶質半導体層１７を形成することは、トンネル誘電体層２０に直接接する第１の非晶質半導体層１７を形成することを含んでもよい。
本実施の形態の光電変換素子７及びその製造方法は、実施の形態１から実施の形態３の光電変換素子１及びその製造方法と同様の効果を有するが、以下の点で異なる。
本実施の形態の光電変換素子７では、第１の非晶質半導体層１７は、トンネル誘電体層２０に直接接してもよい。第１の非晶質半導体層１７はトンネル誘電体層２０に直接接しているので、第１の非晶質半導体層１７と半導体基板１１との距離及び第１の非晶質半導体層１７内に設けられる第１の非晶質半導体領域１６と半導体基板１１との距離を小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体層１７が有する第１の導電型に対応するキャリアを、第１の非晶質半導体層１７によってより高い効率で収集することができる。半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域１６によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子７によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
本実施の形態の光電変換素子７は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を備えるとともに、トンネル誘電体層２０に直接接する第１の非晶質半導体層１７を備えている。本実施の形態の光電変換素子７では、半導体基板１１の第２の表面１１ｂと第１の非晶質半導体層１７との間にトンネル誘電体層２０が存在する。そのため、第１の導電型を有する第１の不純物を含む第１の非晶質半導体層１７を形成する際に半導体基板１１に第１の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。第１の非晶質半導体層１７の一部に第２の導電型を有する第２の不純物をドーピングして第１の非晶質半導体領域１６を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。このように、本実施の形態の光電変換素子７は、第１の非晶質半導体層１７中の第１の不純物と第１の非晶質半導体領域１６中の第２の不純物とが半導体基板１１にドーピングされることを確実に防ぐことができる構造を備えている。そのため、本実施の形態の光電変換素子７は、トンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体層１７及び第１の非晶質半導体領域１６とのヘテロ接合構造を確実に保つことができる構造を備えている。本実施の形態の光電変換素子７によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
本実施の形態の光電変換素子７の製造方法では、トンネル誘電体層２０上に第１の非晶質半導体層１７を形成することは、トンネル誘電体層２０に直接接する第１の非晶質半導体層１７を形成することを含んでもよい。第１の非晶質半導体層１７はトンネル誘電体層２０に直接接しているので、第１の非晶質半導体層１７と半導体基板１１との距離及び第１の非晶質半導体層１７内に設けられる第１の非晶質半導体領域１６と半導体基板１１との距離を小さくすることができる。そのため、半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体層１７が有する第１の導電型に対応するキャリアを、第１の非晶質半導体層１７によってより高い効率で収集することができる。半導体基板１１の第１の表面１１ａ側から入射する光によって半導体基板１１内に生成されたキャリアのうち、第１の非晶質半導体領域１６が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域１６によってより高い効率で収集することができる。その結果、本実施の形態の光電変換素子７の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
本実施の形態の光電変換素子７の製造方法は、半導体基板１１の第２の表面１１ｂ上にトンネル誘電体層２０を形成することと、トンネル誘電体層２０に直接接する第１の非晶質半導体層１７を形成することとを備えている。本実施の形態の光電変換素子７の製造方法では、第１の非晶質半導体層１７を形成する前に、半導体基板１１の第２の表面１１ｂはトンネル誘電体層２０によって覆われている。そのため、本実施の形態の光電変換素子７の製造方法によれば、第１の導電型を有する第１の不純物を含む第１の非晶質半導体層１７を形成する際に半導体基板１１に第１の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。第１の非晶質半導体層１７の一部に第２の導電型を有する第２の不純物をドーピングして第１の非晶質半導体領域１６を形成する際に半導体基板１１に第２の不純物がドーピングされることを、トンネル誘電体層２０は確実に防ぐことができる。このように、本実施の形態の光電変換素子７の製造方法によれば、第１の非晶質半導体層１７中の第１の不純物と第１の非晶質半導体領域１６中の第２の不純物とが半導体基板１１にドーピングされることを確実に防ぐことができる。本実施の形態の光電変換素子７の製造方法によれば、トンネル誘電体層２０を介した、半導体基板１１と第１の非晶質半導体層１７及び第１の非晶質半導体領域１６とのヘテロ接合構造を確実に保つことができる。その結果、本実施の形態の光電変換素子７の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
［付記］
（１）ここで開示された実施の形態の光電変換素子は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板と、第２の表面上に設けられたトンネル誘電体層と、トンネル誘電体層上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、トンネル誘電体層上に設けられるとともに、第１の導電型と異なる第２の導電型を有する第１の非晶質半導体領域とを備える。第１の非晶質半導体層は第１の導電型を有する第１の不純物を含む。第１の非晶質半導体領域は第１の不純物と第２の導電型を有する第２の不純物とを含む。第１の非晶質半導体層及び第１の非晶質半導体領域は、連続して延在する１つの層を構成する。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。ここで開示された実施の形態の光電変換素子によれば、向上したパッシベーション特性を有する光電変換素子を提供することができる。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体層及び第１の非晶質半導体領域にトンネルさせる。ここで開示された実施の形態の光電変換素子によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを効率的に収集することができる。ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上にトンネル誘電体層及び第１の非晶質半導体層を形成した後、半導体基板の第２の表面を露出させることなく製造し得る構造を備えている。半導体基板の第２の表面に汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板の第２の表面が荒れたりすることなく製造し得る構造を、ここで開示された実施の形態の光電変換素子は備えている。ここで開示された実施の形態の光電変換素子によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
（２）ここで開示された実施の形態の光電変換素子において、第１の非晶質半導体領域は、第１の非晶質半導体層の全厚さにわたって存在してもよい。第１の非晶質半導体領域と半導体基板との距離を小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（３）ここで開示された実施の形態の光電変換素子において、第１の非晶質半導体領域における第１の不純物の濃度は、第１の非晶質半導体領域と第１の非晶質半導体層とが交互に配列される方向において一定であってもよい。そのため、半導体基板の第２の表面上にトンネル誘電体層及び第１の非晶質半導体層を形成した後、半導体基板の第２の表面を露出させることなく製造し得る構造を、ここで開示された実施の形態の光電変換素子は備えている。ここで開示された実施の形態の光電変換素子によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
（４）ここで開示された実施の形態の光電変換素子において、第１の非晶質半導体層は、トンネル誘電体層に直接接してもよい。第１の非晶質半導体層はトンネル誘電体層に直接接しているので、第１の非晶質半導体層と半導体基板との距離及び第１の非晶質半導体層内に設けられる第１の非晶質半導体領域と半導体基板との距離を小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体層が有する第１の導電型に対応するキャリアを、第１の非晶質半導体層によってより高い効率で収集することができる。半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上にトンネル誘電体層を備えるとともに、トンネル誘電体層に直接接する第１の非晶質半導体層を備えている。ここで開示された実施の形態の光電変換素子では、半導体基板の第２の表面と第１の非晶質半導体層との間にトンネル誘電体層が存在する。そのため、第１の導電型を有する第１の不純物を含む第１の非晶質半導体層を形成する際に半導体基板に第１の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。第１の非晶質半導体層の一部に第２の導電型を有する第２の不純物をドーピングして第１の非晶質半導体領域を形成する際に半導体基板に第２の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。このように、ここで開示された実施の形態の光電変換素子は、第１の非晶質半導体層中の第１の不純物と第１の非晶質半導体領域中の第２の不純物とが半導体基板にドーピングされることを確実に防ぐことができる構造を備えている。そのため、ここで開示された実施の形態の光電変換素子は、トンネル誘電体層を介した、半導体基板と第１の非晶質半導体層及び第１の非晶質半導体領域とのヘテロ接合構造を確実に保つことができる構造を備えている。ここで開示された実施の形態の光電変換素子によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
（５）ここで開示された実施の形態の光電変換素子は、第１の非晶質半導体層とトンネル誘電体層との間及び第１の非晶質半導体領域とトンネル誘電体層との間に、ｉ型を有する第２の非晶質半導体層をさらに備えてもよい。ｉ型を有する第２の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
（６）ここで開示された実施の形態の光電変換素子は、第２の非晶質半導体層内に設けられるとともに、第２の導電型を有する第２の非晶質半導体領域をさらに備えてもよい。第２の非晶質半導体領域は第２の不純物を含んでもよい。第２の非晶質半導体領域は第１の非晶質半導体領域に接してもよい。ここで開示された実施の形態の光電変換素子では、第１の非晶質半導体領域及び第２の非晶質半導体領域からなる第２の導電型を有する非晶質半導体領域と半導体基板との距離を小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域及び第２の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域及び第２の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上にトンネル誘電体層を、トンネル誘電体層上に第２の非晶質半導体層を、第２の非晶質半導体層内に第２の非晶質半導体領域を備えてもよい。そのため、第２の非晶質半導体層の一部に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域を形成する際に半導体基板に第２の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。このように、ここで開示された実施の形態の光電変換素子は、第２の非晶質半導体領域中の第２の不純物が半導体基板にドーピングされることを確実に防ぐことができる構造を備えている。そのため、ここで開示された実施の形態の光電変換素子は、第２の非晶質半導体層及びトンネル誘電体層を介した、半導体基板と第１の非晶質半導体層、第１の非晶質半導体領域及び第２の非晶質半導体領域とのヘテロ接合構造を確実に保つことができる構造を備えている。ここで開示された実施の形態の光電変換素子によれば、向上した特性及び信頼性を有する光電変換素子を提供することができる。
（７）ここで開示された実施の形態の光電変換素子において、トンネル誘電体層は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層は、光電変換素子のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体層及び第１の非晶質半導体領域にさらに効率的にトンネルさせることができる。ここで開示された実施の形態の光電変換素子によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアをさらに効率的に収集することができる。
（８）ここで開示された実施の形態の光電変換素子は、半導体基板の第２の表面上に設けられるとともに、第１の非晶質半導体層と電気的に接続される第１の電極と、半導体基板の第２の表面上に設けられるとともに、第１の非晶質半導体領域と電気的に接続される第２の電極とをさらに備えてもよい。第１の電極及び第２の電極は、光の入射面である半導体基板の第１の表面側に設けられていないので、光電変換素子に入射する光が第１の電極及び第２の電極によって遮られない。そのため、ここで開示された実施の形態の光電変換素子によれば、高い短絡電流ＪSCが得られ、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（９）ここで開示された実施の形態の光電変換素子は、半導体基板の第１の表面上に誘電体層をさらに備えてもよい。誘電体層が反射防止膜として機能するとき、誘電体層は、より多くの光を光電変換素子内に入射させることができる。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。誘電体層がパッシベーション膜として機能するとき、誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（１０）ここで開示された実施の形態の光電変換素子は、半導体基板の第１の表面上に、ｉ型を有する第３の非晶質半導体層をさらに備えてもよい。ｉ型を有する第３の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
（１１）ここで開示された実施の形態の光電変換素子は、半導体基板の第１の表面上に、半導体基板と同じ導電型を有する第４の非晶質半導体層をさらに備えてもよい。半導体基板と同じ導電型を有する第４の非晶質半導体層は、光電変換素子に光が入射することによって半導体基板内に発生したキャリアのうち半導体基板の第１の表面に近づくキャリアを、半導体基板の内部に押し戻すことができる。そのため、第４の非晶質半導体層は、このキャリアが半導体基板の第１の表面において再結合することを抑制することができる。その結果、ここで開示された実施の形態の光電変換素子によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とを向上させることができる。
（１２）ここで開示された実施の形態の光電変換素子において、半導体基板の第１の表面は、凹凸構造を含んでもよい。光の入射面である半導体基板の第１の表面上に凹凸構造を設けることによって、より多くの光が光電変換素子内に入射され得る。そのため、ここで開示された実施の形態の光電変換素子によれば、光エネルギーを電気エネルギーに変換する効率を向上させることができる。
（１３）ここで開示された実施の形態の光電変換素子の製造方法は、第１の表面と第１の表面と反対側の第２の表面とを有する半導体基板の第２の表面上に、第１の導電型を有する第１の非晶質半導体層を形成することを備える。第１の非晶質半導体層は第１の導電型を有する第１の不純物を含む。ここで開示された実施の形態の光電変換素子の製造方法は、第１の非晶質半導体層内に第２の導電型を有する第１の非晶質半導体領域を形成することをさらに備える。第１の非晶質半導体層内に第１の非晶質半導体領域を形成することは、第１の非晶質半導体層の一部に、第１の導電型と異なる第２の導電型を有する第２の不純物をドーピングすることを含む。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上したパッシベーション特性を有する光電変換素子を製造することができる。トンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体層及び第１の非晶質半導体領域にトンネルさせる。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを効率的に収集することができる光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体層を形成する前に、半導体基板の第２の表面はトンネル誘電体層によって覆われている。そのため、半導体基板の第２の表面上にトンネル誘電体層及び第１の非晶質半導体層を形成した後、半導体基板の第２の表面を露出させることなく、光電変換素子を製造することができる。半導体基板の第２の表面に汚染物質が付着したり、非晶質半導体層のエッチングにより半導体基板の第２の表面が荒れたりすることなく、光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（１４）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体領域は、第１の非晶質半導体層の全厚さにわたって存在してもよい。第１の非晶質半導体領域と半導体基板との距離を小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（１５）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体領域における第１の不純物の濃度は、第１の非晶質半導体領域と第１の非晶質半導体層とが交互に配列される方向において一定であってもよい。そのため、半導体基板の第２の表面上にトンネル誘電体層及び第１の非晶質半導体層を形成した後、半導体基板の第２の表面を露出させることなく、光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（１６）ここで開示された実施の形態の光電変換素子の製造方法において、トンネル誘電体層上に第１の非晶質半導体層を形成することは、トンネル誘電体層に直接接する第１の非晶質半導体層を形成することを含んでもよい。第１の非晶質半導体層はトンネル誘電体層に直接接しているので、第１の非晶質半導体層と半導体基板との距離及び第１の非晶質半導体層内に設けられる第１の非晶質半導体領域と半導体基板との距離を小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体層が有する第１の導電型に対応するキャリアを、第１の非晶質半導体層によってより高い効率で収集することができる。半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第２の表面上にトンネル誘電体層を形成することと、トンネル誘電体層に直接接する第１の非晶質半導体層を形成することとを備えている。ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体層を形成する前に、半導体基板の第２の表面はトンネル誘電体層によって覆われている。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の導電型を有する第１の不純物を含む第１の非晶質半導体層を形成する際に半導体基板に第１の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。第１の非晶質半導体層の一部に第２の導電型を有する第２の不純物をドーピングして第１の非晶質半導体領域を形成する際に半導体基板に第２の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。このように、ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の非晶質半導体層中の第１の不純物と第１の非晶質半導体領域中の第２の不純物とが半導体基板にドーピングされることを確実に防ぐことができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、トンネル誘電体層を介した、半導体基板と第１の非晶質半導体層及び第１の非晶質半導体領域とのヘテロ接合構造を確実に保つことができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（１７）ここで開示された実施の形態の光電変換素子の製造方法は、トンネル誘電体層上に第１の非晶質半導体層を形成する前に、トンネル誘電体層上に、ｉ型を有する第２の非晶質半導体層を形成することをさらに備えてもよい。ｉ型を有する第２の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第２の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
（１８）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層の一部に第２の不純物をイオン注入することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（１９）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層上に第２の不純物を含むドーパント含有膜を形成することと、ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部に移行させることとを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（２０）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層上に第２の不純物を含むドーパント含有膜を形成することは、第１の非晶質半導体層の一部上に第２の不純物を含むドーピングペーストを施すことであってもよい。ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部に移行させることは、ドーピングペーストを熱処理することを含んでもよい。すなわち、ここで開示された実施の形態の光電変換素子の製造方法では、第１の非晶質半導体層の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層の一部上に第２の不純物を含むドーピングペーストを施すことと、ドーピングペーストを熱処理することとを含んでもよい。ドーパント含有膜としてドーピングペーストを用いることによって、高いパターン精度で、第１の非晶質半導体層内に第１の非晶質半導体領域を形成することができる。ドーパント含有膜としてドーピングペーストを用いることによって、インクジェット、スクリーン印刷などによって第１の非晶質半導体層１７上にドーパント含有膜が形成され得る。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（２１）ここで開示された実施の形態の光電変換素子の製造方法において、ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部に移行させることは、ドーパント含有膜の一部にレーザ光を照射することを含んでもよい。すなわち、レーザドーピング法によって、第１の非晶質半導体層の一部に第２の不純物がドーピングされてもよい。レーザドーピング方法は、加熱炉を使用してドーパントを拡散する方法よりも、短時間でドーパントを拡散させることができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を安価かつ簡単な工程で製造することができる。
（２２）ここで開示された実施の形態の光電変換素子の製造方法は、第２の非晶質半導体層の一部に第２の不純物をドーピングして、第２の非晶質半導体層内に第２の非晶質半導体領域を形成することをさらに備えてもよい。第２の非晶質半導体領域は第２の不純物を含んでもよい。第２の非晶質半導体領域は第１の非晶質半導体領域に接してもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の非晶質半導体領域及び第２の非晶質半導体領域からなる第２の導電型を有する非晶質半導体領域と半導体基板との距離を小さくすることができる。そのため、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアのうち、第１の非晶質半導体領域及び第２の非晶質半導体領域が有する第２の導電型に対応するキャリアを、第１の非晶質半導体領域及び第２の非晶質半導体領域によってより高い効率で収集することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第２の表面上にトンネル誘電体層を形成することと、トンネル誘電体層上に第２の非晶質半導体層を形成することと、第２の非晶質半導体層の一部に第２の不純物をドーピングして、第２の非晶質半導体層内に第２の非晶質半導体領域を形成することとを備えてもよい。ここで開示された実施の形態の光電変換素子の製造方法では、第２の非晶質半導体層を形成する前に、半導体基板の第２の表面はトンネル誘電体層によって覆われている。そのため、第２の非晶質半導体層の一部に第２の導電型を有する第２の不純物をドーピングして第２の非晶質半導体領域を形成する際に半導体基板に第２の不純物がドーピングされることを、トンネル誘電体層は確実に防ぐことができる。このように、ここで開示された実施の形態の光電変換素子の製造方法によれば、第２の非晶質半導体領域中の第２の不純物が半導体基板にドーピングされることを確実に防ぐことができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、第２の非晶質半導体層及びトンネル誘電体層を介した、半導体基板と第１の非晶質半導体層、第１の非晶質半導体領域及び第２の非晶質半導体領域とのヘテロ接合構造を確実に保つことができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を製造することができる。
（２３）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をイオン注入することを含んでもよい。第２の不純物のイオンビームを照射するという一つの工程で、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をドーピングすることができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（２４）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をドーピングすることは、第１の非晶質半導体層上に第２の不純物を含むドーパント含有膜を形成することと、ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に移行させることとを含んでもよい。そのため、ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に移行させるという一つの工程で、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をドーピングすることができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（２５）ここで開示された実施の形態の光電変換素子の製造方法において、第１の非晶質半導体層上に第２の不純物を含むドーパント含有膜を形成することは、第１の非晶質半導体層の一部上に第２の不純物を含むドーピングペーストを施すことであってもよい。ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に移行させることは、ドーピングペーストを熱処理することを含んでもよい。そのため、ドーパント含有膜（ドーピングペースト）を熱処理するという一つの工程で、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をドーピングすることができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（２６）ここで開示された実施の形態の光電変換素子の製造方法において、ドーパント含有膜に含まれる第２の不純物を第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に移行させることは、ドーパント含有膜の一部にレーザ光を照射することを含んでもよい。そのため、ドーパント含有膜の一部にレーザ光を照射するという一つの工程で、第１の非晶質半導体層の一部及び第２の非晶質半導体層の一部に第２の不純物をドーピングすることができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、向上した特性及び信頼性を有する光電変換素子を簡単な工程で製造することができる。
（２７）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板の第２の表面上にトンネル誘電体層を形成することは、半導体基板の第２の表面をオゾン水または過酸化水素水に浸漬することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第２の表面をオゾン水または過酸化水素水に浸漬するという簡単な工程によって、トンネル誘電体層を早く形成することができる。
（２８）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板の第２の表面上にトンネル誘電体層を形成することは、半導体基板の第２の表面を熱酸化することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第２の表面を熱酸化するという簡単な工程によって、トンネル誘電体層を形成することができる。
（２９）ここで開示された実施の形態の光電変換素子の製造方法において、半導体基板の第２の表面上にトンネル誘電体層を形成することは、半導体基板の第２の表面上にトンネル誘電体層を堆積することを含んでもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第２の表面上にトンネル誘電体層を堆積するという簡単な工程によって、トンネル誘電体層を形成することができる。
（３０）ここで開示された実施の形態の光電変換素子の製造方法において、トンネル誘電体層は０．２ｎｍ以上５．０ｎｍ以下の厚さを有してもよい。０．２ｎｍ以上の厚さを有するトンネル誘電体層は、光電変換素子のパッシベーション特性をさらに向上させることができる。５．０ｎｍ以下の厚さを有するトンネル誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアを、第１の非晶質半導体層及び第１の非晶質半導体領域にさらに効率的にトンネルさせることができる。ここで開示された実施の形態の光電変換素子の製造方法によれば、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアをさらに効率的に収集することができる光電変換素子を製造することができる。
（３１）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第２の表面上に、第１の非晶質半導体層と電気的に接続される第１の電極を形成することと、半導体基板の第２の表面上に、第１の非晶質半導体領域と電気的に接続される第２の電極を形成することとをさらに備えてもよい。ここで開示された実施の形態の光電変換素子の製造方法によれば、第１の電極及び第２の電極が光の入射面である半導体基板の第１の表面側に設けられていない光電変換素子を製造することができる。そのため、光電変換素子に入射する光が第１の電極及び第２の電極によって遮られない。ここで開示された実施の形態の光電変換素子の製造方法によれば、高い短絡電流ＪSCを有するとともに、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（３２）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面上に誘電体層を形成することをさらに備えてもよい。誘電体層が反射防止膜として機能するとき、誘電体層は、より多くの光を光電変換素子内に入射させることができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。誘電体層がパッシベーション膜として機能するとき、誘電体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
（３３）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面上に、ｉ型を有する第３の非晶質半導体層を形成することをさらに備えてもよい。ｉ型を有する第３の非晶質半導体層は、半導体基板の第１の表面側から入射する光によって半導体基板内に生成されたキャリアが半導体基板の第１の表面において再結合することを抑制することができる。そのため、ここで開示された実施の形態の光電変換素子の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
（３４）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面上に、半導体基板と同じ導電型を有する第４の非晶質半導体層を形成することをさらに備えてもよい。半導体基板と同じ導電型を有する第４の非晶質半導体層は、光電変換素子に光が入射することによって半導体基板内に発生したキャリアのうち半導体基板の第１の表面に近づくキャリアを、半導体基板の内部に押し戻すことができる。そのため、第４の非晶質半導体層は、このキャリアが半導体基板の第１の表面において再結合することを抑制することができる。その結果、ここで開示された実施の形態の光電変換素子の製造方法によれば、パッシベーション特性と光エネルギーを電気エネルギーに変換する効率とが向上された光電変換素子を製造することができる。
（３５）ここで開示された実施の形態の光電変換素子の製造方法は、半導体基板の第１の表面に、凹凸構造を形成することをさらに備えてもよい。光の入射面である半導体基板の第１の表面に凹凸構造を形成することによって、より多くの光が光電変換素子内に入射され得る。そのため、ここで開示された実施の形態の光電変換素子の光電変換素子の製造方法によれば、光エネルギーを電気エネルギーに変換する効率が向上された光電変換素子を製造することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，４，７ 光電変換素子、１１ 半導体基板、１１ａ 第１の表面、１１ｂ 第２の表面、１１ｃ 第１の側面、１１ｄ 第２の側面、１２ 第３の非晶質半導体層、１３ 第４の非晶質半導体層、１４ 誘電体層、１５ 第２の非晶質半導体層、１６ 第１の非晶質半導体領域、１７ 第１の非晶質半導体層、１８ 第２の電極、１９ 第１の電極、２０ トンネル誘電体層、２１ イオンビーム、２２ マスク、２６ ドーパント含有膜、２７ レーザ光、４６ 第２の非晶質半導体領域。

Claims (6)

  1. 第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板と、
    前記第２の表面上に設けられたトンネル誘電体層と、
    前記トンネル誘電体層上に設けられるとともに、第１の導電型を有する第１の非晶質半導体層と、
    前記トンネル誘電体層上に設けられるとともに、前記第１の導電型と異なる第２の導電型を有する第１の非晶質半導体領域とを備え、
    前記第１の非晶質半導体層は前記第１の導電型を有する第１の不純物を含み、
    前記第１の非晶質半導体領域は前記第１の不純物と前記第２の導電型を有する第２の不純物とを含み、
    前記第１の非晶質半導体層及び前記第１の非晶質半導体領域は、連続して延在する１つの層を構成し、
    前記第１の非晶質半導体層と前記トンネル誘電体層との間及び前記第１の非晶質半導体領域と前記トンネル誘電体層との間に、ｉ型を有する第２の非晶質半導体層をさらに備え、
    前記第２の非晶質半導体層内に設けられるとともに、前記第２の導電型を有する第２の非晶質半導体領域をさらに備え、
    前記第２の非晶質半導体領域は前記第２の不純物を含み、前記第１の不純物の濃度が前記第１の非晶質半導体領域の前記第１の不純物の濃度よりも低い１×１０１５個／ｃｍ３未満であり、
    前記第２の非晶質半導体領域は前記第１の非晶質半導体領域および前記トンネル誘電体層に接する、光電変換素子。
  2. 前記第２の非晶質半導体領域の厚さは、前記第１の非晶質半導体領域の厚さより薄い、請求項１に記載の光電変換素子。
  3. 前記半導体基板の前記第２の表面上に設けられるとともに、前記第１の非晶質半導体層と電気的に接続される第１の電極と、
    前記半導体基板の前記第２の表面上に設けられるとともに、前記第１の非晶質半導体領域と電気的に接続される第２の電極とをさらに備える、請求項１もしくは請求項２に記載の光電変換素子。
  4. 前記半導体基板の前記第１の表面上に誘電体層をさらに備える、請求項１から請求項３のいずれか１項に記載の光電変換素子。
  5. 第１の表面と前記第１の表面と反対側の第２の表面とを有する半導体基板の前記第２の表面上にトンネル誘電体層を形成することと、
    前記トンネル誘電体層上に、ｉ型を有する第２の非晶質半導体層を形成することと、
    前記第２の非晶質半導体層上に、第１の導電型を有する第１の非晶質半導体層を形成することとを備え、前記第１の非晶質半導体層は前記第１の導電型を有する第１の不純物を含み、
    前記第１の非晶質半導体層内に前記第２の導電型を有する第１の非晶質半導体領域と前記第２の非晶質半導体層内に第２の導電型を有し、前記第１の非晶質半導体領域に接する第２の非晶質半導体領域を形成することを備え、
    前記第１の非晶質半導体層内に前記第１の非晶質半導体領域を形成することは、前記第１の非晶質半導体層の一部に、前記第１の導電型と異なる前記第２の導電型を有する第２の不純物をドーピングすることを含む、光電変換素子の製造方法。
  6. 前記第２の非晶質半導体層の厚さは、前記第１の非晶質半導体層の厚さより薄く形成する、請求項５に記載の光電変換素子の製造方法。
JP2015185470A 2015-09-18 2015-09-18 光電変換素子及びその製造方法 Active JP6624864B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015185470A JP6624864B2 (ja) 2015-09-18 2015-09-18 光電変換素子及びその製造方法
PCT/JP2016/073872 WO2017047311A1 (ja) 2015-09-18 2016-08-16 光電変換素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015185470A JP6624864B2 (ja) 2015-09-18 2015-09-18 光電変換素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017059764A JP2017059764A (ja) 2017-03-23
JP6624864B2 true JP6624864B2 (ja) 2019-12-25

Family

ID=58391771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015185470A Active JP6624864B2 (ja) 2015-09-18 2015-09-18 光電変換素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP6624864B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412895B2 (en) * 2012-04-04 2016-08-09 Samsung Sdi Co., Ltd. Method of manufacturing photoelectric device
WO2015060437A1 (ja) * 2013-10-25 2015-04-30 シャープ株式会社 光電変換素子、光電変換モジュール、並びに、太陽光発電システム
US20150179834A1 (en) * 2013-12-20 2015-06-25 Mukul Agrawal Barrier-less metal seed stack and contact
KR101620431B1 (ko) * 2014-01-29 2016-05-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP2015144149A (ja) * 2014-01-31 2015-08-06 シャープ株式会社 光電変換装置および光電変換装置の製造方法

Also Published As

Publication number Publication date
JP2017059764A (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6046661B2 (ja) 太陽電池、その製造方法及び太陽電池の不純物部形成方法
US8603851B2 (en) Solar cell and method of manufacturing the same by simultaneously forming first and second doping regions
JP6178400B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
KR101181820B1 (ko) 태양 전지의 제조 방법
US8664015B2 (en) Method of manufacturing photoelectric device
US9871156B2 (en) Solar cell and method of manufacturing the same
EP2538447B1 (en) Solar cell and method for manufacturing the same
US20120180860A1 (en) Solar cell and method for manufacturing the same
EP2448002B1 (en) Passivation layer structure of semconductor device and method for forming the same
WO2015114922A1 (ja) 光電変換装置および光電変換装置の製造方法
EP3340317B1 (en) High photoelectric conversion efficiency solar-cell and manufacturing method for high photoelectric conversion efficiency solar-cell
JP2007019259A (ja) 太陽電池およびその製造方法
JP2928433B2 (ja) 光電変換素子の製造方法
JP6114171B2 (ja) 太陽電池の製造方法
KR101348848B1 (ko) 후면전극형 태양전지의 제조방법
JP6624864B2 (ja) 光電変換素子及びその製造方法
EP2597685A2 (en) Photovoltaic device and method of manufacturing the same
KR20190073362A (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조방법
JP6639169B2 (ja) 光電変換素子及びその製造方法
KR20190079622A (ko) 고광전변환효율 태양전지 및 고광전변환효율 태양전지의 제조 방법
WO2017047310A1 (ja) 光電変換素子及びその製造方法
WO2017047311A1 (ja) 光電変換素子及びその製造方法
JP2017059763A (ja) 光電変換素子及びその製造方法
KR20190041989A (ko) 태양 전지 제조 방법 및 태양 전지
JP6114170B2 (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191126

R150 Certificate of patent or registration of utility model

Ref document number: 6624864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150