KR102118455B1 - 표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판 - Google Patents

표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판 Download PDF

Info

Publication number
KR102118455B1
KR102118455B1 KR1020187002721A KR20187002721A KR102118455B1 KR 102118455 B1 KR102118455 B1 KR 102118455B1 KR 1020187002721 A KR1020187002721 A KR 1020187002721A KR 20187002721 A KR20187002721 A KR 20187002721A KR 102118455 B1 KR102118455 B1 KR 102118455B1
Authority
KR
South Korea
Prior art keywords
copper foil
interface
resin substrate
resin
treated copper
Prior art date
Application number
KR1020187002721A
Other languages
English (en)
Other versions
KR20180039633A (ko
Inventor
아키라 사토
타케오 우노
사토루 자마
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20180039633A publication Critical patent/KR20180039633A/ko
Application granted granted Critical
Publication of KR102118455B1 publication Critical patent/KR102118455B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/04Treatment by energy or chemical effects using liquids, gas or steam
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은, 고주파화 대응 정보통신 기기의 고성능ㆍ고기능화에 대응할 수 있는 동 클래드 적층판 또는 프린트 배선판에 이용하는 데에 적합한 표면 처리 동박 등을 제공한다. 본 발명의 표면 처리 동박(M)은, 유전율이 2.6∼4.0인 제1 수지 기재(B1)와의 적층 접착에 의해 동 클래드 적층판을 형성하는 데에 이용되는 표면 처리 동박으로서, 제1 수지 기재(B1)와의 접합면에, 하기에 나타내는 조건 1을 만족하는 바와 같은 표면 처리층을 갖는다.  
                기
조건 1: 에칭에 의해 상기 동 클래드 적층판으로부터 동박 부분을 모두 용해시켜 얻어진 제1 수지 기재(B1)의 표면에, 제2 수지 기재(B2)를 적층 접착시켰을 때에, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 계면 높이(H)가 0.15∼0.85㎛이고, 접착 계면(S)에 존재하는 요철의 수가, 2.54㎛ 폭당 11∼30개인 것.

Description

표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판{SURFACE-TREATED COPPER FOIL AND COPPER-CLAD LAMINATE OR PRINTED CIRCUIT BOARD PRODUCED USING SAME}
본 발명은, 예를 들면 무선 레이더, 고속 연산기, 휴대 기기 등의 고주파 기판, 특히 서버 등에 이용하는 데에 적합한 표면 처리 동박 및, 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판에 관한 것이다.
최근, 컴퓨터나 정보통신 기기가 고성능ㆍ고기능화하고, 또한 네트워크화의 진전에 수반하여, 대용량의 정보를 고속으로 전달 처리하기 위해 신호는 점점 고주파화되는 경향이 있다. 그러한 정보통신 기기에는, 동 클래드 적층판이 사용되고 있다. 동 클래드 적층판은, 절연 기판(수지 기판)과 동박을 가열하고, 가압하여 제작한다.
일반적으로 고주파 대응의 동 클래드 적층판을 구성하는 절연 기판에는, 유전 특성이 우수한 수지를 이용하지 않으면 안 되지만, 비유전율이나 유전 정접(誘電正接)이 낮은 수지는, 동박과의 접착에 기여하는 극성이 높은 관능기가 적어, 동박과의 접착 특성은 저하하는 경향이 있다.
또한, 고주파 대응 동 클래드 적층판용의 도전층이 되는 동박에는, 가능한 한 표면 거칠기를 작게 하는 것이 요망되고 있다. 이러한 동박의 로우 프로파일화가 요구되고 있는 것은, 고주파가 됨에 따라, 동박의 표면 부분에 전류가 집중하여 흐르게 되기 때문으로, 동박의 표면 거칠기가 커질 수록, 전송 손실이 커지는 경향이 있기 때문이다.
동 클래드 적층판을 구성하는 동박의 절연 기판에 대한 밀착성을 개선하기 위해, 동박 기체 상에, 조화(粗化) 입자의 전석(電析)에 의해 형성한 조면화층(粗面化層)을 형성하고, 물리적인 효과(앵커 효과)에 의해 밀착력을 향상시키는 것이 일반적이다. 고저차(표면 거칠기)를 크게 하면, 밀착력은 향상하지만, 전송 손실은, 상기의 이유에 의해 증가해 버림에도 불구하고, 실상에서는, 동박 기체(基體) 상에 형성한 조면화층의 조화 입자에 의해 밀착력을 확보하는 것을 우선하여, 조면화에 의한 어느 정도의 전송 손실의 저하에 대해서는 용인되어 왔다. 그러나 최근에는, 대응 주파수가 20㎓ 이상인 차세대의 고주파 회로 기판의 개발이 진행되고 있고, 이러한 기판에서는, 종래 이상으로 전송 손실의 저감을 도모하는 것이 요망되고 있다.
일반적으로, 전송 손실을 저감시키기 위해서는, 예를 들면 조면화층의 미세 표면 요철의 고저차(표면 거칠기)를 작게 한 표면 처리 동박, 또는 조면화 처리를 행하지 않은 무(無)조화의 평활 동박을 이용하는 것이 바람직하고, 또한, 이와 같은 표면 거칠기가 작은 동박의 밀착성을 확보하기 위해서는, 동박과 절연 기판의 사이에, 화학 결합을 형성하는 실란 커플링제층을 형성하는 것이 바람직하다.
상기 동박을 이용하여 고주파 회로 기판을 제조하는 경우, 전술한 밀착성 및 전송 특성에 더하여, 최근에는, 추가로 리플로우 내열성에 대해서도 고려하는 것이 필요해지고 있다.
여기에서, 「리플로우 내열성」이란, 고주파 회로 기판을 제조할 때에 행해지는 땜납 리플로우 공정에 있어서의 내열성이다. 땜납 리플로우 공정이란, 회로 기판의 배선과 전자 부품의 접점에 페이스트 형상의 땜납을 부착시킨 상태에서, 리플로우로(爐)를 통하여 가열하고, 납땜하는 방법이다. 최근, 환경 부하 경감의 관점에서, 회로 기판의 전기 접합부에 이용되는 땜납의 납(Pb) 프리화가 진행되고 있다. Pb프리 땜납은, 종래의 땜납보다도 융점이 높고, 땜납 리플로우 공정에 적용한 경우, 예를 들면 260℃ 정도의 고온에 회로 기판이 노출되기 때문에, 종래의 땜납을 이용한 경우에 비해, 높은 레벨의 리플로우 내열성을 구비하는 것이 필요해진다. 그래서, 특히, 이러한 용도에 사용되는 동박에 대해서는, 절연 기판과의 충분한 밀착성을 확보하면서, 이 동박을 이용하여 제조되는 회로 기판(프린트 배선판)의 리플로우 내열성과 전송 특성을 높은 레벨로 양립시키는 것이 새로운 과제가 된다.
본 출원인은, 예를 들면 특허문헌 1에 있어서, 수산화 칼륨 용액을 이용하여 열가소성 수지 필름 표면에 미세한 요철을 형성한 후에, 무전해 구리 도금과 전해 구리 도금을 순서대로 행하여, 열가소성 수지 필름의 표면 형상에 기인한 미세한 요철을 갖는 동층을 형성하여, 회로 기판인 금속 클래드 적층체를 제작하는 방법을 제안하고, 전송 특성과 밀착성이 우수한 것을 개시했다. 그러나, 본 출원인이, 특허문헌 1에 기재된 발명에 대해서, 그 후 추가로 검토를 거듭한 결과, 리플로우 내열성에 대해서는 충분히 얻어지지 않는 경우가 있어, 개선의 여지가 있는 것을 알았다.
특허문헌 2에 있어서는, 표면 거칠기(Rzjis)가 1.0㎛ 미만의 표면을 조화 처리하고, 조화 처리 후의 표면적을 제어한 표면 처리 동박이 개시되어 있다. 이와 같은 동박을, 고주파용 회로 기판에 적용한 경우, 양호한 전송 특성은 나타내지만, 표면의 프로파일이 낮기 때문에, 현재의 하이엔드한 서버 용도 등과 같이 높은 수준의 리플로우 내열성이 요구되는 바와 같은 용도에서는, 특성을 충족시키지 않는 것을 알았다.
또한, 특허문헌 3에는, 구리-코발트-니켈 합금 도금을 이용한 조화 처리에 의해, 조화 입자를 형성한 동 클래드 적층판용 표면 처리 동박이 개시되어 있다. 이와 같은 동박을, 고주파용 회로 기판에 적용한 경우, 동박과 수지의 접촉 면적이 증가하기 때문에, 양호한 밀착성은 확보할 수 있기는 하지만, 동박의 표면적이 지나치게 커지기 때문에, 전송 특성이 뒤떨어지는 것이 예상되고, 또한, 리플로우 내열성에 대해서는 하등 고려되고 있지 않다.
일본공개특허공보 2013-158935호 일본특허공보 제5129642호 일본공개특허공보 2013-147688호
본 발명의 목적은, 고주파화되는 정보통신 기기의 고성능ㆍ고기능화에 대응할 수 있는 동 클래드 적층판 또는 프린트 배선판에 이용하는 데에 적합한 표면 처리 동박으로서, 이 표면 처리 동박을 이용하여 제조한 동 클래드 적층판 또는 프린트 배선판에 있어서, 표면 처리 동박과, 비유전율이나 유전 정접이 낮은 유전 특성이 우수한 수지 기재와의 충분한 밀착성을 확보하면서, 리플로우 내열성 및 전송 특성을 높은 레벨로 만족시킬 수 있는 표면 처리 동박 및, 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판을 제공하는 것에 있다.
본 발명자들은 예의 연구를 거듭한 결과, 일정한 유전율을 갖는 수지 기재와의 적층 접착에 의해 동 클래드 적층판을 형성하는 데에 이용되는 표면 처리 동박의, 수지 기재와의 접합면에, 소정의 조건을 만족하도록 적정하게 제어된 조면화층을 가짐으로써, 표면 처리 동박과 수지 기재와의 충분한 밀착성을 확보하면서, 리플로우 내열성 및 고주파 특성이 우수한 동 클래드 적층판 또는 프린트 배선판을 제조할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 유전율이 2.6∼4.0인 제1 수지 기재와의 적층 접착에 의해 동 클래드 적층판을 형성하는 데에 이용되는 표면 처리 동박으로서, 상기 제1 수지 기재와의 접합면에, 하기에 나타내는 조건 1을 만족하는 바와 같은 표면 처리층을 갖는 것을 특징으로 하는 표면 처리 동박.
                기
조건 1: 에칭에 의해 상기 동 클래드 적층판으로부터 동박 부분을 모두 용해시켜 얻어진 상기 제1 수지 기재의 표면에, 제2 수지 기재를 적층 접착시켰을 때에, 상기 제1 수지 기재와 상기 제2 수지 기재의 접착 계면의 계면 높이가 0.15∼0.85㎛이고, 상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 11∼30개일 것.
(2) 상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 15∼25개인 상기 (1)에 기재된 표면 처리 동박.
(3) 상기 접착 계면의 계면 높이가 0.18∼0.50㎛인 상기 (1) 또는 (2)에 기재된 표면 처리 동박.
(4) 상기 접착 계면의 계면 높이가 0.20∼0.25㎛인 상기 (3)에 기재된 표면 처리 동박.
(5) 상기 제1 수지 기재는, 유전율이 3.0∼3.9인 상기 (1)∼(4) 중 어느 1항에 기재된 표면 처리 동박.
(6) 상기 접착 계면에 존재하는 계면 경사각(θ)이 15°∼85°인 상기 (1)∼(5) 중 어느 1항에 기재된 표면 처리 동박.
(7) 상기 접착 계면에 존재하는 계면 경사각(θ)이 20°∼70°인 상기 (6)에 기재된 표면 처리 동박.
(8) 상기 (1)∼(7) 중 어느 1항에 기재된 표면 처리 동박과 상기 제1 수지 기재를, 상기 표면 처리 동박의 상기 접합면이 상기 제1 수지 기재에 마주보도록 적층 접착하여 형성하여 이루어지는 동 클래드 적층판.
(9) 상기 (1)∼(7) 중 어느 1항에 기재된 표면 처리 동박을 이용한 프린트 배선판.
(10) 유전율이 2.6∼4.0인 제1 수지 기재와, 제2 수지 기재를 적층 접착하여 이루어지는 수지 적층체를 1 또는 2 이상 갖는 프린트 배선판에 있어서, 상기 제1 수지 기재와 상기 제2 수지 기재의 접착 계면의 계면 높이가 0.15∼0.85㎛이고, 상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 11∼30개인 것을 특징으로 하는 프린트 배선판.
(11) 상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 15∼25개인 상기 (10)에 기재된 프린트 배선판.
(12) 상기 접착 계면의 계면 높이가 0.18∼0.50㎛인 상기 (10) 또는 (11)에 기재된 프린트 배선판.
(13) 상기 접착 계면의 계면 높이가 0.20∼0.25㎛인 상기 (12)에 기재된 프린트 배선판.
(14) 상기 제1 수지 기재는, 유전율이 3.0∼3.9인 상기 (10)∼(13) 중 어느 1항에 기재된 프린트 배선판.
(15) 상기 접착 계면에 존재하는 계면 경사각(θ)이 15°∼85°인 상기 (10)∼(14) 중 어느 1항에 기재된 프린트 배선판.
(16) 상기 접착 계면에 존재하는 계면 경사각(θ)이 20°∼70°인 상기 (15)에 기재된 프린트 배선판.
본 발명에 의하면, 대용량의 정보를 고속으로 전달 처리하는 고주파화 대응 정보통신 기기의 고성능ㆍ고기능화에 대응할 수 있는 동 클래드 적층판 또는 프린트 배선판에 이용하는 데에 적합한 표면 처리 동박으로서, 이 표면 처리 동박을 이용하여 제조한 동 클래드 적층판 또는 프린트 배선판에 있어서, 표면 처리 동박과, 비유전율이나 유전 정접이 낮은 유전 특성이 우수한 수지 기재와의 충분한 밀착성을 확보하면서, 리플로우 내열성 및 전송 특성을 높은 레벨로 만족시킬 수 있는 표면 처리 동박 및, 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판을 제공할 수 있다.
도 1(a) 및 도 1(b)는 동 클래드 적층판(P)으로부터 동박 부분(M1)을 용해하여 얻어진 제1 수지 기재(수지 코어층)(B1)와, 제2 수지 기재(프리프레그층)(B2)를 적층 접착시켰을 때의, 수지 코어층(B1)과 프리프레그층(B2)의 접착 계면(S)을 주사형 전자현미경(SEM)으로 관찰했을 때의 개념도로서, 도 1(a)가 저배율(예를 들면 10000배)로 상기 접착 계면을 관찰한 경우, 도 1(b)가 고배율(예를 들면 50000배)로 상기 접착 계면을 관찰한 경우를 나타낸다.
도 2는 도 1(b)에 나타내는 수지 코어층(B1)과 프리프레그층(B2)의 접착 계면(S)의 요철의 수를 측정하는 방법을 설명하기 위한 개념도이다.
도 3(a)∼도 3(c)는 리플로우 내열 시험에 의해 수지 기재(B1, B2) 중의 성분이 휘발하여 발생하는 가스가 수지 코어층(B1)과 프리프레그층(B2)의 접착 계면(S)의 공극(C)에 고임으로써 발생하는 가스의 팽창력(F1)이, 상기 접착 계면(S)에 작용했을 때의 시간 경과적인 변화를 개념적으로 설명하기 위한 도면으로서, 상기 가스의 팽창력(F1)에 기인하여 발생하는 상기 접착 계면(S)과 평행 방향으로 발생하는 전단력(F2)이, 상기 접착 계면(S)에서 전단력(F2)과는 역방향으로 발생하는 마찰력(F3)보다도 작은 경우를 나타낸다.
도 4(a)∼도 4(c)는 리플로우 내열 시험에 의해 수지 기재(B1, B2) 중의 성분이 휘발하여 발생하는 가스가 수지 코어층(B1)과 프리프레그층(B2)의 접착 계면(S)의 공극(C)에 고임으로써 발생하는 가스의 팽창력(F1)이, 상기 접착 계면(S)에 작용했을 때의 시간 경과적인 변화를 개념적으로 설명하기 위한 도면으로서, 상기 가스의 팽창력(F1)에 기인하여 발생하고, 상기 접착 계면(S)과 평행 방향으로 발생하는 전단력(F2)이, 상기 접착 계면(S)에서 전단력(F2)과는 역방향으로 발생하는 마찰력(F3)보다도 큰 경우를 나타낸다.
도 5(a)∼도 5(d)는 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 계면 높이(H)를 측정하기 위한 시험편(다층판)(T1)의 제작 방법을 설명하기 위한 도면이다.
도 6(a)∼도 6(d)는 리플로우 내열 시험의 시험편(T2)의 제작 방법을 설명하기 위한 도면이다.
도 7은 표 2에 나타내는 실시예 1∼20 및 비교예 1∼17에 대해서, 제1 수지 기재와 제2 수지 기재의 접착 계면의 계면 높이(H)를 가로축으로 하고, 접착 계면에 존재하는 요철의 수를 세로축으로서 플롯했을 때의 도면이다.
도 8(a), 도 8(b)는 접착 계면에 존재하는 계면 경사각(θ)의 측정예로서, 도 8(a)는 계면 경사각(θ1)이 본 발명의 적정 범위 내(70°)인 경우, 도 8(b)는 계면 경사각(θ2)이 본 발명의 적정 범위 외(100°)인 경우를 나타낸다.
(발명을 실시하기 위한 형태)
이하, 본 발명에 따른 표면 처리 동박의 실시 형태를, 도면을 참조하면서 설명한다.
도 1은, 다층판(T1)에 있어서의, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)을 개념적으로 나타낸 것이다. 다층판(T1)은, 제1 수지 기재(B1)와 본 발명의 표면 처리 동박을 적층하여 동 클래드 적층판을 형성하고, 에칭에 의해 상기 동 클래드 적층판으로부터 동박 부분을 모두 용해시켜 얻어진 제1 수지 기재(수지 코어층)(B1)와, 제2 수지 기재(프리프레그층)(B2)를 적층 접착시킨 것이다. 본 발명의 표면 처리 동박은, 전해 동박 및 압연 동박 중 어느 것이라도 좋다. 또한, 상기 다층판(T1)은, 리플로우 내열 시험용의 다층판으로서, 실제의 회로 기판에 있어서는, 동박이 용해한 부분과, 동박이 용해하지 않는 부분이 존재하고, 회로 패턴이 형성되어 있다.
일반적으로 리플로우 시험은, 2매 이상의 수지 기재(B1, B2)를 적층하여 시험편(T1)을 제작하고, 가열하여 계면 박리가 발생하지 않는지의 평가를 행한다. 이때, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에는, 프레스시에 발생한 결함 등이 근원인 미세한 공극(C)이 존재한다(이후, 이와 같은 공극을 「균열」이라고 칭함). 시험편을 리플로우 온도역(예: 260℃)까지 가열하면, 제1 수지 기재(B1)나 제2 수지 기재(B2) 중의 저분자량의 성분이 가스로서 휘발한다. 도 3(a) 및 도 4(a)와 같이 휘발한 가스는, 균열(C)로 모여서 팽창력(F1)을 발생시키고, 균열(C)을 전파시키는(균열(C)을 확장하는) 전단력(F2)을 발생시킨다. 또한, 균열(C)의 전파는, 접착 계면(S)을 전단시키는 방향으로 힘이 작용하는 점에서, 전단에 의한 제1 수지 기재(B1)와 제2 수지 기재(B2)의 어긋남을 막는 것과 같은 마찰력(정지 마찰력)(F3)이, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 발생하고, 균열(C)의 전파를 억제하려고 한다. 여기에서, 상기 접착 계면(S)의 공극(C)에 모이는 가스의 팽창력(F1)에 기인하여 상기 접착 계면(S)에서 발생하는 전단력(F2)에 의한 전단 에너지를 Es로 하고, 상기 접착 계면(S)에서 발생하는 마찰력(F3)에 의한 마찰 에너지를 Ef로 할 때, 다음의 (1)식의 관계가 성립되는 경우에, 도 3(a)∼도 3(c)에 나타내는 바와 같이, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에서의 균열(C)의 전파가 방지되어, 양 수지 기재(B1, B2) 간에 형성되는 계면에서의 박리가 억제되는 것을 본 발명자들은 발견했다.
상기 전단 에너지 Es<상기 마찰 에너지 Ef …(1)
여기에서, 「전단력(F2)」은, 상기 수지 기재(B1, B2)로부터 발생하는 가스의 팽창력에 기인하는 힘으로, 접착 계면(S)과 평행 방향으로 작용하여, 균열(C)을 전파시키려는 힘이고, 「전단 에너지 Es」는, 전단력(F2)에, 전단력(F2)이 작용한 거리를 곱한 워크량(에너지량)이고, 「마찰력(F3)」은, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 있어서, 전단력(F2)과는 역방향으로 작용하여 균열(C)의 전파를 억제하는 힘이고, 「마찰 에너지 Ef」는, 전단력(F2)이 작용하는, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 거리에, 마찰력(F3)을 곱한 워크량(에너지량)이다(도 3(a) 참조).
한편, 상기 접착 계면(S)에 있어서의, 상기 전단 에너지 Es가 상기 마찰 에너지 Ef보다도 커지는 경우에는, 도 4(a)∼도 4(c)에 나타내는 바와 같이, 접착 계면(S)에 있어서의, 마찰력(F3)이 전단력(F2)보다도 작기 때문에, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)이 어긋나 균열(C)이 전파되어 가고, 최종적으로는 계면 박리가 발생하게 된다.
본 발명자들은 예의 연구를 행한 결과, 도 3 및 도 4에 나타내는 바와 같이, 가스에 의한 균열(C)의 전파를 억제하는 주요한 인자가, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에서 발생하는 마찰력(F3)(또는 마찰 에너지 Ef)이고, 특히 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 계면 높이(H)의 기여가 큰 것을 발견했다. 즉, 계면 높이(H)가 높은 경우, 전단력이 작용하는 수지 기재-수지 기재 간에 형성되는 계면의 거리(면적)가 증가함으로써 마찰 에너지가 증가하고, 결과적으로 가열에 의한 가스 발생시에 균열의 전파를 억제할 수 있다. 또한 계면 높이(H)가 높아지는 바와 같은 동박은, 앵커 효과가 높은 점에서, 수지와 동박을 밀착시킨 경우에도 높은 밀착성을 나타내는 경향이 있다.
제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 계면 높이(H)를 0.15∼0.85㎛로 함으로써 필요한 특성이 얻어지고, 바람직하게는 계면 높이(H)를 0.18∼0.50㎛의 범위로 한다. 계면 높이(H)를 상기의 범위로 함으로써, 리플로우 내열성과 전송 특성을 높은 수준으로 양립시킬 수 있다. 계면 높이(H)가 0.15㎛ 미만인 경우는 리플로우 내열성이 저하한다. 이것은, 리플로우 시험 때에 수지 기재(B1, B2) 중의 저분자량의 성분이 가스화했을 때에, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에서의 마찰 에너지 Ef가 작기 때문에, 가스의 팽창력(F1)에 기인한 전단력(F2)을 견디지 못하고 박리하기 때문이다. 한편, 계면 높이(H)가 0.85㎛보다 큰 경우는, 에칭 전의 동박의 표면 프로파일이 지나치게 높아지기 때문에, 전송 손실이 커진다. 또한, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 대해서 상세하게 조사한 결과, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 형상은, 표면 처리 동박의 조면화층의 완전한 레플리카로는 되지 않는 것을 확인했다. 이유로서는, 동박의 조화 입자의 근원이나, 조화 입자끼리가 접한 개소의 극간에는 충분히 수지를 충전할 수 없는 경우가 있기 때문이다. 그 때문에, 충분한 리플로우 내열성을 확보하려면, 상기와 같은 계면 높이(H)가 얻어지는 바와 같은 동박이 필수이다. 특히, 계면 높이(H)를 0.20∼0.25㎛의 범위로 하는 것이, 리플로우 내열성과 전송 특성을 한층 더 높은 수준으로 양립시킬 수 있는 점에서 보다 적합하다.
또한, 동박의 표면 요철 형상을 정량하는 방법으로서는, 접촉식 조도계로 측정한 10점 평균 거칠기 Rz가 알려져 있지만, 일반적인 접촉식 조도계의 침의 직경은 2.0㎛로서, 본 발명과 같이 (계면) 높이가 1㎛ 이하인 미세 요철 형상을 포함하는 표면 상태를 정확하게 측정하기에는 적합하지 않다. 또한 Rz의 또 하나의 문제점은, 조화 처리 전의 간격이 수십 ㎛인 원박(元箔)의 굴곡의 영향을 받는 점이다. 본건과 같이 예를 들면 폭이 2.54㎛인 단면 화상에 있어서의 수지-수지 계면의 요철 형상만을 정량화할 필요가 있는 경우에는, Rz는 원박의 굴곡과 조화의 요철의 양쪽의 영향을 받고 있기 때문에 지표로서 부적절하다. 또한, 계면 높이(H)의 측정 방법에 대해서는 후술한다.
또한 본 발명의 표면 처리 동박과 함께 적층 접착하여 동 클래드 적층판을 형성하는 제1 수지 기재의 유전율은 2.6∼4.0의 범위이다. 유전율이 2.6 미만의 제1 수지 기재는, 일반적으로 관능기가 적은 난밀착성인 수지 기재이고, 표면 처리 동박의 프로파일이 비교적 낮은 본 발명에 있어서는, 동박과 제1 수지 기재의 접합 계면에서의 필강도가 저하하기 쉽다. 또한 유전율이 4.0보다 큰 경우는, 유전율이 높기 때문에 유전손실이 증가하고, 결과적으로 전송 손실이 커진다. 이러한 관점에서, 제1 수지 기재의 유전율은, 3.0∼3.9의 범위로 하는 것이 보다 바람직하다.
제1 수지 기재로서는, 폴리페닐렌에테르 수지, 폴리스티렌계 중합체를 포함하는 폴리페닐렌에테르 수지, 트리알릴시아누레이트의 중합체나 공중합체를 포함하는 수지 조성물, 메타크릴 또는 아크릴 변성한 에폭시 수지 조성물, 페놀류 부가 부타디엔 중합체, 디알릴프탈레이트 수지, 디비닐벤젠 수지, 다관능성 메타크릴로일 수지, 불포화 폴리에스테르 수지, 폴리부타디엔 수지, 스틸렌-부타디엔, 스틸렌-부타디엔ㆍ스틸렌-부타디엔의 가교 폴리머, 폴리테트라플루오르에틸렌 등으로부터 선택되는 절연 수지가 이용된다.
제2 수지 기재로서는, 제1 수지 기재와 동일한 절연 수지로 이루어지는 수지 기재나, 유리 섬유나 아라미드 섬유 등의 골격재에 상기 절연 수지를 함침시킨 프리프레그 등의 수지 함침재 등을 들 수 있다.
또한, 본 발명의 표면 처리 동박은, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 있어서의 요철의 수가, 2.54㎛ 폭당 11∼30개가 되는 것이 필요하고, 보다 바람직하게는 15∼25개이다. 상기 접착 계면(S)의 요철의 수가 11∼30개의 범위라면, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 마찰 에너지 Ef가 높기 때문에 리플로우 내열성이 향상한다. 한편, 상기 접착 계면(S)의 요철의 수가 11개 미만인 경우는, 상기 접착 계면(S)에서의 마찰 에너지 Ef가 낮기 때문에 리플로우 내열성이 저하한다. 한편, 상기 접착 계면(S)의 요철의 수가 30개보다도 많은 경우는, 인접하는 요철로 발생한 균열(C)이 전파하여 연속하기 쉬워져 리플로우 내열성이 저하한다.
여기에서, 동박 표면의 요철을 정량하는 방법으로서는, 종래부터 레이저 현미경 등의 비접촉식 조도계에 의한 표면적의 측정이 알려져 있다. 그러나, 레이저 현미경을 이용한 경우, 레이저광의 직경은 약 0.4㎛이기 때문에, 폭 0.4㎛ 이하의 미세 요철은 검출할 수 없다는 문제가 있다. 상기와 같이 리플로우 내열성은 요철의 수의 영향을 받기 때문에, 본 발명에서는, 폭 0.4㎛ 이하의 미세 요철의 판별이 가능한 단면 관찰로 접착 계면에 있어서의 요철의 수를 관리하는 것으로 했다. 또한, 접착 계면(S)에 있어서의 요철의 수의 측정 방법에 대해서는 후술한다.
또한 본 발명의 표면 처리 동박은, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 있어서의 계면 경사각(θ)이 15°∼85°인 것이 바람직하고, 보다 바람직하게는 20°∼70°의 범위이다. 계면 경사각(θ)이 15° 미만인 경우는, 리플로우 시험 때에 균열이 전파되는 경로의 구배의 변화가 완만하기 때문에, 접착 계면(S)에서의 마찰 에너지 Ef가 저하하고, 리플로우 내열성이 저하하는 경향이 있다. 한편, 계면 경사각(θ)이 85°보다 큰 경우는, 균열(C)이 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 따르지 않고 전파하도록 되기 때문에, 리플로우 내열성이 저하하는 경향이 있다. 또한, 계면 경사각(θ)은, 이하와 같이 정의한다. 즉, 주사형 전자현미경을 이용하여, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)을, 배율 50000배로 촬영했을 때의 SEM 화상(폭 2.54㎛의 범위)에서 보아, 각 요철에, 계면 높이(H)의 2분의 1의 높이 위치에서 그은 접선(m)과, 베이스선(BL2)이 이루는 각도의 평균값을 계면 경사각(θ)으로 정의한다(도 1(b) 참조).
여기에서, 상기의 특성을 충족시키는 동박의 제조 방법의 일 예를 나타낸다.
제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)에 있어서, 적정한 계면 높이(H)가 얻어지는 동박의 표면 처리 방법으로서는, 적합하게는 조화 처리를 들 수 있다. 조화 처리는, 예를 들면 하기에 나타내는 조화 도금 처리 1과 조화 도금 처리 2를 배합하여 행하는 것이 바람직하다.
(조화 도금 처리 1)
조화 도금 처리 1은, 동박 상에 조화 입자를 형성하는 방법으로서, 구체적으로는 황산구리욕으로 고전류 밀도의 도금 처리를 행한다. 황산구리욕에는, 여러 가지의 첨가제의 첨가가 가능하다. 본 발명자들은, 예의 연구를 행한 결과, 하기의 요인이 수지끼리의 계면 형상에 영향을 미치는 것을 발견하고, 적절히 그들 조건을 설정함으로써, 본 발명의 효과인 리플로우 내열성, 전송 특성 및 밀착성의 3개의 요구 특성을 높은 수준으로 만족시킬 수 있는 것을 발견했다.
전류 밀도를 증가시킨 경우, 수지 기재(B1, B2)끼리의 접착 계면(S)의 계면 높이(H)가 높아지는 것을 확인했다. 조화를 미세하게 하는 첨가제로서는, 예를 들면 일본특허공보 제4629969호에 기재되어 있는 바와 같이, Mo를 조화 도금욕에 첨가하는 것이 알려져 있다. 그러나, Mo를 첨가한 종래의 조화 도금욕으로 행하는 조화 처리에 의해, 접착 계면의 계면 높이(H)가 1.0㎛가 되도록 동박을 제작한 경우, 접착 계면의 요철의 수가 2.54㎛ 폭당 30을 초과하거나, 또는 10 이하가 되어 버려, 충분한 리플로우 내열성이 얻어지지 않는 경우가 많았다.
이에 대하여, 본 발명에서는, 예의 연구의 결과, 조화 도금 처리 1의 도금욕에, Mo에 더하여 티탄(Ti), 바나듐(V) 및 지르코늄(Zr) 중 어느 하나의 금속 또는 화합물을 첨가함으로써, 계면 높이(H)가 1.0㎛ 이하라도, 접착 계면의 요철의 수를, 적정 범위(2.54㎛ 폭당 11∼30개) 내로 제어할 수 있는 것을 발견했다. 이 메카니즘에 대해서는 확실하지 않지만, Mo와 석출 전위가 상이한 상기 금속 또는 화합물이 조화 도금의 핵생성 빈도에 영향을 미쳐, 조화 입자의 생성수가 변화한 것으로 추측된다. 또한, 접착 계면의 요철의 수를 적정 범위 내로 제어하기 위한 다른 첨가제로서는, 예를 들면 MPS(4,4'-티오비스벤젠티올(메르캅토페닐술피드)), SPS(비스(3-술포프로필)디술피드)라도 좋은 것을 실험으로 확인했다.
(조화 도금 처리 2)
조화 도금 처리 2는, 조화 처리 도금 1에서 표면 처리를 한 동박에 평활한 덮음 도금을 행하여, 조화 입자의 탈락을 방지하기 위해 행한다. 예로서는, 황산구리 도금욕 등으로 행해진다.
또한, 본 발명의 표면 처리 동박에 있어서, 상기 제1 수지 기재와의 접합면에 갖는 표면 처리층으로서는, 예를 들면, 동박 기체 상에, 조화 입자의 전석에 의해 형성되는, 미세 요철 표면을 갖는 조면화층으로 구성하거나, 혹은, 이 조면화층 상에 실란 커플링제층을 추가로 형성하여 구성하는 경우를 들 수 있다.
또한, 실란 커플링제층의 형성 방법으로서는, 예를 들면, 표면 처리 동박의 상기 조면화층의 요철 표면 상에, 직접 또는 중간층을 통하여 간접적으로 실란 커플링제 용액을 도포한 후, 풍건(자연 건조) 또는 가열 건조하여 형성하는 방법을 들 수 있다. 도포한 커플링제층의 건조는, 물이 증발하면, 본 발명의 효과를 충분히 발휘하지만, 50∼180℃에서 가열 건조하면, 실란 커플링제와 동박의 반응이 촉진되는 점에서 적합하다.
실란 커플링제층은, 에폭시계 실란, 아미노계 실란, 비닐계 실란, 메타크릴계 실란, 아크릴계 실란, 스티릴계 실란, 우레이도계 실란, 메르캅토계 실란, 술피드계 실란, 이소시아네이트계 실란 중 어느 1종 이상을 함유하는 것이 바람직하다.
그 외의 실시 형태로서, 표면 처리 동박과 실란 커플링제층의 사이에, Ni를 함유하는 하지층, Zn을 함유하는 내열 처리층 및 Cr을 함유하는 방청 처리층 중에서 선택되는 적어도 1층의 중간층을 갖는 것이 더욱 바람직하다.
니켈(Ni)을 함유하는 하지층은, 예를 들면 동박 기체나 조면화층 중의 구리(Cu)가, 제1 수지 기재측으로 확산하고, 동해(銅害)가 발생하여 밀착성이 저하하는 일이 있는 경우에는, 조면화층과 실란 커플링제층의 사이에 형성하는 것이 바람직하다. Ni를 함유하는 하지층은, 니켈(Ni), 니켈(Ni)-인(P), 니켈(Ni)-아연(Zn) 중 적어도 1종 이상을 함유한다. 이 중, 회로 배선 형성시에 행하는 동박 에칭시의 니켈 잔사를 억제할 수 있다는 관점에서 바람직한 것은 니켈-인이다.
아연(Zn)을 함유하는 내열 처리층은, 내열성을 추가로 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 내열 처리층은, 예를 들면 아연, 또는 아연을 함유하는 합금, 즉, 아연(Zn)-주석(Sn), 아연(Zn)-니켈(Ni), 아연(Zn)-코발트(Co), 아연(Zn)-구리(Cu), 아연(Zn)-크롬(Cr) 및 아연(Zn)-바나듐(V) 중에서 선택되는 적어도 1종류 이상의 아연을 함유하는 합금으로 형성하는 것이 바람직하다. 상기 중, 회로 배선 형성시에 행하는 에칭시의 언더 컷을 억제한다는 관점에서, 특히 바람직한 것은 아연-바나듐이다. 또한, 여기에서 말하는 「내열성」이란, 표면 처리 동박에 수지 기재를 적층하고, 가열하여 수지를 경화시킨 후에 표면 처리 동박과 수지 기재의 사이의 밀착 강도가 저하하기 어려운 성질을 의미하고, 리플로우 내열성과는 상이한 특성이다.
Cr을 함유하는 방청 처리층은, 내식성을 추가로 향상시킬 필요가 있는 경우에 형성하는 것이 바람직하다. 방청 처리층으로서는, 예를 들면 크롬 도금에 의한 크롬층, 크로메이트 처리에 의해 형성하는 크로메이트층을 들 수 있다.
상기의 하지층, 내열 처리층 및 방청 처리층은, 이들 3층의 모두를 형성하는 경우에는, 조면화층 상에, 이 순서로 형성하는 것이 바람직하고, 또한, 용도나 목적으로 하는 특성에 따라서, 어느 1층 또는 2층만을 형성해도 좋다.
또한, 본 발명의 표면 처리 동박은, 동 클래드 적층판 또는 프린트 배선판의 제조에 이용하는 것이 적합하다. 동 클래드 적층판은, 상기 표면 처리 동박과 상기 제1 수지 기재(절연 기판)를, 상기 표면 처리 동박의 상기 접합면이 상기 제1 수지 기재에 마주보도록 적층 접착함으로써 제조된다.
동 클래드 적층판을 제조하는 경우에는, 실란 커플링제층을 갖는 표면 처리 동박과, 절연 기판을 가열 프레스하여 밀착시킴으로써 제조하면 좋다. 또한, 절연 기판 상에 실란 커플링제를 도포하고, 최표면에 방청 처리층을 갖는 동박과 가열 프레스에 의해 밀착시킴으로써 제작된 동 클래드 적층판도, 본 발명과 동등한 효과를 갖는다.
〔표면 처리 동박의 제작〕
(1) 조면화층의 형성 공정
동박 기체 상에, 조화 입자의 전석에 의해, 미세 요철 표면을 갖는 조면화층을 형성한다.
(2) 하지층의 형성 공정
조면화층 상에, 필요에 따라 Ni를 함유하는 하지층을 형성한다.
(3) 내열 처리층의 형성 공정
조면화층 상 또는 하지층 상에, 필요에 따라 Zn을 함유하는 내열 처리층을 형성한다.
(4) 방청 처리층의 형성 공정
조면화층 상, 또는 필요에 따라 조면화층 상에 형성한 하지층 및/또는 내열 처리층 상에, 필요에 따라, pH가 3.5 미만인 Cr 화합물을 함유하는 수용액에 담그고, 0.3A/dm2 이상의 전류 밀도에서 크롬 도금 처리함으로써, 방청 처리층을 형성한다.
(5) 실란 커플링제층의 형성 공정
조면화층 상에, 직접, 또는 하지층, 내열 처리층 및 방청 처리층 중 적어도 1층을 형성한 중간층을 통하여 간접적으로 실란 커플링제층을 형성한다.
〔동 클래드 적층판의 제조〕
 본 실시 형태의 동 클래드 적층판은, 다음과 같은 공정에서 제조한다.
(1) 표면 처리 동박의 제작
상기 (1)∼(5)에 따라, 표면 처리 동박을 제작한다.
(2) 동 클래드 적층판의 제조(적층) 공정
상기에서 제작한 표면 처리 동박과 제1 수지 기재(절연 기판)를, 표면 처리 동박을 구성하는 실란 커플링제층의 표면이 제1 수지 기재(절연 기판)의 접합면과 마주보도록 서로 겹친 후, 가열ㆍ가압 처리하여 양자를 밀착시킴으로써, 동 클래드 적층판을 제조한다.
또한, 상기의 기재 내용은, 본 발명의 실시 형태의 예를 나타내는 것에 지나지 않고, 본 발명의 취지를 일탈하지 않는 범위에 있어서, 여러 가지의 형태를 취할 수 있다.
실시예
〔실시예 1〕
두께 18㎛인 무조화(표면 거칠기 Rz는 약 1.1㎛)의 동박 기체에 하기 조건에서 표면 처리를 행하여, 표면 처리 동박을 제작했다.
(1) 조면화층의 형성
동박 기체의 표면으로의 조면화 처리는, 하기에 나타내는 조면화 도금 처리 1 및 2를 순차 행하여, 조면화층을 형성했다.
(조면화 도금 처리 1)
표 1에 나타내는 조건에서 실시했다.
(조면화 도금 처리 2)
황산구리: 구리 농도로서 40∼63g/L
황산: 135∼155g/L
액온: 57∼68℃
전류 밀도: 7∼13A/dm2
시간: 1초∼2분
(2) Ni를 함유하는 하지층의 형성
동박 기체의 표면으로의 조면화층의 형성 후, 조면화층 상에, 하기에 나타내는 Ni 도금 조건에서 전해 도금함으로써 하지층(Ni의 부착량 0.06mg/dm2)을 형성했다.
<Ni 도금 조건>
황산 니켈: 니켈 농도로서 5.0g/L
과황산 암모늄: 40.0g/L
붕산: 28.5g/L
전류 밀도: 1.5A/dm2
pH: 3.8
온도: 28.5℃
시간: 1초∼2분
(3) Zn을 함유하는 내열 처리층의 형성
하지층의 형성 후, 이 하지층 상에, 하기에 나타내는 Zn 도금 조건에서 전해 도금함으로써 내열 처리층(Zn의 부착량: 0.05mg/dm2)을 형성했다.
<Zn 도금 조건>
황산아연7수화물: 1∼30g/L
수산화나트륨: 10∼300g/L
전류 밀도: 0.1∼10A/dm2
온도: 5∼60℃
시간: 1초∼2분
(4) Cr을 함유하는 방청 처리층의 형성
내열 처리층의 형성 후, 이 내열 처리층 상에, 하기에 나타내는 크롬 도금 조건에서 처리함으로써 방청 처리층(Cr의 부착량: 0.02mg/dm2)을 형성했다.
<크롬 도금 조건>
무수 크롬산(CrO3): 2.5g/L
pH: 2.5
전류 밀도: 0.5A/dm2
온도: 15∼45℃
시간: 1초∼2분
(5) 실란 커플링제층의 형성
방청 처리층의 형성 후, 이 방청 처리층 상에, 하기에 나타내는 실란 처리액 및 처리 조건에서 실란커플링 처리를 실시함으로써, 표 2에 나타내는 부착량으로 실란 커플링제층을 형성했다. 또한, 각층을 구성하는 금속의 부착량은, 형광 X선 분석 장치((주)리가쿠 제조: ZSX Primus, 분석 지름: Φ35㎜)를 이용한 정량 분석에 의해 측정했다.
<실란 처리액 및 처리 조건>
실란종: γ-메타크릴옥시프로필트리메톡시실란
실란 농도: 0.1∼10g/L
액온: 20∼50℃
〔실시예 2〕∼〔실시예 20〕
조면화 도금 처리 1을 표 1에 나타내는 조건에서 실시하고, 그 외의 처리에 대해서는, 실시예 1과 동일한 조건에서 처리했다.
〔비교예 1〕∼〔비교예 17〕
조면화 도금 처리 1을 표 1에 나타내는 조건에서 실시하고, 그 외의 처리에 대해서는, 실시예 1과 동일한 조건에서 처리했다.
Figure 112018009716309-pct00001
(시험편의 특성 평가)
각 시험편에 대하여 각종 측정, 평가를 행하여, 그들의 결과를 표 2에 나타냈다.
(1) 제1 수지 기재와 제2 수지 기재의 접착 계면의 계면 높이(H)의 측정
제1 수지 기재와 제2 수지 기재의 접착 계면의 계면 높이(H)의 측정은, 이하에 나타내는 순서로 행한다. 우선, 제1 수지 기재(B1)의 양면에, 본 발명의 표면 처리 동박(M)(M1)을 적층하고, 수지 기재 마다의 바람직한 프레스 조건에 따라 프레스를 행하여, 동 클래드 적층판(P)을 제작한다(도 5(a)). 바람직한 프레스 조건으로서는, 예를 들면 제1 수지 기재(B1)가 파나소닉가부시키가이샤 제조의 R-5670 수지라면, 온도: 200℃, 프레스압: 2.5㎫, 프레스 시간: 180분으로 하는 경우를 들 수 있다. 이어서, 프레스하여 제작한 동 클래드 적층판(P)을 베이킹 처리한다. 본 실시예에서는 150℃×80분의 조건에서 베이킹 처리를 행했다. 동 클래드 적층판(P)을 하기의 에칭 조건 A로 에칭하고, 동 클래드 적층판(P)으로부터 모든 동박 부분(M1)을 용해시켜, 제1 수지 기재(B1)(수지 코어층)의 상태로 한다(도 5(b)). 에칭 후의 제1 수지 기재(수지 코어층)(B1)의 표면에, 미사용의 제2 수지 기재(예를 들면 프리프레그층)(B2)를 적층하고(도 5(c)), 바람직한 프레스 조건에 따라 프레스를 행하여, 시험편(다층판)(T1)을 제작한다(도 5(d)).
다음으로, 이온 밀링 장치(히다치세이사쿠쇼 제조: IM4000)에 의해 처리한 각 시험편(T1)의 단면을, 주사형 전자현미경(SEM: 히다치세이사쿠쇼 제조: SU8020)을 이용하여 관찰하고, 이하에 나타내는 순서에 의해, 제1 수지 기재(B1)와 제2 수지 기재(B2)의 접착 계면(S)의 계면 높이(H)를 측정한다. 우선, 관찰 배율을 200배(본건의 화상 내 시야의 실제의 폭이 63.5㎛임)로 확대하고, 임의의 위치에서 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)의 연재 방향과, 화면의 수평 방향이 ±1°의 범위가 되도록 맞추고, 다음으로, 관찰 배율을 10,000배(본건의 화상 내 시야의 실제의 폭이 12.7㎛임)로 확대하고, 임의의 위치에서 SEM 화상 내에 비추어져 있는 상기 접착 계면(S)을 형성하는 요철 중, 최하점 위치가 되는 저위치(底位置)를 갖는 제1 오목부의 저위치를 A점으로 하고, 이어서, 제1 오목부 및 이 제1 오목부에 인접하는 오목부를 제외한 남은 오목부 중에서, 최하점 위치가 되는 저위치를 갖는 제2 오목부의 저위치를 B점으로 하고, 그리고, A점과 B점을 연결한 직선을 베이스선(BL1)으로 한다(도 1(a)). 그 후, 50,000배(본건의 화상 내 시야의 실제의 폭이 2.54㎛임)의 SEM 화상으로, 임의의 위치에서 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)을 형성하는 요철 중, 최하점 위치가 되는 저위치를 갖는 제3 오목부의 저위치를 통과하도록, 베이스선(BL1)과 평행하게 베이스선(BL2)을 긋고, 베이스선(BL2)으로부터 수직 방향으로 가장 떨어진 볼록부의 정점까지의 거리를 계면 높이(H)로서 측정한다(도 1(b)). 본 실시예에서는, 5개소의 시야에서 각각 계면 높이를 측정하여 그들의 평균값을 계면 높이(H)의 측정으로 했다.
또한, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)가 동일한 수지 기재로서, 그리고 상기 접착 계면(S)이 SEM 관찰로 보기 어려운 경우에는, 아래와 같은 에칭 조건 B에서 에칭함으로써, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)를 부식함으로써 보기 쉽게 하는 것이 가능하다.
<에칭 조건 A>
염화구리 농도: 1.2∼2.5㏖/L
염산: 2.9㏖/L
액온: 30∼45℃
<에칭 조건 B>
증류수: 80㏄
암모니아수: 7㏄
과산화 수소수: 5㏄
온도: 25℃ 전후
에칭 시간: 4∼6초
(2) 접촉식 거칠기 Rz, Ra의 측정
JIS B 0601:1994에 준거하여, 접촉식 표면 거칠기 측정기((주)고사카겐큐쇼 제조 SE1700)를 이용하고, 제작한 동박의 표면에 대해서, 10점 평균 거칠기 Rz와 산술 평균 거칠기 Ra를 측정했다.
(3) 제1 수지 기재와 제2 수지 기재의 접착 계면의 요철의 수의 측정 방법
제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)의 계면 높이(H)의 측정 방법에서 관찰한 것과 동일한 상기 계면(S)에 있어서, 폭 2.54㎛(본건의 화상 내 시야의 실제의 폭이 2.54㎛임)의 범위에서, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)의 요철의 기울기가, 베이스선(BL2)에 평행이 되는 점의 수를 측정하고(도 2 참조), 이 측정한 수를, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)의 요철의 수로 한다. 본 발명에서는, 5개소의 시야에서 각각 접착 계면(S)의 요철의 수를 측정하여, 그들의 평균값을 접착 계면(S)의 요철의 수로 했다.
(4) 제1 수지 기재와 제2 수지 기재의 계면 경사각의 측정 방법
계면 경사각(θ)은, 제1 수지 기재(수지 코어층)(B1)와 제2 수지 기재(프리프레그층)(B2)의 접착 계면(S)을, 주사형 전자현미경을 이용하여, 배율 50000배로 촬영했을 때의 SEM 화상(폭 2.54㎛인 범위)에서 보아, 각 요철에, 계면 높이(H)의 2분의 1의 높이 위치에서 접선(m)을 긋고, 이 접선(m)과 베이스선(BL2)이 이루는 각도로서, 본 실시예에서는, 접선(m)과 베이스선(BL2)으로 이루어지는 각도를 5개소 측정하여, 그들의 평균값을 계면 경사각(θ)으로서 구했다. 또한, 계면 경사각(θ)의 구체적인 측정 방법은, 도 8(a) 및 도 8(b)에 나타내는 바와 같이, 각 요철에 그은 상기 접선(m1, m2)과, 베이스선(BL2)으로 이루어지는 각도(θ1, θ2)는, 각 요철에, 계면 높이(H)의 2분의 1의 높이 위치(베이스선(BL2)으로부터 수직 방향으로 가장 떨어진 볼록부의 정점까지의 거리(계면 높이(H))의 중점(中點)을 통과하여 BL2에 평행한 선(BL3)을 긋고, BL3와 요철의 윤곽선이 교차하는 위치)에서의 접선(m)과, 베이스선(BL2)이 이루는 각도를 측정하는 것으로 한다. 도 8(a)는 계면 경사각(θ1)이 본 발명의 적정 범위 내(70°)인 경우, 도 8(b)는 계면 경사각(θ2)이 본 발명의 적정 범위 외(100°)인 경우를 참고로서 나타낸다.
(5) 전송 특성(고주파에서의 전송 손실의 측정)의 평가
전송 특성은, 각 시료를 재료로서 가공하여, 마이크로 스트립 라인에 의한 전송로를 형성한 후에, 네트워크 애널라이저에 의해 전송 손실을 측정하고, 이 측정한 전송 손실의 수치로부터 평가했다. 제작한 마이크로 스트립 라인은, 특성 임피던스를 50Ω로 하고, 예를 들면 제1 수지 기재가 R-5670인 경우는, 동박의 두께: 18㎛, 수지의 두께: 0.2㎜, 폭: 500㎛, 길이: 200㎜로 했다. 제1 수지 기재로서는, 표 2에 나타내는 수지 기재를 사용했다. 전송 특성은 20㎓에 있어서는, 전송 손실이 -6.2㏈ 이상인 경우를 「◎(합격)」, -6.2㏈ 미만, -6.5㏈ 이상인 경우를 「○(합격)」, 그리고 -6.5㏈ 미만인 경우를 「×(불합격)」로 판정했다. 또한, 70㎓에 있어서는, 전송 손실이 -20.6㏈ 이상인 경우를 「◎(합격)」, -20.6㏈ 미만, -22.0㏈ 이상인 경우를 「○(합격)」, -22.0㏈ 미만, -24.0㏈ 이상인 경우를 「△(합격)」, 그리고 -24.0㏈ 미만인 경우를 「×(불합격)」로 판정했다.
(6) 제1 수지 기재에 대한 표면 처리 동박의 밀착성(필강도)의 평가
제1 수지 기재에 대한 표면 처리 동박의 밀착성은, 표면 처리 동박과 제1 수지 기재의 밀착 강도(필강도)를 측정하고, 이 측정값으로부터 평가했다. 제1 수지 기재로서는, 표 2에 나타내는 기재를 사용했다. 시험편은, 각 제1 수지 기재의 바람직한 프레스 조건에서 프레스하여 제작했다. 밀착 강도는, 텐시론테스터(도요 세이키세이사쿠샤 제조)를 이용하여, 표면 처리 동박과 제1 수지 기재를 적층 접착 후, 시험편을 10㎜폭의 회로 배선으로 에칭 가공하고, 제1 수지 기재측을 양면 테이프에 의해 스테인리스판에 고정하고, 회로 배선을 90도 방향으로 50㎜/분의 속도로 박리하여 구했다. 상기 밀착성은, 밀착 강도(필강도)가, 0.4kN/m 미만을 「×(불합격)」, 0.4kN/m 이상 0.5kN/m 미만을 「△(합격)」, 0.5kN/m 이상 0.6kN/m 미만을 「○(합격)」, 그리고 0.6kN/m 이상을 「◎(합격)」로서 평가했다.
(7) 리플로우 내열성
우선, 리플로우 내열 시험의 시험편(T2)의 제작 방법을 설명한다. 우선, 제1 수지 기재(B1)의 양면에 표면 처리 동박(M1)을 적층 접착한 동 클래드 적층판(P)을 제작한다(도 6(a)). 다음으로, 동 클래드 적층판(P)은, 염화구리(Ⅱ) 용액 등에 의해 에칭되어 모든 동박 부분(M1)이 용해된다(도 6(b)). 에칭한 제1 수지 기재(수지 코어층)(B1)의 양면에, 제2 수지 기재(프리프레그층)(B2)와 동박(M2)을 적층 접착(도 6(c))함으로써, 리플로우 내열성을 측정하기 위한 시험편(T2)을 제작했다(도 6(d)). 다음으로, 제작한 시험편(T2)을 리플로우노에 통과시키고, 톱 온도 260℃에서 10초간의 가열 조건에서 통과시킨다. 상기 조건에서 반복하여 리플로우노를 통과시켰을 때에, 수지 코어층(B1)과 프리프레그층(B2)의 간의 층간 박리가, 통과 회수 15회 이상으로 발생하지 않은 경우를 「◎(합격)」, 통과 회수가 13∼14회에 층간 박리가 발생한 경우를 「○(합격)」, 통과 회수가 10∼12회에 층간 박리가 생긴 경우를 「△(합격)」, 그리고 통과 회수가 10회 미만으로 층간 박리가 생긴 경우를 「×(불합격)」로 했다.
또한, 본 실시예에서는, 상기 (4)∼(6)에 의해 전송 특성, 밀착성 및 리플로우 내열성을 평가한 결과에 기초하여, 성능을 종합 평가했다. 이 종합 평가는, 밀착성, 리플로우 내열성, 전송 특성(20㎓), 전송 특성(70㎓)의 평가에 대해서, ◎가 3개 이상이고 나머지가 ○인 경우를 「◎(합격)」, ◎의 수가 0∼2개이고 나머지가 ○인 경우를 「○(합격)」, △가 1∼4개이고 ×를 포함하지 않는 경우를 「△(합격)」, 그리고, ×를 1개 이상 포함하는 경우를 「×(불합격)」로 했다.
Figure 112018009716309-pct00002
표 2로부터, 실시예 1∼20은, 모두 표면 처리 동박과 제1 수지 기재(절연 기판)의 밀착성, 전송 특성 및 리플로우 내열성의 모든 성능도, 합격 레벨이었다. 한편, 비교예 1∼17은 모두, 제1 수지 기재의 유전율, 접착 계면의 계면 높이(H) 및 요철의 수 중 적어도 하나가 본 발명의 범위 외이기 때문에 충분한 특성이 얻어지지 않았다. 도 7은, 실시예 1∼20(도 7 중의 검게 칠한 사각) 및 비교예 1∼17(도 7 중의 흰색 삼각)에 대해서, 제1 수지 기재와 제2 수지 기재의 접착 계면의 계면 높이(H)를 가로축으로 하고, 접착 계면에 존재하는 요철의 수를 세로축으로서 플롯했을 때의 도면이다. 도 7로부터, 실시예 1∼20은 모두, 접착 계면의 계면 높이가 0.15∼0.85㎛의 범위이고, 또한 접착 계면에 존재하는 요철의 수가 2.54㎛ 폭당 11∼30개의 범위인 것을 알 수 있다.
본 발명에 의하면, 대용량의 정보를 고속으로 전달 처리하는 고주파화 대응 정보통신 기기의 고성능ㆍ고기능화에 대응할 수 있는 동 클래드 적층판 또는 프린트 배선판에 이용하는 데에 적합한 표면 처리 동박으로서, 이 표면 처리 동박을 이용하여 제조한 동 클래드 적층판 또는 프린트 배선판에 있어서, 비유전율이나 유전 정접이 낮은 유전 특성이 우수한 수지 기재와의 충분한 밀착성, 리플로우 내열성 및 전송 특성을 높은 레벨로 만족시킬 수 있는 표면 처리 동박을 제공하는 것이 가능해졌다. 또한, 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판을 제공하는 것이 가능해졌다.
B1 : 제1 수지 기재(또는 수지 코어층)
B2 : 제2 수지 기재(또는 프리프레그층)
BL1, BL2 : 베이스선
BL3 : 선
C : 공극(또는 균열)
F1 : 가스의 팽창력
F2 : 전단력
F3 : 마찰력
H : 계면 높이
M, M1 : 표면 처리 동박
M2 : 동박
P : 동 클래드 적층판
S : 접착 계면
T1, T2 : 시험편
θ, θ1, θ2 : 계면 경사각

Claims (16)

  1. 유전율이 2.6∼4.0인 제1 수지 기재와의 적층 접착에 의해 동 클래드 적층판을 형성하는 데에 이용되는 표면 처리 동박으로서,
    상기 제1 수지 기재와의 접합면에, 하기에 나타내는 조건 1을 만족하는 바와 같은 표면 처리층을 갖는 것을 특징으로 하는 표면 처리 동박.
                    기
    조건 1: 에칭에 의해 상기 동 클래드 적층판으로부터 동박 부분을 모두 용해시켜 얻어진 상기 제1 수지 기재의 표면에, 제2 수지 기재를 적층 접착시켰을 때에, 상기 제1 수지 기재와 상기 제2 수지 기재의 접착 계면의 계면 높이가 0.15∼0.85㎛이고, 상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 11∼30개일 것.
  2. 제1항에 있어서,
    상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 15∼25개인 표면 처리 동박.
  3. 제1항 또는 제2항에 있어서,
    상기 접착 계면의 계면 높이가 0.18∼0.50㎛인 표면 처리 동박.
  4. 제3항에 있어서,
    상기 접착 계면의 계면 높이가 0.20∼0.25㎛인 표면 처리 동박.
  5. 제1항 또는 제2항에 있어서,
    상기 제1 수지 기재는, 유전율이 3.0∼3.9인 표면 처리 동박.
  6. 제1항 또는 제2항에 있어서,
    상기 접착 계면에 존재하는 계면 경사각(θ)이 15°∼85°인 표면 처리 동박.
  7. 제6항에 있어서,
    상기 접착 계면에 존재하는 계면 경사각(θ)이 20°∼70°인 표면 처리 동박.
  8. 제1항 또는 제2항에 기재된 표면 처리 동박과 상기 제1 수지 기재를, 상기 표면 처리 동박의 상기 접합면이 상기 제1 수지 기재에 마주보도록 적층 접착하여 형성하여 이루어지는 동 클래드 적층판.
  9. 제1항 또는 제2항에 기재된 표면 처리 동박을 이용한 프린트 배선판.
  10. 유전율이 2.6∼4.0인 제1 수지 기재와, 제2 수지 기재를 적층 접착하여 이루어지는 수지 적층체를 1 또는 2 이상 갖는 프린트 배선판에 있어서, 상기 제1 수지 기재와 상기 제2 수지 기재의 접착 계면의 계면 높이가 0.15∼0.85㎛이고, 상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 11∼30개인 것을 특징으로 하는 프린트 배선판.
  11. 제10항에 있어서,
    상기 접착 계면에 존재하는 요철의 수가, 2.54㎛ 폭당 15∼25개인 프린트 배선판.
  12. 제10항 또는 제11항에 있어서,
    상기 접착 계면의 계면 높이가 0.18∼0.50㎛인 프린트 배선판.
  13. 제12항에 있어서,
    상기 접착 계면의 계면 높이가 0.20∼0.25㎛인 프린트 배선판.
  14. 제10항 또는 제11항에 있어서,
    상기 제1 수지 기재는, 유전율이 3.0∼3.9인 프린트 배선판.
  15. 제10항 또는 제11항에 있어서,
    상기 접착 계면에 존재하는 계면 경사각(θ)이 15°∼85°인 프린트 배선판.
  16. 제15항에 있어서,
    상기 접착 계면에 존재하는 계면 경사각(θ)이 20°∼70°인 프린트 배선판.
KR1020187002721A 2015-08-12 2016-08-10 표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판 KR102118455B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-159541 2015-08-12
JP2015159541 2015-08-12
PCT/JP2016/073511 WO2017026500A1 (ja) 2015-08-12 2016-08-10 表面処理銅箔及びこれを用いて製造される銅張積層板又はプリント配線板

Publications (2)

Publication Number Publication Date
KR20180039633A KR20180039633A (ko) 2018-04-18
KR102118455B1 true KR102118455B1 (ko) 2020-06-03

Family

ID=57983607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187002721A KR102118455B1 (ko) 2015-08-12 2016-08-10 표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판

Country Status (5)

Country Link
JP (1) JP6210580B2 (ko)
KR (1) KR102118455B1 (ko)
CN (1) CN107709629B (ko)
TW (1) TWI699280B (ko)
WO (1) WO2017026500A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646227B (zh) 2017-12-08 2019-01-01 南亞塑膠工業股份有限公司 應用於信號傳輸的銅箔以及線路板組件的製造方法
CN113543973A (zh) * 2019-02-04 2021-10-22 松下知识产权经营株式会社 覆铜箔层压板、带树脂的铜箔以及使用它们的电路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013738A (ja) * 2004-02-06 2010-01-21 Furukawa Electric Co Ltd:The 表面処理銅箔及びその製造方法
JP2013155415A (ja) * 2012-01-31 2013-08-15 Furukawa Electric Co Ltd:The 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129642B1 (ko) 1971-04-30 1976-08-26
JPS57193095A (en) * 1981-05-25 1982-11-27 Furukawa Circuit Foil Copper foil for printed circuit and method of producing same
JP4626390B2 (ja) * 2005-05-16 2011-02-09 日立電線株式会社 環境保護を配慮したプリント配線板用銅箔
JP5443157B2 (ja) * 2009-12-29 2014-03-19 日本電解株式会社 高周波用銅箔及びそれを用いた銅張積層板とその製造方法
JP5497808B2 (ja) 2012-01-18 2014-05-21 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板
JP5916404B2 (ja) 2012-02-01 2016-05-11 古河電気工業株式会社 金属張積層体、回路基板およびその製造方法
JP5204908B1 (ja) * 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板
CN103374307B (zh) * 2012-04-28 2015-01-14 富葵精密组件(深圳)有限公司 背胶铜箔、其制作方法、多层柔性线路板及其制作方法
JP2015076610A (ja) * 2013-10-10 2015-04-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 表面処理銅箔及びそれを含む銅張積層板、並びにそれを用いた印刷回路基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010013738A (ja) * 2004-02-06 2010-01-21 Furukawa Electric Co Ltd:The 表面処理銅箔及びその製造方法
JP2013155415A (ja) * 2012-01-31 2013-08-15 Furukawa Electric Co Ltd:The 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板

Also Published As

Publication number Publication date
CN107709629A (zh) 2018-02-16
TW201718255A (zh) 2017-06-01
CN107709629B (zh) 2019-12-10
TWI699280B (zh) 2020-07-21
WO2017026500A1 (ja) 2017-02-16
KR20180039633A (ko) 2018-04-18
JPWO2017026500A1 (ja) 2017-08-10
JP6210580B2 (ja) 2017-10-11

Similar Documents

Publication Publication Date Title
KR102230999B1 (ko) 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
WO2018110579A1 (ja) 表面処理銅箔および銅張積層板
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
WO2011090175A1 (ja) 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
JP5919303B2 (ja) 表面処理銅箔及びそれを用いた銅張積層板
JP6722452B2 (ja) 表面処理銅箔、その表面処理銅箔を用いて得られる銅張積層板及びプリント配線板
JP6261037B2 (ja) 高周波回路用銅箔、銅張積層板及びプリント配線板
JP2009105286A (ja) 表面処理銅箔
JP2017508890A (ja) 銅箔、これを含む電気部品及び電池
KR102118455B1 (ko) 표면 처리 동박 및 이를 이용하여 제조되는 동 클래드 적층판 또는 프린트 배선판
JP4430020B2 (ja) フレキシブルプリント配線板用銅箔、その製造方法及びフレキシブルプリント配線板
JP6845382B1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP2019081913A (ja) 表面処理銅箔、銅張積層板及びプリント配線板
JP5506368B2 (ja) 環境配慮型プリント配線板用銅箔
TW202302920A (zh) 表面處理銅箔
TW202001000A (zh) 表面處理銅箔、覆銅積層板及印刷線路板
TW201212753A (en) Copper foil for printed circuit board with excellent etching property and laminate using the same
WO2022244828A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
JP2005159239A (ja) 高周波用銅箔、それを用いた銅張積層板
JP2011009453A (ja) プリント配線板用銅箔
KR20240017841A (ko) 조화 처리 동박, 동장 적층판 및 프린트 배선판
JP5922169B2 (ja) 電子機器の製造方法
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板
JP2019081943A (ja) 表面処理銅箔、銅張積層板及びプリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant