KR102115679B1

KR102115679B1 - 유전체 조성물, 유전체 소자, 전자 부품 및 다층 전자 부품

Info

Publication number: KR102115679B1
Application number: KR1020187004438A
Authority: KR
Inventors: 고우시 타우치; 마사카즈 히로세; 토모야 이무라; 토모히로 테라다
Original assignee: 티디케이 일렉트로닉스 아게
Priority date: 2015-07-17
Filing date: 2016-06-16
Publication date: 2020-05-26
Also published as: EP3326184B1; JP6716679B2; WO2017012797A1; CN107851513B; US20180211777A1; CN107851513A; EP3326184A1; JP2018531857A; US10490350B2; KR20180030152A

Abstract

[문제점] 처리되는 문제는 높은 정격 전압을 갖는 전원 공급 회로에서 유리하게 사용되고, DC 바이어스가 인가될 때 높은 DC 바이어스 저항률 및 높은 유전율을 갖고, 또한 양호한 고온 부하 수명을 갖는 유전체 조성물을 제공하고; 또한 상기 유전체 조성물을 이용하는 유전체 소자, 전자 부품 및 적층 전자 부품을 제공하는 데 있다. [해결책] 적어도 Bi, Na, Sr 및 Ti를 포함하는 페로브스카이트 결정 구조를 갖는 입자들을 포함하는 유전체 조성물. 입자들 중 적어도 일부는 코어 부분 및 쉘 부분을 포함하는 코어-쉘 구조를 갖고, 코어 부분에 존재하는 Bi의 함유량은 쉘 부분에 존재하는 Bi의 함유량의 적어도 1.2배이다.

Description

유전체 조성물, 유전체 소자, 전자 부품 및 다층 전자 부품

본 발명은 유전체 조성물 및 이를 포함하는 유전체 소자, 및 전자 부품 및 적층 전자 부품에 관해 것으로서; 보다 구체적으로는, 본 발명은 비교적 높은 정격 전압을 갖는 응용들에 대해 사용되는 유전체 조성물, 유전체 소자, 전자 부품 및 적층 전자 부품에 관해 것이다.

최근 전자 회로들이 더 높은 밀도들에 도달함에 따라 유전체 소자들에 대한 소형화 및 개선된 신뢰성에 대한 요구가 증가하고 있다. 적층 세라믹 커패시터들과 같은 전자 부품들은 급속히 더 소형화되고, 더 높은 용량을 달성하고, 더 신뢰할 수 있게 되고 있는 동안에 적층 세라믹 커패시터들과 같은 전자 부품들의 응용이 또한 확장되고 있다. 이들 응용들이 확장됨에 따라, 적층 세라믹 커패시터의 커패시턴스의 온도 특성들, DC 전계(DC 바이어스)의 인가 동안의 커패시턴스, 저항률 및 신뢰성과 같은 다양한 전기적 특성들이 요구된다. 특히, 높은 정격 전압(예를 들어, 100 V 이상)에서 이용되는 중 전압 및 고 전압 사용을 위한 세라믹 커패시터에서 소형화 및 증가된 용량을 달성하기 위해, DC 바이어스의 인가 동안의 유전율, 저항률 및 신뢰성에서의 개선들이 중 전압 및 고 전압 사용을 위한 세라믹 커패시터의 유전체층들을 형성하는 유전체 조성물들에 대해 요구된다.

위에 언급된 것들과 같은 다양한 요건들에 응답하기 위해, 주성분으로서 BaTi0₃(높은 유전율을 가짐)를 포함하는 다양한 유형들의 유전체 조성물들이 적층 세라믹 커패시터들에서 이용되는 유전체 조성물들로서 조사되어왔다. 이들 중에서, 보조 성분이 BaTi0₃ 입자들의 표면 영역에 확산되는 구조("코어-쉘" 구조로 공지된 것)를 갖는 유전체 조성물들이 보조 성분 확산 상(phase)을 구성하는 쉘 부분의 조성 및 확산 범위를 제어함으로써, 유전율의 온도 특성들과 같은 전기적 특성들을 개선할 수 있다는 점이 공지되어 있다.

예를 들어, 특허 문서 1에 설명되는 적층 세라믹 커패시터는 다음 조성식으로 표현되는 유전체 세라믹 층에서의 주성분을 갖는다: {Ba_l _- _xCa_xO}_mTi0₂+αRe₂O₃+βMgO+γΜnO(여기서, Re₂O₃는 Y₂O₃, Gd₂0₃, Tb₂0₃, Dy₂0₃, Ho₂0₃, Er₂0₃ 및 Yb₂0₃ 중에서 선택되는 적어도 하나이고; α, β 및 γ는 0.001≤α≤0.10, 0.001≤β≤0.12 및 0.001<γ≤0.12와 같은 몰비들을 나타내고; 1.000<m≤1.035이고 0.005<x≤0.22이다). 유전체 세라믹 층에서 사용되는 {Ba₁ _- _xCa_xO}_mTi0₂ 시재료의 알칼리 금속 산화물의 함유량은 0.02 중량%보다 더 크지 않다.

조성물은 100 중량부의 주성분에 대해 0.2 중량부 내지 5.0 중량부의 제1 보조 성분 또는 제2 보조 성분을 함유한다. 제1 보조 성분은 Li₂0-(Si,Ti)0₂-MO(여기서, MO는 Al₂O₃ 및 Zr0₂로부터 선택되는적어도 하나임)의 산화물이다. 제2 보조 성분은 Si0₂-Ti0₂-XO(여기서, XO는 BaO, CaO, SrO, MgO, ZnO 및 MnO 중에서 선택되는 적어도 하나임)의 산화물이다.

특허 문서 1에서 설명되는 적층 세라믹 커패시터의 내부 전극은 니켈 또는 니켈 합금을 더 포함한다.

특허 문서 1에서 설명되는 적층 세라믹 커패시터는 보조 성분이 입계의 영역에서 확산되고, 유전체 세라믹층의 주성분을 구성하는 BaTi0₃의일부가 CaTi0₃로 치환되는 코어 부분을 갖는 코어-쉘 구조를 갖고, 그 결과 DC 바이어스가 인가될 때 유전율의 감소를 제한하고 DC 바이어스가 인가될 때 신뢰성 및 저항률을 적절하게 증가시키는 것이 가능하다.

그러나, 5 kV/mm 이상의 높은 DC 바이어스가 인가되는 경우, 분극 반전(polarization reversal)을 받는 도메인(분극 축의 방향이 결정 입자들 내에 배열되는 영역)의 비율이 주성분 BaTi0₃의 항전계(coercive electric field)가 낮기 때문에 증가한다. 즉, 도메인 내의 분극 축의 방향은 DC 바이어스의 인가의 방향으로 배열될 개연성이 있다. 도메인 내의 분극 축의 방향이 DC 바이어스의 인가의 방향으로 배열되는 결과로서 유전율의 감소가 존재한다는 점은 일반적으로 공지되어 있다.

더욱이, 적층 세라믹 커패시터들이 더 높은 주변 온도들 및 더 높은 전압들 하에서 장차 사용될 것이라는 점이 또한 가정된다. 따라서, 전기적 특성들의 추가적인 개선들이 바람직할 것이다.

[종래 기술 문서들]

[특허 문서들]

[특허 문서 1] JP 2000-58377 A

위에 개설된 상황을 비추어 볼 때, 본 발명의 목적은 높은 정격 전압을 갖는 전원 공급 회로에서 유리하게 사용되고, DC 바이어스가 인가될 때 높은 유전율 및 높은 DC 바이어스 저항률을 갖고, 또한 양호한 고온 부하 수명을 갖는 유전체 조성물을 제공하는 데 있으며; 본 발명은 또한 상기 유전체 조성물을 포함하는 유전체 소자, 전자 부품 및 적층 전자 부품을 제공한다.

상술한 목적을 달성하기 위해, 본 발명자들은 특징적인 구조를 갖는 유전체 조성물을 발견하였다.

본 발명에 따른 유전체 조성물은 적어도 Bi, Na, Sr 및 Ti을 포함하는 페로브스카이트 결정 구조를 갖는 입자들을 포함하며,

입자들 중 적어도 일부는 코어 부분 및 쉘 부분을 포함하는 코어-쉘 구조를 갖고;

코어 부분에 존재하는 Bi의 함유량은 쉘 부분에 존재하는 Bi의 함유량의 적어도 1.2배인 것을 특징으로 한다.

이러한 특징에 의해, 본 발명에 따른 유전체 조성물은 DC 바이어스가 인가될 때 높은 저항률 및 높은 유전율을 달성하는 것을 가능하게 하는 동안에, 동시에 양호한 고온 부하 수명을 달성한다.

더욱이, 바람직하게는, 유전체 조성물의 단면에서의 S1:S2 = 1:99 내지 20:80이며, 여기서, S1은 코어 부분들의 평균 단면적이고 S2는 쉘 부분들의 평균 단면적이다. 이것은 DC 바이어스가 인가될 때의 저항률 및 고온 부하 수명을 추가로 개선하는 것을 가능하게 한다.

게다가, 코어 부분들의 총 단면적은 유전체 조성물의 단면에서, 유전체 조성물 전체에 대해 0.1% 내지 15%인 것이 바람직하다. 이것은 DC 바이어스가 인가될 때의 저항률 및 고온 부하 수명을 추가로 개선하는 것을 가능하게 한다.

게다가, 바람직하게는, 0.125≤α≤2.00이며, 여기서, α는 유전체 조성물에서 Sr에 대한 Bi의 몰비이다. 이것은 DC 바이어스가 인가될 때 유전율을 추가로 개선하는 것을 가능하게 한다.

게다가, 유전체 조성물은 La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Yb, Ba, Ca, Mg 및 Zn 중에서 선택되는 적어도 하나를 포함하는 것이 바람직하다. 이것은 이후에 설명될 DC 바이어스 특성들을 개선하는 것을 가능하게 한다.

본 발명에 따른 유전체 소자는 상술한 유전체 조성물을 구비한다.

본 발명에 따른 전자 부품은 상술한 유전체 조성물을 포함하는 유전체층을 구비한다.

본 발명에 따른 적층 전자 부품은 상술한 유전체 조성물을 포함하는 유전체층 및 내부 전극층을 교대로 적층함으로써 형성되는 적층 부분을 갖는다.

도 1은 본 발명의 실시예의 형태에 따른 세라믹 커패시터의 개략도이다.
도 2는 본 발명의 실시예의 상이한 형태에 따른 적층 세라믹 커패시터의 단면도이다.
도 3은 본 발명의 실시예의 형태에 따른 유전체 조성물의 개략도이다.
도 4는 각각의 영역에서 Bi 함유량을 측정하기 위한 방법을 예시하는 개략도이다.

본 발명의 바람직한 실시예의 형태들은 도면들을 참조하여 아래에 설명될 것이다. 본 발명은 실시예의 다음 형태들에 제한되지 않는다는 점이 주목되어야 한다. 더욱이, 아래에 설명되는 구성 요소들은 당업자에 의해 쉽게 예상될 수 있는 요소들 및 또한 실질적으로 동일한 요소들을 포함한다. 게다가, 아래에 설명되는 구성 요소들은 적절하게 조합될 수 있다.

도 1은 본 발명의 실시예의 형태에 따른 단일 층 세라믹 커패시터의 개략도이다.

도 1에 도시된 바와 같이, 본 발명의 실시예의 형태에 따른 세라믹 커패시터(100)는 디스크 형상의 유전체 본체(1) 및 한 쌍의 전극들(2, 3)을 포함한다. 단일 층 세라믹 커패시터(100)는 유전체 본체(1)의 양 표면들 상에 전극들(2, 3)을 형성함으로써 획득된다. 유전체 본체(1) 및 전극들(2, 3)의 형상들에 관해 특별한 제한은 없다. 더욱이, 그들의 치수들에 관해 특별한 제한은 없고, 적절한 치수들이 응용에 따라 설정되어야 한다.

유전체 본체(1)는 본 실시예 형태에 따른 유전체 조성물을 포함한다. 전극들(2, 3)의 재료에 관해 특별한 제한은 없다. 예를 들어, Ag, Au, Cu, Pt, Ni 등등이 사용될 수 있지만, 다른 금속들이 또한 사용될 수 있다.

도 2는 본 발명의 실시예의 상이한 형태에 따른 적층 세라믹 커패시터의 개략적인 단면도이다.

도 2에 도시된 바와 같이, 본 발명의 실시예의 상이한 형태에 따른 적층 세라믹 커패시터(200)는 유전체층들(7) 및 내부 전극층들(6A, 6B)이 교대로 스택되어 있는 구조를 갖는 커패시터 소자 본체(5)를 포함한다. 소자 본체(5) 내부에 교대로 배열되는 내부 전극층들(6A, 6B)과 각각 도통하는 한 쌍의 단자 전극들(11A, 11B)이 소자 본체(5)의 양 단부들에 형성된다. 소자 본체(5)에 형상에 관해 특별한 제한은 없지만, 그것은 통상적으로 직육면체 형상이다. 더욱이, 그것의 치수들에 관해 특별한 제한은 없고, 적절한 치수들이 응용에 따라 설정되어야 한다.

내부 전극층들(6A, 6B)은 평행한 방식으로 제공된다. 내부 전극층들(6A)은 그들의 일 단부가 단자 전극(11A)이 형성되는 적층 본체(5)의 단부 표면에 노출되는 그러한 방식으로 형성된다. 더욱이, 내부 전극층들(6B)은 그들의 일 단부가 단자 전극(11B)이 형성되는 적층 본체(5)의 단부 표면에 노출되는 방식으로 형성된다. 게다가, 내부 전극층들(6A) 및 내부 전극층들(6B)은 그들의 대부분이 적층(stacking)의 방향으로 중복되어 있는 그러한 방식으로 배치된다.

내부 전극층들(6A, 6B)의 재료에 관해 특별한 제한은 없다. 예를 들어, 금속 예컨대 Au, Pt, Ag, Ag-Pd 합금, Cu 또는 Ni 등이 사용될 수 있지만, 그것은 또한 다른 금속들을 사용하는 것이 가능하다.

단자 전극들(11A, 11B)은 상기 단부 표면들에서 노출되는 내부 전극층들(6A, 6B)의 단부들과 접촉하는 적층 본체(5)의 단부 표면들에 제공된다. 이러한 구조에 의해, 단자 전극들(11A, 11B)은 내부 전극층들(6A, 6B) 각각에 전기적으로 연결된다. 단자 전극들(11A, 11B)은 그들의 주성분으로서 Ag, Au, Cu 등등을 갖는 도전성 재료를 포함할 수 있다. 단자 전극들(11A, 11B)의 두께에 관해 특별한 제한은 없다. 그들의 두께는 다른 것들 중에서, 적층 유전체 소자의 응용 및 크기에 따라 적절하게 설정된다. 단자 전극들(11A, 11B)의 두께는 예를 들어, 10㎛ 내지 50 ㎛로 설정될 수 있다.

유전체층들(7)은 본 실시예의 형태에 따른 유전체 조성물을 포함한다. 각각의 유전체층(7)의 두께는 자유롭게 설정될 수 있고 특별한 제한은 없다. 두께는 예를 들어, 1㎛ 내지 100 ㎛로 설정될 수 있다.

여기서, 본 실시예의 형태에 따른 유전체 조성물은 적어도 Bi, Na, Sr 및 Ti를 포함하는 페로브스카이트 결정 구조를 갖는 입자들을 포함하며, 상기 유전체 조성물은 입자들 중 적어도 일부가 코어 부분 및 쉘 부분을 포함하는 코어-쉘 구조를 갖고, 코어 부분에 존재하는 Bi의 함유량이 쉘 부분에 존재하는 Bi의 함유량의 적어도 1.2배인 것을 특징으로 한다. 본 실시예의 형태에 따른 유전체 조성물이 소결 유전체 조성물이라는 점이 주목되어야 한다.

위에 표시된 바와 같이, 본 실시예의 형태에 따른 유전체 조성물은 적어도 Bi, Na, Sr 및 Ti를 포함하는 페로브스카이트 결정 구조를 갖는 입자들을 포함한다. 이들 입자들은 BaTiO₃-기반 조성물과 비교하여, DC 바이어스가 인가되지 않을 때 더 높은 항전계 및 더 낮은 유전율을 갖는다. 그러나, DC 바이어스가 인가되지 않을 때의 본 실시예의 형태에 따른 유전체 조성물의 유전율은 산업적 수준에서 문제가 되지 않을 정도로 충분히 높다.

페로브스카이트 결정 구조를 갖는 유전체 조성물은 주상으로서, 일반 식 ABO₃로 표현되는 페로브스카이트 화합물을 포함하는 다결정 재료이다. A 사이트는 Bi, Na 및 Sr로부터 선택되는 적어도 하나를 포함하는 반면에, B 사이트는 적어도 Ti를 포함한다.

A의 전체가 100 원자%로 취해지면, A에 함유되는 Bi, Na, Sr의 비율은 총 적어도 80 원자%인 것이 바람직하다. 더욱이, B의 전체가 100 원자%로 취해지면, B에 함유되는 Ti의 비율은 적어도 80 원자%인 것이 바람직하다.

도 3은 본 실시예의 형태에 따른 유전체 조성물(300)의 입자들의 개략도이다. 본 실시예의 형태에 따른 유전체 조성물(300)은 코어-쉘 구조를 갖지 않는 단일-상(single-phase) 입자들(20), 및 코어-쉘 구조를 갖는 코어-쉘 입자들(30)을 포함한다.

입계(10)는 입자들 사이에 존재한다. 코어-쉘 입자들(30)은 코어 부분(8)을 둘러싸는 쉘 부분(9)을 포함하고, 코어 부분(8)이 쉘 부분(9) 내에 완전히 함유되고, 코어 부분(8)의 일부가 입계(10)와 접촉하는 반면에 코어 부분(8)의 다른 부분이 쉘 부분(9) 내에 함유되는 입자들의 형태들이 있다. 단일 코어-쉘 입자(30)에 포함되는 코어 부분들(8)의 수에 관해 제한이 없다는 점이 주목되어야 한다. 종종, 단일 코어-쉘 입자(30)에 함유되는 하나의 코어 부분(8)만이 존재하지만, 2개 이상이 동일하게 있을 수 있다.

코어 부분(8)에 존재하는 Bi의 함유량이 쉘 부분(9)에 존재하는 Bi의 함유량의 적어도 1.2배인 코어-쉘 입자들(또한 "특정 코어-쉘 입자들"로서 아래에 지칭됨)은 본 실시예의 형태에 따른 유전체 조성물(300)에 함유되는 코어-쉘 입자들(30) 사이에 존재한다.

본 실시예의 형태에 따른 유전체 조성물(300)에 함유되는 입자들이 코어-쉘 입자들(30)인지 여부를 판단하는 방법, 및 상기 코어-쉘 입자들(30)이 특정 코어-쉘 입자들인지 여부를 판단하는 방법이 아래에 설명될 것이다.

본 실시예의 형태에 따른 유전체 조성물(300)에 함유되는 입자들이 코어-쉘 입자들(30)인지 여부를 구별하는 방법에 관해 특별한 제한은 없다. 예를 들어, 구별은 스캐닝 투과 전자 현미경(scanning transmission electron microscopy(STEM))에 의해 유전체 조성물(300)의 임의의 평면 상에서 절단되는 단면을 관측하고, 에너지 분산형 X-레이 분광법(energy dispersive X-ray spectroscopy(EDS))에 의해 원소 매핑을 수행하고, 원소 매핑 이미지의 콘트라스트(contrast)를 확인함으로써 이루어질 수 있다. 게다가, 그것은 또한 이러한 단계에서 코어-쉘 입자들(30)의 코어 부분(8)과 쉘 부분(9)을 구별하는 것이 가능하다. 더욱이, 그것은 각각의 입자가 주사 전자 현미경(scanning electron microscopy(SEM))으로부터의 반사된 전자 이미지에서도 코어-쉘 입자(30)인지 여부를 구별하는 것이 가능할 수 있고, 그것은 코어-쉘 입자들(30)에서 코어 부분(8)과 쉘 부분(9)을 구별하는 것이 가능할 수 있다.

STEM 및 EDS에 대한 관측 필드를 설정하기 위한 방법에 관해 특별한 제한은 없지만, 관측 필드의 크기는 바람직하게는 적어도 2 ㎛ x 적어도 2 ㎛이고, 관측 필드의 배율은 10,000배와 100,000배 사이에 있는 것이 바람직하다.

게다가, 도 4에 도시된 바와 같이, 예를 들어, 측정 포인트들은 코어-쉘 입자들(30)에서 코어 부분(8) 및 쉘 부분(9)에 대해 자유롭게 설정될 수 있고, 포인트 분석은 각각의 측정 포인트에서 각각의 원소의 함유량을 계산하기 위해 수행될 수 있다. 게다가, 각각의 측정 포인트에서 각각의 원소의 함유량을 평균화함으로써, 코어 부분(8)에서의 각각의 원소의 함유량(도 4의 C1) 및 쉘 부분(9)에서의 각각의 원소의 함유량(도 4의 C2)을 계산하는 것이 가능하다.

측정 포인트들의 실제 수는 도 4에 도시된 수보다 더 클 수 있다는 점이 주목되어야 한다. 최소 10개의 측정 포인트들이 각각의 코어 부분에 대해 설정된다. 더욱이, 최소 10개의 측정 포인트들이 각각의 쉘 부분에 대해 설정된다.

측정 포인트들을 설정하기 위한 방법에 관해 특별한 제한은 없다. 예를 들어, 그것은 또한 Bi 함유량이 원소 매핑에 의해 측정되는 영역들에서 모든 픽셀들의 Bi 함유량을 측정하고, 그 다음, 모든 픽셀들의 Bi 함유량으로부터 각각의 영역에서의 Bi 함유량을 계산하는 것이 가능하다.

제조되는 특정 코어-쉘 입자들의 양은 유전체 조성물의 구성(make-up) 및 이를 제조하기 위한 방법에 따라서, 그리고 소성 조건들에 따라서 적절하게 제어될 수 있다는 점이 주목되어야 한다. 예를 들어, 그것은 시재료 파우더에 큰 입자 크기를 갖는 입자들을 배합시킴으로써 특정 코어-쉘 입자들의 형성을 촉진시키는 것이 가능하다. 더욱이, 그것은 유전체 조성물이 고밀화 세라믹이 될 경우들에 대해 소성 온도를 감소시킴으로써 특정 코어-쉘 입자들을 형성하는 것이 가능하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 특정 코어-쉘 입자들을 함유하고 그 결과 DC 바이어스가 인가될 때의 DC 바이어스 저항률 및 유전율을 현저하게 개선하고, 또한 고온 부하 수명을 개선하는 효과를 증명한다. 게다가, 본 실시예의 형태에 따른 유전체 조성물(300)을 포함하는 유전체 소자, 전자 부품 및 적층 전자 부품은 높은 정격 전압을 갖는 전원 공급 회로 등등에서 유리하게 사용된다. 더욱이, 유전체 조성물(300)에서 입자들의 총 수에 대한 특정 코어-쉘 입자들의 비율(특정 코어-쉘 입자들의 수/입자들의 총 수)은 바람직하게는 적어도 0.01이다.

한편, 특정 코어-쉘 입자들이 포함되지 않으면, DC 바이어스가 인가될 때의 DC 바이어스 저항률 및 유전율의 감소, 및/또는 고온 부하 수명의 감소가 존재한다.

그 다음, 코어 부분(8)에 의해 점유되는 단면적 및 쉘 부분(9)에 의해 점유되는 단면적은 상술한 관측 필드에서 계산된다. 상기 단면적들을 획득하기 위한 방법에 관해 특별한 제한은 없다. 예를 들어, 상기 단면적들은 원소 매핑 이미지가 이미지 처리를 받게 하고, 단면적이 획득될 면적 영역을 선택하고, 그러한 영역을 점유하는 픽셀들의 수를 카운트하고, 픽셀 당 면적을 곱함으로써 계산될 수 있다.

본 실시예의 형태에 따른 유전체 조성물(300)에 함유되는 코어-쉘 구조를 갖는 입자들(30)은 S1:S2 = 1:99 내지 20:80인 것이 바람직하며, 여기서 S1은 코어 부분(8)에 의해 점유되는 평균 단면적이고 S2는 쉘 부분(9)에 의해 점유되는 평균 단면적이다. 코어 부분(8)에 의해 점유되는 평균 단면적이 코어-쉘 입자들(30) 각각에 함유되는 코어 부분들(8)의 단면적들의 평균이라는 점이 주목되어야 한다. 더욱이, 쉘 부분(9)에 의해 점유되는 단면적은 코어-쉘 구조를 갖는 입자들(30) 각각에 함유되는 각각의 쉘 부분(9)의 단면적들의 평균이다.

본 실시예의 형태에 따른 유전체 조성물(300)은 S1:S2 = 1:99 내지 20:80인 것이고, 그 결과로서 DC 바이어스 저항률 및 고온 부하 수명을 추가로 개선하는 것이 가능하다.

S1:S2는 유전체 조성물(300)의 구성 및 이를 제조하기 위한 방법, 및 또는 소성 조건들에 따라 적절하게 제어될 수 있다는 점이 주목되어야 한다. 예를 들어, 시재료 파우더에 큰 입자 크기를 갖는 입자들을 배합시킴으로써, 그것은 S1:S2에서 S1을 증가시키는 것이 가능하다. 더욱이, 유전체 조성물(300)이 고밀화 세라믹이 될 경우들에 대해 소성 온도를 감소시킴으로써 S1:S2에서 S1을 증가시키는 것이 가능하다.

본 실시예의 형태에 따른 유전체 조성물(300)의 코어 부분들(8)의 단면적들의 총합은 유전체 조성물(300) 전체의 단면적에 대해 0.1% 내지 15%인 것이 더 바람직하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 코어 부분들(8)의 단면적들의 총합이 유전체 조성물(300) 전체의 단면적에 대해 0.1% 내지 15%인 것이고, 그 결과로서 DC 바이어스 저항률 및 고온 부하 수명을 추가로 개선하는 것이 가능하다.

코어 부분들(8)의 단면적들의 총합은 유전체 조성물(300)의 구성 및 이를 제조하기 위한 방법, 및 또는 소성 조건들에 따라 적절하게 제어될 수 있다는 점이 주목되어야 한다. 예를 들어, 시재료 파우더에 큰 입자 크기를 갖는 입자들을 배합시킴으로써, 코어 부분들(8)의 단면적들의 총합을 증가시키는 것이 가능하다. 더욱이, 유전체 조성물(300)이 고밀화 세라믹이 될 경우들에 대해 소성 온도를 감소시킴으로써 코어 부분들(8)의 단면적들의 총합을 증가시키는 것이 가능하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 0.125≤α≤2.00인 것이 바람직하며, 여기서 α는 Sr에 대한 Bi의 몰비(Bi/Sr)이다.

본 실시예 형태에 따른 유전체 조성물(300)은 0.125≤α≤2.00을 만족시키고, 따라서 DC 바이어스가 인가될 때의 유전율을 개선하는 것이 가능하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Yb, Ba, Ca, Mg 및 Zn(또한 "제1 보조 성분"으로서 아래에 지칭됨) 중에서 선택되는 적어도 하나를 함유하는 것이 바람직하다. 본 실시예의 형태에 따른 유전체 조성물(300)에 함유되는 제1 보조 성분의 양은 Ti 함유량을 100 몰부로 취할시, 1.0 몰부 내지 15 몰부인 것이 더 바람직하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 상술한 제1 보조 성분을 함유하고, 그 결과로서 DC 바이어스 특성들이 개선될 수 있다. 여기서, 본 응용에 따른 DC 바이어스 특성들은 DC 바이어스가 비 인가될 때 및 그것이 인가될 때의 유전율의 변화의 비율을 계산함으로써 획득된다. DC 바이어스 특성들에 대한 더 작은 절대값이 바람직하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 Li(또한 "제2 보조 성분"으로서 아래에 지칭됨)를 함유하는 것이 바람직하다. 본 실시예의 형태에 따른 유전체 조성물(300)에 함유되는 제2 보조 성분의 양은 Ti 함유량을 100 몰부로 취할시, 0.1 몰부 내지 5.0 몰부인 것이 더 바람직하다.

본 실시예의 형태에 따른 유전체 조성물(300)은 상술한 제2 보조 성분을 함유하고, 그 결과로서 DC 바이어스 저항률 및 고온 부하 수명이 개선될 수 있다.

도 2에 도시된 적층 세라믹 커패시터(200)를 제조하는 방법의 일 예가 아래에 설명될 것이다.

본 실시예의 형태 따른 적층 세라믹 커패시터(200)를 제조하기 위한 방법에 관해 특별한 제한은 없다. 예를 들어, 그것은 종래의 적층 세라믹 커패시터와 동일한 방식으로, 즉 페이스트를 이용하는 통상의 시트 방법 또는 인쇄 방법을 사용하여 그린 칩을 제조하고, 그린 칩을 소성하고 그 다음 외부 전극들을 인쇄 또는 전사하고 그 다음 소성함으로써 제조될 수 있다.

유전체 세라믹 층들에 대한 페이스트의 유형에 관해 특별한 제한은 없다. 예를 들어, 상기 페이스트는 유전체 시재료(starting material) 및 유기 비히클의 혼합물을 포함하는 유기 페인트일 수 있거나, 그것은 유전체 시재료 및 수성 비히클의 혼합물을 포함하는 수성 페인트일 수 있다.

유전체 시재료에 대해, 그것은 상술한 유전체 조성물, 예를 들어 Bi, Na, Sr, Ti, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Yb, Ba, Ca, Mg, Zn 및 Li로 구성되는 그룹으로부터 선택되는 금속의 산화물, 또는 그들의 혼합물에 함유되는 금속을 사용하는 것이 가능하거나, 복합 산화물이 사용될 수 있다. 게다가, 유전체 시재료는 소성의 결과로서 상술한 산화물들 또는 복합 산화물들을 형성하는 다양한 유형들의 화합물들, 예를 들어 탄산염들, 수산염들, 질산염들, 수산화물들 및 유기금속 화합물들 등으로부터 적절하게 선택될 수 있고 이들은 사용을 위해 혼합될 수 있다.

유전체층들을 위한 페이스트가 유기 페인트인 경우, 유전체 시재료 및 바인더 등등이 유기 용매에 용해되는 유기 비히클이 혼합되어야 한다. 유기 비히클에 사용되는 바인더에 관해 특별한 제한은 없고, 그것은 다양한 종래의 바인더들 예컨대 에틸 셀룰로오스 및 폴리비닐 부티랄로부터 적절하게 선택될 수 있다. 더욱이, 유기 비히클에 사용되는 유기 용매에 관해 특별한 제한은 없고, 그것은 사용되는 방법, 즉 인쇄 방법 또는 시트 방법 등에 따라, 다양한 유형들의 유기 용매들 예컨대 테르피네올, 부틸 카르비톨, 아세톤 및 톨루엔으로부터 적절하게 선택될 수 있다.

더욱이, 유전체층들을 위한 페이스트가 수성 페인트인 경우, 유전체 시재료 및 수용성 바인더와 분산제 등이 물에 용해된 수성 비히클이 혼합되어야 한다. 수성 비히클에 사용되는 수용성 바인더에 관해 특별한 제한은 없고, 상기 수용성 바인더는 다양한 유형들의 바인더들 예컨대 폴리비닐 알콜, 셀룰로오스 및 수용성 아크릴 수지로부터 적절하게 선택될 수 있다.

내부 전극층들을 위한 페이스트는 Au, Pt, Ag, Ag-Pd 합금, Cu 또는 Ni와 같은 금속들을 포함하는 도전성 재료, 또는 소성 이후 도전성 재료를 형성하는 다양한 유형들의 산화물, 유기금속 화합물들, 수지산염들 등을 상술한 유기 비히클 또는 수성 비히클과 혼합함으로써 제조된다. 외부 전극들을 위한 페이스트는 내부 전극들을 위한 페이스트와 동일한 방식으로 제조될 수 있다.

유기 비히클이 상술한 페이스트들을 제조하기 위해 사용되는 경우, 상기 유기 비히클의 함유량에 관해 특별한 제한은 없다. 예를 들어, 바인더는 대략 1 중량% 내지 5 중량%의 양으로 존재할 수 있고 유기 용매는 대략 10 중량% 내지 50 중량%의 양으로 존재할 수 있다. 더욱이, 페이스트들은 필요에 따라, 다양한 유형들의 분산제들, 가소제들, 유전체들, 및 절연체들 등으로부터 선택되는 첨가제들을 함유할 수 있다. 이들 첨가제들의 총 함유량은 10 중량%보다 크지 않은 것이 바람직하다.

인쇄 방법이 사용되는 경우, 유전체층들을 위한 페이스트 및 내부 전극층들을 위한 페이스트는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate(PET)) 등등으로 이루어지고 미리 결정된 형상으로 절단되는 기판 상에 층들로 인쇄되며, 그 이후에, 그들은 그린 칩을 형성하기 위해 기판으로부터 박리된다. 더욱이, 시트 방법이 사용되는 경우, 그린 시트는 유전체층들을 위한 페이스트를 사용하여 형성되고, 내부 전극층들을 위한 페이스트는 그린 시트 상에 인쇄되며, 그 이후에, 그린 시트들은 박리되고, 스택되고 절단되어 그린 칩을 형성한다.

그린 칩이 소성되기 전에, 탈지 처리(debinding treatment)가 수행된다. 탈지 처리의 조건들에 관해 특별한 제한은 없고, 그것은 통상적인 조건들 하에서 수행되어야 한다.

탈지 처리는 Cu 또는 Cu 합금과 같은 베이스 금속(base metal) 단독으로 또는 베이스 금속을 포함하는 합금이 내부 전극층들의 도전성 재료를 위해 사용되는 경우 환원성 분위기 하에서 수행되는 것이 바람직하다. 환원성 분위기의 유형들에 관해 특별한 제한은 없고, 그것은 그중에서도 가습된 N₂ 가스 또는 가습된 N₂ 및 H₂를 포함하는 혼합 가스를 사용하는 것이 가능하다.

탈지 처리에서 온도 증가율, 유지 온도 및 온도 유지 시간에 관해 특별한 제한은 없다. 온도 증가율은 바람직하게는 0.1℃/hr 내지 100℃/hr이고 더 바람직하게는 1℃/hr 내지 10℃/hr이다. 유지 온도는 바람직하게는 200℃ 내지 500℃이고 더 바람직하게는 300℃ 내지 450℃이다. 온도 유지 시간은 바람직하게는 1시간 내지 48시간이고 더 바람직하게는 2시간 내지 24시간이다. 바인더 성분과 같은 유기 성분은 바람직하게는 탈지 처리에 의해 약 300 ppm에 이르기까지 제거되고, 더 바람직하게는 약 200 ppm에 이르기까지 제거된다.

그린 칩이 커패시터 소자 본체를 획득하기 위해 소성될 때의 분위기는 내부 전극층들을 위한 페이스트의 도전성 재료의 유형에 따라 적절히 결정되어야 한다.

Cu 또는 Cu 합금과 같은 베이스 금속 단독으로 또는 베이스 금속을 포함하는 합금이 내부 전극층들을 위한 페이스트에서 도전성 재료로 사용되는 경우, 소성 분위기에서의 산소 분압은 10^-6 atm 내지 10^-8 atm으로 설정되는 것이 바람직하다. 산소 분압을 10^-8 atm 이상으로 설정함으로써, 유전체층들을 형성하는 성분들의 열화를 제한하고 저항률의 감소를 제한하는 것이 가능하다. 더욱이, 산소 분압을 10^-6 atm 이하로 설정함으로써, 내부 전극층들의 산화를 제한하는 것이 가능하다.

더욱이, 소성 동안의 유지 온도는 900℃ 내지 1400℃이고, 바람직하게는 900℃ 내지 1100℃이고, 더 바람직하게는 950℃ 내지 1050℃이다. 유지 온도를 900℃ 이상으로 설정함으로써, 이것은 소성으로 인해 치밀화가 적절하게 좀 더 진행하도록 만든다. 더욱이, 유지 온도가 1100℃ 이하로 설정되는 경우, 이것은 내부 전극층들을 형성하는 다양한 재료들의 확산 및 내부 전극층들의 이상 소결(abnormal sintering)을 억제하는 것을 용이하게 한다. 내부 전극층들의 이상 소결을 억제함으로써, 이것은 내부 전극들의 파손(breakage)을 방지하는 것을 용이하게 한다. 내부 전극층들을 형성하는 다양한 재료들의 확산을 억제함으로써, 이것은 DC 바이어스 특성들의 열화를 방지하는 것을 용이하게 한다.

더욱이, 소성 분위기에 관해 특별한 제한은 없다. 소성 분위기는 내부 전극층들의 산화를 제한하기 위해 환원성 분위기인 것이 바람직하다. 분위기 가스에 관해 특별한 제한은 없다. 가습된 N₂ 및 H₂를 포함하는 혼합 가스가 예를 들어, 분위기 가스로 사용되는 것이 바람직하다. 더욱이, 소성 시간에 관해 특별한 제한은 없다.

어닐링(재산화)은 본 실시예의 형태에 따른 적층 세라믹 커패시터의 제조 동안에 소성 이후에 수행될 수 있다. 어닐링은 통상 조건들 하에서 수행되어야 한다. 어닐링 분위기에 관해 특별한 제한은 없다. 유전체층들이 산화되고 내부 전극층들이 산화되지 않는 분위기가 바람직하다. 가습된 N₂ 가스 또는 가습된 N₂ 및 H₂ 등을 포함하는 혼합 가스가 예를 들어 사용될 수 있다.

웨터(wetter) 등등이 상술한 탈지 처리, 소성 및 어닐링에서 N₂ 가스 또는 N₂ 및 H₂ 등을 포함하는 혼합 가스를 가습하기 위해 사용되어야 한다. 이러한 경우, 수온은 바람직하게는 약 20℃ 내지 90℃이다.

탈지 처리, 소성 및 어닐링은 연속적으로 또는 독립적으로 수행될 수 있다. 이들 공정들이 연속적으로 수행되는 경우, 다음 절차들, 즉 탈지 처리가 수행되고, 그 이후 분위기가 냉각 없이 개질되고 그 다음, 소성이 온도를 소성을 위한 유지 온도로 상승시킴으로써 수행되는 것이 바람직하다. 한편, 이들 공정들이 독립적으로 수행되는 경우, 다음 절차들, 즉 소성 동안에 온도가 탈지 처리를 위한 유지 온도로 N₂ 가스 분위기 하에서 상승되고, 그 이후 분위기가 개질되고 온도 증가가 추가로 계속되고, 그 다음, 소성 이후 냉각이 탈지 처리를 위한 유지 온도로 수행되고, 그 이후 분위기가 N₂ 가스 분위기로 다시 한번 개질되고 냉각이 추가로 계속되는 것이 바람직하다. 상술한 N₂ 가스는 가습될 수 있거나 그렇지 않을 수 있다는 점이 주목되어야 한다.

이러한 방식으로 획득되는 커패시터 소자 본체의 단부 표면들은 예를 들어 배럴 연마 또는 샌드블래스팅에 의해 연마되고, 외부 전극들을 위한 페이스트가 그 상에 인쇄 또는 전사되고, 소성이 수행되고 외부 전극들이 형성된다. 외부 전극들을 위한 페이스트는 예를 들어, N₂ 및 H₂를 포함하는 가습된 혼합 가스 하에서 약 10분 내지 1시간 동안 600℃ 내지 800℃에서 소성되는 것이 바람직하다. 그 다음, 코팅층이 필요에 따라, 외부 전극 표면 상에 도금 등등에 의해 형성된다. 도 2에 도시된 적층 세라믹 커패시터(200)는 상술한 방법에 의해 제조될 수 있다.

더욱이, 도 1에 도시된 세라믹 커패시터(100)는 세라믹 커패시터를 제조하는 종래의 방법을 사용하여 제조될 수 있다.

본 발명의 실시예의 형태에 따른 세라믹 커패시터 및 적층 세라믹 커패시터가 위에서 설명되었다. 본 발명에 따른 유전체 조성물은 높은 DC 바이어스가 인가될 때 높은 유전율, 및 또한 높은 저항률 및 높은 신뢰성을 동시에 제공하므로, 상기 유전체 조성물은 예를 들어, 비교적 높은 정격 전압을 갖는 중 전압 및 고 전압 커패시터들에 대해 유리하게 사용될 수 있다.

더욱이, 본 발명은 상술한 실시예의 형태들에 제한되지 않는다. 예를 들어, 본 발명에 따른 유전체 조성물을 포함하는 유전체층은 또한 반도체 디바이스를 위한 유전체 소자 등등으로 사용될 수 있다. 더욱이, 본 발명에 따르면, 종래의 구성은 유전체 조성물의 구성과는 별도로, 자유롭게 사용될 수 있다. 더욱이, 하소된(calcined) 파우더는 예를 들어, 세라믹 커패시터가 제조될 때 수열 합성법과 같은 공지된 방법에 의해 제조될 수 있다.

본 발명에 따른 유전체 소자, 전자 부품 및 적층 전자 부품은 비교적 높은 정격 전압이 인가되는 곳(location)에서 유리하게 사용된다. 예를 들어, 그들은 DC-DC 컨버터 또는 AC-DC 인버터 등과 같은, 높은 정격 전압을 갖는 전원 공급 회로에서 유리하게 사용될 수 있다.

본 발명은 8 kV/mm의 DC 바이어스가 인가된 상태에서 800 이상의 유전율, 예를 들어, 1 x 10¹² Ω㎝ 이상의 DC 바이어스 저항률, 및 50 V/㎛의 DC 전압이 150℃에서 인가될 때 20시간 이상의 고온 부하 수명을 동시에 갖는 유전체 조성물, 및 또한 상기 유전체 조성물을 이용하는 유전체 소자, 전자 부품 및 적층 전자 부품을 제공하는 것을 가능하게 한다.

게다가, 본 발명에 따른 유전체 소자, 전자 부품 및 적층 전자 부품은 또한 높은 DC 바이어스가 인가될 때 높은 유전율이 필요한 회로 보호를 위한 평활 커패시터 또는 스너버 커패시터(snubber capacitor)에서 사용된다.

게다가, 본 발명에 따른 유전체 조성물은 납을 함유하지 않는다. 따라서, 본 발명의 유전체 조성물, 유전체 소자, 전자 부품 및 적층 전자 부품은 또한 환경적 관점에서 더 우수하다.

[예시적 실시예들]

본 발명은 예시적 실시예들 및 비교 예들의 도움으로 더 상세히 아래에 설명될 것이다. 그러나, 본 발명은 다음 예시적 실시예들에 의해 제한되지 않는다.

(예시적 실시예들 1 내지 19 및 비교 예들 1 내지 3)

다음 파우더들이 시재료들로서 준비되었다: 비스무트 산화물(Bi₂O₃), 탄산 나트륨(Na₂C0₃), 탄산 스트론튬(SrCO₃), 탄산 바륨(BaCO₃), 탄산 칼슘(CaCO₃), 탄산 마그네슘(MgCO₃), 산화 아연(ZnO), 란탄 수산화물(La(OH)₃), 산화 네오디뮴(Nd₂0₃), 산화 사마륨(Sm₂0₃), 산화 가돌리늄(Gd₂0₃) 및 산화 티타늄(Ti0₂).

상술한 시재료 파우더들은 소성된 유전체 조성물들(소결체들)이 Sr, Na, Bi 및 Ti를 함유하는 페로브스카이트 조성물을 형성한 그러한 방식으로 칭량되었다.

그 다음, 칭량된 시재료 파우더들은 혼합물들을 획득하기 위해 볼 밀을 사용하여 습식 혼합되었고, 그 이후 최종 혼합물들이 하소된 재료를 획득하기 위해 750℃ 내지 850℃에서 공기 하에서 2시간 동안 하소되었다. 그 다음, 최종 하소된 재료는 하소된 파우더들을 획득하기 위해 볼 밀을 사용하여 습식 분쇄되었다.

그 다음, 유기 용매 및 유기 비히클이 하소된 파우더들에 첨가되었고, 재료가 볼 밀을 사용하여 습식 혼합되었고 유전체층들을 위한 페이스트가 제조되었다. 동시에, Ag 파우더, Ag-Pd 합금 파우더 또는 Cu 파우더가 도전성 재료 파우더로서 유기 비히클과 혼합되었고, Ag, Ag-Pd 합금 또는 Cu를 포함하는 내부 전극층들을 위한 다양한 페이스트들이 제조되었다. 그 다음, 유전체층들을 위한 페이스트가 시트 성형 방법에 의해 시트들로 성형되었고 세라믹 그린 시트들이 획득되었다.

내부 전극층들을 위한 페이스트는 내부 전극층들을 인쇄하기 위해 스크린 인쇄에 의해 세라믹 그린 시트들 상에 코팅되었다. 그 다음, 내부 전극층들이 인쇄되었던 세라믹 그린 시트들이 스택되었고, 그 이후 그들은 블록들로 절단되었고, 이에 의해 적층 그린 칩들이 제조되었다. 적층 그린 칩들은 약 300 ppm에 이르기까지 유기 성분을 제거하기 위해 300℃ 내지 500℃에서 탈지를 받았다. 탈지 이후, 소성은 900℃ 내지 1400℃의 소성 온도에서 분위기 하에서 또는 환원성 분위기 하에서 수행되었다. 소성 시간은 적절하게 변화되었다. 가습된 N₂ 및 H₂를 포함하는 혼합 가스는 소성이 환원성 분위기 하에서 수행된 때 분위기 가스로 사용되었다. 소성 이후, 내부 전극들의 노출 표면들은 연마되었고, 도전성 재료로서 Ag 또는 Cu를 갖는 외부 전극들을 위한 페이스트가 거기에 도포되었고, 적층 세라믹 커패시터들이 획득되었다.

최종 적층 세라믹 커패시터들의 크기는 3.2 mm x 1.6 mm x 0.6 mm이었고, 유전체층들의 두께는 20 ㎛이었고, 내부 전극층들의 두께는 1.5 ㎛이었다. 4개의 유전체층들이 내부 전극층들 사이에 개재되었다.

소성된 적층 그린 칩들의 유전체층들이 용매에 의해 용해되었고 ICP 광 방출 분광법에 의해 분석되는 경우, Bi에 대한 Sr의 몰비가 표 1에 제시된 값들과 동일한 것으로 확인되었다는 점이 주목되어야 한다.

내부 전극들의 교차점에서의 단면이 절단되었고, 그러한 단면에서 유전체층들의 결정 구조가 XRD 측정 장치(SmartLab; Rigaku Corporation)를 이용하는 X-레이 회절에 의해 측정 및 분석되었다. 그 결과, 유전체층들이 페로브스카이트 결정 구조를 가졌다는 것이 확인되었다.

그 다음, 적층 세라믹 커패시터로부터 절단된 단면들은 단면 관측을 위한 샘플들을 제조하기 위해 갈륨 이온 빔에 의해 플레이트들(flakes)로 절단되었다.

단면 관측을 위한 최종 샘플들이 스캐닝 투과 전자 현미경(scanning transmission electron microscopy(STEM); JEM-2100F; JEO1)에 의해 입자들에 대해 관측되었고, 관측 필드에 존재하는 코어-쉘 입자들이 식별되었다. 게다가, 에너지 분산형 X-레이 분광법(energy dispersive X-ray spectroscopy(EDS))이 동일한 관측 필드에서 수행되었고, 코어 부분에 존재하는 Bi 함유량이 쉘 부분에 존재하는 Bi 함유량의 적어도 1.2배인 코어-쉘 입자들(특정 코어-쉘 입자들)이 STEM에 의해 식별되는 코어-쉘 입자들에 존재하였는지 확인되었다. 관측 필드의 크기는 5 ㎛ x 5 ㎛이었고 관측 필드의 배율은 40,000배 이였다는 점이 주목되어야 한다. 더욱이, 복수의 관측 필드들이 설정되었다.

구체적으로, 조성 분석은 STEM에 의해 식별되는 코어-쉘 입자들의 코어 부분의 적어도 10개의 포인트들에서 수행되었고, 각각의 포인트에서의 평균 Bi 함유량이 코어 부분에 존재하는 Bi 함유량으로서 취해졌다. 조성 분석은 또한 쉘 부분의 적어도 10개의 포인트들에서 동일한 방식으로 수행되었고, 각각의 포인트에서의 평균 Bi 함유량이 쉘 부분에 존재하는 Bi 함유량으로서 취해졌다. 그 다음, 코어 부분에 존재하는 Bi 함유량 및 쉘 부분에 존재하는 Bi 함유량이 비교되었다. 코어 부분에 존재하는 Bi 함유량이 쉘 부분에 존재하는 Bi 함유량의 적어도 1.2배인 코어-쉘 입자들(특정 코어-쉘 입자들)이 존재하였는지 확인되었다. 이후에 설명될 예시적 실시예들 1 내지 19에서, 관측 필드 내의 총 입자들의 수에 대한 특정 코어-쉘 입자들의 수의 비율이 0.01 이상이었다는 점이 주목되어야 한다.

예시적 실시예들에서, 특정 코어-쉘 입자들은 특정 코어-쉘 입자들이 관측 필드에 존재하지 않았던 경우 유전체 조성물 전체에 존재하지 않았다고 가정되었다는 점이 주목되어야 한다. 더욱이, 코어 부분들 및 S1, S2(이후에 설명됨)의 단면적의 총 비율은 특정 코어-쉘 입자들이 부재하였던 비교 예들에 대해 계산되지 않았다.

게다가, 코어 부분(S1)의 평균 단면적 및 쉘 부분(S2)의 평균 단면적이 STEM에 의해 식별되는 코어-쉘 입자들에서 측정되었고, S1:S2가 계산되었다. 게다가, 총 코어 부분들의 단면적 및 유전체 조성물 전체의 단면적이 측정되었고, 코어 부분들의 단면적의 총 비율이 계산되었다. 각각의 영역의 면적은 각각의 영역의 픽셀들의 수를 카운트하고 각각의 영역의 픽셀들의 수에 픽셀 당 면적을 곱함으로써 계산되었다는 점이 주목되어야 한다.

획득된 적층 세라믹 커패시터의 유전율(ε1)(단위 없음)은 디지털 LCR 미터(Hewlett-Packard; 4284A)를 사용하여, 25℃의 실온, 주파수 1 kHz, 입력 신호 레벨(측정 전압) 1.0 Vrms, 및 적층 세라믹 커패시터의 전극들 사이의 거리 및 전극들의 유효 표면적의 조건들로부터 측정된 커패시턴스로부터 계산되었다.

적층 세라믹 커패시터의 유전율(ε2)(단위 없음)은 DC 바이어스 발생기(GLASSMAN HIGH VOLTAGE; WX10P90)가 디지털 LCR 미터(Hew1ett-Packard; 4284A)에 연결되었고 8 V/㎛의 DC 바이어스가 적층 세라믹 커패시터 샘플들에 인가된 동안에, 25℃의 실온, 주파수 1 kHz, 및 입력 신호 레벨(측정 전압) 1.0 Vrms, 전극들의 유효 면적들, 전극들 사이의 거리, 및 진공 유전율의 조건들로부터 측정되는 커패시턴스로부터 계산되었다. 유전율(ε2)에 대한 더 높은 값이 바람직하였고, 800 이상의 값이 본 예시적 실시예들에서 양호한 것으로 간주되었다.

DC 바이어스 특성들은 유전율(ε1) 및 유전율(ε2)을 사용하는 다음 식 (1)에 의해 계산되었다. 예시적 실시예들에서, -30% 내지 +30%의 DC 바이어스 특성들이 양호한 것으로 간주되었다.

DC 바이어스 특성들 (%) = 100 x (ε2-ε1) /ε1... 식 (1)

DC 바이어스가 인가된 때의 저항률(DC 바이어스 저항률(ρ_DC))(단위들 Ω㎝)은 디지털 초고저항 미터(ADVANTEST; R8340A)를 사용하여, 8 V/㎛의 DC 바이어스가 적층 세라믹 커패시터 샘플에 1분 동안 인가된 때의 절연 저항, 전극들의 유효 표면적, 및 전극들 사이의 거리로부터 계산되었다. DC 바이어스 저항률(ρ_DC)에 대한 더 높은 값이 바람직하였고, 1.0 x 10¹² Ω㎝ 이상의 값이 본 예시적 실시예들에서 양호한 것으로 간주되었다.

고온 부하 수명은 150℃의 주변 온도에서 50 V/㎛의 전계 하에서 DC 전압 인가의 상태를 유지하고, 수명을 측정함으로써, 항온조 및 디지털 초고저항 미터(ADVANTEST; R8340A)를 사용하여 평가되었다. 본 예시적 실시예들에서, 수명은 DC 전압의 인가의 시작으로부터 절연 저항이 한 자릿수로 떨어질 때까지의 시간으로 정의되었다. 더욱이, 이러한 평가는 10개의 적층 세라믹 커패시터 샘플들에 대해 수행되었고 그 평균값이 고온 부하 수명으로 취해졌다. 20시간 이상의 값이 본 예시적 실시예들에서 양호한 것으로 간주되었다.

8 V/㎛의 DC 바이어스 전압이 인가된 때의 유전율(ε1), 유전율(ε2), ε1 및 ε2로부터 계산되는 DC 바이어스 특성들, 8 V/㎛의 DC 바이어스가 인가된 때의 DC 바이어스 저항률(ρ_DC), 및 예시적 실시예들 및 비교 예들의 고온 부하 수명이 표 1에 제시된다.

0은 코어 부분에 존재하는 Bi의 함유량이 쉘 부분에 존재하는 Bi의 함유량의 적어도 1.2배인 코어-쉘 구조를 갖는 입자들이 포함되는 경우들을 나타내기 위해 사용되고, X는 그러한 입자들이 포함되지 않은 경우들을 나타내기 위해 사용된다는 점이 주목되어야 한다.

더욱이, DC 바이어스 저항률(ρ_DC)의 열(co1umn)에 대한 표의 값들은 색인된다. 예를 들어, 1.0 x 10¹³ Ω㎝은 1.0E + 13으로 나타낸다.

코어 부분에 존재하는 Bi의 함유량이 쉘 부분에 존재하는 Bi의 함유량의 적어도 1.2배인 코어-쉘 구조를 갖는 입자들을 포함하는 예시적 실시예들 1 내지 19에 따른 유전체 조성물들은 8 V/㎛의 DC 바이어스가 인가된 때 800 이상의 유전율(ε2), 1.0 x 10¹² Ω㎝ 이상의 DC 바이어스 저항률, 및 20시간 이상의 고온 부하 수명을 나타냈다는 점이 위의 표로부터 알 수 있다.

한편, 코어 부분에 존재하는 Bi의 함유량이 쉘 부분에 존재하는 Bi의 함유량의 적어도 1.2배인 코어-쉘 구조를 갖는 입자들을 포함하지 않는 비교 예들 1 내지 3에 따른 유전체 조성물들은 8 V/㎛의 DC 바이어스가 인가된 때 1.0 x 10¹² Ω㎝ 미만의 DC 바이어스 저항률, 및 20시간 미만의 고온 부하 수명을 나타냈다.

코어 부분들의 평균 단면적(S1) 및 쉘 부분들의 평균 단면적(S2)이 S1:S2 = 1:99 내지 20:80을 만족시킨 예시적 실시예들 2 내지 4 및 7 내지 19에 따른 유전체 조성물들은 8 V/㎛의 DC 바이어스가 인가된 때 5.0 x 10¹² Ω㎝ 이상의 DC 바이어스 저항률, 및 25시간 이상의 고온 부하 수명을 나타냈다. 즉, S1:S2가 상술한 범위에 있었던 예시적 실시예들 2 내지 4 및 7 내지 19에 따른 유전체 조성물들은 S1:S2가 상술한 범위 외부에 있었던 예시적 실시예들 1, 5 및 6에 따른 유전체 조성물들보다 더 양호한 DC 바이어스 저항률 및 고온 부하 수명을 달성하였다.

코어 부분들의 총 면적이 유전체 조성물 전체에 의해 점유되는 면적에 대해 0.1% 내지 15%를 구성한 예시적 실시예들 3, 4 및 7 내지 19에 따른 유전체 조성물들은 8 V/㎛의 DC 바이어스가 인가된 때 800 이상의 유전율(ε2), 1.0 x 10¹³ Ω㎝ 이상의 DC 바이어스 저항률, 및 30시간 이상의 고온 부하 수명을 나타냈고, 상기 유전체 조성물들은 또한 상술한 면적 비율이 상술한 범위 외부에 있었던 예시적 실시예들 1, 2, 5 및 6에 따른 유전체 조성물들과 비교하여 훨씬 더 양호한 DC 바이어스 저항률 및 고온 부하 수명을 달성하였다.

Sr에 대한 Bi의 몰비(α)가 0.125≤α≤2.00인 예시적 실시예들 2 내지 5 및 7 내지 19에 따른 유전체 조성물들은 8 V/㎛의 DC 바이어스가 인가된 때 1000 이상의 유전율을 나타냈고, 상기 유전체 조성물들은 상술한 범위 외부에 있었던 예시적 실시예들 1 및 6에 따른 유전체 조성물들보다 DC 바이어스가 인가된 때 더 높은 유전율을 달성하였다.

제1 보조 성분을 포함하는 예시적 실시예들 6 및 8 내지 19에 따른 유전체 조성물들은 8 V/㎛의 DC 바이어스가 인가된 때 -30% 내지 +30% 범위의 DC 바이어스 특성들을 나타냈고, 상기 유전체 조성물들은 제1 보조 성분을 포함하지 않았던 예시적 실시예들 1 내지 5 및 7과 비교하여 더 양호한 DC 바이어스 특성들을 달성하였다.

제2 보조 성분을 포함하는 예시적 실시예들 16 및 17에 따른 유전체 조성물들은 35시간 이상의 고온 부하 수명을 나타냈고, 상기 유전체 조성물들은 제2 보조 성분을 포함하지 않았던 예시적 실시예들 1 내지 15 및 18과 비교하여 더 양호한 고온 부하 수명을 달성하였다.

1... 유전체 본체
2, 3... 전극
5... 적층 본체
6A, 6B... 내부 전극층
7... 유전체층
11A, 11B... 단자 전극
8... 코어 부분
9... 쉘 부분
10... 입계
20... 단일-상 입자
30... 코어-쉘 입자
100... 세라믹 커패시터
200... 적층 세라믹 커패시터
300... 유전체 조성물

Claims

적어도 Bi, Na, Sr 및 Ti를 포함하는 페로브스카이트 결정 구조를 갖는 입자들을 포함하는 유전체 조성물로서,
상기 입자들 중 적어도 일부는 코어 부분 및 쉘 부분을 포함하는 코어-쉘 구조를 갖고;
상기 코어 부분에 존재하는 상기 Bi의 함유량은 상기 쉘 부분에 존재하는 상기 Bi의 함유량의 적어도 1.2배인 것을 특징으로 하는 유전체 조성물.
제1항에 있어서,
상기 유전체 조성물의 단면에서 S1:S2 = 1:99 내지 20:80이며, 여기서 S1은상기 코어 부분들의 평균 단면적이고 S2는 상기 쉘 부분들의 평균 단면적인 유전체 조성물.
제1항 또는 제2항에 있어서,
상기 코어 부분들의 총 단면적은 상기 유전체 조성물의 단면에서, 상기 유전체 조성물 전체에 대해 0.1% 내지 15%인 유전체 조성물.
제1항 또는 제2항에 있어서,
0.125≤α≤2.00이며, α는 상기 유전체 조성물에서 Sr에 대한 Bi의 몰비인 유전체 조성물.
제1항 또는 제2항에 있어서,
La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Yb, Ba, Ca, Mg 및 Zn 중에서 선택되는 적어도 하나를 포함하는 유전체 조성물.
제1항 또는 제2항에 따른 상기 유전체 조성물을 구비하는 유전체 소자.
제1항 또는 제2항에 따른 상기 유전체 조성물을 포함하는 유전체층을 구비하는 전자 제품.
제1항 또는 제2항에 따른 상기 유전체 조성물을 포함하는 유전체층과 내부 전극을 교대로 적층함으로써 형성되는 적층 부분을 갖는 적층 전자 부품.
제1항 또는 제2항에 기재된 유전체 조성물을 포함하는 디스크 형상의 유전체(1) 및 상기 유전체(1)의 양면에 형성되어 있는 한 쌍의 전극(2, 3)을 포함하는 단층 세라믹 커패시터(100).
제9항에 있어서, 상기 전극(2, 3)의 재료는 Cu를 포함하는 것을 특징으로 하는 단층 세라믹 커패시터(100).
적층 세라믹 커패시터(200)에 있어서,
제1항 또는 제2항의 유전체 조성물로 이루어지는 유전체층 (7)과 내부 전극층(6A, 6B)이 교대로 적층 구조를 가지는 커패시터 소자 본체(5), 및
소자 본체(5)의 내부에 교대로 배치된 내부 전극층(6A, 6B)과 각각 도통하고, 소자 본체(5)의 양단에 형성된 한 쌍의 단자 전극(11A, 11B)
을 포함하는 적층 세라믹 커패시터(200).
제11항에 있어서, 상기 내부 전극층(6A, 6B)의 재료는 Cu를 포함하는 것을 특징으로 하는 적층 세라믹 커패시터(200).
제11항에 있어서, 내부 전극층(6A, 6B)의 도전 재료로서 Cu 또는 Cu 합금의 비금속(base metal)을 사용되는 것을 특징으로 하는 적층 세라믹 커패시터(200).
제11항에 있어서, 상기 단자 전극(11A, 11B)은 Cu를 주성분으로 하는 도전 재료로 이루어지는 것을 특징으로 하는 적층 세라믹 커패시터(200).
적층 세라믹 커패시터(200)의 제조 방법에 있어서,
- 유전체층용 페이스트 및 내부 전극용 페이스트를 사용하는 시트법 또는 인쇄법을 이용하여 그린칩을 제조하는 단계로서, 상기 유전체층용 페이스트는 유전성 시재료와 유기 비히클의 혼합물을 포함하는 유기 페인트 또는 유전성 시재료 및 수성 비히클의 혼합물을 포함하는 수성 페인트인 단계,
- 탈지 처리를 수행하는 단계,
- 상기 그린칩을 소성하는 단계,
- 외부 전극들을 인쇄하거나 전사하는 단계, 및
- 소성하는 단계
를 포함하며,
상기 시재료는 소성된 유전체 조성물이 적어도 Bi, Na, Sr 및 Ti를 포함하는 페로브스카이트 결정 구조를 갖는 입자를 포함하는 방식으로 선택되며,
상기 입자들 중 적어도 일부는 코어 부분 및 쉘 부분을 포함하는 코어-쉘 구조를 갖고, 그리고
상기 코어 부분에 존재하는 상기 Bi의 함유량은 상기 쉘 부분에 존재하는 상기 Bi의 함유량의 적어도 1.2배인 것을 특징으로 하는 적층 세라믹 커패시터(200)의 제조 방법.
제15항에 있어서, 상기 내부 전극용 페이스트는 Au, Pt, Ag, Ag-Pd 합금, Cu 또는 Ni, 또는 소성 후에 도전 재료를 형성하는 각종 산화물의 금속을 포함하는 도전 재료, 유기금속 화합물, 수지산염을 상기 유기 비히클과 혼합하여 형성되고,
상기 내부 전극용 페이스트와 동일한 방식으로 외부 전극용 페이스트를 형성하는 것을 특징으로 하는 적층 세라믹 커패시터(200)의 제조 방법.