KR102102196B1 - 디스플레이 패널, 디스플레이 장치, 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법 및 디스플레이 패널을 제조하는 방법 - Google Patents
디스플레이 패널, 디스플레이 장치, 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법 및 디스플레이 패널을 제조하는 방법 Download PDFInfo
- Publication number
- KR102102196B1 KR102102196B1 KR1020187027645A KR20187027645A KR102102196B1 KR 102102196 B1 KR102102196 B1 KR 102102196B1 KR 1020187027645 A KR1020187027645 A KR 1020187027645A KR 20187027645 A KR20187027645 A KR 20187027645A KR 102102196 B1 KR102102196 B1 KR 102102196B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive line
- substrate
- display panel
- line layer
- Prior art date
Links
- 239000000565 sealant Substances 0.000 title claims abstract description 136
- 238000000034 method Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 171
- 239000010410 layer Substances 0.000 claims description 379
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 239000012812 sealant material Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 8
- 239000003566 sealing material Substances 0.000 description 17
- 239000011521 glass Substances 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 238000011867 re-evaluation Methods 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 239000005751 Copper oxide Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XHCLAFWTIXFWPH-UHFFFAOYSA-N [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[V+5].[V+5] XHCLAFWTIXFWPH-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910000410 antimony oxide Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910000416 bismuth oxide Inorganic materials 0.000 description 2
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 2
- 239000000292 calcium oxide Substances 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N iron oxide Inorganic materials [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 229910000464 lead oxide Inorganic materials 0.000 description 2
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 2
- 229910001947 lithium oxide Inorganic materials 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- NDLPOXTZKUMGOV-UHFFFAOYSA-N oxo(oxoferriooxy)iron hydrate Chemical compound O.O=[Fe]O[Fe]=O NDLPOXTZKUMGOV-UHFFFAOYSA-N 0.000 description 2
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 2
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 2
- SJLOMQIUPFZJAN-UHFFFAOYSA-N oxorhodium Chemical compound [Rh]=O SJLOMQIUPFZJAN-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 2
- CHWRSCGUEQEHOH-UHFFFAOYSA-N potassium oxide Chemical compound [O-2].[K+].[K+] CHWRSCGUEQEHOH-UHFFFAOYSA-N 0.000 description 2
- 229910001950 potassium oxide Inorganic materials 0.000 description 2
- 229910003450 rhodium oxide Inorganic materials 0.000 description 2
- 229910001952 rubidium oxide Inorganic materials 0.000 description 2
- CWBWCLMMHLCMAM-UHFFFAOYSA-M rubidium(1+);hydroxide Chemical compound [OH-].[Rb+].[Rb+] CWBWCLMMHLCMAM-UHFFFAOYSA-M 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- KKCBUQHMOMHUOY-UHFFFAOYSA-N sodium oxide Chemical compound [O-2].[Na+].[Na+] KKCBUQHMOMHUOY-UHFFFAOYSA-N 0.000 description 2
- 229910001948 sodium oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910001935 vanadium oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/28—Adhesive materials or arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Abstract
본 출원은 디스플레이 패널을 개시한다. 디스플레이 패널은 제1 기판; 제1 기판과 대면하는 제2 기판; 셀을 형성하기 위해 제1 기판 및 제2 기판을 함께 밀봉하는, 제1 기판과 제2 기판 사이의 실란트 층; 및 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 갖는 제1 전도성 라인 층을 포함한다. 제1 전도성 라인 층은 실란트 층과 접촉한다.
Description
본 발명은 디스플레이 기술에 관한 것이며, 더 구체적으로 디스플레이 패널, 디스플레이 장치, 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법 및 디스플레이 패널을 제조하는 방법에 관한 것이다.
LCD(liquid crystal display) 장치들 및 OLED(organic light-emitting diode) 디스플레이 장치들과 같은 디스플레이 장치들은 널리 사용되고 있다. 전형적으로, LCD(liquid crystal display) 장치는 서로 대면하는 대향 기판 및 어레이 기판을 포함한다. 박막 트랜지스터들, 게이트 라인들, 데이터 라인들, 픽셀 전극들, 공통 전극들, 및 공통 전극 라인들은 어레이 기판 및 대향 기판 상에 배치된다. 2개의 기판 사이에, 액정 재료가 주입되어 액정 층을 형성한다. 전형적으로, OLED(organic light-emitting diode) 디스플레이 장치는 서로 대면하는 대향 기판 및 어레이 기판을 포함한다. OLED(organic light-emitting diode) 디스플레이 장치에서의 어레이 기판은 애노드, 발광 층 및 캐소드를 포함한다. LED(liquid crystal display) 장치들 및 OLED(organic light-emitting diode) 디스플레이 장치들에서, 어레이 기판 및 대향 기판은 전형적으로 유리 프릿 밀봉 재료(glass frit seal material)와 같은 프레임 실란트를 사용하여 함께 밀봉된다.
일 양태에서, 본 발명은 제1 기판; 제1 기판과 대면하는 제2 기판; 셀을 형성하기 위해 제1 기판 및 제2 기판을 함께 밀봉하는, 제1 기판과 제2 기판 사이의 실란트 층; 및 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 포함하는 제1 전도성 라인 층을 포함하는 디스플레이 패널을 제공하며; 제1 전도성 라인 층은 실란트 층과 접촉한다.
선택적으로, 제1 전도성 라인 층은 디스플레이 패널의 주변 영역에 있고, 디스플레이 패널의 디스플레이 영역을 실질적으로 둘러싸고; 제1 기판 상의 실란트 층의 돌출부는 제1 전도성 라인 층의 돌출부를 실질적으로 덮는다.
선택적으로, 제1 기판 상의 제1 전도성 라인 층의 돌출부는 실질적으로 제1 전도성 라인 층의 길이를 따르는 임의의 지점에서 실란트 층의 돌출부의 중심에 있고, 제1 전도성 라인 층의 돌출부와 실란트 층의 돌출부는 중첩된다.
선택적으로, 디스플레이 패널은 드라이버 집적 회로 본딩 영역에 적어도 하나의 본딩 리드를 추가로 포함하고, 적어도 하나의 본딩 리드는 제1 전도성 라인 층에 전기적으로 연결된다.
선택적으로, 디스플레이 패널은 디스플레이 패널에서의 균열을 검출하도록 구성된 제2 연속 전도성 라인을 포함하는 제2 전도성 라인 층을 추가로 포함하고; 제2 전도성 라인 층은 디스플레이 패널의 주변 영역에 있고; 제1 기판 상의 실란트 층의 돌출부는 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않는다.
선택적으로, 제1 전도성 라인 층은 디스플레이 패널의 제1 영역을 둘러싸고; 제2 전도성 라인 층은 디스플레이 패널의 제2 영역을 둘러싸고; 제1 영역은 제2 영역 내에 있다.
선택적으로, 디스플레이 패널은 제1 전도성 라인 층의 2개의 단자에 각각 연결된 2개의 리드 와이어를 추가로 포함하고; 2개의 리드 와이어 각각은 제1 전도성 라인 층을 제2 전도성 라인 층에 전기적으로 연결한다.
선택적으로, 디스플레이 패널은 드라이버 집적 회로 본딩 영역에 2개의 본딩 리드를 추가로 포함하고, 2개의 본딩 리드는 제2 전도성 라인 층에 전기적으로 연결되고; 제1 전도성 라인 층은 2개의 리드 와이어 및 제2 전도성 라인 층을 통해 2개의 본딩 리드에 전기적으로 연결된다.
선택적으로, 제1 전도성 라인 층의 라인 폭은 실란트 층의 폭의 대략 1/200 내지 대략 1/50이고; 제1 전도성 라인 층의 라인 두께는 실란트 층의 두께의 대략 1/20 내지 대략 1/5이다.
선택적으로, 제1 전도성 라인 층의 라인 폭은 대략 2.5㎛ 내지 대략 10㎛의 범위에 있고; 제1 전도성 라인 층의 라인 두께는 대략 0.25㎛ 내지 대략 1㎛의 범위에 있다.
선택적으로, 제1 전도성 라인 층은 제2 기판에서 먼 실란트 층의 측면 상에 있다.
선택적으로, 디스플레이 패널은 유기 발광 다이오드 디스플레이 패널이고; 제1 기판은 제1 베이스 기판, 제1 베이스 기판 상의 게이트 절연 층, 제1 베이스 기판에서 먼 게이트 절연 층의 측면 상의 게이트 전극 층 및 게이트 절연 층에서 먼 게이트 전극 층의 측면 상의 층-간 유전체 층을 포함하고; 제1 전도성 라인 층은 층-간 유전체 층에 가까운 실란트 층의 측면 상에 있다.
선택적으로, 실란트 층은 프릿 밀봉 재료를 포함하는 프릿 밀봉 층이다.
선택적으로, 제1 기판 상의 제1 연속 전도성 라인의 돌출부는 구형파 패턴을 갖는다.
다른 양태에서, 본 발명은 본 명세서에 설명된 디스플레이 패널을 포함하는 디스플레이 장치를 제공한다.
다른 양태에서, 본 발명은 본 명세서에 설명된 디스플레이 패널의 실란트 층에서 균열을 검출하는 방법을 제공하고, 이 방법은 제1 연속 전도성 라인의 저항을 측정하는 단계를 포함하고; 임계 값보다 큰 저항은 실란트 층에서의 균열의 존재를 나타낸다.
다른 양태에서, 본 발명은 실란트 층; 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 포함하는 제1 전도성 라인 층을 포함하는 기판을 제공하며; 제1 전도성 라인 층은 실란트 층과 접촉한다.
선택적으로, 제1 전도성 라인 층은 기판의 주변 영역에 있고, 기판의 디스플레이 영역을 실질적으로 둘러싸고; 기판 상의 실란트 층의 돌출부는 제1 전도성 라인 층의 돌출부를 실질적으로 덮는다.
선택적으로, 기판은 기판 내의 균열을 검출하도록 구성된 제2 연속 전도성 라인을 포함하는 제2 전도성 라인 층을 추가로 포함하며; 제2 전도성 라인 층은 기판의 주변 영역에 있고; 기판 상의 실란트 층의 돌출부는 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않는다.
다른 양태에서, 본 발명은 디스플레이 패널을 제조하는 방법을 제공하고, 이 방법은 제1 기판을 형성하는 단계; 제2 기판을 형성하는 단계; 제2 기판 상에 실란트 재료 층을 형성하는 단계- 실란트 재료 층은 제2 기판의 주변 영역에 형성되고 제2 기판의 디스플레이 영역을 둘러싸고 있음 -; 제1 기판 상에 제1 연속 전도성 라인을 포함하는 제1 전도성 라인 층을 형성하는 단계- 제1 전도성 라인 층은 제1 기판의 주변 영역에 형성되고 제1 기판의 제1 영역을 둘러싸고 있음 -; 및 제1 기판 상에 실란트 재료 층을 접착시킴으로써, 디스플레이 패널의 디스플레이 영역을 밀봉하는 실란트 층을 형성하는 것에 의해, 제1 기판 및 제2 기판을 셀로 조립하는 단계를 포함하고; 제1 전도성 라인 층은 실란트 층과 접촉하도록 형성된다.
다음 도면들은 다양한 개시된 실시예들에 따른 예시적인 목적들을 위한 단지 예들일 뿐이고, 본 발명의 범위를 제한하고자 하는 것은 아니다.
도 1은 본 개시내용에 따른 일부 실시예에서의 디스플레이 패널의 평면도이다.
도 2는 도 1에서의 디스플레이 패널의 선 A-A'에 따른 단면도이다.
도 3은 도 1에서의 점선들에 의해 둘러싸인 영역의 줌-인 뷰이다.
도 4는 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 5는 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 6은 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 7은 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 1은 본 개시내용에 따른 일부 실시예에서의 디스플레이 패널의 평면도이다.
도 2는 도 1에서의 디스플레이 패널의 선 A-A'에 따른 단면도이다.
도 3은 도 1에서의 점선들에 의해 둘러싸인 영역의 줌-인 뷰이다.
도 4는 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 5는 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 6은 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
도 7은 본 개시내용에 따른 일부 실시예에서의 제1 전도성 라인 층의 패턴을 도시한 개략도이다.
본 개시내용은 이제 이하의 실시예들을 참조하여 보다 구체적으로 설명될 것이다. 일부 실시예들에 대한 이하의 설명들은 단지 예시 및 설명을 목적으로 본 명세서에 제시된 것임을 유의해야 한다. 이 설명은 총망라하려는 것으로도 개시된 정확한 형태로 제한하려는 것으로도 의도되지 않는다.
종래의 디스플레이 패널들에서, 실란트 층은 어레이 기판과 대향 기판을 함께 밀봉하여 셀을 형성한다. 실란트 층은 외부 산소 및 습기로부터 디스플레이 패널의 디스플레이 영역 내의 디스플레이 컴포넌트들을 절연시킨다. 전형적으로, 실란트 층은 높은 산소 저항성 및 내습성이 있는 유리 프릿 밀봉 재료로 만들어진다. 그러나, 유리 프릿 밀봉 재료는 많은 다른 실란트 재료와 마찬가지로, 균열되기 쉽고 다른 손상들을 입기 쉬운 취성(brittle) 재료이다. 종종, 실란트 층은 육안 검사로 쉽게 검출할 수 없는 마이크로-균열들을 포함한다. 마이크로-균열들은 실란트 층을 통해 신속하게 확산되어, 예를 들어, 제조 프로세스의 후반에 또는 소비자에 의한 사용 중에, 실란트 층의 전체 폭에 걸쳐 교차하는 균열을 형성할 수 있다. 종래의 검출 방법들 및 장치들은 실란트 층에서 이러한 마이크로-균열들을 검사하고 검출하는 효과적인 방법을 제공하지 않는다.
이에 따라, 본 개시내용은, 특히, 관련 기술분야의 제한들 및 단점들로 인한 문제들 중 하나 이상을 실질적으로 제거하는 디스플레이 패널, 디스플레이 장치, 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법 및 디스플레이 패널을 제조하는 방법을 제공한다. 하나의 양태에서, 본 개시내용은 디스플레이 패널을 제공한다. 일부 실시예에서, 디스플레이 패널은 제1 기판; 제1 기판과 대면하는 제2 기판; 셀을 형성하기 위해 제1 기판 및 제2 기판을 함께 밀봉하는, 제1 기판과 제2 기판 사이의 실란트 층; 및 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 갖는 제1 전도성 라인 층을 포함한다. 제1 전도성 라인 층은 실란트 층과 접촉한다.
본 명세서에 사용된 바와 같이, 용어 "주변 영역"은 신호들을 디스플레이 기판에 송신하기 위해 다양한 회로들 및 와이어들이 제공되는 영역을 지칭한다. 디스플레이 장치의 투명도를 증가시키기 위해, 디스플레이 장치의 투명하지 않은(non-transparent) 또는 불투명한 컴포넌트들(예를 들어, 배터리, 인쇄 회로 보드, 금속 프레임)은, 디스플레이 영역들보다는 주변 영역에 배치될 수 있다.
본 명세서에 사용된 바와 같이, 용어 "디스플레이 영역(display area)"은 이미지가 사실상 디스플레이되는 디스플레이 패널 또는 디스플레이 패널에서의 디스플레이 기판(예를 들어, 어레이 기판 또는 대향 기판)의 영역을 지칭한다.
본 명세서에 사용된 바와 같이, 용어 "둘러싸다(encircle)"는 "완전히 주위로 지나가는 것"을 의미한다. 둘러싸다라는 용어는 원을 형성하는 것을 포함할 수 있지만, 글자 뜻대로 원을 형성하는 것을 의미하는 것에 제한되는 것이 아니라, 주위에, 전체적으로 또는 부분적으로 에워싸는 둘레를 전체적으로 또는 부분적으로 형성하는 것 및/또는 둘러싸여 있는 것의 전체 또는 부분적 주변부 근방에 위치되는 것을 또한 포함할 수 있다.
도 1은 본 개시내용에 따른 일부 실시예에서의 디스플레이 패널의 평면도이다. 도 2는 도 1에서의 디스플레이 패널의 선 A-A'에 따른 단면도이다. 도 3은 도 1에서의 점선들에 의해 둘러싸인 영역의 줌-인 뷰이다. 도 1 내지 도 3을 참조하면, 일부 실시예에서의 디스플레이 패널은 제1 기판(1), 제1 기판(1)과 대면하는 제2 기판(2), 셀을 형성하기 위해 제1 기판(1) 및 제2 기판(2)을 함께 밀봉하는, 제1 기판(1)과 제2 기판(2) 사이의 실란트 층(3), 및 실란트 층(3)에서의 균열을 검출하도록 구성된 제1 전도성 라인 층(4)을 포함한다. 도 1에 도시된 바와 같이, 제1 전도성 라인 층(4)은 제1 연속 전도성 라인을 포함한다. 선택적으로, 제1 기판은 디스플레이 패널의 어레이 기판이고, 제2 기판은 디스플레이 패널의 대향 기판(예를 들어, 캡슐화 기판)이다. 선택적으로, 제2 기판은 디스플레이 패널의 어레이 기판이고, 제1 기판은 디스플레이 패널의 대향 기판(예를 들어, 캡슐화 기판)이다. 선택적으로, 디스플레이 패널은 유기 발광 다이오드 디스플레이 패널이다. 선택적으로, 디스플레이 패널은 액정 디스플레이 패널이다.
실란트 층(3)은 유리 프릿 밀봉 재료, 땜납 밀봉 재료, 글루 밀봉 재료, 접착제 밀봉 재료(예를 들어, 에폭시 밀봉 재료)와 같은 임의의 적합한 실란트 재료로 만들어질 수 있다. 실란트 층(3)은 유기 또는 무기 재료, 예를 들어 유리 또는 유기 접착제들을 함유할 수 있다. 실란트 층(3)을 만드는데 유용한 유리 재료들은 마그네슘 산화물, 칼슘 산화물, 바륨 산화물, 리튬 산화물, 나트륨 산화물, 칼륨 산화물, 바나듐 산화물, 아연 산화물, 텔루륨 산화물, 알루미늄 산화물, 실리콘 이산화물, 납 산화물, 주석 산화물, 인 산화물, 루테늄 산화물, 루비듐 산화물, 로듐 산화물, 산화제2철, 구리 산화물, 티타늄 산화물, 텅스텐 산화물, 비스무트 산화물, 안티몬 산화물 또는 이들의 조합들을 포함하지만, 이에 제한되는 것은 아니다. 선택적으로, 실란트 층(3)은 프릿 밀봉 재료를 갖는 프릿 밀봉 층이다. 선택적으로, 실란트 층(3)은 유리 프릿 밀봉 재료를 갖는 유리 프릿 밀봉 층이다.
제1 전도성 라인 층(4)은 금속 재료, 합금 재료, 탄소 나노 튜브 재료 및 그래핀 재료와 같은 임의의 적합한 전도성 재료로 만들어질 수 있다.
도 1을 참조하면, 디스플레이 패널은 디스플레이 영역(DA) 및 디스플레이 영역(DA) 외부의 주변 영역(PA)을 포함한다. 실란트 층(3)은 주변 영역(PA)에 있고 디스플레이 패널의 디스플레이 영역(DA)을 둘러싼다. 제1 전도성 라인 층(4)은 또한 디스플레이 패널의 제1 영역을 둘러싸는 주변 영역에 있다. 제1 전도성 라인 층(4)은 실란트 층(3)과 접촉한다. 이러한 설계를 갖는 것에 의해, 제1 전도성 라인 층(4)은 실란트 층(3)에서의 균열의 발생을 검출하기 위해 사용될 수 있다. 제1 전도성 라인 층(4)이 실란트 층(3)과 접촉하고 있기 때문에, 실란트 층(3)에 균열이 발생할 때, 균열에 의해 발생되는 응력은 제1 전도성 라인 층(4)의 제1 연속 전도성 라인에 결함, 라인 브레이크들(line breaks), 또는 심지어 라인 오픈(line open)을 야기한다. 결함 및 라인 브레이크는 제1 연속 전도성 라인의 저항을 증가시킨다. 라인 오픈은 제1 연속 전도성 라인을 2개 부분으로 파단하여, 제1 전도성 라인 층(4)의 더 높은 저항을 초래한다. 따라서, 제1 전도성 라인 층(4)의 저항을 측정하는 것에 의해, 실란트 층(3)에 균열이 발생하는지 여부가 결정될 수 있다. 예를 들어, 결함, 라인 브레이크들 및 라인 오픈이 없는 기준 전도성 라인 층은 제1 값의 저항을 가질 수 있다. 기준 전도성 라인 층과 동일한 치수를 갖는 제1 전도성 라인 층(4)은 제2 값의 측정된 저항을 가질 수 있다. 제2 값이 임계 값(예를 들어, 제1 값의 10배)보다 크면, 실란트 층(3)에 균열이 발생하여 제1 전도성 라인 층(4)의 증가된 저항을 야기한 것으로 결정될 수 있다.
일부 실시예에서, 디스플레이 패널의 평면도에서, 제1 기판(1) 상의 실란트 층(3)의 돌출부는 제1 전도성 라인 층(4)의 돌출부와 적어도 부분적으로 중첩된다. 선택적으로, 디스플레이 패널의 평면도에서, 제1 기판(1) 상의 실란트 층(3)의 돌출부는 제1 전도성 라인 층(4)의 돌출부와 실질적으로 중첩된다. 도 1 및 도 2를 참조하면, 디스플레이 패널의 평면도에서, 제1 기판(1) 상의 실란트 층(3)의 돌출부는 제1 전도성 라인 층(4)의 돌출부를 실질적으로 덮는다. 선택적으로, 디스플레이 패널의 평면도에서, 제1 기판(1) 상의 실란트 층(3)의 돌출부는 제1 전도성 라인 층(4)의 돌출부를 완전히 덮는다. 선택적으로, 디스플레이 패널의 평면도에서, 제1 기판(1) 상의 제1 전도성 라인 층(4)의 돌출부는 실질적으로 제1 전도성 라인 층(4)의 길이를 따르는 임의의 지점에서 실란트 층(3)의 돌출부의 중심에 있고, 제1 전도성 라인 층(4)의 돌출부와 실란트 층(3)의 돌출부는 중첩된다. 제1 전도성 라인 층(4)은 (도 2에 도시된 바와 같이) 제2 기판(2)에서 먼 실란트 층(3)의 측면 상에 있을 수 있다. 선택적으로, 제1 전도성 라인 층(4)은 제1 기판(1)에서 먼 실란트 층(3)의 측면 상에 있다.
도 1 및 도 3을 참조하면, 일부 실시예에서, 디스플레이 패널은 드라이버 집적 회로 본딩 영역(BA)에 적어도 하나의(예를 들어, 2개의) 본딩 리드(7)를 추가로 포함한다. 적어도 하나의(예를 들어, 2개의) 본딩 리드(7)는 (직접 또는 간접적으로) 제1 전도성 라인 층(4)에 전기적으로 연결된다.
일부 실시예에서, 도 1 및 도 2를 참조하면, 디스플레이 패널은 제2 전도성 라인 층(5)을 추가로 포함한다. 제2 전도성 라인 층(5)은 제2 연속 전도성 라인을 포함하고, 예를 들어, 제1 기판(1) 또는 제2 기판(2)의 균열과 같은 디스플레이 패널에서의 균열을 검출하도록 구성된다. 제2 전도성 라인 층(5)은 디스플레이 패널의 주변 영역(PA)에 있고, 디스플레이 패널의 제2 영역을 둘러싼다. 제1 전도성 라인 층(4)에 의해 둘러싸인 제1 영역은 제2 전도성 라인 층(5)에 의해 둘러싸인 제2 영역 내에 있다. 제2 전도성 라인 층(5)은 금속 재료, 합금 재료, 카본 나노 튜브 재료 및 그래핀 재료와 같은 임의의 적합한 전도성 재료로 만들어질 수 있다. 일부 실시예에서, 디스플레이 패널의 평면도에서, 제1 기판(1) 상의 실란트 층(3)의 돌출부는 제2 전도성 라인 층(5)의 돌출부와 실질적으로 중첩되지 않는다.
도 3을 참조하면, 일부 실시예에서, 디스플레이 패널은 2개의 리드 와이어(6 및 6')를 추가로 포함한다. 리드 와이어(6)는 제1 전도성 라인 층(4)의 제1 단자(T1)에 전기적으로 연결되고, 리드 와이어(6')는 제1 전도성 라인 층(4)의 제2 단자(T2)에 전기적으로 연결된다. 리드 와이어(6)는 제1 전도성 라인 층(4)을 제2 전도성 라인 층(5)에 전기적으로 연결한다. 유사하게, 리드 와이어(6')는 제1 전도성 라인 층(4)을 제2 전도성 라인 층(5)에 전기적으로 연결한다. 제1 전도성 라인 층(4)이 제2 전도성 라인 층(5)에 전기적으로 연결될 때, 제1 전도성 라인 층(4)은 제2 전도성 라인 층(5)을 통해 드라이버 집적 회로 본딩 영역(BA)에서의 본딩 리드(7)들에 전기적으로 연결될 수 있다. 본딩 리드(7)들은 드라이버 집적 회로 본딩 영역(BA)에 부착된 드라이버 집적 회로의 핀들에 연결될 수 있다. 제1 전도성 라인 층(4) 및 제2 전도성 라인 층(5)의 저항 측정은 드라이버 집적 회로의 핀들을 통해 편리하게 수행될 수 있다.
제1 전도성 라인 층(4)의 저항을 측정하기 위해 제1 전도성 라인 층(4)의 단자들을 본딩 리드(7)들 또는 다른 단자들에 연결하기 위해 다양한 다른 적절한 방법이 사용될 수 있다. 일례에서, 제1 단자(T1) 및 제2 단자(T2)는 전도성 테이프들을 통해 본딩 리드(7)들에 전기적으로 연결된다.
실란트 층(3)에서의 균열의 고감도 검출을 달성하기 위해, 제1 전도성 라인 층(4)은 특정 치수를 갖도록 만들어질 수 있다. 일부 실시예에서, 제1 전도성 라인 층(4)의 제1 연속 전도성 라인의 라인 폭은 실란트 층(3)의 폭의 대략 1/200 내지 대략 1/50(예를 들어, 대략 1/150 내지 대략 1/75, 대략 1/100)이다. 일부 실시예에서, 제1 전도성 라인 층(4)의 제1 연속 전도성 라인의 라인 두께는 실란트 층(3)의 두께의 대략 1/20 내지 대략 1/5(예를 들어, 대략 1/15 내지 대략 1/7.5, 대략 1/10)이다. 일례에서, 실란트 층(3)은 대략 500㎛의 폭과 대략 5㎛의 두께를 갖는다. 선택적으로, 제1 전도성 라인 층(4)의 제1 연속 전도성 라인의 라인 폭은 대략 2.5㎛ 내지 대략 10㎛, 예를 들어, 대략 3.75㎛ 내지 대략 7.5㎛, 대략 5㎛의 범위에 있다. 선택적으로, 제1 전도성 라인 층(4)의 제1 연속 전도성 라인의 라인 두께는 대략 0.25㎛ 내지 대략 1㎛, 예를 들어, 대략 0.375㎛ 내지 대략 0.75㎛, 대략 0.5㎛의 범위에 있다.
도 2를 참조하면, 일부 실시예에서 제1 기판(1)은 제1 베이스 기판(10), 제1 베이스 기판(10) 상의 게이트 절연 층(11), 제1 베이스 기판(10)에서 먼 게이트 절연 층(11)의 측면 상의 게이트 전극 층(12) 및 게이트 절연 층(11)에서 먼 게이트 전극 층(12)의 측면 상의 층-간 유전체 층(13)을 포함한다. 제1 전도성 라인 층(4)은 게이트 절연 층(11)에서 먼 층-간 유전체 층(13)의 측면 상에 있다. 선택적으로, 제1 전도성 라인 층(4)은 층-간 유전체 층(13)에 가까운 실란트 층(3)의 측면 상에 있다. 제2 전도성 라인 층(5)은 게이트 절연 층(11)에서 먼 층-간 유전체 층(13)의 측면 상에 있다. 제1 전도성 라인 층(4) 및 제2 전도성 라인 층(5)은 주변 영역(PA)에 있고, 게이트 전극 층(12)은 디스플레이 영역(DA)에 있다. 제2 전도성 라인 층(5)은 실란트 층(3)에 의해 둘러싸인 영역의 외부에 있다. 선택적으로, 디스플레이 패널은 유기 발광 다이오드 디스플레이 패널이고, 제2 기판(2)은 캡슐화 기판이다.
제1 전도성 라인 층(4)은 임의의 적절한 패턴을 가질 수 있다. 도 4 내지 도 7은 본 개시내용에 따른 일부 실시예에서 제1 전도성 라인 층의 일부 예시적인 패턴을 도시하는 개략도들이다. 도 4의 제1 전도성 라인 층(4)은 도시된 바와 같이 실란트 층(3)의 일부에서 직선이다. 도 5의 제1 전도성 라인 층(4)은 도시된 바와 같이 실란트 층(3)의 일부에 지그-재그 패턴을 갖는다. 도 6의 제1 전도성 라인 층(4)은 도시된 바와 같이 실란트 층(3)의 일부에 물결 패턴을 갖고 곡선이다. 도 7의 제1 전도성 라인 층(4)은 도시된 바와 같이 실란트 층(3)의 일부에 구형파 패턴을 갖고 곡선이다.
다른 양태에서, 본 개시내용은 본 명세서에 설명된 디스플레이 패널의 실란트 층에서 균열을 검출하는 방법을 제공한다. 일부 실시예에서, 이 방법은 제1 연속 전도성 라인의 저항을 측정하는 단계를 포함한다. 선택적으로, 임계 값보다 큰 측정된 저항은 실란트 층에 균열의 존재를 나타낸다. 선택적으로, 임계 값보다 작거나 같은 측정된 저항은 실란트 층에 균열이 없음을 나타낸다. 일례에서, 기준 저항 값은 결함, 라인 브레이크들 및 라인 오픈이 없고, 제1 전도성 라인 층과 실질적으로 동일한 치수를 갖는 기준 전도성 라인 층을 측정하는 것에 의해 결정될 수 있다. 임계 값은 예를 들어, 경험적으로 기준 저항 값에 기초하여 결정될 수 있다. 예를 들어, 임계 값은 기준 저항 값의 10배일 수 있다.
일부 실시예에서, 이 방법은 제1 연속 전도성 라인의 저항을 측정하는 단계; 및 측정 결과에 기초하여, 실란트 층의 무결성의 재평가가 필요한지를 결정하는 단계를 포함한다. 선택적으로, 제1 연속 전도성 라인으로부터 측정된 저항이 제1 범위에 있을 때, 실란트 층은 실질적으로 온전한 것으로 결정되고, 실란트 층의 무결성의 재평가는 필요하지 않다. 선택적으로, 제1 연속 전도성 라인으로부터 측정된 저항이 제2 범위에 있을 때, 실란트 층은 실질적으로 손상된 것으로 결정되고, 실란트 층의 무결성의 재평가는 필요하지 않다. 선택적으로, 제1 연속 전도성 라인으로부터 측정된 저항이 제3 범위에 있을 때, 실란트 층의 무결성의 재평가가 필요한 것으로 결정된다. 선택적으로, 제3 범위는 제1 범위와 제2 범위 사이이다. 선택적으로, 제1 범위, 제2 범위 및 제3 범위는 실질적으로 중첩되지 않는 범위들이다.
다른 양태에서, 본 개시내용은 디스플레이 패널에 기판을 제공한다. 일부 실시예에서, 기판은 실란트 층 및 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 갖는 제1 전도성 라인 층을 포함하고, 제1 전도성 라인 층은 실란트 층과 접촉한다. 선택적으로, 제1 전도성 라인 층은 기판의 주변 영역에 있고 실질적으로 기판의 디스플레이 영역을 둘러싼다. 선택적으로, 기판 상의 실란트 층의 돌출부는 실질적으로 제1 전도성 라인 층의 돌출부를 덮는다. 선택적으로, 기판 상의 제1 전도성 라인 층의 돌출부는 실질적으로 제1 전도성 라인 층의 길이를 따르는 임의의 지점에서 실란트 층의 돌출부의 중심에 있고, 제1 전도성 라인 층의 돌출부와 실란트 층의 돌출부는 중첩된다. 선택적으로, 기판은 드라이버 집적 회로 본딩 영역에 적어도 하나의 본딩 리드를 추가로 포함하고, 적어도 하나의 본딩 리드는 제1 전도성 라인 층에 전기적으로 연결된다.
일부 실시예에서, 기판은 기판 또는 기판을 갖는 디스플레이 패널에서 균열을 검출하도록 구성된 제2 연속 전도성 라인을 갖는 제2 전도성 라인 층을 추가로 포함한다. 제2 전도성 라인 층은 기판의 주변 영역에 있다. 기판 상의 실란트 층의 돌출부는 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않는다. 선택적으로, 제1 전도성 라인 층은 기판의 제1 영역을 둘러싸고, 제2 전도성 라인 층은 기판의 제2 영역을 둘러싸고, 제1 영역은 제2 영역 내에 있다. 선택적으로, 기판은 제1 전도성 라인 층의 2개의 단자에 각각 연결된 2개의 리드 와이어를 추가로 포함하고; 2개의 리드 와이어 각각은 제1 전도성 라인 층을 제2 전도성 라인 층에 전기적으로 연결한다. 선택적으로, 기판은 드라이버 집적 회로 본딩 영역에 2개의 본딩 리드를 추가로 포함하고, 2개의 본딩 리드는 제2 전도성 라인 층에 전기적으로 연결되고, 제1 전도성 라인 층은 2개의 리드 와이어를 통해 2개의 본딩 리드 및 제2 전도성 라인 층에 전기적으로 연결된다.
일부 실시예에서, 제1 전도성 라인 층의 제1 연속 전도성 라인의 라인 폭은 실란트 층의 폭의 대략 1/200 내지 대략 1/50(예를 들어, 대략 1/150 내지 대략 1/75, 대략 1/100)이다. 일부 실시예에서, 제1 전도성 라인 층의 제1 연속 전도성 라인의 라인 두께는 실란트 층의 두께의 대략 1/20 내지 대략 1/5(예를 들어, 대략 1/15 내지 대략 1/7.5, 대략 1/10)이다. 일례에서, 실란트 층은 대략 500㎛의 폭과 대략 5㎛의 두께를 갖는다. 선택적으로, 제1 전도성 라인 층의 제1 연속 전도성 라인의 라인 폭은 대략 2.5㎛ 내지 대략 10㎛, 예를 들어, 대략 3.75㎛ 내지 대략 7.5㎛, 대략 5㎛의 범위에 있다. 선택적으로, 제1 전도성 라인 층의 제1 연속 전도성 라인의 라인 두께는 대략 0.25㎛ 내지 대략 1㎛의 범위, 예를 들어, 대략 0.375㎛ 내지 대략 0.75㎛, 대략 0.5㎛의 범위에 있다.
일부 실시예에서, 기판은 유기 발광 다이오드 어레이 기판이다. 선택적으로, 기판은 베이스 기판, 베이스 기판 상의 게이트 절연 층, 베이스 기판에서 먼 게이트 절연 층의 측면 상의 게이트 전극 층, 및 게이트 절연 층에서 먼 게이트 전극 층의 측면 상의 층-간 유전체 층을 포함한다. 선택적으로, 제1 전도성 라인 층은 층-간 유전체 층에 가까운 실란트 층의 측면 상에 있다.
실란트 층은 유리 프릿 밀봉 재료, 땜납 밀봉 재료, 글루 밀봉 재료, 접착제 밀봉 재료(예를 들어, 에폭시 밀봉 재료)와 같은 임의의 적합한 실란트 재료로 만들어질 수 있다. 실란트 층은 유기 또는 무기 재료, 예를 들어 유리 또는 유기 접착제들을 함유할 수 있다. 실란트 층을 만드는데 유용한 유리 재료들은 마그네슘 산화물, 칼슘 산화물, 바륨 산화물, 리튬 산화물, 나트륨 산화물, 칼륨 산화물, 바나듐 산화물, 아연 산화물, 텔루륨 산화물, 알루미늄 산화물, 실리콘 이산화물, 납 산화물, 주석 산화물, 인 산화물, 루테늄 산화물, 루비듐 산화물, 로듐 산화물, 산화제2철, 구리 산화물, 티타늄 산화물, 텅스텐 산화물, 비스무트 산화물, 안티몬 산화물 또는 이들의 조합들을 포함하지만, 이에 제한되는 것은 아니다. 선택적으로, 실란트 층은 프릿 밀봉 재료를 갖는 프릿 밀봉 층이다. 선택적으로, 실란트 층은 유리 프릿 밀봉 재료를 갖는 유리 프릿 밀봉 층이다.
제1 전도성 라인 층은 임의의 적절한 패턴을 가질 수 있다. 선택적으로, 제1 전도성 라인 층은 실란트 층의 일부에서 직선이다. 선택적으로, 제1 전도성 라인 층은 실란트 층의 일부에 지그-재그 패턴을 갖는다. 선택적으로, 제1 전도성 라인 층은 실란트 층의 일부에 물결 패턴을 갖고 곡선이다. 선택적으로, 제1 전도성 라인 층은 실란트 층의 일부에 구형파 패턴을 갖고 곡선이다.
다른 양태에서, 본 개시내용은 디스플레이 패널을 제조하는 방법을 제공한다. 일부 실시예에서, 이 방법은 제1 기판을 형성하는 단계; 제2 기판을 형성하는 단계; 제2 기판 상에 실란트 재료 층을 형성하는 단계- 실란트 재료 층은 제2 기판의 주변 영역에 형성되고 제2 기판의 디스플레이 영역을 둘러싸고 있음 -; 제1 기판 상에 제1 연속 전도성 라인을 갖는 제1 전도성 라인 층을 형성하는 단계- 제1 전도성 라인 층은 제1 기판의 주변 영역에 형성되고 제1 기판의 제1 영역을 둘러싸고 있음 -; 및 제1 기판 상에 실란트 재료 층을 접착시킴으로써, 디스플레이 패널의 디스플레이 영역을 밀봉하는 실란트 층을 형성하는 것에 의해, 제1 기판 및 제2 기판을 셀로 조립하는 단계를 포함한다. 선택적으로, 이 방법은 조립 단계 후에 실란트 재료 층을 경화시킴으로써, 제1 기판 및 제2 기판을 함께 밀봉하는 실란트 층을 형성하는 단계를 추가로 포함한다.
일부 실시예에서, 실란트 층 및 제1 전도성 라인 층은 디스플레이 패널의 평면도에서 제1 기판 상의 실란트 층의 돌출부가 제1 전도성 라인 층의 돌출부와 적어도 부분적으로 중첩되도록 형성된다. 선택적으로, 실란트 층 및 제1 전도성 라인 층은 디스플레이 패널의 평면도에서 제1 기판 상의 실란트 층의 돌출부가 제1 전도성 라인 층의 돌출부와 실질적으로 중첩되도록 형성된다. 선택적으로, 실란트 층 및 제1 전도성 라인 층은 디스플레이 패널의 평면도에서 제1 기판 상의 실란트 층의 돌출부가 제1 전도성 라인 층의 돌출부를 실질적으로 덮도록 형성된다. 선택적으로, 실란트 층 및 제1 전도성 라인 층은 디스플레이 패널의 평면도에서 제1 기판 상의 실란트 층의 돌출부가 제1 전도성 라인 층의 돌출부를 완전히 덮도록 형성된다. 선택적으로, 실란트 층 및 제1 전도성 라인 층은 디스플레이 패널의 평면도에서 제1 기판 상의 제1 전도성 라인 층의 돌출부가 실질적으로 제1 전도성 라인 층의 길이를 따르는 임의의 지점에서 실란트 층의 돌출부의 중심에 있도록 형성되고, 제1 전도성 라인 층의 돌출부와 실란트 층의 돌출부가 중첩된다.
선택적으로, 이 방법은 디스플레이 패널의 드라이버 집적 회로 본딩 영역에 적어도 하나의 본딩 리드를 형성하는 단계를 추가로 포함하고, 적어도 하나의 본딩 리드는 제1 전도성 라인 층에 전기적으로 연결되도록 형성된다.
일부 실시예에서, 이 방법은 제1 기판 상에 제2 연속 전도성 라인을 갖는 제2 전도성 라인 층을 형성하는 단계를 추가로 포함한다. 제2 전도성 라인 층은 제1 기판의 주변 영역에 형성되고 제1 기판의 제2 영역을 둘러싸고 있다. 제1 전도성 라인 층은 제1 기판의 주변 영역에 형성되고 제1 기판의 제1 영역을 둘러싸고 있다. 제1 영역은 제2 영역 내에 있다.
선택적으로, 제2 전도성 라인 층 및 실란트 층은 제1 기판 상의 실란트 층의 돌출부가 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않도록 형성된다.
일부 실시예에서, 이 방법은 제1 전도성 라인 층의 2개의 단자에 각각 연결된 2개의 리드 와이어를 형성하는 단계를 추가로 포함한다. 2개의 리드 와이어 각각은 제1 전도성 라인 층을 제2 전도성 라인 층에 전기적으로 연결하도록 형성된다. 선택적으로, 이 방법은 디스플레이 패널의 드라이버 집적 회로 본딩 영역에 2개의 본딩 리드를 형성하는 단계를 추가로 포함한다. 2개의 본딩 리드는 제2 전도성 라인 층에 전기적으로 연결되도록 형성된다. 제1 전도성 라인 층은 2개의 리드 와이어 및 제2 전도성 라인 층을 통해 2개의 본딩 리드에 전기적으로 연결되도록 형성된다.
다른 양태에서, 본 개시내용은 본 명세서에서 설명되거나 본 명세서에서 설명된 방법에 의해 제조된 디스플레이 패널을 갖는 디스플레이 장치를 제공한다. 선택적으로, 디스플레이 장치는 OLED(organic light emitting diode) 디스플레이 장치이다. 선택적으로, 디스플레이 장치는 LCD(liquid crystal display) 장치이다. 적절한 디스플레이 장치들의 예들은 전자 종이, 모바일 폰, 태블릿 컴퓨터, 텔레비전, 모니터, 노트북 컴퓨터, 디지털 앨범, GPS 등을 포함하지만, 이에 제한되지는 않는다.
본 발명의 실시예들에 대한 전술한 설명은 예시 및 설명의 목적들로 제시되었다. 이 설명은 총망라하려는 것으로도 본 발명을 개시된 정확한 형태 또는 예시적인 실시예들로 제한하려는 것으로도 의도되지 않는다. 따라서, 전술한 설명은 제한적인 것이 아니라 예시적인 것으로 간주하여야 한다. 명백하게, 많은 수정 및 변형이 본 기술분야의 통상의 기술자들에게 명백할 것이다. 실시예들은 본 발명의 원리들 및 그것의 최상 모드의 실제 적용을 설명하기 위해 선택 및 설명되고, 이로써 본 기술분야의 통상의 기술자들이, 고려되는 특정 용도 또는 구현에 적합한 바와 같은 다양한 변경들과 함께 그리고 다양한 실시예들에 대해 본 발명을 이해할 수 있게 한다. 본 발명의 범위는 여기 첨부된 청구 범위 및 이들의 등가물에 의해 정의되고, 여기서 모든 용어는 달리 명시하지 않는 한 그의 가장 넓은 합리적 의미를 의미하는 것으로 의도된다. 따라서, 용어 "발명", "본 발명" 등이 청구항 범주를 반드시 특정 실시예로 제한하는 것은 아니며, 본 발명의 예시적인 실시예들에 대한 언급이 본 발명에 대한 제한을 암시하지 않으며, 어떤 이러한 제한도 추론되어서는 안된다. 본 발명은 첨부된 청구 범위의 사상 및 범위에 의해서만 제한된다. 더욱이, 이 청구항들은 명사 또는 요소 이전에 "제1", "제2" 등을 사용하여 언급할 수 있다. 이러한 용어들은 명명법으로서 이해해야 하고, 특정 번호가 주어지지 않는 한, 이러한 명명법에 의해 수정된 요소들의 수에 대한 제한을 부여하는 것으로서 해석해서는 안된다. 설명된 임의의 장점들 및 이점들은 본 발명의 모든 실시예에 적용되지 않을 수도 있다. 다음 청구 범위에 의해 정의된 본 발명의 범위를 벗어나지 않으면서 본 기술분야의 통상의 기술자들에 의해 설명된 실시예들에서 변형들이 이루어질 수 있다는 것을 인식해야 한다. 더욱이, 본 개시내용의 어떠한 요소 또는 컴포넌트도, 요소 또는 컴포넌트가 다음 청구 범위에 명시적으로 기재되는지에 관계없이, 일반 공중에게 공여되지 않도록 의도된다.
Claims (20)
- 디스플레이 패널로서,
제1 기판;
상기 제1 기판과 대면하는 제2 기판;
셀을 형성하기 위해 상기 제1 기판 및 상기 제2 기판을 함께 밀봉하는, 상기 제1 기판과 상기 제2 기판 사이의 실란트 층; 및
상기 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 포함하는 제1 전도성 라인 층
을 포함하고;
상기 제1 전도성 라인 층은 상기 실란트 층과 접촉하고,
상기 디스플레이 패널은 상기 디스플레이 패널에서의 균열을 검출하도록 구성된 제2 연속 전도성 라인을 포함하는 제2 전도성 라인 층을 추가로 포함하고;
상기 제2 전도성 라인 층은 상기 디스플레이 패널의 주변 영역에 있고;
상기 제1 기판 상의 상기 실란트 층의 돌출부는 상기 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않는, 디스플레이 패널. - 제1항에 있어서,
상기 제1 전도성 라인 층은 상기 디스플레이 패널의 주변 영역에 있고, 상기 디스플레이 패널의 디스플레이 영역을 실질적으로 둘러싸고;
상기 제1 기판 상의 상기 실란트 층의 돌출부는 상기 제1 전도성 라인 층의 돌출부를 실질적으로 덮는, 디스플레이 패널. - 제2항에 있어서,
상기 제1 기판 상의 상기 제1 전도성 라인 층의 상기 돌출부는 실질적으로 상기 제1 전도성 라인 층의 길이를 따르는 임의의 지점에서 상기 실란트 층의 상기 돌출부의 중심에 있고, 상기 제1 전도성 라인 층의 상기 돌출부와 상기 실란트 층의 상기 돌출부는 중첩되는, 디스플레이 패널. - 제1항에 있어서,
드라이버 집적 회로 본딩 영역에 적어도 하나의 본딩 리드를 추가로 포함하고, 상기 적어도 하나의 본딩 리드는 상기 제1 전도성 라인 층에 전기적으로 연결되는, 디스플레이 패널. - 삭제
- 제1항에 있어서,
상기 제1 전도성 라인 층은 상기 디스플레이 패널의 제1 영역을 둘러싸고;
상기 제2 전도성 라인 층은 상기 디스플레이 패널의 제2 영역을 둘러싸고;
상기 제1 영역은 상기 제2 영역 내에 있는, 디스플레이 패널. - 제1항에 있어서,
상기 제1 전도성 라인 층의 2개의 단자에 각각 연결된 2개의 리드 와이어를 추가로 포함하고;
상기 2개의 리드 와이어 각각은 상기 제1 전도성 라인 층을 상기 제2 전도성 라인 층에 전기적으로 연결하는, 디스플레이 패널. - 제7항에 있어서,
드라이버 집적 회로 본딩 영역에 2개의 본딩 리드를 추가로 포함하고, 상기 2개의 본딩 리드는 상기 제2 전도성 라인 층에 전기적으로 연결되고;
상기 제1 전도성 라인 층은 상기 2개의 리드 와이어 및 상기 제2 전도성 라인 층을 통해 상기 2개의 본딩 리드에 전기적으로 연결되는, 디스플레이 패널. - 제1항에 있어서,
상기 제1 전도성 라인 층의 라인 폭은 상기 실란트 층의 폭의 1/200 내지 1/50이고;
상기 제1 전도성 라인 층의 라인 두께는 상기 실란트 층의 두께의 1/20 내지 1/5인, 디스플레이 패널. - 제9항에 있어서,
상기 제1 전도성 라인 층의 상기 라인 폭은 2.5㎛ 내지 10㎛의 범위에 있고;
상기 제1 전도성 라인 층의 상기 라인 두께는 0.25㎛ 내지 1㎛의 범위에 있는, 디스플레이 패널. - 제1항에 있어서,
상기 제1 전도성 라인 층은 상기 제2 기판에서 먼 상기 실란트 층의 측면 상에 있는, 디스플레이 패널. - 제1항에 있어서,
상기 디스플레이 패널은 유기 발광 다이오드 디스플레이 패널이고;
상기 제1 기판은 제1 베이스 기판, 상기 제1 베이스 기판 상의 게이트 절연 층, 상기 제1 베이스 기판에서 먼 상기 게이트 절연 층의 측면 상의 게이트 전극 층 및 상기 게이트 절연 층에서 먼 상기 게이트 전극 층의 측면 상의 층-간 유전체 층을 포함하고;
상기 제1 전도성 라인 층은 상기 층-간 유전체 층에 가까운 상기 실란트 층의 측면 상에 있는, 디스플레이 패널. - 제1항에 있어서,
상기 실란트 층은 프릿 밀봉(frit seal) 재료를 포함하는 프릿 밀봉 층인, 디스플레이 패널. - 제1항에 있어서,
상기 제1 기판 상의 상기 제1 연속 전도성 라인의 돌출부는 구형파 패턴을 갖는, 디스플레이 패널. - 디스플레이 장치로서,
제1항 내지 제4항 및 제6항 내지 제14항 중 어느 한 항의 상기 디스플레이 패널을 포함하는, 디스플레이 장치. - 제1항의 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법으로서,
상기 제1 연속 전도성 라인의 저항을 측정하는 단계를 포함하고;
임계 값보다 큰 상기 저항은 상기 실란트 층에서의 균열의 존재를 나타내는, 방법. - 기판으로서,
실란트 층; 및
상기 실란트 층에서의 균열을 검출하도록 구성된 제1 연속 전도성 라인을 포함하는 제1 전도성 라인 층
을 포함하고;
상기 제1 전도성 라인 층은 상기 실란트 층과 접촉하고,
상기 기판은 상기 기판에서의 균열을 검출하도록 구성된 제2 연속 전도성 라인을 포함하는 제2 전도성 라인 층을 추가로 포함하고;
상기 제2 전도성 라인 층은 상기 기판의 주변 영역에 있고;
상기 기판 상의 상기 실란트 층의 돌출부는 상기 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않는, 기판. - 제17항에 있어서,
상기 제1 전도성 라인 층은 상기 기판의 주변 영역에 있고, 상기 기판의 디스플레이 영역을 실질적으로 둘러싸고;
상기 기판 상의 상기 실란트 층의 돌출부는 상기 제1 전도성 라인 층의 돌출부를 실질적으로 덮는, 기판. - 삭제
- 디스플레이 패널을 제조하는 방법으로서,
제1 기판을 형성하는 단계;
제2 기판을 형성하는 단계;
상기 제2 기판 상에 실란트 재료 층을 형성하는 단계- 상기 실란트 재료 층은 상기 제2 기판의 주변 영역에 형성되고 상기 제2 기판의 디스플레이 영역을 둘러싸고 있음 -;
상기 제1 기판 상에 제1 연속 전도성 라인을 포함하는 제1 전도성 라인 층을 형성하는 단계- 상기 제1 전도성 라인 층은 상기 제1 기판의 주변 영역에 형성되고 상기 제1 기판의 제1 영역을 둘러싸고 있음 -; 및
상기 제1 기판 상에 상기 실란트 재료 층을 접착시킴으로써, 상기 디스플레이 패널의 디스플레이 영역을 밀봉하는 실란트 층을 형성하는 것에 의해, 상기 제1 기판 및 상기 제2 기판을 셀로 조립하는 단계
를 포함하고;
상기 제1 전도성 라인 층은 상기 실란트 층과 접촉하도록 형성되고,
상기 디스플레이 패널은 상기 디스플레이 패널에서의 균열을 검출하도록 구성된 제2 연속 전도성 라인을 포함하는 제2 전도성 라인 층을 추가로 포함하고;
상기 제2 전도성 라인 층은 상기 디스플레이 패널의 주변 영역에 있고;
상기 제1 기판 상의 상기 실란트 층의 돌출부는 상기 제2 전도성 라인 층의 돌출부와 실질적으로 중첩되지 않는, 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2017/093319 WO2019014825A1 (en) | 2017-07-18 | 2017-07-18 | DISPLAY PANEL, DISPLAY APPARATUS, METHOD FOR DETECTING CRACK IN SEALING LAYER OF DISPLAY PANEL, AND METHOD FOR MANUFACTURING DISPLAY PANEL |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190027775A KR20190027775A (ko) | 2019-03-15 |
| KR102102196B1 true KR102102196B1 (ko) | 2020-04-21 |
Family
ID=65014928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187027645A KR102102196B1 (ko) | 2017-07-18 | 2017-07-18 | 디스플레이 패널, 디스플레이 장치, 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법 및 디스플레이 패널을 제조하는 방법 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US11108012B2 (ko) |
| EP (1) | EP3655816A4 (ko) |
| JP (1) | JP2020533613A (ko) |
| KR (1) | KR102102196B1 (ko) |
| CN (1) | CN109791316A (ko) |
| AU (1) | AU2017408796B9 (ko) |
| BR (1) | BR112018069161B1 (ko) |
| MX (1) | MX2018012455A (ko) |
| RU (1) | RU2738785C1 (ko) |
| WO (1) | WO2019014825A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN208422960U (zh) * | 2018-05-31 | 2019-01-22 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
| KR102572345B1 (ko) * | 2018-11-15 | 2023-08-29 | 삼성디스플레이 주식회사 | 표시 장치 및 그 검사 방법 |
| CN111521643A (zh) * | 2020-04-27 | 2020-08-11 | 京东方科技集团股份有限公司 | 面板裂纹检测方法及其装置 |
| CN112669737B (zh) | 2020-12-22 | 2023-07-14 | 武汉天马微电子有限公司 | 显示面板及其裂纹检测方法、显示装置 |
| WO2023105796A1 (ja) * | 2021-12-10 | 2023-06-15 | シャープディスプレイテクノロジー株式会社 | 表示装置及び表示装置を用いた検査方法 |
| CN114326218A (zh) * | 2022-01-18 | 2022-04-12 | 中电创达(深圳)实业有限公司 | 一种显示面板及检测显示面板的密封剂层中的裂缝的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105467632A (zh) * | 2016-01-18 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种液晶显示面板、其密封性检测方法及显示装置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2711616B2 (ja) * | 1992-06-12 | 1998-02-10 | スタンレー電気株式会社 | 液晶表示素子 |
| JP3422637B2 (ja) * | 1996-10-04 | 2003-06-30 | アンリツ株式会社 | 液晶表示装置 |
| JP2002122882A (ja) * | 2000-10-16 | 2002-04-26 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ液晶表示装置および画像表示装置 |
| KR100437837B1 (ko) * | 2001-12-29 | 2004-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100583316B1 (ko) * | 2003-12-11 | 2006-05-25 | 엘지.필립스 엘시디 주식회사 | 평판표시소자의 제조장치 및 방법 |
| KR100721570B1 (ko) * | 2004-12-10 | 2007-05-23 | 삼성에스디아이 주식회사 | 액정 표시 장치 |
| TWI390735B (zh) * | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| JP2007220647A (ja) | 2006-02-14 | 2007-08-30 | Samsung Sdi Co Ltd | 有機電界発光表示装置及びその製造方法 |
| KR20080030153A (ko) * | 2006-09-29 | 2008-04-04 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| CN100578322C (zh) * | 2008-06-26 | 2010-01-06 | 友达光电股份有限公司 | 显示面板及光电装置 |
| KR101084269B1 (ko) * | 2009-08-14 | 2011-11-16 | 삼성모바일디스플레이주식회사 | 유기 전계 발광 표시장치 및 이의 동작 방법 |
| JP5513262B2 (ja) * | 2010-06-02 | 2014-06-04 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN102338943B (zh) | 2010-07-27 | 2014-05-14 | 北京京东方光电科技有限公司 | 阵列基板、液晶面板和液晶显示器以及制造和检测方法 |
| JP2012220792A (ja) | 2011-04-11 | 2012-11-12 | Japan Display East Co Ltd | 液晶表示装置及び液晶表示装置製造方法 |
| JP2013011663A (ja) * | 2011-06-28 | 2013-01-17 | Kyocera Corp | 表示装置 |
| KR20130075316A (ko) | 2011-12-27 | 2013-07-05 | 주식회사 오리온 | 멀티스크린용 디스플레이 패널 및 그 제조방법 |
| JP2014021479A (ja) * | 2012-07-24 | 2014-02-03 | Japan Display Inc | 表示装置 |
| US9276055B1 (en) * | 2014-08-31 | 2016-03-01 | Lg Display Co., Ltd. | Display device with micro cover layer and manufacturing method for the same |
| KR102362189B1 (ko) | 2015-04-16 | 2022-02-11 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102439308B1 (ko) * | 2015-10-06 | 2022-09-02 | 삼성디스플레이 주식회사 | 표시장치 |
| CN105549241B (zh) * | 2016-03-11 | 2018-09-11 | 京东方科技集团股份有限公司 | 显示用基板、显示面板、封框胶涂布质量检测方法及装置 |
| KR102523051B1 (ko) * | 2016-03-15 | 2023-04-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20180021965A (ko) * | 2016-08-22 | 2018-03-06 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2017
- 2017-07-18 KR KR1020187027645A patent/KR102102196B1/ko active IP Right Grant
- 2017-07-18 MX MX2018012455A patent/MX2018012455A/es unknown
- 2017-07-18 JP JP2018553471A patent/JP2020533613A/ja active Pending
- 2017-07-18 CN CN201780000623.0A patent/CN109791316A/zh active Pending
- 2017-07-18 RU RU2018135974A patent/RU2738785C1/ru active
- 2017-07-18 US US16/071,650 patent/US11108012B2/en active Active
- 2017-07-18 EP EP17904362.5A patent/EP3655816A4/en active Pending
- 2017-07-18 AU AU2017408796A patent/AU2017408796B9/en active Active
- 2017-07-18 BR BR112018069161-5A patent/BR112018069161B1/pt active IP Right Grant
- 2017-07-18 WO PCT/CN2017/093319 patent/WO2019014825A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105467632A (zh) * | 2016-01-18 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种液晶显示面板、其密封性检测方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2017408796B2 (en) | 2020-01-23 |
| EP3655816A1 (en) | 2020-05-27 |
| WO2019014825A1 (en) | 2019-01-24 |
| BR112018069161B1 (pt) | 2022-12-27 |
| CN109791316A (zh) | 2019-05-21 |
| AU2017408796A1 (en) | 2019-02-07 |
| US11108012B2 (en) | 2021-08-31 |
| BR112018069161A2 (pt) | 2020-01-21 |
| KR20190027775A (ko) | 2019-03-15 |
| EP3655816A4 (en) | 2021-01-13 |
| JP2020533613A (ja) | 2020-11-19 |
| US20210175463A1 (en) | 2021-06-10 |
| RU2738785C1 (ru) | 2020-12-16 |
| AU2017408796B9 (en) | 2020-06-25 |
| MX2018012455A (es) | 2019-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102102196B1 (ko) | 디스플레이 패널, 디스플레이 장치, 디스플레이 패널의 실란트 층에서의 균열을 검출하는 방법 및 디스플레이 패널을 제조하는 방법 | |
| JP6454673B2 (ja) | 表示装置とその検査方法 | |
| CN102338943B (zh) | 阵列基板、液晶面板和液晶显示器以及制造和检测方法 | |
| EP3654322A1 (en) | Display device and inspecting method thereof | |
| US9472761B2 (en) | Organic electroluminescence display device | |
| JP4248591B2 (ja) | 表示パネル | |
| JP2008026869A (ja) | 表示装置 | |
| CN101770122A (zh) | Tft-lcd阵列基板及其制造方法和测试方法 | |
| CN111351820A (zh) | 显示装置 | |
| US7705353B2 (en) | Bonding pad, active device array substrate and liquid crystal display panel | |
| KR20150084127A (ko) | 표시 기판, 표시 기판의 제조 방법 및 이를 포함하는 표시 장치 | |
| TWM512749U (zh) | 觸控裝置 | |
| KR20200042069A (ko) | 터치스크린 및 그를 구비하는 표시장치 | |
| KR20120007912A (ko) | 터치패널센서의 제조방법 | |
| JP2008192326A (ja) | 表示装置、並びにその製造方法及び検査方法 | |
| CN101604697B (zh) | 环境光感测装置及其制造方法及显示器及其制造方法 | |
| US11928296B2 (en) | Display device | |
| US7551260B2 (en) | Liquid crystal display device | |
| JP2008116529A (ja) | 液晶表示パネルの製造方法及び液晶表示パネル | |
| JP2002228702A (ja) | 液晶表示パネル用基板のリーク検査方法 | |
| JP2005084432A (ja) | 透明電極を有する基板 | |
| JP2008233316A (ja) | 表示装置、表示装置の防湿構造、および表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |