CN208422960U - 阵列基板、显示装置 - Google Patents
阵列基板、显示装置 Download PDFInfo
- Publication number
- CN208422960U CN208422960U CN201820843207.9U CN201820843207U CN208422960U CN 208422960 U CN208422960 U CN 208422960U CN 201820843207 U CN201820843207 U CN 201820843207U CN 208422960 U CN208422960 U CN 208422960U
- Authority
- CN
- China
- Prior art keywords
- display area
- detection line
- substrate
- layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 238000001514 detection method Methods 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims description 38
- 238000000059 patterning Methods 0.000 claims description 20
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 6
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 98
- 239000010408 film Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 10
- 208000037656 Respiratory Sounds Diseases 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本实用新型涉及一种阵列基板、显示装置。一种阵列基板包括显示区域和围绕所述显示区域的非显示区域；所述非显示区域包括基底和设置在所述基底上的检测线，所述检测线远离所述基底的表面设置为起伏状。本实施例通过将检测线设置为起伏状态，使检测线在不同位置有不同的延展性，在膜层受到外力时位于外力附近延展性较弱的检测线更易发生Crack，这样可以检测出膜层Crack较轻微时引起的TFE裂缝的问题，提高了检测膜层Crack的灵敏度，能够降低漏检率。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种阵列基板、显示装置。
背景技术
柔性有机发光二极管(Organic Light-Emitting Diode，OLED)产品常采用柔性封装。若柔性封装漏气，则电致发光器件会接触到外界水汽，使电致发光器件中的电致发光材料遇水失效，导致显示画面中会出现黑点(Growing Dark Spot，GDS)。
目前，现有柔性封装漏气的基本原因是膜层裂纹(即膜层Crack)，膜层裂纹进一步引起薄膜封装(Thin Film Encapsulation，TFE)破裂。为提升 OLED产品良率，需要尽可能早的检测出膜层裂纹。
实际应用中，若膜层裂纹较轻微引起的TFE薄膜裂缝也不明显，相关技术中利用涡流检测(Eddy Current Testing，ET)无法检测出TFE裂缝，并且后续点亮阶段也不会出现明显不良。这样，OLED产品在后续的使用中或者高温信赖性试验中，膜层裂纹恶化会引起基板Panel不良，使基板Panel 存在报废风险，浪费资源和增加成本。
实用新型内容
本实用新型提供一种阵列基板、显示装置，以解决相关技术中无法检测出膜层裂纹较轻微时引起的TFE裂缝的问题。
根据本实用新型实施例的第一方面，提供一种阵列基板，包括显示区域和围绕所述显示区域的非显示区域；所述非显示区域包括基底和设置在所述基底上的检测线，所述检测线远离所述基底的表面设置为起伏状。
可选地，所述非显示区域还包括调整层；所述调整层设置在所述基底之上，且所述调整层与所述显示区域内的有源层采用同一构图工艺制成；所述检测线设置在所述调整层之上；
所述调整层远离所述基底的表面设置为起伏状，所述检测线靠近和远离所述基底的表面设置为起伏状。
可选地，所述非显示区域还包括第一缓冲层；所述第一缓冲层设置在所述调整层和所述基底之间，且所述第一缓冲层与所述显示区域内的缓冲层采用同一构图工艺制成。
可选地，所述检测线与所述显示区域内栅极层采用同一构图工艺制成。
可选地，所述检测线与所述显示区域内的像素电极层采用同一构图工艺制成。
可选地，所述阵列基板还包括扇出区域；所述扇出区域包括基底、第一缓冲层、调整层和检测线；所述第一缓冲层设置在所述基底上，所述调整层设置在所述第一缓冲层上，且远离所述基底的表面设置为起伏状，所述检测线靠近和远离所述基底的表面设置为起伏状。
可选地，所述起伏状为波浪形。
可选地，所述检测线采用金属钼制成。
根据本实用新型实施例的第二方面，提供一种显示装置，包括第一方面所述的阵列基板。
本实施例中，通过将非显示区域内的检测线设置为起伏状态，使检测线在不同位置有不同的延展性，在膜层受到外力时位于外力附近的延展性较弱的检测线更易发生Crack，这样可以检测出膜层Crack较轻微时引起的TFE裂缝的问题，提高了检测膜层Crack的灵敏度，能够降低漏检率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本实用新型的实施例，并与说明书一起用于解释本实用新型的原理。
图1是相关技术中非显示区域内检测线走线示意图；
图2是图1所示A-A’方向上剖面示意图；
图3(a)是本实用新型实施例示出的非显示区域内检测线走线示意图；
图3(b)是本实用新型实施例示出的B-B’方向上剖面示意图；
图3(c)是本实用新型实施例示出的B-B’方向上剖面受力示意图；
图3(d)是本实用新型实施例示出的检测线裂缝示意图；
图4是本实用新型实施例示出的检测线与显示区域内栅极层采用同一构型工艺时的工艺流程示意图；
图5是本实用新型实施例示出的检测线区域ACT Mask示意图；
图6是本实用新型实施例示出的检测线Gate1Mask示意图；
图7是本实用新型实施例示出的扇出区域C-C’方向上剖面示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本实用新型相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本实用新型的一些方面相一致的装置和方法的例子。
目前，柔性OLED产品常采用柔性封装，以柔性封装漏气后，则电致发光器件中的电致发光材料可能遇水失效，导致显示画面中会出现黑点。为提升OLED产品良率，需要尽可能早的检测出膜层裂纹。相关技术中提供了一种检测方式，PCD(Panel Crack Detect)走线检测法。
参见图1，相关技术中阵列基板至少包括显示区域(也称之为AA区) 101和围绕在显示区域的非显示区域102(也称之为非AA区，粗虚线和粗实线之间的区域)。其中，检测线103设置在非显示区域102内，与显示区域内的数据线(也称之为Data线)连接。该PCD走线检测法的检测原理为：
通过向检测线向数据线写入预设的像素电压，若检测线完好，则对应列像素显示设定颜色，例如绿色；若检测线折断或者有裂纹，其电阻会增大，进而检测线和数据线两者电阻变大，根据电阻分压原理，写入到对应列像素的像素电压变小，从而使对应列像素不再显示设定颜色，例如紫色。这样相关技术中可以检测出Crack区域。由于PCD走线检测膜层Crack区域不是本申请的重点，因此仅描述了基本原理，更详细的描述可以参考相关文献，在此不构成对本申请方案的限定。
以经典7T1C构成的OLED电路为例，参见表1，当膜层裂纹较轻微引起的TFE薄膜裂缝也不明显时，即PCD走线103和数据线的电阻变化不明显(序号4～9)时，对应列像素单元的颜色变化不明显，检测人员认为该阵列基板为良品。
表1膜层Crack对PCD走线的电阻值的影响
| 序号 | Crack | PCD画面检测 | 电阻(Ω) |
| 1 | 无Crack | 无检出 | 24.1K |
| 2 | 无Crack | 无检出 | 25.1K |
| 3 | 无Crack | 无检出 | 22.1K |
| 4 | Crack | 无检出 | 22.2K |
| 5 | Crack | 无检出 | 42.5K |
| 6 | Crack | 无检出 | 30.7K |
| 7 | Crack | 无检出 | 30.1K |
| 8 | Crack | 无检出 | 22.8K |
| 9 | Crack | 无检出 | 27.8K |
| 10 | Crack | 检出 | 1871M |
| 11 | Crack | 检出 | 1035M |
| 12 | Crack | 检出 | 239.3M |
这样，OLED产品在后续的使用中或者高温信赖性试验中，膜层裂纹恶化会引起基板Panel不良，使基板Panel存在报废风险，浪费资源和增加成本。
在实现本实用新型方案的过程中，实用新型人发现：参见图2，相关技术中PCD走线通过与显示区域中源漏极层采用同一构图工艺形成，即非显示区域102内的PCD走线与显示区域101内源漏极层同层设置。为有更好的导电性能和延展性能，显示区域101内源漏极层通常采用Ti/Al/Ti结构。但是，就是因为PCD走线也采用了Ti/Al/Ti结构，其良好的延展性能能够缓冲膜层 Crack时的受力，导致PCD走线的电阻无变化或者变化非常小。
为解决上述问题，本实用新型实施例提供了一种阵列基板，参见图3(a)、图3(b)和图3(c)，包括：显示区域301和围绕显示区域301的非显示区域302。参见图3(b)，该阵列基板还包括基底304和设置在基底304上的检测线305。检测线305中远离基底304的表面设置为起伏状306。参见图3 (c)，图3(c)为图3(a)B-B’方向上的金相图，由于检测线305设置为起伏状306，导致该检测线305不同部位的延展性不同。在受到外力时，参见图3(d)，位于外力附近的延展性较弱的(检测线上)区域更易产生裂缝(虚线框内部区域)，从而改变检测线自身的电阻值。换言之，本实用新型实施例更容易检测出膜层Crack较轻微时引起的TFE裂缝的问题，提高了检测膜层Crack 的灵敏度，能够降低漏检率。
上述起伏状306可以为波浪形、台阶型(高台阶和低台阶间隔设置，可参见相关技术中时钟信号的高电平和低电平)等。在一实施例中，起伏状306设置为波浪形。
在一实施例中，继续参见图3(b)，阵列基板还包括调整层307。该调整层 307设置在基底304之上，检测线305设置在调整层307之上。其中，调整层 307可以采用多晶硅P-Si(Polycrystalline Silicon)制成，因此该调整层307可以与显示区域301内的有源层(图中未示出)采用同一构图工艺制成。参见图3 (b)，调整层307远离基底304的表面设置为起伏状，这样检测线305靠近和远离基底的表面都有起伏状。本实施例中通过设置调整层307为起伏状态，从而在调整层307上形成检测线305时，可以使检测线305靠近和远离基底304 的表面为起伏状。
在一实施例中，继续参见图3(b)，阵列基板还包括第一缓冲层308。该第一缓冲层308可以设置在调整层307和基底304之间，并且该第一缓冲层308 可以与显示区域304内的缓冲层buffer(图中未示出)采用同一构图工艺制成。这样第一缓冲层308可以增加调整层307和基底304之间的粘合力，防止调整层307脱落。
可理解的是，由于检测线305采用了起伏状设置，若本实用新型实施例中检测线305仍然采用显示区域301内源漏极层的Ti/Al/Ti结构，在一定程度可以提高检测膜层Crack的灵敏度。
为进一步提升检测灵敏度，在一实施例中，检测线305采用金属钼材料制成，此场景下检测线305与显示区域301内的栅极层(图中未示出)或者像素电极层采用同一构图工艺制成。
场景一
以检测线305与显示区域301内的栅极层采用同一构图工艺制成为例，描述检测线的形成过程，参见图4(a)～图4(e)，包括：
步骤一，参见图4(a)，采用等离子增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)在基底401上形成第一缓冲层402。该第一缓冲层402与显示区域内缓冲层buffer采用同一构图工艺制成。其中，基底 401可以采用聚酯纤维等材料制成，第一缓冲层402可以采用氧化硅(SiOx)和 /或氮化硅(SiNx)材料制成。
步骤二，参见图4(b)，采用PECVD方法在第一缓冲层402上形成调整层 403。该调整层403与显示区域内有源层同一构图工艺制成。其中，调整层403 可以采用多晶硅(P-Si)材料制成。
步骤三，参见图4(c)，在调整层远离基底的一面形成起伏状404。例如，在ACT Mask(P-Si Pattern)中使用Halftone工艺，即在ACT Mask工艺时对非显示区域内检测线区域交替形半曝光，构图如图5所示。在进行ACT Dry Etch (干法刻蚀)时，由于Halftone工艺，P-Si表面会形成高低起伏状。
步骤四，参见4(d)，采用PECVD方法在调整层403上形成栅绝缘层405。该栅绝缘层405与显示区域内栅绝缘层采用同一构图工艺制成。其中，栅绝缘层405可以采用氧化硅(SiOx)和/或氮化硅(SiNx)材料制成。
步骤五，参见4(e)，采用溅射方法(Sputter)在栅绝缘层405上形成检测线406(可以称之为Gate1Mask)，此时检测线406底部(靠近基底的表面)会形成高低起伏状。其中，该检测线406与显示区域内栅极层采用同一构图工艺制成。另外，检测线406可以采用金属钼材料制成。
需要说明的是，本步骤中在检测线沉积时Halftone工艺Gate1Mask通过率周期(构图如图6所示)与ACT Mask相反，通过干法刻蚀(Gate1Dry Etch) 形成上下起伏波浪状的检测线。
场景二
当检测线305与显示区域301内的像素电极层采用同一构图工艺制成时，与场景一的区别在于：
步骤五中，采用溅射方法(Sputter)在栅绝缘层上形成检测线2时，对应显示区域内的像素电压层的构图工艺(即Gate2Mask)。技术人员可以参考场景一的方案实现，在此不再赘述。
在另一实施例中，继续参见图3(a)，阵列基板还包括扇出区域308。参见图7，扇出区域308包括基底701、第一缓冲层702、调整层703和检测线704 (可以为检测线1或检测线2)。其中，第一缓冲层702可以与显示区域内的栅绝缘层采用同一构图工艺制成，调整层703可以与显示区域内的有源层采用同一构图工艺制成。第一缓冲层702设置在基底701上；调整层703设置在第一缓冲层702上，且远离基底701的表面设置为起伏状，相应地，检测线704靠近或者远离第一缓冲层702的表面设置为起伏状态。具体工艺包括：
在Pad bending工艺中，增加EBA Mask(Edge Bending A Mask)对非显示区域内的有源层挖孔，即在EBA Mask中进行Halftone工艺，构型如图5所示，使有源层远离基底的表面形成起伏状，进而使检测线704底部为高低起伏状的效果。
可理解的是，上述检测线704还可以与显示区域内的像素电极层采用同一构型工艺制成。相应地，调整层703可以与显示区域内的层间介电层ILD(像素电极间的介电材料)采用同一构型工艺制成。制成工艺参见调整层703对应显示区域内有源层的场景，在此不再赘述。
需要说明的是，本实施例中阵列基板显示区域内的场效应薄膜晶体管(TFT) 采用顶栅结构，即非显示区域内检测线走线也与之相对应。当然，在TFT晶体管的结构改变时，非显示区域内检测线走线也随之变化，相应的方案也落入本申请的保护范围。
本实用新型实施例还提供了一种显示面板，该显示面板包括阵列基板。其中，阵列基板为本实用新型所提供的上述阵列基板。该显示面板可以用于手机、电脑、平板电脑、电视机等显示装置中。
在本实用新型中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。在本实用新型中，虚线连接的两个部件是存在电连接或者接触关系的，采用虚线仅是为了使附图更清楚，更易理解本实用新型的方案。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本实用新型的其它实施方案。本实用新型旨在涵盖本实用新型的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本实用新型未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本实用新型的真正范围和精神由下面的权利要求指出。
应当理解的是，本实用新型并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求来限制。
Claims (9)
1.一种阵列基板，其特征在于，所述阵列基板包括显示区域和围绕所述显示区域的非显示区域；所述非显示区域包括基底和设置在所述基底上的检测线，所述检测线远离所述基底的表面设置为起伏状。
2.根据权利要求1所述的阵列基板，其特征在于，所述非显示区域还包括调整层；所述调整层设置在所述基底之上，且所述调整层与所述显示区域内的有源层采用同一构图工艺制成；所述检测线设置在所述调整层之上；
所述调整层远离所述基底的表面设置为起伏状，所述检测线靠近和远离所述基底的表面设置为起伏状。
3.根据权利要求2所述的阵列基板，其特征在于，所述非显示区域还包括第一缓冲层；所述第一缓冲层设置在所述调整层和所述基底之间，且所述第一缓冲层与所述显示区域内的缓冲层采用同一构图工艺制成。
4.根据权利要求1所述的阵列基板，其特征在于，所述检测线与所述显示区域内栅极层采用同一构图工艺制成。
5.根据权利要求1所述的阵列基板，其特征在于，所述检测线与所述显示区域内的像素电极层采用同一构图工艺制成。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括扇出区域；所述扇出区域包括基底、第一缓冲层、调整层和检测线；所述第一缓冲层设置在所述基底上，所述调整层设置在所述第一缓冲层上，且远离所述基底的表面设置为起伏状，所述检测线靠近和远离所述基底的表面设置为起伏状。
7.根据权利要求1所述的阵列基板，其特征在于，所述起伏状为波浪形。
8.根据权利要求1所述的阵列基板，其特征在于，所述检测线采用金属钼制成。
9.一种显示装置，其特征在于，包括权利要求1～8任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820843207.9U CN208422960U (zh) | 2018-05-31 | 2018-05-31 | 阵列基板、显示装置 |
| PCT/CN2019/074200 WO2019227964A1 (zh) | 2018-05-31 | 2019-01-31 | 阵列基板、显示装置以及形成阵列基板的方法 |
| US16/491,737 US11569274B2 (en) | 2018-05-31 | 2019-01-31 | Array substrate, display device and method of forming array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820843207.9U CN208422960U (zh) | 2018-05-31 | 2018-05-31 | 阵列基板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208422960U true CN208422960U (zh) | 2019-01-22 |
Family
ID=65111933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820843207.9U Active CN208422960U (zh) | 2018-05-31 | 2018-05-31 | 阵列基板、显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11569274B2 (zh) |
| CN (1) | CN208422960U (zh) |
| WO (1) | WO2019227964A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109752421A (zh) * | 2019-01-31 | 2019-05-14 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| WO2019227964A1 (zh) * | 2018-05-31 | 2019-12-05 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及形成阵列基板的方法 |
| CN112419946A (zh) * | 2020-11-09 | 2021-02-26 | 武汉华星光电半导体显示技术有限公司 | 检测电路、显示面板及检测方法 |
| WO2021036118A1 (zh) * | 2019-08-29 | 2021-03-04 | 武汉华星光电半导体显示技术有限公司 | 可折叠显示面板 |
| CN113078188A (zh) * | 2021-03-05 | 2021-07-06 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021088037A1 (zh) * | 2019-11-08 | 2021-05-14 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102409454B1 (ko) * | 2015-02-02 | 2022-06-15 | 삼성디스플레이 주식회사 | 표시 패널 |
| KR102518427B1 (ko) * | 2016-03-14 | 2023-04-05 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102439673B1 (ko) * | 2017-06-19 | 2022-09-05 | 삼성디스플레이 주식회사 | 표시 장치 |
| EP3655816A4 (en) * | 2017-07-18 | 2021-01-13 | BOE Technology Group Co., Ltd. | DISPLAY PANEL, DISPLAY DEVICE, METHOD OF DETECTING Cracks IN THE SEALING LAYER OF A DISPLAY PANEL, AND METHOD OF MANUFACTURING A DISPLAY PANEL |
| CN208422960U (zh) | 2018-05-31 | 2019-01-22 | 京东方科技集团股份有限公司 | 阵列基板、显示装置 |
-
2018
- 2018-05-31 CN CN201820843207.9U patent/CN208422960U/zh active Active
-
2019
- 2019-01-31 WO PCT/CN2019/074200 patent/WO2019227964A1/zh active Application Filing
- 2019-01-31 US US16/491,737 patent/US11569274B2/en active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019227964A1 (zh) * | 2018-05-31 | 2019-12-05 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及形成阵列基板的方法 |
| US11569274B2 (en) | 2018-05-31 | 2023-01-31 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Array substrate, display device and method of forming array substrate |
| CN109752421A (zh) * | 2019-01-31 | 2019-05-14 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| WO2021036118A1 (zh) * | 2019-08-29 | 2021-03-04 | 武汉华星光电半导体显示技术有限公司 | 可折叠显示面板 |
| US11587472B2 (en) | 2019-08-29 | 2023-02-21 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Foldable display panel |
| CN112419946A (zh) * | 2020-11-09 | 2021-02-26 | 武汉华星光电半导体显示技术有限公司 | 检测电路、显示面板及检测方法 |
| CN112419946B (zh) * | 2020-11-09 | 2022-06-10 | 武汉华星光电半导体显示技术有限公司 | 检测电路、显示面板及检测方法 |
| CN113078188A (zh) * | 2021-03-05 | 2021-07-06 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN113078188B (zh) * | 2021-03-05 | 2022-07-12 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210358979A1 (en) | 2021-11-18 |
| WO2019227964A1 (zh) | 2019-12-05 |
| US11569274B2 (en) | 2023-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208422960U (zh) | 阵列基板、显示装置 | |
| CN103676354B (zh) | 电极结构及制备方法、阵列基板及制备方法和显示装置 | |
| CN104360557B (zh) | 阵列基板及其制造方法，以及显示装置 | |
| CN102881839B (zh) | 有机发光二极管、触摸显示装置及其制造方法 | |
| CN101964330B (zh) | 阵列基板及其制造方法 | |
| CN104698709A (zh) | 一种阵列基板和液晶显示面板 | |
| CN103022149B (zh) | 薄膜晶体管、阵列基板及制造方法和显示器件 | |
| CN103489824A (zh) | 一种阵列基板及其制备方法与显示装置 | |
| US11847946B2 (en) | In-cell touch organic light-emitting diode display device | |
| CN103474437B (zh) | 一种阵列基板及其制备方法与显示装置 | |
| WO2019227963A1 (zh) | 显示面板及其制造方法、显示装置 | |
| CN105068373A (zh) | Tft基板结构的制作方法 | |
| CN108511465A (zh) | 内嵌式触控阵列基板、显示面板及制造方法 | |
| CN104952880A (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN102768990B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103887245B (zh) | 一种阵列基板的制造方法 | |
| CN102496625A (zh) | 薄膜晶体管、画素结构及其制造方法 | |
| JP4481942B2 (ja) | 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法 | |
| CN108121476A (zh) | 用于触摸显示装置的阵列基板及其制造方法 | |
| CN104134672A (zh) | 薄膜晶体管基板和使用薄膜晶体管基板的有机发光装置 | |
| CN104538454A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| CN109597522A (zh) | 触控阵列基板及触控显示面板 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN106129071A (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN102236189B (zh) | 显示用触摸基板及其制造方法及液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |