KR102070113B1 - 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법 - Google Patents

전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102070113B1
KR102070113B1 KR1020197028983A KR20197028983A KR102070113B1 KR 102070113 B1 KR102070113 B1 KR 102070113B1 KR 1020197028983 A KR1020197028983 A KR 1020197028983A KR 20197028983 A KR20197028983 A KR 20197028983A KR 102070113 B1 KR102070113 B1 KR 102070113B1
Authority
KR
South Korea
Prior art keywords
electronic circuit
circuit protective
protective material
sealing
viscosity
Prior art date
Application number
KR1020197028983A
Other languages
English (en)
Other versions
KR20190119143A (ko
Inventor
고지 호리
동철 강
마사시 야마우라
겐타 이시바시
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017072893A external-priority patent/JP6292334B1/ja
Priority claimed from JP2017072894A external-priority patent/JP6288344B1/ja
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Priority to KR1020207000965A priority Critical patent/KR102450897B1/ko
Publication of KR20190119143A publication Critical patent/KR20190119143A/ko
Application granted granted Critical
Publication of KR102070113B1 publication Critical patent/KR102070113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

하기 (1) 또는 (2) 중 적어도 어느 것을 충족하는 전자 회로 보호재.
(1) 수지 성분과, 무기 충전재를 함유하고, 상기 무기 충전재의 함유율이 전체의 50질량％ 이상인 전자 회로 보호재,
(2) 수지 성분과, 무기 충전재를 함유하고, 75℃, 전단 속도 5s-1의 조건에서 측정되는 점도(Pa·s)를 점도 A로 하고, 75℃, 전단 속도 50s-1의 조건에서 측정되는 점도(Pa·s)를 점도 B로 했을 때, 점도 A/점도 B의 값으로서 얻어지는 75℃에서의 요변 지수가 0.1 내지 2.5인 전자 회로 보호재.

Description

전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법
본 발명은 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 칩과 기판이 전기적으로 접속된 구조로서, 반도체 소자와 기판을 와이어를 통하여 접속하는 와이어 본딩 구조라고 불리는 것이 있다. 와이어 본딩 구조에 있어서는, 반도체 칩과, 기판과, 이들을 전기적으로 접속하고 있는 와이어를 수지 조성물로 밀봉함으로써, 반도체 장치를 형성한다. 그 때, 수지 조성물의 유동에 의해 와이어에 압력이 가해져서, 와이어의 위치 어긋남(와이어 흐름)이 발생하거나, 반도체 칩의 보호가 충분히 되지 않는다는 문제가 있다.
반도체 패키지의 밀봉에 사용하는 수지 조성물에는 통상, 무기 충전재가 포함되어 있지만, 수지 조성물의 유동성은 무기 충전재의 양을 저감시키면 일반적으로 향상된다. 그래서, 특허문헌 1에는 내층과 외층의 2층 구조로 이루어지고, 와이어와 접하는 내층을 형성하는 수지 조성물의 무기 충전재의 양을 5질량％ 내지 40 질량％로 함으로써 유동성을 높게 하여 와이어 흐름을 억제하는 한편, 외층을 형성하는 수지 조성물의 무기 충전재의 양을 60질량％ 내지 95질량％로 내층보다도 증가시킨 밀봉 구조가 기재되어 있다.
일본 특허 공개 제2011-35334호 공보
특허문헌 1에 기재된 밀봉 구조에서는, 무기 충전재의 양이 서로 다른 2종의 수지 조성물을 내층용과 외층용으로 구분지어 사용함으로써 와이어 흐름 억제와 방열성 향상의 트레이드오프 관계의 해소를 시도하고 있다. 그러나, 반도체 장치에 특히 높은 방열성이 요구되는 분야에 있어서는, 밀봉 구조의 외층뿐만 아니라 내층도 방열성이 우수한 것이 바람직하다. 또한, 특허문헌 1 기재된 밀봉 구조에서는, 내층 중의 무기 충전재량이 적어, 반도체 칩 보호를 위한 충분한 강도를 얻지 못할 우려가 있다.
본 발명의 일 실시 형태에서는, 방열성과 전자 회로의 보호 성능이 우수한 밀봉 구조를 형성 가능한 전자 회로 보호재, 이 전자 회로 보호재와 함께 사용되는 전자 회로 보호재용 밀봉재, 이들 전자 회로 보호재와 전자 회로 보호재용 밀봉재를 조합하여 사용하는 밀봉 방법, 및 방열성과 전자 회로의 보호 성능이 우수한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
또한, 와이어 흐름을 억제하기 위해서는 수지 조성물의 유동성을 높이는 것이 유효하다고 생각되지만, 단지 점도를 낮게 하는 것만으로는 와이어의 주위에 부여한 상태를 충분히 유지할 수 없어, 와이어의 주위에 양호한 밀봉 구조가 형성되지 않을 우려가 있다.
본 발명의 일 실시 형태에서는, 전자 회로의 주위에 양호한 밀봉 구조를 형성 가능한 전자 회로 보호재, 이 전자 회로 보호재와 함께 사용되는 전자 회로 보호재용 밀봉재, 이들 전자 회로 보호재와 전자 회로 보호재용 밀봉재를 조합하여 사용하는 밀봉 방법, 및 전자 회로의 주위에 양호한 밀봉 구조를 구비하는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단에는, 이하의 실시 양태가 포함된다.
<1> 수지 성분과, 무기 충전재를 함유하고, 상기 무기 충전재의 함유율이 전체의 50질량％ 이상인, 전자 회로 보호재.
<2> 수지 성분과, 무기 충전재를 함유하고, 75℃, 전단 속도 5s-1의 조건에서 측정되는 점도(Pa·s)를 점도 A로 하고, 75℃, 전단 속도 50s-1의 조건에서 측정되는 점도(Pa·s)를 점도 B로 했을 때, 점도 A/점도 B의 값으로서 얻어지는 75℃에서의 요변 지수가 0.1 내지 2.5인, 전자 회로 보호재.
<3> 상기 수지 성분이 열경화성의 수지 성분인, <1> 또는 <2>에 기재된 전자 회로 보호재.
<4> 염소 이온량이 100ppm 이하인, <1> 내지 <3> 중 어느 한 항에 기재된 전자 회로 보호재.
<5> 상기 무기 충전재의 최대 입자 직경이 75㎛ 이하인, <1> 내지 <4> 중 어느 한 항에 기재된 전자 회로 보호재.
<6> 75℃, 전단 속도 5s-1에서 측정되는 점도가 3.0Pa·s 이하인, <1> 내지 <5> 중 어느 한 항에 기재된 전자 회로 보호재.
<7> 25℃, 전단 속도 10s-1에서 측정되는 점도가 30Pa·s 이하인, <1> 내지 <6> 중 어느 한 항에 기재된 전자 회로 보호재.
<8> 상기 수지 성분이 에폭시 수지를 포함하는, <1> 내지 <7> 중 어느 한 항에 기재된 전자 회로 보호재.
<9> 상기 수지 성분이 방향환을 갖는 에폭시 수지와, 지방족 에폭시 수지를 포함하는, <1> 내지 <8> 중 어느 한 항에 기재된 전자 회로 보호재.
<10> 상기 수지 성분이, 상기 방향환을 갖는 에폭시 수지로서 액상의 비스페놀형 에폭시 수지 및 액상의 글리시딜 아민형 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1종과, 상기 지방족 에폭시 수지로서 선상 지방족 에폭시 수지를 포함하는, <1> 내지 <9> 중 어느 한 항에 기재된 전자 회로 보호재.
<11> <1> 내지 <10> 중 어느 한 항에 기재된 전자 회로 보호재의 경화물의 주위를 밀봉하기 위한, 전자 회로 보호재용 밀봉재.
<12> <1> 내지 <10> 중 어느 한 항에 기재된 전자 회로 보호재와, <11>에 기재된 전자 회로 보호재용 밀봉재를 조합하여 전자 회로의 주위를 밀봉하는, 밀봉 방법.
<13> 전자 회로의 주위에 <1> 내지 <10> 중 어느 한 항에 기재된 전자 회로 보호재를 부여하여 전자 회로 보호재의 경화물을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
<14> 상기 전자 회로 보호재의 경화물의 주위를 전자 회로 보호재용 밀봉재를 사용하여 밀봉하는 공정을 더 갖는, <13>에 기재된 반도체 장치의 제조 방법.
<15> 상기 전자 회로는, 반도체 칩과 기판을 접속하는 와이어인, <13> 또는 <14>에 기재된 반도체 장치의 제조 방법.
본 발명의 일 실시 형태에 의하면, 방열성과 전자 회로의 보호 성능이 우수한 밀봉 구조를 형성 가능한 전자 회로 보호재, 이 전자 회로 보호재와 함께 사용되는 전자 회로 보호재용 밀봉재, 이들 전자 회로 보호재와 전자 회로 보호재용 밀봉재를 조합하여 사용하는 밀봉 방법, 및 방열성과 전자 회로의 보호 성능이 우수한 반도체 장치의 제조 방법이 제공된다.
본 발명의 일 실시 형태에 의하면, 전자 회로의 주위에 양호한 밀봉 구조를 형성 가능한 전자 회로 보호재, 이 전자 회로 보호재와 함께 사용되는 전자 회로 보호재용 밀봉재, 이들 전자 회로 보호재와 전자 회로 보호재용 밀봉재를 조합하여 사용하는 밀봉 방법, 및 전자 회로의 주위에 양호한 밀봉 구조를 구비하는 반도체 장치의 제조 방법이 제공된다.
도 1은 전자 회로 보호재의 유동성의 평가 방법을 설명하는 도면이다.
이하, 본 발명을 실시하기 위한 구체적인 내용에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시 형태에 한정되는 것은 아니다. 이하의 실시 형태에 있어서, 그의 구성 요소(요소 스텝 등도 포함함)는 특별히 명시한 경우를 제외하고, 필수는 아니다. 수치 및 그의 범위에 대해서도 마찬가지이며, 본 발명을 제한하는 것은 아니다.
본 개시에 있어서 「공정」이라는 단어에는, 다른 공정으로부터 독립적인 공정에 추가로, 다른 공정과 명확하게 구별할 수 없는 경우일지라도 그 공정의 목적이 달성되면, 당해 공정도 포함된다.
본 개시에 있어서 「내지」를 사용하여 나타난 수치 범위에는, 「내지」의 전후에 기재되는 수치가 각각 최솟값 및 최대값으로서 포함된다.
본 개시 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 하나의 수치 범위에서 기재된 상한값 또는 하한값은, 다른 단계적인 기재의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또한, 본 개시 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
본 개시에 있어서 각 성분은 해당하는 물질을 복수종 포함하고 있어도 된다. 조성물 중에 각 성분에 해당하는 물질이 복수종 존재하는 경우, 각 성분의 함유율 또는 함유량은, 특별히 언급하지 않는 한, 조성물 중에 존재하는 당해 복수종의 물질의 합계의 함유율 또는 함유량을 의미한다.
본 개시에 있어서 각 성분에 해당하는 입자는 복수종 포함하고 있어도 된다. 조성물 중에 각 성분에 해당하는 입자가 복수종 존재하는 경우, 각 성분의 입자 직경은, 특별히 언급하지 않는 한, 조성물 중에 존재하는 당해 복수종의 입자의 혼합물에 관한 값을 의미한다.
본 개시에 있어서 「층」 또는 「막」이라는 단어에는, 당해 층 또는 막이 존재하는 영역을 관찰했을 때에, 당해 영역의 전체에 형성되어 있는 경우에 추가로, 당해 영역의 일부에만 형성되어 있는 경우도 포함된다.
본 개시에 있어서 「적층」이라는 단어는, 층을 적층하는 것을 나타내고, 2 이상의 층이 결합되어 있어도 되고, 2 이상의 층이 탈착 가능해도 된다.
<전자 회로 보호재(제1 실시 형태)>
본 실시 형태의 전자 회로 보호재는, 수지 성분과, 무기 충전재를 함유하고, 무기 충전재의 함유율이 전체의 50질량％ 이상이다. 전자 회로 보호재는, 필요에 따라 수지 성분 및 무기 충전재 이외의 성분을 함유해도 된다.
본 개시에 있어서 「전자 회로 보호재」란, 반도체 장치에 있어서 전자 회로의 주위를 보호하기 위한 재료를 의미하고, 와이어 본딩 구조에 있어서 반도체 칩과 기판을 접속하는 와이어의 주위를 밀봉하기 위하여 사용되는 수지 재료(와이어 코팅재), 반도체 칩과 기판 사이를 충전하는 수지 재료(언더필재) 등을 들 수 있다. 전자 회로 보호재를 사용하여 전자 회로의 주위를 보호함으로써, 그의 외측을 추가로 밀봉재로 밀봉할 때에 밀봉재에 의해 와이어 흐름 등의 문제가 발생하는 것을 회피할 수 있다. 또한, 밀봉재에 의해 와이어 흐름 등의 문제가 발생할 가능성을 고려할 필요가 없어져서, 밀봉재의 선택 자유도를 확장할 수 있다.
무기 충전재의 함유율이 전체의 40질량％ 이하인 전자 회로 보호재는, 유동성을 높이기 위하여 무기 충전재의 함유율을 낮게 하고 있는 한편으로, 전자 회로 부근의 방열성과 강도가 저하되어 있는 것으로 생각된다. 본 실시 형태의 전자 회로 보호재는, 무기 충전재의 함유율을 전체의 50질량％ 이상으로 함으로써 종래보다도 방열성과 강도가 우수한 밀봉 구조를 형성할 수 있다.
전자 회로 보호재는, 75℃, 전단 속도 5s-1에서 측정되는 점도가 3.0Pa·s 이하인 것이 바람직하고, 2.0Pa·s 이하인 것이 보다 바람직하다. 전자 회로 보호재의 75℃, 전단 속도 5s-1에서의 점도가 3.0Pa·s 이하이면, 전자 회로 보호재를 와이어의 주위에 부여할 때에 와이어 흐름의 발생이 효과적으로 억제되는 경향이 있다. 상기 점도의 하한은 특별히 제한되지 않지만, 와이어의 주위에 부여한 상태를 유지하는 관점에서는, 0.01Pa·s 이상인 것이 바람직하다.
전자 회로 보호재는, 25℃, 전단 속도 10s-1에서 측정되는 점도가 30Pa·s 이하인 것이 바람직하고, 20Pa·s 이하인 것이 보다 바람직하다. 상기 점도의 하한은 특별히 제한되지 않지만, 와이어의 주위에 부여한 상태를 유지하는 관점에서는, 0.1Pa·s 이상인 것이 바람직하다.
본 개시에 있어서, 전자 회로 보호재의 25℃에서의 점도는 E형 점도계를 사용하여 측정되는 값이며, 75℃에서의 점도는 레오미터(예를 들어, TA 인스트루먼트사의 상품명 「AR2000」)를 사용하여 측정되는 값이다.
전자 회로 보호재의 요변 지수는, 용도(예를 들어, 와이어 코팅재로서 사용할지, 언더필재로서 사용할지), 전자 회로 및 반도체 장치의 상태 등에 따라서 설정할 수 있다. 예를 들어, 75℃에서의 요변 지수가 0.1 내지 2.5인 것이 바람직하다.
전자 회로 보호재의 75℃에서의 요변 지수는, 75℃, 전단 속도 5s-1의 조건에서 측정되는 점도를 점도 A로 하고, 75℃, 전단 속도 50s-1의 조건에서 측정되는 점도를 점도 B로 했을 때, 점도 A/점도 B의 값으로서 얻어진다.
전자 회로 보호재가 상술한 점도의 조건을 충족하도록 하기 위한 방법은 특별히 제한되지 않는다. 예를 들어, 전자 회로 보호재의 점도를 낮추는 방법으로서는, 저점도의 수지 성분을 사용하는 방법, 용제를 첨가하는 방법 등을 들 수 있고, 이들을 단독 또는 조합하여 사용할 수 있다.
<전자 회로 보호재(제2 실시 형태)>
본 실시 형태의 전자 회로 보호재는, 수지 성분과, 무기 충전재를 함유하고, 75℃, 전단 속도 5s-1의 조건에서 측정되는 점도(Pa·s)를 점도 A로 하고, 75℃, 전단 속도 50s-1의 조건에서 측정되는 점도(Pa·s)를 점도 B로 했을 때, 점도 A/점도 B의 값으로서 얻어지는 75℃에서의 요변 지수가 0.1 내지 2.5이다. 전자 회로 보호재는, 필요에 따라 수지 성분 및 무기 충전재 이외의 성분을 함유해도 된다.
본 실시 형태의 전자 회로 보호재는, 75℃에서의 요변 지수가 0.1 내지 2.5인 것에 의해, 전자 회로의 주위에 양호한 밀봉 구조를 형성할 수 있다.
전자 회로 보호재의 75℃에서의 요변 지수는, 그의 용도(예를 들어, 와이어 코팅재로서 사용할지, 언더필재로서 사용할지), 전자 회로 및 반도체 장치의 상태 등에 따라서 설정할 수 있다. 예를 들어, 전자 회로 보호재를 와이어 코팅재로서 사용하는 경우의 75℃에서의 요변 지수는, 0.1 내지 2.5인 것이 바람직하고, 언더필재로서 사용하는 경우의 75℃에서의 요변 지수는, 0.1 내지 1.0인 것이 바람직하지만, 본 실시 형태는 이들 범위에 한정되는 것은 아니다.
전자 회로 보호재는, 75℃, 전단 속도 5s-1에서 측정되는 점도가 3.0Pa·s 이하인 것이 바람직하고, 2.0Pa·s 이하인 것이 보다 바람직하다. 전자 회로 보호재의 75℃, 전단 속도 5s-1에서의 점도가 3.0Pa·s 이하이면, 전자 회로 보호재를 와이어의 주위에 부여할 때에 와이어 흐름의 발생이 효과적으로 억제되는 경향이 있다. 상기 점도의 하한은 특별히 제한되지 않지만, 와이어의 주위에 부여한 상태를 유지하는 관점에서는, 0.01Pa·s 이상인 것이 바람직하다.
전자 회로 보호재는, 25℃, 전단 속도 10s-1에서 측정되는 점도가 30Pa·s 이하인 것이 바람직하고, 20Pa·s 이하인 것이 보다 바람직하다. 상기 점도의 하한은 특별히 제한되지 않지만, 와이어의 주위에 부여한 상태를 유지하는 관점에서는, 0.1Pa·s 이상인 것이 바람직하다.
[수지 성분]
각 실시 형태의 전자 회로 보호재에 포함되는 수지 성분은, 전자 회로 보호재가 상기 조건을 충족할 수 있는 것이면 특별히 제한되지 않는다. 기존의 설비와의 적합성, 전자 회로 보호재로서의 특성의 안정성 등의 관점에서는, 열경화성의 수지 성분을 사용하는 것이 바람직하고, 에폭시 수지를 사용하는 것이 보다 바람직하다. 또한, 상온(25℃)에서 액상(이하, 간단히 「액상의」라고도 함)의 수지 성분을 사용하는 것이 바람직하고, 액상의 에폭시 수지를 사용하는 것이 보다 바람직하다. 수지 성분은, 에폭시 수지와 경화제의 조합이어도 된다.
(에폭시 수지)
전자 회로 보호재에 사용할 수 있는 에폭시 수지로서는, 예를 들어, 비스페놀 A, 비스페놀 F, 비스페놀 AD, 비스페놀 S, 수소 첨가 비스페놀 A 등의 디글리시딜 에테르형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지를 대표로 하는 페놀류와 알데히드류의 노볼락 수지를 에폭시화한 것(노볼락형 에폭시 수지), 프탈산, 다이머산 등의 다염기산과 에피클로로히드린의 반응에 의해 얻어지는 글리시딜 에스테르형 에폭시 수지, p-아미노페놀, 디아미노디페닐메탄, 이소시아누르산 등의 아민 화합물과 에피클로로히드린의 반응에 의해 얻어지는 글리시딜 아민형 에폭시 수지, 올레핀 결합을 과아세트산 등의 과산에 의해 산화하여 얻어지는 선상 지방족 에폭시 수지, 지환족 에폭시 수지 등을 들 수 있다. 에폭시 수지는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
상기 에폭시 수지 중에서도, 점도, 사용 실적, 재료 가격 등의 관점에서, 디글리시딜 에테르형 에폭시 수지 및 글리시딜 아민형 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1종이 바람직하다. 그 중에서도, 유동성의 관점에서는 액상의 비스페놀형 에폭시 수지가 바람직하고, 내열성, 접착성 및 유동성의 관점에서 액상의 글리시딜 아민형 에폭시 수지가 바람직하다.
전자 회로 보호재의 어떤 실시 양태에서는, 방향환을 갖는 에폭시 수지와, 지방족 에폭시 수지를 수지 성분으로서 사용한다. 예를 들어, 방향환을 갖는 에폭시 수지로서 액상의 비스페놀 F형 에폭시 수지 및 액상의 글리시딜 아민형 에폭시 수지와, 지방족 에폭시 수지로서 선상 지방족 에폭시 수지를 수지 성분으로서 사용한다.
글리시딜 아민형 에폭시 수지로서는, p-(2,3-에폭시프로폭시)-N,N-비스(2,3-에폭시프로필)아닐린, 디글리시딜아닐린, 디글리시딜톨루이딘, 디글리시딜메톡시아닐린, 디글리시딜디메틸아닐린, 디글리시딜트리플루오로메틸아닐린 등을 들 수 있다.
선상 지방족 에폭시 수지로서는, 1,6-헥산디올디글리시딜 에테르, 레조르시놀 디글리시딜 에테르, 프로필렌글리콜디글리시딜 에테르, 1,3-비스(3-글리시독시프로필)테트라메틸디실록산, 시클로헥산디메탄올디글리시딜 에테르 등을 들 수 있다.
에폭시 수지로서 액상의 비스페놀 F형 에폭시 수지와, 액상의 글리시딜 아민형 에폭시 수지와, 선상 지방족 에폭시 수지를 병용하는 경우, 이들의 배합비는 특별히 제한되지 않지만, 예를 들어, 액상의 글리시딜 아민형 에폭시 수지가 전체의 40질량％ 내지 70질량％이며, 액상의 비스페놀 F형 에폭시 수지와 선상 지방족 에폭시 수지의 합계가 전체의 30질량％ 내지 60질량％인 배합비여도 된다.
상기에 예시한 에폭시 수지의 에폭시 수지 전체에서 차지하는 함유율(예시한 에폭시 수지를 2종 이상 사용하는 경우에는 그의 합계)은 그의 성능을 충분히 발휘하는 관점에서 20질량％ 이상인 것이 바람직하고, 30질량％ 이상인 것이 보다 바람직하고, 50질량％ 이상인 것이 더욱 바람직하다. 당해 함유율의 상한값은, 특별히 제한되지 않고, 전자 회로 보호재의 원하는 성상 및 특성이 얻어지는 범위에서 정할 수 있다.
에폭시 수지로서는, 액상의 에폭시 수지를 사용하는 것이 바람직하지만, 상온(25℃)에서 고형인 에폭시 수지를 병용해도 된다. 상온에서 고형인 에폭시 수지를 병용하는 경우, 그의 비율은 에폭시 수지 전체의 20질량％ 이하로 하는 것이 바람직하다.
와이어의 부식을 억제하는 관점에서는, 전자 회로 보호재의 염소 이온량은 적을수록 바람직하다. 구체적으로는, 예를 들어, 100ppm 이하인 것이 바람직하다.
본 개시에 있어서 전자 회로 보호재의 염소 이온량은, 이온 크로마토그래피에 의해, 121℃, 20hr의 조건에서 처리하고, 2.5g/50cc로 환산하여 얻은 값(ppm)이다.
(경화제)
경화제로서는, 아민계 경화제, 페놀 경화제, 산 무수물 등의 에폭시 수지의 경화제로서 일반적으로 사용되고 있는 것을 특별히 제한없이 사용할 수 있다. 와이어 흐름 억제의 관점에서는, 액상의 경화제를 사용하는 것이 바람직하다. 내 온도 사이클성 및 내습성 등이 우수하고, 반도체 패키지의 신뢰성을 향상할 수 있다는 관점에서는, 경화제는 방향족 아민 화합물인 것이 바람직하고, 액상의 방향족 아민 화합물인 것이 보다 바람직하다. 경화제는, 1종을 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다.
액상의 방향족 아민 화합물로서는, 디에틸톨루엔디아민, 1-메틸-3,5-디에틸-2,4-디아미노벤젠, 1-메틸-3,5-디에틸-2,6-디아미노벤젠, 1,3,5-트리에틸-2,6-디아미노벤젠, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 3,5,3',5'-테트라메틸-4,4'-디아미노디페닐메탄, 디메틸티오톨루엔디아민 등을 들 수 있다.
액상의 방향족 아민 화합물은, 시판품으로서도 입수 가능하다. 예를 들어, JER 큐어W(미쯔비시 가가꾸 가부시키가이샤, 상품명), 가야하드A-A, 가야하드A-B, 가야하드A-S(니혼 가야쿠 가부시키가이샤, 상품명), 토트아민HM-205(신닛테츠스미킨 가가쿠 가부시키가이샤, 상품명), 아데카 하드너EH-101(가부시키가이샤 아데카, 상품명), 에포믹Q-640, 에포믹Q-643(미쯔이 가가꾸 가부시끼가이샤, 상품명), DETDA80(Lonza사, 상품명) 등이 입수 가능하다.
액상의 방향족 아민 화합물 중에서도, 전자 회로 보호재의 보존 안정성의 관점에서, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 디에틸톨루엔디아민 및 디메틸티오톨루엔디아민이 바람직하고, 경화제는 이들 중 어느 하나 또는 이들의 혼합물을 주성분으로 하는 것이 바람직하다. 디에틸톨루엔디아민으로서는, 3,5-디에틸톨루엔-2,4-디아민 및 3,5-디에틸톨루엔-2,6-디아민을 들 수 있고, 이들을 단독으로 사용해도 되고, 조합하여 사용해도 되지만, 3,5-디에틸톨루엔-2,4-디아민의 비율을 디에틸톨루엔디아민 전체의 60질량％ 이상으로 하는 것이 바람직하다.
전자 회로 보호재에 있어서의 경화제의 양은 특별히 제한되지 않고, 에폭시 수지와의 당량비 등을 고려하여 선택할 수 있다. 에폭시 수지 또는 경화제의 미반응분을 적게 억제하는 관점에서는, 경화제의 양은, 에폭시 수지의 에폭시기의 당량수에 대한 경화제의 관능기의 당량수(예를 들어, 아민계 경화제의 경우에는 활성 수소의 당량수)의 비가 0.7 내지 1.6의 범위가 되는 양인 것이 바람직하고, 0.8 내지 1.4의 범위가 되는 양인 것이 보다 바람직하고, 0.9 내지 1.2의 범위가 되는 양인 것이 더욱 바람직하다.
[무기 충전재]
각 실시 형태의 전자 회로 보호재에 포함되는 무기 충전재의 종류는, 특별히 제한되지 않는다. 예를 들어, 실리카, 탄산칼슘, 클레이, 알루미나, 질화규소, 탄화규소, 질화붕소, 규산칼슘, 티타늄산칼륨, 질화알루미늄, 베릴리아, 지르코니아, 지르콘, 포스테라이트, 스테아타이트, 스피넬, 멀라이트, 티타니아 등의 분체, 또는 이들을 구형화한 비즈, 유리 섬유 등을 들 수 있다. 또한, 난연 효과가 있는 무기 충전재를 사용해도 되고, 이러한 무기 충전재로서는 수산화알루미늄, 수산화마그네슘, 붕산아연, 몰리브덴산아연 등을 들 수 있다. 무기 충전재는, 1종을 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다.
무기 충전재 중에서도, 입수의 용이함, 화학적 안정성, 재료 비용의 관점에서는, 실리카가 바람직하다. 실리카로서는 구상 실리카, 결정 실리카 등을 들 수 있고, 전자 회로 보호재의 미세 간극으로의 유동성 및 침투성의 관점에서는, 구상 실리카가 바람직하다. 구상 실리카로서는, 노킹법에 의해 얻어지는 실리카, 용융 실리카 등을 들 수 있다.
무기 충전재는, 표면이 표면 처리되어 있어도 된다. 예를 들어, 후술하는 커플링제를 사용하여 표면 처리되어 있어도 된다.
무기 충전재의 체적 평균 입자 직경은, 0.1㎛ 내지 30㎛인 것이 바람직하고, 0.3㎛ 내지 5㎛인 것이 보다 바람직하고, 0.5㎛ 내지 3㎛인 것이 더욱 바람직하다. 특히 구형 실리카의 경우, 체적 평균 입자 직경이 상기 범위 내인 것이 바람직하다. 체적 평균 입자 직경이 0.1㎛ 이상이면 전자 회로 보호재에 있어서의 분산성이 우수하고, 유동성이 우수한 경향이 있다. 체적 평균 입자 직경이 30㎛ 이하이면, 전자 회로 보호재 중에서의 무기 충전재의 침강이 저감되어, 전자 회로 보호재의 미세 간극으로의 침투성 및 유동성이 향상되어 보이드 및 미충전의 발생이 억제되는 경향이 있다.
본 개시에 있어서 무기 충전재의 체적 평균 입자 직경은, 레이저 회절식 입도 분포 측정 장치를 사용하여 얻어지는 체적 기준의 입도 분포에 있어서 소직경 측으로부터의 누적이 50％가 될 때의 입자 직경(D50％)을 의미한다.
무기 충전재의 최대 입자 직경은, 75㎛ 이하인 것이 바람직하고, 50㎛ 이하인 것이 보다 바람직하고, 20㎛ 이하인 것이 더욱 바람직하다.
본 개시에 있어서 무기 충전재의 최대 입자 직경은, 체적 기준의 입도 분포에 있어서 소직경 측으로부터의 누적이 99％가 될 때의 입자 직경(D99％)을 의미한다.
무기 충전재의 배합량은, 전자 회로 보호재 전체의 50질량％여도 된다. 무기 충전재를 배합하는 것의 효과를 충분히 얻는 관점에서는, 무기 충전재의 배합량은, 전자 회로 보호재 전체의 60질량％ 이상이어도 되고, 70질량％ 이상이어도 된다.
전자 회로 보호재의 점도 상승을 억제하는 관점에서는, 무기 충전재의 배합량은, 전자 회로 보호재 전체의 80질량％ 이하인 것이 바람직하다.
[용제]
각 실시 형태의 전자 회로 보호재는 용제를 함유해도 된다. 용제를 포함함으로써, 전자 회로 보호재의 점도를 원하는 범위로 조절할 수 있다. 용제는, 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
용제의 종류는 특별히 제한되지 않고, 반도체 장치의 실장 기술에 사용되는 수지 조성물에 일반적으로 사용되는 것 중에서 선택할 수 있다. 구체적으로는, 부틸카르비톨아세테이트, 메틸알코올, 에틸알코올, 프로필알코올, 부틸알코올 등의 알코올계 용제, 아세톤, 메틸에틸케톤 등의 케톤계 용제, 에틸렌글리콜에틸에테르, 에틸렌글리콜메틸에테르, 에틸렌글리콜부틸에테르, 프로필렌글리콜메틸에테르, 디프로필렌글리콜메틸에테르, 프로필렌글리콜에틸에테르, 프로필렌글리콜메틸에테르아세테이트 등의 글리콜에테르계 용제, γ-부티로락톤, δ-발레로락톤, ε-카프로락톤 등의 락톤계 용제, 디메틸아세트아미드, 디메틸포름아미드 등의 아미드계 용제, 톨루엔, 크실렌 등의 방향족계 용제 등을 들 수 있다.
전자 회로용 전자 회로 보호재를 경화할 때의 급격한 휘발에 의한 기포 형성을 피하는 관점에서, 비점이 높은(예를 들어, 상압에서의 비점이 170℃ 이상인) 용제를 사용하는 것이 바람직하다.
전자 회로 보호재가 용제를 포함하는 경우, 그의 양은 특별히 제한되지 않지만, 전자 회로 보호재 전체의 1질량％ 내지 70질량％인 것이 바람직하다.
[경화 촉진제]
각 실시 형태의 전자 회로 보호재는, 필요에 따라 에폭시 수지와 경화제의 반응을 촉진하는 경화 촉진제를 함유해도 된다.
경화 촉진제는 특별히 제한되지 않고, 종래 공지된 것을 사용할 수 있다. 예를 들어, 1,8-디아자-비시클로(5,4,0)운데센-7,1,5-디아자-비시클로(4,3,0)노넨, 5,6-디부틸아미노-1,8-디아자-비시클로(5,4,0)운데센-7 등의 시클로아미딘 화합물, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3급 아민 화합물, 및 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질―2-페닐이미다졸, 1-벤질―2-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸, 2,4-디아미노-6-(2'-메틸이미다졸릴-(1'))-에틸-s-트리아진, 2-헵타데실이미다졸 등의 이미다졸 화합물, 트리알킬포스핀(트리부틸포스핀 등), 디알킬아릴포스핀(디메틸페닐포스핀 등), 알킬디아릴포스핀(메틸디페닐포스핀 등), 트리페닐포스핀, 알킬기 치환 트리페닐포스핀 등의 유기 포스핀 화합물, 및 이들 유기 인 화합물에 무수 말레산, 1,4-벤조퀴논, 2,5-톨루퀴논, 1,4-나프토퀴논, 2,3-디메틸벤조퀴논, 2,6-디메틸벤조퀴논, 2,3-디메톡시-5-메틸-1,4-벤조퀴논, 2,3-디메톡시-1,4-벤조퀴논, 페닐-1,4-벤조퀴논 등의 퀴논 화합물, 디아조페닐메탄, 페놀 수지 등의 π 결합을 갖는 화합물을 부가하여 이루어지는 분자 내 분극을 갖는 화합물, 그리고 이들의 유도체를 들 수 있다. 나아가, 2-에틸-4-메틸이미다졸테트라페닐보레이트, N-메틸모르폴린테트라페닐보레이트 등의 페닐보론염을 들 수 있다. 또한, 잠재성을 갖는 경화 촉진제로서, 상온 고체의 아미노기를 갖는 화합물을 코어로 하여, 상온 고체의 에폭시 화합물의 셸을 피복하여 이루어지는 코어-셸 입자를 들 수 있다. 경화 촉진제는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
전자 회로 보호재가 경화 촉진제를 포함하는 경우, 그의 양은 특별히 제한되지 않지만, 에폭시 수지 100질량부에 대하여 0.1질량부 내지 40질량부인 것이 바람직하고, 1질량부 내지 20질량부인 것이 보다 바람직하다.
[가요제]
각 실시 형태의 전자 회로 보호재는, 내열충격성 향상, 반도체 소자에 대한 응력 저감 등의 관점에서, 필요에 따라 가요제를 함유해도 된다.
가요제는, 특별히 제한되지 않고, 수지 조성물에 일반적으로 사용되는 것 중에서 선택할 수 있다. 그 중에서도 고무 입자가 바람직하다. 고무 입자로서는, 스티렌-부타디엔 고무(SBR), 니트릴-부타디엔 고무(NBR), 부타디엔 고무(BR), 우레탄 고무(UR), 아크릴 고무(AR) 등의 입자를 들 수 있다. 이들 중에서도 내열성 및 내습성의 관점에서 아크릴 고무의 입자가 바람직하고, 코어 셸 구조를 갖는 아크릴계 중합체의 입자(즉 코어 셸형 아크릴 고무 입자)가 보다 바람직하다.
또한, 실리콘 고무 입자도 적합하게 사용할 수 있다. 실리콘 고무 입자로서는, 직쇄상의 폴리디메틸실록산, 폴리메틸페닐실록산, 폴리디페닐실록산 등의 폴리오르가노실록산을 가교한 실리콘 고무 입자, 실리콘 고무 입자의 표면을 실리콘 레진으로 피복한 것, 유화 중합 등으로 얻어지는 고형 실리콘 입자의 코어와 아크릴 수지 등의 유기 중합체의 셸을 포함하는 코어-셸 중합체 입자 등을 들 수 있다. 이들 실리콘 고무 입자의 형상은 무정형이어도 되고, 구형이어도 되지만, 전자 회로 보호재의 점도를 낮게 억제하기 위해서는 구형의 것이 바람직하다. 이들 실리콘 고무 입자는, 예를 들어, 도레이 다우코닝 실리콘 가부시키가이샤, 신에쯔 가가꾸 고교 가부시키가이샤 등으로부터 시판품이 입수 가능하다.
(커플링제)
각 실시 형태의 전자 회로 보호재는, 수지 성분과 무기 충전재, 또는 수지 성분과 와이어의 계면에 있어서의 접착성을 높일 목적에서 커플링제를 사용해도 된다. 커플링제는 무기 충전재의 표면 처리에 사용해도 되고, 무기 충전재와는 별도로 배합해도 된다.
커플링제는 특별히 제한되지 않고, 공지된 것을 사용할 수 있다. 예를 들어, 아미노기(1급, ２급 또는 3급)를 갖는 실란 화합물, 에폭시실란, 머캅토실란, 알킬실란, 우레이드실란, 비닐실란 등의 각종 실란 화합물, 티타늄 화합물, 알루미늄 킬레이트류, 알루미늄/지르코늄계 화합물 등을 들 수 있다. 커플링제는, 1종을 단독으로 사용해도 되고, 2종류 이상을 조합하여 사용해도 된다.
실란 커플링제로서 구체적으로는, 비닐트리클로로실란, 비닐트리에톡시실란, 비닐트리스(β-메톡시에톡시)실란, γ-메타크릴옥시프로필트리메톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디메톡시실란, 비닐트리아세톡시실란, γ-머캅토프로필트리메톡시실란, γ-아미노프로필트리메톡시실란, γ-아미노프로필메틸디메톡시실란, γ-아미노프로필트리에톡시실란, γ-아미노프로필메틸디에톡시실란, γ-아닐리노프로필트리메톡시실란, γ-아닐리노프로필트리에톡시실란, γ-(N,N-디메틸)아미노프로필트리메톡시실란, γ-(N,N-디에틸)아미노프로필트리메톡시실란, γ-(N,N-디부틸)아미노프로필트리메톡시실란, γ-(N-메틸)아닐리노프로필트리메톡시실란, γ-(N-에틸)아닐리노프로필트리메톡시실란, γ-(N,N-디메틸)아미노프로필트리에톡시실란, γ-(N,N-디에틸)아미노프로필트리에톡시실란, γ-(N,N-디부틸)아미노프로필트리에톡시실란, γ-(N-메틸)아닐리노프로필트리에톡시실란, γ-(N-에틸)아닐리노프로필트리에톡시실란, γ-(N,N-디메틸)아미노프로필메틸디메톡시실란, γ-(N,N-디에틸)아미노프로필메틸디메톡시실란, γ-(N,N-디부틸)아미노프로필메틸디메톡시실란, γ-(N-메틸)아닐리노프로필메틸디메톡시실란, γ-(N-에틸)아닐리노프로필메틸디메톡시실란, N-(트리메톡시실릴프로필)에틸렌디아민, N-(디메톡시메틸실릴이소프로필)에틸렌디아민, 메틸트리메톡시실란, 디메틸디메톡시실란, 메틸트리에톡시실란, γ-클로로프로필트리메톡시실란, 헥사메틸디실란, 비닐트리메톡시실란, γ-머캅토프로필메틸디메톡시실란 등을 들 수 있다.
티타늄 커플링제로서 구체적으로는, 이소프로필트리이소스테아로일티타네이트, 이소프로필트리스(디옥틸파이로포스페이트)티타네이트, 이소프로필트리(N-아미노에틸-아미노에틸)티타네이트, 테트라옥틸비스(디트리데실포스파이트)티타네이트, 테트라(2,2-디알릴옥시메틸-1-부틸)비스(디트리데실)포스파이트티타네이트, 비스(디옥틸파이로포스페이트)옥시아세테이트티타네이트, 비스(디옥틸파이로포스페이트)에틸렌티타네이트, 이소프로필트리옥타노일티타네이트, 이소프로필디메타크릴 이소스테아로일티타네이트, 이소프로필트리도데실벤젠술포닐티타네이트, 이소프로필이소스테아로일디아크릴티타네이트, 이소프로필트리(디옥틸포스페이트)티타네이트, 이소프로필트리쿠밀페닐티타네이트, 테트라이소프로필비스(디옥틸포스파이트)티타네이트 등을 들 수 있다.
전자 회로 보호재가 커플링제를 포함하는 경우, 그 양은 특별히 제한되지 않지만, 무기 충전재 100질량부에 대하여 1질량부 내지 30질량부인 것이 바람직하다.
[이온 트랩제]
각 실시 형태의 전자 회로 보호재는, 반도체 패키지의 내마이그레이션성, 내습성, 고온 방치 특성 등을 향상시키는 관점에서, 이온 트랩제를 함유해도 된다. 이온 트랩제는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
이온 트랩제로서는, 하기 조성식 (V) 및 (VI)으로 표시되는 음이온 교환체를 들 수 있다.
Mg1-xAlx(OH)2(CO3)x/2·mH2O …(V)
(0<X≤0.5, m은 양의 수)
BiOx(OH)y(NO3)2 …(VI)
(0.9≤x≤1.1, 0.6≤y≤0.8, 0.2≤z≤0.4)
상기 식 (V)의 화합물은, 시판품(교와 가가꾸 고교 가부시키가이샤, 상품명 「DHT-4A」)으로서 입수 가능하다. 또한, 상기 식 (VI)의 화합물은, 시판품(도아 고세 가부시키가이샤, 상품명 「IXE500」)으로서 입수 가능하다. 상기 화합물 이외의 음이온 교환체도 이온 트랩제로서 사용할 수 있다. 예를 들어, 마그네슘, 알루미늄, 티타늄, 지르코늄, 안티몬 등에서 선택되는 원소의 함수 산화물 등을 들 수 있다.
전자 회로 보호재가 이온 트랩제를 포함하는 경우, 그의 양은 특별히 제한되지 않는다. 예를 들어, 전자 회로 보호재 전체의 0.1질량％ 내지 3.0질량％인 것이 바람직하고, 0.3질량％ 내지 1.5질량％인 것이 보다 바람직하다.
이온 트랩제가 입자상일 경우, 그의 체적 평균 입자 직경(D50％)은 0.1㎛ 내지 3.0㎛인 것이 바람직하다. 또한, 최대 입자 직경은 10㎛ 이하인 것이 바람직하다.
[기타 성분]
각 실시 형태의 전자 회로 보호재는, 필요에 따라 상술한 성분 이외의 성분을 함유해도 된다. 예를 들어, 염료, 카본 블랙 등의 착색제, 희석제, 레벨링제, 소포제 등을 필요에 따라서 배합할 수 있다.
[전자 회로 보호재의 제조 방법]
각 실시 형태의 전자 회로 보호재의 제조 방법은, 전자 회로 보호재의 각 성분을 충분히 분산 혼합할 수 있는 것이면, 특별히 제한되지 않는다. 예를 들어, 일반적인 방법으로서, 소정의 배합량의 성분을 분쇄기, 믹싱 롤, 플래니터리 믹서 등을 사용하여 혼합 및 혼련하고, 필요에 따라 탈포함으로써 제조할 수 있다.
[전자 회로 보호재의 사용 방법]
각 실시 형태의 전자 회로 보호재는, 모든 와이어 본딩 방식의 실장 기술에 사용할 수 있다. 구체적으로는, 예를 들어, 반도체 소자와 기판을 전기적으로 접속하는 와이어의 주위에 전자 회로 보호재를 부여하고, 경화시켜서, 와이어를 밀봉 함과 함께 와이어 흐름이 발생하지 않도록 와이어의 위치를 고정한다. 전자 회로 보호재는, 적어도 와이어의 주위에 부여되는 것이면 되고, 기판의 전체면에 부여해도 되고, 일부에만 부여해도 된다. 전자 회로 보호재를 와이어의 주위에 부여하는 방법은 특별히 제한되지 않고, 디스펜스 방식, 주형 방식, 인쇄 방식 등을 채용할 수 있다.
<전자 회로 보호재용 밀봉재>
각 실시 형태의 실시 형태의 전자 회로 보호재용 밀봉재는, 상술한 전자 회로 보호재의 경화물의 주위를 밀봉하기 위한 것이다.
전자 회로 보호재용 밀봉재는, 전자 회로의 주위를 직접 밀봉하는 것이 아니라, 전자 회로의 주위에 형성되는 전자 회로 보호재의 경화물의 주위를 밀봉한다. 이 때문에, 전자 회로 보호재용 밀봉재의 유동에 의한 와이어 흐름 등의 문제의 발생을 고려할 필요가 없다. 따라서, 전자 회로 보호재용 밀봉재의 종류는 특별히 제한되지 않고, 반도체 장치의 실장 기술에 일반적으로 사용되는 것을 사용할 수 있다.
전자 회로 보호재용 밀봉재의 바람직한 조성으로서는, 에폭시 수지와, 경화제로서의 페놀 수지의 조합을 들 수 있다. 에폭시 수지로서는 비페닐형 에폭시 수지, 비스페놀형(비스페놀 F형, 비스페놀 A형 등) 에폭시 수지, 트리페닐메탄형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있다. 페놀 수지로서는 트리페닐메탄형 페놀 수지, 페놀아르알킬형 페놀 수지, 자일록형 페놀 수지, 공중합 페놀 아르알킬형 페놀 수지, 나프톨아르알킬형 페놀 수지, 비페닐렌아르알킬형 페놀 수지 등을 들 수 있다. 이들은 각각 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
<밀봉 방법>
각 실시 형태의 밀봉 방법은, 상술한 전자 회로 보호재와, 상술한 전자 회로 보호재용 밀봉재를 조합하여 전자 회로의 주위를 밀봉하는 것이다.
상기 밀봉 방법에 사용되는 방법은 특별히 제한되지 않고, 반도체 장치의 실장 기술에 일반적으로 사용되는 것에서 선택할 수 있다.
<반도체 장치의 제조 방법>
각 실시 형태의 반도체 장치의 제조 방법은, 전자 회로의 주위에 상술한 전자 회로 보호재를 부여하여 전자 회로 보호재의 경화물을 형성하는 공정을 갖는다. 전자 회로 보호재를 전자 회로의 주위에 부여하는 방법은 특별히 제한되지 않고, 디스펜스 방식, 주형 방식, 인쇄 방식 등을 채용할 수 있다.
상기 방법은 또한, 전자 회로 보호재를 사용하여 형성한 경화물의 주위를 상술한 전자 회로용 밀봉재를 사용하여 밀봉하는 공정을 갖고 있어도 된다. 전자 회로 보호재의 경화물의 주위를 밀봉재를 사용하여 밀봉하는 방법은 특별히 제한되지 않고, 디스펜스 방식, 주형 방식, 인쇄 방식 등을 채용할 수 있다.
상기 방법에 있어서, 전자 회로 보호재 및 전자 회로용 밀봉재의 상세는 전술한 바와 같다. 전자 회로는, 예를 들어, 반도체 칩과 기판과 접속하는 와이어여도 된다.
실시예
이하, 상기 실시 형태를 실시예에 의해 구체적으로 설명하지만, 상기 실시 형태는 이들 실시예에 한정되는 것은 아니다. 또한, 표 중의 각 재료에 상당하는 항목의 단위는 「질량부」이며, 공란은 해당하는 재료를 사용하지 않는 것을 나타낸다.
(1) 전자 회로 보호재의 조제
표 1에 나타내는 재료를 표 1에 나타내는 조성 비율로 배합하고, 3축 롤 및 진공 분쇄기로 혼련 분산하여, 실시예의 전자 회로 보호재를 조제하였다. 조제한 전자 회로 보호재의 25℃, 전단 속도 10s-1에서의 점도와, 75℃, 전단 속도 5s-1에서의 점도를 각각 측정하였다. 또한, 75℃, 전단 속도 50s-1에서의 점도를 측정하고, 75℃에서의 요변 지수를 구하였다. 결과를 표 1에 나타내었다.
(2) 유동성의 평가
전자 회로 보호재의 유동성은, PBGA(Plastic Ball Grid Array)의 패키지를 사용하여 형성한 와이어 본딩 구조를 전자 회로 보호재를 사용하여 밀봉했을 때의 와이어 흐름의 상태에 의해 평가하였다.
구체적으로는, 도 1에 도시한 바와 같이, 전자 회로 보호재를 사용하여 와이어 본딩 구조를 밀봉한 후의 와이어의 최대 변위량 a를 X선으로 확인하고, 최대 변위량 a를 루프 길이 b로 나눈 값에 100을 곱함으로써, W/S(％)를 구하였다. W/S(％)의 값이 3％ 이하일 때에, 유동성이 「양호」라고 판단하였다. 결과를 표 1에 나타내었다.
(3) 염소 이온량의 평가
전자 회로 보호재의 염소 이온량(ppm)은 이온 크로마토그래피에 의해 상술한 조건에서 측정하였다. 결과를 표 2에 나타내었다.
표 1 및 표 2에 나타내는 재료의 상세는, 하기와 같다.
·에폭시 수지 1…p-(2,3-에폭시프로폭시)-N,N-비스(2,3-에폭시프로필)아닐린(가부시키가이샤 ADEKA, 상품명 「EP-3950S」, 전체 염소량이 1500ppm 이하)
·에폭시 수지 2…p-(2,3-에폭시프로폭시)-N,N-비스(2,3-에폭시프로필)아닐린(미쯔비시 가가꾸 가부시키가이샤, 상품명 「jER630」, 전체 염소량이 5500ppm 이하)
·에폭시 수지 3…비스페놀 F형 에폭시 수지(신닛테츠스미킨 가가쿠 가부시키가이샤, 상품명 「YDF-8170C」)
·에폭시 수지 4…1,6-헥산디올디글리시딜 에테르(사카모토 야쿠힝 고교 가부시키가이샤, 상품명 「SR-16HL」)
·경화제…디에틸톨루엔디아민(미쯔비시 가가꾸 가부시키가이샤, 상품명 「jER 큐어W」)
·이온 트랩제… 비스무트계 이온 트랩제(도아 고세 가부시키가이샤, 상품명 「IXE-500」)
·용제…부틸카르비톨아세테이트
·무기 충전재 1…실란 커플링제로 표면 처리된 구상 용융 실리카(애드마텍스 가부시키가이샤, 상품명 「SE5050-SEJ」, 체적 평균 입자 직경 1.5㎛
·무기 충전재 2…실란 커플링제로 표면 처리된 구상 용융 실리카(애드마텍스 가부시키가이샤, 상품명 「SE2050-SEJ」, 체적 평균 입자 직경 0.5㎛)
Figure 112019100771336-pct00001
표 1의 결과에 나타낸 바와 같이, 실시예 1 내지 3에서 제작한 전자 회로용 보호재는, 무기 충전재의 함유율이 전체의 50질량％ 이상이어도 우수한 유동성을 나타냈다. 또한, 실시예 1 내지 3에서 제작한 전자 회로용 보호재는, 75℃에서의 요변 지수가 0.1 내지 2.5의 범위 내였다.
Figure 112019100771336-pct00002
표 2의 결과에 나타낸 바와 같이, 에폭시 수지 2와 이온 트랩제를 병용한 실시예 4의 염소 이온량은, 고순도의 에폭시 수지 1을 사용한 실시예 5와 비교하면 염소 이온량이 높지만, 이온 트랩제를 병용하지 않는 참고예 1의 110ppm에 비하여 43ppm이며, 전자 회로용 보호재로서는 충분히 높은 수준을 달성하고 있었다.
염소 이온량을 저감하기 위하여 무기 충전재의 양을 증가시킨 참고예 2는, 3축 롤에서의 혼련을 할 수 없었기 때문에 염소 이온량의 평가를 행하지 않았다.
일본 특허 출원 제2017-072893호 및 제2017-072894호의 개시는, 그의 전체가 참조에 의해 본 명세서에 도입된다.
본 명세서에 기재된 모든 문헌, 특허 출원, 및 기술 규격은, 개개의 문헌, 특허 출원, 및 기술 규격이 참조에 의해 도입되는 것이 구체적이고 또한 개별적으로 기재된 경우와 동일 정도로, 본 명세서중에 원용되어서 도입된다.

Claims (16)

  1. 수지 성분과, 무기 충전재를 함유하고, 상기 무기 충전재의 함유율이 전체의 50질량％ 이상이고, 75℃, 전단 속도 5s-1에서 측정되는 점도가 3.0Pa·s 이하인, 전자 회로 보호재.
  2. 수지 성분과, 무기 충전재를 함유하고, 상기 무기 충전재의 함유율이 전체의 50질량％ 이상이고, 25℃, 전단 속도 10s-1에서 측정되는 점도가 30Pa·s 이하인, 전자 회로 보호재.
  3. 수지 성분과, 무기 충전재를 함유하고, 75℃, 전단 속도 5s-1의 조건에서 측정되는 점도(Pa·s)를 점도 A로 하고, 75℃, 전단 속도 50s-1의 조건에서 측정되는 점도(Pa·s)를 점도 B로 했을 때, 점도 A/점도 B의 값으로서 얻어지는 75℃에서의 요변 지수가 0.1 내지 2.5인, 전자 회로 보호재.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 수지 성분이 열경화성의 수지 성분인, 전자 회로 보호재.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 염소 이온량이 100ppm 이하인, 전자 회로 보호재.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 무기 충전재의 최대 입자 직경이 75㎛ 이하인, 전자 회로 보호재.
  7. 제3항에 있어서, 75℃, 전단 속도 5s-1에서 측정되는 점도가 3.0Pa·s 이하인, 전자 회로 보호재.
  8. 제3항에 있어서, 25℃, 전단 속도 10s-1에서 측정되는 점도가 30Pa·s 이하인, 전자 회로 보호재.
  9. 제1항 내지 제3항, 제7항 및 제8항 중 어느 한 항에 있어서, 상기 수지 성분이 에폭시 수지를 포함하는, 전자 회로 보호재.
  10. 제1항 내지 제3항, 제7항 및 제8항 중 어느 한 항에 있어서, 상기 수지 성분이 방향환을 갖는 에폭시 수지와, 지방족 에폭시 수지를 포함하는, 전자 회로 보호재.
  11. 제10항에 있어서, 상기 수지 성분이, 상기 방향환을 갖는 에폭시 수지로서 액상의 비스페놀형 에폭시 수지 및 액상의 글리시딜 아민형 에폭시 수지로 이루어지는 군에서 선택되는 적어도 1종과, 상기 지방족 에폭시 수지로서 선상 지방족 에폭시 수지를 포함하는, 전자 회로 보호재.
  12. 제1항 내지 제3항, 제7항 및 제8항 중 어느 한 항에 기재된 전자 회로 보호재의 경화물의 주위를 밀봉하기 위한, 전자 회로 보호재용 밀봉재.
  13. 제1항 내지 제3항, 제7항 및 제8항 중 어느 한 항에 기재된 전자 회로 보호재와, 상기 전자 회로 보호재의 경화물의 주위를 밀봉하기 위한 전자 회로 보호재용 밀봉재를 조합하여 전자 회로의 주위를 밀봉하는, 밀봉 방법.
  14. 전자 회로의 주위에 제1항 내지 제3항, 제7항 및 제8항 중 어느 한 항에 기재된 전자 회로 보호재를 부여하여 전자 회로 보호재의 경화물을 형성하는 공정을 갖는, 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 전자 회로 보호재의 경화물의 주위를 전자 회로 보호재용 밀봉재를 사용하여 밀봉하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  16. 제14항에 있어서, 상기 전자 회로는, 반도체 칩과 기판을 접속하는 와이어인, 반도체 장치의 제조 방법.
KR1020197028983A 2017-03-31 2018-03-28 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법 KR102070113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207000965A KR102450897B1 (ko) 2017-03-31 2018-03-28 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017072893A JP6292334B1 (ja) 2017-03-31 2017-03-31 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JP2017072894A JP6288344B1 (ja) 2017-03-31 2017-03-31 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JPJP-P-2017-072893 2017-03-31
JPJP-P-2017-072894 2017-03-31
PCT/JP2018/013019 WO2018181602A1 (ja) 2017-03-31 2018-03-28 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207000965A Division KR102450897B1 (ko) 2017-03-31 2018-03-28 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190119143A KR20190119143A (ko) 2019-10-21
KR102070113B1 true KR102070113B1 (ko) 2020-01-29

Family

ID=63676048

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207000965A KR102450897B1 (ko) 2017-03-31 2018-03-28 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법
KR1020197028983A KR102070113B1 (ko) 2017-03-31 2018-03-28 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207000965A KR102450897B1 (ko) 2017-03-31 2018-03-28 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
KR (2) KR102450897B1 (ko)
CN (4) CN110476243A (ko)
MY (1) MY177304A (ko)
TW (2) TWI800504B (ko)
WO (1) WO2018181602A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114507415A (zh) * 2022-03-01 2022-05-17 郭亚莹 一种快速流动耐高温底部填充胶及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272656A (ja) * 1988-09-07 1990-03-12 Fujikura Ltd 半導体素子の封止構造
JP3611066B2 (ja) * 1996-08-29 2005-01-19 株式会社ルネサステクノロジ 無機質充填剤及びエポキシ樹脂組成物の製造方法
EP0827159B1 (en) * 1996-08-29 2003-05-21 Mitsubishi Denki Kabushiki Kaisha Epoxy resin composition and semiconductor device encapsulated therewith
JP3729225B2 (ja) * 1996-08-29 2005-12-21 信越化学工業株式会社 半導体装置
JPH10261741A (ja) * 1997-03-19 1998-09-29 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2000269388A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 半導体封止用樹脂および樹脂封止型半導体装置
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
SG177684A1 (en) * 2009-07-31 2012-03-29 Sumitomo Bakelite Co Liquid resin composition and semiconductor device formed using same
JP5586185B2 (ja) 2009-08-06 2014-09-10 パナソニック株式会社 半導体装置
JP5906673B2 (ja) * 2010-11-26 2016-04-20 日立化成株式会社 封止用エポキシ樹脂成形材料、及びこの成形材料で封止した素子を備えた電子部品装置
KR101623670B1 (ko) * 2012-01-18 2016-05-23 미쓰이 가가쿠 가부시키가이샤 조성물, 조성물로 이루어지는 표시 디바이스 단면 시일제, 표시 디바이스 및 그의 제조 방법
JP6013906B2 (ja) * 2012-12-27 2016-10-25 ナミックス株式会社 液状エポキシ樹脂組成物
JP5881179B2 (ja) * 2013-08-28 2016-03-09 信越化学工業株式会社 半導体封止用樹脂組成物及びその硬化物を備えた半導体装置
JP6125967B2 (ja) * 2013-09-30 2017-05-10 明和化成株式会社 エポキシ樹脂組成物、封止材、その硬化物、及びフェノール樹脂
JP6196138B2 (ja) * 2013-11-29 2017-09-13 ナミックス株式会社 半導体封止剤および半導体装置
JP6331570B2 (ja) * 2014-03-28 2018-05-30 日立化成株式会社 アンダーフィル材及び該アンダーフィル材により封止する電子部品とその製造方法
JP6415104B2 (ja) * 2014-05-16 2018-10-31 ナミックス株式会社 液状封止材、それを用いた電子部品
KR102362604B1 (ko) * 2014-07-02 2022-02-15 디아이씨 가부시끼가이샤 전자 재료용 에폭시 수지 조성물, 그의 경화물 및 전자 부재
JP2016108367A (ja) * 2014-12-02 2016-06-20 信越化学工業株式会社 半導体封止用樹脂組成物及び該樹脂組成物を用いた半導体封止方法
JP6300744B2 (ja) * 2015-02-27 2018-03-28 信越化学工業株式会社 半導体封止用樹脂組成物及び半導体装置
CN104910845B (zh) * 2015-06-12 2017-11-07 深圳先进技术研究院 底部填充胶及其制备方法

Also Published As

Publication number Publication date
MY177304A (en) 2020-09-11
CN113345813A (zh) 2021-09-03
WO2018181602A1 (ja) 2018-10-04
KR20190119143A (ko) 2019-10-21
CN110476243A (zh) 2019-11-19
TW202328334A (zh) 2023-07-16
TW201842051A (zh) 2018-12-01
CN113410182A (zh) 2021-09-17
TWI800504B (zh) 2023-05-01
KR20200007090A (ko) 2020-01-21
KR102450897B1 (ko) 2022-10-04
CN113388229A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
JP6656792B2 (ja) 電子部品用液状樹脂組成物及び電子部品装置
KR20230141890A (ko) 언더필용 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
KR102628332B1 (ko) 경화성 수지 조성물, 전자 부품 장치 및 전자 부품 장치의 제조 방법
JP2019167407A (ja) エポキシ樹脂組成物、及び電子部品装置
KR102070113B1 (ko) 전자 회로용 보호재, 전자 회로용 보호재용 밀봉재, 밀봉 방법 및 반도체 장치의 제조 방법
JP6547819B2 (ja) 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JP6292334B1 (ja) 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JP7167912B2 (ja) 液状封止樹脂組成物、電子部品装置及び電子部品装置の製造方法
WO2019176859A1 (ja) エポキシ樹脂組成物、及び電子部品装置
JP6288344B1 (ja) 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
KR102153807B1 (ko) 밀봉 조성물 및 반도체 장치
JP7454906B2 (ja) アンダーフィル材、電子部品装置及び電子部品装置の製造方法
JP2019083225A (ja) アンダーフィル用液状樹脂組成物、電子部品装置、及び電子部品装置の製造方法
JPWO2019146617A1 (ja) 封止用樹脂組成物
JP6686433B2 (ja) アンダーフィル用樹脂組成物、電子部品装置及び電子部品装置の製造方法
WO2019035431A1 (ja) 封止用樹脂組成物、封止用樹脂組成物の製造方法、半導体装置及び半導体装置の製造方法
JP6547818B2 (ja) 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JP6930555B2 (ja) 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JP6870706B2 (ja) 電子回路用保護材、電子回路用保護材用封止材、封止方法及び半導体装置の製造方法
JP2017197698A (ja) コアシェル構造を有する粒子及びその製造方法
JP7455017B2 (ja) アンダーフィル材、電子部品装置及び電子部品装置の製造方法
JP7571814B2 (ja) エポキシ樹脂組成物、及び電子部品装置
JP2019065224A (ja) 硬化性樹脂組成物、電子部品装置及び電子部品装置の製造方法
JP2024055627A (ja) 成形用樹脂組成物及び電子部品装置
KR20240116333A (ko) 반도체 소자 언더필용 액상 에폭시 수지 조성물, 이를 포함하는 반도체 소자 봉지재 및 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant