KR102005631B1 - 수직형 논리곱 가중치 소자 및 그의 동작 방법 - Google Patents

수직형 논리곱 가중치 소자 및 그의 동작 방법 Download PDF

Info

Publication number
KR102005631B1
KR102005631B1 KR1020170124869A KR20170124869A KR102005631B1 KR 102005631 B1 KR102005631 B1 KR 102005631B1 KR 1020170124869 A KR1020170124869 A KR 1020170124869A KR 20170124869 A KR20170124869 A KR 20170124869A KR 102005631 B1 KR102005631 B1 KR 102005631B1
Authority
KR
South Korea
Prior art keywords
electrode layer
word lines
weight
drain electrode
source electrode
Prior art date
Application number
KR1020170124869A
Other languages
English (en)
Other versions
KR20190036077A (ko
Inventor
유인경
황현상
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170124869A priority Critical patent/KR102005631B1/ko
Publication of KR20190036077A publication Critical patent/KR20190036077A/ko
Application granted granted Critical
Publication of KR102005631B1 publication Critical patent/KR102005631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H01L27/11556—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • H01L27/11507—
    • H01L27/11509—
    • H01L27/11524—
    • H01L27/11529—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 기판, 기판 상에 수직으로 신장한 복수 개의 워드 라인들, 상기 워드 라인들에 인접한 적층 구조체 및 상기 워드 라인들과 상기 적층 구조체 사이에 형성되는 강유전체층들을 포함하고, 상기 적층 구조체는 드레인 전극층, 금속 산화물 반도체층, 소오스 전극층 및 절연층이 순차적으로 적층된 단위 적층구조들을 포함하고, 상기 강유전체층은 상기 워드 라인들과 상기 드레인 전극층 및 소오스 전극층이 교차하는 지점들에서 각각의 워드 라인과 각각의 상기 드레인 전극층 및 소오스 전극층 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하는 수직형 논리곱 가중치 소자 및 이의 동작 방법을 제공한다. 본 발명에 따른 수직형 논리곱 가중치 소자는 고집적도를 가지는 비휘발성 메모리로서, 멀티-레벨 값의 가중치 저장이 가능하며, 행렬-벡터 곱셈이 가능하여 오프-칩 러닝 시스템의 단말기에 이용될 수 있다.

Description

수직형 논리곱 가중치 소자 및 그의 동작 방법{Vertical AND-weight device and operating method thereof}
본 발명은 뉴로모픽 장치를 위한 가중치 소자 및 이의 동작 방법에 관한 것으로, 더욱 자세하게는 3차원 수직형 구조로 행렬-벡터 곱셈(matrix-vector multiplication) 수행이 가능한 수직형 논리곱 가중치 소자 및 그의 동작 방법에 관한 것이다.
가중치 소자는 뉴럴 네트워크(neural network)에서 가중치 값을 저장하기 위한 메모리소자의 일종이다. 860억개의 신경세포가 10조개 이상의 시냅스 연결을 갖는 인간 뇌를 모사하는 뉴로모픽 소자에 사용되기 위하여, 가중치 소자에 높은 집적도가 요구된다.
수직 낸드(Vertical NAND, V-NAND) 소자들은 예컨대, 플래시 메모리와 같은 애플리케이션을 위해 수직 삼차원 구조로 구축될 수 있는 저장 매체들이다. 기존의 V-NAND는 4F2구조로서 집적도가 가장 높은 구조이지만 V-NAND의 채널 즉, 스트링(string)으로 작동하는 방식을 취한다. 이러한 구조를 가중치 소자에 적용할 경우, 전체 가중치 노드가 동시에 작동하는 상황, 즉 행렬-벡터 곱셈의 수행이 불가능해진다.
따라서 V-NAND의 공정을 적용할 수 있으면서 행렬-벡터 곱셈이 가능한 가중치 소자가 요구된다.
본 발명이 해결하고자 하는 제1 기술적 과제는 수직형 논리곱 가중치 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 제2 기술적 과제는 상기 수직형 논리곱 가중치 소자의 동작방법을 제공하는 데 있다.
상술한 제1 기술적 과제를 해결하기 위하여 본 발명은 기판, 기판 상에 수직으로 신장한 복수 개의 워드 라인들, 상기 워드 라인들에 인접한 적층 구조체 및 상기 워드 라인들과 상기 적층 구조체 사이에 형성되는 강유전체층들을 포함하고, 상기 적층 구조체는 드레인 전극층, 금속 산화물 반도체층, 소오스 전극층 및 절연층이 순차적으로 적층된 단위 적층구조들을 포함하고, 상기 강유전체층은 상기 워드 라인들과 상기 드레인 전극층 및 소오스 전극층이 교차하는 지점들에서 각각의 워드 라인과 각각의 상기 드레인 전극층 및 소오스 전극층 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하는 수직형 논리곱 가중치 소자를 제공한다.
본 발명의 일 실시예에 따라 수직형 논리곱 가중치 소자는 상기 워드 라인들 사이를 절연하는 수직 절연막들을 더 포함하고, 상기 적층 구조체의 측면을 따라 상기 워드 라인들과 상기 수직 절연막들이 교대로 반복되어 형성되고, 상기 강유전체층들은 상기 적층 구조체의 측면을 따라, 상기 적층 구조체와 상기 워드 라인들 사이에 형성되는 수직형 크로스-포인트 구조를 갖는다.
상기 강유전체층은 HfOx, 도핑된 HfOx, BaTiO3 또는 BiFeO3을 포함할 수 있다.
상기 워드라인들, 상기 드레인 전극층들 및 소오스 전극층들은 강유전체의 피로(fatigue) 방지 전극일 수 있으며, 상기 피로 방지 전극은 산화물 전도체일 수 있으며, 예를 들어 RuO2 , SrRuOx 또는 IrO2를 포함할 수 있으나 이에 한정되는 것은 아니다.
상술한 제2 기술적 과제를 해결하기 위하여 본 발명은 기판 상에 수직으로 신장한 복수 개의 워드 라인들, 상기 워드 라인들에 인접한 적층 구조체 및 강유전체층들을 포함하고, 상기 적층 구조체는 드레인 전극층, 금속 산화물 반도체층, 소오스 전극층 및 절연층이 순차적으로 적층된 단위 적층구조들을 포함하고, 상기 강유전체층은 워드 라인과 상기 드레인 전극층 및 소오스 전극층 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하는 수직형 논리곱 가중치 소자의 동작방법에 있어서, 상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계, 상기 가중치 노드들 중 선택된 가중치 노드에 가중치 값을 저장하는 단계 및 상기 가중치 노드들 중 선택된 가중치 노드에 저장된 값을 읽는 단계를 포함한다.
상기 가중치 노드들 중 선택된 가중치 노드에 가중치 값을 저장하는 단계는, 상기 선택된 가중치 노드와 접하는 상기 워드라인에 양의 쓰기 전압을 인가하고, 상기 선택된 가중치 노드와 접하는 상기 소오스 전극층 및 드레인 전극층을 접지하고, 상기 선택된 가중치 노드를 분극시켜 가중치 값 1을 저장하거나, 상기 선택된 가중치 노드와 접하는 상기 워드라인을 접지하고, 상기 선택된 가중치 노드와 접하는 상기 소오스 전극층 및 드레인 전극층에 양의 쓰기 전압을 인가하고, 상기 선택된 가중치 노드를 역분극시켜 가중치 값 0을 저장하는 동작을 포함하고, 상기 양의 쓰기 전압은 상기 가중치 노드들에 잔류 분극을 기록하는 전압일 수 있다.
상기 가중치 노드들 중 선택된 가중치 노드에 저장된 값을 읽는 단계는, 상기 드레인 전극층들에 읽기 전압을 인가하고, 상기 소오스 전극층들에서 상기 금속 산화물 반도체층을 흐르는 전류 값을 읽어 기록된 가중치 값을 판독하는 단계를 포함할 수 있다. 워드라인에 필요한 경우 선택 전압(Vselect)을 인가하여 가중치 노드의 채널 형성을 증강시킬 수 있다.
상기 가중치 노드에 저장된 값을 읽는 단계는, 상기 드레인 전극층들에 읽기 전압을 인가하고, 상기 소오스 전극층들에서 상기 금속 산화물 반도체층을 흐르는 전류 값을 읽어 합산함으로써 기록된 가중치 값을 판독하는 단계를 포함할 수 있다.
본 발명의 일 실시예를 따르면, 상기 가중치 노드에 저장된 값을 읽는 단계는, 상기 드레인 전극층들에 인가되는 읽기 전압이 펄스 전압일 때, 모든 워드라인들에 직류 전압을 인가하는 단계 또는, 상기 드레인 전극층들에 인가되는 읽기 전압이 직류 전압일 때, 워드라인들에 순차적으로 펄스 전압을 인가하는 단계를 포함할 수 있다.
본 발명에 따른 수직형 논리곱 가중치 소자는 기존의 V-NAND 공정을 적용하여, 집적도가 높은 구조를 유지하면서도 행렬-벡터 곱셈 동작이 가능한 구조를 구현할 수 있다.
본 발명의 수직형 논리곱 가중치 소자는 각 가중치 노드마다 개별적으로 가중치를 저장한 후 그룹화하여 연산하기 때문에 가중치를 선형적으로 제어할 수 있다. 또한, 강유전체가 가중치 노드로 사용되어 불휘발성 가중치 저장 장치로 사용 가능하다.
따라서 선형적으로 제어 가능한 불휘발성의 멀티-레벨 가중치 소자를 구현할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 기술에 따른 3차원 NAND 구조를 도시하는 사시도들이다.
도 2는 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자를 도시하는 사시도이다.
도 3은 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자를 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자의 동작 방법을 설명하기 위한 개념도이다.
도 5는 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자의 읽기 동작을 설명하기 위한 회로도이다.
도 6은 본 발명에 따른 수직형 논리곱 가중치 소자를 이용하는 오프-칩 러닝 (Off-chip learning)시스템을 도시하는 개념도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 종래 기술에 따른 3차원 NAND 구조를 도시하는 사시도들이다.
도 1을 참조하면, 기존의 3차원 NAND는 기판(미도시), 기판 상에 수직으로 신장한 복수 개의 채널들(140), 상기 복수 개의 채널들(140)에 인접하여 교대로 적층된 복수 개의 수평 도전층들(120) 및 복수 개의 층간 절연층들(180)을 포함하는 적층 구조체 및 상기 채널들(140)과 상기 적층구조체 사이에 형성되는 전하 저장층(160)을 포함한다.
상기 전하 저장층(160)은 절연막층들(161) 및 터널 절연막층(165) 사이에 개재된 부유 게이트층(163)을 포함한다.
기존의 3차원 NAND 구조는 수평 도전층들(120)이 층간 절연층들(180)과 교대로 적층되어 있는 적층 구조를 가지며, 이는 소자의 집적도를 크게 높일 수 있다. 그러나 3차원 NAND 구조는 수직으로 신장되어 있는 도전라인을 복수 개의 채널들(140)로 이용하고, 수평 도전층들(120)을 비트 라인으로 이용하는 스트링(string) 방식으로 작동하기 때문에 행렬-벡터 곱셈(matrix-vector multiplication)의 수행이 불가능하다.
실시예 1
도 2는 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자를 도시하는 사시도이고, 도 3은 상기 수직형 논리곱 가중치 소자를 도시하는 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 따른 수직형 논리곱 가중치 소자는 기판(미도시), 기판 상에 수직으로 신장한 복수 개의 워드 라인(210)들, 상기 워드 라인(210)들에 인접한 적층 구조체 및 상기 워드 라인(210)들과 상기 적층 구조체 사이에 형성되는 강유전체층(230)들을 포함한다. 상기 적층 구조체는 드레인 전극층(221), 금속 산화물 반도체층(223), 소오스 전극층(225) 및 절연층(227)이 순차적으로 적층된 단위 적층구조(220)들을 포함하며, 상기 강유전체층(230)은 상기 워드 라인(210)들과 상기 드레인 전극층(221) 및 소오스 전극층(225)이 교차하는 지점들에서 각각의 워드 라인(210)과 각각의 상기 드레인 전극층(221) 및 소오스 전극층(225) 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함한다.
상기 워드 라인(210)들은 상기 적층 구조체의 측면을 따라 복수 개 형성되고, 상기 워드 라인(210)들의 사이는 수직 절연막(250)들로 절연된다. 즉, 상기 적층 구조체의 측면을 따라 제2 방향으로 워드 라인(210)과 수직 절연막(250)이 교대로 반복되어 형성된다.
상기 워드 라인(210)들은 전극 물질로 사용 가능한 공지된 도전성 물질들을 제한 없이 사용할 수 있다.
상기 드레인 전극층(221) 및 소오스 전극층(225)은 전극 물질로 사용 가능한 공지된 도전성 물질들을 제한 없이 사용할 수 있다. 상기 드레인 전극층(221) 및 소오스 전극층(225)은 반도체 공정에 적합한 금속 또는 폴리 실리콘일 수 있으나, 이에 한정되는 것은 아니다.
상기 워드라인(210)들, 상기 드레인 전극층(221)들 및 소오스 전극층(225)들은 강유전체의 피로(Fatigue) 방지 전극일 수 있다. 예를 들어, 상기 워드라인(210)들, 상기 드레인 전극층(221)들 및 소오스 전극층(225)들은 산화물 전도체일 수 있다. 예를 들어, 상기 드레인 전극층(221)들 및 소오스 전극층(225)들은 RuO2 , SrRuOx 또는 IrO2를 포함할 수 있으나 이에 한정되는 것은 아니다. 피로 방지 전극 물질을 이용함으로써, 강유전체층(230)에 여러번 읽기/쓰기를 반복할 때 야기될 수 있는 피로(fatigue)특성을 방지할 수 있다.
상기 드레인 전극층(221)과 상기 소오스 전극층(225) 사이에 개재되는 금속 산화물 반도체층(223)은 ZnOx, InZnOx, InOx, InGaZnOx 또는 이들의 혼합물일 수 있다.
상기 절연층(227)은 전기적 절연을 위하여 사용 가능한 공지된 절연 물질들을 제한 없이 사용할 수 있다. 예를 들어 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(Si3N4) 및 알루미늄 옥사이드(Al2O3) 중 어느 하나를 사용할 수 있으나, 이에 한정되는 것은 아니다. 상기 절연층(227)은 단위 적층 구조(220)들 사이의 전기적 절연을 위하여 하부 단위 적층 구조의 소오스 전극층(225)과 상부 단위 적층 구조의 드레인 전극층(221) 사이에 형성된다.
상기 수직 절연막(250)들은 전기적 절연을 위하여 사용 가능한 공지된 절연 물질을 제한없이 사용할 수 있다. 예를 들어 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(Si3N4) 및 알루미늄 옥사이드(Al2O3) 중 어느 하나를 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 적층 구조체의 측면을 따라, 상기 적층 구조체와 상기 워드 라인(210) 및 상기 수직 절연막(250) 사이에 형성된 상기 강유전체층(230)은 HfOx, 도핑된 HfOx, BaTiO3 또는 BiFeO3일 수 있으나, 이에 한정되는 것은 아니다. 상기 강유전체층(230)은 상기 워드 라인(210)들과 상기 드레인 전극층(221) 및 상기 소오스 전극층(225)이 교차하는 지점에 각각의 워드 라인(210)들과 상기 드레인 전극층(221) 및 상기 소오스 전극층(225)의 사이에 개재되는 영역들로 정의되는 가중치 노드들을 포함한다.
상기 가중치 노드는 상기 워드 라인(210)들과 상기 드레인 전극층(221) 및 상기 소오스 전극층(225) 사이에 인가되는 전압에 의하여 분극이 발생되고, 전압이 인가되지 않을 때에도 잔류 분극이 남아 비휘발성 메모리 요소로 기능할 수 있다.
도 4는 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자의 동작 방법을 설명하기 위한 개념도이다.
도 4를 참조하면, 가중치 노드에 형성된 잔류 분극의 상태에 따라 강유전체층(230) 표면에 다른 종류의 전하가 유도된다. 워드 라인(210)에 쓰기 전압(Vw)을 인가하고, 드레인 전극층(221) 및 소오스 전극층(225)를 접지시켜, 강유전체층(230)이 양의 잔류 분극을 형성하는 전압 이상의 전압차를 인가한다. 이 때의 가중치 노드에 저장되는 가중치 값을 “1”이라고 하며, 강유전체층(230)의 표면과 접하는 금속 산화물 반도체층(223)에는 음의 전하가 유도된다. 만일, 금속 산화물 반도체층(223)이 n형 금속 산화물 반도체로 이루어진 경우, 드레인 전극층(221)과 소오스 전극층(225) 사이에 채널이 형성되어 전류가 흐르게 된다. 반대로 금속 산화물 반도체층(223)이 p형 금속 산화물 반도체로 이루어진 경우, 채널은 형성되지 않고 드레인 전극층(221)과 소오스 전극층(225) 사이에 전류는 흐르지 않는다.
워드 라인(210)을 접지하고, 드레인 전극층(221) 및 소오스 전극층(225)에 쓰기 전압(Vw)을 인가하여 가중치 값 “1”을 저장할 때와 역방향의 전압을 인가하면, 가중치 노드에는 역방향의 잔류 분극이 형성된다. 이 때 가중치 노드에 저장되는 가중치 값을 “0”이라고 하면, 강유전체층(230)의 표면과 접하는 금속 산화물 반도체층(223)에는 양의 전하, 즉 홀(hole)이 유도된다. 만일, 금속 산화물 반도체층(223)이 n형 금속 산화물 반도체로 이루어진 경우, 드레인 전극층(221)과 소오스 전극층(225) 사이에 채널은 형성되지 않고, 전류가 흐르지 않는다. 반면 금속 산화물 반도체층(223)이 p형 금속 산화물 반도체로 이루어진 경우, 드레인 전극층(221)과 소오스 전극층(225) 사이에 채널이 형성되어 전류가 흐르게 된다.
따라서, 소오스 전극층(225)에 읽기 전압(Vr)을 인가하고, 드레인 전극층(221)에서 전류를 측정함으로써 가중치 노드에 저장된 가중치 값을 읽을 수 있다.
채널에 유도되는 전하의 양은 산화물 반도체층(223)의 조성 및 도펀트 양에 의하여 변할 수 있다. 따라서 산화물 반도체층(223)에 유도되는 전하량이 전도성 채널을 형성할 수 없을 정도로 충분하지 않은 경우 워드 라인(210)에 전압을 인가하여 채널을 형성할 수 있다.
즉, 금속 산화물 반도체층(223)의 채널 형성이 충분하지 않을 경우, 혹은 채널 형성이 충분하더라도 가중치 노드를 효과적으로 읽기 위하여 선택전압 Vselect를 워드 라인(210)에 인가할 수 있다.
도 5는 본 발명의 일 실시예에 따른 수직형 논리곱 가중치 소자의 읽기 동작을 설명하기 위한 회로도이다.
도 5를 참조하면, 상기 드레인 전극층(221) 및 상기 소오스 전극층(225) 사이에 금속 산화물 반도체 트랜지스터가 형성된 것을 확인할 수 있다. 이 때 워드 라인(210)이 게이트 전극의 역할을 수행한다.
강유전체층(230)의 잔류 분극은 ‘0’ 또는 ‘1’의 단일 비트(single bit) 값을 가지지만, 본 발명의 수직형 논리곱 가중치 소자는 드레인 전극층(221) 및 소오스 전극층(225)과 인접한 복수 개의 워드 라인(210)과 이루는 복수 개의 가중치 노드 및 채널의 On/Off를 이용하여 멀티-레벨의 가중치 값을 저장할 수 있다. 즉, 단위 적층 구조는 복수 개의 가중치 노드를 포함하며, 각각의 가중치 노드에 저장된 단일 비트의 값이 논리곱 회로를 통하여 합산되어 멀티-레벨의 전류 펄스(Current pulse)로 변환된다. 전류 펄스들은 합산기(integrator)에서 축적되어 전압으로 변환되고, 변환된 전압(Vout)이 지정된 임계 전압 이상인 경우 다음 레이어로 전달되어 다중 레이어를 갖는 뉴럴 네트워크를 형성하게 된다. 결과적으로 본 발명의 수직형 논리곱 가중치 소자는 멀티-레벨의 가중치 값을 저장 가능하며, 행렬-벡터 곱셈 동작이 가능하다.
강유전체층(230)의 잔류 분극에 의하여 산화물 반도체층(223)에 충분한 전도성 채널이 형성된 경우에는 도 5의 (a)에 도시된 바와 같이 입력 노드에 입력 전압만을 인가하여 저장된 가중치 값이 반영된 출력 전압 펄스를 출력할 수 있다.
그러나 상술한 바와 같이, 산화물 반도체층(223)의 조성 및 도펀트 양 등에 의하여 강유전체층(230)의 잔류 분극 만으로는 전도성 채널이 형성되지 않는 경우에는 도 5 (b) 및 (c)에 도시된 바와 같이 워드 라인(210)에 전압을 함께 인가하여 줌으로써 가중치 값이 반영된 출력 전압 펄스를 검출할 수 있다.
도 5 (b)는 입력 노드에 직류 전압을 인가하고, 워드 라인(210)에 펄스 전압을 순차로 인가하여 가중치 노드에 저장된 비트 값을 읽어 합산하게 된다. 또는 도 5 (c)와 같이 모든 워드 라인(210)에 전압을 인가하고, 입력 노드에 펄스 전압을 인가하여, 입력 펄스에 대응하는 출력 펄스를 검출할 수 있다.
도 6은 본 발명에 따른 수직형 논리곱 가중치 소자를 이용하는 오프-칩 러닝 (Off-chip learning)시스템을 도시하는 개념도이다.
오프-칩 러닝 시스템은 컴퓨터, 서버에서 인공지능 학습을 수행하여 학습의 결과 값을 저장하고, 이를 딥 컴프레션(Deep Compression), 가지치기(Pruning) 등을 통하여 감소된 가중치값 및 레이어 정보로 변환한다. 이렇게 변환된 학습 결과는 가중치 소자를 포함하는 단말기에 다운로드 되어 저장된다. 단말기는 직접 인공지능 학습을 수행하지 않으나, 가중치 값을 업데이트를 통하여 갱신함으로써 인식, 판단, 예측과 같은 인공지능 서비스를 사용자에게 제공할 수 있다.
단말기의 멀티 코어(Multi-core) 또는 재구성 가능(Reconfiguration) 뉴로모픽 시스템 프로세서는 본 발명의 일 실시예를 따른 수직형 논리곱 가중치 소자를 포함할 수 있다.
본 발명에 따른 수직형 논리곱 가중치 소자는 고집적도를 가지는 비휘발성 메모리로서, 멀티-레벨 값의 가중치 저장이 가능하며, 행렬-벡터 곱셈이 가능하여 오프-칩 러닝 시스템의 단말기에 이용될 수 있다.
120 : 수평 도전층 140 : 채널
160 : 전하 저장층 161 : 절연막
165 : 터널 절연막
163 : 부유 게이트 180 : 절연막
210 : 워드 라인 220 : 단위 적층구조
221 : 드레인 전극층 223 : 금속 산화물 반도체층
225 : 소오스 전극층 227 : 절연층
230 : 강유전체층 250 : 수직 절연막

Claims (9)

  1. 기판;
    상기 기판 상에 수직으로 신장한 복수 개의 워드 라인들;
    상기 워드 라인들에 인접한 적층 구조체; 및
    상기 워드 라인들과 상기 적층 구조체 사이에 형성되는 강유전체층들을 포함하고,
    상기 적층 구조체는 드레인 전극층, 금속 산화물 반도체층, 소오스 전극층 및 절연층이 순차적으로 적층된 단위 적층구조들을 포함하고,
    상기 단위 적층구조에 접하여 형성된 강유전체층은 상기 워드 라인들과 상기 드레인 전극층 및 소오스 전극층이 교차하는 지점들에서 상기 워드 라인들과 상기 드레인 전극층 및 소오스 전극층 사이에 개재되는 영역들로 정의되는 복수 개의 가중치 노드들을 포함하고,
    상기 워드 라인들, 상기 드레인 전극층 및 소오스 전극층은 RuO2, SrRuOx 또는 IrO2를 포함하는, 강유전체의 피로(fatigue) 방지 전극인 수직형 논리곱 가중치 소자.
  2. 제1항에 있어서,
    상기 워드 라인들 사이를 절연하는 수직 절연막들을 더 포함하고,
    상기 적층 구조체의 측면을 따라 상기 워드 라인들과 상기 수직 절연막들이 교대로 반복되어 형성되고,
    상기 강유전체층들은 상기 적층 구조체의 측면을 따라, 상기 적층 구조체와 상기 워드 라인들 사이에 형성되는 수직형 논리곱 가중치 소자.
  3. 제1항에 있어서,
    상기 강유전체층은 HfOx, 도핑된 HfOx, BaTiO3 또는 BiFeO3을 포함하는 수직형 논리곱 가중치 소자.
  4. 삭제
  5. 삭제
  6. 기판 상에 수직으로 신장한 복수 개의 워드 라인들, 상기 워드 라인들에 인접한 적층 구조체 및 강유전체층들을 포함하고, 상기 적층 구조체는 드레인 전극층, 금속 산화물 반도체층, 소오스 전극층 및 절연층이 순차적으로 적층된 단위 적층구조들을 포함하고, 상기 단위 적층구조에 접하여 형성된 강유전체층은 워드 라인과 상기 드레인 전극층 및 소오스 전극층 사이에 개재되는 영역으로 정의되는 복수 개의 가중치 노드들을 포함하고, 상기 워드 라인들, 상기 드레인 전극층 및 소오스 전극층은 RuO2, SrRuOx 또는 IrO2를 포함하는, 강유전체의 피로(fatigue) 방지 전극인 수직형 논리곱 가중치 소자의 동작방법에 있어서,
    상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계;
    상기 가중치 노드들 중 선택된 가중치 노드에 가중치 값을 저장하는 단계; 및
    상기 가중치 노드에 저장된 값을 읽는 단계를 포함하는 수직형 논리곱 가중치 소자의 동작방법.
  7. 제6항에 있어서,
    상기 가중치 노드들 중 선택된 가중치 노드에 가중치 값을 저장하는 단계는,
    상기 선택된 가중치 노드와 접하는 워드라인에 양의 쓰기 전압을 인가하고, 상기 선택된 가중치 노드와 접하는 소오스 전극층 및 드레인 전극층을 접지하고, 상기 선택된 가중치 노드를 분극시켜 가중치 값 1을 저장하거나,
    상기 선택된 가중치 노드와 접하는 워드라인을 접지하고, 상기 선택된 가중치 노드와 접하는 소오스 전극층 및 드레인 전극층에 양의 쓰기 전압을 인가하고, 상기 선택된 가중치 노드를 역분극시켜 가중치 값 0을 저장하는 동작을 포함하고,
    상기 양의 쓰기 전압은 상기 가중치 노드들에 잔류 분극을 기록하는 전압인 수직형 논리곱 가중치 소자의 동작방법.
  8. 제6항에 있어서,
    상기 가중치 노드에 저장된 값을 읽는 단계는,
    상기 드레인 전극층들에 읽기 전압을 인가하고, 소오스 전극층들에서 금속 산화물 반도체층을 흐르는 전류 값을 읽어 합산함으로써 기록된 가중치 값을 판독하는 단계를 포함하는 수직형 논리곱 가중치 소자의 동작방법.
  9. 제8항에 있어서,
    상기 가중치 노드에 저장된 값을 읽는 단계는,
    상기 드레인 전극층들에 인가되는 읽기 전압이 펄스 전압일 때, 모든 워드라인들에 직류 전압을 인가하는 단계; 또는
    상기 드레인 전극층들에 인가되는 읽기 전압이 직류 전압일 때, 워드라인들에 순차적으로 펄스 전압을 인가하는 단계를 포함하는 수직형 논리곱 가중치 소자의 동작방법.
KR1020170124869A 2017-09-27 2017-09-27 수직형 논리곱 가중치 소자 및 그의 동작 방법 KR102005631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170124869A KR102005631B1 (ko) 2017-09-27 2017-09-27 수직형 논리곱 가중치 소자 및 그의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170124869A KR102005631B1 (ko) 2017-09-27 2017-09-27 수직형 논리곱 가중치 소자 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190036077A KR20190036077A (ko) 2019-04-04
KR102005631B1 true KR102005631B1 (ko) 2019-07-30

Family

ID=66105442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170124869A KR102005631B1 (ko) 2017-09-27 2017-09-27 수직형 논리곱 가중치 소자 및 그의 동작 방법

Country Status (1)

Country Link
KR (1) KR102005631B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210072636A (ko) * 2019-12-09 2021-06-17 에스케이하이닉스 주식회사 강유전층을 구비하는 비휘발성 메모리 장치
US11729986B2 (en) 2020-05-28 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of forming the same
DE102020133683A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Ferroelektrische speichervorrichtung ung verfahren zu deren herstellung
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160203400A1 (en) * 2015-01-14 2016-07-14 International Business Machines Corporation Neuromorphic memory circuit
US20170033120A1 (en) * 2015-07-30 2017-02-02 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593607B1 (ko) * 2004-05-13 2006-06-28 학교법인 동국대학교 강유전 반도체 물질을 포함하는 비휘발성 반도체 메모리소자 및 그 반도체 메모리 소자의 데이터 기입, 소거 및판독 방법
KR20060055705A (ko) * 2004-11-18 2006-05-24 삼성전자주식회사 스퍼터링 파워 변화를 이용한 강유전체 커패시터의형성방법 및 강유전체 커패시터
KR102028086B1 (ko) * 2013-03-04 2019-10-04 삼성전자주식회사 메모리소자 및 이를 포함하는 장치
US9281044B2 (en) * 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
KR102051041B1 (ko) * 2013-10-25 2019-11-29 삼성전자주식회사 3단자 시냅스 소자 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160203400A1 (en) * 2015-01-14 2016-07-14 International Business Machines Corporation Neuromorphic memory circuit
US20170033120A1 (en) * 2015-07-30 2017-02-02 Snu R&Db Foundation Vertical neuromorphic devices stacked structure and array of the structure

Also Published As

Publication number Publication date
KR20190036077A (ko) 2019-04-04

Similar Documents

Publication Publication Date Title
KR102005631B1 (ko) 수직형 논리곱 가중치 소자 및 그의 동작 방법
CN110827880B (zh) 用于操作具有多个电容器的铁电存储单元的方法
CN109767798B (zh) 存储器元件及其制作方法
US9754957B2 (en) Nonvolatile memory devices and methods forming the same
TWI453896B (zh) 電阻式記憶胞及其操作方法，以及電阻式記憶體及其操作方法與製造方法
US11600342B2 (en) Method for reading three-dimensional flash memory
CN111105021A (zh) 类神经网络系统
TWI433269B (zh) 半導體結構及其製造方法與操作方法/
WO2005083715A1 (en) Multi-layer memory arrays
KR20060091162A (ko) 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
CN109461736A (zh) 浮栅存储器件及其控制方法、3d存储器件与2d存储器件
TWI788969B (zh) 鐵電電容裝置及其製造方法與鐵電電晶體
US20210272983A1 (en) Three-dimensional ferroelectric memory
CN113948494A (zh) 存储器单元布置及其方法
US11804556B2 (en) Ferroelectric-assisted tunneling selector device
TW202209631A (zh) 3d nand快閃記憶體的擦除方法
JP2009530843A (ja) 半導体電界効果トランジスタ、メモリセル、およびメモリ素子
KR101924733B1 (ko) 수직 크로스-포인트 가중치 소자 및 이의 동작방법
TW201635290A (zh) 具有解碼器及局部字元線驅動器之三維反及閘記憶體
KR20030009073A (ko) 반도체 기억장치 및 그 구동방법
CN116636324A (zh) 电容式感测nand存储器
US20230403858A1 (en) Semiconductor memory devices and methods of manufacturing thereof
RU2668716C2 (ru) Сегнетоэлектрический элемент памяти и сумматор
KR102565862B1 (ko) 강유전체 물질 기반의 3차원 플래시 메모리 및 그 동작 방법
KR102645354B1 (ko) 3차원 적층형 시냅스 스트링 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 적층형 시냅스 스트링의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant