KR101924733B1 - 수직 크로스-포인트 가중치 소자 및 이의 동작방법 - Google Patents

수직 크로스-포인트 가중치 소자 및 이의 동작방법 Download PDF

Info

Publication number
KR101924733B1
KR101924733B1 KR1020170109337A KR20170109337A KR101924733B1 KR 101924733 B1 KR101924733 B1 KR 101924733B1 KR 1020170109337 A KR1020170109337 A KR 1020170109337A KR 20170109337 A KR20170109337 A KR 20170109337A KR 101924733 B1 KR101924733 B1 KR 101924733B1
Authority
KR
South Korea
Prior art keywords
conductive
weight
conductive lines
horizontal
nodes
Prior art date
Application number
KR1020170109337A
Other languages
English (en)
Inventor
유인경
황현상
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170109337A priority Critical patent/KR101924733B1/ko
Application granted granted Critical
Publication of KR101924733B1 publication Critical patent/KR101924733B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H01L45/1233—
    • H01L45/1253—
    • H01L45/145—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은, 기판, 기판 상에 수직으로 신장한 복수 개의 도전 라인들, 상기 도전 라인들에 인접하여 교대로 적층된 복수 개의 수평 도전층들 및 복수 개의 층간 절연층들 및 상기 도전 라인들과 상기 복수 개의 수평 도전층들 및 복수 개의 층간 절연층들 사이의 면에 형성되는 강유전체 터널링 접합물질층을 포함하고, 상기 강유전체 터널링 접합물질층은 상기 도전 라인들과 상기 수평 도전층들이 교차하는 지점에서 각각의 도전라인과 각각의 수평 도전층의 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하고, 상기 수평 도전층들 및 상기 수직 도전 라인들에 인가되는 전압의 세기에 따라 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 수직 크로스-포인트 가중치 소자 및 이의 동작방법을 제공한다. 상기 수직 크로스-포인트 가중치 소자는 집적도가 높은 구조를 가지면서도 행렬 벡터 곱셈 (matrix vector multiplication)기록 동작이 가능하다.

Description

수직 크로스-포인트 가중치 소자 및 이의 동작방법 {Vertical cross-point weighting device and method of operation thereof}
본 발명은 수직형 크로스-포인트 가중치 소자 및 이의 동작방법에 관한 것으로, 더욱 자세하게는 3차원 수직형 크로스-포인트 구조를 구비하고 행렬-벡터 곱셈(matrix-vector multiplication) 수행이 가능한 수직 크로스-포인트 가중치 소자 및 이의 동작방법에 관한 것이다.
가중치 소자는 뉴럴 네트워크(neural network)에서 가중치 값을 저장하기 위한 메모리소자의 일종이다. 860억개의 신경세포가 10조개 이상의 시냅스 연결을 갖는 인간 뇌를 모사하는 뉴로모픽 소자에 사용되기 위하여, 가중치 소자에 높은 집적도가 요구된다.
수직 낸드(Vertical NAND, V-NAND) 소자들은 예컨대, 플래시 메모리와 같은 애플리케이션을 위해 수직 삼차원 구조로 구축될 수 있는 저장 매체들이다. 기존의 V-NAND는 4F2구조로서 집적도가 가장 높은 구조이지만 V-NAND의 채널 즉, 스트링(string)으로 작동하는 방식을 취한다. 이러한 구조를 가중치 소자에 적용할 경우, 전체 가중치 노드가 동시에 작동하는 상황, 즉 행렬-벡터 곱셈의 수행이 불가능해진다.
따라서 V-NAND의 4F2 구조의 높은 집적도를 유지하면서도 행렬-벡터 곱셈이 가능한 가중치 소자가 요구된다.
본 발명이 해결하고자 하는 제1 기술적 과제는 수직 크로스-포인트 가중치 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 제2 기술적 과제는 상기 수직 크로스-포인트 가중치 소자의 동작 방법을 제공하는데 있다.
상술한 제1 기술적 과제를 해결하기 위하여 본 발명은, 기판, 기판 상에 수직으로 신장한 복수 개의 도전 라인들, 상기 도전 라인들에 인접하여 교대로 적층된 복수 개의 수평 도전층들 및 복수 개의 층간 절연층들을 포함하는 적층 구조체 및 상기 도전 라인들과 상기 적층 구조체 사이에 형성되는 강유전체 터널링 접합물질층을 포함하고, 상기 강유전체 터널링 접합물질층은 상기 도전 라인들과 상기 수평 도전층들이 교차하는 지점에서 각각의 도전라인과 각각의 수평 도전층의 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하고, 상기 수평 도전층들 및 상기 수직 도전 라인들에 인가되는 전압의 세기에 따라 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 수직 크로스-포인트 가중치 소자를 제공한다.
상기 수직 크로스-포인트 가중치 소자는 일 실시예를 따라, 상기 도전 라인들이 상기 적층 구조체를 관통하고, 상기 강유전체 터널링 접합물질층들은 상기 도전 라인들의 외주면을 따라 상기 도전 라인과 상기 적층 구조체 사이에 형성될 수 있다.
상기 수직 크로스-포인트 가중치 소자는 본 발명의 다른 일 실시예를 따라, 상기 도전 라인과 도전 라인 사이를 절연하는 수직 절연막들을 더 포함하고, 상기 적층 구조체의 측면을 따라 상기 도전 라인들과 상기 수직 절연막들이 교대로 반복하여 형성되고, 상기 강유전체 터널링 접합물질층은 상기 적층 구조체의 측면을 따라 상기 적층 구조체와 상기 도전 라인들 사이에 형성될 수 있다.
상기 가중치 노드들은 비대칭의 히스테리시스 루프를 갖는 강유전체 터널링 접합 소자를 포함할 수 있다.
상기 강유전체 터널링 접합물질층들은 HfOx, 도핑된 HfOx, BaTiO3 또는 BFO를 포함할 수 있다.
상술한 제2 기술저 과제를 해결하기 위하여 본 발명은, 상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계, 상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계 및 상기 가중치 노드들에 저장된 값을 읽는 단계를 포함하는 수직 크로스-포인트 가중치 소자의 동작방법을 제공한다.
상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계는, 상기 수평 도전층과 상기 도전 라인에 전압 차가 V0가 되도록 전압을 인가하는 단계를 포함할 수 있으며, 상기 V0는 상기 가중치 노드에 양의 잔류 분극을 기록하는 기록 전압이다.
상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계는, 상기 수평 도전층들 중 선택된 복수 개의 수평 도전층들 및 상기 도전 라인 중 순차적으로 선택되는 하나의 도전 라인에 멀티-레벨의 전압 차이를 인가하여 상기 수평 도전층들과 상기 도전 라인 사이에 개재된 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계 또는 상기 도전 라인들 중 선택된 복수 개의 도전 라인들 및 상기 수평 도전층들 중 순차적으로 선택되는 하나의 수평 도전층에 멀티-레벨의 전압 차이를 인가하여 상기 도전 라인들과 상기 수평 도전층 사이에 개재된 가중치 노드에 멀티-레벨의 가중치 값을 저장하는 단계를 포함할 수 있다.
본 발명에 따른 수직 크로스-포인트 가중치 소자는 기존의 V-NAND 구조와 같은 4F2구조를 차용하여, 집적도가 높은 구조를 유지하면서도 행렬-벡터 곱셈 동작이 가능한 구조를 구현할 수 있다.
본 발명에 따른 수직 크로스-포인트 가중치 소자를 제작할 때 비트라인을 한 번에 제작할 수 있어 비트라인과 워드라인을 한 층씩 쌓아가는 수평 크로스-포인트 소자보다 공정비용이 절감될 수 있다.
또한, 가중치 노드에 셀렉터, 혹은 다이오드 없이도, 메모리의 기록과 독출동작이 가능하다. 따라서 추가적인 공정비용의 절감이 가능하다.
본 발명에 따른 크로스-포인트 가중치 소자는, 행렬-벡터 곱셈 기능을 갖춘 가중치 소자로서 오프-칩 학습 시스템을 이용하는 단말기에 적용될 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 종래 기술에 따른 3차원 NAND 구조를 도시하는 사시도들이다.
도 3은 본 발명의 제1 실시예에 따른 수직 크로스-포인트 가중치 소자를 도시하는 사시도이다.
도 4는 본 발명의 제1 실시예에 따른 수직 크로스-포인트 가중치 소자를 도시하는 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 수직 크로스-포인트 가중치 소자를 도시하는 사시도이다.
도 6은 본 발명에 따른 수직 크로스-포인트 가중치 소자의 가중치 노드의 히스테리시스 루프를 도시한 그래프이다.
도 7은 본 발명에 따른 수직 크로스-포인트 가중치 소자의 동작 방법에 있어 초기화 단계를 도시하는 도면이다.
도 8은 본 발명에 따른 수직 크로스-포인트 가중치 소자의 동작 방법에 있어 가중치 값 저장 단계를 도시하는 순서도이다.
도 9는 본 발명에 따른 수직 크로스-포인트 가중치 소자를 이용하는 오프-칩 러닝(Off-chip learning) 시스템을 도시하는 개념도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1 및 도 2는 종래 기술에 따른 3차원 NAND 구조를 도시하는 사시도들이다.
도 1 및 도 2를 참조하면, 기존의 3차원 NAND는 기판(미도시), 기판 상에 수직으로 신장한 복수 개의 채널들(140), 상기 복수 개의 채널들(140)에 인접하여 교대로 적층된 복수 개의 수평 도전층들(120) 및 복수 개의 층간 절연층들(180)을 포함하는 적층 구조체 및 상기 채널들(140)과 상기 적층구조체 사이에 형성되는 전하 저장층(160)을 포함한다.
상기 전하 저장층(160)은 터널 절연막층들(161, 165) 및 터널 절연막층들(161, 165) 사이에 개재된 부유 게이트층(163)을 포함한다.
기존의 3차원 NAND 구조는 수평 도전층들(120)이 층간 절연층들(180)과 교대로 적층되어 있는 적층 구조를 가지며, 이는 소자의 집적도를 크게 높일 수 있다. 그러나 3차원 NAND 구조는 수직으로 신장되어 있는 도전라인을 복수 개의 채널들(140)로 이용하고, 수평 도전층들(120)을 비트 라인으로 이용하는 스트링(string) 방식으로 작동하기 때문에 행렬-벡터 곱셈(matrix-vector multiplication)의 수행이 불가능하다.
실시예 1
도 3은 본 발명의 제1 실시예에 따른 수직 크로스-포인트 가중치 소자를 도시하는 사시도이고, 도 4는 상기 수직 크로스-포인트 가중치 소자를 도시하는 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 수직 크로스-포인트 가중치 소자는 기판(미도시), 기판 상에 수직으로 신장한 복수 개의 도전 라인들(240), 상기 도전 라인들(240)에 인접하여 교대로 적층된 복수 개의 수평 도전층들(220) 및 복수 개의 층간 절연층들(280)을 포함하는 적층 구조체 및 상기 도전 라인(240)들과 상기 적층 구조체 사이에 형성되는 강유전체 터널링 접합물질층(260)을 포함한다.
상기 적층 구조체는 상기 기판 상에 복수 개의 수평 도전층들(220) 및 복수 개의 층간 절연층들(280)이 교대로 적층되어 형성된다. 상기 수평 도전층들(220)은 전극 물질로 사용 가능한 공지된 도전성 물질들을 제한 없이 사용할 수 있다. 상기 수평 도전층들(220)은 반도체 공정에 적합한 금속 또는 폴리 실리콘일 수 있으나, 이에 한정되는 것은 아니다.
상기 층간 절연층들(280)은 전기적 절연을 위하여 사용 가능한 공지된 절연 물질들을 제한 없이 사용할 수 있다. 예를 들어 실리콘 옥사이드(SiOx), 실리콘 나이트라이드(Si3N4) 및 알루미늄 옥사이드(Al2O3) 중 어느 하나를 사용할 수 있으나, 이에 한정되는 것은 아니다.
상기 적층 구조체를 관통하여 기판 상에 수직으로 신장한 도전 라인들(240)이 형성된다. 상기 복수 개의 도전 라인들(240)은 전극 물질로 사용 가능한 공지된 도전성 물질들을 제한없이 사용할 수 있다. 상기 복수 개의 도전 라인들(240)은 원통형일 수 있으나, 이에 한정되는 것은 아니다.
상기 복수 개의 도전라인들(240) 및 상기 수평 도전층들(220)은 비트라인 또는 워드라인으로 기능할 수 있다. 상기 복수 개의 도전라인들(240)이 비트라인으로 기능할 경우, 상기 복수 개의 수평 도전층들(220)이 워드라인으로 기능하게 되며, 상기 복수 개의 도전 라인들(240)이 워드라인으로 기능할 경우, 상기 복수 개의 수평 도전층들(220)은 비트라인으로 기능할 수 있다.
상기 도전 라인들(240)의 외주면을 따라 상기 도전 라인들(240)과 상기 적층 구조체 사이에 강유전체 터널링 접합물질층(260)이 형성된다.
상기 강유전체 터널링 접합물질층(260)은 자계에 의해 물질의 저항이 변화하는 것으로 알려진 공지의 자기저항 물질을 사용할 수 있다. 상기 강유전체 터널링 접합물질층(260)은 HfOx, 도핑된 HfOx, BaTiO3 또는 BFO일 수 있으나, 이에 한정되는 것은 아니다.
상기 도전 라인들(240)과 상기 수평 도전층(220)들이 교차하는 지점에서 각각의 도전라인(240)과 각각의 수평 도전층(220)의 사이에 개재되는 상기 강유전체 터널링 접합물질층(260)의 일부 영역은 가중치 노드로 정의된다. 상기 가중치 노드는 비대칭의 히스테리시스 루프(Asymmetric hysteresis loop)를 갖는 강유전체 터널링 접합을 형성할 수 있다. 따라서 수직 크로스-포인트 가중치 소자는 상기 수평 도전층들(220) 및 상기 수직 도전 라인들(240)에 인가되는 전압의 세기에 따라 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장할 수 있다.
실시예 2
실시예 2는 적층 구조체, 도전 라인들 및 강유전체 터널링 접합물질층의 형태 및 위치관계에 있어 실시예 1과 차이가 존재하나, 각 구성 요소를 구성하는 물질 및 기능은 동일하다. 따라서 이하에서는 실시예 1과의 차이점을 중심으로 설명하되, 동일한 구성 요소의 중복되는 설명은 생략하도록 한다.
도 5는 본 발명의 제2 실시예에 따른 수직 크로스-포인트 가중치 소자를 도시하는 사시도이다.
도 5를 참조하면, 본 발명의 제2 실시예에 따른 수직 크로스-포인트 가중치 소자는 기판(미도시), 기판 상에 수직으로 신장한 복수 개의 도전 라인들(240), 상기 도전 라인(240)과 도전 라인(240) 사이에 개재된 수직 절연막들(290), 상기 도전 라인들(240)에 인접하여 교대로 적층된 복수 개의 수평 도전층들(220) 및 복수 개의 층간 절연층들(280)을 포함하는 적층 구조체 및 상기 도전 라인(240)들과 상기 적층 구조체 사이에 형성되는 강유전체 터널링 접합물질층(260)을 포함한다.
상기 적층 구조체는 상기 기판 상에 복수 개의 수평 도전층들(220) 및 복수 개의 층간 절연층들(280)이 상기 기판과 평행하게 교대로 적층되어 형성된다.
상기 적층 구조체의 일 측면을 따라 상기 기판과 수직으로 형성된 복수 개의 도전 라인(240)들과 상기 도전 라인들(240)의 사이에 개재되어 상기 도전 라인들(240)을 절연하는 수직 절연막(290)이 제2방향을 따라 교대로 반복되며 수직 구조체를 형성한다.
상기 적층 구조체와 상기 수직 구조체들 사이에 강유전체 터널링 접합물질층(260)이 형성된다. 상기 강유전체 터널링 접합물질층(260)은 상기 적층 구조체의 양 측면을 따라 기판으로부터 수직한 면을 형성할 수 있다.
즉 제3방향으로 적층 구조체, 강유전체 터널링 접합물질층(260) 및 수직 도전라인들(240) 및 수직 절연막들(290)이 이루는 수직 구조체가 순차적으로 반복되어 형성될 수 있다.
상기 도전 라인들(240)과 상기 수평 도전층(220)들이 교차하는 지점에서 각각의 도전라인(240)과 각각의 수평 도전층(220)의 사이에 개재되는 상기 강유전체 터널링 접합물질층(260)의 일부 영역은 가중치 노드로 정의된다.
도 6은 본 발명에 따른 수직 크로스-포인트 가중치 소자의 가중치 노드의 히스테리시스 루프를 도시한 그래프이다.
도 6을 참조하면, 본 발명의 수직 크로스-포인트 가중치 소자의 가중치 노드는 비대칭의 히스테리시스 루프를 갖는 강유전체 터널링 접합일 수 있다. 가중치 노드에 V0 이상의 전압을 인가하면, 이후 가중치 노드에 인가되는 전압이 0이 되어도, 가중치 노드에 위치하는 강유전체 터널링 접합물질층에는 pr의 잔류 분극이 존재하게 된다. 마찬가지로 V0‘ 이하의 전압을 인가하면 가중치 노드에 인가되는 전압이 0이 되어도, 가중치 노드에 위치하는 강유전체 터널링 접합물질층에는 pr의 잔류 분극이 존재하게 된다. 이 때, 비대칭의 히스테리시스 루프를 갖기 때문에 V0’은 V0보다 작은 값을 가질 수 있다.
pr의 잔류 분극이 존재하는 가중치 노드에 Vc’의 전압을 인가하거나, -pr의 잔류 분극이 존재하는 가중치 노드에 Vc의 전압을 인가하여 가중치 노드의 잔류 분극이 0이 되도록 할 수 있다. 이와 같은 성질을 이용하여 멀티-레벨의 가중치 값을 저장하는 비휘발성 메모리로 기능할 수 있다.
도 7은 본 발명에 따른 수직 크로스-포인트 가중치 소자의 동작 방법에 있어 초기화 단계를 도시하는 도면이다.
도 7을 참조하면, 가로축은 워드라인을, 세로축은 비트라인을 의미하며, 상기 워드라인과 비트라인이 교차하는 지점에 가중치 값을 저장할 수 있는 가중치 노드가 존재한다. 상술한 바와 같이 워드라인은 본 발명의 수직 크로스-포인트 가중치 소자의 수평 도전층 및 도전 라인 중 어느 하나일 수 있고, 비트라인은 선택되지 않은 다른 하나일 수 있다.
수직 크로스-포인트 가중치 소자를 초기화 하기 위하여, 모든 워드라인에 V0의 전압을 인가하고, 모든 비트라인의 전압은 0으로 유지한다. 도 8의 설명에서 상술한 바와 같이, 가중치 노드에 V0 이상의 전압을 인가하면, 이후 가중치 노드에 인가되는 전압이 0이 되어도, 가중치 노드에 위치하는 강유전체 터널링 접합물질층에는 pr의 잔류 분극이 존재하게 된다. pr의 잔류 분극이 존재하는 상태를 가중치 값이 0인 상태로 정의하며, 수직 크로스-포인트 가중치 소자의 초기화 단계를 통하여 수직 크로스-포인트 가중치 소자의 가중치 노드들은 전부 0의 가중치 값을 가지게 된다.
도 8는 본 발명에 따른 수직 크로스-포인트 가중치 소자의 동작 방법에 있어 가중치 값 저장 단계를 도시하는 순서도이다.
도 8를 참조하면, 가중치 값을 가중치 노드에 저장하기 위하여 비트라인을 기준으로 순차적으로 전압이 인가된다. 즉, 1번 비트 라인에 연결된 가중치 노드에 가중치 값을 저장하기 위하여 1번 비트 라인에 V0/2의 전압이 인가된다. 이 때 각각의 워드 라인에 V0/2의 전압을 인가하거나, 인가하지 않음으로써 가중치 값을 0으로 유지하거나 가중치 값을 기록할 수 있다. 1번 비트 라인에 연결된 가중치 노드들에 가중치 값을 저장한 후 2번 비트 라인에 다시 전압을 인가함으로써 2번 비트 라인에 연결된 가중치 노드들에 가중치 값을 기록할 수 있다. 이 때 인가되는 전압의 값을 달리하여 (V0’/2) 멀티 레벨의 값을 저장할 수 있다.
도 9는 본 발명에 따른 수직 크로스-포인트 가중치 소자를 이용하는 오프-칩 러닝(Off-chip learning) 시스템을 도시하는 개념도이다.
오프-칩 러닝 시스템은 컴퓨터, 서버에서 인공지능 학습을 수행하여 학습의 결과 값을 저장하고, 이를 딥 컴프레션(Deep Compression), 가지치기(Pruning) 등을 통하여 감소된 가중치값 및 레이어 정보로 변환한다. 이렇게 변환된 학습 결과는 가중치 소자를 포함하는 단말기에 다운로드 되어 저장된다. 단말기는 직접 인공지능 학습을 수행하지 않으나, 가중치 값을 업데이트를 통하여 갱신함으로써 인식, 판단, 예측과 같은 인공지능 서비스를 사용자에게 제공할 수 있다.
단말기의 멀티 코어(Multi-core) 또는 재구성 가능(Reconfiguration) 뉴로모픽 시스템 프로세서는 본 발명의 일 실시예를 따른 수직 크로스-포인트 가중치 소자를 가중치 소자로 포함할 수 있다.
본 발명에 다른 수직 크로스-포인트 가중치 소자는 고집적도를 가지는 비휘발성 메모리로서, 멀티-레벨 값의 가중치 저장이 가능하며, 행렬-벡터 곱셈이 가능하여 오프-칩 러닝 시스템의 단말기에 이용될 수 있다.
120 : 수평 도전층 140 : 채널
160 : 전하 저장층 161, 165 : 터널 절연막
163 : 부유 게이트 180 : 절연막
220 : 수평 도전층 240 : 도전 라인
260 : 강유전체 터널링 접합물질층 280 : 절연막

Claims (12)

  1. 기판;
    기판 상에 수직으로 신장한 복수 개의 도전 라인들 ;
    상기 도전 라인들에 인접하여 교대로 적층된 복수 개의 수평 도전층들 및 복수 개의 층간 절연층들을 포함하는 적층 구조체 ;
    상기 도전 라인과 도전 라인 사이를 절연하는 수직 절연막 ; 및
    상기 도전 라인들과 상기 적층 구조체 사이에 형성되는 강유전체 터널링 접합물질층을 포함하고,
    상기 적층 구조체의 측면을 따라 상기 도전 라인들과 상기 수직 절연막들이 교대로 반복하여 형성되는 소자에 있어서,
    상기 강유전체 터널링 접합물질층은 상기 도전 라인들과 상기 수평 도전층들이 교차하는 지점에서 각각의 도전라인과 각각의 수평 도전층의 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하고, 상기 적층 구조체의 측면을 따라 상기 적층 구조체와 상기 도전 라인들 사이에 형성되며,
    상기 수평 도전층들 및 상기 수직 도전 라인들에 인가되는 전압의 세기에 따라 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 수직 크로스-포인트 가중치 소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 가중치 노드들은 비대칭의 히스테리시스 루프를 갖는 강유전체 터널링 접합 소자를 포함하는 수직 크로스-포인트 가중치 소자.
  5. 제1항에 있어서,
    상기 강유전체 터널링 접합물질층들은 HfOx, 도핑된 HfOx, BaTiO3 또는 BFO를 포함하는 수직 크로스-포인트 가중치 소자.
  6. 기판 상에 수직으로 신장한 복수 개의 도전 라인들, 상기 도전 라인들에 인접하여 교대로 적층된 복수 개의 수평 도전층들 및 복수 개의 층간 절연층들을 포함하는 적층 구조체, 상기 도전 라인과 도전 라인 사이를 절연하는 수직 절연막들 및 강유전체 터널링 접합물질층을 포함하고, 상기 적층 구조체의 측면을 따라 상기 도전 라인들과 사기 수직 절연막들이 교대로 반복하여 형성되고, 상기 강유전체 터널링 접합물질층은 상기 적층 구조체의 측면을 따라 상기 적층 구조체와 상기 도전 라인들 사이에 형성되며, 상기 도전 라인들과 상기 수평 도전층들이 교차하는 지점에서 상기 도전라인들과 상기 수평 도전층들의 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하는 수직 크로스-포인트 가중치 소자의 동작방법에 있어서,
    상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계;
    상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계; 및
    상기 가중치 노드들에 저장된 값을 읽는 단계를 포함하는 수직 크로스-포인트 가중치 소자의 동작방법.
  7. 제6항에 있어서,
    상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계는,
    상기 수평 도전층과 상기 도전 라인에 전압 차가 V0가 되도록 전압을 인가하는 단계를 포함하고,
    상기 V0는 상기 가중치 노드에 양의 잔류 분극을 기록하는 기록 전압인 수직 크로스-포인트 가중치 소자의 동작 방법.
  8. 제6항에 있어서,
    상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계는,
    상기 수평 도전층들 중 선택된 복수 개의 수평 도전층들 및 상기 도전 라인 중 순차적으로 선택되는 하나의 도전 라인에 멀티-레벨의 전압 차이를 인가하여 상기 수평 도전층들과 상기 도전 라인 사이에 개재된 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계; 또는
    상기 도전 라인들 중 선택된 복수 개의 도전 라인들 및 상기 수평 도전층들 중 순차적으로 선택되는 하나의 수평 도전층에 멀티-레벨의 전압 차이를 인가하여 상기 도전 라인들과 상기 수평 도전층 사이에 개재된 가중치 노드에 멀티-레벨의 가중치 값을 저장하는 단계를 포함하는 수직 크로스-포인트 가중치 소자의 동작 방법.
  9. 제6항에 있어서,
    상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계는,
    오프-칩 학습을 통해 결정된 가중치 값을 수신하여 상기 가중치 노드에 저장된 가중치 값을 갱신하는 단계를 포함하는 수직 크로스-포인트 가중치 소자의 동작 방법.
  10. 제6항에 있어서,
    상기 가중치 노드들은 비대칭의 히스테리시스 루프를 갖는 강유전체 터널링 접합 소자를 포함하는 수직 크로스-포인트 가중치 소자의 동작 방법.
  11. 제6항에 있어서,
    상기 강유전체 터널링 접합물질층들은 HfOx, 도핑된 HfOx, BaTiO3 또는 BFO를 포함하는 수직 크로스-포인트 가중치 소자의 동작 방법.
  12. 기판 상에 수직으로 신장한 복수 개의 도전 라인들, 상기 도전 라인들에 인접하여 교대로 적층된 복수 개의 수평 도전층들 및 강유전체 터널링 접합물질층을 포함하고, 상기 강유전체 터널링 접합물질층은 상기 도전 라인들과 상기 수평 도전층들이 교차하는 지점에서 상기 도전라인들과 상기 수평 도전층들의 사이에 개재되는 영역으로 정의되는 가중치 노드들을 포함하는 수직 크로스-포인트 가중치 소자에 있어서,
    상기 가중치 노드들에 저장되는 가중치 값을 초기화하는 단계, 상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계, 및 상기 가중치 노드들에 저장된 값을 읽는 단계를 포함하는 수직 크로스-포인트 가중치 소자의 동작방법으로,
    상기 수평 도전층 또는 상기 도전 라인에 순차적으로 전압을 인가하여 상기 가중치 노드들에 멀티-레벨의 가중치 값을 저장하는 단계는,
    오프-칩 학습을 통해 결정된 가중치 값을 수신하여 상기 가중치 노드에 저장된 가중치 값을 갱신하는 단계를 포함하는 수직 크로스-포인트 가중치 소자의 동작 방법.
KR1020170109337A 2017-08-29 2017-08-29 수직 크로스-포인트 가중치 소자 및 이의 동작방법 KR101924733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170109337A KR101924733B1 (ko) 2017-08-29 2017-08-29 수직 크로스-포인트 가중치 소자 및 이의 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170109337A KR101924733B1 (ko) 2017-08-29 2017-08-29 수직 크로스-포인트 가중치 소자 및 이의 동작방법

Publications (1)

Publication Number Publication Date
KR101924733B1 true KR101924733B1 (ko) 2018-12-03

Family

ID=64743308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170109337A KR101924733B1 (ko) 2017-08-29 2017-08-29 수직 크로스-포인트 가중치 소자 및 이의 동작방법

Country Status (1)

Country Link
KR (1) KR101924733B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382720A (zh) * 2020-10-10 2021-02-19 清华大学 增大铁电隧穿结工作电流的器件结构及其制备方法
EP4092749A1 (en) * 2021-05-20 2022-11-23 Intel Corporation Cross array ferroelectric tunnel junction devices for artificial intelligence and machine learning accelerators

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382720A (zh) * 2020-10-10 2021-02-19 清华大学 增大铁电隧穿结工作电流的器件结构及其制备方法
EP4092749A1 (en) * 2021-05-20 2022-11-23 Intel Corporation Cross array ferroelectric tunnel junction devices for artificial intelligence and machine learning accelerators

Similar Documents

Publication Publication Date Title
CN109767798B (zh) 存储器元件及其制作方法
CN111105021B (zh) 类神经网络系统
KR102005631B1 (ko) 수직형 논리곱 가중치 소자 및 그의 동작 방법
US9595566B2 (en) Floating staircase word lines and process in a 3D non-volatile memory having vertical bit lines
JP6442070B6 (ja) 消去デバイアスを用いてメモリを動作させる装置、及び方法
KR100707181B1 (ko) 듀얼 스토리지 노드를 구비하는 반도체 메모리 장치와 그제조 및 동작 방법
KR20210022127A (ko) 3차원 강유전성 메모리 디바이스
TWI565045B (zh) 多位元鐵電性記憶體裝置及其製造方法
KR20100023209A (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN109461736A (zh) 浮栅存储器件及其控制方法、3d存储器件与2d存储器件
US10482953B1 (en) Multi-state memory device and method for adjusting memory state characteristics of the same
CN113488088A (zh) 存储器器件及操作其存储器单元的方法
KR101924733B1 (ko) 수직 크로스-포인트 가중치 소자 및 이의 동작방법
US20210272983A1 (en) Three-dimensional ferroelectric memory
CN113948494A (zh) 存储器单元布置及其方法
US20120074378A1 (en) Memory element having elastically deformable active region
US9825098B2 (en) Semiconductor memory device
KR102222813B1 (ko) 3차원 플래시메모리가 도입된 6t 비휘발성 sram
JP2012064271A (ja) 多値抵抗変化メモリ
US10622451B1 (en) Flash memory with multiple control gates and flash memory array device made thereof
JP2013236014A (ja) 多値不揮発性半導体メモリ
TWI760122B (zh) 多閘極鐵電記憶體以及記憶體陣列裝置
KR100669554B1 (ko) 불휘발성 강유전체 메모리 장치
KR100720223B1 (ko) 불휘발성 강유전체 메모리 장치
WO2023167115A1 (ja) シリコンブレイン

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant