KR20210072636A - 강유전층을 구비하는 비휘발성 메모리 장치 - Google Patents

강유전층을 구비하는 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20210072636A
KR20210072636A KR1020190163140A KR20190163140A KR20210072636A KR 20210072636 A KR20210072636 A KR 20210072636A KR 1020190163140 A KR1020190163140 A KR 1020190163140A KR 20190163140 A KR20190163140 A KR 20190163140A KR 20210072636 A KR20210072636 A KR 20210072636A
Authority
KR
South Korea
Prior art keywords
memory device
disposed
ferroelectric
structures
volatile memory
Prior art date
Application number
KR1020190163140A
Other languages
English (en)
Inventor
한재현
이세호
유향근
이재길
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190163140A priority Critical patent/KR20210072636A/ko
Priority to US16/891,469 priority patent/US11362107B2/en
Priority to CN202010652096.5A priority patent/CN113035876A/zh
Publication of KR20210072636A publication Critical patent/KR20210072636A/ko
Priority to US17/749,118 priority patent/US11800719B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H01L27/11597—
    • H01L27/1159—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

일 실시예에 따르는 비휘발성 메모리 장치는 기판, 상기 기판의 상부에 배치되는 소스 전극 구조물, 상기 기판의 상부에 배치되며 상기 소스 전극 구조물의 일 측벽면과 접하도록 배치되는 채널 구조물을 포함한다. 또한, 비휘발성 메모리 장치는 상기 기판의 상부에서 상기 채널 구조물의 일 측벽면과 접하도록 배치되는 드레인 전극 구조물을 포함한다. 또한, 비휘발성 메모리 장치는 상기 채널 구조물 내부에서 상기 기판에 수직인 제1 방향으로 연장되며 상기 제1 방향에 수직인 제2 방향을 따라 서로 이격하여 배열되는 복수의 강유전 구조물을 포함한다. 또한, 비휘발성 메모리 장치는 상기 복수의 강유전 구조물 내부에서 상기 제1 방향을 따라 연장되도록 배치되는 게이트 전극 구조물을 포함한다.

Description

강유전층을 구비하는 비휘발성 메모리 장치{non volatile memory device having ferroelectric layer}
본 개시(disclosure)는 대체로(generally) 비휘발성 메모리 장치에 관한 것으로서, 보다 상세하게는 강유전층을 구비하는 비휘발성 메모리 장치에 관한 것이다.
디자인 룰(design rule)의 감소 및 집적도의 증가 추세에 따라, 구조적 안정성과 신호 저장 동작의 신뢰성을 모두 담보할 수 있는 비휘발성 메모리 장치 구조에 대한 연구가 지속되고 있다. 현재는, 전하 터널링층, 전하 트랩층 및 전하 장벽층의 3층 적층 구조를 적용하는 전하 저장 방식의 플래시 메모리 장치가 널리 적용되고 있다.
최근에는 상기 플래시 메모리 장치와는 다른 구조를 가지는 다양한 비휘발성 메모리 장치가 제안되고 있다. 상기 비휘발성 메모리 장치의 일 예로서, 트랜지스터 구조의 강유전성 메모리 장치가 있다. 상기 강유전성 메모리 장치는, 게이트 강유전층에 서로 다른 크기 및 배향을 가지는 잔류 분극 중 어느 하나를 신호 정보로서 비휘발적으로 저장할 수 있다. 또한, 상기 저장된 잔류 분극에 따라 소스 및 드레인 전극 사이의 채널층을 통해 흐르는 동작 전류의 크기가 변화하는 특징을 이용하여, 상기 신호 정보를 판독할 수 있다.
본 개시의 일 실시 예는, 강유전층을 구비하는 3차원 구조의 비휘발성 메모리 장치를 제공한다.
본 개시의 실시 예는 램덤 억세스 가능한 메모리 셀을 구비하는 3차원 구조의 비휘발성 메모리 장치를 제공한다.
본 개시의 일 측면에 따르는 비휘발성 메모리 장치는 기판, 및 상기 기판의 상부에 배치되는 소스 전극 구조물을 포함한다. 상기 소스 전극 구조물은 상기 기판에 수직인 제1 방향을 따라 번갈아 적층되는 복수의 소스 전극층 패턴 및 복수의 소스 절연층 패턴을 포함하고, 상기 소스 전극 구조물은 상기 제1 방향에 수직인 제2 방향으로 연장된다. 또한, 비휘발성 메모리 장치는 상기 기판의 상부에 배치되며, 상기 소스 전극 구조물의 일 측벽면과 접하도록 배치되는 채널 구조물을 포함한다. 상기 소스 전극 구조물의 상기 일 측벽면은 상기 제1 및 제2 방향에 의해 이루어지는 평면이다. 또한, 비휘발성 메모리 장치는 상기 기판의 상부에서 상기 채널 구조물의 일 측벽면과 접하도록 배치되는 드레인 전극 구조물을 포함한다. 상기 드레인 전극 구조물은 상기 제1 방향을 따라 번갈아 적층되는 복수의 드레인 전극층 패턴 및 복수의 드레인 절연층 패턴을 포함하고, 상기 드레인 전극 구조물은 상기 제2 방향으로 연장된다. 또한, 비휘발성 메모리 장치는 상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며, 상기 제2 방향을 따라 서로 이격하여 배열되는 복수의 강유전 구조물 및 상기 복수의 강유전 구조물 내부에서 상기 제1 방향을 따라 연장되도록 배치되는 게이트 전극 구조물을 포함한다.
본 개시의 다른 측면에 따르는 비휘발성 메모리 장치는 기판, 및 상기 기판의 상부에 배치되는 복수의 글로벌 소스 라인을 포함한다. 상기 복수의 글로벌 소스 라인은 상기 기판에 수직인 제1 방향을 따라 서로 이격하여 배치되며, 상기 복수의 글로버 소스 라인 각각은 상기 제1 방향에 수직인 제2 방향을 따라 연장되는 소스 전극층 패턴을 포함한다. 또한, 상기 비휘발성 메모리 장치는 상기 기판의 상부에서 상기 복수의 글로벌 소스 라인과 상기 제1 및 제2 방향에 각각 수직인 제3 방향으로 접하도록 배치되는 채널 구조물을 포함한다. 또한, 상기 비휘발성 메모리 장치는 상기 기판의 상부에서 상기 채널 구조물의 일 측벽면과 상기 제3 방향으로 접하도록 배치되는 복수의 글로벌 드레인 라인을 포함한다. 상기 복수의 글로벌 드레인 라인은 상기 제1 방향을 따라 서로 이격하여 배치되며, 상기 복수의 글로벌 드레인 라인 각각은 상기 제2 방향을 따라 연장되는 드레인 전극층 패턴을 포함한다. 또한, 상기 비휘발성 메모리 장치는 상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며 상기 제2 방향을 따라 서로 이격하여 배열되는 게이트 전극 구조물, 상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며, 상기 게이트 전극 구조물을 둘러싸도록 배치되는 강유전 구조물, 및 상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며 상기 강유전 구조물을 둘러싸도록 배치되는 계면 절연 구조물을 포함한다.
상술한 본 개시의 실시 예에 따르면, 소스 전극 구조물, 채널 구조물, 강유전 구조물, 게이트 전극 구조물, 및 드레인 전극 구조물을 기판에 수직인 방향으로 3차원 배치를 하여, 랜덤 억세스 가능한 메모리 셀을 구비하는 비휘발성 메모리 장치를 효과적으로 구현할 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 비휘발성 메모리 장치의 일 평면도이다.
도 3은 도 1의 비휘발성 메모리 장치를 A-A'로 절취한 단면도이다.
도 4는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 개략적인 회로도이다.
도 5a 내지 도 5d는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 구동 방법을 개략적으로 설명하는 도면이다.
도 6은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다.
도 7은 도 6의 비휘발성 메모리 장치의 일 평면도이다.
도 8은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다.
도 9는 도 8의 비휘발성 메모리 장치의 일 평면도이다.
도 10은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다.
도 11은 도 10의 비휘발성 메모리 장치의 일 평면도이다.
도 12는 도 10의 비휘발성 메모리 장치를 B-B'로 절취한 단면도이다.
도 13은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다.
도 14는 도 13의 비휘발성 메모리 장치의 일 평면도이다.
도 15는 도 13의 비휘발성 메모리 장치를 C-C'로 절취한 단면도이다.
도 16은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다.
도 17은 도 12의 비휘발성 메모리 장치의 일 평면도이다.
도 18은 도 12의 비휘발성 메모리 장치를 D-D'로 절취한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 출원의 실시 예들을 보다 상세하게 설명하고자 한다. 도면에서는 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 시점에서 설명하였고, 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다.
또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, "방향"이란, 좌표계에서 결정되는 소정의 방향에 평행한 방향을 포괄하는 의미일 수 있다. 일 예로서, x-y-z 좌표계에서, z-방향이라 함은, 원점(0)에서 z-축을 따라 양의 방향으로 z축 절대값이 증가하는 방향, 및 이에 평행한 방향을 의미할 수 있으며, 또한, 원점(0)에서 z-축을 따라 음의 방향으로 z축 절대값이 증가하는 방향, 및 이에 평행한 방향을 의미할 수 있다. x-방향, 및 y-방향도 실질적으로 동일한 방식으로, x-y-z 좌표계에서 상기 방향이 각각 해석될 수 있다.
도 1은 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다. 도 2는 도 1의 비휘발성 메모리 장치의 일 평면도이다. 도 3은 도 1의 비휘발성 메모리 장치를 A-A'로 절취한 단면도이다.
도 1 내지 도 3을 참조하면, 비휘발성 메모리 장치(1)는 기판(101), 제1 및 제2 소스 전극 구조물(12, 16), 제1 및 제2 채널 구조물(22, 24), 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d), 제1 및 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d) 및 드레인 전극 구조물(14)을 포함한다. 일 실시 예에서, 제1 및 제2 소스 전극 구조물(12, 16), 제1 및 제2 채널 구조물(22, 24), 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d), 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d) 및 드레인 전극 구조물(14)은 기판(101)의 상부에서 x-방향을 따라 순차적으로 배치될 수 있으며, y-방향을 따라 각각 연장될 수 있다. 제1 및 제2 채널 구조물(22, 24), 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d), 및 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d)는 z-방향을 따라 각각 연장될 수 있다. 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 및 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)은 제1 채널 구조물(22) 내에 배치될 수 있다. 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d) 및 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)은 제2 채널 구조물(24) 내에 배치될 수 있다.
한편, 도 1 내지 도 3에서는, y-방향을 따라, 제1 채널 구조물(22) 내에 4개의 강유전 구조물(32a, 32b, 32c, 32d)와 4개의 게이트 전극 구조물(42a, 42b, 42c, 42d)가 배치되고 있으나, 강유전 구조물 및 게이트 전극 구조물의 개수는 반드시 4개에 한정되지 않고, 다른 다양한 개수가 가능하다. 마찬가지로, y-방향을 따라, 제2 채널 구조물(24) 내에 배치되는 강유전 구조물 및 게이트 전극 구조물의 개수도 반드시 4개에 한정되지 않고 다른 다양한 개수가 가능하다.
기판(101)은 반도체를 포함할 수 있다. 구체적으로, 상기 반도체는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함할 수 있다. 기판(101)은 n형 또는 p형의 도펀트로 도핑될 수 있다. 일 예로서, 기판(101)은 도핑된 n형 또는 p형 도펀트를 도핑된 웰 영역을 포함할 수 있다.
기판(101) 상에는 베이스 절연층(110)이 배치될 수 있다. 베이스 절연층(110)은 제1 및 제2 소스 전극 구조물(12, 16), 제1 및 제2 채널 구조물(22, 24), 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d), 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d) 및 드레인 전극 구조물(14)을 기판(101)과 각각 전기적으로 절연시킬 수 있다.
도 1에 도시되지는 않았지만, 기판(101)과 베이스 절연층(110) 사이에는 적어도 한 층 이상의 전도층 및 절연층이 배치될 수 있다. 상기 전도층 및 절연층은 다양한 회로 패턴을 형성할 수 있다. 즉, 상기 전도층 및 절연층은 복층의 배선을 형성하거나, 캐패시터, 저항과 같은 수동 소자, 또는 다이오드, 트랜지스터와 같은 능동 소자를 구성할 수 있다.
도 1을 다시 참조하면, 베이스 절연층(110) 상에 제1 소스 전극 구조물(12)이 배치될 수 있다. 제1 소스 전극 구조물(12)은 베이스 절연층(110) 상에서, 기판(101)에 수직인 제1 방향(즉, z-방향)을 따라 번갈아 적층되는 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d), 및 제1 내지 제5 소스 절연층 패턴(132a, 132b, 132c, 132d, 132e)을 포함할 수 있다. 제1 소스 절연층 패턴(132a)은 베이스 절연층(110)과 접하도록 배치될 수 있다. 제5 소스 절연층 패턴(132e)은 제1 소스 전극 구조물(12)의 최상층에 배치될 수 있다.
제1 소스 전극 구조물(12)은 상기 제1 방향에 수직인 제2 방향(즉, y-방향)으로 연장될 수 있다. 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)은 제1 내지 제5 소스 절연층 패턴(132a, 132b, 132c, 132d, 132e)에 의해 서로 전기적으로 절연될 수 있다. 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)은 제2 방향(즉, y-방향)으로 연장되는 전도 라인일 수 있다. 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)은 각각 소정의 전위를 유지할 수 있다.
일 실시 예에 있어서, 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)은 각각 전도성 물질을 포함할 수 있다. 상기 전도성 물질은 일 예로서, 도핑된 반도체층, 금속, 전도성 금속 실리사이드, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함할 수 있다. 제1 내지 제5 소스 절연층 패턴(132a, 132b, 132c, 132d, 132e)은 각각 절연 물질을 포함할 수 있다. 상기 절연 물질은 일 예로서, 산화물, 질화물, 산질화물 등을 포함할 수 있다.
몇몇 다른 실시 예들에 있어서, 제1 소스 전극 구조물(12)의 소스 전극층 패턴의 개수는 반드시 4개에 한정되지 않을 수 있다. 소스 전극층 패턴은 다른 다양한 개수로 배치될 수 있으며, 소스 절연층 패턴은 상기 다양한 개수의 소스 전극층 패턴을 제1 방향(즉, z-방향)을 따라 서로 절연할 수 있다.
도 1 및 도 3을 참조하면, 베이스 절연층(110) 상에서 제1 채널 구조물(22)이 배치될 수 있다. 제1 채널 구조물(22)은 제1 방향(즉, z-방향)을 따라 연장되어 소정의 높이를 구비하고, 제2 방향(즉, y-방향)을 따라 연장되어 소정의 길이를 구비하며, 제3 방향(즉, x-방향)을 따라 연장되어 소정의 폭을 가질 수 있다.
일 실시 예에 있어서, 제1 채널 구조물(22)은 제1 소스 전극 구조물(12)의 일 측벽면(12S)과 접하도록 배치될 수 있다. 제1 채널 구조물(22)은 제2 방향(즉, y-방향)을 따라 연장되며 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d) 및 제1 내지 제5 소스 절연층 패턴(132a, 132b, 132c, 132d, 132e)의 일 측벽면을 덮도록 배치될 수 있다.
제1 채널 구조물(22)은 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 및 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)을 포함할 수 있다. 즉, 제1 채널 구조물(22)은 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 및 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)을 둘러싸도록 배치될 수 있다.
제1 채널 구조물(22)은 도핑된 반도체 또는 금속 산화물을 포함할 수 있다. 상기 반도체는 일 예로서, 실리콘, 게리마늄, 갈륨비소 등을 포함할 수 있다. 상기 금속 산화물은 인듐-갈륨-아연 산화물을 포함할 수 있다. 일 실시 예에서, 제1 채널 구조물(22)은 n형 도펀트로 도핑될 실리콘을 포함할 수 있다. 다르게는, 제1 채널 구조물(22)은 c-축 정렬된 인듐-갈륨-아연 산화물(Indium Galium Zinc Oxide)을 포함할 수 있다. 제1 채널 구조물(22)은 단결정 또는 다결정 구조를 가질 수 있다.
제1 채널 구조물(22) 내부의 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되는 기둥 형태로 배치될 수 있다. 또한, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)는 기둥 형태의 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)을 둘러싸도록 배치될 수 있다. 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 베이스 절연층(110) 상에서 제2 방향(즉, y-방향)을 따라 서로 이격하여 배열될 수 있다.
제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 강유전 물질을 포함할 수 있다. 상기 강유전 물질은, 외부 전계가 인가되지 않은 상태에서, 전기적 잔류 분극을 가질 수 있다. 또한, 상기 강유전 물질은, 외부 전계가 인가될 때, 전기적 분극이 히스테리시스 거동을 나타낼 수 있다. 이때, 상기 외부 전계를 제어하여, 분극 히스테리시스 곡선 상의 복수의 안정된 분극 중 어느 하나를 상기 강유전 물질에 기록할 수 있다. 상기 외부 전계가 상기 강유전 물질로부터 제거된 후에, 상기 기록된 분극은 잔류 분극의 형태로 상기 강유전 물질에 저장될 수 있다. 상기 잔류 분극은 복수의 신호 정보를 비휘발적으로 저장하는데 적용될 수 있다. 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 일 예로서, 하프늄 산화물, 지르코늄 산화물, 하프늄지르코늄 산화물 등을 포함할 수 있다. 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 사방정계(orthorhombic system)의 결정 구조를 가질 수 있다.
도 2를 참조하면, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 제1 채널 구조물(22)의 제1 측벽면(22S1)과 제3 방향(즉, x-방향)으로 제1 간격(d1) 이격하여 배치되며, 제1 채널 구조물(22)의 제2 측벽면(22S2)과 제3 방향(즉, x-방향)에 대해 상기 제2 간격(d2)으로 이격하여 배치될 수 있다. 다시 말하면, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)은 제3 방향(즉, x-방향)으로, 제1 소스 전극 구조물(12)과 제1 간격(d1)으로 이격되고, 드레인 전극 구조물(14)과, 제2 간격(d2)으로 이격하여 배치될 수 있다. 일 실시 예에 있어서, 제1 간격(d1)과 제2 간격(d2)은 동일할 수 있다. 다르게는, 제1 간격(d1)과 제2 간격(d2)은 서로 다를 수 있다.
제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 내부에는 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)이 각각 배치될 수 있다. 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되도록 배치될 수 있다. 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)은 기둥 형태를 가질 수 있다. 이에 따라, 도 2에 도시되는 것과 같이, 제1 방향(즉, z-방향)에 수직인 평면 상에서, 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)은 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)에 의해 소정의 두께(t1)로 둘러싸이도록 배치될 수 있다.
제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)은 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)에 의해 제1 채널 구조물(22)과 분리될 수 있다. 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)은 전도성 물질을 포함할 수 있다. 상기 전도성 물질은, 일 예로서, 금속, 전도성 금속 질화물, 전도성 금속 카바이드, 전도성 금속 실리사이드, 또는 전도성 금속 산화물을 포함할 수 있다. 상기 전도성 물질은 일 예로서, 텅스텐, 티타늄, 구리, 알루미늄, 루테늄, 백금, 이리듐, 이리듐산화물, 텅스텐질화물, 티타늄질화물, 탄탈륨질화물, 텅스텐카바이드, 티타늄카바이드, 텅스텐실리사이드, 티타늄실리사이드, 탄탈륨실리사이드, 루테늄산화물 또는 이들의 둘 이상의 조합을 포함할 수 있다.
도 1 내지 도 3을 참조하면, 베이스 절연층(110) 상에서 제1 채널 구조물(22)의 제2 측벽면(22S2)과 접하도록 드레인 전극 구조물(14)이 배치될 수 있다. 드레인 전극 구조물(14)은 제1 방향(즉, z-방향)을 따라 번갈아 적층되는 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d) 및 제1 내지 제5 드레인 절연층 패턴(134a, 134b, 134c, 134d, 134e)을 포함할 수 있다. 이때, 드레인 전극 구조물(14)은 제2 방향(즉, y-방향)으로 연장될 수 있다.
제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)은 제1 내지 제5 드레인 절연층 패턴(134a, 134b, 134c, 134d, 134e)에 의해 서로 전기적으로 절연될 수 있다. 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)은 각각 제2 방향(즉, y-방향)으로 연장되는 전도 라인일 수 있다. 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)은 각각 소정의 전위를 유지할 수 있다. 일 실시 예로서, 비휘발성 메모리 장치(1)의 동작 중에, 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)의 전위는, 제1 소스 전극 구조물(12)의 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)의 전위 및 제2 소스 전극 구조물(16)의 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)의 전위와 서로 차별될 수 있다.
일 실시 예에 있어서, 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)의 어느 하나와 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)의 어느 하나는 동일 평면 상에서 서로 대응되는 위치에 배치될 수 있다. 일 예로서, 제1 소스 전극층 패턴(122a)과 제1 드레인 전극층 패턴(122a)은 제1 채널 구조물(22)을 기준으로 서로 반대쪽에 배치될 수 있다. 동일한 방식으로, 제2 내지 제4 소스 전극층 패턴(122b, 122c, 122d) 중 어느 하나와 제2 내지 제4 드레인 전극층 패턴(124b, 124c, 124d) 중 어느 하나는 제1 채널 구조물(22)을 기준으로 서로 반대쪽에 배치될 수 있다.
일 실시 예에 있어서, 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)은 각각 전도성 물질을 포함할 수 있다. 상기 전도성 물질은 일 예로서, 도핑된 반도체층, 금속, 전도성 금속 실리사이드, 전도성 금속 질화물, 전도성 금속 산화물 등을 포함할 수 있다. 제1 내지 제5 드레인 절연층 패턴(134a, 134b, 134c, 134d, 134e)은 각각 절연 물질을 포함할 수 있다. 상기 절연 물질은 일 예로서, 산화물, 질화물, 산질화물 등을 포함할 수 있다.
몇몇 다른 실시 예들에 있어서, 제1 및 제2 소스 전극 구조물(12, 16)의 소스 전극층 패턴의 개수가 4개로 한정되지 않는 경우, 드레인 전극 구조물(14)의 드레인 전극층 패턴의 개수도 소스 전극층 패턴의 개수와 동일한 개수로 배치될 수 있다. 이 때, 드레인 절연층 패턴은 상기 다양한 개수의 드레인 전극층 패턴을 제1 방향(즉, z-방향)을 따라 서로 절연하도록 소정의 개수로 배치될 수 있다.
도 1 내지 도 3을 참조하면, 베이스 절연층(110) 상에서 제2 채널 구조물(24)이 드레인 전극 구조물(14)의 일 측벽면과 접하도록 배치될 수 있다. 제2 채널 구조물(24)의 제1 측벽면(24S1)은 드레인 전극 구조물(14)의 상기 일 측벽면을 커버하도록 배치될 수 있다.
제2 채널 구조물(24)은 내부에 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d) 및 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)을 포함할 수 있다. 즉, 제2 채널 구조물(24)은 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d) 및 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)을 둘러싸도록 배치될 수 있다. 제2 채널 구조물(24)의 구성은 제1 채널 구조물(22)의 구성과 실질적으로 동일할 수 있다.
제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되는 기둥 형태로 배치될 수 있다. 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)은 베이스 절연층(110) 상에서 제2 방향(즉, y-방향)을 따라 서로 이격하여 배열될 수 있다.
또한, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d) 내에는 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)이 각각 배치될 수 있다. 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되는 기둥 형태로 배치될 수 있다. 이에 따라, 도 2에 도시되는 것과 같이, 제1 방향(즉, z-방향)에 수직인 평면 상에서, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)이 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)을 소정의 두께(t1)로 둘러싸도록 배치될 수 있다.
도 2를 참조하면, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)은 제2 채널 구조물(24)의 제1 측벽면(24S1)과 제3 방향(즉, x-방향)으로 제2 간격(d2) 이격하여 배치되며, 제2 채널 구조물(24)의 제2 측벽면(24S2)과 제3 방향(즉, x-방향)에 대하여 제1 간격(d1)으로 이격하여 배치될 수 있다. 다시 말하면, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)은 제3 방향(즉, x-방향)으로, 드레인 전극 구조물(14)과 제2 간격(d2)으로 이격되고 제2 소스 전극 구조물(16)과 제1 간격(d1)으로 이격하여 배치될 수 있다. 일 실시 예에 있어서, 제1 간격(d1)과 제2 간격(d2)은 동일할 수 있다. 다르게는, 제1 간격(d1)과 제2 간격(d2)은 서로 다를 수 있다. 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)의 구성은 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)의 구성과 실질적으로 동일할 수 있다.
제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)은 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)에 의해 제2 채널 구조물(24)과 분리될 수 있다. 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)의 구성은 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)의 구성과 실질적으로 동일할 수 있다.
도 1 내지 도 3을 참조하면, 제2 소스 전극 구조물(16)이 베이스 절연층(110) 상에서 제2 채널 구조물(24)의 제2 측벽면(24S2)과 접하도록 배치될 수 있다. 제2 소스 전극 구조물(16)은 제1 방향(즉, z-방향)을 따라 번갈아 적층되는 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d), 및 제1 내지 제5 소스 절연층 패턴(136a, 136b, 136c, 136d, 136e)을 포함할 수 있다. 이때, 제2 소스 전극 구조물(16)은 상기 제1 방향에 수직인 제2 방향(즉, y-방향)으로 연장될 수 있다.
제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)은 제1 내지 제5 소스 절연층 패턴(136a, 136b, 136c, 136d, 136e)에 의해 서로 전기적으로 절연될 수 있다. 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)은 제2 방향(즉, y-방향)으로 연장되는 전도 라인일 수 있다. 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)은 각각 소정의 전위를 유지할 수 있다.
일 실시 예에 있어서, 제2 소스 전극 구조물(16)의 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)의 구성은 제1 소스 전극 구조물(12)의 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)의 구성과 실질적으로 동일할 수 있다. 또한, 제2 소스 전극 구조물(16)의 제1 내지 제5 소스 절연층 패턴(136a, 136b, 136c, 136d, 136e)의 구성은 제1 소스 전극 구조물(12)의 제1 내지 제5 소스 절연층 패턴(132a, 132b, 132c, 132d, 132e)의 구성과 실질적으로 동일할 수 있다.
도 1 내지 도 3을 다시 참조하면, 드레인 전극 구조물(14)을 기준으로, 제1 및 제2 채널 구조물(22, 24), 제1 및 제2 소스 전극 구조물(12, 16)이 서로 대칭적으로 배치될 수 있다. 마찬가지로, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)과 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)이 드레인 전극 구조물(14)을 기준으로, 서로 대칭적으로 배치될 수 있다. 또한, 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)과 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)가 드레인 전극 구조물(14)을 기준으로 서로 대칭적으로 배치될 수 있다.
도 1 및 도 2를 참조하면, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 및 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)이 제2 방향(즉, y-방향)으로 배열될 수 있다. 제1 소스 전극 구조물(12), 및 드레인 전극 구조물(14)이, 제2 방향(즉, y-방향)으로 연장됨으로써, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 및 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)을 각각 커버하도록 배치될 수 있다. 마찬가지로, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d) 및 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)이 제2 방향(즉, y-방향)으로 배열될 수 있다. 제2 소스 전극 구조물(16), 및 드레인 전극 구조물(14)이, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d) 및 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)을 커버하도록 배치될 수 있다.
도 4는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 개략적인 회로도이다. 도 4의 회로도는 도 1 내지 도 3과 관련하여 상술한 비휘발성 메모리 장치(1)의 구성의 일부분에 대응될 수 있다.
도 4를 참조하면, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)이 개시된다. 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)은 각각 각각 트랜지스터의 형태를 가질 수 있으며, 메모리층으로 기능하는 제1 내지 제8 강유전층(FD1, FD2, FD3, FD4, FD5, FD6, FD7, FD8)을 포함할 수 있다.
제1 내지 제4 메모리 셀(MC1, MC2, MC3, MC4)은 제1 글로벌 소스 라인(GSL1)과 글로벌 드레인 라인(GDL) 과 각각 전기적으로 연결되고, 제5 내지 제8 메모리 셀(MC5, MC6, MC7, MC8)은 제2 글로벌 소스 라인(GSL2)과 글로벌 드레인 라인(GDL)과 각각 전기적으로 연결될 수 있다. 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)의 게이트 전극은 각각 제1 내지 제8 워드 라인(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8)에 연결될 수 있다.
제1 내지 제8 워드 라인(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8) 중 적어도 하나가 선택될 수 있다. 상기 적어도 하나를 통해, 소정의 문턱 전압 이상의 크기를 가지는 분극 스위칭 전압이, 대응되는 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)의 제1 내지 제8 강유전층(FD1, FD2, FD3, FD4, FD5, FD6, FD7, FD8)의 양단에 인가될 수 있다. 상기 분극 스위칭 전압에 의해, 제1 내지 제8 강유전층(FD1, FD2, FD3, FD4, FD5, FD6, FD7, FD8)의 분극이 소정 방향으로 스위칭될 수 있다. 상기 분극 스위칭 전압이 제거된 후에, 상기 스위칭된 분극은 잔류 분극의 형태로서, 대응되는 제1 내지 제8 강유전층(FD1, FD2, FD3, FD4, FD5, FD6, FD7, FD8)에 저장될 수 있다. 상술한 바와 같이, 제1 내지 제8 워드 라인(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8) 중 적어도 하나를 통해 인가되는 분극 스위칭 전압에 의해, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8) 중 적어도 하나에 대한 쓰기 동작이 진행될 수 있다. 상기 쓰기 동작을 완료된 후에, 상기 메모리 셀에 소정의 신호가 비휘발적으로 저장될 수 있다.
한편, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)에 비휘발적으로 저장된 신호를 판독하는 동작은 다음과 같이 진행될 수 있다. 일 예로서, 제2 메모리 셀(MC2)에 저장된 신호를 판독하는 과정을 설명한다. 제2 워드 라인(GL2)을 통해 제2 메모리 셀(MC2)의 게이트 전극에 소정의 문턱 전압 이상의 읽기 전압을 인가한다. 상기 읽기 전압의 절대치는 상기 스위칭 분극 전압의 절대치보다 작을 수 있다. 즉, 상기 읽기 전압에 의해 제2 강유전층(FD2) 내부의 분극은 스위칭되지 않을 수 있다. 상기 읽기 전압에 의해 제2 메모리 셀(MC2)의 트랜지스터는 턴온되고, 상기 트랜지스터에 채널층이 형성될 수 있다. 이때, 제1 글로벌 소스 라인(GSL1)과 글로벌 드레인 라인(GDL) 사이에 소스-드레인 전위차를 형성하면, 상기 채널층을 통해 소스-드레인 전류가 흐를 수 있다.
상기 소스-드레인 전류는 제2 강유전층(FD2) 내부에 저장된 잔류 분극의 배향 및 크기에 따라, 변화할 수 있다. 일 예로서, 상기 잔류 분극이 상기 게이트 전극으로부터 상기 채널층을 향해 배향되는 경우, 상기 채널층에 인접한 제2 강유전층(FD2) 내부에 양의 전하가 축적됨으로써, 상기 채널층의 전자 밀도를 증가시킬 수 있다. 이에 따라, 상기 채널층을 따라 유동하는 전류의 크기가 증가할 수 있다. 다른 예로서, 상기 잔류 분극이 상기 채널층으로부터 상기 게이트 전극을 향해 배향되는 경우, 상기 채널층에 인접한 제2 강유전층(FD2) 내부에 음의 전하가 축적됨으로써, 상기 채널층의 전자 밀도를 감소시킬 수 있다. 이에 따라, 상기 채널층을 따라 유동하는 전류의 크기가 감소할 수 있다. 상술한 바와 같이, 읽기 대상인 메모리 셀의 트랜지스터를 턴온시키고, 채널층을 통해 흐르는 전류를 측정함으로써, 상기 메모리 셀에 저장된 신호를 판독할 수 있다.
한편, 몇몇 다른 실시 예들에 있어서, 제1 글로벌 소스 라인(GSL1)과 글로벌 드레인 라인(GDL) 사이에 배치되는 메모리 셀의 개수는 반드시 4개에 한정되지 않고 다른 다양한 개수가 가능하다. 이에 따라, 제2 글로벌 소스 라인(GSL2)과 글로벌 드레인 라인(GDL) 사이에 배치되는 메모리 셀의 개수도 반드시 4개에 한정되지 않고 다른 다양한 개수가 가능하다. 이에 따라, 워드 라인의 개수도 반드시 8개에 한정되지 않고 다른 다양한 개수가 가능하다.
한편, 도 4를 도 1 내지 도3과 비교하면, 제1 글로벌 소스 라인(GSL1)은 제1 소스 전극 구조물(12)의 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d) 중 어느 하나에 대응될 수 있다. 다시 말하면, 도 1 내지 도 3의 실시예에서, 비휘발성 메모리 장치(1)는 서로 구분되는 복수의 제1 글로벌 소스 라인을 포함할 수 있다.
한편, 글로벌 드레인 라인(GDL)은 드레인 전극 구조물(14)의 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d) 중 어느 하나일 수 있다. 다시 말하면, 도 1 내지 도 3의 실시예에서, 비휘발성 메모리 장치(1)는 서로 구분되는 복수의 글로벌 드레인 라인을 포함할 수 있다.
또한, 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d) 중 상기 어느 하나와 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d) 중 상기 어느 하나는 동일 평면 상에서, 제1 채널 구조물(22)에 대해 대칭적으로 배치될 수 있다. 일 예로서, 제1 글로벌 소스 라인(GSL1)이 제4 소스 전극층 패턴(122d)인 경우, 글로벌 드레인 라인(GDL)은 제4 드레인 전극층 패턴(124d)일 수 있다. 마찬가지로, 제1 글로벌 소스 라인(GSL1)이 제1 내지 제3 소스 전극층 패턴(122a, 122b, 122c) 중 어느 하나인 경우, 글로벌 드레인 라인(GDL)은 제1 내지 제3 드레인 전극층 패턴(124a, 124b, 124c) 중 대응되는 어느 하나일 수 있다.
동일한 방식으로, 제2 글로벌 소스 라인(GSL2)은 제2 소스 전극 구조물(16)의 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d) 중 어느 하나에 대응될 수 있다. 다시 말하면, 도 1 내지 도 3의 실시예에서, 비휘발성 메모리 장치(1)는 서로 구분되는 복수의 제2 글로벌 소스 라인을 포함할 수 있다.
이때, 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d) 중 상기 어느 하나와 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d) 중 상기 어느 하나는 동일 평면 상에서 제2 채널 구조물(24)에 대칭적으로 배치될 수 있다. 일 예로서, 제2 글로벌 소스 라인(GSL2)이 제4 소스 전극층 패턴(126d)인 경우, 글로벌 드레인 라인(GDL)은 제4 드레인 전극층 패턴(124d)일 수 있다. 마찬가지로, 제2 글로벌 소스 라인(GSL2)이 제1 내지 제3 소스 전극층 패턴(126a, 126b, 126c) 중 어느 하나인 경우, 글로벌 드레인 라인(GDL)은 제1 내지 제3 드레인 전극층 패턴(124a, 124b, 124c) 중 대응되는 어느 하나일 수 있다.
한편, 도 4의 제1 내지 제8 워드 라인(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8)은 도 1 내지 도 3의 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d)에 각각 대응될 수 있다. 또한, 도 4의 제1 내지 제8 강유전층(FD1, FD2, FD3, FD4, FD5, FD6, FD7, FD8)은 도 1 내지 도 3의 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d)에 각각 대응될 수 있다.
상술한 바와 같이, 제1 내지 제8 워드 라인(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8) 중 적어도 하나를 선택하여, 상기 분극 스위칭 전압을 독립적으로 인가함으로써, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8) 중 적어도 하나에 신호 정보를 기록할 수 있다. 또한, 제1 내지 제8 워드 라인(GL1, GL2, GL3, GL4, GL5, GL6, GL7, GL8) 중 적어도 하나를 선택하여, 상기 읽기 전압을 인가하고, 또한, 제1 및 제2 글로벌 소스 라인(GSL1, GSL2) 중 어느 하나와 글로벌 드레인 라인(GDL) 사이에 소스-드레인 전위차를 형성함으로써 대응되는 메모리 셀에 저장된 신호 정보를 판독할 수 있다. 이와 같이, 본 개시의 실시 예에 따르면, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8) 중 어느 하나의 메모리 셀에 랜덤 억세스가 가능하며, 상기 램덤 억세스된 메모리 셀에 대해 쓰기 동작 또는 읽기 동작이 수행될 수 있다.
도 5a 내지 도 5d는 본 개시의 일 실시 예에 따르는 비휘발성 메모리 장치의 구동 방법을 개략적으로 설명하는 도면이다. 도 5a 내지 도 5d는 도 1 내지 도 3과 관련하여 상술한 비휘발성 메모리 장치(1)의 z-방향에 수직인 평면에 대한 일 투시 도면이다. 도 1, 도 5a 내지 도 5d를 함께 참조하면, 제1 소스 전극 구조물(12)의 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 124c)과 이에 대응되는 드레인 전극 구조물(14)의 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d), 및 제2 소스 전극 구조물(16)의 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)과 이에 대응되는 드레인 전극 구조물(14)의 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)은, 제1 방향(즉, z축 방향)을 따라, 서로 다른 4개의 평면 상에서 8 개의 메모리 셀, 즉, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)을 각각 형성할 수 있다.
설명의 편의상, 도 5a 및 도 5d에서는 상기 서로 다른 4개의 평면 중 최상위의 평면에서, 제1 소스 전극 구조물(12)의 제4 소스 전극층 패턴(122d), 드레인 전극 구조물(14)의 제4 드레인 전극층 패턴(124d) 및 제2 소스 전극 구조물(16)의 제4 소스 전극층 패턴(126d)에 의해 형성되는 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)을 투시 도면으로 나타내고 있으며, 제1 및 제2 채널 구조물(22, 24)의 단면을 도시하고 있다. 또한, 도 5a 및 도 5d에서는, 제1 내지 제8 메모리 셀(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8)에 각각 대응되는 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d) 및 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d)을 개시하고 있다. 도 5b 및 도 5c는 일 예로서, 도 5a 및 도 5d의 제2 메모리 셀(MC2)을 확대하여 나타낸 투시도이다.
이하에서는 일 예로서, 제1 소스 전극 구조물(12)의 제4 소스 전극층 패턴(122d), 드레인 전극 구조물(14)의 제4 드레인 전극층 패턴(124d), 제1 채널 구조물(22), 제2 강유전 구조물(32b), 및 제2 게이트 전극 구조물(42b)에 의해 구성되는 제2 메모리 셀(MC2)의 구동 방법을 구체적으로 설명한다. 하지만, 구체적으로 설명하지 않는 제1 메모리 셀(MC1), 제3 내지 제8 메모리 셀(MC3, MC4, MC5, MC6, MC7, MC8)의 구동 방법도 실질적으로 동일하다. 마찬가지로, 제1 소스 전극 구조물(12)의 제1 내지 제3 소스 전극층 패턴(122a, 122b, 122c)과 이에 대응되는 드레인 전극 구조물(14)의 제1 내지 제3 드레인 전극층 패턴(124a, 124b, 124c), 및 제2 소스 전극 구조물(16)의 제1 내지 제3 소스 전극층 패턴(126a, 126b, 126c)과 이에 대응되는 드레인 전극 구조물(14)의 제1 내지 제3 드레인 전극층 패턴(124a, 124b, 124c)에 의해, 서로 다른 3개의 평면에서 각각 형성되는 8 개의 메모리 셀의 구동 방법도 실질적으로 동일하다.
제2 메모리 셀(MC2)에 대한 쓰기 동작을 위해, 제2 게이트 전극 구조물(42b)이 선택될 수 있다. 제2 게이트 전극 구조물(42b)에 소정의 문턱 전압 이상의 절대치를 가지는 분극 스위칭 전압을 인가하여, 제2 강유전 구조물(32b) 내부의 분극을 스위칭할 수 있다.
일 실시 예로서, 제1 채널 구조물(22)이 접지된 상태에서, 제2 게이트 전극 구조물(42b)에 양의 극성을 가지는 상기 분극 스위칭 전압이 인가될 수 있다. 상기 분극 스위칭 전압이 인가되는 경우, 제2 강유전 구조물(32b) 내부의 분극 배향이 변화할 수 있다. 본 실시 예에서, 제2 메모리 셀(MC2)이 제2 강유전 구조물(32b) 중 제4 소스 전극층 패턴(122d), 드레인 전극 구조물(14)의 제4 드레인 전극층 패턴(124d)에 의해 커버되는 영역이므로, 상기 분극 스위칭 전압이 인가되는 동안 제4 소스 전극층 패턴(122d) 및 제4 드레인 전극층(124d)은 접지될 수 있다. 반면에, 제1 내지 제3 소스 전극층 패턴(122a, 122b, 122c) 및 제1 내지 제3 드레인 전극층(124a, 124b, 124c)에는 소정의 전압이 인가될 수 있다. 일 예로서, 상기 소정의 전압은 상기 분극 스위칭 전압과 실질적으로 동일한 전압일 수 있다. 다른 예로서, 상기 소정의 전압은 접지 전압보다 크고, 상기 분극 스위칭 전압보다 작은 전압일 수 있다. 이에 따라, 제2 메모리 셀(M2)에 대응되는 제2 강유전 구조물(32b)의 영역에만 상기 분극 스위칭 전압에 의해 분극 배향이 변화할 수 있다.
도 5b의 투시 평면도 상에서, 상기 분극 스위칭 전압이 인가될 때, 제2 게이트 전극 구조물(42b)과 접하는 제2 강유전 구조물(32b)의 계면 영역으로부터 제1 채널 구조물(22)과 접하는 제2 강유전 구조물(32b)의 계면 영역을 향하는 방향을 가지는 제1 분극(DP1)이 형성될 수 있다. 상기 분극 스위칭 전압이 제거된 후에도, 상기 제1 분극(DP1)은 잔류 분극의 형태로 저장될 수 있다. 상기 제1 분극(DP1)에 의해, 제2 강유전 구조물(32b) 내부에 양의 전하(CP)와 음의 전하(CN)이 생성될 수 있다. 상기 분극 스위칭 전압이 제거된 후에도, 상기 양의 전하(CP)는 제1 채널 구조물(22)과 접하는 제2 강유전 구조물(32b)의 계면 영역에 분포하며, 상기 음의 전하(CN)은 제2 게이트 전극 구조물(42b)과 접하는 강유전 구조물(32b)의 계면 영역에 분포할 수 있다.
다른 실시 예로서, 제1 채널 구조물(22)이 접지된 상태에서, 제2 게이트 전극 구조물(42b)에 음의 극성을 가지는 상기 분극 스위칭 전압이 인가될 수 있다. 이에 따라, 제2 강유전 구조물(32b) 내부의 분극 배향이 변화할 수 있다. 마찬가지로, 본 실시 예에서, 제2 메모리 셀(MC2)이 제2 강유전 구조물(32b) 중 제4 소스 전극층 패턴(122d), 드레인 전극 구조물(14)의 제4 드레인 전극층 패턴(124d)에 의해 커버되는 영역이므로, 상기 분극 스위칭 전압이 인가되는 동안 제4 소스 전극층 패턴(122d) 및 제4 드레인 전극층(124d)은 접지될 수 있다. 반면에, 제1 내지 제3 소스 전극층 패턴(122a, 122b, 122c) 및 제1 내지 제3 드레인 전극층(124a, 124b, 124c)에는 소정의 전압이 인가될 수 있다. 일 예로서, 상기 소정의 전압은 상기 분극 스위칭 전압과 실질적으로 동일한 전압일 수 있다. 다른 예로서, 상기 소정의 전압의 절대치는 접지 전압의 절대치보다 크고, 상기 분극 스위칭 전압의 절대치보다 작은 전압일 수 있다.
도 5c의 투시 평면도 상에서, 상기 음의 극성을 가지는 분극 스위칭 전압이 인가될 때, 제1 채널 구조물(22)과 접하는 제2 강유전 구조물(32b)의 계면 영역으로부터 제2 게이트 전극 구조물(42b)과 접하는 제2 강유전 구조물(32b)의 계면 영역으로 향하는 방향을 가지는 제2 분극(DP2)이 형성될 수 있다. 상기 음의 극성을 가지는 분극 스위칭 전압이 제거된 후에도, 상기 제2 분극(DP2)은 잔류 분극의 형태로 저장될 수 있다. 상기 제2 분극(DP2)에 의해, 제1 채널 구조물(22)과 접하는 제2 강유전 구조물(32b)의 계면 영역에 음의 전하(CN)가 생성되며, 제2 게이트 전극 구조물(42b)과 접하는 강유전 구조물(32b)의 계면 영역에 양의 전하(CP)가 생성될 수 있다. 상기 분극 스위칭 전압이 제거된 후에도, 상기 생성된 양의 전하(CP)와 음의 전하(CN)은 상기 대응되는 계면 영역에 각각 분포할 수 있다.
상술한 바와 같이, 도 5b 및 도 5c와 관련하여 상술한 제2 강유전 구조물(32b)의 분극 배향의 스위칭 동작을 통해, 쓰기 동작을 수행할 수 있다. 일 예로서, 도 5b와 관련된 제1 분극(DP1) 형성 동작을 프로그램(program) 동작으로 지칭할 수 있으며, 도 5c와 관련된 제2 분극(DP2) 형성 동작을 소거(erase) 동작으로 명명할 수 있다.
한편, 제2 메모리 셀(MC2)에 저장된 신호 정보에 대한 읽기 동작을 도 5d를 참조하여 구체적으로 설명한다. 먼저, 제2 게이트 전극 구조물(42b)이 선택될 수 있다. 이어서, 제2 게이트 전극 구조물(42b)에 소정의 문턱 전압 이상의 절대치를 가지는 읽기 전압이 인가될 수 있다. 상기 읽기 전압의 절대치는 상기 스위칭 분극 전압의 절대치보다 작을 수 있다. 즉, 상기 읽기 전압에 의해 제2 강유전층(FD2) 내부의 분극은 스위칭되지 않을 수 있다.
다만, 상기 읽기 전압에 의해 강유전 구조물(32b)에 인접한 제1 채널 구조물(22) 내에 채널층(CH2)이 형성될 수 있다. 채널층(CH2) 내부의 전자 밀도는 채널층(CH2)외부의 전자 밀도보다 높을 수 있다. 채널층(CH2)은 제2 강유전 구조물(32b)의 외주면으로부터 제1 폭(W1)을 가지도록 형성될 수 있다. 제1 폭(W1)은 도 2 및 도 3과 관련하여 상술한 제1 간격(d1) 또는 제2 간격(d2)과 실질적으로 동일한 크기일 수 있다.
채널층(CH2)이 형성된 후에, 제4 소스 전극층 패턴(122d)과 제4 드레인 전극층 패턴(124d) 사이에 소스-드레인 전위차를 형성할 수 있다. 일 예로서, 제4 소스 전극층 패턴(122d)을 접지시킨 후에, 제4 드레인 전극층 패턴(124d)에 양의 극성을 가지는 드레인 전압을 인가할 수 있다. 이에 따라, 제4 소스 전극층 패턴(122d)으로부터 채널층(CH2)을 경유하여 제4 드레인 전극층 패턴(124d)으로 전자가 유동할 수 있다. 이때, 상기 전자가 유동하여 발생하는 전류 밀도는 제2 강유전 구조물(32b)에 저장된 잔류 분극의 배향에 영향을 받을 수 있다. 상기 잔류 분극의 배향이 도 5b의 제1 분극(DP1)의 배향과 동일한 경우, 채널층(CH2) 내부의 전자 밀도가 증가하여, 채널층(CH2)을 따라 유동하는 전류 밀도는 증가할 수 있다. 반대로, 상기 잔류 분극의 배향이 도 5c의 제2 분극(DP2)의 배향과 동일한 경우, 채널층(CH2) 내부의 전자 밀도가 감소하여, 채널층(CH2)을 따라 유동하는 전류 밀도는 감소할 수 있다. 상술한 바와 같이, 읽기 대상이 되는 메모리 셀의 강유전 구조물을 둘러싸는 채널층을 형성하고, 상기 채널층을 통해 흐르는 전류를 측정함으로써, 상기 메모리 셀에 저장된 신호를 판독할 수 있다.
도 6은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다. 도 7은 도 6의 비휘발성 메모리 장치의 일 평면도이다.
도 6 및 도 7을 참조하면, 비휘발성 메모리 장치(2)는 도 1 내지 도 3의 비휘발성 메모리 장치(1)와 대비하여, 제1 내지 제10 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)를 더 포함한다.
제1 내지 제10 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)을 따라 연장되도록 배치될 수 있다. 제1 내지 제10 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)은 제1 및 제2 채널 구조물(22, 24) 내부에서 제2 방향(즉, y-방향)을 따라 서로 이격하여 배치될 수 있다. 즉, 제1 내지 제10 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)은 제2 방향(즉, y-방향)을 따라 이웃하는 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d) 사이에 배치될 수 있다. 제1 내지 제10 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)은 제2 방향(즉, y-방향)을 따라 대응되는 제1 및 제2 채널 구조물(22, 24)의 영역을 각각 분리할 수 있다. 이에 따라, 비휘발성 메모리 장치의 동작 중에, 제1 내지 제10 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)을 기준으로, 서로 분리된 채널 구조물의 채널층 사이에서 전기적 신호가 간섭받는 것을 방지할 수 있다.
일 실시 예에서, 제1 내지 제5 셀 절연 구조물(50a, 50b, 50c, 50d, 50e)은 제3 방향(즉, x-방향)으로 제1 소스 전극 구조물(12) 및 드레인 전극 구조물(14)과 각각 접하도록 배치될 수 있다. 제6 내지 제10 셀 절연 구조물(50f, 50g, 50h, 50i, 50j)은 제3 방향(즉, x-방향)으로 제2 소스 전극 구조물(16) 및 드레인 전극 구조물(14)과 각각 접하도록 배치될 수 있다.
제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d)은 대응되는 제1 내지 제8 셀 절연 구조물(50a, 50b, 50c, 50d, 50e, 50f, 50g, 50h, 50i, 50j)과 제2 방향(즉, y-방향)으로 제3 간격(d3)만큼 이격하여 배치될 수 있다. 일 실시 예에서, 상기 제2 간격(d3)은 상기 제1 간격(d1) 또는 상기 제2 간격(d2)과 동일한 크기일 수 있다.
도 8은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다. 도 9는 도 8의 비휘발성 메모리 장치의 일 평면도이다.
도 8 및 도 9를 참조하면, 비휘발성 메모리 장치(3)는 도 1 내지 도 3의 비휘발성 메모리 장치(1)와 대비하여, 제1 내지 제8 셀 분할 구조물(60a, 60b, 60c, 60d, 60e, 60f, 60g, 60h)를 더 포함한다.
제1 내지 제8 셀 분할 구조물(60a, 60b, 60c, 60d, 60e, 60f, 60g, 60h)은 베이스 절연층(110) 상에서 도 1 내지 도 3에 개시된 제1 및 제2 채널 구조물(22, 24), 제1 내지 제8 강유전 구조물(32a, 32b, 32c, 32d, 34a, 34b, 34c, 34d) 및 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d)을 제3 방향(즉, x-방향)으로 각각 분할할 수 있다. 제1 내지 제8 셀 분할 구조물(60a, 60b, 60c, 60d, 60e, 60f, 60g, 60h)은 제1 방향(즉, z-방향)을 따라 연장되도록 배치될 수 있다. 제1 내지 제4 셀 분할 구조물(60a, 60b, 60c, 60d)은 제1 소스 전극 구조물(12) 및 드레인 전극 구조물(14)과 접하고, 제5 내지 제8 셀 분할 구조물(60e, 60f, 60g, 60h)은 제2 소스 전극 구조물(16) 및 드레인 전극 구조물(14)과 접할 수 있다. 제1 내지 제8 셀 분할 구조물(60a, 60b, 60c, 60d, 60e, 60f, 60g, 60h)은 제2 방향(즉, y-방향)을 따라, 서로 이격하여 배치되며, 각각 소정의 두께(t2)를 가지도록 배치될 수 있다.
도 8 및 도 9를 참조하면, 제1 내지 제8 셀 분할 구조물(60a, 60b, 60c, 60d, 60e, 60f, 60g, 60h)을 기준으로 제2 방향(즉, y-방향)으로 서로 대칭인 복수의 강유전 구조물(32a1, 32a2, 32b1, 32b2, 32c1, 32c2, 32d1, 32d2, 34a1, 34a2, 34b1, 34b2, 34c1, 34c2, 34d1, 34d2) 및 복수의 게이트 전극 구조물(42a1, 42a2, 42b1, 42b2, 42c1, 42c2, 42d1, 42d2, 44a1, 44a2, 44b1, 44b2, 44c1, 44c2, 44d1, 44d2)이 배치될 수 있다.
일 실시 예에 따르는 비휘발성 메모리 장치(3)가 제1 내지 제8 셀 분할 구조물(60a, 60b, 60c, 60d, 60e, 60f, 60g, 60h)을 구비함으로써, 도 1 내지 도 3의 비휘발성 메모리 장치(1)와 대비하여, 메모리 셀의 개수를 2배로 증가시킬 수 있다. 또한, 복수의 게이트 전극 구조물(42a1, 42a2, 42b1, 42b2, 42c1, 42c2, 42d1, 42d2, 44a1, 44a2, 44b1, 44b2, 44c1, 44c2, 44d1, 44d2)을 각각 독립적으로 제어함으로써, 상기 증가된 개수의 메모리 셀을 독립적으로 구동할 수 있다.
도 10은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다. 도 11은 도 10의 비휘발성 메모리 장치의 일 평면도이다. 도 12는 도 10의 비휘발성 메모리 장치를 B-B'로 절취한 단면도이다. 도 10 내지 도 12를 참조하면, 비휘발성 메모리 장치(4)는 도 1 내지 도 3의 비휘발성 메모리 장치(1)와 대비하여, 제1 내지 제8 계면 유전 구조물(72a, 72b, 72c, 72d, 74a, 74b, 74c, 74d)을 더 포함한다.
제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 제1 채널 구조물(22) 내부에서 대응되는 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)을 제1 방향(즉, z-방향)을 따라 소정의 두께(t20)로 둘러싸도록 배치될 수 있다. 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되도록 배치될 수 있다. 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 제2 방향(즉, y-방향)을 따라 서로 이격하여 배치될 수 있다.
일 실시 예에서, 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 도 11의 평면도에서, 밴드 형태를 가질 수 있다. 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 제1 채널 구조물(22)의 제1 측벽면(22S1)과 제3 방향(즉, x-방향)으로 제1 간격(d10)으로 이격하여 배치되며, 제1 채널 구조물(22)의 제2 측벽면(22S2)과 제3 방향(즉, x-방향)에 대해 상기 제2 간격(d20)으로 이격하여 배치될 수 있다. 일 실시 예에 있어서, 제1 간격(d10)과 제2 간격(d20)은 동일할 수 있다. 다르게는 제1 간격(d10)과 제2 간격(d20)은 서로 다를 수 있다.
제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 제1 채널 구조물(22)과 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)이 직접적으로 접촉하는 것을 억제할 수 있다. 즉, 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 제1 채널 구조물(22)과 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)의 계면에서 발생하는 물질 상호 확산을 통해 산소 공공과 같은 결함 사이트가 생성되는 것을 방지할 수 있다. 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 비정질 조직을 가질 수 있다. 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 일 예로서, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)은 제2 채널 구조물(24) 내부에서, 제1 채널 구조물(22) 내부의 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)과 실질적으로 동일한 구성을 가지며, 실질적으로 동일한 기능을 수행할 수 있다. 즉, 제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되며, 제2 방향(즉, y-방향)을 따라 서로 이격하여 배치될 수 있다. 도 11 및 도 12를 참조하면, 제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)은 대응되는 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)을 제1 방향(즉, z-방향)을 따라 소정의 두께(t20)로 둘러싸도록 배치될 수 있다. 제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)은 제2 채널 구조물(24)의 제1 측벽면(24S1)과 제3 방향(즉, x-방향)으로 제2 간격(d20) 이격하여 배치되며, 제2 채널 구조물(24)의 제2 측벽면(24S2)과 제3 방향(즉, x-방향)에 대해 상기 제1 간격(d10)으로 이격하여 배치될 수 있다. 제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)은 제2 채널 구조물(24)과 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)이 직접적으로 접촉하는 것을 방지할 수 있다.
도 13은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다. 도 14는 도 13의 비휘발성 메모리 장치의 일 평면도이다. 도 15는 도 13의 비휘발성 메모리 장치를 C-C'로 절취한 단면도이다. 도 13 내지 도 15를 참조하면, 비휘발성 메모리 장치(5)는 도 10 내지 도 12의 비휘발성 메모리 장치(4)와 대비하여, 제1 내지 제8 플로팅 전극 구조물(82a, 82b, 82c, 82d, 84a, 84b, 84c, 84d)을 더 포함한다.
제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)은 대응되는 제1 내지 제4 계면 절연 구조물(72a, 72b, 72c, 72d) 내부에서 대응되는 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)을 제1 방향(즉, z-방향)을 따라 소정의 두께(t200)로 둘러싸도록 배치될 수 있다. 제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)은 베이스 절연층(110) 상에서 제1 방향(즉, z-방향)으로 연장되도록 배치될 수 있다. 제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)은 제2 방향(즉, y-방향)을 따라 서로 이격하여 배치될 수 있다.
일 실시 예에 있어서, 제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)은 도 14의 평면도에서, 밴드 형태를 가질 수 있다. 이 때, 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)이 대응되는 제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)을 소정의 두께(t300)로 각각 둘러싸도록 배치될 수 있다. 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)은 제1 채널 구조물(22)의 제1 측벽면(22S1)과 제3 방향(즉, x-방향)으로 제1 간격(d100) 이격하여 배치되며, 제1 채널 구조물(22)의 제2 측벽면(22S2)과 제3 방향(즉, x-방향)에 대해 상기 제2 간격(d200)으로 이격하여 배치될 수 있다.
제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)은 제1 내지 제4 계면 유전 구조물(72a, 72b, 72c, 72d)과 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d) 사이에 배치되고, 전기적으로 플로팅 상태를 유지할 수 있다. 제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)은 대응되는 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)에 인가되는 전압에 따라, 양의 전하 또는 음의 전하를 내부에 충전할 수 있다. 상기 충전된 양의 전하 또는 음의 전하가, 제1 내지 제4 강유전 구조물(32a, 32b, 32c, 32d)에 저장된 잔류 분극을 안정화시키는 기능을 수행함으로써, 상기 잔류 분극의 지속성 (endurance)을 향상시킬 수 있다.
마찬가지로, 제5 내지 제8 플로팅 전극 구조물(84a, 84b, 84c, 84d)은 대응되는 제5 내지 제8 계면 절연 구조물(74a, 74b, 74c, 74d) 내부에서, 제1 내지 제4 계면 절연 구조물(72a, 72b, 72c, 72d) 내부의 제1 내지 제4 플로팅 전극 구조물(82a, 82b, 82c, 82d)과 실질적으로 동일한 구성을 가지며, 실질적으로 동일한 기능을 수행할 수 있다. 즉, 제5 내지 제8 플로팅 전극 구조물(84a, 84b, 84c, 84d)은 대응되는 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)을 제1 방향(즉, z-방향)을 따라 소정의 두께(t200)로 둘러싸도록 배치될 수 있다. 즉, 제5 내지 제8 플로팅 전극 구조물(84a, 84b, 84c, 84d)은 도 14의 평면도에서, 밴드 형태를 가질 수 있다. 이 때, 제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)이 대응되는 제5 내지 제8 플로팅 전극 구조물(84a, 84b, 84c, 84d)을 소정의 두께(t300)로 각각 둘러싸도록 배치될 수 있다. 이 때, 제5 내지 제8 계면 유전 구조물(74a, 74b, 74c, 74d)은 제2 채널 구조물(24)의 제1 측벽면(24S1)과 제3 방향(즉, x-방향)으로 제2 간격(d200) 이격하여 배치되며, 제1 채널 구조물(22)의 제2 측벽면(22S2)과 제3 방향(즉, x-방향)에 대해 상기 제1 간격(d100)으로 이격하여 배치될 수 있다.
제5 내지 제8 플로팅 전극 구조물(84a, 84b, 84c, 84d)은 대응되는 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)에 인가되는 전압에 따라, 양의 전하 또는 음의 전하를 내부에 충전할 수 있다. 상기 충전된 양의 전하 또는 음의 전하가, 제5 내지 제8 강유전 구조물(34a, 34b, 34c, 34d)에 저장된 잔류 분극을 안정화시키는 기능을 수행함으로써, 상기 잔류 분극의 지속성 (endurance)을 향상시킬 수 있다.
도 16은 본 개시의 다른 실시 예에 따르는 비휘발성 메모리 장치를 개략적으로 나타내는 사시도이다. 도 17은 도 16의 비휘발성 메모리 장치의 일 평면도이다. 도 18은 도 16의 비휘발성 메모리 장치를 D-D'로 절취한 단면도이다.
도 16 내지 도 18을 참조하면, 비휘발성 메모리 장치(6)는 도 13 내지 도 15과 관련하여 상술한 비휘발성 메모리 장치(5)와 대비하여, 제1 및 제2 소스 전극 구조물(1022, 1026) 및 드레인 전극 구조물(1024)의 구성이 서로 차별될 수 있다.
본 실시 예에서, 제1 소스 전극 구조물(1022)은 제1 방향(즉, z-방향)을 따라 번갈아 적층되는 제1 내지 제4 소스 전극층 패턴(1122a, 1122b, 1122c, 1122d), 및 제1 내지 제5 소스 절연층 패턴(1132a, 1132b, 1132c, 1132d, 1132e)을 포함할 수 있다. 제2 소스 전극 구조물(1026)은 제1 방향(즉, z-방향)을 따라 번갈아 적층되는 제1 내지 제4 소스 전극층 패턴(1126a, 1126b, 1126c, 1126d), 및 제1 내지 제5 소스 절연층 패턴(1136a, 1136b, 1136c, 1136d, 1136e)을 포함할 수 있다. 드레인 전극 구조물(1024)는 제1 방향(즉, z-방향)을 따라 번갈아 적층되는 제1 내지 제4 드레인 전극층 패턴(1124a, 1124b, 1124c, 1124d), 및 제1 내지 제5 소스 절연층 패턴(1134a, 1134b, 1134c, 1134d, 1134e)을 포함할 수 있다.
도 16 및 도 18을 참조하면, 제1 소스 전극 구조물(1022)의 제1 내지 제4 소스 전극층 패턴(1122a, 1122b, 1122c, 1122d)은 제3 방향(즉, x-방향)을 따라 제1 채널 구조물(22)과 접하도록 배치될 수 있다. 반면에, 제1 내지 제5 소스 절연층 패턴(1132a, 1132b, 1132c, 1132d, 1132e)은 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)과 직접 접하도록 배치될 수 있다. 본 실시 예에서, 제1 내지 제5 소스 절연층 패턴(1132a, 1132b, 1132c, 1132d, 1132e)은 제1 방향(즉, z-방향)으로, 제1 내지 제4 소스 전극층 패턴(1122a, 1122b, 1122c, 1122d) 사이의 전기적 절연을 보다 효과적으로 구현할 수 있다.
마찬가지로, 제2 소스 전극 구조물(1026)의 제1 내지 제4 소스 전극층 패턴(1126a, 1126b, 1126c, 1126d)은 제3 방향(즉, x-방향)을 따라 제2 채널 구조물(24)과 접하도록 배치될 수 있다. 반면에, 제1 내지 제5 소스 절연층 패턴(1136a, 1136b, 1136c, 1136d, 1136e)은 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)과 직접 접하도록 배치될 수 있다. 본 실시 예에서, 제1 내지 제5 소스 절연층 패턴(1136a, 1136b, 1136c, 1136d, 1136e)은 제1 방향(즉, z-방향)을 따라 제1 내지 제4 소스 전극층 패턴(1126a, 1126b, 1126c, 1126d) 사이의 전기적 절연을 보다 효과적으로 구현할 수 있다.
드레인 전극 구조물(1024)의 제1 내지 제4 드레인 전극층 패턴(1124a, 1124b, 1124c, 1124d)은 제3 방향(즉, x-방향)으로 제1 및 제2 채널 구조물(22, 24)과 각각 접하도록 배치될 수 있다. 반면에, 제1 내지 제5 드레인 절연층 패턴(1134a, 1134b, 1134c, 1134d, 1134e)은 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d)과 직접 접하도록 배치될 수 있다. 본 실시 예에서, 제1 내지 제5 드레인 절연층 패턴(1134a, 1134b, 1134c, 1134d, 1134e)은 제1 방향(즉, z-방향)을 따라 제1 내지 제4 드레인 전극층 패턴(1124a, 1124b, 1124c, 1124d) 사이의 전기적 절연을 보다 효과적으로 구현할 수 있다.
몇몇 다른 실시 예들에 있어서, 도 16 내지 도 18과 관련하여 상술한 비휘발성 메모리 장치(6)의 제1 및 제2 소스 전극 구조물(1022, 1026) 및 드레인 전극 구조물(1024)의 구성은, 도 1 내지 도 3과 관련하여 상술한 비휘발성 메모리 장치(1)의 제1 및 제2 소스 전극 구조물(12, 16) 및 드레인 전극 구조물(14)의 구성에 적용될 수 있다. 따라서, 도 1 내지 도 3의 구조와는 다르게, 제1 내지 제4 소스 전극층 패턴(122a, 122b, 122c, 122d)은 제3 방향(즉, x-방향)을 따라 제1 채널 구조물(22)과 접하도록 배치될 수 있다. 반면에, 제1 내지 제5 소스 절연층 패턴(132a, 132b, 132c, 132d, 1132e)은 제1 내지 제4 게이트 전극 구조물(42a, 42b, 42c, 42d)과 직접 접하도록 배치될 수 있다.
마찬가지로, 제2 소스 전극 구조물(16)의 제1 내지 제4 소스 전극층 패턴(126a, 126b, 126c, 126d)은 제3 방향(즉, x-방향)을 따라 제2 채널 구조물(24)과 접하도록 배치될 수 있다. 반면에, 제1 내지 제5 소스 절연층 패턴(136a, 136b, 136c, 136d, 136e)은 제5 내지 제8 게이트 전극 구조물(44a, 44b, 44c, 44d)과 직접 접하도록 배치될 수 있다.
또한, 드레인 전극 구조물(14)의 제1 내지 제4 드레인 전극층 패턴(124a, 124b, 124c, 124d)은 제3 방향(즉, x-방향)으로 제1 및 제2 채널 구조물(22, 24)과 각각 접하도록 배치될 수 있다. 반면에, 제1 내지 제5 드레인 절연층 패턴(134a, 134b, 134c, 134d, 134e)은 제1 내지 제8 게이트 전극 구조물(42a, 42b, 42c, 42d, 44a, 44b, 44c, 44d)과 직접 접하도록 배치될 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1 2 3 4: 비휘발성 메모리 장치,
101: 기판, 110: 베이스 절연층,
12 16: 제1 및 제2 소스 전극 구조물, 14: 드레인 전극 구조물,
22 24: 제1 및 제2 채널 구조물,
32a 32b 32c 32d 34a 34b 34c 34d: 제1 내지 제8 강유전 구조물,
42a 42b 42c 42d 44a 44b 44c 44d: 제1 내지 제8 게이트 전극 구조물,
122a 122b 122c 122d: 제1 내지 제4 소스 전극층 패턴,
126a 126b 126c 126d: 제1 내지 제4 소스 전극층 패턴,
132a 132b 132c 132d 132e: 제1 내지 제5 소스 절연층 패턴,
136a 136b 136c 136d 136e: 제1 내지 제5 소스 절연층 패턴,
124a 124b 124c 124d: 제1 내지 제4 드레인 전극층 패턴,
134a 134b 134c 134d 134e: 제1 내지 제5 드레인 절연층 패턴,
MC1 MC2 MC3 MC4 MC5 MC6 MC7 MC8: 제1 내지 제8 메모리 셀,
GL1 GL2 GL3 GL4 GL5 GL6 GL7 GL8: 제1 내지 제8 워드 라인,
FD1 FD2 FD3 FD4 FD5 FD6 FD7 FD8: 제1 내지 제8 강유전층,
SL1: 제1 글로벌 소스 라인, GSL2: 제2 글로벌 소스 라인,
GDL: 글로벌 드레인 라인,
50a 50b 50c 50d 50e 50f 50g 50h 50i 50j: 제1 내지 제10 셀 절연 구조물,
60a 60b 60c 60d 60e 60f 60g 60h: 제1 내지 제8 셀 분할 구조물,
72a 72b 72c 72d 74a 74b 74c 74d: 제1 내지 제8 계면 절연 구조물,
82a 82b 82c 82d 84a 84b 84c 84d: 제1 내지 제8 플로팅 전극 구조물,
1022: 제1 소스 전극 구조물, 1026: 제2 소스 전극 구조물, 1024: 드레인 전극 구조물,
1122a 1122b 1122c 1122d: 제1 내지 제4 소스 전극층 패턴,
1132a 1132b 1132c 1132d 1132e: 제1 내지 제5 소스 절연층 패턴,
1126a 1126b 1126c 1126d: 제1 내지 제4 소스 전극층 패턴,
1136a 1136b 1136c 1136d 1136e: 제1 내지 제5 소스 절연층 패턴,
1124a 1124b 1124c 1124d: 제1 내지 제4 드레인 전극층 패턴,
1134a 1134b 1134c 1134d 1134e: 제1 내지 제5 드레인 절연층 패턴.

Claims (20)

  1. 기판;
    상기 기판의 상부에 배치되는 소스 전극 구조물로서, 상기 소스 전극 구조물은 상기 기판에 수직인 제1 방향을 따라 번갈아 적층되는 복수의 소스 전극층 패턴 및 복수의 소스 절연층 패턴을 포함하고, 상기 소스 전극 구조물은 상기 제1 방향에 수직인 제2 방향으로 연장됨;
    상기 기판의 상부에 배치되며, 상기 소스 전극 구조물의 일 측벽면과 접하도록 배치되는 채널 구조물, 상기 소스 전극 구조물의 상기 일 측벽면은 상기 제1 및 제2 방향에 의해 이루어지는 평면임;
    상기 기판의 상부에서 상기 채널 구조물의 일 측벽면과 접하도록 배치되는 드레인 전극 구조물로서, 상기 드레인 전극 구조물은 상기 제1 방향을 따라 번갈아 적층되는 복수의 드레인 전극층 패턴 및 복수의 드레인 절연층 패턴을 포함하고, 상기 드레인 전극 구조물은 상기 제2 방향으로 연장됨;
    상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며, 상기 제2 방향을 따라 서로 이격하여 배열되는 복수의 강유전 구조물; 및
    상기 복수의 강유전 구조물 내부에서 상기 제1 방향을 따라 연장되도록 배치되는 게이트 전극 구조물을 포함하는
    비휘발성 메모리 장치.
  2. 제1 항에 있어서,
    상기 기판 상에 배치되고
    상기 제1 방향으로 상기 소스 전극 구조물, 상기 채널 구조물, 상기 드레인 구조물, 상기 강유전 구조물 및 상기 게이트 전극 구조물과 접하는 베이스 절연층을 더 포함하는
    비휘발성 메모리 장치.
  3. 제1 항에 있어서,
    상기 강유전 구조물은
    상기 제1 방향을 따라 소정의 두께로 상기 게이트 전극 구조물을 둘러싸도록 배치되는
    비휘발성 메모리 장치.
  4. 제1 항에 있어서,
    상기 강유전 구조물은
    하프늄 산화물, 지르코늄 산화물 및 하프늄 지르코늄 산화물 중에서 선택되는 적어도 하나를 포함하는
    비휘발성 메모리 장치.
  5. 제1 항에 있어서,
    상기 소스 전극층 패턴 및 상기 드레인 전극층 패턴은,
    상기 제1 및 제2 방향에 수직인 제3 방향으로 상기 채널 구조물과 접하도록 배치되며,
    상기 소스 절연층 패턴 및 상기 드레인 절연층 패턴은
    상기 제3 방향으로 상기 게이트 전극 구조물과 접하도록 배치되는
    비휘발성 메모리 장치.
  6. 제1 항에 있어서,
    상기 채널 구조물 내부에서, 상기 제1 방향을 따라 소정의 두께로 상기 강유전 구조물을 둘러싸도록 배치되는 계면 유전 구조물을 더 포함하는
    비휘발성 메모리 장치.
  7. 제6 항에 있어서,
    상기 계면 유전 구조물은
    실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중에서 선택되는 적어도 하나를 포함하는
    비휘발성 메모리 장치.
  8. 제6 항에 있어서,
    상기 계면 유전 구조물 내부에서, 소정의 폭으로 상기 강유전 구조물을 둘러싸도록 배치되는 플로팅 전극 구조물을 더 포함하는
    비휘발성 메모리 장치.
  9. 제8 항에 있어서,
    상기 소스 절연층 패턴 및 상기 드레인 절연층 패턴은
    상기 강유전 구조물, 상기 플로팅 전극 구조물, 상기 계면 유전 구조물 및 상기 채널층을 상기 제1 방향에 대해 서로 분리하는
    비휘발성 메모리 장치.
  10. 제9 항에 있어서,
    상기 소스 전극층 패턴 및 상기 드레인 전극층 패턴은,
    상기 제1 및 제2 방향에 수직인 제3 방향으로 상기 채널 구조물과 접하도록 배치되며,
    상기 소스 절연층 패턴 및 상기 드레인 절연층 패턴은
    상기 제3 방향으로 상기 게이트 전극 구조물과 접하도록 배치되는
    비휘발성 메모리 장치.
  11. 제1 항에 있어서,
    상기 채널 구조물은
    도핑된 반도체 또는 금속 산화물을 포함하는
    비휘발성 메모리 장치.
  12. 제1 항에 있어서,
    상기 채널 구조물 내부에서 상기 제1 방향을 따라 연장되도록 배치되며, 상기 제2 방향을 따라 이웃하는 상기 강유전 구조물 사이에 배치되는 셀 절연 구조물을 더 포함하는
    비휘발성 메모리 장치.
  13. 제12 항에 있어서,
    상기 셀 절연 구조물은 상기 제1 및 제2 방향에 수직인 제3 방향으로 상기 소스 전극 구조물 및 상기 드레인 전극 구조물과 각각 접하도록 배치되는
    비휘발성 메모리 장치.
  14. 제1 항에 있어서,
    상기 기판의 상부에서 상기 제1 방향으로 연장되며,
    상기 게이트 전극 구조물, 상기 강유전 구조물 및 상기 채널 구조물을 상기 제1 및 제2 방향에 수직인 제3 방향을 따라 분할하는 절연성 셀 분할 구조물을 더 포함하는
    비휘발성 메모리 장치.
  15. 제14 항에 있어서,
    상기 셀 분할 구조물은 상기 소스 전극 구조물과 상기 드레인 전극 구조물과 각각 접하도록 배치되는
    비휘발성 메모리 장치.
  16. 기판;
    상기 기판의 상부에 배치되는 복수의 글로벌 소스 라인, 상기 복수의 글로벌 소스 라인은 상기 기판에 수직인 제1 방향을 따라 서로 이격하여 배치되며, 상기 복수의 글로버 소스 라인 각각은 상기 제1 방향에 수직인 제2 방향을 따라 연장되는 소스 전극층 패턴을 포함함;
    상기 기판의 상부에서 상기 복수의 글로벌 소스 라인과 상기 제1 및 제2 방향에 각각 수직인 제3 방향으로 접하도록 배치되는 채널 구조물;
    상기 기판의 상부에서 상기 채널 구조물의 일 측벽면과 상기 제3 방향으로 접하도록 배치되는 복수의 글로벌 드레인 라인, 상기 복수의 글로벌 드레인 라인은 상기 제1 방향을 따라 서로 이격하여 배치되며, 상기 복수의 글로벌 드레인 라인 각각은 상기 제2 방향을 따라 연장되는 드레인 전극층 패턴을 포함함;
    상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며, 상기 제2 방향을 따라 서로 이격하여 배열되는 게이트 전극 구조물;
    상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며, 상기 게이트 전극 구조물을 둘러싸도록 배치되는 강유전 구조물; 및
    상기 채널 구조물 내부에서 상기 제1 방향으로 연장되며, 상기 강유전 구조물을 둘러싸도록 배치되는 계면 절연 구조물을 포함하는
    비휘발성 메모리 장치.
  17. 제16 항에 있어서,
    상기 계면 유전 구조물 내부에 배치되고,
    소정의 폭으로 상기 강유전 구조물을 둘러싸는 플로팅 전극 구조물을 더 포함하는
    비휘발성 메모리 장치.
  18. 제16 항에 있어서,
    상기 기판 상에서 상기 제1 방향을 따라 연장되도록 배치되며, 상기 제2 방향을 따라, 이웃하는 상기 계면 절연 구조물 사이에 배치되는 셀 절연 구조물을 더 포함하는
    비휘발성 메모리 장치.
  19. 제16 항에 있어서,
    상기 기판 상부에서 상기 제1 방향으로 연장되며,
    상기 게이트 전극 구조물, 상기 강유전 구조물, 상기 계면 절연 구조물 및 상기 채널 구조물을 상기 제3 방향을 따라 분할하는 절연성 셀 분할 구조물을 더 포함하는
    비휘발성 메모리 장치.
  20. 제16 항에 있어서,
    상기 강유전 구조물은
    하프늄 산화물, 지르코늄 산화물 및 하프늄 지르코늄 산화물 중에서 선택되는 적어도 하나를 포함하는
    비휘발성 메모리 장치.
KR1020190163140A 2019-12-09 2019-12-09 강유전층을 구비하는 비휘발성 메모리 장치 KR20210072636A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190163140A KR20210072636A (ko) 2019-12-09 2019-12-09 강유전층을 구비하는 비휘발성 메모리 장치
US16/891,469 US11362107B2 (en) 2019-12-09 2020-06-03 Nonvolatile memory device having a ferroelectric layer
CN202010652096.5A CN113035876A (zh) 2019-12-09 2020-07-08 具有铁电层的非易失性存储器件
US17/749,118 US11800719B2 (en) 2019-12-09 2022-05-19 Nonvolatile memory device having a ferroelectric layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190163140A KR20210072636A (ko) 2019-12-09 2019-12-09 강유전층을 구비하는 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20210072636A true KR20210072636A (ko) 2021-06-17

Family

ID=76210666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190163140A KR20210072636A (ko) 2019-12-09 2019-12-09 강유전층을 구비하는 비휘발성 메모리 장치

Country Status (3)

Country Link
US (2) US11362107B2 (ko)
KR (1) KR20210072636A (ko)
CN (1) CN113035876A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144731A (ko) * 2021-04-20 2022-10-27 에스케이하이닉스 주식회사 탄소 나노 구조물을 포함하는 저항 변화층을 구비하는 반도체 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510638A (en) * 1992-11-02 1996-04-23 Nvx Corporation Field shield isolated EPROM
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8709894B2 (en) * 2011-09-16 2014-04-29 Micron Technology, Inc. 3D structured memory devices and methods for manufacturing thereof
KR101890942B1 (ko) * 2011-12-20 2018-08-23 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 소자 및 그 제조 방법
US9281044B2 (en) 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US9818848B2 (en) * 2015-04-29 2017-11-14 Yale University Three-dimensional ferroelectric FET-based structures
WO2017053329A1 (en) * 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
KR20180106661A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 그 제조 방법
KR102005631B1 (ko) * 2017-09-27 2019-07-30 포항공과대학교 산학협력단 수직형 논리곱 가중치 소자 및 그의 동작 방법
CN109698162A (zh) * 2017-10-20 2019-04-30 萨摩亚商费洛储存科技股份有限公司 三维存储元件及其制造方法
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)

Also Published As

Publication number Publication date
US11362107B2 (en) 2022-06-14
US11800719B2 (en) 2023-10-24
US20220278132A1 (en) 2022-09-01
CN113035876A (zh) 2021-06-25
US20210175252A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
KR20210072635A (ko) 강유전층을 구비하는 비휘발성 메모리 장치
US10522228B2 (en) Storage device
KR101054532B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US10804325B2 (en) Semiconductor memory device
KR20100082608A (ko) 반도체 장치의 제조 방법
CN103258826A (zh) 非易失性存储器件及其操作方法和制造方法
US10636803B2 (en) Semiconductor memory device with floating gates having a curved lateral surface
US20110012188A1 (en) Semiconductor memory device
KR20210030306A (ko) 반도체 메모리 장치
US10650894B2 (en) Semiconductor memory device and control method thereof
KR20210072636A (ko) 강유전층을 구비하는 비휘발성 메모리 장치
KR102624201B1 (ko) 저항 변화 메모리층을 구비하는 비휘발성 메모리 장치
US20200066748A1 (en) Semiconductor memory device
US11056188B2 (en) Three dimensional nonvolatile memory device including channel structure and resistance change memory layer
US11706921B2 (en) Semiconductor storage device
JP6718248B2 (ja) 半導体装置
US20180277476A1 (en) Semiconductor memory device and method for manufacturing same
CN217158189U (zh) 半导体装置
US8178916B2 (en) Nonvolatile semiconductor storage device
US10559361B2 (en) Semiconductor device and control method
CN117479543A (zh) 非易失性存储器装置
CN116864482A (zh) 存储装置
KR20240003671A (ko) 강유전층을 포함하는 반도체 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal