CN113035876A - 具有铁电层的非易失性存储器件 - Google Patents

具有铁电层的非易失性存储器件 Download PDF

Info

Publication number
CN113035876A
CN113035876A CN202010652096.5A CN202010652096A CN113035876A CN 113035876 A CN113035876 A CN 113035876A CN 202010652096 A CN202010652096 A CN 202010652096A CN 113035876 A CN113035876 A CN 113035876A
Authority
CN
China
Prior art keywords
disposed
structures
ferroelectric
memory device
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010652096.5A
Other languages
English (en)
Inventor
韩在贤
李世昊
刘香根
李在吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113035876A publication Critical patent/CN113035876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

根据实施例的非易失性存储器件包括：衬底，其具有上表面；源电极结构，其设置在衬底上；以及沟道结构，其设置在衬底上方并被设置为与源电极结构的一个侧壁表面接触。另外，该非易失性存储器件包括漏电极结构，其被设置为在衬底上方接触沟道结构的一个侧壁表面。另外，该非易失性存储器件包括多个铁电结构，该铁电结构在沟道结构中在垂直于衬底的第一方向上延伸并且被设置为沿着垂直于第一方向的第二方向彼此间隔开。另外，该非易失性存储器件包括栅电极结构，其被设置在多个铁电结构的每一个中以沿着第一方向延伸。

Description

具有铁电层的非易失性存储器件
相关申请的交叉引用
本申请要求于2019年12月9日提交的申请号为No.10-2019-0163140的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开总体上涉及一种非易失性存储器件，并且更具体地，涉及一种具有铁电层的非易失性存储器件。
背景技术
随着设计尺度的减小和集成度的提高，对于能够同时保证结构稳定性和信号储存操作可靠性的半导体器件结构的研究仍在继续。当前，采用电荷隧穿层、电荷陷阱层和电荷阻挡层的三层层叠结构的电荷储存方法的闪存器件已被广泛使用。
近来，已经提出了具有与现有的闪存设备不同的结构的各种非易失性存储器件。非易失性存储器件的示例是晶体管结构的铁电存储器件。铁电存储器件可以以非易失性方式把具有不同大小和方向的任何一种剩余极化储存在栅极铁电层中作为信号信息。另外，可以通过利用流过源极与漏极之间的沟道层的操作电流的大小根据所储存的剩余极化而改变的特征来读出所述信号信息。
发明内容
根据本公开的一方面的非易失性存储器件包括具有上表面的衬底和设置在所述衬底上的源电极结构。所述源电极结构包括在垂直于所述上表面的第一方向上顺序地层叠的多个源电极层图案和多个源极绝缘层图案，并且所述源电极结构在垂直于第一方向的第二方向上延伸。另外，所述非易失性存储器件包括沟道结构，其设置在所述衬底上方并且被设置为接触所述源电极结构的一个侧壁表面。所述源电极结构的一个侧壁表面形成基本平行于所述第一方向和第二方向的平面。另外，所述非易失性存储器件包括漏电极结构，其被设置为在所述衬底上方以接触所述沟道结构的一个侧壁表面。所述漏电极结构包括在第一方向上顺序地层叠的多个漏电极层图案和多个漏极绝缘层图案，并且所述漏电极结构在第二方向上延伸。另外，所述非易失性存储器件包括：多个铁电结构，其在所述沟道结构中在第一方向上延伸，并且被设置为沿着所述第二方向彼此间隔开；以及栅电极结构，其被设置在所述多个铁电结构的每一个中以沿第一方向延伸。
根据本公开的另一方面的非易失性存储器件包括具有上表面的衬底以及设置在所述衬底上方的多个全局源极线。所述多个全局源极线被设置为沿垂直于所述衬底的第一方向彼此间隔开，并且所述多个全局源极线每一个均包括沿垂直于第一方向的第二方向延伸的源电极层图案。另外，所述非易失性存储器件包括沟道结构，其被设置为在所述衬底上方在垂直于所述第一方向和第二方向的第三方向上接触所述多个全局源极线。另外，所述非易失性存储器件包括多个全局漏极线，其被设置为在所述衬底上方在第三方向上接触所述沟道结构的一个侧壁。所述多个全局漏极线被设置为沿第一方向彼此间隔开，并且所述多个全局漏极线每一个均包括沿第二方向延伸的漏电极层图案。另外，所述非易失性存储器件包括：多个栅电极结构，其在所述沟道结构中在第一方向上延伸并且被设置为沿着第二方向彼此间隔开；多个铁电结构，其在所述沟道中在第一方向上延伸并且所述多个铁电结构每一个均被设置为围绕所述栅电极结构；以及多个界面绝缘结构，其在所述沟道结构中在第一方向上延伸并且所述多个界面绝缘结构每一个均被设置为围绕所述铁电结构。
附图说明
图1是示意性地示出根据本公开的实施例的非易失性存储器件的立体图。
图2是图1的非易失性存储器件的平面图。
图3是沿图1的非易失性存储器件的线A-A’截取的截面图。
图4是示意性示出根据本公开的一个实施例的非易失性存储器件的电路图。
图5A至图5D是示意性地示出根据本公开的一个实施例的非易失性存储器件的驱动方法的图。
图6是示意性地示出根据本公开的另一实施例的非易失性存储器件的立体图。
图7是图6的非易失性存储器件的平面图。
图8是示意性地示出根据本公开的另一实施例的非易失性存储器件的立体图。
图9是图8的非易失性存储器件的平面图。
图10是示意性地示出根据本公开的另一实施例的非易失性存储器件的立体图。
图11是图10的非易失性存储器件的平面图。
图12是沿图10的非易失性存储器件的线B-B’截取的截面图。
图13是示意性地示出根据本公开的另一实施例的非易失性存储器件的立体图。
图14是图13的非易失性存储器件的平面图。
图15是沿图13的非易失性存储器件的线C-C’截取的截面图。
图16是示意性地示出根据本公开的另一实施例的非易失性存储器件的立体图。
图17是图16的非易失性存储器件的平面图。
图18是沿图16的非易失性存储器件的线D-D’截取的截面图。
具体实施方式
在下文中，将参考附图详细描述本公开的实施例。在附图中，为了清楚地表示每个器件的组件，将组件的尺寸(例如，组件的宽度和厚度)放大。本文使用的术语可以对应于考虑到它们在实施例中的功能而选择的词，并且这些术语的含义可以根据实施例所属领域的普通技术人员而作不同的解释。如果被详细地明确定义，则可以根据定义解释这些术语。除非另有定义，否则本文中使用的术语(包括技术术语和科学术语)具有与实施例所属领域的普通技术人员通常所理解的含义相同的含义。
另外，除非在上下文中明确不这样来使用，否则词语的单数形式的表达应理解为包括词语的复数形式。将理解的是，术语“包括”或“具有”旨在指定特征、数量、步骤、操、组件、元件、部件或其组合的存在，但不用于排除存在或添加一个或更多个其他特征、数量、步骤、操作、组件、元件、部件或其组合的可能性。
在本说明书中，术语“方向”可以指这样的方向，其包括与在坐标系中确定的预定方向平行的方向。作为示例，在x-y-z坐标系中，z方向可以指其中z轴绝对值从原点0开始在沿着z轴的正方向上及与其平行的方向上增大的方向。另外，z方向可以指其中z轴绝对值从原点0开始在沿着z轴的负方向上及与其平行的方向上增大的方向。在x-y-z坐标系中，x方向和y方向可以以实质上相同的方式解释。
图1是示意性地示出根据本公开的一个实施例的非易失性存储器件1的立体图。图2是图1的非易失性存储器件的平面图。图3是沿图1的非易失性存储器件的线A-A’截取的截面图。
参考图1至图3，非易失性存储器件1可以包括：衬底101，第一源电极结构12和第二源电极结构16，第一沟道结构22和第二沟道结构24，第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d，第一至第八栅极结构42a、42b、42c、42d、44a、44b、44c和44d，以及漏极结构14。在一个实施例中，如图1所示，第一源电极结构12和第二源电极结构16、第一沟道结构22和第二沟道结构24以及漏极结构14可以沿x方向顺序地设置在衬底101上方，并且可以沿y方向延伸。第一沟道结构22和第二沟道结构24，第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d，以及第一至第八栅极结构42a、42b、42c、42d、44a、44b、44c和44d可以各自沿z方向延伸。第一至第四铁电结构32a、32b、32c和32d以及第一至第四栅极结构42a、42b、42c和42d可以设置在第一沟道结构22中。第五至第八铁电结构34a、34b、34c和34d以及第五至第八栅极结构44a、44b、44c和44d可以设置在第二沟道结构24中。
同时，在图1至图3中，尽管四个铁电结构32a、32b、32c和32d以及四个栅电极结构42a、42b、42c和42d被沿着y方向设置在第一沟道结构22中，但是铁电结构和栅电极结构的数量不必限于四个，而可能是其他各种数量。类似地，沿着y方向设置在第二沟道结构24中的铁电结构和栅电极结构的数量不必限于四个，而可能是其他各种数量。
衬底101可以包括半导体材料。具体地，半导体材料可以包括硅(Si)、锗(Ge)和砷化镓(GaAs)等。衬底101可以掺杂有n型掺杂剂或p型掺杂剂。作为示例，衬底101可以包括掺杂有n型掺杂剂或p型掺杂剂的阱区。
基底绝缘层110可以设置在衬底101上。基底绝缘层110可以使以下结构分别与衬底101绝缘：第一源电极结构12和第二源电极结构16，第一沟道结构22和第二沟道结构24，第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d，第一至第八栅电极结构42a、42b、42c、42d、44a、44b、44c和44d以及漏电极结构14。
尽管未在图1中示出，至少一个导电层和至少一个绝缘层可以设置在衬底101与基底绝缘层110之间。导电层和绝缘层可以形成各种电路图案。即，作为非限制性示例，导电层和绝缘层可以形成多个布线，或者可以构成诸如电容器或电阻器的无源元件，或者诸如二极管或晶体管的有源元件。
第一源电极结构12可以设置在基底绝缘层110上。第一源电极结构12可以包括沿着垂直于衬底101的第一方向(即z方向)交替地层叠在基底绝缘层110上的第一至第四源电极层图案122a、122b、122c和122d与第一至第五源极绝缘层图案132a、132b、132c、132d和132e。第一源极绝缘层图案132a可以被设置为接触基底绝缘层110。第五源极绝缘层图案132e可以被设置为第一源电极结构12的最上层。
第一源电极结构12可以在垂直于第一方向的第二方向(即y方向)上延伸。第一至第四源电极层图案122a、122b、122c和122d可以通过第一至第五源极绝缘层图案132a、132b、132c、132d和132e而彼此电绝缘。第一至第四源电极层图案122a、122b、122c和122d可以是在第二方向(即y方向)上延伸的导线。第一至第四源电极层图案122a、122b、122c和122d可以各自保持预定的电位。
在一个实施例中，第一至第四源电极层图案122a、122b、122c和122d可以各自包括导电材料。所述导电材料可以例如包括掺杂的半导体层、金属、导电金属硅化物、导电金属氮化物以及导电金属氧化物等。第一至第五源极绝缘层图案132a、132b、132c、132d和132e可以各自包括绝缘材料。所述绝缘材料可以例如包括氧化物、氮化物和氮氧化物等。
在其他一些实施例中，第一源电极结构12的源电极层图案的数量可以不限于四个。源电极层图案可以设置为各种不同的数量，并且源极绝缘层图案可以使所述各种数量的源电极层图案沿第一方向(即z方向)绝缘。
参考图1至图3，第一沟道结构22可以设置在基底绝缘层110上。第一沟道结构22可以沿着第一方向(即z方向)延伸以具有预定的高度，沿着第二方向(即y方向)延伸以具有预定的长度，并沿着第三方向(即x方向)延伸以具有预定的宽度。
在一个实施例中，第一沟道结构22可以被设置为接触第一源电极结构12的一个侧壁表面12S。在一个实施例中，所述一个侧壁表面12S可以形成基本平行于第一方向和第二方向(即z方向和y方向)的平面。第一沟道结构22可以沿着第二方向(即y方向)延伸，并且可以被设置为覆盖第一至第四源电极层图案122a、122b、122c和122d中每一个的一个侧壁表面以及第一至第五源极绝缘层图案132a、132b、132c、132d和132e中每一个的一个侧壁表面。第一沟道结构22可以被设置为围绕第一至第四铁电结构32a、32b、32c和32d以及第一至第四栅电极结构42a、42b、42c和42d。
第一沟道结构22可以包括掺杂的半导体材料或金属氧化物。所述半导体材料可以例如包括硅(Si)、锗(Ge)和砷化镓(GaAs)等。金属氧化物可以包括铟镓锌(In-Ga-Zn)氧化物。在一个实施例中，第一沟道结构22可以包括掺杂有n型掺杂剂的硅(Si)。可替代地，第一沟道结构22可以包括c轴对齐的铟镓锌(In-Ga-Zn)氧化物。第一沟道结构22可以具有单晶或多晶结构。
第一沟道结构22内部的第一至第四铁电结构32a、32b、32c和32d可以各自被设置为在基底绝缘层110上在第一方向(即z方向)上延伸的柱状形状。另外，第一至第四铁电结构32a、32b、32c和32d可以被设置为围绕或包围具有柱状形状的第一至第四栅电极结构42a、42b、42c和42d的外表面。第一至第四铁电结构32a、32b、32c和32d可以被布置为在基底绝缘层110上沿着第二方向(即y方向)彼此间隔开。
第一至第四铁电结构32a、32b、32c和32d可以各自包括铁电材料。在未施加外部电场的状态下，铁电材料可以具有电剩余极化。另外，在铁电材料中，当施加了外部电场时，电极化可以表现出磁滞现象。通过控制外部电场，可以将极化磁滞曲线上的多个稳定极化状态中的任何一个写入铁电材料中。在外部电场从铁电材料去除之后，写入的极化状态可以以剩余极化的形式被储存在铁电材料中。剩余极化可以用于以非易失性方式储存多条信号信息。第一至第四铁电结构32a、32b、32c和32d可以各自例如包括氧化铪、氧化锆和氧化铪锆等。第一至第四铁电结构32a、32b、32c和32d可以各自具有正交晶系的晶体结构。
参考图2，第一至第四铁电结构32a、32b、32c和32d可以被设置为在第三方向(即x方向)上与第一沟道结构22的第一侧壁表面22S1间隔开第一距离d1，并且可以被设置为在第三方向(即x方向)上与第一沟道结构22的第二侧壁表面22S2间隔开第二距离d2。换言之，在第三方向(即x方向)上，第一至第四铁电结构32a、32b、32c和32d可以与第一源电极结构12间隔开第一距离d1，并且可以与漏电极结构14间隔开第二距离d2。在一个实施例中，第一距离d1与第二距离d2可以相同。在其他实施例中，第一距离d1与第二距离d2可以彼此不同。
第一至第四栅电极结构42a、42b、42c和42d可以分别设置在第一至第四铁电结构32a、32b、32c和32d内部。第一至第四栅电极结构42a、42b、42c和42d可以被设置为在基底绝缘层110上在第一方向(即z方向)上延伸。第一至第四栅电极结构42a、42b、42c和42d可以各自具有柱或柱状的形状。因此，如图2所示，第一至第四栅电极结构42a、42b、42c和42d可以被设置为由第一至第四铁电结构32a、32b、32c和32d围绕预定的厚度t1，该预定厚度t1是从栅电极结构的侧壁表面开始向外测量的，如在x-y平面中观察到的。
第一至第四栅电极结构42a、42b、42c和42d可以通过第一至第四铁电结构32a、32b、32c和32d与第一沟道结构22分隔开。第一至第四栅电极结构42a、42b、42c和42d可以各自包括导电材料。所述导电材料可以例如包括金属、导电金属氮化物、导电金属碳化物、导电金属硅化物或导电金属氧化物。所述导电材料可以例如包括钨(W)、钛(Ti)、铜(Cu)、铝(Al)、钌(Ru)、铂(Pt)，铱(Ir)、氧化铱、氮化钨、氮化钛、氮化钽、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、氧化钌或它们中的两种或更多种的组合。
参考图1至图3，漏电极结构14可以被设置在基底绝缘层110上以接触第一沟道结构22的第二侧壁表面22S2。漏电极结构14可以包括沿着第一方向(即z方向)交替层叠的第一至第四漏电极层图案124a、124b、124c和124d与第一至第五漏极绝缘层图案134a、134b、134c、134d和134e。在此，漏极结构14可以在第二方向(即y方向)上延伸。
第一至第四漏电极层图案124a、124b、124c和124d可以通过第一至第五漏极绝缘层图案134a、134b、134c、134d和134e而彼此电绝缘。第一至第四漏电极层图案124a、124b、124c和124d可以各自是在第二方向(即y方向)上延伸的导线。第一至第四漏电极层图案124a、124b、124c和124d可以各自保持预定的电位。作为示例，在非易失性存储器件1的操作期间，第一至第四漏电极层图案124a、124b、124c和124d的电位可以与第一源电极结构12的第一至第四源电极层图案122a、122b、122c和122d的电位不同，并可以与第二源电极结构16的第一至第四源电极层图案126a、126b、126c和126d的电位不同。
在一个实施例中，第一至第四源电极层图案122a、122b、122c和122d中的任何一个与第一至第四漏电极层图案124a、124b、124c和124d中的任何一个可以设置在相同平面或基本相同的水平(x-y)平面上的彼此对应的位置处。作为示例，第一源电极层图案122a与第一漏电极层图案124a可以彼此相对地设置，并且可以设置在第一沟道结构22的任一侧上基本相同的竖直位置处。以同样的方式，第二至第四源电极层图案122b、122c和122d中的任何一个与第二至第四漏电极层图案124b、124c和124d中的任一个可以设置在第一沟道结构22的相对侧上的相同的水平处。
在一个实施例中，第一至第四漏电极层图案124a、124b、124c和124d可以各自包括导电材料。所述导电材料可以例如包括掺杂的半导体材料、金属、导电金属硅化物、导电金属氮化物以及导电金属氧化物等。第一至第五漏极绝缘层图案134a、134b、134c、134d和134e可以各自包括绝缘材料。所述绝缘材料可以例如包括氧化物、氮化物和氮氧化物等。
在一些其他实施例中，如果第一源电极结构12和第二源电极结构16的源电极层图案的数量不限于四个，则漏电极结构14的漏电极层图案也可以被布置为与源电极层图案的数量相同的数量。在这种情况下，漏极绝缘层图案可以以预定数量来设置，以使各种数量的漏电极层图案沿第一方向(即z方向)绝缘。
参考图1至图3，第二沟道结构24可以设置在基底绝缘层110上并与漏电极结构14的侧壁表面接触。第二沟道结构24的第一侧壁表面24S1可以被设置为覆盖漏电极结构14的侧壁表面或与之共延伸。第二沟道结构24可以被设置为围绕或包围第五至第八铁电结构34a、34b、34c和34d中的每一个的外表面，所述铁电结构继而分别围绕或包围第五至第八栅电极结构44a、44b、44c和44d。第二沟道结构24的配置可以与第一沟道结构22的配置基本上相同。
第五至第八铁电结构34a、34b、34c和34d可以各自被设置为在基底绝缘层110上在第一方向(即z方向)上延伸的柱状形状。第五至第八铁电结构34a、34b、34c和34d可以被布置为在基底绝缘层110上沿着第二方向(即y方向)彼此间隔开。
另外，第五至第八栅电极结构44a、44b、44c和44d可以各自设置在对应的第五至第八铁电结构34a、34b、34c和34d内部。第五至第八栅电极结构44a、44b、44c和44d可以各自被设置为在基底绝缘层110上在第一方向(即z方向)上延伸的柱状形状。因此，如图2所示，第五至第八铁电结构34a、34b、34c和34d可以被设置为分别以预定厚度t1围绕第五至第八栅电极结构44a、44b、44c和44d，该预定厚度t1是从栅电极结构的侧壁表面开始向外测量的，如在x-y平面中观察到的。
参考图2，第五至第八铁电结构34a、34b、34c和34d可以被设置为在第三方向(即x方向)上与第二沟道结构24的第一侧壁表面24S1间隔开第二距离d2，并且可以被设置为在第三方向(即x方向)上与第二沟道结构24的第二侧壁表面24S2间隔开第一距离d1。换言之，在第三方向(即x方向)上，第五至第八铁电结构34a、34b、34c和34d可以与漏电极结构14间隔开第二距离d2，并且可以与第二源电极结构16间隔开第一距离d1。在一个实施例中，第一距离d1与第二距离d2可以相同。在其他实施例中，第一距离d1与第二距离d2可以彼此不同。第五至第八铁电结构34a、34b、34c和34d的配置可以与第一至第四铁电结构32a、32b、32c和32d的配置基本上相同。
第五至第八栅电极结构44a、44b、44c和44d可以通过第五至第八铁电结构34a、34b、34c和34d与第二沟道结构24分隔开。第五至第八栅电极结构44a、44b、44c和44d的配置可以与第一至第四栅电极结构42a、42b、42c和42d的配置基本上相同。
参考图1至图3，第二源电极结构16可以设置在基底绝缘层110上并且被布置为接触第二沟道结构24的第二侧壁表面24S2。第二源电极结构16可以包括沿第一方向(即z方向)交替层叠的第一至第四源电极层图案126a、126b、126c和126d与第一至第五源极绝缘层图案136a、136b、136c、136d和136e。这里，第二源电极结构16可以在垂直于第一方向的第二方向(即y方向)上延伸。
第一至第四源电极层图案126a、126b、126c和126d可以通过第一至第五源极绝缘层图案136a、136b、136c、136d和136e彼此电绝缘。第一至第四源电极层图案126a、126b、126c和126d可以各自是在第二方向(即y方向)上延伸的导线。第一至第四源电极层图案126a、126b、126c和126d可以各自保持预定的电位。
在实施例中，第二源电极结构16的第一至第四源电极层图案126a、126b、126c和126d的配置可以与第一源极电极结构12的第一至第四源电极层图案122a、122b、122c和122d的配置基本上相同。另外，第二源电极结构16的第一至第五源极绝缘层图案136a、136b、136c、136d和136e的配置可以与第一源电极结构12的第一至第五源极绝缘层图案132a、132b、132c、132d和132e的配置基本上相同。
再次参考图1至图3，第一沟道结构22与第二沟道结构24以及第一源电极结构12与第二源电极结构16可以彼此对称地设置在以漏电极结构14为中心的y-z平面两侧。类似地，第一至第四铁电结构32a、32b、32c和32d与第五至第八铁电结构34a、34b、34c和34d可以彼此对称地设置在漏电极结构14两侧。另外，第一至第四栅电极结构42a、42b、42c和42d与第五至第八栅电极结构44a、44b、44c和44d可以彼此对称地设置在漏电极结构14两侧。
参考图1和图2，第一至第四铁电结构32a、32b、32c和32d以及第一至第四栅电极结构42a、42b、42c和42d可以布置在第二方向(即y方向)上。第一源电极结构12和漏电极结构14可以在第二方向(即y方向)上延伸以覆盖或延伸得比第一至第四铁电结构32a、32b、32c和32d以及第一至第四栅电极结构42a、42b、42c和42d更远。类似地，第五至第八铁电结构34a、34b、34c和34d以及第五至第八栅电极结构44a、44b、44c和44d可以布置在第二方向(即y方向)上。第二源电极结构16和漏电极结构14可以被设置为覆盖或延伸得比第五至第八铁电结构34a、34b、34c和34d以及第五至第八栅电极结构44a、44b、44c和44d更远。
图4是示意性示出根据本公开的一个实施例的非易失性存储器件的电路图。图4的电路图可以对应于以上参考图1至图3描述的非易失性存储器件1的配置的一部分。
参考图4，已公开了第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8。第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8中每一个均可以具有晶体管的形式，并且可以包括用作存储层的第一至第八铁电层FD1、FD2、FD3、FD4、FD5、FD6、FD7和FD8。
第一至第四存储单元MC1、MC2、MC3和MC4可以各自电连接到第一全局源极线GSL1和全局漏极线GDL，并且第五至第八存储单元MC5、MC6、MC7和MC8可以各自电连接到第二全局源极线GSL2和全局漏极线GDL。第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8的栅电极可以分别被连接到第一至第八字线GL1、GL2、GL3、GL4、GL5、GL6、GL7和GL8。
可以选择第一至第八字线GL1、GL2、GL3、GL4、GL5、GL6、GL7和GL8中的至少一个。通过所选择的字线，可以将幅度等于或大于预定阈值电压的极化切换电压施加到所选择的第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8的对应的第一至第八铁电层FD1、FD2、FD3、FD4、FD5、FD6、FD7和FD8。通过施加极化切换电压，第一至第八铁电层FD1、FD2、FD3、FD4、FD5、FD6、FD7和FD8的极化可以被切换到预定的方向。在去除极化切换电压之后，已切换的极化可以以剩余极化的形式被储存在对应的第一至第八铁电层FD1、FD2、FD3、FD4、FD5、FD6、FD7和FD8中。如上所述，可以通过经由第一至第八字线GL1、GL2、GL3、GL4、GL5、GL6、GL7和GL8中的至少一个所施加的极化切换电压对第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8中的至少一个执行写入操作。在写入操作完成之后，预定的信号可以以非易失性方式被储存在对应的存储单元中。
同时，读出第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8中被非易失性地储存的信号的操作可以如下执行。作为示例，将描述读取第二存储单元MC2中所储存的信号的过程。等于或大于预定阈值电压的读取电压通过第二字线GL2被施加到第二存储单元MC2的栅电极。读取电压的绝对值可以小于切换极化电压的绝对值。即，第二铁电层FD2内部的极化可以不因读取电压而切换，但是第二存储单元MC2的晶体管可以被读取电压导通并且可以在晶体管中形成沟道层。在这种情况下，当在第一全局源极线GSL1与全局漏极线GDL之间形成了源极-漏极电位差时，源极-漏极电流可以流过沟道层。
源极-漏极电流可以根据储存在第二铁电层FD2中的剩余极化的方向和大小而变化。作为示例，当剩余极化取向为从栅电极朝向沟道层时，正电荷累积在与沟道层相邻的第二铁电层FD2中，从而增大了沟道层的电子密度。因此，沿着沟道层流动的电流的幅度可以增大。作为另一示例，当剩余极化取向为从沟道层朝向栅极电极时，负电荷累积在与沟道层相邻的第二铁电层FD2中，从而降低了沟道层的电子密度。因此，沿着沟道层流动的电流的大小可以减小。如上所述，可以通过导通要被读取的存储单元的晶体管并测量流过沟道层的电流来读取存储单元中所储存的信号。
在其他实施例中，设置在第一全局源极线GSL1与全局漏极线GDL之间的存储单元的数量不必限于四个，并且可以是各种其他数量。类似地，设置在第二全局源极线GSL2与全局漏极线GDL之间的存储单元的数量也不必限于四个，并且可以是各种其他数量。因此，字线的数量也不必限于八个，并且可以是各种其他的数量。
同时，比较图4与图1至图3，第一全局源极线GSL1可以对应于第一源电极结构12的第一至第四源电极层图案122a、122b、122c和122d中之一。换言之，在图1至图3的实施例中，非易失性存储器件1可以包括彼此分隔开的多个第一全局源极线。
同时，全局漏极线GDL可以是漏电极结构14的第一至第四漏电极层图案124a、124b、124c和124d中之一。换言之，在图1至图3的实施例中，非易失性存储器件1可以包括彼此分隔开的多个全局漏极线。
另外，第一至第四源电极层图案122a、122b、122c和122d中的一个与第一至第四漏电极层图案124a、124b、124c和124d中的一个可以相对于第一沟道结构22对称地设置在相同的平面上。作为示例，当第一全局源极线GSL1是第四源电极层图案122d时，全局漏极线GDL可以是第四漏电极层图案124d。类似地，当第一全局源极线GSL1是第一至第三源电极层图案122a、122b和122c中的一个时，全局漏极线GDL可以对应于第一至第三漏电极层图案124a、124b和124c中的一个。
以相同的方式，第二全局源极线GSL2可以对应于第二源电极结构16的第一至第四源电极层图案126a、126b、126c和126d中的一个。换言之，在图1至图3的实施例中，非易失性存储器件1可以包括彼此分隔开的多个第二全局源极线。
在这种情况下，第一至第四源电极层图案126a、126b、126c和126d中的一个与第一至第四漏电极层图案124a、124b、124c和124d中的一个可以相对于第二沟道结构24对称地设置在相同的平面上。作为示例，当第二全局源极线GSL2是第四源电极层图案126d时，全局漏极线GDL可以是第四漏极电极层图案124d。类似地，当第二全局源极线GSL2是第一至第三源电极层图案126a、126b和126c中的一个时，全局漏极线GDL可以对应于第一至第三漏电极层图案124a、124b和124c中的一个。
同时，图4的第一至第八字线GL1、GL2、GL3、GL4、GL5、GL6、GL7和GL8可以分别对应于图1至图3的第一至第八栅电极结构42a、42b、42c、42d、44a、44b、44c和44d。另外，图4的第一至第八铁电层FD1、FD2、FD3、FD4、FD5、FD6、FD7和FD8可以分别对应于图1至图3的第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d。
如上所述，通过选择第一至第八字线GL1、GL2、GL3、GL4、GL5、GL6、GL7和GL8中的至少一个，并通过独立地施加极化切换电压，能够将至少一条信号信息写入第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8。另外，通过选择第一至第八字线GL1、GL2、GL3、GL4、GL5、GL6、GL7和GL8中的至少一个并施加读取电压以形成在第一全局源极线GSL1和第二全局源极线GSL2中之一与全局漏极线GDL之间的源极-漏极电位差，能够读取对应的存储单元中所储存的信号信息。这样，根据本公开的一个实施例，可以对第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8中之一进行随机访问，并且可以对随机访问的存储单元执行写入操作或读取操作。
图5A至图5D是示意性地示出根据本公开的一个实施例的非易失性存储器件的驱动方法的图。图5A至图5D是以上参考图1至图3描述的非易失性存储器件1的垂直于z方向的平面图。一同参考图1和图5A至图5D，第一源电极结构12的第一至第四源电极层图案122a、122b、122c和122d与对应的漏极结构14的第一至第四漏电极层图案124a、124b、124c和124d，以及第二源电极结构16的第一至第四源电极层图案126a、126b、126c和126d与对应的漏极结构14的第一至第四漏电极层图案124a、124b、124c和124d可以形成八个存储单元，即沿第一方向(即z方向)分布在四个不同水平面(为方便起见，其将作为平面来描述)上的第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8。
图5A和图5D示出了在第一沟道结构22和第二沟道结构24的横截面中的四个不同平面中的最上平面上由第一源电极结构12的第四源电极层图案122d、漏电极结构14的第四漏电极层图案124d和第二源极电极结构16的第四源极层图案126d所形成的第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8。另外，图5A和图5D示出了分别与第一至第八存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8相对应的第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d以及第一至第八栅电极结构42a、42b、42c、42d、44a、44b、44c和44d。作为详细示例，图5B和图5C是图5A和图5D的第二存储单元MC2的放大的透视图。
在下文中，将详细描述由第一源电极结构12的第四源电极层图案122d、漏电极结构14的第四漏电极层图案124d、第一沟道结构22、第二铁电结构32b和第二栅电极结构42b构成的第二存储单元MC2的驱动方法。然而，未详细描述的第一存储单元MC1和第三至第八存储单元MC3、MC4、MC5、MC6、MC7和MC8的驱动方法是基本上相同的。同样，由在三个不同的平面上的第一源电极结构12的第一至第三源电极层图案122a、122b和122c与对应的漏电极结构14的第一至第三漏电极层图案124a、124b和124c以及第二源电极结构16的第一至第三源电极层图案126a、126b和126c与对应的漏电极结构14的漏电极层图案124a、124b和124c所形成的其他存储单元的驱动方法也是基本上相同的。
对于第二存储单元MC2的写入操作，可以选择第二栅电极结构42b。可以将绝对值等于或大于预定阈值电压的的极化切换电压施加到第二栅电极结构42b来切换第二铁电结构32b内部的极化。
作为示例，在第一沟道结构22接地的同时，可以将具有正极性的极化切换电压施加到第二栅电极结构42b。当被施加所述极化切换电压时，第二铁电结构32b内部的极化取向可以改变。在该示例中，第二存储单元MC2与第一源电极结构12的第四源电极层图案122d和漏电极结构14的第四漏电极层图案124d相邻，使得在施加极化切换电压的同时，第四源电极层图案122d和第四漏极层124d可以接地。预定的电压也可以被施加到第一至第三源电极层图案122a、122b和122c与第一至第三漏电极层图案124a、124b和124c。作为示例，所述预定电压可以是基本上等于极化切换电压的电压。作为另一示例，所述预定电压可以是大于地电压且小于极化切换电压的电压。因此，仅在与第二存储单元MC2相对应的第二铁电结构32b的区域中，极化取向可以因极化切换电压而改变。
在图5B的平面图中，当施加了极化切换电压时，可以形成第一极化DP1，其取向为从第二铁电结构32b的与第二栅电极结构42b接触的界面区域朝向第二铁电结构32b的与第一沟道结构22接触的界面区域。即使在去除极化切换电压之后，第一极化DP1也可以以剩余极化的形式被储存。可以因第一极化DP1而在第二铁电结构32b内部产生正电荷CP和负电荷CN。即使在去除极化切换电压之后，正电荷CP也可以分布在铁电结构32b的与第一沟道结构22接触的界面区域中，而负电荷CN可以分布在铁电结构32b的与第二栅电极结构42b接触的界面区域中。
作为另一示例，当第一沟道结构22接地时，具有负极性的极化切换电压可以被施加到第二栅电极结构42b。因此，第二铁电结构32b内部的极化取向可以改变。类似地，在该示例中，第二存储单元MC2与第一源电极结构12的第四源电极层图案122d和漏电极结构14的第四漏电极层图案124d相邻，使得在施加极化切换电压的同时，第四源电极层图案122d和第四漏电极层图案124d可以接地。预定的电压也可以被施加到第一至第三源电极层图案122a、122b和122c与第一至第三漏电极层图案124a、124b和124c。作为示例，所述预定电压可以是基本上等于极化切换电压的电压。作为另一示例，所述预定电压的绝对值可以大于地电压的绝对值并且小于极化切换电压的绝对值。
在图5C的平面图中，当施加了具有负极性的极化切换电压时，可以形成第二极化DP2，其取向为从第二铁电结构32b的与第一沟道结构22接触的界面区域朝向第二铁电结构32b的与第二栅电极结构42b接触的界面区域。即使在去除具有负极性的极化切换电压之后，第二极化DP2也可以以剩余极化的形式被储存。第二极化DP2可以在第二铁电结构32b的与第一沟道结构22接触的界面区域中产生负电荷CN，并且可以在第二铁电结构32b的与第二栅电极结构42b接触的界面区域中产生正电荷CP。即使在去除极化切换电压之后，已产生的正电荷CP和负电荷CN也可以分别分布在对应的界面区域中。
如上所述，可以通过上面参考图5B和图5C描述的第二铁电结构32b的极化取向的切换操作来执行写入操作。作为示例，与图5B有关的第一极化DP1形成操作可以被称为编程操作，并且与图5C有关的第二极化DP2形成操作可以被称为擦除操作。
将参考图5D详细描述针对第二存储单元MC2中所储存的信号信息的读取操作。首先，可以选择第二栅电极结构42b。随后，可以将具有等于或大于预定阈值电压的绝对值的读取电压施加到第二栅电极结构42b。读取电压的绝对值可以小于极化切换电压的绝对值。即，第二铁电层FD2内部的极化可以不因读取电压而切换。
然而，可以通过读取电压在与第二铁电结构32b相邻的第一沟道结构22中形成沟道层CH2。沟道层CH2内部的电子密度可以高于沟道层CH2外部的电子密度。沟道层CH2可以被形成为具有第一宽度W1，该宽度是从第二铁电结构32b的外表面开始测量的。第一宽度W1可以与以上参考图2和图3描述的第一距离d1或第二距离d2基本相同。
在形成沟道层CH2之后，可以在第四源电极层图案122d与第四漏电极层图案124d之间形成源极-漏极电位差。作为示例，在第四源电极层图案122d接地之后，可以将具有正极性的漏极电压施加到第四漏电极层图案124d。因此，电子可以经由沟道层CH2从第四源电极层图案122d流到第四漏电极层图案124d。电子流被显示为图5D中的“Isd”。此时，由电子流产生的电流密度可以受到第二铁电结构32b中所储存的剩余极化的取向的影响。当剩余极化的取向与图5B的第一极化DP1的取向相同时，则沟道层CH2中的电子密度增大，使得沿着沟道层CH2流动的电流密度可以增大。相反，当剩余极化的取向与图5C的第二极化DP2的取向相同时，则沟道层CH2中的电子密度减小，使得沿着沟道层CH2流动的电流密度可以减小。如上所述，通过形成围绕要读取的存储单元的铁电结构的沟道层然后测量流过该沟道层的电流，能够读取存储单元中所储存的信号。
图6是示意性地示出根据本公开的另一实施例的非易失性存储器件2的立体图。图7是图6的非易失性存储器件的平面图。
参考图6和图7，当与图1至图3的非易失性存储器件1相比时，非易失性存储器件2还可以包括第一至第十单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j。
第一至第十单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j可以被设置为从基底绝缘层110开始沿第一方向(即z方向)延伸。第一至第十单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j可以被设置为在第一沟道结构22和第二沟道结构24内部沿第二方向(即y方向)彼此间隔开。即，第一至第十单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j中的每一个可以分别被设置在铁电结构32a、32b、32c、32d、34a、34b、34c和34d之间或在它们一侧。第一至第十单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j可以沿第二方向(即y方向)分隔开对应的第一沟道结构22和第二沟道结构24。因此，在非易失性存储器件的操作期间，利用第一至第十单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j能够防止在彼此分隔的沟道结构的沟道层之间可能发生干扰的电信号或使其最小化。
在一个实施例中，第一至第五单元绝缘结构50a、50b、50c、50d和50e可以被设置为接触第一源电极结构12和漏电极结构14并且在第三方向(即x方向)上贯穿第一沟道结构22。第六至第十单元绝缘结构50f、50g、50h、50i和50j可以被设置为接触第二源电极结构16和漏电极结构14并且在第三方向(即x方向)上贯穿第二沟道结构24。
第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d可以被设置为与对应的第一至第八单元绝缘结构50a、50b、50c、50d、50e、50f、50g、50h、50i和50j在第二方向(即y方向)上间隔开第三距离d3。在一个实施例中，第三距离d3可以与第一距离d1或第二距离d2相同。
图8是示意性地示出根据本公开的另一实施例的非易失性存储器件3的立体图。图9是图8的非易失性存储器件的平面图。
参考图8和图9，与图1至图3的非易失性存储器件1相比，非易失性存储器件3还可以包括第一至第八单元分割结构60a、60b、60c、60d、60e、60f、60g和60h。
第一至第八单元分割结构60a、60b、60c、60d、60e、60f、60g和60h可以在第三方向(即x方向)上分割基底绝缘层110上的图1至图3中公开的第一沟道结构22和第二沟道结构24，第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d，以及第一至第八栅电极结构42a、42b、42c、42d、44a、44b、44c和44d。第一至第八单元分割结构60a、60b、60c、60d、60e、60f、60g和60h可以被设置为沿第一方向(即z方向)延伸。第一至第四单元分割结构60a、60b、60c和60d可以接触第一源电极结构12并且在x方向上贯穿第一沟道结构22以接触漏电极结构14，以及第五至第八单元分割结构60e、60f、60g和60h可以接触第二源电极结构16并且在x方向上贯穿第二沟道结构24以接触漏电极结构14。第一至第八单元分割结构60a、60b、60c、60d、60e、60f、60g和60h可以被设置为沿着第二方向(即y方向)彼此间隔开，并且可以各自具有预定的厚度t2。
参考图8和图9，多个铁电结构32a1、32a2、32b1、32b2、32c1、32c2、32d1、32d2、34a1、34a2、34b1、34b2、34c1、34c2、34d1和34d2与多个栅电极结构42a1、42a2、42b1、42b2、42c1、42c2、42d1、42d2、44a1、44a2、44b1、44b2、44c1、44c2、44d1和44d2可以被设置为分别在第二方向(即y方向)上、在第一至第八单元分割结构60a、60b、60c、60d、60e、60f、60g和60h两侧彼此对称。
根据实施例的非易失性存储器件3具有第一至第八单元分割结构60a、60b、60c、60d、60e、60f、60g和60h，使得与图1至图3的非易失性存储器件1相比，存储单元的数量可以加倍。另外，通过分别独立地控制多个栅电极结构42a1、42a2、42b1、42b2、42c1、42c2、42d1、42d2、44a1、44a2、44b1、44b2、44c1、44c2、44d1和44d2，能够被独立驱动的存储单元的数量增多。
图10是示意性地示出根据本公开的另一实施例的非易失性存储器件4的立体图。
图11是图10的非易失性存储器件的平面图。图12是沿图10的非易失性存储器件的线B-B’截取的截面图。参考图10至图12，与图1至图3的非易失性存储器件1相比，非易失性存储器件4还可以包括第一至第八界面介电结构72a、72b、72c、72d、74a、74b、74c和74d。
如从x-y平面中看到的，第一至第四界面电介质结构72a、72b、72c和72d可以被设置为以预定厚度t20围绕第一沟道结构22中的对应的第一至第四铁电结构32a、32b、32c和32d，所述预定厚度t20是从铁电结构的侧壁表面开始向外测量的。第一至第四界面介电结构72a、72b、72c和72d可以被设置为在基底绝缘层110上在第一方向(即z方向)上延伸。第一至第四界面介电结构72a、72b、72c和72d可以被设置为沿第二方向(即y方向)彼此间隔开。
在一个实施例中，第一至第四界面介电结构72a、72b、72c和72d可以在图11的平面图中各自具有带状形状。第一至第四界面介电结构72a、72b、72c和72d可以被设置为在第三方向(即x方向)上与第一沟道结构22的第一侧壁表面22S1间隔开第一距离d10，并可以被设置为在第三方向(即x方向)上与第一沟道结构22的第二侧壁表面22S2间隔开第二距离d20。在一个实施例中，第一距离d10与第二距离d20可以相同。在其他实施例中，第一距离d10与第二距离d20可以不同。
第一至第四界面介电结构72a、72b、72c和72d可以抑制或防止第一沟道结构22与第一至第四铁电结构32a、32b、32c和32d之间的直接接触。即，第一至第四界面介电结构72a、72b、72c和72d可以防止通过在第一沟道结构22与第一至第四铁电结构32a、32b、32c和32d之间的界面处发生的材料的相互扩散而产生缺陷部位，比如氧空位。第一至第四界面介电结构72a、72b、72c和72d可以各自具有非晶结构。第一至第四界面介电结构72a、72b、72c和72d可以包括例如氧化硅、氮化物或氮氧化硅。
第二沟道结构24中的第五至第八界面介电结构74a、74b、74c和74d可以与第一沟道结构22中的第一至第四界面介电结构72a、72b、72c和72d具有基本上相同的配置，并且可以执行基本上相同的功能。即，第五至第八界面介电结构74a、74b、74c和74d可以在基底绝缘层110上在第一方向(即z方向)上延伸，并且可以被设置为在第二方向(即y方向)上彼此间隔开。参考图11和图12，如在x-y平面中所见，第五至第八界面介电结构74a、74b、74c和74d可以被设置为在第一方向(即z方向)上以预定厚度t20围绕对应的第五至第八铁电结构34a、34b、34c和34d，所述预定厚度t20是从铁电结构的侧壁表面开始向外测量的。第五至第八界面介电结构74a、74b、74c和74d可以被设置为在第三方向(即x方向)上与第二沟道结构24的第一侧壁表面24S1间隔开第二距离d20，并可以被设置为在第三方向(即x方向)上与第二沟道结构24的第二侧壁表面24S2间隔开第一距离d10。第五至第八界面介电结构74a、74b、74c和74d可以防止第二沟道结构24直接接触第五至第八铁电结构34a、34b、34c和34d。
图13是示意性地示出根据本公开的另一实施例的非易失性存储器件5的立体图。图14是图13的非易失性存储器件的平面图。图15是沿图13的非易失性存储器件的线C-C’截取的截面图。
参考图13至图15，当与图10至图12的非易失性存储器件4相比，非易失性存储器件5还可以包括第一至第八浮置电极结构82a、82b、82c、82d、84a、84b、84c和84d。
如在x-y平面中看到的，第一至第四浮置电极结构82a、82b、82c和82d可以分别被设置为以预定厚度t200围绕对应的第一至第四铁电结构32a、32b、32c和32d，所述预定厚度t200是从铁电结构的侧壁表面开始向外测量的。第一至第四浮置电极结构82a、82b、82c和82d可以被设置为在基底绝缘层110上在第一方向(即z方向)上延伸。第一至第四浮置电极结构82a、82b、82c和82d可以被设置为沿第二方向(即y方向)彼此间隔开。
在一个实施例中，第一至第四浮置电极结构82a、82b、82c和82d中的每一个可以在图14的平面图中具有带状形状。在此，如从x-y平面中看到的，第一至第四界面绝缘结构72a、72b、72c和72d可以被设置为分别以预定厚度t300围绕对应的第一至第四浮置电极结构82a、82b、82c和82d，所述预定厚度t300是从浮置电极结构的侧壁表面开始向外测量的。第一至第四界面绝缘结构72a、72b、72c和72d可以被设置为在第三方向(即x方向)上与第一沟道结构22的第一侧壁表面22S1间隔开第一距离d100，并且在第三方向(即x方向)上与第一沟道结构22的第二侧壁表面22S2间隔开第二距离d200。
因此，第一至第四浮置电极结构82a、82b、82c和82d可以被设置在第一至第四界面绝缘结构72a、72b、72c和72d与第一至第四铁电结构32a、32b、32c和42d之间，并且可以保持电浮置状态。第一至第四浮置电极结构82a、82b、82c和82d可以根据施加到对应的第一至第四栅电极结构42a、42b、42c和42d的电压而在其中充入正电荷或负电荷。已充入的正电荷或负电荷起到稳定第一至第四铁电结构32a、32b、32c和32d中所储存的剩余极化的作用，从而改善了剩余极化的保持。
同样，对应的第五至第八界面绝缘结构74a、74b、74c和74d共有的第五至第八浮置电极结构84a、84b、84c和84dc与第一至第四界面绝缘结构72a、72b、72c和72d共有的第一至第四浮置电极结构82a、82b、82c和82d具有基本上相同的配置，并且可以执行基本上相同的功能。即，第五至第八浮置电极结构84a、84b、84c和84d可以被设置为以预定厚度t200沿第一方向(即z方向)围绕对应的第五至第八铁电结构34a、34b、34c和34d。即，第五至第八浮置电极结构84a、84b、84c和84d可以在图14的平面图中各自具有带状形状。在这种情况下，第五至第八界面绝缘结构74a、74b、74c和74d可以被设置为以预定厚度t300围绕对应的第五至第八浮置电极结构84a、84b、84c和84d。这里，第五至第八界面绝缘结构74a、74b、74c和74d可以被设置为在第三方向(即x方向)上与第二沟道结构24的第一侧壁表面24S1间隔开第二距离d200，并且可以被设置为相对于第三方向(即x方向)与第一沟道结构22的第二侧壁表面22S2间隔开第一距离d100。
第五至第八浮置电极结构84a、84b、84c和84d可以根据施加到对应的第五至第八栅电极结构44a、44b、44c和44d的电压而在其中充入正电荷或负电荷。已充入的正电荷或负电荷起到稳定第五至第八铁电结构34a、34b、34c和34d中所储存的剩余极化的作用，从而改善了剩余极化的保持。
图16是示意性地示出根据本公开的另一实施例的非易失性存储器件6的立体图。图17是图16的非易失性存储器件的平面图。图18是沿图16的非易失性存储器件的线D-D’截取的截面图。
参考图16至图18，非易失性存储器件6可以在第一源电极结构1022和第二源电极结构1026以及漏电极结构1024的配置方面与以上参考图13至图15描述的非易失性存储器件5不同。
在该实施例中，第一源电极结构1022可以包括第一至第四源电极层图案1122a、1122b、1122c和1122d，它们沿着第一方向(即z方向)与第一至第五源极绝缘层图案1132a、1132b、1132c、1132d和1132e交替地层叠。第二源电极结构1026可以包括第一至第四源电极层图案1126a、1126b、1126c和1126d，它们沿着第一方向(即z方向)与第一至第五源极绝缘层图案1136a、1136b、1136c、1136d和1136e交替地层叠。漏电极结构1024可以包括第一至第四漏电极层图案1124a、1124b、1124c和1124d，它们沿着第一方向(即z方向)与第一至第五源极绝缘层图案1134a、1134b、1134c、1134d和1134e交替地层叠。
参考图16至图18，第一源电极结构1022的第一至第四源电极层图案1122a、1122b、1122c和1122d可以被设置为沿第三方向(即x方向)接触第一沟道结构22。另一方面，第一至第五源极绝缘层图案1132a、1132b、1132c、1132d和1132e可以被设置为直接接触第一至第四栅电极结构42a、42b、42c和42d。即，第一至第五源极绝缘层图案1132a、1132b、1132c、1132d和1132e使第一至第四铁电结构32a、32b、32c和32d，第一至第四浮置电极结构82a、82b、82c和82d，第一至第四界面介电结构72a、72b、72c和72d以及第一沟道结构22关于第二方向和第三方向(即x方向和y方向)分隔开。
在该实施例中，第一至第五源极绝缘层图案1132a、1132b、1132c、1132d和1132e能够更有效地实现在第一方向(即z方向)上的第一至第四源电极层图案1122a、1122b、1122c和1122d之间的电绝缘。
同样，第二源电极结构1026的第一至第四源电极层图案1126a、1126b、1126c和1126d可以被设置为沿第三方向(即x方向)接触第二沟道结构24。在另一方面，第一至第五源极绝缘层图案1136a、1136b、1136c、1136d和1136e可以被设置为直接接触第五至第八栅电极结构44a、44b、44c和44d。即，第一至第五源极绝缘层图案1136a、1136b、1136c、1136d和1136e使第五至第八铁电结构34a、34b、34c和34d，第五至第八浮置电极结构84a、84b、84c和84d，第五至第八界面介电结构74a、74b、74c和74d以及第二沟道结构24关于第二方向和第三方向(即x方向和y方向)分隔开。
在该实施例中，第一至第五源极绝缘层图案1136a、1136b、1136c、1136d和1136e能够更有效地实现沿第一方向(即z方向)的第二源电极结构1026的第一至第四源电极层图案1126a、1126b、1126c和1126d之间的电绝缘。
漏电极结构1024的第一至第四漏电极层图案1124a、1124b、1124c和1124d可以被设置为分别在第三方向(即x方向)上接触第一沟道结构22和第二沟道结构24。另一方面，第一至第五漏极绝缘层图案1134a、1134b、1134c、1134d和1134e可以被设置为直接接触第一至第八栅电极结构42a、42b、42c、42d、44a、44b、44c和44d。即，第一至第五漏极绝缘层图案1134a、1134b、1134c、1134d和1134e使第一至第八铁电结构32a、32b、32c、32d、34a、34b、34c和34d，第一至第八浮置电极结构82a、82b、82c、82d、84a、84b、84c和84d，第一至第八界面介电结构72a、72b、72c、72d、74a、74b、74c和74d，以及第一沟道结构22和第二沟道结构24关于第二方向和第三方向(即x方向和y方向)分隔开。
在该实施例中，第一至第五漏极绝缘层图案1134a、1134b、1134c、1134d和1134e能够更有效地实现沿第一方向(即z方向)的漏电极结构1024的第一至第四漏电极层图案1124a、1124b、1124c和1124d之间的电绝缘。
在一些其他实施例中，以上参考图16至图18描述的非易失性存储器件6的第一源电极结构1022和第二源电极结构1026以及漏电极结构1024的配置可以被应用于以上参考图1至图3描述的非易失性存储器件1的第一源电极结构12和第二源电极结构16与漏电极结构14的配置。因此，在一些实施例中，在图1至图3的结构中的第一源电极结构12的第一至第五源极绝缘层图案132a、132b、132c、132d和132e可以被设置为直接接触第一至第四栅电极结构42a、42b、42c和42d。另一方面，第一源电极结构12的第一至第四源电极层图案122a、122b、122c和122d可以被设置为沿第三方向(即x方向)接触第一沟道结构22。
同样地，在一些实施例中，在图1至图3的结构中的第二源电极结构16的第一至第五源极绝缘层图案136a、136b、136c、136d和136e可以被设置为直接接触第五至第八栅电极结构44a、44b、44c和44d。另一方面，第二源电极结构16的第一至第四源电极层图案126a、126b、126c和126d可以被设置为沿第三方向(即x方向)接触第二沟道结构24。
另外，在图1至图3的结构中的漏电极结构14的第一至第五漏极绝缘层图案134a、134b、134c、134d和134e可以被设置为直接接触第一至第八栅电极结构42a、42b、42c、42d、44a、44b、44c和44d。
出于说明性目的，以上已经公开了本发明构思的实施例。本领域普通技术人员将理解，在不脱离如所附权利要求书中公开的发明构思的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (20)

1.一种非易失性存储器件，包括：
衬底，具有上表面；
源电极结构，其设置在所述衬底上方，所述源电极结构包括沿垂直于所述上表面的第一方向交替层叠的多个源电极层图案与多个源极绝缘层图案，其中所述源电极结构在垂直于所述第一方向的第二方向上延伸；
沟道结构，其设置在所述衬底上方并被设置为接触所述源电极结构的一个侧壁表面，所述源电极结构的所述一个侧壁表面形成基本平行于所述第一方向和所述第二方向的平面；
漏电极结构，其被设置在所述衬底上方以接触所述沟道结构的一个侧壁表面，所述漏电极结构包括沿所述第一方向交替层叠的多个漏电极层图案与多个漏极绝缘层图案，其中，所述漏极电极结构在所述第二方向上延伸；
多个铁电结构，其在所述沟道结构中在所述第一方向上延伸，并被设置为沿所述第二方向彼此间隔开；和
栅电极结构，其被设置在所述多个铁电结构的每一个中以沿所述第一方向延伸。
2.根据权利要求1所述的非易失性存储器件，还包括：基底绝缘层，其设置在所述衬底上并且与所述源电极结构、所述沟道结构、所述漏极结构、所述铁电结构和所述栅电极结构接触。
3.根据权利要求1所述的非易失性存储器件，其中，所述铁电结构被设置为沿所述第一方向以预定的厚度围绕所述栅电极结构。
4.根据权利要求1所述的非易失性存储器件，其中，所述铁电结构每一个均包括从氧化铪、氧化锆和氧化铪锆所组成的组中选中的至少一种。
5.根据权利要求1所述的非易失性存储器件，其中，所述源电极层图案和所述漏电极层图案被设置为在垂直于所述第一方向和所述第二方向的第三方向上接触所述沟道结构，并且
其中，所述源极绝缘层图案和所述漏极绝缘层图案被设置为在所述第三方向上接触所述栅电极结构。
6.根据权利要求1所述的非易失性存储器件，还包括：界面介电结构，其被设置在所述沟道结构中，以沿着所述第一方向以预定的厚度围绕所述铁电结构。
7.根据权利要求6所述的非易失性存储器件，其中，所述界面介电结构每一个均包括从氧化硅、氮化硅和氮氧化硅所组成的组中选中的至少一种。
8.根据权利要求6所述的非易失性存储器件，还包括：浮置电极结构，其设置在所述铁电结构与所述界面介电结构之间。
9.根据权利要求8所述的非易失性存储器件，其中，所述源极绝缘层图案和所述漏极绝缘层图案关于所述第一方向将所述铁电结构、所述浮置电极结构、所述界面介电结构和所述沟道层分隔开。
10.根据权利要求9所述的非易失性存储器件，其中，所述源电极层图案和所述漏电极层图案被设置为在垂直于所述第一方向和所述第二方向的第三方向上接触所述沟道结构，并且
其中，所述源极绝缘层图案和所述漏极绝缘层图案被设置为在所述第三方向上接触所述栅电极结构。
11.根据权利要求1所述的非易失性存储器件，其中，所述沟道结构包括掺杂的半导体或金属氧化物。
12.根据权利要求1所述的非易失性存储器件，还包括：单元绝缘结构，其被设置在所述沟道结构中沿着所述第一方向延伸，并且沿着所述第二方向被设置在相邻的铁电结构之间。
13.根据权利要求12所述的非易失性存储器件，其中，所述单元绝缘结构被设置为在垂直于所述第一方向和所述第二方向的第三方向上接触所述源电极结构和所述漏电极结构。
14.根据权利要求1所述的非易失性存储器件，还包括：绝缘性的单元分割结构，其在所述衬底上方在所述第一方向上延伸，并且沿着垂直于所述第一方向和所述第二方向的第三方向分割所述栅电极结构、所述铁电结构和所述沟道结构。
15.根据权利要求14所述的非易失性存储器件，其中，所述单元分割结构被设置为接触所述源电极结构和所述漏电极结构。
16.一种非易失性存储器件，包括：
衬底，具有上表面；
多个全局源极线，其设置在所述衬底上方，所述多个全局源极线被设置为沿着垂直于所述上表面的第一方向彼此间隔开，其中，所述多个全局源极线每一个均包括沿着垂直于所述第一方向的第二方向延伸的源电极层图案；
沟道结构，其被设置为在所述衬底上方在垂直于所述第一方向和所述第二方向的第三方向上接触所述多个全局源极线；
多个全局漏极线，其被设置为在所述衬底上方在所述第三方向上接触所述沟道结构的一个侧壁，所述多个全局漏极线被设置为沿所述第一方向彼此间隔开，其中，所述多个全局漏极线每一个均包括沿着所述第二方向延伸的漏电极层图案；
多个栅电极结构，其在所述沟道结构中在所述第一方向上延伸并且被设置为沿所述第二方向彼此间隔开；
多个铁电结构，其在所述沟道结构中在所述第一方向上延伸，所述多个铁电结构每一个均被设置为围绕栅电极结构；和
多个界面绝缘结构，其在所述沟道结构中在所述第一方向上延伸，所述多个界面绝缘结构每一个均被设置为围绕铁电结构。
17.根据权利要求16所述的非易失性存储器件，还包括多个浮置电极结构，所述多个浮置电极结构每一个均被设置在界面介电结构中并且以预定的厚度围绕所述铁电结构。
18.根据权利要求16所述的非易失性存储器件，还包括：单元绝缘结构，其被设置在所述衬底上方沿着所述第一方向延伸，并且沿着所述第二方向被设置在相邻的铁电结构之间。
19.根据权利要求16所述的非易失性存储器件，还包括：绝缘的单元分割结构，其在所述衬底上方在所述第一方向上延伸并且沿着所述第三方向分割所述栅电极结构、所述铁电结构、所述界面绝缘结构和所述沟道结构。
20.根据权利要求16所述的非易失性存储器件，其中，所述铁电结构包括从氧化铪、氧化锆和氧化铪锆所组成的组中选中的至少一种。
CN202010652096.5A 2019-12-09 2020-07-08 具有铁电层的非易失性存储器件 Pending CN113035876A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0163140 2019-12-09
KR1020190163140A KR20210072636A (ko) 2019-12-09 2019-12-09 강유전층을 구비하는 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
CN113035876A true CN113035876A (zh) 2021-06-25

Family

ID=76210666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010652096.5A Pending CN113035876A (zh) 2019-12-09 2020-07-08 具有铁电层的非易失性存储器件

Country Status (3)

Country Link
US (2) US11362107B2 (zh)
KR (1) KR20210072636A (zh)
CN (1) CN113035876A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220144731A (ko) * 2021-04-20 2022-10-27 에스케이하이닉스 주식회사 탄소 나노 구조물을 포함하는 저항 변화층을 구비하는 반도체 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510638A (en) * 1992-11-02 1996-04-23 Nvx Corporation Field shield isolated EPROM
US20130069152A1 (en) * 2011-09-16 2013-03-21 Micron Technology, Inc. 3d structured memory devices and methods for manufacturing thereof
US20130153978A1 (en) * 2011-12-20 2013-06-20 Ki Hong Lee 3d non-volatile memory device and method of manufacturing the same
US20140340952A1 (en) * 2013-05-17 2014-11-20 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US20160181259A1 (en) * 2014-12-23 2016-06-23 Imec Vzw Vertical ferroelectric memory device and a method for manufacturing thereof
CN108401468A (zh) * 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US20180277212A1 (en) * 2017-03-21 2018-09-27 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20190036077A (ko) * 2017-09-27 2019-04-04 포항공과대학교 산학협력단 수직형 논리곱 가중치 소자 및 그의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US9818848B2 (en) * 2015-04-29 2017-11-14 Yale University Three-dimensional ferroelectric FET-based structures
CN109698162A (zh) * 2017-10-20 2019-04-30 萨摩亚商费洛储存科技股份有限公司 三维存储元件及其制造方法
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510638A (en) * 1992-11-02 1996-04-23 Nvx Corporation Field shield isolated EPROM
US20130069152A1 (en) * 2011-09-16 2013-03-21 Micron Technology, Inc. 3d structured memory devices and methods for manufacturing thereof
US20130153978A1 (en) * 2011-12-20 2013-06-20 Ki Hong Lee 3d non-volatile memory device and method of manufacturing the same
US20140340952A1 (en) * 2013-05-17 2014-11-20 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US20160181259A1 (en) * 2014-12-23 2016-06-23 Imec Vzw Vertical ferroelectric memory device and a method for manufacturing thereof
CN108401468A (zh) * 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US20180277212A1 (en) * 2017-03-21 2018-09-27 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20190036077A (ko) * 2017-09-27 2019-04-04 포항공과대학교 산학협력단 수직형 논리곱 가중치 소자 및 그의 동작 방법

Also Published As

Publication number Publication date
US11800719B2 (en) 2023-10-24
US20220278132A1 (en) 2022-09-01
US11362107B2 (en) 2022-06-14
US20210175252A1 (en) 2021-06-10
KR20210072636A (ko) 2021-06-17

Similar Documents

Publication Publication Date Title
CN113035875A (zh) 具有铁电层的非易失性存储器件
WO2010004706A1 (en) Nonvolatile semiconductor memory device
US10804325B2 (en) Semiconductor memory device
KR101218447B1 (ko) 반도체 기억 장치
US20110012188A1 (en) Semiconductor memory device
JP2011009409A (ja) 不揮発性半導体記憶装置
US10636803B2 (en) Semiconductor memory device with floating gates having a curved lateral surface
US20120235220A1 (en) Semiconductor device
CN101097965A (zh) 非易失性存储器件及其制造方法
CN111725235B (zh) 半导体存储装置
KR20110064551A (ko) 산화물 반도체 채널을 갖는 수직형 낸드 플래시 메모리 소자
CN113035876A (zh) 具有铁电层的非易失性存储器件
KR102624201B1 (ko) 저항 변화 메모리층을 구비하는 비휘발성 메모리 장치
CN113299656A (zh) 半导体存储器装置
US11056188B2 (en) Three dimensional nonvolatile memory device including channel structure and resistance change memory layer
US20200066748A1 (en) Semiconductor memory device
US11706921B2 (en) Semiconductor storage device
US11778820B2 (en) Semiconductor storage device and manufacturing method for semiconductor device
KR102506204B1 (ko) 3차원 플래시 메모리, 이의 동작 방법 및 이의 제조 방법
US20240074196A1 (en) Memory device
CN117479543A (zh) 非易失性存储器装置
CN115799317A (zh) 半导体存储装置
CN117241573A (zh) 一种半导体结构及其制造方法
CN115768119A (zh) 半导体存储装置及其制造方法
CN117337045A (zh) 包括铁电层的半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination