CN117479543A - 非易失性存储器装置 - Google Patents

非易失性存储器装置 Download PDF

Info

Publication number
CN117479543A
CN117479543A CN202310181412.9A CN202310181412A CN117479543A CN 117479543 A CN117479543 A CN 117479543A CN 202310181412 A CN202310181412 A CN 202310181412A CN 117479543 A CN117479543 A CN 117479543A
Authority
CN
China
Prior art keywords
layer
memory device
data storage
volatile memory
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310181412.9A
Other languages
English (en)
Inventor
李雨哲
林米尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN117479543A publication Critical patent/CN117479543A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种非易失性存储器装置包括：基板；栅极结构，其包括在垂直方向上交替地层叠在基板上的多个栅电极层和多个层间绝缘层，该栅极结构包括孔图案；数据存储层，其设置在孔图案内；以及沟道层，其设置在孔图案内的数据存储层上。沟道层设置在通过多个层间绝缘层在垂直方向上彼此隔离的各个不同的高度处。

Description

非易失性存储器装置
技术领域
本公开总体上涉及非易失性存储器装置，更具体地，涉及一种三维非易失性存储器装置。
背景技术
根据设计规则减少和集成度增加的趋势，一直在对能够保证结构稳定性和信号存储操作的可靠性的非易失性存储器装置结构进行研究。即，已研究了用于通过减小存储器单元面积来增加存储器单元的集成度的技术和用于通过防止相邻存储器单元之间的信号干扰来改进所存储的信息的可靠性的技术。
发明内容
根据本公开的实施方式，可提供一种非易失性存储器装置，该非易失性存储器装置包括：基板；栅极结构，其包括在垂直方向上交替地层叠在基板上方的多个栅电极层和多个层间绝缘层，该栅极结构包括孔图案；数据存储层，其设置在孔图案内；以及沟道层，其设置在孔图案内的数据存储层上，其中，沟道层设置在通过多个层间绝缘层在垂直方向上彼此隔离的各个不同高度处。
根据本公开的实施方式，可提供一种非易失性存储器装置，该非易失性存储器装置包括：栅极结构，其包括在垂直方向上交替地层叠在基板上方的多个栅电极层和多个层间绝缘层；沟道层，其设置在基板上，该沟道层与栅极结构的多个栅电极层中的每一个相邻设置；数据存储层，其设置在多个栅电极层中的每一个与沟道层之间；以及第一源极/漏极柱和第二源极/漏极柱，其穿透栅极结构，其中，数据存储层和沟道层中的每一个在垂直方向上不连续，数据存储层和沟道层中的每一个形成在多个栅电极层中的每一个形成的高度处。
附图说明
现在将在下文参照附图更充分地描述实施方式的各种示例；然而，其可按照不同的形式具体实现，不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本领域技术人员将能够实现本公开。
在附图中，为了例示清晰，尺寸可能被夸大。将理解，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的仅有元件，或者也可存在附加中间元件。贯穿附图，相似的标号表示相似的元件。
图1是示出根据本公开的实施方式的非易失性存储器装置的布局的平面图。
图2A至图2C是图1所示的非易失性存储器装置的示图。
图3是示出根据本公开的实施方式的非易失性存储器装置的布局的平面图。
图4A是沿着图3所示的线B-B’截取的非易失性存储器装置的截面图。图4B是图3所示的非易失性存储器装置的平面图。
图5是示出根据本公开的实施方式的非易失性存储器装置的布局的平面图。
图6A是沿着图5所示的线C-C’截取的非易失性存储器装置的截面图。图6B是图5所示的非易失性存储器装置的平面图。
图7A至图7K是示出根据本公开的实施方式的非易失性存储器装置的制造方法的截面图。
图8、图9A和图9B是示出根据本公开的实施方式的非易失性存储器装置的操作方法的示图。
具体实施方式
为了描述根据本公开的概念的实施方式，本文所公开的具体结构和功能描述仅是例示性的。根据本公开的概念的实施方式可按照各种形式实现，它们不应被解释为限于本文所阐述的具体实施方式。
将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但这些元件不受这些术语限制。这些术语用于将一个元件与另一元件相区分，并非暗示元件的数量或顺序。
实施方式提供了一种包括按三维结构层叠的存储器单元的非易失性存储器装置。
图1是示出根据本公开的实施方式的非易失性存储器装置的布局的平面图。
图2A至图2C是图1所示的非易失性存储器装置的示图。图2A是沿着图1所示的线A-A’截取的非易失性存储器装置的截面图。图2B和图2C是沿着图2A所示的线I-I’和II-II’截取的非易失性存储器装置的部分区域10的平面图。
参照图1和图2A至图2C，根据本公开的实施方式的非易失性存储器装置可以是铁电存储器装置。非易失性存储器装置可包括：基板100；栅极结构110，其设置在基板100上方并且包括孔图案107；数据存储层111，其在孔图案107内沿着栅极结构110的侧壁表面设置；以及沟道层113，其设置在孔图案107内的数据存储层111上。
栅极结构110可包括在Z方向上交替地层叠在基板100上方的多个栅电极层203和多个层间绝缘层105。Z方向可以是相对于基板100的垂直方向。多个栅电极层203可包括第一至第四栅电极层203a、203b、203c和203d。以下，为了描述方便，基于包括第一至第四栅电极层203a、203b、203c和203d的实施方式来描述非易失性存储器装置的结构。然而，在本公开的实施方式中，栅电极层的数量不限于4，可基于实施方式而变化。
栅极结构110可包括多个孔图案107，并且多个孔图案107可在彼此间隔开的同时设置。非易失性存储器装置可包括针对各个孔图案107彼此区分的存储器单元。针对各个孔图案107彼此区分的存储器单元可被独立地驱动。多个孔图案107可按各种结构布置。在实施方式中，多个孔图案107可在栅电极层203中按锯齿形布置。多个孔图案107的平面形状可基于实施方式而变化。在实施方式中，如图中所示，多个孔图案107可具有圆形形状。在另一实施方式中，尽管图中未示出，多个孔图案107可具有椭圆或多边形平面形状。
数据存储层111可被设置为在Z方向上不连续。更具体地，数据存储层111可包括形成在四个不同的高度处的第一至第四存储器部分111A、111B、111C和111D。第一至第四存储器部分111A、111B、111C和111D形成的高度可分别与第一至第四栅电极层203a、203b、203c和203d形成的高度一致。换言之，各个存储器部分可形成在与对应栅电极层相同的高度上。第一至第四存储器部分111A、111B、111C和111D中的每一个可覆盖第一至第四栅电极层203a、203b、203c和203d当中的对应栅电极层的侧壁表面。
沟道层113可被设置为在Z方向上不连续。更具体地，沟道层113可包括形成在四个不同的高度处的第一至第四单元部分113A、113B、113C和113D。第一至第四单元部分113A、113B、113C和113D形成的高度可分别与第一至第四栅电极层203a、203b、203c和203d形成的高度一致。换言之，各个单元部分可形成在与对应栅电极层相同的高度上。第一至第四单元部分113A、113B、113C和113D可被设置为与第一至第四存储器部分111A、111B、111C和111D接触。换言之，沟道层113可被设置为与数据存储层111接触，并且数据存储层111可设置在沟道层113和栅电极层203之间。
数据存储层111和沟道层113中的每一个可在Z方向上不连续。更具体地，与多个栅电极203(即，实施方式中的第一至第四栅电极层203a、203b、203c和203d)相比，多个层间绝缘层105可向孔图案107中突出更远。孔图案107可包括限定在与多个栅电极层203相同的高度处的多个凹部。各个凹部可限定在沿Z方向彼此交叠的多个层间绝缘层105之间。具体地，多个层间绝缘层105可包括在Z方向上彼此相邻的第一层间绝缘层和第二层间绝缘层，并且凹部可限定在第一层间绝缘层和第二层间绝缘层之间。数据存储层111和沟道层113中的每一个可设置在第一层间绝缘层和第二层间绝缘层之间的凹部处。换言之，第一至第四单元部分113A、113B、113C和113D可分别设置在不同的高度处，通过多个层间绝缘层105在Z方向上彼此隔离，并且第一至第四存储器部分111A、111B、111C和111D可分别设置在不同的高度处，通过多个层间绝缘层105在Z方向上彼此隔离。
数据存储层111可以是铁电存储器层。即，数据存储层111可包括铁电体。铁电体可以是在未施加外部电场的状态下具有自发电极化的材料。
在实施方式中，铁电体可表示极化磁滞行为，其包括当施加外部电场时电极化的开关操作。在外部电场被移除之后，铁电体可按非易失性方式维持作为极化磁滞行为的结果生成的两个稳定的残余极化中的任一个。两个稳定的残余极化可具有不同的极化取向。这种残余极化特性可用于按非易失性方式存储信号信息“0”和“1”。例如，铁电体可以是氧化铪、氧化锆、氧化铪锆或其中两种或更多种的组合。
非易失性存储器装置可包括设置在孔图案107的中央区域中的第一绝缘柱122、第二绝缘柱126、第一源极/漏极柱135和第二源极/漏极柱137。第一绝缘柱122可形成在孔图案107内的沟道层113上。
第二绝缘柱126可设置在第一源极/漏极柱135和第二源极/漏极柱137之间。第一源极/漏极柱135和第二源极/漏极柱137可通过第二绝缘柱126彼此电绝缘。
第一源极/漏极柱135和第二源极/漏极柱137可穿透第一绝缘柱122。在实施方式中，第一源极/漏极柱135和第二源极/漏极柱137可穿透沟道层113的部分。通过在第一源极/漏极柱135和第二源极/漏极柱137之间施加电压，具有预定大小的电流可流过沟道层113。
图3是示出根据本公开的实施方式的非易失性存储器装置的布局的平面图。
图4A是沿着图3所示的线B-B’截取的非易失性存储器装置的截面图。图4B是图3所示的非易失性存储器装置的部分区域10的放大平面图。
参照图3、图4A和图4B，除了介电层115之外的其它组件与参照图1和图2A至图2C描述的非易失性存储器装置的组件基本上相同。例如，如参照图1和图2A至图2C描述的，非易失性存储器装置可包括基板100、包括被孔图案穿透的多个栅电极层203和多个层间绝缘层105的栅极结构110、数据存储层111、沟道层113、第一绝缘柱122、第二绝缘柱126、第一源极/漏极柱135和第二源极/漏极柱137。
介电层115可以是界面绝缘层。介电层115可包括绝缘材料。介电层115可用作用于防止沟道层113和作为数据存储层111的铁电体之间的材料扩散的屏障层。另外，当数据存储层111和沟道层113具有不同的晶格常数时，介电层115可阻挡数据存储层111和沟道层113之间的直接接触。结果，可防止在数据存储层111和沟道层113之间的界面处发生由于晶格失配而引起的晶体缺陷，或者可减轻晶体缺陷。随着晶体缺陷的密度增加，数据存储层111的极化开关操作的可靠性可能劣化，并且极化开关操作的耐久性可能下降。介电层115可减少晶体缺陷的发生，以使得数据存储层111的极化开关操作的可靠性和耐久性可改进。
图5是示出根据本公开的实施方式的非易失性存储器装置的布局的平面图。
图6A是沿着图5所示的线C-C’截取的非易失性存储器装置的截面图。图6B是图5所示的非易失性存储器装置的部分区域10的放大平面图。
参照图5、图6A和图6B，介电层115和金属层117以外的其它组件与参照图1和图2A至图2C描述的非易失性存储器装置的组件基本上相同。例如，如参照图1和图2A至图2C描述的，非易失性存储器装置可包括基板100、包括多个栅电极层203和多个层间绝缘层105的栅极结构110、数据存储层111、沟道层113、第一绝缘柱122、第二绝缘柱126、第一源极/漏极柱135和第二源极/漏极柱137。栅极结构110的多个栅电极层203和多个层间绝缘层105可被孔图案穿透。
介电层115可与参照图3、图4A和图4B描述的非易失性存储器装置的介电层115基本上相同。
金属层117可执行与介电层115类似的功能。另选地，金属层117可设置在沟道层113和数据存储层111之间，以执行增强作为数据存储层111的铁电体的极化状态的功能。
图7A至图7K是示出根据本公开的实施方式的非易失性存储器装置的制造方法的截面图。图7A至图7K是沿着图1所示的线A-A’截取的截面图。下面描述的制造方法可应用于参照图1至图6B描述的非易失性存储器装置的制造。
参照图7A，可在基板100上形成层叠结构101。层叠结构101可包括在Z方向上交替地层叠的多个牺牲绝缘层103和多个层间绝缘层105。
牺牲绝缘层103可由用于牺牲绝缘层的绝缘材料形成，层间绝缘层105可由用于层间绝缘层的绝缘材料形成。牺牲绝缘层103可由与层间绝缘层105的材料不同的材料形成。更具体地，牺牲绝缘层103可由在选择性地蚀刻牺牲绝缘层103的工艺中可在使层间绝缘层105的蚀刻最小化的同时蚀刻的材料形成。换言之，牺牲绝缘层103可由与层间绝缘层105的蚀刻速率差较大的材料形成。例如，牺牲绝缘层103可由诸如氮化硅层(SiN)的氮化物层形成，层间绝缘层可由诸如氧化硅层(SiO2)的氧化物层形成。
参照图7B，可通过在基板100上方对层叠结构101进行构图来形成孔图案107。孔图案107可穿透层叠结构101以暴露基板100。尽管图中未示出，孔图案107可具有圆形、椭圆形或多边形平面形状。
可选择性地蚀刻各个牺牲绝缘层103的一部分，从而形成第一凹部RE1。第一凹部RE1可设置在与各个牺牲绝缘层103相同的高度处。在实施方式中，湿法蚀刻工艺可用于牺牲绝缘层103的蚀刻。因此，层叠结构101的侧壁表面可在孔图案107内具有不平或缠绕形状。多个层间绝缘层105可具有与多个牺牲绝缘层103相比向孔图案107中突出更远的形状。
参照图7C，可在孔图案(图7B中所示的107)内沿着层叠结构101的内壁表面形成数据存储层111。数据存储层111可形成为沿着层叠结构101的内壁表面的不平或缠绕形状具有预定厚度。数据存储层111可包括铁电体。在实施方式中，数据存储层111可填充图7B所示的第一凹部RE1。
参照图7D，可去除数据存储层111的一部分。数据存储层111可按照数据存储层111部分地填充孔图案107的第一凹部(图7B中所示的RE1)的形式保留。第一凹部(图7B中所示的RE1)的未被数据存储层111填充而是敞开的其它部分可被定义为第二凹部RE2。
参照图7E，可在孔图案(图7D中所示的107)内沿着层叠结构101的内壁表面和数据存储层111形成沟道层113。沟道层113可形成为沿着层叠结构101的内壁表面的不平或缠绕形状具有预定厚度。在实施方式中，沟道层113可填充图7D所示的第二凹部RE2。在另一实施方式中，为了提供图3、图4A和图4B所示的非易失性存储器装置，可在形成沟道层113之前在第二凹部RE2的一部分中形成图3、图4A和图4B所示的介电层115。在另一实施方式中，为了提供图5、图6A和图6B所示的非易失性存储器装置，可在形成沟道层113之前在第二凹部RE2的一部分中形成图5、图6A和图6B所示的介电层115和金属层117。
参照图7F，可形成去除沟道层113的形成在第二凹部(图7D中所示的RE2)之外的部分的平坦化工艺。沟道层113可按照沟道层113填充孔图案107内的第二凹部(图7D中所示的RE2)的形式保留。
参照图7G，可在孔图案107内形成第一绝缘柱122。随后，可形成第一开口124以穿透第一绝缘柱122。第一开口124可穿透第一绝缘柱122的中央。在实施方式中，第一开口124可具有圆形形状。
参照图7H，可利用绝缘材料填充第一开口124，从而形成第二绝缘柱126。
参照图7I，可形成第二开口131和第三开口133以穿透第一绝缘柱122。在实施方式中，第二开口131和第三开口133可具有圆形形状。
参照图7J，可利用导电材料填充第二开口131和第三开口133，从而形成第一源极/漏极柱135和第二源极/漏极柱137。第二绝缘柱126可设置在第一源极/漏极柱135和第二源极/漏极柱137之间。第一源极/漏极柱135和第二源极/漏极柱137可通过第二绝缘柱126彼此隔离。
参照图7K，可利用相对于层间绝缘层105的蚀刻选择性来选择性地去除图7J所示的牺牲绝缘层103。在实施方式中，可形成狭缝(未示出)以穿透图7J所示的层叠结构101。图7J所示的牺牲绝缘层103可通过狭缝暴露。因此，可通过狭缝通过湿法蚀刻工艺去除图7J所示的牺牲绝缘层103。
随后，可在图7J所示的牺牲绝缘层103被去除的区域中填充导电材料，从而形成栅电极层203。栅电极层203可包括掺杂硅层、金属硅化物层和金属层中的至少一个。诸如钨的低电阻金属可用于各个栅电极层203以实现低电阻布线。各个栅电极层203还可包括诸如氮化钛层、氮化钨层或氮化钽层的屏障层。
通过上述工艺，可形成包括栅电极层203和层间绝缘层105的栅极结构110。
图8、图9A和图9B是示出根据本公开的实施方式的非易失性存储器装置的操作方法的示图。
图8示出在截止状态和导通状态下沟道层113中的电流流动以及数据存储层111中根据其的内部极化状态。
参照图9A和图9B，非易失性存储器装置可包括第一至第四存储器单元MC1、MC2、MC3和MC4。第一至第四存储器单元MC1、MC2、MC3和MC4中的每一个可被设置成晶体管形式。第一至第四存储器单元MC1、MC2、MC3和MC4可彼此串联连接，并且可构成串。第一存储器单元MC1可包括第一栅电极层203a、数据存储层111的第一存储器部分111A和沟道层113的第一单元部分113A。第二存储器单元MC2可包括第二栅电极层203b、数据存储层111的第二存储器部分111B和沟道层113的第二单元部分113B。第三存储器单元MC3可包括第三栅电极层203c、数据存储层111的第三存储器部分111C和沟道层113的第三单元部分113C。第四存储器单元MC4可包括第四栅电极层203d、数据存储层111的第四存储器部分111D和沟道层113的第四单元部分113D。第一至第四单元部分113A、113B、113C和113D可通过层间绝缘层105彼此隔离。
以下，将参照图9A和图9B描述对第二存储器单元MC2的写操作。电压可施加到第一源极/漏极柱135和第二源极/漏极柱137，从而允许具有预定大小的电流流过沟道层113。随后，等于或高于预定阈值电压的第一写电压可施加到第二栅电极层203b。可不对第一栅电极层203a、第三栅电极层203c和第四栅电极层203d施加电压，或者大小低于阈值电压的电压可施加到第一栅电极层203a、第三栅电极层203c和第四栅电极层203d。第一写电压可具有负极性。因此，可通过在第二栅电极层203b和沟道层113之间施加的电场而在第二存储器部分111B内引起预定方向的电极化。此后，当未施加第一写电压时，可在第二存储器部分111B处形成第一残余极化Di1。第一残余极化Di1可具有从沟道层113到第二栅电极层203b的第一取向。
另外，将参照图9A和图9B描述对第三存储器单元MC3的写操作。电压可施加到第一源极/漏极柱135和第二源极/漏极柱137，从而允许具有预定大小的电流流过沟道层113。随后，等于或高于预定阈值电压的第二写电压可施加到第三栅电极层203c。可不对第一栅电极层203a、第二栅电极层203b和第四栅电极层203d施加电压，或者大小低于阈值电压的电压可施加到第一栅电极层203a、第二栅电极层203b和第四栅电极层203d。因此，可通过在第三栅电极层203c和沟道层113之间施加的电场而在第三存储器部分111C内引起预定方向的电极化。此后，当未施加第二写电压时，可在第三存储器部分111C处形成第二残余极化Di2。第二残余极化Di2可具有从第三栅电极层203c到沟道层113的第二取向。
可如下执行对包括第一至第四存储器单元MC1、MC2、MC3和MC4的非易失性存储器装置的读操作。在示例中，将描述对第二存储器单元MC2和第三存储器单元MC3的各个读操作。首先，预定基准电压可施加到第一至第四栅电极层203a、203b、203c和203d。基准电压可能不改变第一至第四存储器部分111A、111B、111C和111D中的极化状态。基准电压可以是第一至第四存储器单元MC1、MC2、MC3和MC4的所有晶体管可导通的足够高的电压。因此，可在沟道层113内沿着Z方向形成导电沟道。随后，当电压施加到第一源极/漏极柱135和第二源极/漏极柱137时，不管存储在第一至第四存储器部分111A、111B、111C和111D中的残余极化状态如何，可在第一源极/漏极柱135和第二源极/漏极柱137之间确保具有恒定大小的沟道电流。
随后，可改变施加到与要读取的第二存储器单元MC2对应的第二栅电极层203b的选通电压的大小。具体地，在选通电压的大小减小至小于基准电压的大小时，可读取能够确保大小与沟道电流的大小相同的电流的选通电压的极限大小。
此外，以相同的方式，在沟道电流在第一源极/漏极柱135和第二源极/漏极柱137之间流动之后，可改变施加到与要读取的第三存储器单元MC3对应的第三栅电极层203c的选通电压的大小。在选通电压的大小减小至小于基准电压的大小时，可读取选通电压的极限大小。选通电压的极限大小可以是能够确保大小与沟道电流的大小相同的电流的大小。
在示例中，如图9A和图9B所示，当第一残余极化Di1存储在与第二存储器单元MC2对应的第二存储器部分111B中时，第一残余极化Di1可在与第二栅电极层203b相邻的第二存储器部分111B中分配正电荷，并且可在与沟道层113相邻的第二存储器部分111B中分配负电荷。可测量施加到第二栅电极层203b的可确保大小与沟道电流的大小相同的电流的选通电压的极限大小。
在另一示例中，如图9A和图9B所示，当第二残余极化Di2存储在与第三存储器单元MC3对应的第三存储器部分111C中时，第二残余极化Di2可在与第三栅电极层203c相邻的第三存储器部分111C中分配负电荷，并且可在与沟道层113相邻的第三存储器部分111C中分配正电荷。可测量施加到第三栅电极层203c的可确保大小与沟道电流的大小相同的电流的选通电压的极限大小。
此外，基于与沟道层113相邻设置的电荷的极性，与存储有第二残余极化Di2的第三存储器单元MC3对应的选通电压的极限大小可小于与存储有第一残余极化Di1的第二存储器单元MC2对应的选通电压的极限大小。如上所述，测量与要读取的存储器单元对应的选通电压的极限大小，从而识别存储在对应存储器单元中的残余极化信息。结果，可读取存储在对应存储器单元中的信号信息。
根据本公开的各种实施方式，可提供一种非易失性存储器装置，其能够在存储器单元在垂直于基板的方向上层叠的结构中增加存储器单元的集成度和操作速度并且减少相邻存储器单元之间的信号干扰。
相关申请的交叉引用
本申请要求2022年7月21日提交于韩国知识产权局的韩国专利申请号10-2022-0090104的优先权，其完整公开通过引用并入本文。

Claims (18)

1.一种非易失性存储器装置，该非易失性存储器装置包括：
基板；
栅极结构，该栅极结构包括在垂直方向上交替地层叠在所述基板上方的多个栅电极层和多个层间绝缘层，该栅极结构包括孔图案；
数据存储层，该数据存储层设置在所述孔图案内；以及
沟道层，该沟道层设置在所述孔图案内的所述数据存储层上，
其中，所述沟道层设置在通过所述多个层间绝缘层在所述垂直方向上彼此隔离的各个不同的高度处。
2.根据权利要求1所述的非易失性存储器装置，其中，所述数据存储层和所述沟道层中的每一个在所述垂直方向上不连续，所述数据存储层和所述沟道层中的每一个形成在所述多个栅电极层中的每一个形成在的高度处。
3.根据权利要求1所述的非易失性存储器装置，其中，在所述栅极结构中，与所述栅电极层相比，所述多个层间绝缘层向所述孔图案中突出更远。
4.根据权利要求1所述的非易失性存储器装置，其中，所述数据存储层沿着所述孔图案的侧表面设置，
其中，所述沟道层沿着所述数据存储层的侧表面设置，
其中，所述孔图案包括限定在与所述多个栅电极层中的每一个相同的高度处的凹部，该凹部限定在沿所述垂直方向彼此交叠的所述多个层间绝缘层之间，并且
其中，所述数据存储层和所述沟道层设置在所述凹部中。
5.根据权利要求1所述的非易失性存储器装置，其中，所述数据存储层包括铁电体。
6.根据权利要求1所述的非易失性存储器装置，该非易失性存储器装置还包括：
第一绝缘柱，该第一绝缘柱设置在所述孔图案的中央区域中；以及
第一源极/漏极柱和第二源极/漏极柱，该第一源极/漏极柱和该第二源极/漏极柱穿透所述第一绝缘柱。
7.根据权利要求6所述的非易失性存储器装置，该非易失性存储器装置还包括位于所述第一源极/漏极柱和所述第二源极/漏极柱之间的第二绝缘柱。
8.根据权利要求6所述的非易失性存储器装置，其中，所述第一源极/漏极柱和所述第二源极/漏极柱穿透所述沟道层的一部分。
9.根据权利要求1所述的非易失性存储器装置，该非易失性存储器装置还包括设置在所述数据存储层和所述沟道层之间的介电层和金属层中的至少一个。
10.根据权利要求9所述的非易失性存储器装置，其中，所述数据存储层包括铁电体，并且
其中，所述介电层包括绝缘材料。
11.一种非易失性存储器装置，该非易失性存储器装置包括：
栅极结构，该栅极结构包括在垂直方向上交替地层叠在基板上方的多个栅电极层和多个层间绝缘层；
沟道层，该沟道层设置在所述基板上，该沟道层与所述栅极结构的所述多个栅电极层中的每一个相邻设置；
数据存储层，该数据存储层设置在所述多个栅电极层中的每一个和所述沟道层之间；以及
第一源极/漏极柱和第二源极/漏极柱，该第一源极/漏极柱和该第二源极/漏极柱穿透所述栅极结构，
其中，所述数据存储层和所述沟道层中的每一个在所述垂直方向上不连续，所述数据存储层和所述沟道层中的每一个形成在所述多个栅电极层中的每一个形成在的高度处。
12.根据权利要求11所述的非易失性存储器装置，其中，所述沟道层和所述数据存储层设置在所述多个层间绝缘层之间。
13.根据权利要求11所述的非易失性存储器装置，其中，所述数据存储层包括铁电体。
14.根据权利要求11所述的非易失性存储器装置，该非易失性存储器装置还包括：
第一绝缘柱，该第一绝缘柱穿透所述栅极结构；以及
第二绝缘柱，该第二绝缘柱位于所述第一源极/漏极柱和所述第二源极/漏极柱之间，
其中，所述第一源极/漏极柱和所述第二源极/漏极柱穿透所述第一绝缘柱。
15.根据权利要求11所述的非易失性存储器装置，其中，所述第一源极/漏极柱和所述第二源极/漏极柱穿透所述沟道层的一部分。
16.根据权利要求11所述的非易失性存储器装置，其中，所述多个层间绝缘层包括在所述垂直方向上彼此相邻的第一层间绝缘层和第二层间绝缘层，并且
其中，所述沟道层和所述数据存储层设置在所述第一层间绝缘层和所述第二层间绝缘层之间。
17.根据权利要求11所述的非易失性存储器装置，该非易失性存储器装置还包括设置在所述数据存储层和所述沟道层之间的介电层和金属层中的至少一个。
18.根据权利要求17所述的非易失性存储器装置，其中，所述数据存储层包括铁电体，并且
其中，所述介电层包括绝缘材料。
CN202310181412.9A 2022-07-21 2023-02-28 非易失性存储器装置 Pending CN117479543A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0090104 2022-07-21
KR1020220090104A KR20240012750A (ko) 2022-07-21 2022-07-21 비휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
CN117479543A true CN117479543A (zh) 2024-01-30

Family

ID=89576367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310181412.9A Pending CN117479543A (zh) 2022-07-21 2023-02-28 非易失性存储器装置

Country Status (3)

Country Link
US (1) US20240032302A1 (zh)
KR (1) KR20240012750A (zh)
CN (1) CN117479543A (zh)

Also Published As

Publication number Publication date
US20240032302A1 (en) 2024-01-25
KR20240012750A (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
US10777578B2 (en) Three-dimensional memory device and manufacturing method thereof
US10804325B2 (en) Semiconductor memory device
CN107393918B (zh) 半导体存储器件和形成半导体存储器件的方法
US11785781B2 (en) Integrated circuit constructions comprising memory and methods used in the formation of integrated circuitry comprising memory
US11362143B2 (en) Nonvolatile memory device having three-dimensional structure
KR20200140993A (ko) 배리어층을 갖는 rram
KR20210075269A (ko) 3차원 반도체 소자
KR102661235B1 (ko) 데이터 스토리지 엘리먼트 및 그 제조 방법
KR101002293B1 (ko) 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법
CN114342065A (zh) 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法
US11957071B2 (en) Vertical variable resistance memory devices and methods of operation in the same
US10283563B2 (en) Resistive memory cell having a compact structure
CN112470277A (zh) 用于3D NAND类型MFMIS FeFET以实现3D铁电非易失性数据存储的架构、方法和存储器单元
CN116631987A (zh) 半导体结构及半导体结构的制造方法
CN113179666A (zh) 包含字线和通道栅极的铁电存储器器件及其形成方法
US11800719B2 (en) Nonvolatile memory device having a ferroelectric layer
US9099646B2 (en) Manufacturing method of non-volatile storage device, and non-volatile storage device
CN117479543A (zh) 非易失性存储器装置
US11538829B2 (en) Memory device with first switch and word line switches comprising a common control electrode and manufacturing method for the same
CN113299660A (zh) 三维存储器器件及其制造方法
US20240008284A1 (en) Semiconductor device including ferroelectric layer
US20240164107A1 (en) Three-dimensional ferroelectric field effect transistor random access memory devices and fabricating methods thereof
KR20220085646A (ko) 강유전층을 포함하는 반도체 장치
KR20230156679A (ko) 반도체 소자
CN116981250A (zh) 半导体存储器器件和制造半导体存储器器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination