KR101994041B1 - 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치 - Google Patents

실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치 Download PDF

Info

Publication number
KR101994041B1
KR101994041B1 KR1020180053044A KR20180053044A KR101994041B1 KR 101994041 B1 KR101994041 B1 KR 101994041B1 KR 1020180053044 A KR1020180053044 A KR 1020180053044A KR 20180053044 A KR20180053044 A KR 20180053044A KR 101994041 B1 KR101994041 B1 KR 101994041B1
Authority
KR
South Korea
Prior art keywords
phosphoric acid
silicon nitride
wafer
mixture
silicon
Prior art date
Application number
KR1020180053044A
Other languages
English (en)
Other versions
KR20180051472A (ko
Inventor
창 치엔 잉-수에
리 유-밍
양 치-밍
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20180051472A publication Critical patent/KR20180051472A/ko
Application granted granted Critical
Publication of KR101994041B1 publication Critical patent/KR101994041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

실리콘 질화물을 선택적으로 제거하는 방법이 제공된다. 방법은, 표면 상에 실리콘 질화물을 갖는 웨이퍼를 제공하는 단계; 인산 및 실리콘 함유 물질의 혼합물을 제공하는 단계; 및 실리콘 질화물을 제거하기 위해 웨이퍼의 표면에 혼합물을 전달하는 단계를 포함한다. 실리콘 질화물을 선택적으로 제거하는 단일 웨이퍼 에칭 장치가 또한 제공된다.

Description

실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치{METHOD OF SELECTIVELY REMOVING SILICON NITRIDE AND SINGLE WAFER ETCHING APPARATUS THEREOF}
본 발명은 반도체 디바이스에 관한 것이다.
습식 에칭 공정이 이용되어 집적 회로(integrated circuit; IC)의 제조 동안에 반도체 기판 상의 타겟 위치로부터 물질을 에칭한다. 습식 에칭 공정의 성공은 실질적으로 다른 물질은 제거하지 않으면서 하나의 물질을 선택적으로 제거하기에 적합한 화학 조성을 포함하는 에칭 화학적 성질을 요구한다. 그러므로, 반도체 웨이퍼 기술에서 기판으로부터 특정한 부류의 물질의 제거를 위해 다양한 화학 조성이 개발되었다.
실리콘 질화물은 보통 반도체 디바이스에서 캡 층, 스페이서 층 또는 하드 마스크 층으로서 이용된다. 일반적으로, 반도체 기판 상의 실리콘 질화물 층은 일정 시간 동안 고온의 인산 베스(bath)에 기판을 소킹(soaking)함으로써 선택적으로 에칭되고 제거된다. 그럼에도 불구하고, 에칭 공정에서, 실리카 침전물과 같은 입자가 생성될 수 있고, 그리고 나서 베스에 축적되어 에칭 성능을 낮추고 베스 수명을 단축시킬 수 있다. 게다가, 반도체 기판들 간의 교차 오염이 발생할 수 있으므로, 추가의 제조 비용을 초래하는 포스트 세정 공정(post-cleaning process)이 반도체 기판 각각을 세정하는데 필요하다. 앞서 주어진 바와 같이, 제조 비용을 절약하기 위해 포스트 세정 공정이 없는 공정을 제공하는 것이 바람직하다.
본 발명의 목적은 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치를 제공하는 것이다.
실리콘 질화물을 선택적으로 제거하는 방법이 제공된다. 방법은, 실리콘 질화물을 갖는 웨이퍼를 웨이퍼의 표면 상에 제공하는 단계; 인산 및 실리콘 함유 물질의 혼합물을 제공하는 단계; 및 실리콘 질화물을 제거하기 위해 웨이퍼의 표면에 혼합물을 전달하는 단계를 포함한다. 실리콘 질화물을 선택적으로 제거하는 단일 웨이퍼 에칭 장치가 또한 제공된다.
본 발명에 따르면, 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치를 제공하는 것이 가능하다.
본 발명개시의 실시예는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 강조한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 본 발명개시의 다양한 실시예들에 따른 단일 웨이퍼 에칭 장치의 개략적인 도면이다.
도 2는 본 발명개시의 다양한 실시예들에 따른 단일 웨이퍼 에칭 장치의 개략적인 도면이다.
도 3은 본 발명개시의 다양한 실시예들에 따른 실리콘 질화물을 선택적으로 에칭하는 방법을 나타내는 흐름도이다.
다음의 발명개시는 본 발명개시의 상이한 피처(feature)들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다는 것을 이해할 것이다. 컴포넌트 및 배치의 특정한 예들은 본 발명개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 더욱이, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은, 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함하고, 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 부가적인 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 다양한 피처들은 단순함과 명료함을 위해 상이한 크기로 임의적으로 그려질 수 있다.
본 명세서에 이용되는 단수 형태는 문맥이 달리 명시하지 않는 한 복수의 지시 대상을 포함한다. 그러므로, 예를 들어 실리콘 질화물 층에 대한 참조는 문맥이 달리 명시하지 않는 한 2개 이상의 이와 같은 실리콘 질화물 층을 갖는 실시예들을 포함한다. 본 명세서 전반에 걸쳐 "일 실시예" 또는 "실시예"에 대한 참조는 실시예와 관련하여 기술된 특정한 피처, 구조, 또는 특징이 본 발명개시의 적어도 하나의 실시예에 포함되는 것을 의미한다. 그러므로, 본 명세서 전반에 걸쳐 다양한 장소에서 "일 실시예에서" 또는 "실시예에서" 구절의 출현은 반드시 모두 동일한 실시예를 나타낼 필요는 없다. 게다가, 특정한 피처, 구조, 또는 특징은 하나 이상의 실시예들에서 임의의 적합한 방식으로 조합될 수 있다. 다음 도면들은 실척도로 도시된 것이 아니고, 오히려 이러한 도면들은 예시를 위한 것임을 이해해야 한다.
반도체 기판 상의 실리콘 질화물 층의 선택적 에칭 및 제거에서, 일정 시간 동안 고온의 인산 베스에 기판을 소킹함으로써 일괄 공정(batch process)이 수행될 수 있다. 일괄 공정에서, 실리카 침전물과 같은 입자가 생성될 수 있고, 그리고 나서 고온의 인산 베스에 축적될 수 있다. 단일 웨이퍼 공정이 일괄 공정에서의 입자 축적 문제를 다루기 위해 적용된다. 단일 웨이퍼 공정에 의한 에칭은 웨이퍼를 에칭하기 위한 방법으로서, 웨이퍼의 상위 표면에 에칭 유체(예컨대, 인산)을 떨어뜨리고, 웨이퍼의 상위 표면의 전체 영역 위에 에칭 유체를 확산시키기 위해 웨이퍼를 수평적으로 회전(스핀)하고, 웨이퍼를 에칭한다. 그러나, 인산의 온도가 높을 수록(즉, 에칭률이 높을 수록), 실리콘 산화물에 대한 실리콘 질화물의 선택성(이하에, "선택성"으로 언급됨)은 낮아진다. 충분히 높은 선택성을 유지하는 것은 에칭률을 깎아내리고 낮은 처리량으로 이어진다. 낮은 처리량의 문제는 일괄 공정에서보다 단일 웨이퍼 공정에서 더욱 심각하다. 따라서, 만족스러운 처리량을 갖고 단일 웨이퍼 공정으로 실리콘 질화물을 에칭하는 것은 여전히 어려운 작업이다.
인산으로 실리콘 질화물을 에칭하는 것은 다음의 화학식(1)에 의해 설명될 수 있다.
Figure 112018045471712-pat00001
화학식(1)에서, 인산 및 물의 존재 시에, 실리콘 질화물의 질소 원자는 이전되어 H2PO4 양이온에 부착하므로, 인산 암모늄(NH4H2PO4)을 형성한다. 실리콘 원자는 산화되므로, 용액에 하이드러스 실리카(Si3O2(OH)8)를 형성하고, 이는 실리콘 산화물의 에칭을 억제한다. 하이드러스 실리카의 양이 증가하면, 실리콘 산화물의 에칭률이 르 샤틀리에의 원리(Le Chatelier's principle)로 인해 상당히 감소될 것이고, 이는 높은 선택성을 야기한다. 따라서, 본 발명개시는 인산 및 실리콘 함유 물질의 혼합물(이 혼합물을 높은 선택성을 가짐)을 제공하고, 그리고 나서 실리콘 질화물을 에칭하기 위해 웨이퍼의 상위 표면에 이 혼합물을 전달하는 것을 포함하는 새로운 단일 웨이퍼 공정을 제공한다. 따라서, 본 발명개시의 다양한 실시예들에 따라, 앞서 언급된 낮은 처리량의 문제는 해결될 수 있다. 에칭 용액의 선택성은 가능한 크다. 다양한 실시예들에서, 선택성은 100:1보다 크거나 같다.
단일 에이퍼 에칭 공정을 수행하기 위해서, 단일 웨이퍼 에칭 장치가 제공된다. 도 1은 본 발명개시의 다양한 실시예들에 따른 단일 웨이퍼 에칭 장치(100)의 개략적인 도면이다. 에칭 장치(100)는 허메틱 챔버(도시되지 않음) 내에 포함될 수 있다. 허메틱 챔버는 에칭 장치(100)의 오염을 피하고 환경 안정성을 유지하기 위해 이용될 수 있다. 에칭 장치(100)는 자신의 표면(102a) 상에 실리콘 질화물을 갖는 웨이퍼(102) 상에 단일 웨이퍼 공정을 수행하기 위해 이용된다. 일 실시예에서, 웨이퍼(102)는 자신의 표면(102a) 상에 위치하는 실리콘 질화물 층(도시되지 않음)을 갖는다.
실리콘 질화물을 선택적으로 제거하는 에칭 장치(100)는 컨테이너(110), 인산(120a) 및 실리콘 함유 물질(130a)을 각각 공급하는 제 1 컴포넌트 공급기(120) 및 제 2 컴포넌트 공급기(130), 및 컨테이너(110)에서부터 실리콘 질화물을 갖는 웨이퍼(102)의 표면(102a)으로 혼합물(150)을 전달하는 혼합물 전달기(140)를 포함한다.
도시된 실시예에서, 인산(120a)을 공급하기 위해 컨테이너(110)에 연결된 제 1 컴포넌트 공급기(120)는 배관 라인이다. 인산(120a)은 배관 라인을 통해 액체 공급 저장소(도시되지 않음)로부터 제공될 수 있다. 에칭 장치(100)는 인산(120a)를 미리 결정된 온도로 예열하는 히터(도시되지 않음)를 더 포함할 수 있다. 다양한 실시예들에서, 미리 결정된 온도는 대략 100 ℃ 내지 대략 180 ℃의 범위에 있다. 다양한 실시예들에서, 미리 결정된 온도는 대략 120 ℃ 내지 대략 170 ℃의 범위에 있다. 히터는 배관 라인의 일부분을 커버하도록 배치될 수 있지만 이것으로 한정되는 것은 아니다.
현재의 실시예에서, 실리콘 함유 물질(130a)을 공급하기 위해 컨테이너(110)에 연결된 제 2 컴포넌트 공급기(130)는 배관 라인이다. 따라서, 인산(120a) 및 실리콘 함유 물질(130a)의 혼합물(150)이 컨테이너(110) 내에 형성된다. 다양한 실시예들에서, 실리콘 함유 물질(130a)은 유기실란, 유기실록산, 콜로이달 실리카, 전해 실리콘 또는 이들의 조합, 또는 실리콘 산화물 분말이다. 일 실시예에서, 실리콘 함유 물질(130a)은 유동성이고, 배관 라인을 통해 다른 액체 공급 저장소(도시되지 않음)로부터 제공될 수 있다. 에칭 장치(100)는 실리콘 함유 물질(130a)을 미리 결정된 온도로 예열하는 히터(도시되지 않음)를 더 포함할 수 있다. 히터는 배관 라인의 일부분을 커버하도록 배치될 수 있지만 이것으로 한정되는 것은 아니다.
컨테이너(110)는 제 1 컴포넌트 공급기(120) 및 제 2 컴포넌트 공급기(130)에 결합되어, 인산(120a) 및 실리콘 함유 물질(130a)을 혼합하여 혼합물(150)을 형성한다. 게다가, 에칭 장치(100)는 혼합물(150)을 미리 결정된 온도로 예열하는 히터(도시되지 않음)를 포함할 수 있다. 다양한 실시예들에서, 미리 결정된 온도는 대략 100 ℃ 내지 대략 180 ℃의 범위에 있다. 다양한 실시예들에서, 미리 결정된 온도는 대략 120 ℃ 내지 대략 170 ℃의 범위에 있다. 히터는 컨테이너(110)의 외벽을 커버하도록 배치될 수 있지만 이것으로 한정되는 것은 아니다.
도시된 실시예에서, 혼합물(150)을 컨테이너에서부터 웨이퍼(102)의 표면(102a)으로 전달하기 위해 컨테이터(110)에 결합된 혼합물 전달기(140)는 노즐 또는 디스펜서이다. 혼합물 전달기(140)는 혼합물(150)의 스트림을 웨이퍼(102)의 표면(102a)에 제공하기 위해 이용된다. 다양한 실시예들에서, 노즐은 고정 노즐 또는 가동 노즐이다. 일부 실시예들은 가동 스테이지에 의해 받쳐지는 웨이퍼 및 고정 노즐을 가질 수 있다. 일부 실시예들은 각각의 웨이퍼 위에 떠있는 가동 노들을 가질 수 있다. 노즐(140) 및 웨이퍼(102)의 위치 및 스트림의 방향은 조정되어 원하는 에칭 처리를 이룰 수 있다.
더욱이, 에칭 장치(100)는 웨이퍼(102) 밑에 배치되어 전체 표면(102a) 위에 혼합물(150)을 확산시키기 위해 웨이퍼(102)를 수평적으로 회전(스핀)할 수 있는 회전 척(도시되지 않음)을 포함할 수 있다.
그러나, 인산 및 실리콘 함유 물질은 컨테이너에 주입되기 전에 미리 혼합될 수 있다. 도 2는 본 발명개시의 다양한 실시예들에 따른 단일 웨이퍼 에칭 장치(200)의 개략적인 도면이다. 제 2 컴포넌트 공급기(130)는 제 1 컴포넌트 공급기(120)에 결합되므로, 인산(120a) 및 실리콘 함유 물질(130a)은 컨테이너(110)에 주입되기 전에 미리 혼합될 수 있다.
도 3은 본 발명개시의 다양한 실시예들에 따른 실리콘 질화물을 에칭하는 방법(300)을 나타내는 흐름도이다. 방법(300)(즉, 단일 웨이퍼 공정)은 도 1 및 도 2의 에칭 장치들(100, 200)과 같은 단일 웨이퍼 에칭 장치를 이용함으로써 수행될 수 있다.
동작 S1에서, 웨이퍼의 표면 상에 실리콘 질화물을 갖는 웨이퍼가 제공된다. 일 실시예에서, 웨이퍼는 자신의 표면 상에 배치된 실리콘 질화물 층을 갖는다. 웨이퍼는 전자 디바이스 또는 반도체의 구조물 또는 다른 물질들을 더 포함할 수 있다. 일 실시예에서, 웨이퍼는 실리콘 산화물을 더 갖는다. 따라서, 높은 선택성을 갖는 에칭 용액이 제공되므로 단일 웨이퍼 공정에 이용될 수 있다.
동작 S2에서, 인산 및 실리콘 함유 물질의 혼합물(즉, 에칭 용액)이 제공된다. 다양한 실시예들에서, 실리콘 함유 물질은 유기실란, 유기실록산, 콜로이달 실리카, 전해 실리콘 또는 이들의 조합이다.
유기실란 또는 유기실록산은 화합물이고, 이 화합물에서 기본 원자 또는 기본 골격은 Si 또는 Si-O를 포함하고, 곁가지 분자 각각은 유기기(organic group)(예컨대, 메탄 또는 에탄과 같은 알킬기, 메톡시기, 에톡시기, 아세톡실기, 아릴기와 같은 알콕실기 등)를 포함한다. 유기실란 및 유기실록산의 예들은 테트라에톡시실란(tetraethoxysilane; TEOS), 테트라메톡시실란(tetramethoxysilane; TMOS), 테트라메틸실란, 테트라메틸사이클로테트라실록산, 옥토메틸사이클로테트라실록산, 및 디아세톡시-디-터뷰톡시실란을 포함하지만 이들로 한전되는 것은 아니다. 일 실시예에서, 실리콘 함유 물질은 TEOS이고, 이것은 인산에 용이하게 용해되어 실리콘 산화물의 에칭을 상당히 억제한다. 유기기는 예를 들어 할로겐, 할로겐 원자, 수산기 및 NH(암모니아)기로 대체될 수 있다.
콜로이달 실리카는 고체 실리카에 알칼리 금속 수산화물의 수용액의 추가 또는 이온 교환과 같은 임의의 종래의 방법에 의해 형성될 수 있다. 콜로이달 실리카는 용매(예컨대, 물)에 확산되어 인산에 용이하게 용해되는 콜로이달 실리카 용액을 형성할 수 있다.
전해 실리콘은 실리콘 함유 화합물(예컨대, 실리콘 함유 염)을 전해함으로써 제조될 수 있다. 전해 실리콘은 인산과 함께 균일하게 혼합될 수 있다.
다른 실시예들에서, 실리콘 함유 물질은 화학적 기계적 연마(chemical mechanical polishing; CMP) 슬러리의 실리콘 산화물 분말과 같은, 실리콘 산화물 분말이다. 실리콘 산화물 분말은 인산에 의해 에칭될 것이므로 균질 혼합물을 형성할 것이다.
실리콘 농도가 실리카 침전물을 형성하는 것을 피하기 위해서 실리콘 포화 농도를 초과하지 않아야 한다는 것은 주목할 만하다. 다양한 실시예들에서, 실리콘 함유 물질은 혼합물의 중량을 기준으로 대략 200 ppm보다 낮은 실리콘 농도를 갖는다. 다양한 실시예들에서, 혼합물은 혼합물의 중량을 기준으로 대략 120 ppm보다 낮은 실리콘 농도를 갖는다. 실리콘 포화 농도는 공정의 온도로 변화된다.
일 실시예에서, 혼합물은 미리 결정된 온도로 가열된다. 다양한 실시예들에서, 미리 결정된 온도는 대략 100 ℃ 내지 대략 180 ℃의 범위에 있다. 다양한 실시예들에서, 미리 결정된 온도는 대략 120 ℃ 내지 170 ℃의 범위에 있다.
다양한 실시예들에서, 동작 S2는 인산 및 실리콘 함유 물질을 공급하는 것, 및 인산 및 실리콘 함유 물질을 혼합하여 혼합물을 형성하는 것을 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 인산 및 실리콘 함유 물질은 컨테이너(110)에서 혼합된다. 다른 예를 들어, 실리콘 함유 물질(130a)은 도 2에 도시된 바와 같이 컨테이너(110)에 주입되기 전에 인산(120a)과 함께 미리 혼합된다. 일 실시예에서, 인산 및 실리콘 함유 물질을 혼합하기 전에 인산은 미리 결정된 온도로 예열된다. 다양한 실시예들에서, 미리 결정된 온도는 대략 100 ℃ 내지 대략 180 ℃의 범위에 있다. 다양한 실시예들에서, 미리 결정된 온도는 대략 120 ℃ 내지 대략 170 ℃의 범위에 있다.
부가적으로, 선택성은 실리콘 농도에 의해 결정된다는 것은 주목할 만하다. 특정한 예를 들어, 인산에 다양한 양의 TEOS, SiO2 또는 Si 함유 화합물을 첨가함으로써 0(비교 예), 40, 60, 80 및 100 ppm의 실리콘 농도를 갖는 혼합물은 150 ℃ 내지 155 ℃에서 40:1, 150:1, 225:1, 175:1 및 250:1의 선택성을 각각 갖는다. 그러므로, 본 발명개시의 상기 혼합물 각각은 극도로 높은 선택성 때문에 단일 웨이퍼 공정에서 직접적으로 이용될 수 있다. 게다가, 상기의 예들에서, 0, 40, 60, 80 및 100 ppm의 실리콘 농도를 갖는 혼합물은 150 ℃ 내지 155 ℃에서 대략 5-6 nm/min의 실리콘 질화물의 에칭률을 갖는다. 따라서, 실리콘 농도는 실리콘 질화물의 에칭률에 최소 영향을 미친다.
동작 S3에서, 새로운 혼합물이 웨이퍼의 표면에 전달되어 실리콘 질화물을 제거한다. 일 실시예에서, 동작 S3은 웨이퍼의 표면 상에 혼합물을 분사함으로써 수행된다. 게다가, 방법(300)은 동작 S3 이후에 웨이퍼의 표면 상에 혼합물을 확산시키는 것을 포함할 수 있다.
앞서 언급한 바와 같이, 실리콘 질화물을 선택적으로 제거하는 단일 웨이퍼 공정 및 이의 단일 웨이퍼 에칭 장치는 일괄 공정에서 발생하는 입자 축적 문제를 해결하기 위해 제공된다. 다른 양태에서, 혼합물은 극도로 높은 선택성 때문에 단일 웨이퍼 공정에 이용될 수 있으므로, 실리콘 질화물의 충분히 높은 에칭률 및 만족스러운 처리량을 나타낼 수 있다.
발명 기술 분야의 당업자가 이어지는 상세한 설명을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 발명 기술 분야의 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 발명개시를 용이하게 이용할 수 있음을 이해해야 한다. 발명 기술 분야의 당업자는 또한, 등가 구조물이 본 발명개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 발명개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.
102: 웨이퍼
102a: 웨이퍼의 표면
110: 컨테이너
120: 제 1 컴포넌트 공급기
120a: 인산
130: 제 2 컴포넌트 공급기
130a: 실리콘 함유 물질
140: 혼합물 전달기
150: 혼합물

Claims (7)

  1. 실리콘 질화물을 선택적으로 제거하는 방법에 있어서,
    표면 상에 실리콘 질화물을 갖는 웨이퍼를 제공하는 단계;
    인산을 제공하고, 혼합물을 형성하기 위해 배관 라인을 통해 상기 인산에 테트라에톡시실란(tetraethoxysilane; TEOS) - 상기 TEOS는 상기 혼합물의 중량을 기준으로 40 ppm 이상 그리고 상기 혼합물의 중량을 기준으로 120 ppm 미만의 실리콘 농도를 가짐 - 을 첨가하는 단계; 및
    상기 인산을 제공하고, 혼합물을 형성하기 위해 상기 인산에 TEOS를 첨가하는 단계 동안, 상기 실리콘 질화물을 제거하기 위해, 100 ℃ 이상 그리고 120 ℃ 미만의 온도를 갖는 상기 혼합물을 노즐을 통해 상기 웨이퍼의 표면에 전달하는 단계
    를 포함하는, 실리콘 질화물을 선택적으로 제거하는 방법.
  2. 제1항에 있어서, 상기 인산에 TEOS를 첨가하는 단계는,
    상기 인산과 상기 TEOS를 공급하는 단계; 및
    상기 혼합물을 형성하기 위해 상기 인산과 상기 TEOS를 혼합하는 단계
    를 포함하는 것인, 실리콘 질화물을 선택적으로 제거하는 방법.
  3. 제1항에 있어서, 상기 혼합물을 상기 웨이퍼의 표면에 전달하는 단계는, 상기 혼합물을 상기 웨이퍼의 표면 상에 분사함으로써 수행되는 것인, 실리콘 질화물을 선택적으로 제거하는 방법.
  4. 제1항에 있어서, 상기 혼합물을 상기 웨이퍼의 표면에 전달하는 단계 후에, 상기 혼합물을 상기 웨이퍼의 표면 상에 확산시키는 단계를 더 포함하는, 실리콘 질화물을 선택적으로 제거하는 방법.
  5. 제1항에 있어서, 상기 웨이퍼는 실리콘 산화물을 더 갖는 것인, 실리콘 질화물을 선택적으로 제거하는 방법.
  6. 제2항에 있어서, 상기 인산과 상기 TEOS를 공급하는 단계는, 제1 컴포넌트 공급기와 상기 배관 라인을 통해 상기 인산과 상기 TEOS를 각각 공급하는 단계를 포함하는 것인, 실리콘 질화물을 선택적으로 제거하는 방법.
  7. 제1항에 있어서, 상기 인산에 TEOS를 첨가하는 단계는,
    제1 컴포넌트 공급기를 통해 상기 인산을 컨테이너 내로 공급하는 단계; 및
    상기 인산과 상기 TEOS를 미리 혼합하기 위해, 상기 배관 라인을 통해 상기 TEOS를 상기 제1 컴포넌트 공급기 내로 공급하는 단계
    를 포함하는 것인, 실리콘 질화물을 선택적으로 제거하는 방법.
KR1020180053044A 2013-10-23 2018-05-09 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치 KR101994041B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/061,602 US10269591B2 (en) 2013-10-23 2013-10-23 Method of selectively removing silicon nitride and single wafer etching apparatus thereof
US14/061,602 2013-10-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170035901A Division KR20170035875A (ko) 2013-10-23 2017-03-22 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치

Publications (2)

Publication Number Publication Date
KR20180051472A KR20180051472A (ko) 2018-05-16
KR101994041B1 true KR101994041B1 (ko) 2019-06-27

Family

ID=52826536

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020140018415A KR20150047068A (ko) 2013-10-23 2014-02-18 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치
KR1020160018406A KR20160026935A (ko) 2013-10-23 2016-02-17 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치
KR1020170035901A KR20170035875A (ko) 2013-10-23 2017-03-22 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치
KR1020180053044A KR101994041B1 (ko) 2013-10-23 2018-05-09 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020140018415A KR20150047068A (ko) 2013-10-23 2014-02-18 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치
KR1020160018406A KR20160026935A (ko) 2013-10-23 2016-02-17 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치
KR1020170035901A KR20170035875A (ko) 2013-10-23 2017-03-22 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치

Country Status (3)

Country Link
US (1) US10269591B2 (ko)
KR (4) KR20150047068A (ko)
CN (1) CN104576313B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102079041B1 (ko) * 2016-07-04 2020-02-20 오씨아이 주식회사 실리콘 기판 식각 용액
KR102284211B1 (ko) * 2017-04-18 2021-08-03 오씨아이 주식회사 식각 용액의 제조 방법
US20190189631A1 (en) * 2017-12-15 2019-06-20 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same
KR102495512B1 (ko) * 2017-12-26 2023-02-06 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
CN108372182A (zh) * 2018-02-27 2018-08-07 浙江晶科能源有限公司 一种废旧晶硅电池片的回收处理方法
KR102346832B1 (ko) * 2018-05-23 2022-01-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
CN111048415B (zh) * 2018-10-11 2023-03-14 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
KR20200044426A (ko) * 2018-10-19 2020-04-29 동우 화인켐 주식회사 식각액 조성물 및 이에 포함되는 실란계 커플링제의 선정 방법
WO2020097778A1 (en) * 2018-11-13 2020-05-22 Yangtze Memory Technologies Co., Ltd. Additive to phosphoric acid etchant
KR102654224B1 (ko) * 2019-01-24 2024-04-04 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
SG11202109069WA (en) * 2019-02-20 2021-09-29 Weimin Li Need for si3n4 selective removal by wet chemistry
DE102019114980A1 (de) 2019-06-04 2020-12-10 Technische Universität Bergakademie Freiberg Verbindungen zur Behandlung von Nitrid-Keramiken
KR102311324B1 (ko) * 2019-08-27 2021-10-12 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US20220298182A1 (en) * 2019-09-30 2022-09-22 Versum Materials Us, Llc Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
TW202128722A (zh) * 2019-09-30 2021-08-01 美商慧盛材料美國有限責任公司 用於製造半導體裝置期間之選擇性移除氮化矽之蝕刻組合物及方法
KR102675052B1 (ko) * 2020-01-07 2024-06-12 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
US20120145672A1 (en) * 2010-12-10 2012-06-14 Ratkovich Anthony S Process for selectively removing nitride from substrates

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811974A (en) * 1971-07-19 1974-05-21 North American Rockwell Silicon nitride-silicon oxide etchant
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
US6287983B2 (en) * 1997-12-31 2001-09-11 Texas Instruments Incorporated Selective nitride etching with silicate ion pre-loading
US6162370A (en) * 1998-08-28 2000-12-19 Ashland Inc. Composition and method for selectively etching a silicon nitride film
TW380284B (en) * 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
DE10150040A1 (de) * 2001-10-10 2003-04-17 Merck Patent Gmbh Kombinierte Ätz- und Dotiermedien
WO2003083789A1 (en) * 2002-03-28 2003-10-09 Igt System and method of providing an instant bonus for a gaming apparatus
US7238295B2 (en) * 2002-09-17 2007-07-03 m·FSI Ltd. Regeneration process of etching solution, etching process, and etching system
US7579280B2 (en) * 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
TWI331775B (en) * 2005-05-17 2010-10-11 Apprecia Technology Inc Equipment and method for measuring silicon concentration in phosphoric acid solution
JP2007012640A (ja) * 2005-06-03 2007-01-18 Tosoh Corp エッチング用組成物
US20070246805A1 (en) 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
US7355264B2 (en) 2006-09-13 2008-04-08 Sychip Inc. Integrated passive devices with high Q inductors
US8409997B2 (en) * 2007-01-25 2013-04-02 Taiwan Semiconductor Maufacturing Co., Ltd. Apparatus and method for controlling silicon nitride etching tank
KR20080079999A (ko) * 2007-02-28 2008-09-02 토소가부시키가이샤 에칭 방법 및 그것에 이용되는 에칭용 조성물
JP2010026651A (ja) * 2008-07-16 2010-02-04 Toshiba Storage Device Corp シリアルインターフェース回路の自動調整方法及びシリアルインターフェース回路を備えた電子装置
WO2011095319A1 (de) * 2010-02-02 2011-08-11 Klaus Thielen Dosendeckel sowie verfahren zur herstellung eines dosendeckels
US8471358B2 (en) 2010-06-01 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3D inductor and transformer
US9691628B2 (en) * 2010-12-10 2017-06-27 Tel Fsi, Inc. Process for silicon nitride removal selective to SiGex
US9299570B2 (en) * 2010-12-10 2016-03-29 Tel Fsi, Inc. Process for silicon nitride removal selective to SiGex
JP5782279B2 (ja) * 2011-01-20 2015-09-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US9355874B2 (en) * 2011-09-24 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon nitride etching in a single wafer apparatus
WO2013062727A1 (en) * 2011-10-24 2013-05-02 Applied Materials, Inc. Method and apparatus of removing a passivation film and improving contact resistance in rear point contact solar cells
JP6242057B2 (ja) * 2013-02-15 2017-12-06 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
US9799530B2 (en) * 2013-10-17 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of selectively removing silicon nitride and etching apparatus thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液，その製造方法及びエッチング方法
US20120145672A1 (en) * 2010-12-10 2012-06-14 Ratkovich Anthony S Process for selectively removing nitride from substrates

Also Published As

Publication number Publication date
KR20150047068A (ko) 2015-05-04
CN104576313A (zh) 2015-04-29
KR20170035875A (ko) 2017-03-31
CN104576313B (zh) 2019-04-23
KR20160026935A (ko) 2016-03-09
KR20180051472A (ko) 2018-05-16
US10269591B2 (en) 2019-04-23
US20150111390A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
KR101994041B1 (ko) 실리콘 질화물의 선택적 제거 방법 및 단일 웨이퍼 에칭 장치
CN113817471B (zh) 用于蚀刻含氮化硅衬底的组合物及方法
US9556363B2 (en) Copper barrier chemical-mechanical polishing composition
JP2017525796A5 (ko)
CN105225925A (zh) 用于互连件覆盖应用的金属互连件中的碳基污染物的清洁
TW202122633A (zh) 濕式蝕刻組合物及方法
TW202018063A (zh) 磷酸蝕刻劑的添加劑
US9799530B2 (en) Method of selectively removing silicon nitride and etching apparatus thereof
CN113195699B (zh) 洗涤剂组成物及利用其的洗涤方法
CN111378379B (zh) 一种化学机械抛光液及其应用
TWI732952B (zh) 一種氮化矽化學機械研磨液
TW200534391A (en) Etching composition and method for etching a substrate
US20050159011A1 (en) Selective etching silicon nitride
TWI818541B (zh) 選擇性蝕刻劑組合物及方法
KR102533088B1 (ko) 다결정실리콘을 함유하는 웨이퍼의 연마 슬러리 조성물
CN105802508A (zh) 一种氮唑类化合物在提高化学机械抛光液稳定性中的应用
JP2009266882A (ja) 研磨剤、これを用いた基体の研磨方法及び電子部品の製造方法
TWI822057B (zh) 用於選擇性蝕刻氮化矽膜之組合物及方法
JP2012069976A (ja) Ｃｍｐ研磨剤及び基板の研磨方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right