KR101969976B1 - Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지 - Google Patents

Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지 Download PDF

Info

Publication number
KR101969976B1
KR101969976B1 KR1020170118839A KR20170118839A KR101969976B1 KR 101969976 B1 KR101969976 B1 KR 101969976B1 KR 1020170118839 A KR1020170118839 A KR 1020170118839A KR 20170118839 A KR20170118839 A KR 20170118839A KR 101969976 B1 KR101969976 B1 KR 101969976B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
evaporation source
layer
cigs thin
Prior art date
Application number
KR1020170118839A
Other languages
English (en)
Other versions
KR20190031029A (ko
Inventor
정증현
김원목
박종극
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020170118839A priority Critical patent/KR101969976B1/ko
Publication of KR20190031029A publication Critical patent/KR20190031029A/ko
Application granted granted Critical
Publication of KR101969976B1 publication Critical patent/KR101969976B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03923—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIBIIICVI compound materials, e.g. CIS, CIGS
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

기판 상에 은(Ag)을 포함하는 Ag 층을 배치하는 단계 (A); 상기 Ag 층이 배치된 기판을 300 내지 400℃로 가열하고, 인듐(In), 갈륨(Ga) 및 칼코게나이드 원소를 포함하는 제1증발원으로 통과시켜, 상기 기판 상에 제1박막을 증착하는 단계 (B); 상기 기판을 430 내지 500℃로 가열하고, 구리(Cu) 및 칼코게나이드 원소를 포함하는 제2증발원으로 통과시켜, 상기 제1박막을 제2박막으로 변환하는 단계 (C); 및 상기 기판을 In, Ga 및 칼코게나이드 원소를 포함하는 제3증발원으로 통과시켜, 상기 제2박막을 제3박막으로 변환하는 단계 (D)를 포함하는, CIGS 박막의 제조방법을 제공한다.

Description

CIGS 박막의 제조방법, 이에 의해 제조된 CIGS 박막 및 이를 포함하는 태양전지{Method for Producing CIGS Thin-Film, CIGS Thin-Film Produced by the Method and Solar Cell Having the Same}
본 발명은 CIGS 박막의 제조방법, 이에 의해 제조된 CIGS 박막 및 이를 포함하는 태양전지에 관한 것이다.
Cu(In1-a,Gaa)(Se,S)2 (CIGS) 박막(광흡수층)을 포함한 태양전지(이하, 'CIGS 태양전지')는 높은 광흡수율과 우수한 반도체 특성으로 인해 높은 광전변환 효율의 달성이 가능하여(CIGS 광전변환효율 22.6% 달성-독일 ZSW), 차세대 저비용 고효율 태양전지로 기대되고 있다. CIGS 태양전지는 투명한 유리기판뿐만 아니라, 스테인리스 강 및 티타늄(Ti)과 같은 금속 기판과 폴리이미드(PI) 필름과 같은 유연 기판 상에서도 고효율 태양전지를 구성할 수 있다. 따라서, 이를 통해 롤투롤(roll-to-roll) 공정 구현을 통한 생산장비 저가화가 가능하고, 가볍고 유연하므로 설치가 용이하고 곡면대응이 가능하므로, BIPV 및 다양한 휴대용 에너지원으로 응용분야 다각화 등의 효과를 기대할 수 있다.
특히, 폴리이미드 필름은 절연성이 우수하여 단일집적구조의 대면적 CIGS 박막을 포함하는 태양광모듈에 적용할 수 있다. 상기 단일집적구조는 하나의 기판 위에 태양전지를 여러 개의 단위셀로 분할한 후, 상기 단위셀들을 직렬 연결한 구조로서, 단위셀 구현을 위한 후면전극 절개(P1 스크라이빙)와 전면전극 절개(P3 스크라이빙), 그리고 인접 단위셀의 상-하부 전극 연결을 위한 광흡수층 절개(P2 스크라이빙) 공정이 각 단위셀들의 박막 증착 공정 사이에 포함된다. 또한, 폴리이미드 필름은 표면 평탄도가 매우 우수하여, 표면 연마 공정이 추가로 필요한 스테인리스 강과 달리, 표면 결함(defect)에 의한 태양전지 효율 저하 우려가 없다. 그러나, 폴리이미드 필름은 내열성이 낮아서, CIGS 박막 제조 공정에서 적용 가능한 온도가 500℃ 이하로 제한된다. 또한, 내열성이 폴리이미드 필름에 비해 높은 유리기판을 CIGS 박막 제조 공정에 적용하더라도, 공정 온도가 550℃ 이상으로 높은 경우, 많은 전력이 사용되어 생산 단가가 증가될 뿐만 아니라, 대면적 유리기판의 휨 현상을 유발할 수 있어, 생산성을 저하시킨다. 따라서 500℃ 이하, 특히 약 450℃의 공정 온도에서 CIGS 박막을 제조할 수 있는 기술 개발이 필요하다. 그러나, 일반적인 CIGS 박막 제조 공정은 과잉 Cu에 의한 재결정화가 가능한 550℃ 이상에서 이루어지며, 공정 온도를 그 이하로 저하할 경우 발생하는 CIGS 박막의 결정성 저하, 결함 증가, 도핑 수준 감소 등이 광전변환효율을 저하시키는 것으로 알려져 있다.
CIGS 태양전지의 핵심소재인 Cu(In1-a,Gaa)(Se,S)2 박막은 다양한 방법으로 제조될 수 있다. 동시 진공 증발법(coevaporation), 스퍼터(sputter)-셀렌화(selenization)법과 같은 진공 증착법과, 분말 소결법, 전해 도금법, 반응성 용액법 등에 의한 전구체 형성공정과 셀렌화 열처리 공정으로 구성된 비진공 공정법을 적용할 수 있다.
이 중, 가장 높은 광전변환성능을 보이는 공정은 동시 진공 증발법이며, 이 중, 과잉의 Cu에 의한 재결정화 촉진 단계를 포함한 3단계 동시 진공 증발법(3 stage coevaporation)에 의한 CIGS 박막 증착 공정(이하, "3단계 공정")이 도 1에 도시된다.
도 1을 참조하면, 상기 3단계 공정에서는 먼저, In, Ga, Se를 300 내지 400℃ 온도 범위에서 증착하여, (In,Ga)2Se3 전구체(IGS 전구체)를 형성하고, 온도를 400 내지 580℃로 증가시키면서, Cu, Se를 증착하여 (In,Ga)2Se3 전구체로 확산시켜 상기 전구체를 Cu(In,Ga)Se2 구조로 변화시킨다. 존재하는 Cu 과잉(Cu excess) 영역을 통해 원자 이동속도가 증가하여 Cu(In,Ga)Se2 구조로 변화하며, 이때 재결정화가 촉진되어 고결정성의 CIGS 박막을 얻을 수 있다. 이후 In, Ga, Se를 추가로 일부 증착하여, 전체적으로 Cu가 약간 부족한(Cu-poor) Cu(In,Ga)Se2 화합물을 구현한다. 이는, CIGS 소재는 Cu 함량이 화학양론비보다 약간 부족할 때, 우수한 p형 반도체 특성이 구현되기 때문이다.
그런데, 상기 3단계 공정 중 2단계와 3단계에서 원자들 간 상호확산이 이루어질 때, Ga의 확산속도가 충분히 빠르지 못하므로 박막 표면으로부터 깊이 방향(이하, "박막 깊이 방향(depth direction)" 또는 "깊이 방향")으로 Ga 조성이 불균일해진다. 도 2에서는, 동시 증발 공정에서의 박막 깊이 방향의 Ga 조성 분포가 도시된다.
도 2를 참조하면, 3단계 공정의 특징상, Ga의 농도는 V형의 이중 경사(double-graded) 분포를 갖게 된다. 그러나, 앞서 설명한 바와 같이 폴리이미드 필름에 적용하기 위해 CIGS 박막 증착온도를 500℃ 이하로 낮추면, Ga 확산속도가 상대적으로 현저히 낮아지기 때문에, 박막 깊이 방향으로 Ga 조성 불균일성 정도가 현저히 증가한다.
CIGS 태양전지는 Cu, In, Ga의 상대적인 비에 의해 밴드갭(band gap)이 변화하는데, 특히 Ga/(In+Ga) (GGI) 비가 0에서 1로 증가함에 따라, 밴드갭은 1.0eV에서 1.7eV로 증가한다. 이러한 밴드갭 증가는 가전자대(conduction band minimum) 에너지 증가를 동반한다. 따라서 도 2에서 보는 바와 같이 Ga 부족 영역(Ga notch)이 국지적으로 존재하면 광흡수에 의해 형성된 자유전자가 Ga notch에 트랩(trap)되기 쉬우므로, 캐리어(carrier)(자유전자)의 재결합(recombination)이 활성화되고, 상기 Ga notch가 캐리어 장벽으로도 작용할 수 있다. 결과적으로 Ga notch의 존재로 인해, 광전압(open-circuit voltage, VOC), 광전류(photo current, JSC), 충전율(fill factor, FF)이 감소하여, 광전변환효율이 저하된다.
이러한 저온에서의 3단계 동시 진공 증발법 적용에 따른 Ga 조성 불균일 문제를 해결하기 위해, 기존에는 Ga 확산이 충분히 일어나기 힘든 2단계 공정에 Cu, Se 이외에 Ga을 추가로 증착하고 필요하면 In을 추가하는 공정을 개발하였다(선행특허: Thin-film photovoltaic device, PCT/IB2011/000857). 이러한 공정 변형을 통해 폴리이미드 필름 상에서도, 20.4%의 높은 광전변환효율을 얻는 것이 가능하였다(Adrian Chirila et al, Nature Materials, v. 10, 2011, p.857-861). 그러나, 상기와 같이 Ga과 In의 플럭스(flux)를 다양하게 조절하는 방법은 실험실 수준의 정적인 증착 장치에서는 용이하게 구현되지만, 양산을 위한 롤투롤(roll-to-roll) 공정 장비에서는 한 방향으로 샘플이 이동하면서 연속적으로 증착되는 인라인(in-line) 공정이 적용되기 때문에 복잡한 플럭스 조절이 쉽지 않다.
예를 들어, 도 3(a)에 도시된 바와 같이, 가장 단순화된 형태를 적용하더라도, Cu 증착시 Ga 증착이 동시에 가능하도록 도 4에서와 같이, 2단계에서 Ga 증발원을 하나 더 추가하여야 하므로, 장비 가격이 상승하고 공정 제어가 복잡해진다. 뿐만 아니라, 도 3(b)와 같은 더욱 복잡한 방식을 적용하기 위해서는, 훨씬 더 많은 In, Ga 증발원을 추가하여야 한다.
따라서, 3단계 동시 진공 증발법을 적용하면서도 장비 구성을 단순화하기 위해서는, 도 5에서와 같이 증발원 추가와 같은 플럭스의 다단(multi-stage) 조절이 포함되지 않은 단순화된 공정으로 박막 깊이 방향 Ga 분포를 조절할 수 있는 공정기술 개발이 필요하다. 여기서, "플럭스 다단 조절"이란, 플럭스(증발 속도)가 일정하지 않고 변화하도록 조절한다는 의미로서, 예를 들어, 도 3(b)에 도시된 바와 같이 계단식으로 변화하도록 조절하는 것을 포함한다. 본 발명에서는 500℃ 이하의 저온에서 기존의 3단계 동시 진공 증발법을 적용하면서도, 고온 공정으로 합성된 CIGS 박막의 전형적인 특징인 V notch Ga 분포 형태를 구현할 수 있는 방법을 제시하며, CIGS 박막에서 통상적으로 최적 수준으로 여겨지는 정도의 V notch는 태양전지의 효율을 높이는 데 기여하는 것으로 알려져 있다. 이러한 방법은 도 5에 도시된 바와 같이, 보다 단순화된 롤투롤 공정장비에 의해, 폴리이미드 필름 상에 고품질의 CIGS 박막을 합성할 수 있는 방법을 제공한다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 500℃ 이하의 저온에서 3단계 동시 진공 증발법에 의해 제조되면서도, 박막 깊이 방향에 따른 Ga 조성 불균일성이 완화된 인라인 연속 공정에 의한 CIGS 박막의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 상기 CIGS 박막 제조방법에 의해 제조된 박막을 제공하는 것이다.
본 발명의 또 다른 목적은, 상기 박막을 채용하여, 광전압 및 FF가 개선되고, 광전류가 일부 감소하여 광전변환효율이 크게 향상된 태양전지를 제공하는 것이다.
본 발명의 일 측면에 따른 CIGS 박막의 제조방법은,
기판 상에 은(Ag)을 포함하는 Ag 층을 배치하는 단계 (A);
상기 Ag 층이 배치된 기판을 300 내지 400℃로 가열하고, 인듐(In), 갈륨(Ga) 및 칼코게나이드 원소를 포함하는 제1증발원으로 통과시켜, 상기 기판 상에 제1박막을 증착하는 단계 (B);
상기 기판을 430 내지 500℃로 가열하고, 구리(Cu) 및 칼코게나이드 원소를 포함하는 제2증발원으로 통과시켜, 상기 제1박막을 제2박막으로 변환하는 단계 (C); 및
상기 기판을 In, Ga 및 칼코게나이드 원소를 포함하는 제3증발원으로 통과시켜, 상기 제2박막을 제3박막으로 변환하는 단계 (D)를 포함한다.
일 구현예에서, 상기 기판은 유리, 스테인리스 강, 티타늄(Ti) 및 폴리이미드 필름 중에서 선택된 하나 이상을 포함할 수 있다.
일 구현예에서, 상기 Ag 층은 20 nm 이하의 두께를 가질 수 있다.
일 구현예에서, 상기 Ag 층은 Ag를 포함한 몰리브덴(Mo) 박막일 수 있다.
일 구현예에서, 상기 단계 (A) 이전에, 상기 기판과 Ag 층 사이에 후면전극을 배치할 수 있다.
이때, 상기 후면전극은 Mo, 텅스텐(W) 및 Ti 중에서 선택된 하나 이상을 포함할 수 있다.
일 구현예에서, 상기 칼코게나이드 원소는 셀레늄(Se) 또는 황(S)일 수 있다.
일 구현예에서, 상기 제1박막은 (InxGa1-x)2(Se,S)3(0<x<1)의 조성을 가질 수 있다.
일 구현예에서, 상기 제3박막에 포함되는 Cu의 몰분율은 상기 제2박막에 포함되는 Cu의 몰분율 미만일 수 있다.
일 구현예에서, 상기 제3박막에 포함되는 Cu, In, Ga의 함량은 0.80<Cu/(In+Ga)<0.99 범위를 만족할 수 있다
일 구현예에서, 상기 제3박막은 1 at% 이하의 Ag를 포함할 수 있다.
일 구현예에서, 상기 단계 (D) 이후에, 상기 기판을 Na 함유 물질을 포함하는 제4증발원으로 통과시켜, Na 원소를 상기 CIGS 박막에 도핑하는 단계 (E)를 더 포함할 수 있다.
이때, 상기 Na 함유 물질은 NaF, NaSe 및 NaO 중에서 선택된 하나 이상을 포함할 수 있다.
일 구현예에서, 상기 제1증발원 내지 제3증발원은 연속적으로 배치되고,
상기 단계 (B) 내지 단계 (D)는 상기 기판이 연속적으로 배치된 상기 제1증발원 내지 제3증발원을 순차적으로 통과하는 인라인(inline) 연속 공으로 진행될 수 있다.
이때, 상기 인라인 연속 공정은 롤투롤(roll-to-roll) 공정을 포함할 수 있다.
일 구현예에서, 상기 단계 (B)는 상기 제1증발원과 대향된 제1기판 가열부에서 수행될 수 있다.
일 구현예에서, 상기 단계 (C) 및 단계 (D)는 상기 제2증발원 및 제3증발원과 대향된 제2기판 가열부에서 수행될 수 있다.
본 발명의 다른 측면에 따른 CIGS 박막은, 전술한 제조방법으로 제조된다.
예를 들어, 상기 CIGS 박막은 Ga/Ga+In>0.2의 범위를 만족할 수 있다.
본 발명의 또 다른 측면에 따른 태양전지는, 전술한 CIGS 박막을 포함한다.
전술한 바와 같이, 기판 상에 Ag 층, 예를 들어 20 nm 이하의 두께를 갖는 Ag 층을 배치한 후, 3단계 동시 진공 증발법을 적용하면, 1단계에서 형성되는 제1박막(예를 들어, (In,Ga)2Se3 박막) 내로 Ag가 확산하여, 상기 제1박막이 In, Ga 및 Cu의 상호 확산을 촉진하는 구조 및 특성을 갖도록 변화시킬 수 있다. 또한, 2단계에서 Cu를 증착하여, 제1박막(예를 들어, (In,Ga)2Se3 박막) 내로 확산시킬 때, Cu의 박막 내 확산과 In, Ga의 (In,Ga)2Se3 박막 표면으로의 확산을 촉진하여, Ga 분포의 불균일성을 완화할 수 있다. 나아가, 3단계에서 In, Ga를 증착할 때도, 동일하게 Cu, In, Ga 간 상호 확산을 촉진할 수 있다.
또한, Ag 층을 20 nm 두께 이하로 하여, 박막 내 구성원자 확산 속도를 증가시키면, 3단계 동시 진공 증발법의 특징인 박막의 재결정화가 촉진되어 결정립도가 증가하고, 결정성이 개선되어 캐리어의 전자-정공 재결합률이 감소한다. 이에 따라, Ga의 박막 깊이 방향 분포 불균일 해소 효과와는 별개로, 박막 미세 구조 향상에 따른 광전변환효율 개선을 기대할 수 있다.
도 1은 3단계 동시 진공 증발법(3 stage coevaporation)에 의한 CIGS 박막 증착 공정을 설명하기 위한 그래프와 모식도 및 박막 단면의 SEM 사진이다.
도 2는 3단계 동시 진공 증발법에서 공정 온도별 박막 깊이 방향에 따른 Ga 조성 분포를 도시한 그래프이다.
도 3(a) 및 도 3(b)는 종래의 3단계 동시 진공 증발법에서, Ga 조성 분포를 조절하기 위한, Cu, In, Ga 원소의 증발 속도 조절을 도시한 그래프이다.
도 4는 Ga 플럭스 다단 조절을 포함한, 종래의 3단계 동시 진공 증발법을 적용한 롤투롤 공정을 도시한 모식도이다.
도 5는 3단계 동시 진공 증발법을 적용한 롤투롤 공정을 도시한 모식도이다.
도 6은 본 발명의 일 실시예에 따른 3단계 동시 진공 증발법을 적용한 인라인 연속 공정을 도시한 모식도이다.
도 7a 내지 7e는 공정 온도 변화에 따른 CIGS 박막 단면의 SEM 사진이고, 도 7f 는 공정 온도 변화에 따라 달라지는 CIGS 박막의 제조 공정 중 시간 흐름에 따른 기판 온도의 변화를 도시한 그래프이고, 도 7g는 CIGS 박막 내 Ga의 박막 깊이 방향에 따른 분포의 SIMS 측정 결과를 도시한 그래프이다.
도 8a는 Ag 층 두께 변화에 따른 CIGS 박막 내 Ga의 깊이 방향 분포를 측정한 SIMS 분석 결과를 도시한 그래프이고, 도 8b는 Ag 층 두께 변화에 따른 CIGS 박막 단면을 비교한 SEM 사진이다.
도 9a는 3단계 동시 진공 증발법에서 Ga 증발 속도를 고정한 경우, 각각 Ag층 두께가 0, 10 nm인 경우의 각 단계별 원소별 증발 속도를 나타낸 그래프이고, 도 9b는 3단계 동시 진공 증발법에서 Ga 증발 속도의 다단 제어를 적용한 경우, 각각 Ag층 두께가 0, 10 nm인 경우의 각 단계별 원소별 증발 속도를 나타낸 그래프이며, 도 9c는 도 9a 및 b에서 나타난 CIGS 박막 내 Ga의 깊이방향 분포의 SIMS 측정 결과를 도시한 그래프이다.
도 10a는 샘플 P 및 샘플 ①에 따른 3단계 동시 진공 증발법에서의 Ag 도입 위치를 도시한 그래프이고, 도 10b 및 c는 각각 샘플 P, 샘플 ① 및 Ag 층을 미포함한 경우에 따른 CIGS 박막 단면의 SEM 사진과, CIGS 박막 내 Ga의 박막 깊이 방향에 따른 분포의 SIMS 측정 결과를 도시한 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 일 구현예에 따른 박막 태양전지의 셀 구조 및 이의 제조 방법에 대해 상세히 설명하고자 한다.
본 발명의 일 측면에 따르면, 상기 CIGS 박막의 제조방법은 기판 상에 은(Ag)을 포함하는 Ag 층을 배치하는 단계 (A); 상기 Ag 층이 배치된 기판을 300 내지 400℃로 가열하고, 인듐(In), 갈륨(Ga) 및 칼코게나이드 원소를 포함하는 제1증발원으로 통과시켜, 상기 기판 상에 제1박막을 증착하는 단계 (B); 상기 기판을 430 내지 500℃로 가열하고, 구리(Cu) 및 칼코게나이드 원소를 포함하는 제2증발원으로 통과시켜, 상기 제1박막을 제2박막으로 변환하는 단계 (C); 및 상기 기판을 In, Ga 및 칼코게나이드 원소를 포함하는 제3증발원으로 통과시켜, 상기 제2박막을 제3박막으로 변환하는 단계 (D)를 포함한다.
본 명세서에서, '칼코게나이드'는 VI족 원소, 예를 들어, 황(S) 및/또는 셀레늄(Se)을 포함하는 물질을 의미한다.
본 명세서에서, (Se,S)는 SeyS1-y (0≤y≤1)을 의미한다.
예를 들어, 상기 단계 (C)에서, 상기 기판을 430 초과 내지 500℃로 가열할 수 있다. 예를 들어, 상기 단계 (C)에서, 상기 기판을 450 내지 500℃로 가열할 수 있다.
즉, 본 발명에서는 CIGS 박막을 제조하는 데 있어서, 기존의 CIGS 박막의 3단계 동시 진공 증발법(단계 (B) 내지 단계 (D))에 앞서, 기판의 일면 상에 Ag 전구체를 배치하는 등의 방법으로 Ag 층을 배치하는 과정을 먼저 수행하는 것에 특징이 있다. 예를 들어, Ag 층은 높은 순도(예를 들어, 99.99% 이상)의 Ag 소재를 기판의 일면 상에 증착하여 배치될 수 있다.
전술한 바와 같이, 500℃ 이하의 저온에서 3단계 동시 진공 증발법에 의해 CIGS 박막을 제조할 때, 기존에는 상대적으로 현저히 느린 Ga 확산속도로 인한, 깊이방향의 Ga 조성 불균일성이 발생하는 문제점이 있었다.
본 발명은 이를 해결하기 위해, Ag 층 배치 과정을 먼저 수행함으로써, 1단계에서 형성되는 제1박막(즉, In, Ga 및 칼코게나이드 원소를 포함하는 IGS 박막) 내로 Ag가 확산하여, 상기 제1박막이 In, Ga 및 Cu의 상호 확산을 촉진하는 구조 및 특성을 갖도록 변화시킬 수 있다. 또한, 2단계에서 Cu를 증착하여, 박막 내로 확산시킬 때, Cu의 박막 내 확산과 In, Ga의 박막 표면으로의 확산을 촉진하여, Ga 분포의 불균일성을 완화할 수 있다. 나아가, 3단계에서 In, Ga를 증착할 때도, 동일하게 Cu, In, Ga 간 상호 확산을 촉진할 수 있다.
본 발명과 같이, Ag를 In, Ga, Cu 증착 단계에 앞서 전구체 형태로 공급하는 것이 아닌 다른 방법, 예를 들어 In, Ga, Cu 증착 단계 중에 Ag를 증착하는 방법을 적용하면, 전술한 IGS 박막(예를 들어, (In,Ga)2Se3 박막) 중 구성원자의 확산속도가 증가하도록 상기 IGS 박막의 구조를 변화시키는데 한계가 있으므로, 그 효과가 제한적이다. 상기와 같이 In, Ga, Cu 증착 단계 중에 Ag를 증착하는 방법을 이용하여 본 발명과 비슷한 수준의 효과를 얻기 위해서는, 본 발명에서보다 더 많은 양의 Ag가 요구되며, 이 경우 전기적 결함 증가로 인한 광전변환효율 감소의 문제가 있을 수 있다. 또한, Ag를 In, Ga, Cu와 동시 증발하기 위해서는 인라인 연속 공정 장비 내에 Ag 증착을 위한 증발원을 추가해야 하므로 장비 가격 상승을 유발한다.
도 6은 본 발명의 일 실시예에 따른 3단계 동시 진공 증발법을 적용한 인라인 공정을 도시한 모식도이다.
본 발명의 보다 자세한 이해를 위해 도 6을 참조하면, 본 발명의 CIGS 박막 제조 공정에서는, 기판의 일면 상에 Ag 층을 배치하고, 상기 Ag 층이 배치된 기판을 가열한 후, Ga, In 증발원(제1증발원)을 통과시키고, 통과된 기판을 다시 가열한 후, Cu 증발원(제2증발원)을 통과시키고, Ga, In 증발원(제3증발원)을 통과시키는 단계가 개시된다.
이때, 상기 기판은 특별히 한정되는 것은 아니나, 유리, 스테인리스 강, 티타늄(Ti) 및 폴리이미드 필름 중에서 선택된 하나 이상을 포함할 수 있다. 예를 들어, 상기 기판은 도 6에 도시된 바와 같이, 유리 또는 폴리이미드 필름일 수 있다. 예를 들어, 상기 유리는 소다라임 글래스(SLG)일 수 있다.
일 구현예에서, 상기 Ag 층은 20 nm 이하의 두께를 가질 수 있다. 예를 들어, 상기 Ag 층은 0.1 nm 내지 20 nm의 두께를 가질 수 있다. 예를 들어, 상기 Ag 층은 1 nm 내지 20 nm의 두께를 가질 수 있다. 예를 들어, 상기 Ag 층은 5 nm 내지 20 nm의 두께를 가질 수 있다. 예를 들어, 상기 Ag 층은 10 nm 내지 20 nm의 두께를 가질 수 있다. 예를 들어, 상기 Ag 층은 10 nm 내지 20 nm 미만의 두께를 가질 수 있다. 예를 들어, 상기 Ag 층은 10 nm 내지 15 nm의 두께를 가질 수 있다.
일반적으로, Ag 층의 두께를 증가시킬수록, 전술한 Ga 분포 불균일성 완화 효과는 증가하지만, Ag 층의 두께가 20nm를 초과할 경우, Ga 분포 불균일성을 추가적으로 완화하는 효과는 없는 반면, CIGS 박막 내 Ag 함유량이 증가함에 따른 CIGS 박막 내 전기적 결함의 증가로 인해, 광전변환효율이 저하되는 문제점이 있다.
나아가, 상기에서와 같이 Ag 층을 20 nm 두께 이하로 하여, 박막 내 구성원자 확산 속도를 증가시키면, 3단계 동시 진공 증발법의 특징인 박막의 재결정화가 촉진되어 결정립도가 증가하고, 결정성이 개선되어 캐리어의 재결합률이 감소한다. 이에 따라, Ga의 박막 깊이 방향 분포 불균일 해소 효과와는 별개로, 박막 미세 구조 향상에 따른 광전변환효율 개선을 기대할 수 있다.
예를 들어, 상기 Ag 층은 Ag 박막 형태일 수 있다.
예를 들어, 상기 Ag 층을 배치하는 것은 증착 공정에 의한 것일 수 있다.
일 구현예에서, 상기 Ag 층은 Ag를 포함한 몰리브덴(Mo) 박막일 수 있다. 상세하게는, 상기 Ag 층은 Ag를 포함한 다양한 방식으로 연속성이 결여된 몰리브덴(Mo) 박막일 수 있다. 예를 들어, 상기 Ag를 포함한 Mo 박막은 Ag가 패턴화된 Mo 박막에 증착된 형태일 수 있다. 예를 들어, 상기 Ag를 포함한 Mo 박막은 Ag가 Mo 박막에 도핑된 형태일 수 있다. 예를 들어, 상기 Ag를 포함한 Mo 박막은 3차원 다공성 구조를 갖는 Mo 내 Ag가 채워진 형태일 수 있고, 동시증착(cosputtering, coevaporation 등)으로 구현될 수 있다.
상기 Ag를 포함한 Mo 박막 상에 전술한 바와 같이, CIGS 박막을 증착하면, Mo 박막에 포함된 Ag가 CIGS 박막 내로 확산되면서 CIGS가 Mo 박막 내 빈 공간을 차지하게 되므로, 기계적 앵커링(anchoring) 효과로 계면 접착력이 향상된다.
일 구현예에서, 상기 단계 (A) 이전에, 상기 기판과 Ag 층 사이에 후면전극을 배치할 수 있다.
이때, 상기 후면전극은 Mo, 텅스텐(W) 및 Ti 중에서 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 후면전극은 Mo를 포함할 수 있다.
이때, 기판과 후면전극 및 Ag 층은 순차적으로 배치되어, 기판/후면전극/Ag 층 구조를 가질 수 있다. 예를 들어, 상기 기판/후면전극/Ag 층 구조는 도 6에 도시된 바와 같이, 폴리이미드/Mo/Ag 또는 유리/Mo/Ag일 수 있다.
일 구현예에서, 상기 칼코게나이드 원소는 셀레늄(Se) 또는 황(S)일 수 있다. 예를 들어, 상기 칼코게나이드 원소는 Se 및 S를 모두 포함할 수 있다. 예를 들어, 상기 칼코게나이드 원소는 Se일 수 있다.
일 구현예에서, 상기 제1박막은 (InxGa1-x)2(Se,S)3(0<x<1)의 조성을 가질 수 있다.
일 구현예에서, 상기 제2박막은 1≤Cu/(In+Ga)≤1.1의 조성을 가질 수 있다. 즉, 상기 제2박막은 Cu 과잉(Cu excess)이 되도록 형성되어, 과잉의 Cu에 의한 재결정화 촉진을 통해 고결정성의 CIGS 박막을 얻는 것이 가능하다.
일 구현예에서, 상기 제3박막에 포함되는 Cu의 몰분율은 상기 제2박막에 포함되는 Cu의 몰분율 미만일 수 있다.
예를 들어, 상기 제3박막에 포함되는 Cu, In, Ga의 함량은 0.80<Cu/(In+Ga)<0.99 범위를 만족할 수 있다.
즉, 제2박막과 달리, 상기 제3박막에서는 Cu가 In, Ga에 비해 적은 함량으로 포함되어, Cu-poor 구조일 수 있다. 전술한 바와 같이, 최종 CIGS 박막에서는 Cu 함량이 화학양론비보다 약간 부족할 때, 우수한 p형 반도체 특성을 구현할 수 있다.
일 구현예에서, 상기 제3박막은 1 at% 이하의 Ag를 포함할 수 있다. 예를 들어, 상기 제3박막은 0.01 내지 1 at%의 Ag를 포함할 수 있다.
상기 범위를 벗어나, 상기 제3박막에 포함된 Ag의 농도가 1 at%를 초과할 경우, Ga 분포 불균일성을 추가적으로 완화하는 효과는 없는 반면, CIGS 박막 내 Ag 함유량이 증가함에 따른 CIGS 박막 내 전기적 결함의 증가로 인해, 광전변환효율이 저하되는 문제점이 있다.
일 구현예에서, 상기 CIGS 박막의 제조방법은 상기 단계 (D) 이후에, 상기 기판을 Na 함유 물질을 포함하는 제4증발원으로 통과시켜, Na 원소를 상기 CIGS 박막에 도핑하는 단계 (E)를 더 포함할 수 있다.
이때, 상기 Na 함유 물질은 NaF, NaSe 및 NaO 중에서 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 6에 도시된 바와 같이, 상기 제1증발원 내지 제3증발원은 연속적으로 배치될 수 있으며, 상기 단계 (B) 내지 단계 (D)는 상기 기판이 연속적으로 배치된 상기 제1증발원 내지 제3증발원을 순차적으로 통과하는 인라인 연속 공정으로 진행될 수 있다. 이때, 상기 인라인 연속 공정은 롤투롤 공정을 포함할 수 있다.
이때, 상기 단계 (B)는 상기 제1증발원과 대향된 제1기판 가열부에서 수행될 수 있다. 상기 제1기판 가열부에서는 기판을 300 내지 400℃의 온도로 가열한다.
또한, 상기 단계 (C) 및 단계 (D)는 상기 제2증발원 및 제3증발원과 대향된 제2기판 가열부에서 수행될 수 있다. 상기 제2기판 가열부에서는 기판을 430 내지 500℃로 가열한다.
즉, 본 발명의 제1기판 가열부 및 제2기판 가열부는 기판을 500℃ 이하의 상대적으로 낮은 온도로 가열하고, 본 발명에 따른 CIGS 박막 제조 공정은 저온 공정으로 수행된다. 이를 통해, 내열성이 낮은 폴리이미드 필름으로도 CIGS 박막 제조 공정에 적용이 가능하며, 유리기판을 CIGS 박막 제조 공정에 적용할 때 발생할 수 있는, 많은 전력의 사용으로 인한 생산 단가 증가나, 대면적 유리기판의 휨 현상 유발 문제를 방지할 수 있다.
본 발명의 다른 측면에 따른 CIGS 박막은, 전술한 제조방법으로 제조된다.
일 구현예에서, 상기 CIGS 박막은 Ga/Ga+In>0.2의 범위를 만족할 수 있다.
본 발명의 또 다른 측면에 따른 태양전지는, 전술한 CIGS 박막을 포함한다. 상기 태양전지에 대한 상세한 설명 및 제조방법은 당업계에 널리 알려진 내용을 참조하며, 본 명세서에서 별도로 설명되지는 않는다.
이하에서는 실험을 통해 본 발명의 효과를 상세하게 설명한다.
평가예 1
3단계 동시 진공 증발법을 이용하여 소다라임 글래스(sodalime glass: SLG)/Mo 상에 CIGS 박막을 증착하였다. 다른 변수는 동일하고 공정 온도만 570℃, 540℃, 510℃, 480℃, 450℃, 430℃, 410℃로 변화시켰다.
구체적으로, 1단계에서는 기판 온도 400℃에서 In, Ga, Se을 진공 증발하여 (In,Ga)2Se3 박막을 증착하였다.
이어서, 2단계에서는 공정 온도를 전술한 공정 온도들(570℃, 540℃, 510℃, 480℃, 450℃, 430℃, 410℃)로 승온한 후 Cu, Se을 진공 증발하여 상기 (In,Ga)2Se3 박막에 증착하였다. 이때, Cu가 (In,Ga)2Se3 박막으로 확산하면서, 박막이 Cu(In,Ga)Se2 구조로 변하는데, 박막 중 Cu/(In+Ga) 비가 1을 초과하면 박막으로부터 Cu2-xSe 상이 석출되면서, 열방사(heat radiation)가 증가하여 기판 온도가 감소하기 시작하였다.
이후 3단계에서 Cu 증발을 멈추고 In, Ga, Se을 증착하였으며, 이에 따라 Cu2-xSe 상이 제거되어, 기판 온도가 상승하다가 일정해졌다. 따라서, Cu 과잉에 따른 기판 온도 변화를 기준으로 Cu 및 In, Ga 증착 시간을 조절하여 원하는 CIGS 박막 조성을 구현할 수 있음을 확인하였다.
도 7a 내지 7e는 공정 온도 변화에 따른 CIGS 박막 단면의 SEM 사진이고, 도 7f 는 공정 온도 변화에 따라 달라지는 CIGS 박막의 제조 공정 중 시간 흐름에 따른 기판 온도의 변화를 도시한 그래프이고, 도 7g는 CIGS 박막 내 Ga의 깊이방향 분포의 SIMS 측정 결과를 도시한 그래프이다.
도 7f를 참조하면, 2단계에서의 공정 온도가 450℃ 내지 570℃일 때는, 이와 같은 Cu 과잉에 의한 기판 온도 감소 현상이 뚜렷이 나타나고, 3단계에서는 In 및 Ga를 증착함에 따른 기판 온도 상승 현상도 뚜렷이 나타나므로, 기판 온도 관찰법에 의해 CIGS 박막 조성을 조절할 수 있다. 그러나, 430℃ 이하 온도에서는 Cu 과잉에 따른 온도 감소가 뚜렷하지 않을 뿐만 아니라, 3단계에서의 온도 증가는 더욱 분명치 않다. 따라서 430℃ 이하의 공정 온도에서는 3단계 동시 진공 증발법에 의한 CIGS 박막 증착의 제어가 쉽지 않다.
한편, 도 7a 내지 7e를 참조하면, 공정 온도가 낮아질수록 CIGS 결정립도가 미세해짐을 확인할 수 있다. 도 7g를 참조하면, 공정 온도 감소에 따라, Ga의 박막 깊이 방향 불균일성이 점점 심해져서 Ga notch가 뚜렷하게 형성됨을 확인할 수 있다. 도 7g에 도시하지는 않았으나, 430℃ 미만에서는 Ga의 확산이 너무 느려서, Ga notch 영역에서 Ga 함량이 거의 없었다.
결론적으로, 평가예 1을 통해, 3단계 동시 진공 증발법에 있어서, 공정 온도를 낮추어, 저온에서 진행할 경우, Ga의 확산 속도 감소로 인한 Ga의 박막 깊이 방향 불균일성이 점점 심해지는 문제점이 있음을 확인할 수 있다.
평가예 2
SLG/Mo 기판 상에 99.99% 이상의 순도를 갖는 Ag 소재(Ag 전구체)를 증발기(evaporator)를 사용하여, 진공 증발법으로 각각 0, 1, 5, 10, 15, 20 nm 두께로 증착하여, Ag 층을 형성한 후, 450℃의 기판 온도에서, (증발원 속도 다단 제어를 하지 않는)3단계 동시진공증발법으로 CIGS 박막을 증착하였다.
도 8a는 Ag 층 두께 변화에 따른 CIGS 박막 내 Ga의 깊이 방향 분포를 측정한 SIMS 분석결과를 도시한 그래프이고, 도 8b는 Ag 층 두께 변화에 따른 CIGS 박막 단면을 비교한 SEM 사진이다.
도 8a를 참조하면, Ag 층의 두께가 증가할수록 Ga notch 영역의 Ga 농도는 증가하고, 후면전극(Mo) 방향으로 Ga 농도 기울기가 완만해지는 경향을 보임을 확인할 수 있다. Ag 층의 두께가 15 nm까지는 개선 효과가 뚜렷하지만, 이를 초과한 두께에서는 개선 효과가 거의 없는 것으로 확인되었다.
또한, 도 8b를 참조하면, Ag 층 두께의 증가는 CIGS 박막의 결정립 조대화를 촉진하는 경향을 보임을 확인할 수 있다. 도 8a에서와 마찬가지로, Ag 층 두께가 15 nm를 초과한 경우에서는 결정립 조대화의 추가적인 효과가 없는 것으로 확인되었다.
한편, 표 1은 Ag 층 두께에 따른 CIGS 박막 내 Ag, Cu, In, Ga, Se 원소의 조성을 EPMA로 정량 분석한 결과이다.
Ag 층 두께 (nm) 조성( at% )
Ag Cu In Ga Se
0 0 23.87 18.15 8.99 48.56
1 0.08 23.53 18.58 8.69 48.51
5 0.32 23.65 17.84 9.15 48.65
10 0.49 23.26 17.91 9.00 49.20
15 0.86 23.48 16.99 9.70 48.92
20 1.17 23.38 17.04 9.57 48.72
상기 표 1을 참조하면, Ag 층 두께 증가에 따라, 거의 선형적으로 Ag 함량이 증가하였다. 또한, Ag 층 두께 증가에 따라 Ga 함량은 다소 증가하고 In 함량은 감소하는 경향을 나타내었다. 이는, Ga 조성 불균일이 해소되면서, Ga notch의 Ga 함량이 증가하기 때문인 것으로 생각된다.
또한, 도 8a 및 8b에 나타낸 바와 같은 Ga 조성 불균일 개선과 결정립 조대화 효과가 뚜렷한 15 nm의 전구체 두께에서는, 1 at% 이하의 Ag가 CIGS 박막 내 도핑됨을 확인할 수 있다.
평가예 3
450℃ 공정 온도에서 3단계 동시 진공 증발법을 이용한 CIGS 증착 공정에서, Ga 증발 속도의 다단 제어를 적용한 경우(modified 3-stage; M3)와 Ga 증발 속도를 고정한 경우(simple 3-stage; S3)를 비교하였다.
SLG/Mo 상에 각각 0, 10 nm 두께의 Ag 층을 적용하여 비교하였다. 각 공정의 원소별 증발 속도 프로필(profile)은 도 9a와 9b에 도시하였고, 해당 공정에 의한 CIGS 박막 내 Ga의 박막 깊이 방향 분포를 도 9c에 나타내었다.
도 9c를 참조하면, S3의 경우 CIGS 박막 내 형성된 Ga 분포 불균일성이 Ag 층 도입에 의해 크게 완화된 반면, M3의 경우 CIGS 박막 내 형성된 Ga 분포 불균일성이 Ag 층을 도입하더라도 크게 변하지 않았다(도 9c 중 M3_Mo/Ag의 그래프를 따로 나타내지 않음). Ag 층을 도입한 S3 공정에 의해 제조된 CIGS 박막 내 Ga 분포는 M3 공정에 의한 분포와 유사한 수준으로 개선됨을 확인하였다.
S3 공정과 M3 공정에 의해 제조된 CIGS 태양전지의 Ag 층(두께: 10nm) 적용 여부에 따른 광전변환효율을 비교하여, 하기 표 2에 나타내었다.
Sample Effi. [%] VOC [V] JSC [mA/cm2] FF [%]
Simple 3-stage Mo
(S3_Mo)		 15.4 0.673 34.3 66.6
Mo/Ag(10nm)
(S3_Mo/Ag)		 16.8 0.717 32.5 72.0
Modified 3-stage Mo
(M3_Mo)		 17.2 0.712 31.9 75.8
Mo/Ag(10nm)
(M3_Mo/Ag)		 17.7 0.721 32.3 75.8
상기 표 2를 참조하면, Ag 층을 도입하지 않은 경우, M3_Mo 셀의 광전변환효율(Effi.)이 S3_Mo 셀보다 월등히 높다. 광전압(Voc)과 FF는 더 크고, 광전류(Jsc)는 더 작아서, Ga notch에 의한 캐리어 재결합 속도 증가 및 캐리어 장벽 형성 때문으로 추정된다. 그러나, 10 nm 두께의 Ag 층을 적용할 경우, M3_Mo/Ag 셀은 M3_Mo 셀에 비해 광전변환효율 개선효과가 미미한 반면, S3_Mo/Ag 셀은 S3_Mo 셀에 비해 광전압, FF가 크게 개선되고 광전류는 일부 감소되면서, 광전변환효율이 크게 향상되었다.
결론적으로, S3 공정을 적용하더라도 Ag 층을 도입하면, Ga 증발속도의 다단제어를 특징으로 하는 M3 공정에 의해 제조된 태양전지와 유사한 수준의 성능을 갖는 태양전지를 비교적 단순한 공정에 의해 구현할 수 있다.
평가예 4
본 발명에 따른 Ag 전구체 형태의 Ag 층 도입방식을, Cu, In, Ga, Se 증발 시 Ag를 동시 증발하여 CIGS 박막 내 도핑시키는 방식과 비교하였다.
도 10a는 샘플 P 및 샘플 ①에 따른 3단계 동시 진공 증발법에서의 Ag 도입 위치를 도시한 그래프이고, 도 10b 및 10c는 각각 샘플 P, 샘플 ① 및 Ag 층을 미포함한 경우에 따른 CIGS 박막 단면의 SEM 사진과, CIGS 박막 내 Ga의 박막 깊이 방향에 따른 분포의 SIMS 측정 결과를 도시한 그래프이다.
도 10a에 도시된 바와 같이, Ag 전구체 10 nm를 SLG/Mo 위에 증착하여, 샘플 P를 제조하였고, 이와는 달리, In, Ga, Se를 증착하는 1단계의 중간시점에 Ag 10nm를 증착할 수 있는 조건(증발속도 × 시간)으로 동시 증발하여, 샘플 ①을 제조하였다.
도 10b를 참조하면, Ag를 전구체 방식(샘플 P)과 동시 증발 방식(샘플 ①)으로 도입한 2 개의 샘플에서는, 모두 결정립조대화가 확인되었으나, 전구체 방식의 결정립 조대화 효과가 더 우수한 것으로 확인되었다.
또한, 도 10c를 참조하면, 동시 증발 방식으로 Ag를 도입한 샘플 ①에 비해 전구체 방식으로 Ag를 도입한 샘플 P가 Ga 분포 불균일성 해소에 훨씬 더 효과적임을 알 수 있다.
이상의 결과는, Ag 도입을 통한 CIGS 박막 내 구성원자의 확산속도 증가를 보다 효과적으로 구현하기 위해서는, (In,Ga)2Se3 박막 형성 전에 Ag 층을 기판 상(예를 들어, 후면 전극 상)에 위치시켜서, 이후 Ag가 (In,Ga)2Se3 박막 형성과 동시에 박막 내로 확산되게 하여, (In,Ga)2Se3 박막을 보다 원자확산이 잘 되는 구조로 바꿀 필요가 있음을 의미한다.

Claims (20)

  1. 기판 상에 은(Ag)을 포함하는 Ag 층을 배치하는 단계 (A);
    상기 Ag 층이 배치된 기판을 300 내지 400℃로 가열하고, 인듐(In), 갈륨(Ga) 및 칼코게나이드 원소를 포함하는 제1증발원으로 통과시켜, 상기 기판 상에 제1박막을 증착하는 단계 (B);
    상기 기판을 430 내지 500℃로 가열하고, 구리(Cu) 및 칼코게나이드 원소를 포함하는 제2증발원으로 통과시켜, 상기 제1박막을 제2박막으로 변환하는 단계 (C); 및
    상기 기판을 In, Ga 및 칼코게나이드 원소를 포함하는 제3증발원으로 통과시켜, 상기 제2박막을 제3박막으로 변환하는 단계 (D)를 포함하는, CIGS 박막의 제조방법.
  2. 제1항에 있어서,
    상기 기판은 유리기판, 스테인리스 강, 티타늄(Ti) 및 폴리이미드 필름 중에서 선택된 하나 이상을 포함하는, CIGS 박막의 제조방법.
  3. 제1항에 있어서,
    상기 Ag 층은 20 nm 이하의 두께를 갖는, CIGS 박막의 제조방법.
  4. 제1항에 있어서,
    상기 Ag 층은 Ag를 포함한 몰리브덴(Mo) 박막인, CIGS 박막의 제조방법.
  5. 제1항에 있어서,
    상기 단계 (A) 이전에, 상기 기판과 Ag 층 사이에 후면전극을 배치하는, CIGS 박막의 제조방법.
  6. 제5항에 있어서,
    상기 후면전극은 Mo, 텅스텐(W) 및 Ti 중에서 선택된 하나 이상을 포함하는, CIGS 박막의 제조방법.
  7. 제1항에 있어서,
    상기 칼코게나이드 원소는 셀레늄(Se) 또는 황(S)인, CIGS 박막의 제조방법.
  8. 제1항에 있어서,
    상기 제1박막은 (InxGa1-x)2(Se,S)3(0<x<1)의 조성을 갖는, CIGS 박막의 제조방법.
  9. 제1항에 있어서,
    상기 제2박막은 1≤Cu/(In+Ga)≤1.1의 조성을 갖는, CIGS 박막의 제조방법.
  10. 제1항에 있어서,
    상기 제3박막에 포함되는 Cu의 몰분율은 상기 제2박막에 포함되는 Cu의 몰분율 미만인, CIGS 박막의 제조방법.
  11. 제1항에 있어서,
    상기 제3박막에 포함되는 Cu, In, Ga의 함량은 0.80<Cu/(In+Ga)<0.99 범위를 만족하는, CIGS 박막의 제조방법.
  12. 제1항에 있어서,
    상기 제3박막은 1 at% 이하의 Ag를 포함하는, CIGS 박막의 제조방법.
  13. 제1항에 있어서,
    상기 단계 (D) 이후에, 상기 기판을 Na 함유 물질을 포함하는 제4증발원으로 통과시켜, Na 원소를 상기 CIGS 박막에 도핑하는 단계 (E)를 더 포함하는, CIGS 박막의 제조방법.
  14. 제13항에 있어서,
    상기 Na 함유 물질은 NaF, NaSe 및 NaO 중에서 선택된 하나 이상을 포함하는, CIGS 박막의 제조방법.
  15. 제1항에 있어서,
    상기 제1증발원 내지 제3증발원은 연속적으로 배치되고,
    상기 단계 (B) 내지 단계 (D)는 상기 기판이 연속적으로 배치된 상기 제1증발원 내지 제3증발원을 순차적으로 통과하는 인라인(inline) 연속 공정으로 진행되는, CIGS 박막의 제조방법.
  16. 제15항에 있어서,
    상기 인라인 연속 공정은 롤투롤(roll-to-roll) 공정을 포함하는, CIGS 박막의 제조방법.
  17. 제1항에 있어서,
    상기 단계 (B)는 상기 제1증발원과 대향된 제1기판 가열부에서 수행되는, CIGS 박막의 제조방법.
  18. 제1항에 있어서,
    상기 단계 (C) 및 단계 (D)는 상기 제2증발원 및 제3증발원과 대향된 제2기판 가열부에서 수행되는, CIGS 박막의 제조방법.
  19. 삭제
  20. 삭제
KR1020170118839A 2017-09-15 2017-09-15 Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지 KR101969976B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170118839A KR101969976B1 (ko) 2017-09-15 2017-09-15 Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170118839A KR101969976B1 (ko) 2017-09-15 2017-09-15 Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지

Publications (2)

Publication Number Publication Date
KR20190031029A KR20190031029A (ko) 2019-03-25
KR101969976B1 true KR101969976B1 (ko) 2019-04-18

Family

ID=65907814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170118839A KR101969976B1 (ko) 2017-09-15 2017-09-15 Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지

Country Status (1)

Country Link
KR (1) KR101969976B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186066A (zh) * 2019-07-01 2021-01-05 北京铂阳顶荣光伏科技有限公司 一种银掺杂铜铟镓硒太阳能电池的制备方法
CN113972301B (zh) * 2021-10-20 2024-04-30 南开大学 铜基薄膜太阳电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034146B1 (ko) * 2009-11-09 2011-05-13 엘지이노텍 주식회사 태양전지 및 이의 제조방법
JP2012119350A (ja) * 2010-11-29 2012-06-21 Kyocera Corp 光電変換素子およびその製造方法並びに光電変換装置
JP2014216479A (ja) * 2013-04-25 2014-11-17 富士フイルム株式会社 光電変換素子の製造方法
KR101646556B1 (ko) 2014-09-29 2016-08-09 재단법인대구경북과학기술원 Czts 박막 태양전지의 제조방법 및 이에 따라 제조되는 czts 박막 태양전지

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542342B1 (ko) * 2013-09-27 2015-08-06 재단법인대구경북과학기술원 Czts계 태양전지의 박막 제조방법 및 이로부터 제조된 태양전지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034146B1 (ko) * 2009-11-09 2011-05-13 엘지이노텍 주식회사 태양전지 및 이의 제조방법
JP2012119350A (ja) * 2010-11-29 2012-06-21 Kyocera Corp 光電変換素子およびその製造方法並びに光電変換装置
JP2014216479A (ja) * 2013-04-25 2014-11-17 富士フイルム株式会社 光電変換素子の製造方法
KR101646556B1 (ko) 2014-09-29 2016-08-09 재단법인대구경북과학기술원 Czts 박막 태양전지의 제조방법 및 이에 따라 제조되는 czts 박막 태양전지

Also Published As

Publication number Publication date
KR20190031029A (ko) 2019-03-25

Similar Documents

Publication Publication Date Title
US9881774B2 (en) Copper indium gallium selenide (CIGS) thin films with composition controlled by co-sputtering
US7842534B2 (en) Method for forming a compound semi-conductor thin-film
US7682939B2 (en) Method for the preparation of group IB-IIIA-VIA quaternary or higher alloy semiconductor films
Dimmler et al. Scaling‐up of CIS technology for thin‐film solar modules
US8648253B1 (en) Machine and process for continuous, sequential, deposition of semiconductor solar absorbers having variable semiconductor composition deposited in multiple sublayers
KR101628312B1 (ko) ＣＺＴＳＳｅ계 박막 태양전지의 제조방법 및 이에 의해 제조된 ＣＺＴＳＳｅ계 박막 태양전지
JP2003273135A (ja) 化合物半導体薄膜の製造方法
KR101969976B1 (ko) Cigs 박막의 제조방법, 이에 의해 제조된 cigs 박막 및 이를 포함하는 태양전지
KR101582200B1 (ko) Ｃｚｔｓ계 태양전지용 박막의 제조방법 및 이를 통해 제조된 박막을 포함하는 czts계 태양전지
US10090424B1 (en) Roll-to-roll solution process method for fabricating CIGS solar cells and system for the same
KR101785771B1 (ko) Ｃｉｇｓ막의 제법 및 그것을 이용하는 ｃｉｇｓ 태양 전지의 제법
KR101656842B1 (ko) 태양전지용 CZTS/CZTSe계 박막 및 제조방법 및 그 방법에 의해 제조된 CZTS/CZTSe계 박막
KR20140047760A (ko) 태양전지 광흡수층 제조방법
US9472708B2 (en) Method of fabricating copper indium gallium selenide (CIGS) thin film for solar cell using simplified co-vacuum evaporation and copper indium gallium selenide (CIGS) thin film for solar cell fabricated by the same
KR101552968B1 (ko) Cigs 박막 제조방법, 이를 이용한 박막 태양전지 제조방법 및 박막 태양전지
KR20190010483A (ko) Cigs 박막 태양전지의 제조방법 및 이의 방법으로 제조된 cigs 박막 태양전지
KR101406704B1 (ko) 동시진공증발공정 기반의 CZTSe 광흡수층 제조방법
JP2003179237A (ja) 半導体薄膜の製造方法および太陽電池
US20130224904A1 (en) Method for fabricating thin-film photovoltaic devices
Guo et al. Regulating SnZn defects and optimizing bandgap in the Cu2ZnSn (S, Se) 4 absorption layer by Ge gradient doping for efficient kesterite solar cells
KR20150136721A (ko) 고품질 cigs 광흡수층을 포함하는 태양전지 및 이의 제조방법
JP2005217067A (ja) 太陽電池及びその製造方法
US20140352785A1 (en) Solar cell and method of manufacturinig same
KR20150108539A (ko) 태양전지 제조방법 및 이를 이용하여 제조된 박막 태양전지
KR20130053747A (ko) 태양광 발전장치 및 이의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right