KR101952510B1 - 사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법 - Google Patents

사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법 Download PDF

Info

Publication number
KR101952510B1
KR101952510B1 KR1020170093974A KR20170093974A KR101952510B1 KR 101952510 B1 KR101952510 B1 KR 101952510B1 KR 1020170093974 A KR1020170093974 A KR 1020170093974A KR 20170093974 A KR20170093974 A KR 20170093974A KR 101952510 B1 KR101952510 B1 KR 101952510B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
memory cell
electrode line
layer
Prior art date
Application number
KR1020170093974A
Other languages
English (en)
Other versions
KR20190011433A (ko
Inventor
백창기
김기현
서명해
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170093974A priority Critical patent/KR101952510B1/ko
Publication of KR20190011433A publication Critical patent/KR20190011433A/ko
Application granted granted Critical
Publication of KR101952510B1 publication Critical patent/KR101952510B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H01L27/10808—
    • H01L27/10852—
    • H01L27/10858—
    • H01L27/10861—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

크로스 포인트 구조를 가지고, 사이리스터 구성을 가지는 메모리 소자 및 그 제조방법이 개시된다. 기판 상에 패턴화된 복수개의 반도체층들이 형성되며, 캐소드 전극 라인과 애노드 전극 라인은 층을 달리하여 형성되며, 상호간에 수직으로 교차한다. 교차하는 지점에는 패턴화되고 개별화된 메모리 셀이 형성된다. 메모리 셀은 사이리스터 구조를 가진다. 이를 통해 소자의 집적도를 향상시킬 수 있다.

Description

사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법{Thyristor-based Memory and Method of fabricating the same}
본 발명은 사이리스터 기반의 메모리 및 그 제조방법에 관한 것으로, 더욱 상세하게는 메모리 셀의 밀도를 극대화하기 위해 크로스 포인트 형태로 구성된 사이리스터 기판의 메모리 및 그 제조방법에 관한 것이다.
메모리는 무어의 법칙(Moore's Law) 또는 황의 법칙(Hwang's Law)에 따라 비례 축소화가 진행되어 왔으며, 비례 축소화를 통해 단위 셀의 제작을 위해 소요되는 원가가 절감되고, 메모리의 용량은 증가되었다. 특히, 다이나믹 랜덤 억세스 메모리(DRAM)는 3 단자 소자인 트랜지스터와 커패시터로 구성된 휘발성 메모리이며, 다양한 가전제품 및 전자기기에 적용되는 핵심 메모리이다.
기존의 DRAM은 하나의 트랜지스터와 이에 연결된 커패시터로 구성된 1T-1C 구조를 가지며, 커패시터에 전하가 충전 또는 방전되는 양상에 따라 2 개의 상태를 구현하고, 이를 이용하여 데이터를 저장한다. DRAM의 데이터 저장방식은 커패시터 자체가 가지는 누설 전류, 트랜지스터의 축소화에 따른 채널 누설 전류(gate-induced drain leakage) 및 소스-기판 접합에 따른 누설 전류(junction leakage) 등의 다양한 요인으로 인해 커패시터의 전하가 빠져나가는 현상이 발생된다. 또한, 누설 전류에 따른 데이터의 손실을 방지하기 위해 일정 시간 간격으로 데이터를 유지하는 재생(refresh)을 거치게 된다.
또한, DRAM은 10 나노급의 공정 축소화에 따라 커패시터의 종횡비(aspect ratio)가 큭 증가하여 커패시터의 안정성이 문제가 된다. 안정성의 해결을 위해 복잡한 공정이 요구되며, 메모리 셀 사이의 간격이 감소하여 외란 및 간섭 등으로 인해 신뢰성이 저하되는 문제가 발생된다. 또한, 기생 커패시턴스의 발생, 누설전류의 증가에 의해 데이터의 유보 시간(retention time)이 감소하고 있다.
따라서, 메모리 셀들 사이의 외란 및 간섭 현상을 방지하고, 소자 축소화에 유리한 메모리 구조는 요청된다 할 것이다.
본 발명이 이루고자 하는 제1 기술적 과제는 사이리스터(Thryster) 기반의 DRAM을 크로스 포인트 타입우로 구성하여 소자의 축소화에 따른 성능의 저하 및 신뢰성의 저하를 회피할 수 있는 메모리 구조를 제공하는데 있다.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 메모리의 제조방법을 제공하는데 있다.
상술한 제1 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 형성된 사이리스터 구조를 가지는 메모리 셀; 상기 메모리 셀을 중심으로 제1 방향으로 신장된 애노드 전극 라인; 및 상기 메모리 셀을 중심으로 상기 제1 방향에 수직인 제2 방향으로 신장된 캐소드 전극 라인을 포함하는 크로스 포인트 메모리를 제공한다.
본 발명의 제1 기술적 과제는, 기판 상에 형성되고 사이리스터 구조를 가지는 제1 메모리 셀; 상기 제1 메모리 셀 상에 동일 프로파일을 가지고 형성된 제2 메모리 셀; 상기 제1 메모리 셀을 중심으로 제1 방향으로 신장된 제1 애노드 전극 라인; 상기 제1 메모리 셀을 중심으로 상기 제1 방향에 수직인 제2 방향으로 신장된 캐소드 전극 라인; 및 상기 제2 메모리 셀을 중심으로 상기 제1 방향으로 신장된 제2 애노드 전극 라인을 포함하는 크로스 포인트 메모리의 제공을 통해서도 달성된다.
상술한 제2 기술적 과제를 달성하기 위한 본 발명은, 기판 상에 제1 방향으로 이격되고, 상기 제1 방향에 수직인 제2 방향으로 이격된 제1 p형 반도체층들을 형성하는 단계; 상기 제1 방향으로 이격된 제1 p형 반도체층들의 측면을 서로 연결시키고 상기 제1 방향으로 신장된 애노드 전극 라인을 형성하는 단계; 상기 제1 p형 반도체층들 및 상기 애노드 전극 라인 상에 연속적층 및 선택적 식각을 통해 제1 n형 반도체층들, 제2 p형 반도체층들 및 제2 n형 반도체층들을 형성하는 단계; 및 상기 제2 방향으로 이격된 상기 제2 n형 반도체층들의 측면을 전기적으로 연결하고, 상기 제2 방향으로 신장된 캐소드 전극 라인을 형성하는 단계를 포함하는 크로스 포인트 메모리의 제조방법을 제공한다.
상술한 본 발명에 따르면, 사이리스터 구조를 가지는 메모리 셀에 의해 트리거 전압 이상의 전압이 애노드 전극과 캐소드 전극 사이에 인가되면, 메모리 셀은 저저항 상태를 구현하고, 트리거 전압 미만이면 고저항 상태를 구현할 수 있다. 이를 통해 하나의 메모리 셀은 1 비트의 데이터를 저장할 수 있다. 또한, 애노드 전극 라인과 캐소드 전극 라인은 상호 교차되게 형성된다. 애노드 전극 라인과 캐소드 전극 라인은 층을 달리하여 형성되며, 교차되는 지점에서는 사이리스터 구조를 가지는 메모리 셀이 형성된다. 교차 형성된 전극 라인에 의해 각각의 메모리 셀들은 개별적으로 제어될 수 있다.
또한, 2개의 메모리 셀들을 적층한 구조의 채택이 가능하며, 공통 전극과 공통 반도체층의 도입을 통해 2개의 메모리 셀을 동시에 엑세스할 수 있다. 이를 통해 메모리 셀의 집적도를 향상할 수 있다.
또한, 사이리스터 구조에서 베이스 영역에 해당하는 반도체층에 별도의 제어 라인을 연결할 수 있으며, 이를 통해 트리거 전압을 변경하고, 데이터의 유보 시간을 제어할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 사이리스터 메모리 셀을 도시한 단면도이다.
도 2는 본 발명의 제1 실시예에 따라 상기 도 1에 개시된 메모리 셀을 모델링한 등가 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 메모리를 도시한 상부 평면도이다.
도 4는 본 발명의 제1 실시예에 따라 상기 도 3의 메모리를 AA' 라인을 따라 절단한 단면도이다.
도 5는 본 발명의 제1 실시예에 따라 상기 도 3의 메모리를 BB' 라인을 따라 절단한 단면도이다.
도 6 내지 도 13은 본 발명의 제1 실시예에 따라 상기 도 3의 메모리 셀들의 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 14 내지 도 16은 본 발명의 제1 실시예에 따라 상기 도 13의 메모리 셀들의 다른 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 17은 본 발명의 제2 실시예에 따라 메모리를 도시한 상부 평면도이다.
도 18은 본 발명의 제2 실시예에 따라 상기 도 17의 메모리를 AA' 라인을 따라 절단한 단면도이다.
도 19는 본 발명의 제2 실시예에 따라 상기 도 17의 메모리를 BB' 라인을 따라 절단한 단면도이다.
도 20 내지 도 23은 본 발명의 제2 실시예에 따른 메모리의 제조방법을 설명하기 위한 공정도들이다.
도 24 내지 도 26은 본 발명의 제2 실시예에 따라 메모리 셀들의 다른 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 27은 본 발명의 제3 실시예에 따른 메모리 셀을 도시한 평면도 및 단면도들이다.
도 28는 본 발명의 제3 실시예에 따른 다른 메모리 셀을 도시한 평면도 및 단면도들이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 사이리스터 메모리 셀을 도시한 단면도이다.
도 2는 본 발명의 제1 실시예에 따라 상기 도 1에 개시된 메모리 셀을 모델링한 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 메모리 셀은 제1 p형 반도체층(110), 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)을 가진다.
제1 p형 반도체층(110)은 고농도로 도핑되며, 제2 n형 반도체층(140)도 고농도로 도핑된다. 또한, 제1 p형 반도체층(110), 제1 n형 반도체층(120) 및 제2 p형 반도체층(130)은 pnp 바이폴라 트랜지스터를 형성하고, 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)은 npn 바이폴라 트랜지스터를 형성한다. 또한, 제1 p형 반도체층(110)에는 애노드 전극이 연결되고, 제2 n형 반도체층(140)에는 캐소드 전극이 연결된다.
애노드 전극과 캐소드 전극 사이에 사이리스터 소자가 가지는 트리거 전압 이상의 전압이 인가되면, 제1 n형 반도체층(120)과 제2 p형 반도체층(130) 사이에는 매우 큰 전기장이 발생하며 쇄도 효과(avalanche effect)에 의해 다수 캐리어인 전자와 정공이 생성되고, 전위 장벽이 감소되어 큰 전류가 형성된다. 큰 전류가 흐르는 상태는 하나의 데이터 상태로 정의될 수 있다.
반면, 트리거 전압 보다 낮은 전압이 애노드 전극과 캐소드 전극 사이에 인가되면, 제1 n형 반도체층(120)과 제2 p형 반도체층(130)에 존재하는 전위 장벽으로 인해 전류는 거의 흐르지 않는다. 이는 다른 데이터 상태로 정의될 수 있다.
따라서, 트리거 레벨 이상의 전압을 애노드 전극과 캐소드 전극 사이에 인가하는지 여부에 따라 소자의 데이터 상태는 결정되며, 이를 통해 사이리스터로 구성된 메모리 셀에는 1 비트의 데이터가 저장될 수 있다.
도 3은 본 발명의 제1 실시예에 따른 메모리를 도시한 상부 평면도이다.
도 4는 본 발명의 제1 실시예에 따라 상기 도 3의 메모리를 AA' 라인을 따라 절단한 단면도이다.
도 5는 본 발명의 제1 실시예에 따라 상기 도 3의 메모리를 BB' 라인을 따라 절단한 단면도이다.
도 3, 도 4 및 도 5를 참조하면, 기판(10) 상에 복수개의 메모리 셀들(100)이 형성된다. 각각의 메모리 셀들(100)은 사이리스터 구조를 가진다. 즉, 하나의 메모리 셀(100)은 기판(10) 상에 형성되며, 메모리 셀(100)은 제1 p형 반도체층(110), 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)을 가진다. 또한, 제1 p형 반도체층(110)은 고농도로 도핑됨이 바람직하고, 제2 n형 반도체층(140)도 고농도로 도핑됨이 바람직하다.
또한, 각각의 메모리 셀들(100)을 구성하는 제1 p형 반도체층들(110) 사이에는 애노드 전극 라인(20)이 배치된다. 상기 애노드 전극 라인(20)과 기판(10) 사이에는 제1 절연층(30)이 형성된다. 애노드 전극 라인(20)은 제1 p형 반도체층(110)의 측면과 연결된다. 즉, 애노드 전극 라인(20)을 통해 AA' 라인 상에 배치된 메모리 셀(100)의 제1 p형 반도체층(110)은 동일 라인 상의 메모리 셀의 다른 제1 p형 반도체층과 전기적으로 연결된다.
또한, BB' 라인을 따라 배치된 메모리 셀들(100) 사이의 이격공간은 제2 절연층(40)으로 매립되고, 제2 절연층(40) 상에는 캐소드 전극 라인(50)이 형성된다. 상기 캐소드 전극 라인(50)은 제1 방향에 수직인 제2 방향을 따라 신장된 BB' 라인을 따라 형성되며, BB' 라인 상에 배치되는 메모리 셀들(100)의 제2 n형 반도체층들(140)을 상호간에 연결한다.
이를 통해 크로스 포인트형이 메모리 셀들이 형성된다.
또한, 본 실시예에서는 기판 상에 PNPN 구조로 메모리 셀이 형성된 것으로 도시되나, 이는 기판 상에 NPNP의 구조로 메모리 셀이 형성될 수 있다, 즉, 기판 상에 제1 n형 반도체층, 제1 p형 반도체층, 제2 n형 반도체층 및 제2 p형 반도체층의 순서로 형성될 수 있다. 즉, 본 실시예 및 이후에 설명되는 다른 실시예에서 반도체층은 상보적인 도전형으로 변경되어 형성되어도 본 발명의 기술적 사상을 이탈하지 않는다.
즉, 기판(10) 상에 상호 분리된 형태로 사이리스터 구조를 가지는 복수개의 메모리 셀들이 형성되고, 제1 방향으로 신장된 애노드 전극 라인(20)은 제1 방향으로 배치된 메모리 셀들(100)의 제1 p형 반도체층들(110)을 상호 전기적으로 연결한다. 또한, 제1 방향으로 배치된 메모리 셀들(100) 사이의 이격공간을 정의하는 기판(100)의 표면은 리세스된 형태로 제공되며, 리세스된 영역은 제1 절연층(30)으로 매립된다.
기판(10)의 리세스된 영역을 충진하는 제1 절연층(30) 상에는 애노드 전극 라인(20)이 배치된다. 에노드 전극 라인(20)은 제1 방향으로 신장되고, 인접한 메모리 셀들(100)의 제1 p형 반도체층들(110)을 전기적으로 연결한다. 또한, 제2 절연층(40)은 제1 방향으로 신장된 애노드 전극 라인(20) 상에 형성되고, 제2 방향으로 배치된 메모리 셀들(100)의 이격공간을 매립한다.
제2 절연층(40) 상에는 제2 방향으로 신장된 캐소드 전극 라인(50)이 배치된다. 상기 캐소드 전극 라인(50)은 제2 방향으로 배치된 메모리 셀들(100)의 제2 n형 반도체층들(140)의 측면과 전기적으로 연결된다.
상술한 애노드 전극 라인(20)은 제1 방향으로 신장되어 각각의 제1 p형 반도체층들(110)을 전기적으로 연결하고, 캐소드 전극 라인(50)은 제1 방향에 수직인 제2 방향으로 신장되어 각각의 제2 n형 반도체층들(140)을 전기적으로 연결한다. 이를 통해 각각의 메모리 셀들(100)을 개별적으로 제어할 수 있다.
도 6 내지 도 13은 본 발명의 제1 실시예에 따라 상기 도 3의 메모리 셀들의 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 6을 참조하면, 기판(10) 상에 제1 p형 반도체층(110)이 형성된다.
상기 기판(10)은 실리콘 재질을 가짐이 바람직하다. 이외에 상기 기판(10)으로는 Ge, TiN 또는 3-5족 화합물 반도체 재질이 사용될 수 있다. 또한, 상기 기판(10)은 n 타입 또는 p 타입으로 도핑된 상태로 제공될 수 있다.
상기 기판(10) 상에는 제1 p형 반도체층(110)이 형성된다. 상기 제1 p형 반도체층(110)은 기판(10) 상에 통상의 증착법을 통해 형성될 수 있으며, 이외에 엑셉터형 불순물의 주입을 수행하는 이온 주입 공정을 통해 형성될 수 있다.
도 7을 참조하면, 제1 p형 반도체층(110)에 대한 선택적 식각을 수행한다. 이를 통해 기판(10)의 전면에 형성된 제1 p형 반도체층(110)은 개별적인 패턴으로 분리된다.
다만, 상기 도 7에서 살펴보는 바와 같이 제1 방향으로 신장된 AA' 라인 상을 따라 제1 p형 반도체층(110)의 식각과 제1 방향에 수직인 제2 방향으로 신장된 BB' 라인을 따라 형성되는 제1 p형 반도체층(110)의 식각은 서로 상이하다.
식각에 의해 AA' 라인을 따라 형성되는 프로파일은 제1 p형 반도체층(110)의 개별화 또는 패턴화를 수행하되, 제1 p형 반도체층들(110) 사이에 기판(10)이 리세스된 영역을 가진다.. 즉, 인접한 제1 p형 반도체층들(110) 사이의 이격공간에 대한 식각은 기판(10)의 일부까지 진행된다. 이를 통해 기판의 표면으로부터 함몰된 리세스 영역(11)이 AA' 라인을 따라 형성된다.
또한, 식각에 의해 BB' 라인을 따라 나타나는 프로파일은 제1 p형 반도체층(110)의 개별화를 진행하되, 인접한 제1 p형 반도체층(110) 사이의 기판(10)을 노출하는 형상을 가진다. 따라서, 기판(10)의 표면이 함몰된 리세스 영역은 나타나지 않는다.
상기 도 7에 개시된 구조물을 생성하기 위해 2회의 식각 공정이 순차적으로 진행될 수 있다. 즉, AA' 라인을 따라 패턴화된 제1 p형 반도체층(110)을 형성하기 위해 상응하는 영역을 포토레지스트 패턴을 형성하고 1차 식각을 통해 제1 방향으로 상호 이격된 제1 p형 반도체층(110)을 형성하고, 제1 p형 반도체층(110) 사이에 기판(10)의 표면이 함몰된 리세스 영역(11)을 형성할 수 있다. 이후에 BB' 라인 상에 패턴화된 제1 p형 반도체층(110)을 형성하기 위해 이에 상응하는 영역을 포토레지스트 패턴을 형성하고, 2차 식각을 통해 제2 방향으로 상호 이격된 제1 p형 반도체층(110)을 형성할 수 있다. 상술한 포토레지스터 패턴들은 식각 공정에서 식각 마스크로 이용된다.
상기 포토레지스트 패턴의 형성은 통상의 리소그래피 공정에 따르며 이를 형성하기 위한 특별한 기술적 특징을 부여하지 않는다. 또한, 제1 방향 및 제2 방향을 따라 상호 이격되도록 선택적을 식각하는 공정은 건식 식각 또는 습식 식각 등 당업계에서 통상적으로 사용하는 식각 공정을 이용한다.
도 8을 참조하면, 상기 도 7에 생성된 구조물의 전면에 제1 절연층(30)을 형성한다. 또한, 제1 방향으로 신장된 AA' 라인 상에 형성되고, 기판(10)의 표면이 함몰된 리세스 영역과 제1 p형 반도체층들(110) 사이를 충진하는 제1 절연층(30)이 일부는 제거되어 제1 방향으로 제1 p형 반도체층들(110)의 측면이 노출된다.
먼저, 도 7에 생성된 구조물의 전면에 제1 절연층(30)이 형성된다. 상기 제1 절연층(30)은 제1 p형 반도체층(110) 및 기판의 리세스 영역(11) 및 기판(10)의 표면을 완전히 차폐하도록 형성된다.
이어서, 통상의 리소그래피 공정을 이용하여 AA' 라인에 걸쳐 형성된 제1 p형 반도체층(110) 사이의 이격공간을 오픈하는 포토레지스트 패턴을 형성한다. 형성된 포토레지스트 패턴을 식각 마스크로 이용하여 식각 공정을 수행한다. 식각 공정의 수행은 하부의 리세스된 기판(10)의 표면이 노출되지 않고, 제1 p형 반도체층(110)의 측면이 노출되도록 진행된다.
제1 p형 반도체층(110) 상에 형성되고, 제1 방향으로 제1 p형 반도체층(110)의 측면을 노출하는 제1 절연층(30)은 SiO2, Al2O3, HfO2, ZrO2, Si3N4 또는 페로브스카이트 산화물이 사용될 수 있다.
도 9를 참조하면, 제1 방향으로 개별화된 제1 p형 반도체층들(110) 사이에는 애노드 전극 라인(20)이 형성된다. 또한, 제1 p형 반도체층(110) 상의 제1 절연층(30)은 제거되고, 제2 방향으로 이격되어 배치된 제1 p형 반도체층들(110) 사이의 이격공간은 제1 절연층(30)이 잔류하거나, 제거되어 기판(10)의 표면이 노출될 수 있다.
먼저, 상기 도 8의 구조물의 전면에 하부 도전층을 형성한다. 상기 도전층은 금속물 또는 고농도로 도핑되어 소정의 전도도를 가진 물질일 수 있다. 만일 하부 도전층으로 금속물이 사용되면, 제1 p형 반도체층(110)과 접합의 계면에서 쇼트키 접합이 발생될 수 있으며, 제조 공정에 따라 제1 p형 반도체층(110)을 구성하는 반도체 소재와 금속 사이에 실리사이드화가 진행되어 물질 사이의 화학적 결합이 발생될 수 있다. 따라서, 사용되는 제1 p형 반도체층(110)의 재질에 따라 적절하게 하부 도전층을 선택할 필요가 있다.
형성된 하부 도전층은 제1 방향으로는 제1 p형 반도체층들(110) 사이를 매립하고, 제1 p형 반도체층(110) 상부에 형성된 제1 절연층(30) 상에 형성된다. 또한, 형성된 하부 도전층은 제2 방향으로는 BB' 라인을 따라 제1 p형 반도체층(110) 및 기판(10)을 차폐하는 제1 절연층(30) 상에 형성된다.
이어서, 형성된 하부 도전층 및 제1 절연층(30)에 대한 제거공정이 실시된다. 하부 도전층의 제거는 기판(10)의 표면으로부터 형성된 제1 p형 반도체층(110)의 상부 표면이 노출될 때까지 진행된다. 따라서, 함몰된 리세스 영역을 충진하는 제1 절연층(30) 상에 형성되고, 제1 p형 반도체층(110) 측면과 접하는 하부 도전층은 잔류되고, 나머지 하부 도전층은 제거된다.
이를 위해 화학적기계적 연마가 실시되어 제1 p형 반도체층(110) 상에 형성된 제1 절연층(30) 및 하부 도전층을 제거한다. 상기 공정에 의해 제1 p형 반도체층(110)의 상부 표면은 노출되고, 제1 방향으로 이격된 제1 p형 반도체층들(110) 사이를 매립하는 제1 절연층(30) 및 하부 도전층은 잔류한다. 잔류하는 하부 도전층은 애노드 전극 라인(20)으로 정의된다.
특히, 형성된 애노드 전극 라인(20)은 제1 방향을 이격된 제1 p형 반도체층들(110)의 측면과 접하여 형성되고, 제1 방향으로 인접한 다른 제1 p형 반도체층들(110)을 전기적으로 연결한다. 이를 통해 제1 p형 반도체층들(110)은 애노드 전극 라인(20)에 의해 제1 방향으로 전기적으로 상호 연결되고, 상기 제1 방향에 수직한 제2 방향으로는 상호간에 분리된다.
또한, 제1 p형 반도체층(110) 상에 형성된 제1 절연층(30) 및 하부 도전층의 제거를 통해 제2 방향으로 이격된 제1 p형 반도체층(110) 사이의 이격공간 및 기판(10) 상에는 제1 절연층(30)이 잔류할 수 있다. 또한, 실시의 형태에 따라 제2 방향으로 이격된 제1 p형 반도체층(110) 사이의 제1 절연층(30)은 제거될 수도 있다.
도 10을 참조하면, 상기 도 9의 구조물의 전면에 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)을 순차적으로 형성한다. 만일, 상기 도 9에서 BB' 라인을 따라 형성된 제1 p형 반도체층들(110) 사이의 이격공간과 기판(10) 상에 제1 절연층(30)이 잔류하는 경우, 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)은 잔류하는 제1 절연층(30) 상에도 형성될 수 있다.
이어서, 최상층의 제2 n형 반도체층(140) 상에 제1 식각 마스크층(60)이 형성된다. 상기 제1 식각 마스크층(60)은 통상의 포토리소그래피 공정에 의해 형성된 포토 레지스트 패턴일 수 있으며, 실리콘 질화물 등의 재질을 가질 수도 있다.
상기 제1 식각 마스크층(60)은 기 형성된 제1 p형 반도체층(110)의 패턴들의 위치에 상응하여 형성된다. 따라서, 제1 p형 반도체층들(110) 사이의 이격공간을 오픈할 수 있도록 제1 식각 마스크층(110)은 형성된다.
도 11을 참조하면, 상기 도 10에 도시된 제1 식각 마스크층을 식각 마스크로 이용한 식각 공정이 수행된다. 이를 통해 제1 p반도체층들(110) 사이의 이격공간 상에 형성된 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)은 선택적으로 제거된다. 식각은 건식 식각임이 바람직하다. 건식 식각을 통해 기판(10)의 평면에 수직한 프로파일을 가지는 메모리 셀(100)의 구조를 얻을 수 있다.
또한, 막질의 식각은 하부의 애노드 전극 라인(20) 및 하부의 기판(10)을 식각 저지층으로 이용하여 수행된다. 도판트가 포함된 반도체층들에 대해 도전성 재질의 애노드 전극 라인(20)과 반도체 재질의 기판(10)은 서로 다른 재질을 가지므로 적절한 에천트의 선택을 통해 AA' 라인 상으로는 애노드 전극 라인(20)을 오픈하고, BB' 라인 상으로는 기판(10)의 표면을 노출하는 선택적 식각이 수행된다.
따라서, 기판(10) 상에 기 형성된 제1 p형 반도체층(110) 상부에는 순차적으로 형성된 제1 n형 반도체층(120), 제2 p형 반도체층(130), 제2 n형 반도체층(140)이 형성된다. 또한, 이는 사이리스터 구조를 가진 하나의 메모리 셀(100)을 형성한다. 형성된 메모리 셀(100)에서 AA' 라인을 따라 인접한 메모리 셀들(100) 사이에는 애노드 전극 라인(20)이 노출된다. 또한, BB' 라인을 따라 인접한 메모리 셀들(100) 사이에는 기판(10)의 표면 일부가 노출된다.
도 12를 참조하면, 상기 도 11에서 형성되고 개별화된 메모리 셀들 상에 제2 절연층 및 캐소드 전극 라인이 순차적으로 형성된다.
먼저, 도 11의 개별화된 메모리 셀들(100) 상에 제2 절연층(40)이 형성된다. 제2 절연층(40)은 상기 제1 절연층(30)과 동일 재질일 수 있으며, 절연성을 확보할 수 있고, 도전성의 캐소드 전극 라인의 형성 공정시 전기적 특성이 변경되지 않는 물질이라면 어느 것이나 사용가능하다 할 것이다.
상기 제2 절연층(40)은 제1 방향으로 신장된 AA' 라인 상에 걸쳐 형성된 메모리 셀들(100) 사이의 이격공간을 매립하고, 메모리 셀들(100) 상부에 형성됨이 바람직하다. 또한, 상기 제2 절연층(40)은 상기 제1 방향에 수직한 제2 방향으로 신장된 BB' 라인 상에 걸쳐 형성된 메모리 셀들(100) 사이의 이격공간을 매립하고, 메모리 셀들(100) 상부에 형성된다. 예컨대, 제2 절연층(40)은 AA' 라인 상에서 상부 표면이 동일 평면을 가질 수 있다.
이어서, BB' 라인을 따라 메모리 셀들(100) 사이의 이격공간을 오픈하는 포토레지스트 패턴을 형성하고, 형성된 포토레지스트 패턴을 식각 마스크로 이용하여 식각을 수행한다. 선택적 식각은 BB' 라인을 따라 형성된 제2 절연층(40)에 대해 수행되고, 메모리 셀들(100) 사이의 이격공간에서의 제2 절연층(40)의 식각은 제2 n형 반도체층(140)의 측면이 노출될 때까지 진행된다.
따라서, AA' 라인에 걸쳐 제2 절연층(40)은 메모리 셀들(100) 전체를 차폐하고, 식각이 진행되지 않으며, BB' 라인에 걸쳐 제2 절연층(40)은 선택적으로 식각되어 제2 n형 반도체층(140)의 측면을 노출한다.
계속해서, 선택적으로 식각된 제2 절연층(40)의 전면에 상부 도전층(51)이 도포된다. 상기 상부 도전층(51)은 AA' 라인을 따라서는 메모리 셀들(100) 상에 형성된 제2 절연층(40)을 완전히 도포하는 양상으로 형성되고, BB' 라인을 따라서는 선택적 식각에 따라 메모리 셀들(100) 상부에 형성되고 식각되지 않은 제2 절연층(40) 상부 및 메모리 셀들(100) 사이의 이격공간에 배치되고 선택적으로 식각된 제2 절연층(40) 상에 형성된다. BB' 라인 상에서 메모리 셀들(100) 사이의 이격공간 상에 형성된 상부 도전층(51)은 메모리 셀들(100)의 제2 n형 반도체층(140)의 측면과 접촉하는 양상으로 형성되고 이는 캐소드 전극 라인을 형성한다.
도 13을 참조하면, 상기 도 12의 구조물에 대해 상부에 형성된 상부 도전층(51) 및 제2 절연층(40)의 일부에 대한 제거공정이 실시된다. 상기 상부 도전층(51) 및 제2 절연층(40)의 일부에 대한 제거는 화학적기계적 연마 공정을 이용함이 바람직하다.
이를 통해 AA' 라인에 따라 형성된 상부 도전층(51) 및 제2 절연층(40)은 제거되고, 최상층의 제2 n형 반도체층(140)의 표면은 노출된다. 또한, AA' 라인을 따라 형성된 메모리 셀들(100) 사이의 이격공간은 제2 절연층(40)으로 충진되고, 제2 절연층(40)의 표면이 노출된다. 특히, 화학적기계적 연마에 의해 AA' 라인을 따라 형성된 메모리 셀들(100)의 제2 n형 반도체층(140)의 상부 표면과 제2 절연층(40)의 표면은 동일 평면을 형성한다.
또한, BB' 라인을 따라 형성된 메모리 셀(100) 상부의 제2 절연층(40) 및 상부 도전층은 제거되고, 메모리 셀(100)의 제2 n형 반도체층(140)의 표면은 노출된다. 다만, BB' 라인 상에서 메모리 셀들(100) 사이의 이격공간에 형성된 제2 절연층(40) 및 상부 도전층은 화학적기계적 연마에도 잔류한다. 잔류하는 상부 도전층은 캐소드 전극 라인(50)으로 정의된다. 캐소드 전극 라인(50)은 제2 방향으로 신장되고, 제2 n형 반도체층(140)의 측면을 전기적으로 연결한다.
따라서, 기판(10) 상에는 메모리 셀들(100)이 형성되며, 제1 방향을 따라 신장된 AA' 라인 상에는 각각의 제1 p형 반도체층들(110)을 연결하는 애노드 전극 라인(20)이 형성되며, 애노드 전극 라인(20)은 제1 p형 반도체층의 측면(110)과 접촉한다. 또한, 제1 방향에 수직한 제2 방향을 따라 신장된 BB' 라인 상에는 각각의 제2 n형 반도체층들(140)을 전기적으로 연결하는 캐소드 전극 라인(50)이 형성된다. 상기 캐소드 전극 라인(50)은 제2 n형 반도체층(140)의 측면들을 상호간에 연결한다.
이를 통해 크로스 포인트 타입의 메모리가 형성되며, 개별적으로 메모리 셀을 억세스할 수 있다. 즉, 애노드 전극 라인과 캐소드 전극 라인 사이에 트리거 전압 이상의 전압을 각각의 메모리 셀에 개별적으로 인가할 수 있다.
또한, 본 실시예의 크로스 포인트 타입의 메모리는 다른 방법을 통해서 제조될 수 있다.
도 14 내지 도 16은 본 발명의 제1 실시예에 따라 상기 도 13의 메모리 셀들의 다른 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 14를 참조하면, 상기 도 9에 개시된 구조물 상에 패턴화된 제2 절연층(40)이 형성된다. 패턴화된 제2 절연층(40)은 상기 도 9의 제1 p형 반도체층(110)의 표면을 노출시킨다.
패턴화된 제2 절연층(40)을 형성하기 위해 도 9의 구조물 전면에 절연물을 형성하고, 형성된 절연물의 상부에 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 식각 마스크로 이용하여 식각을 수행하면 절연물에 의해 매립된 제1 p형 반도체층(110)의 표면은 노출된다.
도 15를 참조하면, 제1 p형 반도체층(110) 상에 제1 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)이 순차적으로 형성된다. 즉, 패턴화되고 제1 p형 반도체층(110)을 노출하는 제2 절연층(40) 사이의 이격공간을 매립하는 양상으로 반도체층들이 형성된다.
이를 위해 선택적 에피성장법(Selective Epitaxial Growth)가 이용될 수 있다. 예컨대 약 700℃의 챔버 온도를 유지한 상태에서 고진공 상태(5*10-19 torr)를 유지하고, 공정 가스로 SiH6와 PH3를 이용한다. 공정 가스 SiH6는 10sccm의 유량을 가지고, PH3은 100sccm의 유량을 가질 수 있다.
이를 통해 하부의 제1 p형 반도체층(110)을 성장의 핵으로 이용하는 선택적 에피 성장이 수행되고, 제1 p형 반도체층(110) 상에는 제2 n형 반도체층(120), 제2 p형 반도체층(130) 및 제2 n형 반도체층(140)이 순차적으로 형성된다.
이어서, 형성된 반도체층들을 완전히 매립하도록 절연물이 증착된다. 형성되는 절연물은 상기 도 14에서 개시된 제2 절연층(40)과 동일한 재질임이 바람직하다. 따라서, 이를 참조번호로 구별하지 않고, 제2 절연층(40)으로 통칭한다.
도 16을 참조하면, 상기 도 15에서 형성된 제2 절연층(40) 상에 포토레지스트 패턴을 형성하고, BB' 라인을 따라 선택적 식각이 실시된다. BB' 라인을 따라 진행되는 선택적 식각에 의해 BB' 라인에 걸친 제2 n형 반도체층(140)의 측면은 노출된다. 또한, 제2 n형 반도체층(140)의 상부의 제2 절연층(40)은 식각되지 않고 잔류한다.
또한, 상기 도 16의 구조물에 대해 상부 도전층을 형성하면, 상기 도 12에서 개시된 구조물과 동일한 양상의 구조물을 얻을 수 있다. 이후의 공정은 상기 도 12 및 도 13에서 설명된 바와 동일하다.
제2 실시예
도 17은 본 발명의 제2 실시예에 따라 메모리를 도시한 상부 평면도이다.
도 18은 본 발명의 제2 실시예에 따라 상기 도 17의 메모리를 AA' 라인을 따라 절단한 단면도이다.
도 19는 본 발명의 제2 실시예에 따라 상기 도 17의 메모리를 BB' 라인을 따라 절단한 단면도이다.
도 17, 도 18 및 도 19를 참조하면, 기판(15) 상에는 제1 메모리 셀(105) 및 제2 메모리 셀(200)이 형성된다. 제2 메모리 셀(200)은 제1 메모리 셀(105)의 상층부에 형성되며, 상기 제1 메모리 셀(105)과 동일한 프로파일을 가짐이 바람직하다.
또한, 제1 메모리 셀(105)과 제2 메모리 셀(200)은 제2 n형 반도체층(145)을 공유하고, 제1 메모리 셀(105)의 구조는 제1 실시예에서 개시된 메모리 셀과 동일하다. 따라서, 제1 메모리 셀(105)은 제1 p형 반도체층(115), 제1 n형 반도체층(125), 제2 p형 반도체층(135) 및 제2 n형 반도체층(145)을 가진다. 또한, 제1 p형 반도체층들(115)의 측면은 제1 방향으로 신장된 제1 애노드 전극 라인(25)으로 상호간에 연결되고, 제2 n형 반도체층들(145)의 측면은 제1 방향에 수직한 제2 방향으로 신장된 캐소드 전극 라인(55)으로 상호간에 연결된다.
또한, 제2 메모리 셀(200)은 제2 n형 반도체층(145), 제3 p형 반도체층(210), 제3 n형 반도체층(220) 및 제4 p형 반도체층(230)을 가진다. 제2 n형 반도체층들(145)의 측면은 제2 방향으로 신장된 캐소드 전극 라인(55)을 통해 상호간에 연결되며, 제4 p형 반도체층들(230)의 측면은 제1 방향으로 신장된 제2 애노드 전극 라인(85)을 통해 상호간에 연결된다. 따라서, 제1 애노드 전극 라인(25)과 제2 애노드 전극 라인(85)은 동일 방향으로 층을 달리하여 형성되며, 캐소드 전극 라인(55)은 애노드 전극 라인들(25, 85)과 수직한 방향으로 층을 달리하여 형성된다. 캐소드 전극 라인(55)은 제1 메모리 셀(105)과 제2 메모리 셀(200)이 공유하는 제2 n형 반도체층들(145)을 전기적으로 연결하므로 공통 전극으로 기능한다.
도 20 내지 도 23은 본 발명의 제2 실시예에 따른 메모리의 제조방법을 설명하기 위한 공정도들이다.
도 20을 참조하면, 도 13에 개시된 구조물에 대해 증착 공정이 수행된다. 증착 공정을 통해 제2 절연층(45), 제2 n형 반도체층(145) 및 캐소드 전극 라인(55) 상에 제3 p형 반도체층(210), 제3 n형 반도체층(220) 및 제4 p형 반도체층(230)을 순차적으로 형성한다. 또한, 통상의 포토리소그래피 공정을 통해 제4 p형 반도체층(230) 상에 제1 마스크 패턴(61)을 형성한다. 상기 제1 마스크 패턴(61)은 기 형성된 제1 메모리 셀(105)의 프로파일에 상응하도록 형성되며, 제1 메모리 셀(105)을 커버하는 양상으로 형성된다. 상기 제1 마스크 패턴(61)은 실리콘 질화물 등의 하드 마스크가 사용될 수 있다.
도 21을 참조하면, 도 20에서 개시된 제1 마스크 패턴(61)을 식각 마스크로 이용하여 식각 공정이 수행된다. 식각 공정에 의해 제1 메모리 셀(105)과 동일한 프로파일을 가진 제2 메모리 셀(200)이 형성된다. 즉, 패턴화된 제3 p형 반도체층(210), 제3 n형 반도체층(220) 및 제4 p형 반도체층(230)이 형성된다. 상기 식각 공정에서 BB' 라인을 따라 형성된 캐소드 전극 라인(55)은 식각 저지층으로 작용한다. 또한, AA' 라인 상에 배치된 제2 절연층(45)도 반도체층들과 다른 재질을 가지므로 식각 저지층으로 작용한다.
따라서, 제1 마스크 패턴(61)을 이용한 식각 공정에서는 제2 메모리 셀(200)이 패턴화되어 형성되며, 제2 메모리 셀들(200) 사이의 이격공간에는 AA' 라인을 따라서 제2 절연층(45)이 오픈되고, BB' 라인을 따라서 캐소드 전극 라인(55)이 오픈된다.
이어서, 제2 메모리 셀(200) 상에 제3 절연층(75)이 도포된다. 상기 제3 절연층(75)은 제2 절연층(45)과 동일 재질일 수 있다. 제3 절연층(45)은 제2 메모리 셀(200)의 최상층에 배치되는 제4 p형 반도체층(230)을 차폐함이 바람직하며, 제2 메모리 셀들(200) 사이의 이격공간을 매립한다.
계속해서, 제3 절연층(75) 상에 통상의 포토리소그래피 공정을 통해 제2 마스크 패턴(62)을 형성한다. 상기 제2 마스크 패턴(62)은 제1 방향으로 신장된 AA' 라인을 따라 제2 메모리 셀들(200) 사이의 이격공간을 오픈하도록 형성되어 이격공간을 충진하는 제3 절연층(75)의 일부를 노출시킨다. 또한, 상기 제2 마스크 패턴(62)은 제2 방향으로 신장된 BB' 라인을 따라 제2 메모리 셀(200) 및 제3 절연층(75)을 차폐한다.
도 22를 참조하면, 상기 도 18에서 형성된 제2 마스크 패턴(62)을 이용하여 식각 공정을 수행한다. 식각 공정에 의해 제2 마스크 패턴(62)에 의해 오픈된 제3 절연층(75)은 부분적으로 식각된다. 즉, AA' 라인을 따라 오픈된 제3 절연층(75)은 부분적으로 식각되고, 제2 마스크 패턴(62)에 의해 차폐된 영역은 식각되지 않는다.
AA' 라인을 따라 오픈된 제3 절연층(75)의 식각은 제4 p형 반도체층(230)의 측면이 노출될 때까지 진행된다. 이를 통해 AA' 라인에 따라 제3 절연층(75) 일부는 식각되고, 제4 p형 반도체층(75)의 측면은 노출된다.
계속해서 제2 마스크 패턴(62) 및 잔류하는 제3 절연층(75) 상에 최상부 도전층이 도포된다. 상기 최상부 도전층은 금속 또는 전도성 산화물 등 소정이 전도도를 가지는 물질이라면 어느 것이나 사용가능할 것이다. 형성되는 최상부 도전층은 AA' 라인을 따라 제2 메모리 셀(200)의 상부에 형성된 제2 마스크 패턴(62) 상에 형성되고, 제2 메모리 셀들(200) 사이의 이격공간의 일부를 매립하고, 제4 p형 반도체층(230)의 측면을 노출하는 제3 절연층(75) 상에 형성된다. 또한, 형성되는 최상부 도전층은 BB' 라인을 따라 제2 마스크 패턴(62) 상면에 형성된다.
특히 AA' 라인을 따라 제2 메모리 셀들(200) 사이의 이격공간에 형성되는 최상부 도전층은 제2 애노드 전극 라인(85)으로 정의된다. 상기 제2 애노드 전극 라인(85)은 제4 p형 반도체층(230)의 측면을 AA' 라인을 따라 상호간에 연결한다.
도 23을 참조하면, 상기 도 19의 구조물에서 제2 메모리 셀(200) 상부의 제3 절연층(75), 제2 마스크 패턴(62) 및 최상부 도전층에 대한 제거공정이 수행된다. 제거공정은 다양한 방법을 통해 수행될 수 있으며, 화학적기계적 연마공정이 이용됨이 바람직하다.
이를 통해 제2 메모리 셀(200) 상부의 제3 절연층(75), 제2 마스크 패턴(62) 및 최상부 도전층의 일부는 제거된다. 따라서, 제1 방향으로 신장된 AA' 라인을 따라 제4 p형 반도체층(230)의 상부 표면이 노출되고, 제2 애노드 전극 라인(85)도 노출된다. 또한, BB' 라인을 따라 소정의 간격으로 형성된 제2 메모리 셀(200)의 최상층인 제4 p형 반도체층(230)의 상부 표면이 노출되고, 제4 p형 반도체층(230)의 상부 표면과 동일 평면을 형성하는 제3 절연층(75)이 노출된다.
상술한 도 23의 구조는 하나의 구조물에 2개의 메모리 셀이 배치되는 구조이며, 제2 n형 반도체층(145) 및 캐소드 전극 라인(55)을 공유한다. 이를 통해 메모리 셀의 집적도를 크게 향상시킬 수 있다.
도 24 내지 도 26은 본 발명의 제2 실시예에 따라 메모리 셀들의 다른 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 24를 참조하면, 도 13에 개시된 구조물에 대해 패턴화된 절연층이 형성된다. 이를 패턴화 절연층(71)이라 명명한다. 패턴화 절연층(71)의 형성을 위해 도 13에 개시된 구조물의 전면에 절연물이 증착된다. 이어서, 증착된 절연물에 대한 선택적 식각이 수행된다. 선택적 식각의 수행을 위해 증착된 절연물의 상부 표면에 포토레지스트 패턴이 형성되고, 포토레지스트 패턴을 식각 마스크로 이용하는 통상의 식각 공정이 수행된다.
이를 통해 제2 n형 반도체층(145)의 표면을 노출하는 패턴화 절연층(71)이 형성된다.
도 25를 참조하면, 패턴화 절연층에 의해 노출된 제2 n형 반도체층(145) 상에 제3 p형 반도체층(210), 제3 n형 반도체층(220) 및 제4 p형 반도체층(230)이 순차적으로 형성된다. 즉, 제2 n형 반도체층(145)을 노출하는 패턴화 절연층 사이의 이격공간을 매립하는 양상으로 반도체층들(210, 220, 230)이 형성된다.
이를 위해 선택적 에피성장법(Selective Epitaxial Growth)가 이용될 수 있다. 예컨대 약 700℃의 챔버 온도를 유지한 상태에서 고진공 상태(5*10-19 torr)를 유지하고, 공정 가스로 SiH6와 PH3를 이용한다. 공정 가스 SiH6는 10sccm의 유량을 가지고, PH3은 100sccm의 유량을 가질 수 있다.
이를 통해 하부의 제2 n형 반도체층(145)을 성장의 핵으로 이용하는 선택적 에피 성장이 수행되고, 제2 n형 반도체층(145) 상에는 제3 p형 반도체층(210), 제3 n형 반도체층(220) 및 제4 p형 반도체층(230)이 순차적으로 형성된다.
이어서, 형성된 제2 메모리 셀들(200)을 완전히 매립하도록 절연물이 증착된다. 형성되는 절연물은 상기 도 24에서 개시된 패턴화 절연층과 동일재질을 가질 수 있다. 또한, 이를 참조번호로 구별하여, 제3 절연층(75)으로 통칭한다.
도 26을 참조하면, 제3 절연층(75)에 대한 선택적 식각이 수행된다. 선택적 식각에 의해 제1 방향의 AA' 라인을 따라 형성된 제4 p형 반도체층(230)의 측면은 노출된다. 즉, 제3 절연층(75)에 대한 선택적 식각을 통해 AA' 라인을 따라 제3 절연층(75)의 단차가 형성된다. 선택적 식각이 이루어진 부분에서는 제4 p형 반도체층(230)의 측면이 노출된다.
계속해서, 제3 절연층(75) 상에 최상부 도전층이 도포된다. 상기 최상부 도전층은 금속 또는 전도성 산화물 등 소정이 전도도를 가지는 물질이라면 어느 것이나 사용가능할 것이다. 형성되는 최상부 도전층은 AA' 라인을 따라 제2 메모리 셀(200)의 상부에 형성된 제3 절연층(75) 상에 형성되고, 제2 메모리 셀들(200) 사이의 이격공간의 일부를 매립하고, 제4 p형 반도체층(230)의 측면을 노출하는 제3 절연층(75) 상에 형성된다. 또한, 형성되는 최상부 도전층은 BB' 라인을 따라 제3 절연층(75) 상면에 형성된다.
특히 AA' 라인을 따라 제2 메모리 셀들(200) 사이의 이격공간에 형성되는 최상부 도전층은 제2 애노드 전극 라인(85)으로 정의된다. 상기 제2 애노드 전극 라인(85)은 제4 p형 반도체층(230)의 측면을 AA' 라인을 따라 상호간에 연결한다.
이어서, 제2 메모리 셀(200) 상부의 제3 절연층(75) 및 최상부 도전층에 대한 제거공정이 수행된다. 제거공정은 다양한 방법을 통해 수행될 수 있으며, 화학적기계적 연마공정이 이용됨이 바람직하다.
이를 통해 제2 메모리 셀(200) 상부의 제3 절연층(75) 및 최상부 도전층은 제거된다. 따라서, 제1 방향으로 신장된 AA' 라인을 따라 제4 p형 반도체층(230)의 상부 표면이 노출되고, 제2 애노드 전극 라인(85)도 노출된다. 또한, BB' 라인을 따라 소정의 간격으로 형성된 제2 메모리 셀(200)의 최상층인 제4 p형 반도체층(230)의 상부 표면이 노출되고, 제4 p형 반도체층(230)의 상부 표면과 동일 평면을 형성하는 제3 절연층(75)이 노출된다.
제3 실시예
도 27은 본 발명의 제3 실시예에 따른 메모리 셀을 도시한 평면도 및 단면도들이다.
도 27을 참조하면, 메모리 셀의 적층 구조는 상기 도 3 내지 도 5와 동일 구조를 가진다. 따라서, 메모리 셀(400)은 기판(300) 상에 제1 p형 반도체층(410), 제1 n형 반도체층(420), 제2 p형 반도체층(430) 및 제2 n형 반도체층(440)을 가진다.
제1 방향을 따라 절단되는 AA' 라인을 따라 형성된 메모리 셀들(400) 사이의 이격공간은 절연층들(310, 320, 330) 및 애노드 전극 라인(311)이 형성된다. 상기 애노드 전극 라인(311)은 제1 실시예의 애노드 전극 라인과 동일하다. 즉, AA' 라인을 따라 형성된 메모리 셀(400)이 형성되는 기판(300)은 기판(300)의 표면으로부터 함몰된 리세스 영역을 가진다. 리세스 영역은 제1 절연층(310) 및 애노드 전극 라인(311)으로 충진된다. 또한, 상기 제1 방향에 수직인 제2 방향을 따라 절단되는 BB' 라인을 따라 형성된 메모리 셀들(400) 사이의 이격공간은 절연층 및 캐소드 전극 라인(335)으로 채워진다. 이는 제1 실시예의 캐소드 전극 라인과 동일하다.
다만, 본 실시예에서는 AA' 라인을 따라 형성된 베이스 제어 라인(321)이 추가된다. 즉, 베이스 제어 라인(321)은 제2 p형 반도체층(430)의 측면을 차폐하는 베이스 유전층(323)을 통해 연결된다. 상기 베이스 유전층(323)은 베이스 제어 라인(321)이 직접 제2 p형 반도체층(430)과 전기적으로 단락되는 현상을 방지하고, 제2 p형 반도체층(430)에 필요한 전계를 인가하도록 배치된다. 이는 상기 도 2의 회로도에서 pnp 트랜지스터의 베이스 단자에 제어 신호가 공급됨을 의미한다.
베이스 제어 라인(321)은 제2 p형 반도체층(430)에 저장된 캐리어의 유보 시간을 증가시키고, 메모리의 읽기 및 쓰기 동작에 사용되는 동작 시간을 제어할 수 있다. 통상적으로 애노드 단자와 캐소드 단자 사이에 트리거 전압 이상의 전압차가 인가되면, 애노드-캐소드 양단은 턴온되고, 매우 큰 전류가 흐른다. 캐리어는 베이스 영역인 제2 p형 반도체층(430) 및 제1 n형 반도체층(420)에 누적된다.
메모리에 읽기 동작 및 쓰기 동작이 수행되지 않는 대기 상태에서 베이스 영역에 축적된 캐리어는 베이스 영역인 제2 p형 반도체층(430) 및 제1 n형 반도체층(420) 사이의 전위장벽을 감소시키고, 캐리어의 이동 및 소멸을 통해 데이터의 손실을 유발한다.
반면, 베이스 제어 라인(321)을 통해 제어 신호를 공급하여 전위 장벽을 인위적으로 상승시키면 데이터의 손실을 방지할 수 있으며, 데이터의 유보 시간을 증가시킬 수 있다.
또한, 메모리의 읽기 및 쓰기 동작시, 동작 속도는 베이스 영역의 전위장벽을 극복하고 이동하는 캐리어의 이동속도 및 양에 의해 결정된다. 따라서, 제어 신호의 인가에 따라 베이스 영역의 전위 장벽을 감소시키면 빠른 동작 속도를 얻을 수 있다.
도 28는 본 발명의 제3 실시예에 따른 다른 메모리 셀을 도시한 평면도 및 단면도들이다.
도 28를 참조하면, 기판 상에 상호간에 분리된 복수개의 메모리 셀들이 형성된다. 또한, 패턴화된 메모리 셀들은 기판(300) 상에 형성된 제1 메모리 셀(400) 및 상기 제1 메모리 셀(400) 상에 형성된 제2 메모리 셀(500)을 가진다. 제1 메모리 셀(400) 및 제2 메모리 셀(500)은 동일한 프로파일을 가지고, 제2 n형 반도체층(440)을 공유하고, 제2 n형 반도체층(440)의 측면을 제2 방향으로 상호간에 연결하는 캐소드 전극 라인(331)을 공유한다.
따라서, 제1 메모리 셀(400), 캐소드 전극 라인(331) 및 제1 베이스 제어 라인(321)은 상기 도 27에 개시된 바와 동일하다.
즉, 제1 메모리 셀(400)은 기판(300) 상에 순차적으로 형성된 제1 p형 반도체층(410), 제1 n형 반도체층(420), 제2 p형 반도체층(430) 및 제2 n형 반도체층(440)을 가진다. 기판(300)은 제1 방향으로 신장되는 AA' 라인을 따라 메모리 셀들 사이의 리세스 영역을 가진다. 리세스 영역은 제1 절연층(310) 및 제1 애노드 전극 라인(311)으로 충진된다. 또한, 제1 애노드 전극 라인(311)은 제1 방향으로 제1 p형 반도체층(410)의 측면들을 상호간에 연결하고, 제1 베이스 제어 라인(321)은 제2 절연층(320) 상에 형성되며, 제1 베이스 유전층(323)을 통해 제2 p형 반도체층(430)의 측면과 연결된다. 즉, 제2 p형 반도체층(430)의 측면과 제1 베이스 제어 라인(321) 사이에는 제1 베이스 유전층(323)이 배치된다. 또한, 캐소드 전극 라인(331)은 제1 방향에 수직인 제2 방향으로 제2 n형 반도체층들(440)의 측면을 상호간에 연결한다.
또한, 제1 메모리 셀(400) 상에는 제2 메모리 셀(500)이 동일 프로파일로 형성된다. 제2 메모리 셀(500)은 제2 n형 반도체층(440), 제3 p형 반도체층(510), 제3 n형 반도체층(520) 및 제4 p형 반도체층(530)을 가진다. 즉, 제2 n형 반도체층(440)은 제1 메모리 셀(400)과 공유된다.
제1 방향으로 신장된 AA' 라인을 따라 제3 p형 반도체층(510)의 측면은 제2 베이스 유전층(343)을 통해 제2 베이스 제어 라인(341)과 연결된다. 즉, 제3 p형 반도체층(510)의 측면과 제2 베이스 제어 라인(341) 사이에는 제2 베이스 유전층(343)이 형성되고, 제2 베이스 제어 라인(341)을 통해 인가되는 제어 신호는 제2 메모리 셀(500)의 트리거 전압을 제어한다. 제2 베이스 제어 라인(341)과 제1 베이스 제어 라인(321) 사이는 제3 절연층(330)이 배치된다. 제2 베이스 제어 라인(341) 상에는 제4 절연층(340)이 형성되고, 제4 절연층(340) 상에는 제2 애노드 전극 라인(351)이 형성된다. 제2 애노드 전극 라인(351)은 제1 방향을 따라 제4 p형 반도체층(530)의 측면을 연결한다.
상기 도 28의 구조는 제1 방향으로 신장된 제1 베이스 제어 라인(321), 제1 베이스 제어 라인(321)과 제2 p형 반도체층(430) 사이에 배치되는 제1 베이스 유전층(323), 제2 베이스 제어 라인(341), 및 상기 제2 베이스 제어 라인(341)과 제3 p형 반도체층(510) 사이에 개입되는 제2 베이스 유전층(343)을 제외하고, 본 발명의 제2 실시예의 도 17 내지 도 19와 동일한 구조를 가진다. 따라서, 캐소드 전극 라인(331)을 공통으로 하여 제1 메모리 셀(400)과 제2 메모리 셀(500)을 동시에 엑세스할 수 있다.
또한, 제1 메모리 셀(400)의 베이스 영역에 해당하는 제2 p형 반도체층(430)의 측면에는 제1 베이스 유전층(323)이 형성되고, 제1 베이스 유전층(323)의 측면에는 제1 베이스 제어 라인(321)이 제1 방향으로 연결된다. 또한, 제2 메모리 셀(500)의 베이스 영역에 해당하는 제3 p형 반도체층(510)의 측면에는 제2 베이스 유전층(343)이 형성되고, 제2 베이스 유전층(343)의 측면에는 제2 베이스 제어 라인(341)이 제1 방향으로 연결된다. 이를 통해 애노드 전극 라인과 캐소드 전극 라인 사이에 전기적으로 연결된 반도체층들 사이에서의 전위 장벽의 조절이 가능하며, 소자의 유보 시간을 증가시킬 수 있다.
상술한 본 발명의 다양한 실시예에 따르면 메모리 셀은 사이리스터 구조를 가진다. 즉, 애노드 전극에 해당하는 애노드 전극 라인과 캐소드 전극에 해당하는 캐소드 전극 라인 사이에는 p형 반도체층 및 n형 반도체층이 교대로 적층된 구조가 나타난다. 따라서, 본 발명에서는 기판 상에 n형 반도체층이 먼저 형성되고, 그 상부에 p형 반도체층이 형성될 수도 있다. 즉, 각각의 반도체층은 도전형을 상보적으로 변경하여 형성될 수 있다. 실시예들에서 도전형이 상보적으로 변경된 경우, 캐소드 전극 라인의 위치는 애노드 전극 라인의 위치와 상호 교환된다. 예컨대, 상기 제1 실시예에서 제1 방향으로 신장된 애노드 전극 라인은 캐소드 전극 라인으로 변경되고, 제2 방향으로 신장된 캐소드 전극 라인은 캐소드 전극 라인으로 변경된다. 또한, 기판 상에는 제1 n형 반도체층, 제1 p형 반도체층, 제2 n형 반도체층 및 제2 p형 반도체층의 순으로 적층 구조가 나타날 수 있다. 이외 다른 실시예에서도 동일하게 적용된다.
또한, 사이리스터 구조를 가지는 메모리 셀에 의해 트리거 전압 이상의 전압이 애노드 전극과 캐소드 전극 사이에 인가되면, 메모리 셀은 저저항 상태를 구현하고, 트리거 전압 미만이면 고저항 상태를 구현할 수 있다. 이를 통해 하나의 메모리 셀은 1 비트의 데이터를 저장할 수 있다. 또한, 애노드 전극 라인과 캐소드 전극 라인은 상호 교차되게 형성된다. 애노드 전극 라인과 캐소드 전극 라인은 층을 달리하여 형성되며, 교차되는 지점에서는 사이리스터 구조를 가지는 메모리 셀이 형성된다. 교차 형성된 전극 라인에 의해 각각의 메모리 셀들은 개별적으로 제어될 수 있다.
또한, 2개의 메모리 셀들을 적층한 구조의 채택이 가능하며, 공통 전극과 공통 반도체층의 도입을 통해 2개의 메모리 셀을 동시에 엑세스할 수 있다. 이를 통해 메모리 셀의 집적도를 향상할 수 있다.
또한, 사이리스터 구조에서 베이스 영역에 해당하는 반도체층에 별도의 제어 라인을 연결할 수 있으며, 이를 통해 트리거 전압을 변경하고, 데이터의 유보 시간을 제어할 수 있다.
10 : 기판 100 : 메모리 셀
110 : 제1 p형 반도체층 120 : 제1 n형 반도체층
130 : 제2 p형 반도체층 140 : 제2 n형 반도체층
20 : 애노드 전극 라인 50 : 캐소드 전극 라인

Claims (20)

  1. 기판 상에 형성된 사이리스터 구조를 가지는 메모리 셀;
    상기 메모리 셀을 중심으로 제1 방향으로 신장된 애노드 전극 라인; 및
    상기 메모리 셀을 중심으로 상기 제1 방향에 수직인 제2 방향으로 신장된 캐소드 전극 라인을 포함하고,
    상기 메모리 셀은
    상기 기판 상에 형성된 제1 p형 반도체층;
    상기 제1 p형 반도체층 상에 형성된 제1 n형 반도체층;
    상기 제1 n형 반도체층 상에 형성된 제2 p형 반도체층; 및
    상기 제2 p형 반도체층 상에 형성된 제2 n형 반도체층을 포함하며,
    상기 제1 p형 반도체층의 측면에는 상기 애노드 전극 라인이 접하며, 상기 애노드 전극 라인은 상기 제1 방향으로 이격된 메모리 셀들 사이의 이격공간 상에 형성되고, 표면으로부터 함몰된 기판의 리세스 영역을 충진하는 제1 절연층의 상부에 형성되고,
    상기 캐소드 전극 라인은 상기 제2 n형 반도체층의 측면에 접하며, 상기 제1 방향으로는 상기 애노드 전극 라인 상부 및 상기 제2 방향으로는 상기 기판 상에 형성된 제2 절연층 상에 형성되는 것을 특징으로 하는 크로스 포인트 메모리.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제1 절연층은 상기 제1 방향으로 이격된 상기 메모리 셀들 사이의 이격 공간 내에서 상기 애노드 전극 라인과 함몰된 상기 기판의 표면 사이에 배치되는 것을 특징으로 하는 크로스 포인트 메모리.
  5. 제4항에 있어서, 상기 제2 절연층은 상기 제2 방향으로 이격된 상기 메모리 셀들 사이의 이격 공간 내에서 상기 기판과 접하여 형성되고,
    상기 제1 방향으로 이격된 상기 메모리 셀들 사이의 이격 공간 내에서 상기 애노드 전극 라인 상에 형성되는 것을 특징으로 하는 크로스 포인트 메모리.
  6. 제1항에 있어서, 상기 제2 p형 반도체층의 측면은 베이스 유전층을 통해 상기 제1 방향으로 신장된 베이스 제어 라인과 연결되는 것을 특징으로 하는 크로스 포인트 메모리.
  7. 기판 상에 형성되고 사이리스터 구조를 가지는 제1 메모리 셀;
    상기 제1 메모리 셀 상에 동일 프로파일을 가지고 형성된 제2 메모리 셀;
    상기 제1 메모리 셀을 중심으로 제1 방향으로 신장된 제1 애노드 전극 라인;
    상기 제1 메모리 셀을 중심으로 상기 제1 방향에 수직인 제2 방향으로 신장된 캐소드 전극 라인; 및
    상기 제2 메모리 셀을 중심으로 상기 제1 방향으로 신장된 제2 애노드 전극 라인을 포함하고,
    상기 제1 메모리 셀은
    상기 기판 상에 형성된 제1 p형 반도체층;
    상기 제1 p형 반도체층 상에 형성된 제1 n형 반도체층;
    상기 제1 n형 반도체층 상에 형성된 제2 p형 반도체층; 및
    상기 제2 p형 반도체층 상에 형성된 제2 n형 반도체층을 가지고,
    상기 제2 메모리 셀은
    상기 제1 메모리 셀과 공유되는 상기 제2 n형 반도체층;
    상기 제2 n형 반도체층 상에 형성된 제3 p형 반도체층;
    상기 제3 p형 반도체층 상에 형성된 제3 n형 반도체층; 및
    상기 제3 n형 반도체층 상에 형성된 제4 p형 반도체층을 포함하며,
    상기 제1 메모리 셀과 상기 제2 메모리 셀은 상기 제2 n형 반도체층을 공유하고,
    상기 제1 애노드 전극 라인은 상기 제1 p형 반도체층의 측면과 연결되고,
    상기 캐소드 전극 라인은 상기 제2 n형 반도체층의 측면과 연결되며,
    상기 제2 애노드 전극 라인은 상기 제4 p형 반도체층의 측면과 연결되는 것을 특징으로 하는 크로스 포인트 메모리.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서, 상기 제1 애노드 전극 라인은 상기 제1 방향으로 이격된 제1 메모리 셀들 사이의 이격공간 상에 형성되고, 표면으로부터 함몰된 기판의 리세스 영역을 충진하는 제1 절연층의 상부에 형성되는 것을 특징으로 하는 크로스 포인트 메모리.
  11. 삭제
  12. 제7항에 있어서, 상기 제2 p형 반도체층의 측면은 제1 베이스 유전층을 통해 상기 제1 방향으로 신장된 제1 베이스 제어 라인에 연결되는 것을 특징으로 하는 크로스 포인트 메모리.
  13. 삭제
  14. 삭제
  15. 제7항에 있어서, 제3 p형 반도체층의 측면은 제2 베이스 유전층을 통해 상기 제1 방향으로 신장된 제2 베이스 제어 라인에 연결되는 것을 특징으로 하는 크로스 포인트 메모리.
  16. 기판 상에 제1 방향으로 이격되고, 상기 제1 방향에 수직인 제2 방향으로 이격된 제1 p형 반도체층들을 형성하는 단계;
    상기 제1 방향으로 이격된 제1 p형 반도체층들의 측면을 서로 연결시키고 상기 제1 방향으로 신장된 애노드 전극 라인을 형성하는 단계;
    상기 제1 p형 반도체층들 및 상기 애노드 전극 라인 상에 연속적층 및 선택적 식각을 통해 제1 n형 반도체층들, 제2 p형 반도체층들 및 제2 n형 반도체층들을 형성하는 단계; 및
    상기 제2 방향으로 이격된 상기 제2 n형 반도체층들의 측면을 전기적으로 연결하고, 상기 제2 방향으로 신장된 캐소드 전극 라인을 형성하는 단계를 포함하는 크로스 포인트 메모리의 제조방법.
  17. 제16항에 있어서, 상기 제1 p형 반도체층들을 형성하는 단계는,
    상기 기판 상에 단일층의 제1 p형 반도체층을 형성하는 단계; 및
    상기 단일층의 제1 p형 반도체층을 선택적 식각하여, 상기 제1 방향으로 이격된 상기 제1 p형 반도체층들 및 상기 기판의 표면으로부터 함몰된 리세스 영역을 형성하고, 상기 제2 방향으로 상기 기판의 표면 일부를 노출하는 상기 제1 p형 반도체층들을 형성하는 단계를 포함하는 것을 특징으로 하는 크로스 포인트 메모리의 제조방법.
  18. 제17항에 있어서, 상기 애노드 전극 라인을 형성하는 단계는,
    상기 기판 및 상기 제1 p형 반도체층들 상에 제1 절연층을 도포하는 단계;
    상기 제1 방향으로 이격된 상기 제1 p형 반도체층들 사이의 이격공간을 매립하는 상기 제1 절연층을 식각하여 상기 제1 방향으로 이격된 상기 제1 p형 반도체층의 측면을 노출시키는 단계; 및
    상기 측면이 노출된 제1 p형 반도체층들을 전기적으로 연결하고, 상기 제1 방향으로 신장된 상기 애노드 전극 라인을 형성하는 단계를 포함하는 것을 특징을 하는 크로스 포인트 메모리의 제조방법.
  19. 제17항에 있어서, 상기 캐소드 전극 라인을 형성하는 단계는,
    상기 제2 n형 반도체층들 상부를 커버하고, 상기 애노드 전극 라인을 차폐하는 제2 절연층을 형성하는 단계;
    상기 제2 절연층을 선택적으로 식각하여 상기 제2 방향으로 이격된 상기 제2 n형 반도체층들의 측면을 노출시키는 단계; 및
    상기 선택적으로 식각된 제2 절연층 상에 도전층을 형성하여, 상기 제2 방향으로 신장되고, 상기 제2 n형 반도체층들의 측면을 전기적으로 연결하는 상기 캐소드 전극 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 크로스 포인트 메모리의 제조방법.
  20. 제19항에 있어서,
    상기 선택적으로 식각된 제2 절연층 상에 도전층을 형성하는 단계 이후에,
    상기 도전층 및 상기 제2 절연층에 대한 제거공정을 통해 상기 제1 방향으로 이격된 상기 제2 n형 반도체층의 표면을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 크로스 포인트 메모리의 제조방법.
KR1020170093974A 2017-07-25 2017-07-25 사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법 KR101952510B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170093974A KR101952510B1 (ko) 2017-07-25 2017-07-25 사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170093974A KR101952510B1 (ko) 2017-07-25 2017-07-25 사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20190011433A KR20190011433A (ko) 2019-02-07
KR101952510B1 true KR101952510B1 (ko) 2019-02-26

Family

ID=65367044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170093974A KR101952510B1 (ko) 2017-07-25 2017-07-25 사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101952510B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621264B2 (en) 2020-01-20 2023-04-04 Samsung Electronics Co., Ltd. Semiconductor memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280061A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Vertical memory device structures
US20130314986A1 (en) * 2011-03-08 2013-11-28 Micron Technology, Inc. Thyristors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280061A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Vertical memory device structures
US20130314986A1 (en) * 2011-03-08 2013-11-28 Micron Technology, Inc. Thyristors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621264B2 (en) 2020-01-20 2023-04-04 Samsung Electronics Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
KR20190011433A (ko) 2019-02-07

Similar Documents

Publication Publication Date Title
CN111052377B (zh) 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法
JP3744938B2 (ja) 自己増幅ダイナミックｍｏｓトランジスタメモリセルを有する装置の製法
KR102442925B1 (ko) 집적 회로의 구조물 및 구조의 쌍 사이에 횡방향으로 고도 방향-연장된 전도체를 형성하는 방법
CN102714185B (zh) 交叉点二极管阵列及制造交叉点二极管阵列的方法
WO2020149911A1 (en) Memory arrays and methods used in forming a memory array
US11329062B2 (en) Memory arrays and methods used in forming a memory array
JP7462614B2 (ja) 三次元メモリデバイスおよびその製作方法
CN113424320B (zh) 存储器阵列及用以形成存储器阵列的方法
KR102103630B1 (ko) 저메늄 기반 수직형 게이트리스 및 커패시터리스 디램 셀 및 그 제조 방법
US10700069B2 (en) Multi-layer thyristor random access memory with silicon-germanium bases
US6586795B2 (en) DRAM cell configuration whose memory cells can have transistors and capacitors with improved electrical properties
JP2021535623A (ja) 三次元メモリデバイスおよびその製作方法
CN113035867A (zh) 存储器件和半导体器件
KR102424557B1 (ko) 반도체 소자, 및 이를 제조하는 방법
US10748903B2 (en) Multi-layer random access memory and methods of manufacture
KR101952510B1 (ko) 사이리스터 기반의 크로스 포인트 메모리 및 이의 제조방법
CN111584495B (zh) 电阻式随机存取存储器及其制造方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN107464814B (zh) 用于非易失性存储器的二极管阵列的制造方法及对应器件
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
CN210805732U (zh) 存储装置、半导体器件
CN103165616A (zh) 半导体器件及其制造方法
KR101950146B1 (ko) 무접합 수직 게이트 트랜지스터를 갖는 반도체 소자 및 그 제조 방법
US20230389261A1 (en) Semiconductor structure and method for forming semiconductor structure
US20240098975A1 (en) Semiconductor structure and forming method and operating method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant