KR101918413B1 - 적층형 전자 부품 - Google Patents

Abstract

본 발명은 금속 자성체를 사용한 적층형 전자 부품에 있어서, 직류 중첩 특성이 우수하고, 절연성과 내전압 특성을 향상시킬 수 있는, 고밀도 실장에 적합한 적층형 전자 부품을 제공하기 위한 것으로, 복수의 자성체층과 도체 패턴이 교대로 적층되어 이루어지는 적층체 내에, 자성체층을 개재하여 인접하는 도체 패턴이 전기적으로 접속되어 코일이 형성된 적층형 전자 부품이며, 상기 자성체층은, 금속 자성체를 포함하고, 상기 코일은, 상기 적층체의 저면으로부터 거리가 가까운 제1 단부와, 상기 적층체의 저면으로부터 거리가 먼 제2 단부를 갖고, 상기 제1 단부는, 상기 적층체의 저면 상에 배치되는 제1 외부 단자에 전기적으로 접속되고, 상기 제2 단부는, 상기 적층체의 저면 상에 배치되는 제2 외부 단자에 상기 적층체의 적층 방향으로 연장되는 도체를 개재해서 전기적으로 접속되고, 절연체부가, 상기 도체와 상기 코일과의 사이에 배치되는 것을 특징으로 하는 적층형 전자 부품이다.

Description

적층형 전자 부품{LAMINATED ELECTRONIC COMPONENT}

본 발명은 자성체층과 도체 패턴을 적층하고, 자성체층간의 도체 패턴을 접속해서 적층체 내에 코일이 형성된 적층형 전자 부품에 관한 것이다.

종래의 적층형 전자 부품에, 도 5, 도 6에 나타내는 바와 같이, 자성체층(51A 내지 51F)과 도체 패턴(52A 내지 52E)을 적층하고, 자성체층간의 도체 패턴(52A 내지 52E)을 나선 형상으로 접속해서 적층체 내에 코일이 형성되고, 코일의 인출단이 적층체의 길이 방향 측면으로 인출되고, 적층체의 길이 방향 측면과 이 측면에 인접하는 4개의 면에 형성된 외부 단자(55, 56) 사이에 코일이 접속된 것이 있다.

최근 들어, 이러한 종류의 전자 부품이 실장되는 모바일 기기에 있어서는, 소형화, 고기능화에 의해, 이들 기기에 필요해지는 전자 회로는 증가하고, 실장 기판의 면적도 작아지고 있다. 이에 따라, 이들 기기에 사용되는 전자 부품은 소형화, 박형화가 요구되고 있다.

또한, 이들 기기에서는 저전압이 진행되고, 이들 기기에 사용되는 인덕터는 가일층 직류 중첩 특성의 향상이 요구되고 있다.

또한, 이들 기기의 실장 기판에 있어서는, 전자 부품을 고밀도로 실장하기 위해서, 실장용 랜드 패턴의 극소화나 인접하는 전자 부품간의 거리의 극소화가 행하여지고 있어, 이들 기기의 실장 기판에 실장되는 인덕터는 고밀도 실장할 수 있는 것이 요구되고 있다.

인덕터의 직류 중첩 특성을 향상시키는 방법의 하나로서는, 인덕터의 소체를 구성하는 자성체에 최대 자속 밀도가 높은 재질을 사용하는 방법이 있다. 종래의 적층형 전자 부품에 있어서는, 적층체를 페라이트로 형성하는 것이 일반적인데, 페라이트의 최대 자속 밀도는 0.4T 정도로 낮았다. 그로 인해, 종래의 적층형 전자 부품은, 대전류가 가해지면 자기포화되기 쉽다는 문제가 있었다. 이와 같은 문제를 해결하기 위해서, 적층체의 재질을 페라이트에서 포화 자속 밀도가 높은 금속 자성체로 전환하여, 직류 중첩 특성을 향상시키는 것이 행하여지고 있다(예를 들어, 특허문헌 1을 참조.).

그러나, 금속 자성체는 페라이트와 비교해서 재료의 체적 저항률이 작고, 내전압이 낮다. 그로 인해, 종래의 적층형 전자 부품에 있어서는, 인덕터의 절연이나 내전압을 확보하기 위해서, 외부 단자간의 거리를 충분히 확보하거나, 전위차가 발생하는 개소의 거리를 충분히 확보하거나 할 필요가 있어, 충분한 소형화가 곤란하였다.

이와 같은 문제를 해결하기 위해서, 내부에 코일이 형성된 적층체의 표면을 내전압이 높은 세라믹스 등으로 피복함으로써, 체적 저항률과 내전압을 향상시키는 것이 행하여지고 있다(예를 들어, 특허문헌 2를 참조.).

또한, 종래의 적층형 전자 부품은, 외부 단자가 적층체의 길이 방향 측면과 이 측면에 인접하는 4개의 면에 형성되어 있기 때문에, 실장 기판에 실장해서 납땜할 때의 땜납 필렛이나, 실장 기판에 실장할 때의 실장 위치의 위치 어긋남 등에 의해, 인접하는 전자 부품의 외부 단자간에 땜납 브리지가 형성되어, 쇼트가 발생하는 경우가 있다는 문제가 있었다. 그로 인해, 전술한 바와 같이 전자 부품을 고밀도로 실장하는 실장 기판에 실장하는 것이 곤란하였다.

이와 같은 문제를 해결하기 위해서, 적층체의 길이 방향 측면과 이 측면에 인접하는 4개의 면에 외부 단자가 형성된 적층형 전자 부품의 저면 이외를 절연체막으로 피복하는 것이 행하여지고 있다(예를 들어, 특허문헌 3을 참조.).

한편, 도 7, 도 8에 나타내는 바와 같이, 자성체층(71A 내지 71E)에 도체 패턴(72A 내지 72E)과 자성체층을 관통하는 도체(73, 74)를 설치하고, 자성체층(71A 내지 71F)과, 도체 패턴(72A 내지 72E)이 적층되고, 도체(73, 74)가 설치된 적층체 내에서 자성체층간의 도체 패턴(72A 내지 72E)을 나선 형상으로 접속해서 적층체 내에 코일이 형성되고, 코일의 양단이 도체(73, 74)에 의해 적층체의 저면으로 인출되고, 적층체의 저면에 형성된 외부 단자(75, 76)에 접속되는 것이 행하여진다(예를 들어, 특허문헌 4 참조.).

일본 특허 공개 제2013-45985호 공보 일본 특허 제5190331호 공보 일본 특허 공개 제2012-256758호 공보 일본 특허 공고 소 62-29886호 공보

그러나, 특허문헌 3에 기재된 적층형 전자 부품은, 절연체막의 두께 분이 소자 치수에 부가되기 때문에, 절연체막의 두께 분만큼 적층체의 형상을 작게 할 필요가 있어, 원하는 인덕턴스나 직류 중첩 특성이 확보되기 어렵다는 문제가 있었다.

또한, 특허문헌 4에 기재된 적층형 전자 부품은, 적층체 내에서 절연이나 내전압을 확보하기 위해서, 코일과 도체간의 거리를 충분히 확보할 필요가 있어, 원하는 인덕턴스나 직류 중첩 특성이 확보되기 어렵다는 문제가 있었다.

또한, 이와 같은 종래의 적층형 전자 부품은, 적층체 내에 도체를 설치해서 코일의 양단을 외부 전극에 접속하고 있기 때문에, 도 5, 도 6에 나타내는 종래의 적층형 전자 부품에 비하여, 적층체 내의 자속 통과 면적을 충분히 확보하는 것이 곤란하여, 원하는 인덕턴스가 얻어지지 않거나, 원하는 인덕턴스가 얻어졌다고 해도 코일의 저항값을 상승시키지 않고 직류 중첩 특성을 확보하는 것이 곤란해지거나 한다는 문제가 있었다.

본 발명은 이들 과제를 해결하여, 금속 자성체를 사용한 적층형 전자 부품이며, 직류 중첩 특성이 우수하고, 높은 절연성과 내전압 특성을 갖고, 고밀도 실장에 적합한 적층형 전자 부품을 제공하는 것을 목적으로 한다.

본 발명은 자성체층과 도체 패턴을 적층하고, 자성체층간의 도체 패턴을 접속해서 적층체 내에 코일이 형성된 적층형 전자 부품에 있어서, 자성체층이 금속 자성체로 형성되고, 코일은 2개의 인출단이 각각 적층체의 저면으로 인출되어, 적층체의 저면에 형성된 1쌍의 외부 단자에 접속되고, 코일의 적층체 저면으로부터 거리가 먼 인출단과 외부 단자를 접속하는 도체와, 코일과의 사이에 절연체부가 형성되어 이루어지는 적층형 전자 부품이다.

바꾸어 말하면, 복수의 자성체층과 도체 패턴이 교대로 적층되어 이루어지는 적층체 내에, 자성체층을 개재하여 인접하는 도체 패턴이 전기적으로 접속되어 코일이 형성된 적층형 전자 부품이며, 상기 자성체층은, 금속 자성체를 포함하고, 상기 코일은, 상기 적층체의 저면으로부터 거리가 가까운 제1 단부와, 상기 적층체의 저면으로부터 거리가 먼 제2 단부를 갖고, 상기 제1 단부는, 상기 적층체의 저면 상에 배치되는 제1 외부 단자에 전기적으로 접속되고, 상기 제2 단부는, 상기 적층체의 저면 상에 배치되는 제2 외부 단자에 상기 적층체의 적층 방향으로 연장하는 도체를 개재해서 전기적으로 접속되고, 절연체부가, 상기 도체와 상기 코일 사이에 배치되는 것을 특징으로 하는 적층형 전자 부품이다.

또한, 본 발명은 자성체층과 도체 패턴을 적층하고, 자성체층간의 도체 패턴을 접속해서 적층체 내에 코일이 형성된 적층형 전자 부품에 있어서, 자성체층이 금속 자성체로 형성되고, 코일은, 2개의 인출단이 각각 적층체의 저면으로 인출되어, 적층체의 저면에 형성된 1쌍의 외부 단자에 접속되고, 코일과 외부 단자간에 절연체부가 형성되어 이루어지는 적층형 전자 부품이다.

바꾸어 말하면, 복수의 자성체층과 도체 패턴이 교대로 적층되어 이루어지는 적층체 내에, 자성체층을 개재하여 인접하는 도체 패턴이 전기적으로 접속되어 코일이 형성된 적층형 전자 부품이며, 상기 자성체층은, 금속 자성체를 포함하고, 상기 코일은, 상기 적층체의 저면으로부터 거리가 가까운 제1 단부와, 상기 적층체의 저면으로부터 거리가 먼 제2 단부를 갖고, 상기 제1 단부는, 상기 적층체의 저면 상에 배치되는 제1 외부 단자에 전기적으로 접속되고, 상기 제2 단부는, 상기 적층체의 저면 상에 배치되는 제2 외부 단자에 전기적으로 접속되고, 절연체부가, 상기 제1 단부를 갖는 도체 패턴과 상기 제1 외부 단자 및 제2 외부 단자 중 적어도 한쪽 사이에 배치되는 것을 특징으로 하는 적층형 전자 부품이다.

본 발명의 적층형 전자 부품은, 자성체층과 도체 패턴을 적층하고, 자성체층간의 도체 패턴을 접속해서 적층체 내에 코일이 형성된 적층형 전자 부품이며, 자성체층이 금속 자성체로 형성되고, 코일은, 2개의 인출단이 각각 적층체의 저면으로 인출되어, 적층체의 저면에 형성된 1쌍의 외부 단자에 접속되고, 코일의 적층체 저면으로부터 거리가 먼 인출단(제2 단부)과 외부 단자를 접속하는 도체와, 코일간에 절연체부가 형성되므로, 직류 중첩 특성이 우수하고, 높은 절연성과 내전압 특성을 갖고, 또한 실장 기판에 고밀도로 실장할 수 있다.

또한, 본 발명 적층형 전자 부품은, 자성체층과 도체 패턴을 적층하고, 자성체층간의 도체 패턴을 접속해서 적층체 내에 코일이 형성된 적층형 전자 부품이며, 자성체층이 금속 자성체로 형성되고, 코일은, 2개의 인출단이 각각 적층체의 저면으로 인출되어, 적층체의 저면에 형성된 1쌍의 외부 단자에 접속되고, 코일과 외부 단자간에 절연체부가 형성되므로, 직류 중첩 특성이 우수하고, 높은 절연성과 내전압 특성을 갖고, 또한 실장 기판에 고밀도로 실장할 수 있다.

도 1은 본 발명의 적층형 전자 부품의 제1 실시예를 도시하는 분해 사시도.
도 2는 본 발명의 적층형 전자 부품의 제1 실시예를 도시하는 사시도.
도 3은 본 발명의 적층형 전자 부품의 제2 실시예를 도시하는 분해 사시도.
도 4는 본 발명의 적층형 전자 부품의 제3 실시예를 도시하는 분해 사시도.
도 5는 종래의 적층형 전자 부품의 분해 사시도.
도 6은 종래의 적층형 전자 부품의 사시도.
도 7은 종래의 다른 적층형 전자 부품의 분해 사시도.
도 8은 종래의 다른 적층형 전자 부품의 사시도.

본 발명의 적층형 전자 부품에서는, 금속 자성체 재료가 사용된 자성체층과 도체 패턴을 적층하고, 자성체층간의 도체 패턴을 접속해서 적층체 내에 코일이 형성된다. 적층체는, 적층 방향과 직교하고, 외부 단자가 배치되는 저면과, 저면에 인접해서 적층 방향과 평행한 측면을 갖는다. 코일은, 양쪽의 인출단이 각각 도체를 개재하여 적층체의 저면으로 인출되어, 적층체의 저면에 형성된 1쌍의 외부 단자에 각각 전기적으로 접속된다. 코일의 적층체 저면으로부터 거리가 먼 인출단(제2 단부)과 외부 단자를 전기적으로 접속하는 도체와 코일 사이 또는 코일과 외부 단자 사이에, 절연체부가 형성되어 있다.

따라서, 본 발명의 적층형 전자 부품은, 적층체의 측면에 외부 단자를 갖지 않으므로, 실장 기판에 납땜할 때, 측면에 땜납 필렛이 형성되는 일이 없다.

또한, 본 발명의 적층형 전자 부품은, 전위차가 발생하는 개소의 전기적인 거리 및 적층체 내의 자속 통과 면적을 도 7, 도 8에 나타내는 종래의 적층형 전자 부품보다 크게 할 수 있다.

또한, 본 발명의 적층형 전자 부품은, 측면에 외부 단자가 형성되어 있지 않기 때문에, 도 5, 도 6에 나타내는 종래의 적층형 전자 부품보다도 적층체의 체적을 측면의 외부 단자와 절연체막의 체적분만큼 크게 할 수 있어, 단위 체적당의 자속 밀도가 저하되어, 특성을 향상시킬 수 있다.

<실시예>

이하, 본 발명의 적층형 전자 부품의 실시예를 도 1 내지 도 4를 참조하여 설명한다.

도 1은 본 발명의 적층형 전자 부품의 제1 실시예를 도시하는 분해 사시도이다.

도 1에 있어서, 도면 부호 10은 적층체, 도면 부호 11A 내지 11G는 자성체층, 도면 부호 12A 내지 12E는 도체 패턴이다. 적층체(10)는, 적층 방향과 직교하고 외부 단자가 배치되는 저면과, 저면에 인접해서 적층 방향과 평행한 측면을 갖는다.

적층체(10)는, 자성체층(11A 내지 11G)과 도체 패턴(12A 내지 12E)을 적층해서 형성된다. 자성체층(11A 내지 11G)은, Fe, Si, Fe-Si-Cr, Fe-Si-Al, Fe-Ni-Al, Fe-Cr-Al, 아몰퍼스 등의 금속 자성을 갖는 분말 등의 금속 자성체를 사용해서 형성된다. 또한, 도체 패턴(12A 내지 12E)은, 은, 은계, 금, 금계, 구리, 구리계 등의 금속재료를 페이스트 상태로 한 도체 페이스트를 사용해서 형성된다.

자성체층(11A)은, 직사각형의 시트 형상으로 형성되고, 후술하는 코일 패턴의 2개의 인출단 중, 적층체의 저면으로부터 거리가 가까운 제1 단부에 대응하는 위치에 제1 관통 구멍이 형성되고, 적층체의 저면으로부터 거리가 먼 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성된다. 또한, 후술하는 도체 패턴(12A)과 대응하여, 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성된다. 자성체층(11A)의 코일 패턴의 인출단에 대응하는 위치의 관통 구멍(제1 관통 구멍과 제2 관통 구멍)에는 자성체층(11A)와 동일한 두께의 도체(13, 14A)가 형성된다. 도체(13, 14A)는, 도체 패턴을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한, 제2 관통 구멍과, 도체 패턴(12A)에 대응하여, 제2 관통 구멍에 근접하는 부분과의 사이에 형성된 제3 관통 구멍에는 절연체부(17A)가 형성된다. 절연체부(17A)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(11A)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(11B)은, 직사각형의 시트 형상으로 형성되고, 제1 단부와 도체(13)에 대응하는 위치에 제1 관통 구멍이 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 후술하는 도체 패턴(12A)의 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성된다. 자성체층(11B)의 제2 관통 구멍에는 자성체층(11B)과 동일한 두께의 도체(14B)가 형성된다. 도체(14B)는, 후술하는 도체 패턴(12A)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(11B)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(11B)의 상면(적층체(10)의 저면측과는 반대측의 면)에는, 도체 패턴(12A)이 형성된다. 이 도체 패턴(12A)은, 1턴 미만 분이 형성되고, 제1 단부가 자성체층(11B)에 형성된 관통 구멍 내의 도체를 개재해서 도체(13)에 접속된다. 또한, 제3 관통 구멍에는, 자성체층(11B)의 두께와 도체 패턴(12A)의 두께를 합계한 두께의 절연체부(17B)가 형성된다. 절연체부(17B)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(11B)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(11C)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 후술하는 도체 패턴(12C)과 대응하여, 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성되고, 도체 패턴(12A)의 제1 단부와는 다른 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(11C)의 제2 관통 구멍에는 자성체층(11C)과 동일한 두께의 도체(14C)가 형성된다. 도체(14C)는 후술하는 도체 패턴(12B)과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(11C)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(11C)의 상면에는, 도체 패턴(12B)이 형성된다. 이 도체 패턴(12B)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(11C)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(12A)의 타단부에 접속된다. 또한, 제3 관통 구멍에는, 자성체층(11C)의 두께와 도체 패턴(12B)의 두께를 합계한 두께의 절연체부(17C)가 형성된다. 절연체부(17C)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(11C)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(11D)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 후술하는 도체 패턴(12C)의 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성되고, 도체 패턴(12B)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(11D)의 제2 관통 구멍에는 자성체층(11D)과 동일한 두께의 도체(14D)가 형성된다. 도체(14D)는 후술하는 도체 패턴(12C)과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(11D)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(11D)의 상면에는, 도체 패턴(12C)이 형성된다. 이 도체 패턴(12C)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(11D)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(12B)의 타단부에 접속된다. 또한, 제3 관통 구멍에는, 자성체층(11D)의 두께와 도체 패턴(12C)의 두께를 합계한 두께의 절연체부(17D)가 형성된다. 절연체부(17D)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(11D)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(11E)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(12C)에 대응하여, 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성되고, 도체 패턴(12C)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(11E)의 제2 관통 구멍에는 자성체층(11E)과 동일한 두께의 도체(14E)가 형성된다. 도체(14E)는 후술하는 도체 패턴(12D)과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(11E)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(11E)의 상면에는, 도체 패턴(12D)이 형성된다. 이 도체 패턴(12D)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(11E)에 형성된 관통 구멍 내의 도체를 개재해서 도체 패턴(12C)의 타단부에 접속된다. 또한, 제3 관통 구멍에는, 자성체층(11E)의 두께와 도체 패턴(12D)의 두께를 합계한 두께의 절연체부(17E)가 형성된다. 절연체부(17E)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(11E)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(11F)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 후술하는 도체 패턴(12C)과 대응하는 위치의 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성되고, 도체 패턴(12D)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(11F)의 제1 관통 구멍과 제2 관통 구멍에는 자성체층(11F)과 동일한 두께의 도체가 각각 형성된다. 도체는 후술하는 도체 패턴(12E)과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 제3 관통 구멍에는, 자성체층(11E)의 두께와 동일한 두께의 절연체부(17F)가 형성된다. 절연체부(17F)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(11D)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다. 이 자성체층(11F)의 상면에는, 도체 패턴(12E)이 형성된다. 이 도체 패턴(12E)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(11F)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(12D)의 타단부에 접속되고, 타단부가 자성체층(11F)에 형성된 제2 관통 구멍 내의 도체를 개재해서 도체(14E)에 접속된다.

이 도체 패턴(12E)이 형성된 자성체층(11F) 상에는 도체 패턴을 보호하기 위한 자성체층(11G)이 형성된다.

이와 같이, 자성체층간의 도체 패턴(12A 내지 12E)을 나선 형상으로 접속함으로써 적층체 내에 코일 패턴이 형성된다. 이 적층체(10)에서는, 코일 패턴의 제1 단부 및 제2 단부가 접속된 각각의 도체의 표면의 일부가 저면에 노출된다. 이때, 코일 패턴의 제2 단부에 접속된 도체는, 적층체(10)의 저면과 제2 단부 사이에 있어서 자성체층의 적층 방향으로 연장된다. 또한, 이 적층체(10)에는, 도 2에 나타내는 바와 같이, 저면에 1쌍의 외부 단자(15, 16)가 형성되고, 코일 패턴 양쪽의 인출단이 각각 도체를 개재해서 접속됨으로써 1쌍의 외부 단자(15, 16) 사이에 코일이 접속된다.

또한, 이 적층체(10) 내에서, 제2 단부에 접속된 도체와 코일 패턴 사이에 있어서, 자성체층의 적층 방향으로, 코일 패턴의 제2 단부의 적층체 저면측의 면으로부터 적층체의 저면까지 연장되는 절연체부가 형성된다. 이에 의해, 보다 우수한 절연성과 내전압 특성을 달성할 수 있다.

이와 같이 형성된 적층형 전자 부품은, 인덕턴스가 1μH, 직류 저항값(Rdc)이 205mΩ, 인덕터의 직류 중첩 특성을 측정하여, 무부하 시의 인덕턴스보다 -30%의 인덕턴스가 될 때의 전류값인 정격 전류(Isat)가 1.64A로 되었다. 이것은, 도 3, 도 4에 나타내는 종래의 적층형 전자 부품의 것이 각각 1.03μH, 212mΩ, 1.58A, 도 5, 도 6에 나타내는 종래의 적층형 전자 부품의 것이 각각 1.03μH, 205mΩ, 1.60A이므로, 본 발명의 적층형 전자 부품은, 종래의 적층형 전자 부품과 비교하여, 직류 중첩 특성이 우수하고, 높은 절연성과 내전압 특성을 갖고 있다.

또한, 인덕턴스와 직류 중첩 특성은 LCR 미터 4285A를, 직류 저항값은 밀리 옴 미터 4338B를 사용하여 측정하였다.

도 3은 본 발명의 적층형 전자 부품의 제2 실시예를 도시하는 분해 사시도이다. 제2 실시예에서는, 절연체부가 적층형 전자 부품의 저면측에 부분적으로 형성된다. 이에 의해, 보다 우수한 직류 중첩 특성과, 보다 우수한 절연성과 내전압 특성을 달성할 수 있다.

자성체층(31A)은, 직사각형의 시트 형상으로 형성되고, 후술하는 코일 패턴의 2개의 인출단에 대응하는 위치에 각각 관통 구멍이 형성된다. 즉, 2개의 인출단 중, 적층체의 저면으로부터 거리가 가까운 제1 단부에 대응하는 위치에 제1 관통 구멍이 형성되고, 적층체의 저면으로부터 거리가 먼 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성된다. 또한, 후술하는 도체 패턴(32A)과 대응하여, 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성된다. 자성체층(31A)의 코일 패턴의 인출단에 대응하는 위치의 관통 구멍(제1 관통 구멍 및 제2 관통 구멍)에는 자성체층(31A)과 동일한 두께의 도체(33, 34A)가 형성된다. 도체(33, 34A)는, 도체 패턴을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한, 제3 관통 구멍에는 절연체부(37A)가 형성된다. 절연체부(37A)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(31A)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(31B)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 후술하는 도체 패턴(32A)의 제2 관통 구멍에 근접하는 부분과 제2 관통 구멍 사이에 제3 관통 구멍이 형성된다. 자성체층(31B)의 제2 관통 구멍에는 자성체층(31B)과 동일한 두께의 도체(34B)가 형성된다. 도체(34B)는, 도체 패턴(32A)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(31B)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(31B)의 상면에는, 도체 패턴(32A)이 형성된다. 이 도체 패턴(32A)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(31B)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체(33)에 접속된다. 또한, 제3 관통 구멍에는, 자성체층(31B)의 두께와 도체 패턴(32A)의 두께를 합계한 두께의 절연체부(37B)가 형성된다. 절연체부(37B)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(31B)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(31C)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(32A)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(31C)의 제2 관통 구멍에는 자성체층(31C)과 동일한 두께의 도체(34C)가 형성된다. 도체(34C)는, 후술하는 도체 패턴(32B)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(31C)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(31C)의 상면에는, 도체 패턴(32B)이 형성된다. 이 도체 패턴(32B)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(31C)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(32A)의 타단부에 접속된다.

자성체층(31D)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(32B)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(31D)의 제2 관통 구멍에는 자성체층(31D)과 동일한 두께의 도체(34D)가 형성된다. 도체(34D)는, 후술하는 도체 패턴(32C)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(31D)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(31D)의 상면에는, 도체 패턴(32C)이 형성된다. 이 도체 패턴(32C)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(31D)에 형성된 관통 구멍 내의 도체를 개재해서 도체 패턴(32B)의 타단부에 접속된다.

자성체층(31E)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(32C)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(31E)의 제2 관통 구멍에는 자성체층(31E)과 동일한 두께의 도체(34E)가 형성된다. 도체(34E)는, 후술하는 도체 패턴(32D)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(31E)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(31E)의 상면에는, 도체 패턴(32D)이 형성된다. 이 도체 패턴(32D)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(31E)에 형성된 관통 구멍 내의 도체를 개재해서 도체 패턴(32C)의 타단부에 접속된다.

자성체층(31F)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(32D)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(31F)의 제1 관통 구멍 및 제2 관통 구멍에는 자성체층(31F)과 동일한 두께의 도체가 각각 형성된다. 도체는, 후술하는 도체 패턴(32E)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 이 자성체층(31F)의 상면에는, 도체 패턴(32E)이 형성된다. 이 도체 패턴(32E)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(31F)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(32D)의 타단부에 접속되고, 타단부가 자성체층(31F)에 형성된 제2 관통 구멍 내의 도체를 개재해서 도체(34E)에 접속된다.

이 도체 패턴(32E)이 형성된 자성체층(31F) 상에는 도체 패턴을 보호하기 위한 자성체층(31G)이 형성된다.

이와 같이, 자성체층간의 도체 패턴(32A 내지 32E)을 나선 형상으로 접속함으로써 적층체 내에 코일 패턴이 형성된다. 이 적층체(30)에서는, 코일 패턴의 제1 단부 및 제2 단부가 접속된 각각의 도체 표면의 일부가 저면에 노출된다. 이때, 코일 패턴의 제2 단부에 접속된 도체는, 적층체(30)의 저면과 제2 단부 사이에 있어서 자성체층의 적층 방향으로 연장된다. 또한, 이 적층체(30)는, 도 2에 나타내는 바와 같이, 저면에 1쌍의 외부 단자(15, 16)가 형성되고, 코일 패턴의 2개의 인출단(제1 단부 및 제2 단부)이 각각 도체를 개재해서 접속됨으로써 1쌍의 외부 단자(15, 16) 사이에 코일이 접속된다.

또한, 이 적층체(30) 내에서, 제2 단부에 접속된 도체와, 코일 패턴 사이에 있어서, 자성체층의 적층 방향으로, 적층체(30)의 저면으로부터 코일 패턴의 1층째까지, 즉, 코일 패턴의 제1 단부를 갖는 도체 패턴(32A)의 적층체의 저면측과는 반대측의 면으로부터 적층체의 저면까지 연장되는 절연체부가 형성된다.

도 4는 본 발명의 적층형 전자 부품의 제3 실시예를 도시하는 분해 사시도이다. 제3 실시예에서는, 절연체부가 코일과 외부 단자 사이에 형성된다. 이에 의해, 보다 우수한 직류 중첩 특성과, 보다 우수한 절연성과 내전압 특성을 달성할 수 있다.

자성체층(41A)은, 직사각형의 시트 형상으로 형성되고, 후술하는 코일 패턴의 2개의 인출단에 대응하는 위치에 각각 관통 구멍이 형성된다. 즉, 2개의 인출단 중, 적층체의 저면으로부터 거리가 가까운 제1 단부에 대응하는 위치에 제1 관통 구멍이 형성되고, 적층체의 저면으로부터 거리가 먼 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성된다. 제1 관통 구멍 내에는 도체(43)가, 제2 관통 구멍 내에는 도체(44A)가, 자성체층(41A)과 동일한 두께로 각각 형성된다. 도체(43, 34A)는, 도체 패턴을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한, 이 자성체층(41A)에는, 적어도 후술하는 도체 패턴(42A)과 후술하는 외부 단자가 대향하는 위치에 제3 관통 구멍이 형성된다. 이 제3 관통 구멍 내에 절연체부(47)가 형성된다. 절연체부(47)는, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것이 사용되고, 특히, 자성체층(41A)을 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용된다.

자성체층(41B)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체(43)에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(41B)의 제2 관통 구멍에는 자성체층(41A)과 동일한 두께의 도체(44B)가 형성된다. 도체(44B)는, 후술하는 도체 패턴(42A)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(41B)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(41B)의 상면에는, 도체 패턴(42A)이 형성된다. 이 도체 패턴(42A)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(41B)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체(43)에 접속된다.

자성체층(41C)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(42A)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(41C)의 제2 관통 구멍에는 자성체층(41C)과 동일한 두께의 도체(44C)가 형성된다. 도체(44C)는, 후술하는 도체 패턴(42B)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(41C)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(41C)의 상면에는, 도체 패턴(42B)이 형성된다. 이 도체 패턴(42B)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(41C)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(42A)의 타단부에 접속된다.

자성체층(41D)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(42B)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(41D)의 제2 관통 구멍에는 자성체층(41D)과 동일한 두께의 도체(44D)가 형성된다. 도체(44D)는, 후술하는 도체 패턴(42C)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(41D)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(41D)의 상면에는, 도체 패턴(42C)이 형성된다. 이 도체 패턴(42C)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(41D)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(42B)의 타단부에 접속된다.

자성체층(41E)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 관통 구멍이 형성되고, 도체 패턴(42C)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(41E)의 제2 관통 구멍에는 자성체층(41E)과 동일한 두께의 도체(44E)가 형성된다. 도체(44E)는, 후술하는 도체 패턴(42C)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 또한 자성체층(41E)의 제1 관통 구멍에도 마찬가지로 도체가 형성된다(도시하지 않음). 이 자성체층(41E)의 상면에는, 도체 패턴(42D)이 형성된다. 이 도체 패턴(42D)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(41E)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(42C)의 타단부에 접속된다.

자성체층(41F)은, 직사각형의 시트 형상으로 형성되고, 코일 패턴의 제2 단부에 대응하는 위치에 제2 관통 구멍이 형성되고, 도체 패턴(42D)의 타단부에 대응하는 위치에 제1 관통 구멍이 형성된다. 자성체층(41F)의 제1 관통 구멍 및 제2 관통 구멍에는 자성체층(41F)과 동일한 두께의 도체가 형성된다. 도체는, 후술하는 도체 패턴(42E)을 형성하는 재질과 동일한 재질을 사용해서 인쇄에 의해 형성된다. 이 자성체층(41F)의 상면에는, 도체 패턴(42E)이 형성된다. 이 도체 패턴(42E)은, 1턴 미만 분이 형성되고, 일단부가 자성체층(41F)에 형성된 제1 관통 구멍 내의 도체를 개재해서 도체 패턴(42D)의 타단부에 접속되고, 타단부가 자성체층(41F)에 형성된 제2 관통 구멍 내의 도체를 개재해서 도체(44E)에 접속된다.

이 도체 패턴(42E)이 형성된 자성체층(41F) 상에는 도체 패턴을 보호하기 위한 자성체층(41G)이 형성된다.

이와 같이, 자성체층간의 도체 패턴(42A 내지 42E)을 나선 형상으로 접속함으로써 적층체 내에 코일 패턴이 형성된다. 이 적층체(40)에서는, 코일 패턴의 제1 단부 및 제2 단부가 접속된 각각의 도체 표면의 일부가 저면에 노출한다. 이때, 코일 패턴의 제2 단부에 접속된 도체는, 적층체(40)의 저면과 제2 단부 사이에 있어서 자성체층의 적층 방향으로 연장된다. 또한, 이 적층체(30)은, 도 2에 나타내는 바와 같이, 저면에 1쌍의 외부 단자(15, 16)가 형성되고, 코일 패턴의 2개의 인출단(제1 단부 및 제2 단부)이 각각 도체를 개재해서 접속됨으로써 1쌍의 외부 단자(15, 16) 사이에 코일이 접속된다.

또한, 이 적층체(40) 내에서, 코일 패턴과 외부 단자 사이에 절연체부가 형성된다.

이상, 본 발명의 적층형 전자 부품의 실시예를 설명했지만, 본 발명은 이 실시예에 한정되는 것은 아니다. 예를 들어, 실시예에 있어서, 외부 단자는, 적층체의 저면에 있어서 측면측에서 보이도록 형성한 경우를 설명했지만, 측면에서 보이지 않도록 적층체의 저면에 있어서 측면에 접하는 변으로부터 이격해서 형성되어도 된다. 또한, 실시예에 있어서, 적층체의 저면에, 유리, 유리 세라믹스 등의 유전체, 페라이트 등의 자성체, 비자성체 등의 절연성을 갖는 것을 사용해서 절연체층이 형성되고, 절연체층 상에 외부 단자가 형성되어도 된다. 이 경우, 절연체층은, 적층체를 구성하는 재료보다도 체적 저항률, 내전압이 높은 것이 사용되면 된다.

또한, 제1 실시예에 있어서, 절연체부는, 코일 패턴의 적층체 저면으로부터 거리가 먼 인출단의 적층체 저면측에 접하고, 적층체의 저면까지 연장되는 경우를 설명했지만, 코일 패턴의 적층체 저면으로부터 거리가 먼 인출단과 외부 단자를 접속하는 도체와, 코일 패턴간에 배치되어 있으면 되고, 코일 패턴의 적층체 저면으로부터 거리가 먼 인출단에 접해서 코일 패턴의 적층체 저면으로부터 거리가 먼 인출단측에 형성하거나, 코일 패턴의 적층체 저면으로부터 거리가 먼 인출단과 적층체 저면 사이에 부분적으로 형성하거나, 전위차가 큰 부분에 따라서 그 위치, 형상, 크기 등을 바꿀 수 있다.

또한, 제2 실시예에 있어서, 절연체부는, 코일 패턴의 적층체 저면으로부터 거리가 먼 인출단과 외부 단자를 접속하는 도체와, 코일 패턴 사이에서, 적층체의 저면으로부터 코일 패턴의 1층째까지 형성한 경우를 나타냈지만, 코일 패턴의 적층체 저면측 부분에 형성되어 있으면 좋고, 전위차가 큰 부분에 따라, 적층체의 저면으로부터 코일 패턴의 2층째, 3층째 등 임의의 높이까지 형성해도 된다.

또한, 제3 실시예에 있어서, 절연체부는, 도체 패턴의 타단부측에 있어서, 도체 패턴의 형상과 동일하게 형성한 경우를 나타냈지만, 전위차가 큰 부분에 따라서 그 위치, 형상, 크기 등을 바꿀 수 있다.

10 : 적층체
11A 내지 11G : 자성체층
12A 내지 12E : 도체 패턴

Claims (6)

1. 복수의 자성체층과 도체 패턴이 교대로 적층되어 이루어지는 적층체 내에, 자성체층을 개재하여 인접하는 도체 패턴이 전기적으로 접속되어 코일이 형성된 적층형 전자 부품이며,
   상기 자성체층은, 금속 자성체를 포함하고,
   상기 코일은, 상기 적층체의 저면으로부터 거리가 가까운 제1 단부와, 상기 적층체의 저면으로부터 거리가 먼 제2 단부를 갖고,
   상기 제1 단부는, 상기 적층체의 저면 상에 배치되는 제1 외부 단자에 전기적으로 접속되고,
   상기 제2 단부는, 상기 적층체의 저면 상에 배치되는 제2 외부 단자에 상기 적층체의 적층 방향으로 연장되는 도체를 개재해서 전기적으로 접속되고,
   절연체부가, 상기 도체와 상기 코일 사이에 배치되는 것을 특징으로 하는 적층형 전자 부품.
2. 제1항에 있어서,
   상기 절연체부는, 상기 제2 단부의 상기 적층체의 저면측의 면에 접해서 배치되는 적층형 전자 부품.
3. 제1항에 있어서,
   상기 절연체부는, 상기 제2 단부의 상기 적층체의 저면측의 면에 접하고, 상기 적층체의 적층 방향으로 상기 적층체의 저면까지 연장해서 배치되는 적층형 전자 부품.
4. 제1항에 있어서,
   상기 절연체부는, 상기 적층체 내에서 상기 적층체 저면에 가장 가까운 도체 패턴측에 배치된 적층형 전자 부품.
5. 제1항 내지 제4항 중 어느 한 항에 있어서,
   절연체층이 상기 적층체의 저면에 접해서 배치되고, 상기 절연체층 상에 상기 제1 외부 단자 및 제2 외부 단자 중 적어도 한쪽이 배치되는 적층형 전자 부품.
6. 복수의 자성체층과 도체 패턴이 교대로 적층되어 이루어지는 적층체 내에, 자성체층을 개재하여 인접하는 도체 패턴이 전기적으로 접속되어 코일이 형성된 적층형 전자 부품이며,
   상기 자성체층은, 금속 자성체를 포함하고,
   상기 코일은, 상기 적층체의 저면으로부터 거리가 가까운 제1 단부와, 상기 적층체의 저면으로부터 거리가 먼 제2 단부를 갖고,
   상기 제1 단부는, 상기 적층체의 저면 상에 배치되는 제1 외부 단자에 전기적으로 접속되고,
   상기 제2 단부는, 상기 적층체의 저면 상에 배치되는 제2 외부 단자에 전기적으로 접속되고,
   절연체부가, 상기 제1 단부를 갖는 도체 패턴과, 상기 제1 외부 단자 및 제2 외부 단자 중 적어도 한쪽과의 사이에 배치되는 것을 특징으로 하는 적층형 전자 부품.

Images