KR101902160B1 - 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치 - Google Patents

기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101902160B1
KR101902160B1 KR1020187018201A KR20187018201A KR101902160B1 KR 101902160 B1 KR101902160 B1 KR 101902160B1 KR 1020187018201 A KR1020187018201 A KR 1020187018201A KR 20187018201 A KR20187018201 A KR 20187018201A KR 101902160 B1 KR101902160 B1 KR 101902160B1
Authority
KR
South Korea
Prior art keywords
substrate
processing
schedule
block
unit
Prior art date
Application number
KR1020187018201A
Other languages
English (en)
Other versions
KR20180074819A (ko
Inventor
사토시 야마나카
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20180074819A publication Critical patent/KR20180074819A/ko
Application granted granted Critical
Publication of KR101902160B1 publication Critical patent/KR101902160B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4188—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by CIM planning or realisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H43/00—Time or time-programme switches providing a choice of time-intervals for executing one or more switching actions and automatically terminating their operations after the programme is completed
    • H01H43/02—Details
    • H01H43/04—Means for time setting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H43/00—Time or time-programme switches providing a choice of time-intervals for executing one or more switching actions and automatically terminating their operations after the programme is completed
    • H01H43/10—Time or time-programme switches providing a choice of time-intervals for executing one or more switching actions and automatically terminating their operations after the programme is completed with timing of actuation of contacts due to a part rotating at substantially constant speed
    • H01H43/16—Time or time-programme switches providing a choice of time-intervals for executing one or more switching actions and automatically terminating their operations after the programme is completed with timing of actuation of contacts due to a part rotating at substantially constant speed stopping automatically after a predetermined plurality of cycles of operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • General Factory Administration (AREA)

Abstract

이 기판 처리 방법은, 기판을 1 장씩 처리하는 적어도 1 개의 매엽식 처리 유닛과, 상기 처리 유닛을 제어하기 위한 제어부를 갖는 기판 처리 장치의 동작을 시계열에 따라 규정하기 위한 스케줄을, 상기 기판 처리 장치에 구비된 스케줄 작성부가 작성하기 위한 방법으로서, 각 기판에 대한 상기 기판 처리 장치의 동작의 내용을 규정하는 복수의 블록을 시계열에 따라 배치함으로써, 그 기판의 스케줄을 작성하는 스케줄 작성 공정을 포함하고, 상기 스케줄 작성 공정은, 복수장의 기판의 스케줄 작성에 관계되고, 상기 제어부에 높은 제어 부하를 적어도 일시적으로 발생시키는 동작인 고부하 동작에 대응하는 블록을, 당해 제어부에 높은 제어 부하가 발생하는 시간대인 고부하 시간대가 집중되지 않도록 시간축상에 배치하는 고부하 회피 배치 공정을 포함한다.

Description

기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치{SCHEDULE PREPARATION METHOD FOR SUBSTRATE PROCESSING DEVICE AND SUBSTRATE PROCESSING DEVICE}
본 발명은, 기판 처리 장치의 동작을 시계열에 따라 규정하는 스케줄을 작성하기 위한 방법 및 기판 처리 장치에 관한 것이다. 기판 처리 장치에 의한 처리 대상이 되는 기판의 예에는, 반도체 웨이퍼, 액정 표시 장치용 기판, 플라즈마 디스플레이용 기판, FED (Field Emission Display) 용 기판, 광 디스크용 기판, 자기 디스크용 기판, 광 자기 디스크용 기판, 포토마스크용 기판, 세라믹 기판, 태양전지용 기판 등이 포함된다.
반도체 장치나 액정 표시 장치 등의 제조 공정에서는, 반도체 웨이퍼나 액정 표시 장치용 유리 기판 등의 기판을 1 장씩 처리하는 매엽식 기판 처리 장치나, 복수장의 기판으로 구성되는 로트를 일괄적으로 처리하는 배치식 기판 처리 장치가 사용된다. 특허문헌 1 에는, 매엽식 기판 처리 장치의 동작을 시계열에 따라 규정하는 스케줄을 작성하는 방법이 개시되어 있다.
일본 공개특허공보 2013-77796호
매엽식 기판 처리 장치는, 예를 들어 복수의 처리 유닛을 구비하고 있다. 기판 처리 장치에 구비되어 있는 제어부는, 작성된 스케줄에 따라 각 처리 유닛의 동작 (처리) 을 실시한다. 각 처리 유닛에서 실시되는 여러 가지 동작 중 기판 처리 공정이나 전준비 (前準備) 공정의 개시 시에는, 처리 내용 데이터의 송수신이나 처리 내용 데이터의 판독 입력이나 데이터 해석 때문에, 제어부의 제어 부하 (CPU 부하나 통신 처리 부하) 가 높아질 우려가 있다. 따라서, 복수의 처리 유닛끼리에서 기판 처리 공정 등을 동시에 개시시키는 경우, 처리 내용 데이터를 동시에 송신하기 때문에, 제어부에 제어 부하가 집중되어 데이터 처리를 원활하게 실시할 수 없게 되고, 그 결과 어느 처리 유닛에 있어서, 기판 처리 공정, 전준비 공정 등의 개시가 지연될 우려가 있다. 그 때문에, 각 처리 유닛에서의 기판 처리의 균일성을 보증할 수 없어, 기판의 처리 결과에 문제가 발생할 우려가 있다. 예를 들어, 처리 유닛에 반입되고 나서 기판 처리를 개시하기까지의 시간이 불규칙하면, 기판이 처리 유닛 내의 미스트에 노출되는 시간이 불균일해진다. 미스트는 기판의 표면 상태에 영향을 주는 경우가 있기 때문에, 기판 처리를 개시하기까지의 시간은 기판 간에 균일하게 되는 것이 바람직하다. 또, 기판 처리가 종료된 기판을 처리 유닛으로부터 반출하기까지의 시간이 불규칙하면, 다음의 처리 유닛에서 기판 처리를 개시 가능하게 되기까지의 시간이 불균일해져, 앞의 기판 처리 효과를 다음의 기판 처리에 대해 안정적으로 미칠 수 없게 될 우려가 있다.
이와 같은 현상이 발생하면, 각 기판에 대해 동일한 레시피를 적용해도 동일한 기판 처리 효과를 얻을 수 없게 될 우려가 있다.
처리 개시의 지연을 방지하기 위한 방책으로서, 제어부의 처리 성능을 향상시키거나, 제어부의 대수를 늘리거나 하는 것이 생각되지만, 이들 방책에서는, 새로운 제어부의 설치에 의해 비용 상승이 될 우려가 있다. 또, 그뿐만 아니라 소비 전력의 상승이나, 기판 처리 장치의 구성의 복잡화를 초래할 우려도 있다. 그 때문에, 본원 발명자는, 스케줄의 작성을 연구하여 제어부에서의 데이터 처리의 효율화를 도모함으로써, 제어부에서의 제어 부하 집중을 회피시키는 것을 검토하고 있다.
그래서, 본 발명의 목적의 하나는, 제어부에서의 데이터 처리의 효율화가 도모된 스케줄을 작성할 수 있는 스케줄 작성 방법을 제공하는 것이다.
또, 본 발명의 다른 목적은, 제어부에서의 데이터 처리의 효율화를 도모하면서 기판을 처리할 수 있는 기판 처리 장치를 제공하는 것이다.
본 발명은, 기판을 1 장씩 처리하는 적어도 1 개의 매엽식 처리 유닛과, 상기 처리 유닛을 제어하기 위한 제어부를 갖는 기판 처리 장치의 동작을 시계열에 따라 규정하기 위한 스케줄을, 상기 기판 처리 장치에 구비된 스케줄 작성부가 작성하기 위한 방법으로서, 각 기판에 대한 상기 기판 처리 장치의 동작의 내용을 규정하는 복수의 블록을 시계열에 따라 배치함으로써, 그 기판의 스케줄을 작성하는 스케줄 작성 공정을 포함하고, 상기 스케줄 작성 공정은, 복수장의 기판의 스케줄 작성에 관한 것이고, 상기 제어부에 높은 제어 부하를 적어도 일시적으로 발생시키는 동작인 고부하 동작에 대응하는 블록을, 당해 제어부에 높은 제어 부하가 발생하는 시간대인 고부하 시간대가 집중되지 않도록 시간축상에 배치하는 고부하 회피 배치 공정을 포함하는, 스케줄 작성 방법을 제공한다.
이 방법에 의하면, 스케줄 작성부는, 각 기판에 대한 처리 내용을 규정하는 복수의 블록을 시계열에 따라 배치함으로써 당해 기판의 스케줄을 작성하고, 이 기판의 스케줄을, 처리 대상이 되는 기판 장수만큼 작성한다. 이때, 고부하 동작에 대응하는 블록을, 그 고부하 시간대가 집중되지 않도록 시간축상에 배치한다. 이렇게 하여 작성된 스케줄에서는, 제어부에서의 제어 부하의 집중이 회피되어 있다. 이로써, 제어부에서의 데이터 처리의 효율화가 도모된 스케줄을 작성할 수 있는 스케줄 작성 방법을 제공할 수 있다.
본 발명의 일 실시형태에서는, 상기 고부하 동작에 대응하는 블록에는, 상기 고부하 시간대에 대응하는 부분에 고부하 정보가 부가되어 있고, 상기 고부하 회피 배치 공정은, 복수장의 기판의 스케줄 작성에 관한 것이고, 동일한 시간대에 소정수 이상의 상기 고부하 정보가 할당되지 않도록 당해 고부하 동작에 대응하는 블록을 배치한다.
이 방법에 의하면, 스케줄 작성부는, 고부하 동작에 대응하는 블록을, 동일한 시간대에 소정수 이상의 고부하 정보가 할당되지 않도록 배치한다. 이로써, 고부하 동작에 대응하는 블록을, 그 고부하 시간대가 집중되지 않도록, 확실 및 간단하게 배치할 수 있다.
상기 고부하 시간대는, 상기 고부하 동작의 개시 시여도 된다.
이 방법에 의하면, 각 리소스의 동작 개시 시에는, 제어부에서의 처리 데이터의 송수신이나 당해 처리 데이터의 데이터 해석을 위해서, 제어부의 제어 부하가 높아지는 경우가 있다. 즉, 고부하 동작의 개시 시가 고부하 시간대가 된다.
만일, 복수장의 기판의 스케줄에 있어서, 고부하 동작에 대응하는 블록끼리를, 당해 고부하 동작이 동시에 개시되도록 시간축상에 배치하면, 당해 고부하 동작의 개시 시에, 제어부의 제어 부하가 집중되어 제어부에서 데이터 처리를 원활하게 실시할 수 없을 우려가 있다. 그 결과, 어느 리소스의 동작 개시가 지연될 우려가 있다.
이것에 대해, 이 방법에서는, 스케줄 작성부는, 고부하 동작에 대응하는 블록을, 대응하는 고부하 동작의 개시 시가 동일 시기에 집중되지 않도록 시간축상에 배치한다. 따라서, 제어부에서의 제어 부하의 집중이 회피되는 결과, 제어부에서의 데이터 처리의 효율화가 도모된 스케줄을 작성할 수 있고, 따라서 리소스의 동작 개시 지연을 확실하게 방지할 수 있다.
상기 고부하 동작은, 상기 처리 유닛이 기판을 처리하는 기판 처리 공정, 상기 처리 유닛이 상기 기판 처리 공정의 준비를 실시하는 예비 처리 공정, 상기 처리 유닛이 당해 처리 유닛 내로 기판을 반입하기 위한 동작을 실시하는 반입 전처리 공정, 및 상기 처리 유닛으로부터의 기판의 회수에 앞서 기판에 소정의 처리를 실시하는 기판 회수 공정 중 적어도 하나를 포함하고 있어도 된다.
상기 기판 처리 장치에서는, 프로세스 잡이 공통되는 복수장의 기판 중 소정의 제 1 기판의 스케줄 작성 종료 후, 상기 복수장의 기판 중 처리 순서가 상기 제 1 기판보다 후인 제 2 기판의 스케줄 작성이 끝나있지 않은 상태에서, 작성이 완료된 스케줄의 실행이 개시되도록 되어 있어도 된다. 이 경우, 상기 방법은, 상기 작성이 완료된 스케줄의 실행 개시 후에 있어서, 당해 작성이 완료된 스케줄 중 미실행 부분을 변경하는 스케줄 변경 공정을 추가로 포함하고 있어도 된다.
이 방법에 의하면, 프로세스 잡이 공통되는 복수장의 기판 중 어느 기판의 스케줄 작성이 종료하면, 다른 기판의 스케줄 작성이 미종료라도 작성한 스케줄의 실행을 개시한다.
예를 들어, 특허문헌 1 에 기재된 바와 같이, 프로세스 잡이 공통되는 모든 기판의 스케줄 작성이 종료한 후에 기판 처리 장치의 동작을 개시시키도록 하는 경우, 방대한 양의 데이터를 기판 처리 장치에 기억시킬 필요가 있다.
이것에 대해, 이 방법에서는, 적어도 실행 대상의 기판의 스케줄을 기억해 두면 충분하고, 이로써 기판 처리 장치에 기억시켜야 할 스케줄의 데이터량의 저감을 도모할 수 있다.
또, 작성이 완료된 스케줄 중 미실행 부분을 당해 스케줄의 개시 후에 변경하므로, 기판 처리 장치의 실제 동작 상황 (기판 처리 상황) 에 따라 스케줄의 내용을 변경할 수 있다. 이로써, 실제 동작 상황에 따른 유연한 스케줄을 작성할 수 있다.
상기 스케줄 변경 공정은, 상기 스케줄의 실행 개시 후에 있어서, 상기 작성이 완료된 스케줄 중 미실행의 블록을 삭제하는 공정과, 삭제한 블록을, 상기 제 2 기판에 대한 블록의 배치와 병행하여, 시계열에 따라 재배치하는 재배치 공정을 포함하고 있어도 된다.
이 방법에 의하면, 제 2 기판에 관한 블록의 배치와 병행하여, 작성이 완료된 스케줄로부터 삭제한 미실행의 블록을, 시계열에 따라 재배치한다. 삭제한 블록의 재배치 및 제 2 기판에 관한 블록의 배치는, 복수장의 기판 상호 간의 간섭이 발생하지 않고, 또한 효율적으로 리소스 (처리 유닛 등) 를 가동시켜 복수장의 기판에 대한 처리가 실시되도록, 시계열에 따라 실시된다. 삭제한 블록 및 제 2 기판에 관한 블록의 배치 위치를 보다 세심하게 결정할 수 있으므로, 리소스의 가동률을 높일 수 있고, 이로써 기판 처리 장치의 생산성을 향상시킬 수 있다.
또, 본 발명은, 기판을 1 장씩 처리하는 적어도 1 개의 매엽식 처리 유닛과, 상기 처리 유닛을 제어하기 위한 제어부와, 상기 처리 유닛을 포함하는 리소스의 동작을, 시계열에 따라 규정하기 위한 스케줄을 작성하기 위한 스케줄 작성부를 포함하고, 상기 스케줄 작성 방법에 의해 상기 스케줄 작성부가 작성한 스케줄에 따라, 상기 제어부는 상기 리소스를 제어하는, 기판 처리 장치를 제공한다.
이 구성에 의하면, 스케줄 작성부는, 각 기판에 대한 처리 내용을 규정하는 복수의 블록을 시계열에 따라 배치함으로써 당해 기판의 스케줄을 작성하고, 이 기판의 스케줄을, 처리 대상이 되는 기판 장수만큼 작성한다. 이때, 고부하 동작에 대응하는 블록을, 그 고부하 시간대가 집중되지 않도록 시간축상에 배치한다. 이렇게 하여 작성된 스케줄에서는, 제어부에서의 제어 부하의 집중이 회피되어 있다. 이 스케줄에 따라 제어부가 리소스를 제어하므로, 제어부에서의 데이터 처리의 효율화를 도모하면서 기판을 처리할 수 있는 기판 처리 장치를 제공할 수 있다.
상기 제어부는, 프로세스 잡이 공통되는 복수장의 기판 중 소정의 제 1 기판의 스케줄 작성의 종료 후, 상기 복수장의 기판 중 처리 순서가 상기 제 1 기판보다 후인 제 2 기판의 스케줄 작성이 끝나있지 않은 상태에서, 작성이 완료된 스케줄의 실행을 개시해도 된다.
이 구성에 의하면, 어느 기판의 스케줄 작성이 종료하면, 다른 기판의 스케줄 작성이 미종료라도, 작성한 스케줄의 실행을 개시한다. 따라서, 기판 처리 장치에 기억시키는 스케줄의 데이터량 저감을 도모할 수 있다.
본 발명에 있어서의 전술한, 또는 또 다른 목적, 특징 및 효과는, 첨부 도면을 참조하여 다음에 서술하는 실시형태의 설명에 의해 명확하게 된다.
도 1 은 본 발명의 일 실시형태에 관련된 기판 처리 장치의 레이아웃을 나타내는 도해적인 평면도이다.
도 2 는 상기 기판 처리 장치의 도해적인 측면도이다.
도 3a 는 상기 기판 처리 장치에 구비된 처리 유닛의 내부를 수평 방향으로 본 모식도이다.
도 3b 는 상기 기판 처리 장치의 전기적 구성을 설명하기 위한 블록도이다.
도 4a 는 본 발명의 일 실시형태를 설명하기 위한 플로우 차트이고, 스케줄링 기능부에 의한 처리예가 나타나 있다.
도 4b 는 본 발명의 일 실시형태를 설명하기 위한 플로우 차트이고, 스케줄링 기능부에 의한 처리예가 나타나 있다.
도 4c 는 본 발명의 일 실시형태를 설명하기 위한 플로우 차트이고, 스케줄링 기능부에 의한 처리예가 나타나 있다.
도 4d 는 본 발명의 일 실시형태를 설명하기 위한 플로우 차트이고, 스케줄링 기능부에 의한 처리예가 나타나 있다.
도 5 는 본 발명의 일 실시형태를 설명하기 위한 플로우 차트이고, 스케줄링 기능부에 의한 처리예가 나타나 있다.
도 6 은 임시 타임 테이블의 일례를 나타낸다.
도 7 은 임시 타임 테이블 작성 처리의 흐름을 나타내는 플로우 차트이다.
도 8 은 블록의 배치 위치 검색 처리의 흐름을 나타내는 플로우 차트이다.
도 9 는 스케줄 작성의 일례를 나타낸다.
도 10 은 스케줄 작성의 일례를 나타낸다.
도 11 은 스케줄 작성의 일례를 나타낸다.
도 12 는 스케줄 작성의 일례를 나타낸다.
도 13 은 스케줄 작성의 일례를 나타낸다.
도 14 는 스케줄 작성의 일례를 나타낸다.
도 15 는 스케줄 작성의 일례를 나타낸다.
도 16 은 스케줄 작성의 일례를 나타낸다.
도 17 은 스케줄 작성의 일례를 나타낸다.
도 18 은 스케줄 작성의 일례를 나타낸다.
도 19 는 스케줄 작성의 일례를 나타낸다.
도 20 은 스케줄 작성의 일례를 나타낸다.
도 21 은 스케줄 작성의 일례를 나타낸다.
도 22 는 스케줄 작성의 일례를 나타낸다.
도 23 은 스케줄 작성의 일례를 나타낸다.
도 24 는 스케줄링 기능부에 의해 작성되는, 복수장의 기판의 스케줄의 전체를 나타낸다.
도 25a 는 스케줄 작성의 제 1 변형예를 나타낸다.
도 25b 는 기판 처리를 개시하기까지의 데이터 플로우를 나타낸다.
도 26 은 스케줄 작성의 제 2 변형예를 나타낸다.
도 27 은 스케줄 작성의 제 3 변형예를 나타낸다.
도 1 은, 본 발명의 일 실시형태에 관련된 기판 처리 장치 (1) 의 레이아웃을 나타내는 도해적인 평면도이고, 도 2 는, 그 도해적인 측면도이다. 도 3a 는, 기판 처리 장치 (1) 에 구비된 처리 유닛 (SPIN1 ∼ SPIN12) 의 내부를 수평 방향으로 본 모식도이다.
기판 처리 장치 (1) 는, 인덱서 섹션 (2) 과, 처리 섹션 (3) 을 포함한다. 처리 섹션 (3) 은, 인덱서 섹션 (2) 과의 사이에서 기판 (W) 을 주고받기 위한 수수 유닛 (PASS) 을 구비하고 있다. 인덱서 섹션 (2) 은, 미처리의 기판 (W) 을 수수 유닛 (PASS) 에 건네주고, 수수 유닛 (PASS) 으로부터 처리가 완료된 기판 (W) 을 받는다. 처리 섹션 (3) 은, 수수 유닛 (PASS) 으로부터 미처리의 기판 (W) 을 받고, 그 기판 (W) 에 대해 처리제 (처리액 또는 처리 가스) 를 이용한 처리, 자외선 등의 전자파를 이용한 처리, 물리 세정 처리 (브러쉬 세정, 스프레이 노즐 세정 등) 등의 각종 처리를 실시한다. 그리고, 처리 섹션 (3) 은, 처리 후의 기판 (W) 을 수수 유닛 (PASS) 에 건네준다.
인덱서 섹션 (2) 은, 복수의 스테이지 (ST1 ∼ ST4) 와, 인덱서 로봇 (IR) 을 포함한다.
스테이지 (ST1 ∼ ST4) 는, 복수장의 기판 (W)(예를 들어 반도체 웨이퍼) 을 적층 상태로 수용한 기판 수용기 (C) 를 각각 유지할 수 있는 기판 수용기 유지부이다. 기판 수용기 (C) 는, 기판 (W) 을 밀폐한 상태로 수납하는 FOUP (Front Opening Unified Pod) 여도 되고, SMIF (Standard Mechanical Inter Face) 포드, OC (Open Cassette) 등이어도 된다. 예를 들어, 기판 수용기 (C) 를 스테이지 (ST1 ∼ ST4) 에 재치 (載置) 했을 때, 기판 수용기 (C) 에서는, 수평 자세의 복수장의 기판 (W) 이 서로 간격을 두고 연직 방향으로 적층된 상태가 된다.
인덱서 로봇 (IR) 은, 예를 들어 기대부 (6) 와, 다관절 아암 (7) 과, 1 쌍의 핸드 (8A, 8B) 를 포함한다. 기대부 (6) 는, 예를 들어 당해 기판 처리 장치 (1) 의 프레임에 고정되어 있다. 다관절 아암 (7) 은, 수평면을 따라 회동 가능한 복수개의 아암부를 서로 회동 가능하게 결합시켜 구성되어 있고, 아암부의 결합 지점인 관절부에서 아암부 간의 각도를 변경함으로써 굴신하도록 구성되어 있다. 다관절 아암 (7) 의 기단부는, 기대부 (6) 에 대해, 연직축선 둘레의 회동이 가능하도록 결합되어 있다. 또한, 다관절 아암 (7) 은, 기대부 (6) 에 대해 승강 가능하게 결합되어 있다. 바꾸어 말하면, 기대부 (6) 에는, 다관절 아암 (7) 을 승강시키기 위한 승강 구동 기구, 다관절 아암 (7) 을 연직축선 둘레로 회동시키기 위한 회동 구동 기구가 내장되어 있다. 또, 다관절 아암 (7) 에는, 각 아암부를 독립적으로 회동시키기 위한 개별 회동 구동 기구가 구비되어 있다. 다관절 아암 (7) 의 선단부에, 연직축선 둘레의 개별 회동 및 수평 방향으로의 개별 진퇴가 가능하도록 핸드 (8A, 8B) 가 결합되어 있다. 다관절 아암 (7) 에는, 핸드 (8A, 8B) 를 연직축선 둘레로 개별적으로 회동시키기 위한 핸드 회동 구동 기구와, 핸드 (8A, 8B) 를 수평 방향으로 개별적으로 진퇴시키기 위한 핸드 진퇴 기구가 구비되어 있다. 핸드 (8A, 8B) 는, 예를 들어 1 장의 기판 (W) 을 각각 유지할 수 있도록 구성되어 있다. 또한, 핸드 (8A, 8B) 는 상하로 겹쳐진 상태로 배치되어 있어도 되지만, 도 1 에서는, 명료화를 위해서 핸드 (8A, 8B) 를 지면에 평행한 방향 (수평 방향) 으로 어긋나게 묘사하고 있다.
이 구성에 의해, 인덱서 로봇 (IR) 은, 어느 스테이지 (ST1 ∼ ST4) 에 유지된 기판 수용기 (C) 로부터 1 장의 미처리 기판 (W) 을 핸드 (8A) 로 반출하여 수수 유닛 (PASS) 에 건네주도록 동작한다. 또한, 인덱서 로봇 (IR) 은, 수수 유닛 (PASS) 으로부터 1 장의 처리가 완료된 기판 (W) 을 핸드 (8B) 로 받고, 어느 스테이지 (ST1 ∼ ST4) 에 유지된 기판 수용기 (C) 에 수용하도록 동작한다.
처리 섹션 (3) 은, 복수 (이 실시형태에서는 12 개) 의 처리 유닛 (SPIN1 ∼ SPIN12) 과, 주반송 로봇 (CR) 과, 전술한 수수 유닛 (PASS) 을 포함한다.
처리 유닛 (SPIN1 ∼ SPIN12) 은, 이 실시형태에서는, 입체적으로 배치되어 있다. 보다 구체적으로는, 3 층 건물 구조를 이루도록 복수의 처리 유닛 (SPIN1 ∼ SPIN12) 이 배치되어 있고, 각 층 부분에 4 개의 처리 유닛이 배치되어 있다. 즉, 1 층 부분에 4 개의 처리 유닛 (SPIN1, SPIN4, SPIN7, SPIN10) 이 배치되고, 2 층 부분에 다른 4 개의 처리 유닛 (SPIN2, SPIN5, SPIN8, SPIN11) 이 배치되고, 3 층 부분에 또 다른 처리 유닛 (SPIN3, SPIN6, SPIN9, SPIN12) 이 배치되어 있다. 더 구체적으로는, 평면으로 볼 때에 있어서 처리 섹션 (3) 의 중앙에 주반송 로봇 (CR) 이 배치되어 있고, 이 주반송 로봇 (CR) 과 인덱서 로봇 (IR) 사이에 수수 유닛 (PASS) 이 배치되어 있다. 수수 유닛 (PASS) 을 사이에 두고 대향하도록 3 개의 처리 유닛 (SPIN1 ∼ SPIN3) 을 적층한 제 1 처리 유닛군 (G1) 과, 다른 3 개의 처리 유닛 (SPIN4 ∼ SPIN6) 을 적층한 제 2 처리 유닛군 (G2) 이 배치되어 있다. 그리고, 제 1 처리 유닛군 (G1) 에 대해 인덱서 로봇 (IR) 으로부터 먼 측에 인접하도록, 3 개의 처리 유닛 (SPIN7 ∼ SPIN9) 을 적층한 제 3 처리 유닛군 (G3) 이 배치되어 있다. 마찬가지로, 제 2 처리 유닛군 (G2) 에 대해 인덱서 로봇 (IR) 으로부터 먼 측에 인접하도록, 3 개의 처리 유닛 (SPIN10 ∼ SPIN12) 을 적층한 제 4 처리 유닛군 (G4) 이 배치되어 있다. 제 1 ∼ 제 4 처리 유닛군 (G1 ∼ G4) 에 의해, 주반송 로봇 (CR) 이 둘러싸여져 있다.
주반송 로봇 (CR) 은, 예를 들어 기대부 (11) 와, 다관절 아암 (12) 과, 1 쌍의 핸드 (13A, 13B) 를 포함한다. 기대부 (11) 는, 예를 들어 당해 기판 처리 장치 (1) 의 프레임에 고정되어 있다. 다관절 아암 (12) 은, 수평면을 따라 연장된 복수개의 아암부를 서로 회동 가능하게 결합시켜 구성되어 있고, 아암부의 결합 지점인 관절부에서 아암부 간의 각도를 변경함으로써 굴신하도록 구성되어 있다. 다관절 아암 (12) 의 기단부는 기대부 (11) 에 대해, 연직축선 둘레의 회동이 가능하도록 결합되어 있다. 또한, 다관절 아암 (12) 은, 기대부 (11) 에 대해 승강 가능하게 결합되어 있다. 바꾸어 말하면, 기대부 (11) 에는, 다관절 아암 (12) 을 승강시키기 위한 승강 구동 기구, 다관절 아암 (12) 을 연직축선 둘레로 회동시키기 위한 회동 구동 기구가 내장되어 있다. 또, 다관절 아암 (12) 에는, 각 아암부를 독립적으로 회동시키기 위한 개별 회동 구동 기구가 구비되어 있다. 다관절 아암 (12) 의 선단부에, 연직축선 둘레의 개별 회동 및 수평 방향으로의 개별 진퇴가 가능하도록 핸드 (13A, 13B) 가 결합되어 있다. 다관절 아암 (12) 에는, 핸드 (13A, 13B) 를 연직축선 둘레로 개별적으로 회동시키기 위한 핸드 회동 구동 기구와, 핸드 (13A, 13B) 를 수평 방향으로 개별적으로 진퇴시키기 위한 핸드 진퇴 기구가 구비되어 있다. 핸드 (13A, 13B) 는, 예를 들어 1 장의 기판 (W) 을 각각 유지할 수 있도록 구성되어 있다. 또한, 핸드 (13A, 13B) 는 상하로 겹쳐진 상태로 배치되어 있어도 되지만, 도 1 에서는, 명료화를 위해서 핸드 (13A, 13B) 를 지면에 평행한 방향 (수평 방향) 으로 어긋나게 묘사하고 있다.
이 구성에 의해, 주반송 로봇 (CR) 은, 수수 유닛 (PASS) 으로부터 미처리의 1 장의 기판 (W) 을 핸드 (13A) 로 받고, 그 미처리의 기판 (W) 을 어느 처리 유닛 (SPIN1 ∼ SPIN12) 에 반입한다. 또, 주반송 로봇 (CR) 은, 처리 유닛 (SPIN1 ∼ SPIN12) 에서 처리된 처리가 완료된 기판 (W) 을 핸드 (13B) 로 받고, 그 기판 (W) 을 수수 유닛 (PASS) 에 건네준다.
처리 유닛 (SPIN1 ∼ SPIN12) 은, 기판 (W) 을 1 장씩 처리하는 매엽형 처리 유닛이다. 처리 유닛 (SPIN1 ∼ SPIN12) 은, 기판 (W) 의 중앙부를 통과하는 연직의 축선 둘레로 기판 (W) 을 회전시키면서, 기판 (W) 에 처리액을 공급하는 액처리 유닛이어도 되고, 처리 가스를 이용한 처리를 실시하는 가스 처리 유닛이어도 되며, 자외선 등의 전자파를 이용한 처리를 실시하는 전자파 처리 유닛이어도 되고, 물리 세정 처리 (브러쉬 세정, 스프레이 노즐 세정 등) 를 실시하는 물리 세정 처리 유닛이어도 된다. 도 3a 에는, 처리 유닛 (SPIN1 ∼ SPIN12) 이, 액처리 유닛인 예를 나타내고 있다.
도 3a 에 나타내는 바와 같이, 각 처리 유닛 (SPIN1 ∼ SPIN12) 은, 내부 공간을 갖는 상자형의 처리실 (17) 과, 처리실 (17) 내에서 1 장의 기판 (W) 을 수평 자세로 유지하여 기판 (W) 의 중앙부를 통과하는 연직의 회전축선 X1 둘레로 기판 (W) 을 회전시키는 스핀 척 (15) 과, 기판 (W) 의 회전축선 X1 둘레로 스핀 척 (15) 을 둘러싸는 통상의 처리컵 (16) 을 포함한다.
처리실 (17) 은, 상자상의 격벽 (17a) 에 의해 격벽되어 있다. 격벽 (17a) 에는, 처리실 (17) 내로 기판 (W) 을 반출입하기 위한 개구 (17b) 가 형성되어 있다. 개구 (17b) 는 셔터 (17c) 에 의해 개폐된다. 셔터 (17c) 는, 셔터 승강 기구 (도시 생략) 에 의해, 개구 (17b) 를 덮는 폐쇄 위치 (도 3a 에 2 점 쇄선으로 나타낸다) 와, 개구 (17b) 를 개방하는 개방 위치 (도 3a 에 실선으로 나타낸다) 사이에서 승강된다.
기판 (W) 의 반출입 시에는, 주반송 로봇 (CR) 이, 개구 (17b) 를 통해 처리실 (17) 내로 핸드 (13A, 13B) 를 액세스시킨다. 이로써, 스핀 척 (15) 상에 미처리의 기판 (W) 을 재치하거나, 스핀 척 (15) 으로부터 처리가 완료된 기판 (W) 을 제거하거나 할 수 있다.
도 3a 에 나타내는 바와 같이, 스핀 척 (15) 은, 수평인 자세를 이루는 원 판상의 스핀 베이스 (15a) 와, 스핀 베이스 (15a) 의 상면 외주부로부터 상방으로 돌출되는 복수의 척핀 (15b) 과, 복수의 척핀 (15b) 을 기판 (W) 의 둘레가장자리부에 누르는 척 개폐 기구와, 스핀 베이스 (15a) 의 중앙부로부터 하방으로 연장되는 회전축 (15c) 과, 회전축 (15c) 을 회전시킴으로써 복수의 척핀 (15b) 에 유지되고 있는 기판 (W) 을 회전시키는 스핀 모터 (15d) 를 포함한다. 스핀 척 (15) 은, 도 3a 에 나타내는 협지식 척에 한정하지 않고, 기판의 하면을 스핀 베이스의 상면에 흡착시킴으로써 기판을 수평인 자세로 유지하는 배큠식 척이어도 된다.
도 3a 에 나타내는 바와 같이, 처리 유닛 (SPIN1 ∼ SPIN12) 은, 스핀 척 (15) 에 유지되고 있는 기판 (W) 의 상면을 향하여 약액을 토출하는 약액 노즐 (51) 과, 약액 노즐 (51) 에 공급되는 약액을 저류하는 약액 탱크 (52) 와, 약액 탱크 (52) 내의 약액을 약액 노즐 (51) 로 유도하는 약액 배관 (53) 과, 약액 탱크 (52) 내의 약액을 약액 배관 (53) 으로 보내는 송액 장치 (54)(예를 들어, 펌프) 와, 약액 배관 (53) 의 내부를 개폐하는 약액 밸브 (55) 를 포함한다. 처리 유닛 (SPIN1 ∼ SPIN12) 은, 추가로 약액 밸브 (55) 보다 상류측 (약액 탱크 (52) 측) 에서 약액 배관 (53) 과 약액 탱크 (52) 를 접속하는 순환 배관 (56) 과, 순환 배관 (56) 의 내부를 개폐하는 순환 밸브 (57) 와, 순환 배관 (56) 을 흐르는 약액의 온도를 조절하는 온도 조절 장치 (58) 를 포함한다.
약액 밸브 (55) 및 순환 밸브 (57) 의 개폐는, 컴퓨터 (21)(도 3b 참조) 에 의해 제어된다. 약액 탱크 (52) 내의 약액이 약액 노즐 (51) 에 공급될 때에는, 약액 밸브 (55) 가 개방되고, 순환 밸브 (57) 가 폐쇄된다. 이 상태에서는, 송액 장치 (54) 에 의해 약액 탱크 (52) 로부터 약액 배관 (53) 으로 보내진 약액이, 약액 노즐 (51) 에 공급된다. 한편, 약액 노즐 (51) 에의 약액의 공급이 정지될 때에는, 약액 밸브 (55) 가 폐쇄되고, 순환 밸브 (57) 가 개방된다. 이 상태에서는, 송액 장치 (54) 에 의해 약액 탱크 (52) 로부터 약액 배관 (53) 으로 보내진 약액이, 순환 배관 (56) 을 통해서 약액 탱크 (52) 내로 돌아간다. 그 때문에, 약액 노즐 (51) 에의 약액의 공급이 정지되고 있는 공급 정지 중에는, 약액이 약액 탱크 (52), 약액 배관 (53), 및 순환 배관 (56) 에 의해 구성된 순환 경로를 계속 순환한다. 온도 조절 장치 (58) 는, 순환 배관 (56) 내를 흐르는 약액의 온도를 조절한다. 따라서, 약액 탱크 (52) 내의 약액은, 공급 정지 중에 순환 경로에서 가열되어, 실온보다 높은 온도로 유지된다.
또한, 약액 노즐 (51) 로부터 미소량의 약액을 토출하여 프리디스펜스가 실시될 수 있도록, 약액 밸브 (55) 는 개방도가 조정 가능하게 되어 있다. 또, 약액 노즐 (51) 근방에는 약액 회수 부재 (도시 생략) 가 배치되어 있고, 약액 노즐 (51) 로부터 프리디스펜스된 약액을 회수할 수 있도록 되어 있다.
또, 도 3a 에 나타내는 바와 같이, 처리 유닛 (SPIN1 ∼ SPIN12) 은, 스핀 척 (15) 에 유지되고 있는 기판 (W) 의 상면을 향하여 린스액을 토출하는 린스액 노즐 (59) 과, 린스액 공급원 (도시 생략) 으로부터의 린스액을 린스액 노즐 (59) 로 공급하는 린스액 배관 (60) 과, 린스액 배관 (60) 으로부터 린스액 노즐 (59) 로의 린스액의 공급 및 공급 정지를 전환하는 린스액 밸브 (61) 를 포함한다. 린스액으로는, DIW (탈이온수) 등이 사용된다. 약액 노즐 (51) 에 의해 기판 (W) 에 약액을 공급 후에, 린스액 노즐 (59) 로부터 린스액을 기판 (W) 에 공급함으로써, 기판 (W) 에 부착되어 있는 약액을 씻어낼 수 있다.
또한, 처리 유닛 (SPIN1 ∼ SPIN12) 은, 처리실 (17) 내의 소정 부위 (예를 들어 스핀 베이스 (15a)) 를 향하여 세정액을 토출하기 위한 세정액 노즐 (62) 과, 세정액 공급원 (도시 생략) 으로부터의 세정액을 세정액 노즐 (62) 로 공급하는 세정액 배관 (63) 과, 세정액 배관 (63) 으로부터 세정액 노즐 (62) 로의 세정액의 공급 및 공급 정지를 전환하는 세정액 밸브 (64) 를 포함한다. 세정액으로는, DIW (탈이온수) 등이 사용된다. 세정액 노즐 (62) 은, 처리실 (17) 의 내벽에 장착되어 있다. 복수의 척핀 (15b) 에 더미 기판 (도시 생략. 세정용 지그) 이나 기판 (W) 이 유지된 상태에서, 스핀 베이스 (15a) 및 척핀 (15b) 이 회전됨과 함께, 세정액 노즐 (62) 로부터 세정액이 토출된다. 세정액 노즐 (62) 로부터 토출되는 세정액이, 척핀 (15b) 에 유지되고 있는 더미 기판의 상면 또는 기판 (W) 의 상면에서 튀어올라, 처리실 (17) 내로 세정액이 비산하게 된다. 세정액을 이와 같이 비산시킴으로써, 처리실 (17) 내에 배치된 각종 부품 (척핀 (15b) 이나 처리컵 (16)) 을 세정할 수 있다.
도 3b 는, 기판 처리 장치 (1) 의 전기적 구성을 설명하기 위한 블록도이다. 기판 처리 장치 (1) 는, 처리 유닛 (SPIN1 ∼ SPIN12), 주반송 로봇 (CR) 및 인덱서 로봇을 제어하는 컴퓨터 (21) 를 포함한다.
컴퓨터 (21) 는, 메인 컨트롤러 (22) 와 서브컨트롤러 (23) 를 구비하고 있다.
메인 컨트롤러 (22) 는, 퍼스널 컴퓨터 (FA 퍼스널 컴퓨터) 의 형태를 가지고 있어도 되고, 제 1 제어부 (24) 와, 입출력부 (25) 와, 제 1 기억부 (26) 를 구비하고 있다. 제 1 제어부 (24) 는, CPU 등의 연산 유닛을 포함한다. 입출력부 (25) 는, 표시 유닛 등의 출력 기기와, 키보드, 포인팅 디바이스, 터치 패널 등의 입력 기기를 포함한다. 또한 입출력부 (25) 는, 호스트 컴퓨터 (HC) 와의 통신을 위한 통신 모듈을 포함한다. 제 1 기억부 (26) 는, 고체 메모리 디바이스, 하드 디스크 드라이브 등의 기억 장치를 포함한다.
제 1 제어부 (24) 는, 온라인 제어부 (27) 와, 장치 관리부 (28) 와, 스케줄링 기능부 (스케줄 작성부)(29) 를 포함한다. 스케줄링 기능부 (29) 는, 스케줄링 엔진 (30) 과, 처리 실행 지시부 (31) 를 포함한다. 스케줄링 엔진 (30) 은, 기판 (W) 을 기판 수용기 (C) 로부터 반출하여 처리 유닛 (SPIN1 ∼ SPIN12) 에서 처리한 후 기판 수용기 (C) 에 수용하기 위해서, 기판 처리 장치 (1) 의 리소스를 시계열에 따라 작동시키기 위한 스케줄 (계획) 을 작성한다. 스케줄링 엔진 (30) 에 의한 스케줄 작성의 결과 (스케줄링 결과 (32)) 는, 처리 실행 지시부 (31) 에 주어진다. 처리 실행 지시부 (31) 는, 주어진 스케줄에 따라 기판 처리 장치 (1) 의 리소스를 작동시키는 취지의 코맨드를, 서브컨트롤러 (23) 를 향하여 송신한다.
제 1 기억부 (26) 는, 제 1 제어부 (24) 를 스케줄링 기능부로서 작동시키기 위한 스케줄 작성 프로그램 (39) 과, 스케줄링 기능부에 의해 작성된 스케줄 데이터 (33) 를 포함하는 데이터 등을 기억하도록 구성되어 있다.
서브컨트롤러 (23) 는, 예를 들어 제어 VME (VERSA module Eurocard) 보드에 의해 구성되어 있고, 제 2 제어부 (34) 와, 제 2 기억부 (35) 와, 시리얼 통신부 (36) 를 구비하고 있다. 제 2 제어부 (34) 는, 연산 처리를 실행하는 CPU (37) 를 포함한다. 제 2 제어부 (34) 가, 특허청구범위의 「제어부」에 상당한다.
제 2 기억부 (35) 는, 기판 처리 장치 (1) 에 의한 처리 내용의 데이터인 처리 내용 데이터 (38) 를 포함하는 각종 데이터 등을 기억하도록 구성되어 있다. 처리 내용 데이터 (38) 는, 각 기판 (W) 에 부여된 프로세스 잡 부호와, 프로세스 잡 부호에 대응된 레시피를 포함한다.
레시피는, 기판 처리 내용을 정의한 데이터이고, 기판 처리 조건 및 기판 처리 순서를 포함한다. 보다 구체적으로는, 병행 처리 유닛 정보, 사용 처리액 정보, 처리 시간 정보, 후처리 실행 조건, 전준비 실행 조건 등을 포함한다.
「병행 처리 유닛 정보」는, 당해 레시피에 포함되는 기판 처리를 실행할 수 있는 처리 유닛을 지정하는 정보이고, 지정된 처리 유닛에 의한 병행 처리가 가능한 것을 나타낸다. 바꾸어 말하면, 지정 처리 유닛 중 하나를 사용할 수 없을 때에는, 그 이외의 지정 처리 유닛에 의한 대체가 가능한 것을 나타낸다. 「사용할 수 없을 때」란, 당해 처리 유닛이 다른 기판 (W) 의 처리를 위해서 사용 중일 때, 당해 처리 유닛이 고장 중일 때, 오퍼레이터가 당해 처리 유닛에서 기판 (W) 의 처리를 시키고 싶지 않다고 생각하고 있을 때 등이다.
「사용 처리액 정보」는, 당해 레시피에 포함되는 기판 처리 시에 사용되는 처리액 (각종 약액 및 린스액) 에 관한 정보이다.
「처리 시간 정보」는, 레시피에 포함되는 각 공정의 실행에 필요한 시간에 관한 정보이다. 구체적으로는 당해 레시피의 지정 처리 유닛에 있어서의 기판의 체재 시간, 다음으로 서술하는 예비 처리 공정 (전준비 공정 및 후처리 공정) 의 실행에 필요한 시간 등이 포함된다. 예비 처리 공정이란 소정의 처리 유닛에 있어서 기판 처리를 실행하기 전에, 당해 기판 처리가 정밀하게 실행될 수 있도록 기판 처리 공정의 준비를 실시하는 처리이고, 본 실시형태에서는, 기판 처리 전에 실행되는 전준비 공정과, 직전의 기판 처리 후에 실행되는 후처리 공정이 대응한다.
「전준비 실행 조건」은, 전준비 공정에 관한 정보이다.
전준비 공정이란, 소정의 기판 처리를 실행하기 전에 처리 유닛에서 실행해야 할 전준비 작업이다.
예를 들어, 도 3a 를 사용하여 전술한 바와 같이, 처리 유닛 (SPIN1 ∼ SPIN12) 에는, 소정의 약액을 규정된 온도로 기판 (W) 을 향하여 토출하기 위한 온도 조절 장치 (58) 가 설치되어 있다. 레시피에 규정된 목적 온도로 약액을 기판 (W) 을 향하여 토출시킬 필요가 있지만, 온도 조절 장치 (58) 가 약액을 목적 온도까지 가열하려면 일정 시간을 필요로 한다. 이 때문에, 약액 노즐 (51) 로부터 기판 (W) 을 향하여 약액을 토출시키기 전부터, 순환 밸브 (57) 를 개방하여 온도 조절 장치 (58) 를 작동시킨 상태에서 송액 장치 (54) 를 작동시킴으로써 순환 배관 (56) 중에서 약액을 순환시키는 경우가 있다 (전준비 공정의 예 1).
또, 약액 노즐 (51) 및 약액 배관 (53) 의 적어도 일방에 목적 온도 범위 밖이 되어 버린 약액이 잔류하고 있으면 목적 온도 밖의 약액이 기판 (W) 을 향하여 토출될 우려가 있다. 이 때문에, 실제로 약액 토출을 개시하는 소정 시간 전부터 약액 노즐 (51) 로부터 소량의 약액을 배출하는, 이른바 프리디스펜스를 실행하는 경우가 있다 (전준비 공정의 예 2).
전준비 실행 조건에는, 어떠한 전준비 (예를 들어 전준비 공정의 예 1 을 실시하는 경우에는, 순환 밸브 (57) 의 개방, 온도 조절 장치 (58) 및 송액 장치 (54) 의 작동, 온도 조절 장치 (58) 의 소정의 설정 온도로의 온도 조정 등) 를, 어느 타이밍 (예를 들어, 기판 처리 개시의 소정 시간 전) 부터 개시해야 할 것인지 (예를 들어, 할당된 처리 유닛에 있어서 기판 처리를 개시하기 소정 시간 전, 혹은 약액 노즐 (51) 로부터 실제로 약액을 토출하기 소정 시간 전) 등의 전준비 공정의 구체적 내용이 기술되어 있다.
또한, 전준비 실행 조건에는, 전준비 공정의 필요 여부에 관한 정보도 기술되어 있다.
전준비 공정의 필요 여부는, 기판 처리의 내용이나, 당해 기판 처리 전에 실행되는 기판 처리의 내용 등에 따라 결정된다. 전준비 공정의 필요 여부의 일례로서 다음과 같은 예를 든다. 예를 들어, 온도 의존성이 높은 처리액을 사용하는 기판 처리를 실행하는 경우에는, 전준비 공정으로서의 프리디스펜스 처리를 실행하는 것이 필요하다고 생각되기 때문에, 전준비 공정의 실행을 「필요」로 한다. 한편, 온도 의존성이 낮은 처리액을 사용하는 기판 처리를 실행하는 경우에는, 프리디스펜스 처리는 불필요하므로, 전준비 공정의 실행을 「불필요」로 한다. 또한, 전준비 공정의 내용과 필요 여부는, 프로세스 잡마다 규정되어 있다.
또, 전준비 공정을 필요로 하는 기판 처리를 연속적으로 실행하는 경우, 동일한 처리 유닛의 2 회째 이후의 기판 처리 전에는, 원칙적으로 전준비 공정을 실행할 필요가 없다. 그러나, 앞의 기판 처리를 위해서 전준비 공정이 실행된 경우라도, 다음의 기판 처리 공정을 개시할 때까지 장치 이상 등에 의해 장시간이 경과한 경우에는, 전준비 공정이 필요하다고 판단되는 경우가 있다.
「후처리 실행 조건」은, 후처리 공정에 관한 정보이다.
후처리 공정이란, 소정의 기판 처리를 실행한 후에, 처리 유닛 (SPIN1 ∼ SPIN12) 의 다음의 기판 처리를 위해서 실행해야 할 작업이다.
후처리 실행 조건에는, 후처리 공정의 구체적 내용에 관한 정보, 후처리 공정의 필요 여부에 관한 정보가 포함되어 있다. 후처리 공정의 필요 여부 및 내용은, 레시피에 포함되는 블록마다 규정되어 있다.
후처리 공정의 구체예는, 처리 유닛 (SPIN1 ∼ SPIN12) 의 처리실 (17) 내의 세정 처리 (챔버 세정 공정) 이다. 처리실 (17)(도 3a 참조) 내의 세정을 실행함으로써, 처리실 (17) 에 다음으로 반입되는 기판 (W) 에 대해, 앞의 기판 (W) 에 대해 실시된 기판 처리의 영향이 미치는 것을 회피할 수 있다. 이로써, 정밀한 기판 처리를 실현할 수 있어, 기판 처리 품질을 유지할 수 있다. 후처리 공정은, 세정 처리 (챔버 세정 공정) 에 한정하지 않고, 기판을 유지하는 척핀의 세정 (척핀 세정 공정) 이나, 처리실 (17) 내의 기타 부품 (예를 들어 처리컵 (16) (도 3a 참조)) 의 세정 처리 (부품 세정 공정) 여도 되고, 이들 세정 처리의 2 개 이상을 포함하고 있어도 된다. 챔버 세정이나 부품 세정은 세정액 노즐 (62)(도 3a 참조) 로부터 세정액을 토출함으로써 실행할 수 있다.
후처리 실행 조건에는, 후처리 공정의 필요 여부에 관한 정보가 기술되어 있다. 후처리 공정의 필요 여부는, 레시피에 포함되는 블록마다 규정되어 있다.
후처리 공정의 필요 여부는, 기판 처리의 내용이나, 당해 기판 처리 전에 실행되는 기판 처리의 내용, 당해 기판 처리 직후에 실행되는 기판 처리의 내용 등에 따라 결정된다. 후처리 공정의 필요 여부의 일례로서 다음과 같은 예를 든다. 처리실 (17) 을 오염시킬 우려가 큰 기판 처리를 실시하는 경우에는, 그 다음에 기판 처리를 실시할지의 여부에 관계없이 후처리 공정의 실행을 「필요」로 한다. 또, 예를 들어 동일한 처리실 (17) 에서 처리 공정이 실행되지 않은 채 소정 시간이 경과한 경우나 소정 장수의 기판 (W) 이 처리된 경우에는, 후처리 공정의 실행을 「필요」로 한다. 또한, 동일한 처리실 (17) 에서 직후에 실시되는 기판 처리에 영향을 줄 가능성이 있는 경우에는, 당해 기판 처리 후에 후처리 공정을 실행할 필요가 있기 때문에 「필요」로 한다. 반대로, 직전의 기판 처리에서 동일한 처리액밖에 사용하지 않은 경우 등, 당해 기판 처리가 직후의 기판 처리에 영향을 주지 않는 경우에는, 기판 처리 후에 후처리 공정을 실시할 필요가 없기 때문에 「불필요」로 한다.
프로세스 잡이란, 공통의 처리가 실시되는 1 장 또는 복수장의 기판 (W) 을 말한다. 프로세스 잡 부호란, 프로세스 잡을 식별하기 위한 식별 정보이다. 즉, 공통의 프로세스 잡 부호가 부여된 복수장의 기판 (W) 에는, 당해 프로세스 잡 부호에 대응된 레시피에 의한 공통의 처리가 실시된다. 단, 상이한 프로세스 잡 부호에 대응하는 처리 내용 (레시피) 이 동일한 경우도 있을 수 있다. 예를 들어, 처리 순서 (기판 수용기 (C)(도 1 등 참조) 로부터의 배출 순서) 가 연속하고 있는 복수장의 기판 (W) 에 대해 공통의 처리가 실시될 때, 그들 복수장의 기판 (W) 에 대해 공통의 프로세스 잡 부호가 부여된다.
처리 내용 데이터 (38) 의 작성 및 기억은, 기판 처리 장치 (1) 에서의 기판 처리에 앞서 오퍼레이터의 조작에 의해 실시된다. 구체적으로는, 입출력부 (25) 의 조작에 의해 오퍼레이터가 입력하는 정보에 기초하여, 제 1 제어부 (24) 는, 프로세스 잡 및 레시피를 생성한다. 생성된 처리 내용 데이터 (38)(프로세스 잡 및 레시피) 는, 서브컨트롤러 (23) 에 부여되고, 제 2 기억부 (35) 에 격납된다.
시리얼 통신부 (36) 는, 처리 유닛 (SPIN1 ∼ SPIN12), 주반송 로봇 (CR) 및 인덱서 로봇 (IR) 과의 사이에서 시리얼 통신을 실시한다.
또한, 서브컨트롤러 (23) 는, 메인 컨트롤러 (22) 와 동일한 컴퓨터로 구성 되어 있어도 되고, 메인 컨트롤러 (22) 와 별도의 컴퓨터로 구성되어 있어도 된다.
기판 수용기 (C) 가 기판 처리 장치 (1) 에 반입되면, 호스트 컴퓨터 (HC) 는, 프로세스 잡 생성 지시를 메인 컨트롤러 (22) 에 송신한다. 프로세스 잡 생성 지시에는, 프로세스 잡 부호와, 레시피의 식별 정보가 포함된다.
각 프로세스 잡에는, 프로세스 잡 생성 지시에 의해 지정되어 있는 레시피의 식별 정보가 포함되어 있다. 제 2 제어부 (34) 는, 제 2 기억부 (35) 에 기억되어 있는 복수의 레시피 중에서 프로세스 잡 생성 지시에 의해 지정되어 있는 레시피의 식별 정보에 대응하는 레시피를 선택하고, 선택한 레시피를 판독 입력한다. 이로써, 프로세스 잡에 대응하는 레시피가 서브컨트롤러 (23) 에 의해 준비된다.
도 4a ∼ 4d 및 도 5 는, 스케줄링 기능부 (29) 에 의한 처리예를 설명하기 위한 플로우 차트이다. 또한, 도 4a ∼ 4d 의 프로세스와 도 5 의 프로세스는 병행하여 실행된다. 구체적으로는, 도 4a ∼ 4d 의 프로세스에서는 프로세스 잡에 속하는 각 기판 (A1 ∼ A12) 의 기판의 스케줄링이 실시된다. 도 5 의 프로세스에서는 이것과 병행하여, 각 기판 (A1 ∼ A12) 의 스케줄링이 종료하는 타이밍이 감시되도록 되어 있다. 도 6 은, 임시 타임 테이블의 일례를 나타낸다. 도 7 은, 임시 타임 테이블 작성 처리의 흐름을 나타내는 플로우 차트이다. 도 8 은, 블록의 배치 위치의 검색 처리 흐름을 나타내는 플로우 차트이다. 도 9 ∼ 도 23 은, 스케줄 작성의 일례를 나타낸다.
도 4a ∼ 4d 에는, 제 1 제어부 (24) 가 스케줄 작성 프로그램 (39) 을 실행 함으로써 실시되는 처리가 나타나 있다. 바꾸어 말하면, 스케줄 작성 프로그램 (39) 에는, 도 4 에 나타내는 처리를 제 1 제어부 (24) 에 실행시키도록 공정군이 짜 넣어져 있다.
본 실시형태에 관련된 스케줄 작성 방법의 특징의 하나는, 후술하는 「고부하 동작」에 대응하는 블록끼리를, 그 고부하 시간대가 집중되지 않도록 시간축상에 배치하도록 한 점이다. 또, 본 실시형태에 관련된 스케줄 작성 방법의 다른 특징은, 공통의 프로세스 잡 부호가 부여된 복수장의 기판 (W) 중, 기판 수용기 (C) 로부터 최초로 배출되는 한 장째의 기판 (W) 의 스케줄 작성 완료 후, 당해 한 장째의 기판 (W) 이외의 기판 (W) 의 스케줄 작성이 미완료인 타이밍에서, 작성이 완료된 스케줄을 개시하는 점이다.
이하, 도 1 ∼ 도 5 를 주로 참조하여, 스케줄 작성의 예에 대해 설명한다. 도 6 ∼ 도 23 은 적절히 참조한다.
이하의 스케줄예에서는, 동일한 프로세스 잡 부호 「A」가 부여된 「N」(N 은 「2」이상 「12」이하의 정수) 장의 기판 (W) 의 계획 (스케줄) 을 작성하는 예를 설명한다. 편의상, 최초에 배출되는 1 장째 기판 (제 1 기판)(W) 을 「기판 (A1)」이라고 하고, 그 다음에 배출되는 2 장째 기판 (제 2 기판)(W) 을 「기판 (A2)」라고 해서 설명한다.
스케줄의 작성에 앞서, 후술하는 「고부하 동작」의 허용 범위 (「고부하 동작」이 아니라고 판정되는 조건) 가 제 1 기억부 (26) 에 기억된다 (스텝 S0). 예를 들어, 「고부하 동작」의 허용 범위의 일례로서 프로그램 실행 시의 CPU (37) 의 사용률이, 임의의 1 초 동안에 평균 90 ％ 미만인 것, 및 프로그램 실행 시의 CPU (37) 의 사용률 100 ％ 인 상태가 0.1 초간 계속되지 않는 것을 예시할 수 있다.
호스트 컴퓨터 (HC) 로부터, 혹은 입출력부 (25) 로부터 오퍼레이터에 의해 기판 처리 개시의 지시가 주어지면 (스텝 S1 : 예), 스케줄링 기능부 (29) 는, 기판 처리 개시 지시가 주어진 모든 기판 (W) 에 관해서, 임시 타임 테이블을 작성한다 (스텝 S2). 기판 처리 개시 지시는, 기판 (W) 한 장 단위가 아니라, 기판 수용기 (C) 에 수용되어 있는 모든 기판 (W) 을 한 단위로 해서 발행되어도 된다. 기판 처리 개시 지시는, 하나 또는 복수의 프로세스 잡 부호가 부여된 기판 (W) 의 처리 개시를 지시하는 것이어도 된다.
예를 들어, 처리 내용 데이터 (38) 에 있어서 어느 프로세스 잡 부호에 대응된 레시피가, 처리 유닛 (SPIN1 ∼ SPIN12) 의 병행 처리를 지정하고 있다고 한다. 즉, 당해 레시피에 따르는 기판 처리가, 12 개의 처리 유닛 (SPIN1 ∼ SPIN12) 의 어느 것에 있어서도 실행 가능한 경우를 생각한다. 이 경우, 당해 프로세스 잡 부호가 부여된 기판 (W) 이 처리를 받을 때에 통과하는 경로는, 12 가지이다. 즉, 그 기판 (W) 의 처리를 위해서 선택할 수 있는 경로는, 처리 유닛 (SPIN1 ∼ SPIN12) 의 어느 것을 통과하는 12 개의 경로이다. 그래서, 스케줄링 기능부 (29) 는, 그 12 개의 경로에 대응한 임시 타임 테이블을 작성한다.
처리 유닛 (SPIN1) 을 통과하는 경로에 대응한 임시 타임 테이블의 예를 도 6 에 나타낸다. 이 임시 타임 테이블은, 전준비 공정의 실행을 나타내는 전준비 블록과, 반입 전처리 공정의 실행을 나타내는 반입 전처리 블록과, 처리 유닛 (SPIN1) 에 의한 당해 기판 (W) 에 대한 처리를 나타내는 기판 처리 블록과, 반출 후처리 공정의 실행을 나타내는 반출 후처리 블록과, 인덱서 로봇 (IR) 에 의해 기판 수용기 (C) 로부터 기판 (W) 의 배출 (반출) 을 나타내는 제 1 반출 블록과, 인덱서 로봇 (IR) 에 의한 당해 기판 (W) 의 수수 유닛 (PASS) 에의 반입을 나타내는 제 1 반입 블록과, 주반송 로봇 (CR) 에 의한 수수 유닛 (PASS) 으로부터의 당해 기판 (W) 의 반출을 나타내는 제 2 반출 블록과, 주반송 로봇 (CR) 에 의한 당해 기판 (W) 의 처리 유닛 (SPIN1) 에의 반입을 나타내는 제 2 반입 블록과, 주반송 로봇 (CR) 에 의한 처리 유닛 (SPIN1) 으로부터의 처리가 완료된 기판 (W) 의 반출을 나타내는 제 3 반출 블록과, 주반송 로봇 (CR) 에 의한 당해 기판 (W) 의 수수 유닛 (PASS) 에의 반입을 나타내는 제 3 반입 블록과, 인덱서 로봇 (IR) 에 의한 당해 기판 (W) 의 수수 유닛 (PASS) 으로부터의 반출을 나타내는 제 4 반출 블록과, 인덱서 로봇 (IR) 에 의한 당해 기판 (W) 의 기판 수용기 (C) 에의 반입을 나타내는 제 4 반입 블록을 포함한다. 도 6 및 도 13 ∼ 도 24 에서는, 도시의 편의상 제 1 반입 블록 및/또는 제 4 반출 블록을 수수 유닛 (PASS) 의 동작에 대응하는 것으로서 나타내고 있지만, 이들 블록은, 실제로는 인덱서 로봇 (IR) 의 동작에 대응하는 것이다. 또, 도시의 편의상 제 2 반입 블록 및/또는 제 3 반출 블록을, 각 처리 유닛 (SPIN1 ∼ SPIN12) 의 처리에 대응하는 것으로서 나타내고 있지만, 이들 블록은, 실제로는 주반송 로봇 (CR) 의 동작에 대응하는 것이다. 또한, 도 6 에 나타내는 이 임시 타임 테이블은, 전준비 블록을 포함하지만, 후처리 공정의 실행을 나타내는 블록인 후처리 블록을 포함하고 있지 않다.
또한, 이후의 설명에 있어서, 제 1 ∼ 제 4 반출 블록 및 제 1 ∼ 제 4 반입 블록의 총칭을 「반송 블록」이라고 하는 경우가 있다. 또, 도 6 에 나타내는 블록 중 전준비 블록을 제외한 각 블록의 총칭을 「처리/반송 블록」이라고 하는 경우가 있다.
반입 전처리 공정이란, 처리 유닛이 당해 처리 유닛 내로 기판 (W) 을 반입하기 위한 동작이다. 반입 전처리 공정으로서 셔터 (17c) 의 개방 동작이나, 척핀 (15b) 의 개방 자세 (기판 (W) 을 협지하지 않는 자세) 로의 변위 동작 등을 예시할 수 있다.
반출 후처리 공정이란, 처리 유닛이 당해 처리 유닛으로부터 기판을 반출한 후의 동작이다. 반출 후처리 공정으로서 셔터 (17c) 의 폐색 동작이나 척핀 (15b) 의 폐쇄 자세 (기판 (W) 을 협지하는 자세) 로의 변위 동작 등을 예시할 수 있다.
도 7 에 나타내는 바와 같이, 임시 타임 테이블의 작성에서는, 스케줄링 기능부 (29) 는, 기판 처리 개시 지시가 주어진 모든 기판 (W) 에 대해, 레시피를 취득하고 (도 7 의 스텝 S51), 취득한 레시피에 기초하여 임시 타임 테이블에 포함해야 할 블록을 생성하고 (도 7의 스텝 S52), 임시 타임 테이블을 작성한다.
스케줄링 기능부 (29) 는, 생성한 블록에 대응하는 동작에, 제 2 제어부 (34) 에 생기는 제어 부하가 높은 시간대인 고부하 시간대가 존재하는 (포함하는) 지의 여부를 조사한다 (도 7 의 스텝 S53). 이 실시형태에서는, 고부하 시간대란, 예를 들어 프로그램 실행 시의 CPU (37) 의 사용률이, 임의의 1 초 동안에 평균 90 ％ 이상인 것, 및 프로그램 실행 시의 CPU (37) 의 사용률 100 ％ 인 상태가 0.1 초간 계속되는 것 중 적어도 일방을 만족하는 시간대이다. 이후의 설명에 있어서, 고부하 시간대를 포함하는 리소스의 동작을 「고부하 동작」이라고 한다.
도 6 의 임시 타임 테이블에서 규정되어 있는 기판 처리 장치 (1) 의 각 동작 중, 전준비 공정, 기판 처리 공정 및 반입 전처리 공정이 「고부하 동작」에 상당한다.
전준비 공정의 개시 시에 있어서, 서브컨트롤러 (23) 의 시리얼 통신부 (36) 는, 스케줄링 결과 (32) 에 기초하여 당해 기판 처리에 필요한 레시피를 제 2 기억부 (35) 로부터 판독 출력한다. CPU (37) 는 판독 출력된 레시피를 데이터 해석하고, 각 처리 유닛 (SPIN1 ∼ SPIN12) 에 있어서 당해 레시피를 실현하기 위한 제어 신호를 생성한다. CPU (37) 는, 생성한 제어 신호를, 시리얼 통신부 (36) 를 통하여 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 에 대해 송신한다. 또, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 은, 제어 신호를 수신하면 즉시 수신 확인 신호를 시리얼 통신부 (36) 를 향하여 송신한다. 전준비 공정의 처리 데이터의 데이터량이 크기 때문에, 시리얼 통신부 (36) 나 CPU (37) 가 데이터 통신이나 데이터 해석을 실시할 때에 일시적으로 높은 제어 부하가 발생한다. 즉, 기판 처리 공정의 개시 시에 고부하 시간대가 존재한다.
또, 기판 처리 공정의 개시 시에 있어서, 제 2 제어부 (34) 의 시리얼 통신부 (36) 는, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 에 대해, 레시피를 송신한다. 또, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 은, 레시피를 수신하면 즉시 수신 확인 신호를 시리얼 통신부 (36) 를 향하여 송신한다. 레시피의 데이터량이 방대하므로, 시리얼 통신부 (36) 나 CPU (37) 에 일시적으로 높은 제어 부하가 발생한다. 즉, 기판 처리 공정의 개시 시에 고부하 시간대가 존재한다.
또, 반입 전처리 공정의 개시 시에 있어서, 제 2 제어부 (34) 의 시리얼 통신부 (36) 는, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 에 대해, 당해 반입 전처리 공정에 관한 처리 데이터에 아울러 레시피도 송신한다. 레시피의 데이터량이 방대하므로, 시리얼 통신부 (36) 나 CPU (37) 에 일시적으로 높은 제어 부하가 발생한다. 즉, 반입 전처리 공정의 개시 시에 고부하 시간대가 존재한다.
생성한 블록이 「고부하 동작」에 대응하는 경우 (도 7 의 스텝 S53 : 예) 에는, 스케줄링 기능부 (29) 는, 도 6 에 나타내는 바와 같이, 당해 블록의 최초의 시간대 (즉, 높은 제어 부하가 발생하는, 반입 전처리 공정의 개시 시에 대응하는 시간대) 에 고부하 정보 (HL) 를 부여한다 (도 7 의 스텝 S54). 이로써, 스케줄링 기능부 (29) 는 임시 타임 테이블의 작성을 완료한다 (도 7 의 스텝 S55). 즉, 고부하 동작에 대응하는 블록에는, 고부하 시간대에 대응하는 부분에, 고부하 정보 (HL) 가 부가된다. 한편, 생성한 블록이 「고부하 동작」에 대응하지 않는 경우 (도 7 의 스텝 S53 : 아니오) 에는, 스케줄링 기능부 (29) 는, 그대로 임시 타임 테이블의 작성을 완료한다 (도 7 의 스텝 S55).
스케줄링 기능부 (29) 는, 임시 타임 테이블에 포함해야 하는 모든 블록을 시간축상에서 서로 겹치지 않도록 차례로 배치함으로써, 임시 타임 테이블을 작성한다. 스케줄링 기능부 (29) 는, 기판 (W) 에 대해, 처리 유닛 (SPIN2 ∼ SPIN12) 을 각각 통과하는 경로에 대응한 동일한 임시 타임 테이블 (블록을 처리 유닛 (SPIN2 ∼ SPIN12) 에 각각 배치한 임시 타임 테이블) 을 작성한다. 이렇게 해, 한 장의 기판 (W) 에 대해 합계 12 경로분의 임시 타임 테이블이 작성된다.
동일한 임시 타임 테이블이 공통되는 프로세스 잡 부호가 부여된 기판 (W) 의 모두에 대응하여 작성된다. 이렇게 하여 작성된 임시 타임 테이블은, 스케줄 데이터 (33) 의 일부로서 제 1 기억부 (26) 에 격납된다.
도 4a 에 나타내는 바와 같이, 스케줄링 지시가 발생하면 (스텝 S3 : 예), 당해 공통되는 프로세스 잡 부호가 첨부된 기판 (W) 에 관한 블록의 배치가 실시된다 (스텝 S4 ∼ S32). 구체적으로는, 스케줄링 기능부 (29) 는, 당해 기판 (W) 의 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 그 임시 타임 테이블을 구성하고 있는 블록을 시간축상에 배치해 간다.
더욱 구체적으로 설명하면, 스케줄링 기능부 (29) 는, 전준비 실행 조건의 내용을 참조하여, 전준비 공정을 실시할지의 여부를 판단한다 (스텝 S4). 프로세스 잡이 전준비 공정을 필요로 하고 있는 경우 (즉, 당해 기판 (W) 에 대응하는 전준비 실행 조건이 「필요」로 되어 있는 경우. 스텝 S4 : 예) 에는, 전준비 공정의 스케줄이 작성 (스텝 S5, S6) 되고, 전준비 공정을 필요로 하고 있지 않은 경우 (즉, 당해 기판 (W) 에 대응하는 전준비 실행 조건이 「불필요」로 되어 있는 경우) 에는, S5, S6 의 각 처리는 스킵된다.
전준비 공정이 필요한 때는 (스텝 S4 : 예), 스케줄링 기능부 (29) 는, 당해 기판 (W) 을 처리할 가능성이 있는 처리 유닛 (SPIN1 ∼ SPIN12)(전술한 예에서는 모든 처리 유닛) 에 관해서 전준비 블록을 배치한다 (S5, S6). 즉, 전준비 공정의 스케줄은, 후술하는 개별 기판 (W) 의 스케줄 작성에 앞서, 일괄적으로 작성된다.
전준비 블록의 배치 위치 검색 (S5) 에서는, 스케줄링 기능부 (29) 는, 도 8 에 나타내는 바와 같이, 검색 대상의 전준비 블록에 고부하 정보 (HL) 가 부가되어 있는지 (검색 대상의 전준비 블록이 「고부하 동작」에 대응하고 있는지) 의 여부를 조사한다 (도 8 의 스텝 S61). 또, 검색 대상의 전준비 블록에 고부하 정보 (HL) 가 부가되어 있는 경우 (도 8 의 스텝 S61 : 예) 에는, 이어서 스케줄링 기능부 (29) 는, 다른 리소스 (처리 유닛 등) 에, 고부하 정보 (HL) 를 포함하는 블록 (「고부하 동작」에 대응하는 블록) 이 배치가 완료되었는지의 여부를 조사한다 (도 8 의 스텝 S62). 검색 대상의 전준비 블록에 고부하 정보 (HL) 가 부가되어 있지 않은 경우 (도 8 의 스텝 S61 : 아니오) 나, 고부하 정보 (HL) 를 포함하는 블록이 다른 리소스에 배치되어 있지 않은 경우 (도 8 의 스텝 S62 : 아니오) 에는, 스케줄링 기능부 (29) 는, 검색 대상의 전준비 블록의 배치 위치로서 시간축상에서 가장 빠른 위치를 결정하고 (도 8 의 스텝 S64), 이로써 전준비 블록의 배치 위치 검색을 완료한다 (도 8 의 스텝 S65).
한편, 배치 위치의 검색 대상으로 되어 있는 전준비 블록에, 고부하 정보 (HL) 가 부가되어 있고 (도 8 의 스텝 S61 : 예), 또한 다른 리소스에 고부하 정보 (HL) 를 포함하는 블록 (「고부하 동작」에 대응하는 블록) 이 배치되어 있는 경우 (도 8 의 스텝 S62 : 예) 에는, 스케줄링 기능부 (29) 는, 검색 대상의 전준비 블록의 배치 위치로서 이미 배치가 완료된 블록의 고부하 정보 (HL) 가 할당되어 있지 않은 시간대로, 시간축상에서 가장 빠른 위치를 결정하고 (도 8 의 스텝 S63), 이로써 전준비 블록의 배치 위치 검색을 완료한다 (도 8 의 스텝 S65).
먼저, 스케줄링 기능부 (29) 는, 처리 유닛 (SPIN1) 의 전준비 블록 (SP1) 을 배치한다. 이때, 스케줄링 기능부 (29) 는, 1 장째 기판 (A1) 의 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 도 9 에 나타내는 바와 같이 그 임시 타임 테이블에 포함되는 전준비 블록 (SP1) 을, 시간축상에 있어서 가장 빠른 위치, 즉 현재 시각에 배치한다. 이렇게 하여 배치되는 전준비 블록 (SP1) 에는, 고부하 정보 (HL) 가 부가되어 있다.
이어서, 스케줄링 기능부 (29) 는, 처리 유닛 (SPIN2) 의 전준비 블록 (SP2) 을 배치한다. 이렇게 하여 배치되는 전준비 블록 (SP2) 에는, 고부하 정보 (HL) 가 부가되어 있다. 이때, 스케줄링 기능부 (29) 는, 2 장째 기판 (A2) 의 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 도 10 에 나타내는 바와 같이, 그 임시 타임 테이블에 포함되는 전준비 블록 (SP2) 을, 당해 전준비 블록 (SP2) 에 부가되어 있는 고부하 정보 (HL) 가 처리 유닛 (SPIN1) 의 전준비 블록 (SP1) 에 포함되는 고부하 정보 (HL) 가 할당되어 있지 않은 시간대로, 시간축상의 가장 빠른 위치에 배치한다. 즉, 스케줄링 기능부 (29) 는, 처리 유닛 (SPIN2) 의 전준비 블록 (SP2) 을, 전준비 블록 (SP2) 에 포함되는 고부하 정보 (HL) 가 처리 유닛 (SPIN1) 의 전준비 블록 (SP1) 과 동일한 시간대에 할당되지 않도록, 시간축상의 가장 빠른 위치로부터 시간축상의 뒤로 시프트하여 배치한다 (고부하 회피 배치 공정).
이어서, 스케줄링 기능부 (29) 는, 처리 유닛 (SPIN3) 의 전준비 블록 (SP3) 을 배치한다. 이렇게 하여 배치되는 전준비 블록 (SP3) 에는, 고부하 정보 (HL) 가 부가되어 있다. 이때, 스케줄링 기능부 (29) 는, 3 장째 기판 (W) 의 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 도 11 에 나타내는 바와 같이 그 임시 타임 테이블에 포함되는 전준비 블록 (SP3) 을, 당해 전준비 블록 (SP3) 에 부가되어 있는 고부하 정보 (HL) 가 처리 유닛 (SPIN1, SPIN2) 의 전준비 블록 (SP1, SP2) 의 각각에 포함되는 고부하 정보 (HL) 가 할당되어 있지 않은 시간대로, 시간축상의 가장 빠른 위치에 배치된다. 즉, 스케줄링 기능부 (29) 는, 처리 유닛 (SPIN3) 의 전준비 블록 (SP3) 을, 전준비 블록 (SP3) 에 포함되는 고부하 정보 (HL) 가 처리 유닛 (SPIN1, SPIN2) 의 전준비 블록 (SP1, SP2) 에 포함되는 고부하 정보 (HL) 와 동일한 시간대에 할당되지 않도록, 시간축상의 가장 빠른 위치로부터 시간축상의 뒤로 시프트하여 배치한다 (고부하 회피 배치 공정).
이와 같이, 스케줄링 기능부 (29) 는, 판독 출력한 임시 타임 테이블에 포함되는 전준비 블록을, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 또한 고부하 정보 (HL) 가 배치가 완료된 블록의 고부하 정보 (HL) 와 동일한 시간대에 할당되는 것을 회피하면서, 시간축상에서 가장 빠른 위치에 (즉 앞부터 채우기로) 순서대로 배치해 간다.
처리 유닛 (SPIN1 ∼ SPIN12) 의 모두에 대응하는 전준비 블록 (SP1 ∼ SP12) 의 배치가 완료되면 (이 상태를 도 12 에 나타낸다. 스텝 S7 : 예), 스케줄링 기능부 (29) 는, 이어서 각 기판 (W) 의 처리/반송 블록을 배치한다 (스텝 S8 ∼ 스텝 S12).
먼저, 스케줄링 기능부 (29) 는, 1 장째 기판 (A1) 에 대응하는 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 1 장째 기판 (A1) 에 대응하는 임시 타임 테이블을 참조하여, 당해 임시 타임 테이블에 포함되는 처리/반송 블록을 하나 취득한다 (스텝 S8). 이때 취득되는 처리/반송 블록은, 미배치의 처리/반송 블록 중 임시 타임 테이블의 시간축상에서 가장 빠른 위치에 배치되어 있는 처리/반송 블록이다. 또한 스케줄링 기능부 (29) 는, 당해 취득한 처리/반송 블록을 배치해야 할 위치를 검색하고 (스텝 S9), 그 검색 결과에 따라 당해 처리/반송 블록을 배치한다 (스텝 S10).
처리/반송 블록의 배치 위치의 검색 (S9) 에서는, 스케줄링 기능부 (29) 는, 도 8 에 나타내는 바와 같이, 검색 대상의 처리/반송 블록에 고부하 정보 (HL) 가 부가되어 있는지 (검색 대상의 처리/반송 블록이 「고부하 동작」에 대응하고 있는지) 의 여부를 조사한다 (도 8 의 스텝 S61). 또, 검색 대상의 처리/반송 블록에 고부하 정보 (HL) 가 부가되어 있는 경우 (도 8 의 스텝 S61 : 예) 에는, 이어서 스케줄링 기능부 (29) 는, 다른 리소스 (처리 유닛 등) 에, 고부하 정보를 포함하는 블록 (「고부하 동작」에 대응하는 블록) 이 배치가 완료되었는지의 여부를 조사한다 (도 8 의 스텝 S62). 검색 대상의 처리/반송 블록에 고부하 정보 (HL) 가 부가되어 있지 않은 경우 (도 8 의 스텝 S61 : 아니오) 나, 고부하 정보 (HL) 를 포함하는 블록이 다른 리소스에 배치되어 있지 않은 경우 (도 8 의 스텝 S62 : 아니오) 에는, 스케줄링 기능부 (29) 는, 검색 대상의 처리/반송 블록의 배치 위치로서 시간축상에서 가장 빠른 위치를 결정하고 (도 8 의 스텝 S64), 이로써 처리/반송 블록의 배치 위치 검색을 완료한다 (도 8 의 스텝 S65).
한편, 배치 위치의 검색 대상으로 되어 있는 처리/반송 블록에, 고부하 정보 (HL) 가 부가되어 있고 (도 8 의 스텝 S61 : 예), 또한 다른 리소스에 고부하 정보 (HL) 를 포함하는 블록 (「고부하 동작」에 대응하는 블록) 이 배치되어 있는 경우 (도 8 의 스텝 S62 : 예) 에는, 스케줄링 기능부 (29) 는, 검색 대상의 처리/반송 블록의 배치 위치로서 이미 배치가 완료된 블록의 고부하 정보 (HL) 가 할당되어 있지 않은 시간대로, 시간축상에서 가장 빠른 위치를 결정하고 (도 8 의 스텝 S63), 이로써 처리/반송 블록의 배치 위치 검색을 완료한다 (도 8 의 스텝 S65).
구체적으로는, 스케줄링 기능부 (29) 는, 도 13 에 나타내는 바와 같이, 먼저 1 장째 기판 (A1) 의 제 1 반출 블록 (A11), 제 1 반입 블록 (A12) 및 제 2 반출 블록 (A13) 을 시간축상에 순서대로 배치한다. 스케줄링 기능부 (29) 는, 1 장째 기판 (A1) 의 제 1 반출 블록 (A11) 을, 시간축상에서 가장 빠른 위치 (즉 현재 시각) 가 아니라, 처리 유닛 (SPIN1) 에서의 처리 가능 시각 (즉, 처리 유닛 (SPIN1) 에서의 전준비 공정의 종료 시점) 으로부터 반송 예정 시간을 역산하여 타당한 위치에 배치한다. 제 1 반입 블록 (A12) 및 제 2 반출 블록 (A13) 은, 각각 제 1 반출 블록 (A11) 의 배치 위치에 따라 시계열에 따라 배치된다.
이어서, 스케줄링 기능부 (29) 는, 도 14 에 나타내는 바와 같이, 1 장째 기판 (A1) 의 반입 전처리 블록 (A14) 의 배치를 실시한다. 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 시간축상에서 가장 빠른 위치에 배치하는 것만을 고려하면, 1 장째 기판 (A1) 의 반입 전처리 블록 (A14) 을 도 14 에 파선으로 나타내는 위치에 배치해야 하지만, 이와 같이 하면 이 반입 전처리 블록 (A14) 에 부가되어 있는 고부하 정보 (HL) 가, 처리 유닛 (SPIN12) 의 전준비 블록 (도 14 에 나타내는 SP12) 에 포함되는 고부하 정보 (HL) 와 중복되어 버리므로, 반입 전처리 블록 (A14) 을, 도 14 에 파선으로 나타내는 위치보다 시간축의 후방으로 어긋나게 하여 배치한다. 이 경우, 반입 전처리 블록 (A14) 은, 가능한 한 앞부터 채우기로 배치되는 것이 바람직하다.
이어서, 스케줄링 기능부 (29) 는, 도 15 에 나타내는 바와 같이, 1 장째 기판 (A1) 의 제 2 기판 반입 블록 (A15) 및 기판 처리 블록 (A16) 을 시간축상에 배치한다. 이어서, 스케줄링 기능부 (29) 는, 도 16 에 나타내는 바와 같이, 1 장째 기판 (A1) 의 제 3 반출 블록 (A17) 및 제 3 반입 블록 (A18) 을 시간축상에 배치하고, 그 후 반출 후처리 블록 (A19), 제 4 반출 블록 (A110) 및 제 4 반입 블록 (A111) 을 시간축상에 배치한다.
도 16 에 나타내는 바와 같이, 1 장째 기판 (A1) 에 대한 임시 타임 테이블을 구성하는 모든 블록의 배치를 끝내면 (스텝 S11 : 예), 1 장째 기판 (A1) 의 스케줄 작성이 종료하고 (스텝 S12), 처리 유닛 (SPIN1 ∼ SPIN12) 의 전준비 블록 (SP1 ∼ SP12) 및 1 장째 기판 (A1) 의 처리/반송 블록 (A11 ∼ A111) 을 포함하는 작성이 완료된 스케줄이, 스케줄 데이터 (33) 의 일부로서 제 1 기억부 (26) 에 격납된다 (스텝 S13). 1 장째 기판 (A1) 의 스케줄 작성이 종료하면 도 4a ∼ 4d 의 스케줄링 처리와 병행하여 실행되고 있던 도 5 의 플로우 차트의 스텝 S41 의 블록이 예가 된다 (스텝 S41 : 예). 이후, 스케줄링 기능부 (29) 는, 도 5 의 프로세스를 스텝 S41 로부터 S42 로 이행시켜, 작성이 완료된 스케줄의 실행을 개시한다 (스텝 S42). 즉, 스케줄링 기능부 (29) 는, 작성이 완료된 스케줄에 따라 리소스의 동작을 개시시킨다. 구체적으로는, 처리 유닛 (SPIN1 ∼ SPIN12) 에서 전준비 공정이 개시된다. 또, 인덱서 로봇 (IR) 에 의해 기판 수용기 (C) 로부터 1 장째 기판 (A1) 이 배출된다 (반출된다).
도 4b 의 플로우 차트로 돌아가, 1 장째 기판 (A1) 의 스케줄 데이터 (33) 가 제 1 기억부 (26) 에 격납되면 (스텝 S13), 2 장째 기판 (A2) 의 스케줄링을 개시하는 타이밍에 있는지의 여부의 판단이 실시된다 (스텝 S14). 이 실시형태에서는, 직전의 기판 (AN)(N 장째 기판. 「N」는 「2」이상의 정수) 이 기판 수용기 (C) 로부터 배출된 타이밍이, 직후의 기판 (AN＋1) 의 스케줄링을 개시하는 타이밍으로 설정되어 있다.
따라서, 1 장째 기판 (A1) 이 기판 수용기 (C) 로부터 배출되면, 2 장째 기판 (A2) 의 스케줄링을 개시하는 타이밍에 이르렀다고 판단된다 (스텝 S14 : 예). 즉, 1 장째 기판 (A1) 이 기판 수용기 (C) 로부터 배출되면, 2 장째 기판 (A2) 에 대한 스케줄의 작성 (요컨대, 다음으로 서술하는 처리/반송 블록 (A21 ∼ A211) 의 배치) 이 1 장째 기판 (A1) 의 기판 처리와 병행하여 실시된다. 작성이 완료된 스케줄의 변경이 허용되어 있는 경우 (스텝 S15 : 예) 에는, 스케줄링 기능부 (29) 는, 도 17 및 도 18 에 나타내는 바와 같이, 1 장째 기판 (A1) 의 스케줄을 구성하는 모든 블록 중, 미래의 블록을 시간축상으로부터 삭제한다 (스텝 S16). 이 미래의 블록의 삭제에서는, 이미 개시가 완료된 리소스의 동작에 대응하는 블록과, 현재 시각의 직후에 개시 예정인 블록만을 남기고, 그 밖의 블록을 모두 삭제한다.
이 스케줄예에서는, 도 17 의 현재 시각에 이미 개시가 완료된 리소스는 처리 유닛 (SPIN1 ∼ SPIN6) 이고, 이들 리소스에 대응하는 블록은 전준비 블록 (SP1 ∼ SP6) 이다. 또, 현재 시각 직후에 개시 예정인 리소스는 인덱서 로봇 (IR) 및 처리 유닛 (SPIN7) 이고, 이들 리소스에 대응하는 블록은 제 1 반송 블록 (A11) 및 전준비 블록 (SP7) 이다. 따라서, 스케줄링 기능부 (29) 는, 도 17 및 도 18 에 나타내는 바와 같이, 도 17 의 현재 시각에 예정되어 있던 처리/반송 블록 (A11 ∼ A111) 및 전준비 블록 (SP1 ∼ SP12) 으로부터, 제 1 반송 블록 (A11) 및 전준비 블록 (SP1 ∼ SP7) 이외의 블록, 즉 처리 반송 블록 (A12 ∼ A111) 및 전준비 블록 (SP8 ∼ SP12) 을 삭제한다.
개시가 완료된 리소스의 동작에 대응하는 블록뿐만 아니라, 현재 시각의 직후에 개시 예정인 리소스의 동작에 대응하는 블록도 남기도록 한 것은, 현재 시각 직후에 개시 예정인 리소스의 동작은 이미 개시되어 있을 가능성이 있기 때문이다.
이어서, 스케줄링 기능부 (29) 는, 도 19 에 나타내는 바와 같이, 스텝 S16 에서 삭제한 전준비 블록 (SP8 ∼ SP12) 을 시간축상에 재차 배치한다 (스텝 S17). 전준비 블록 (SP8 ∼ SP12) 을 재배치해야 하는 위치의 검색은, 스텝 S6 의 전준비 블록의 배치 위치의 검색과 동일한 수법으로 실시되고, 그 검색 결과에 따라 처리 유닛 (SPIN8 ∼ SPIN12) 의 전준비 블록 (SP8 ∼ SP12) 이 재배치된다.
이어서, 스케줄링 기능부 (29) 는, 스텝 S16 에서 삭제한 처리/반송 블록 (A12 ∼ A111) 을 시간축상에 재배치함과 함께, 2 장째 기판 (A2) 의 처리/반송 블록 (A22 ∼ A211) 을 시간축상에 배치한다. 삭제한 처리/반송 블록 (A12 ∼ A111) 의 재배치는, 2 장째 기판 (A2) 의 처리/반송 블록의 배치에 병행하여 실시된다.
스케줄링 기능부 (29) 는, 삭제한 처리/반송 블록 (A12 ∼ A111) 을 하나 취득한다 (스텝 S18). 이때 취득되는 처리/반송 블록은, 삭제 전의 시간축상에서 가장 빠른 위치에 배치되어 있는 처리/반송 블록이다.
또, 스케줄링 기능부 (29) 는, 2 장째 기판 (A2) 에 대응하는 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 2 장째 기판 (A2) 에 대응하는 임시 타임 테이블을 참조하여, 당해 임시 타임 테이블에 포함되는 처리/반송 블록을 하나 취득한다 (스텝 S18). 이때 취득되는 처리/반송 블록은, 미배치의 처리/반송 블록 중 임시 타임 테이블의 시간축상에서 가장 빠른 위치에 배치되어 있는 처리/반송 블록이다.
이어서, 스케줄링 기능부 (29) 는, 취득한 처리/반송 블록 (삭제한 처리/반송 블록 및 2 장째 기판의 처리/반송 블록) 을 배치해야 하는 위치를 검색하고 (스텝 S19), 그 검색 결과에 따라 당해 처리/반송 블록을 배치한다 (스텝 S20). 삭제한 처리/반송 블록의 재배치 위치의 검색과, 2 장째 기판 (A2) 의 처리/반송 블록의 배치 위치 검색은 서로 병행하여 실시된다. 스텝 S19 에 있어서, 처리/반송 블록을 배치해야 하는 위치의 검색은, 스텝 S9 의 처리/반송 블록의 배치 위치의 검색과 동일한 수법으로 실시된다. 즉, 스케줄링 기능부 (29) 는, 배치 위치의 검색 대상으로 되어 있는 처리/반송 블록 (삭제한 처리/반송 블록 또는 2 장째 기판 (A2) 의 처리/반송 블록) 이, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 또한 고부하 정보 (HL) 가 배치가 완료된 블록의 고부하 정보 (HL) 와 동일한 시간대에 할당되는 것을 회피하면서, 시간축상에서 가장 빠른 위치를 검색한다 (도 8 의 스텝 S61 ∼ S65).
이하, 삭제한 처리/반송 블록 및 2 장째 기판 (A2) 의 처리/반송 블록의 배치 위치 검색 (S19) 및 배치 (S20) 의 일례를, 순서대로 설명한다. 구체적으로는, 스케줄링 기능부 (29) 는, 도 20 에 나타내는 바와 같이, 스텝 S16 에서 삭제한 제 1 반입 블록 (A12) 을 원래의 위치에 재배치한다. 또, 스케줄링 기능부 (29) 는, 도 21 에 나타내는 바와 같이, 2 장째 기판 (A2) 의 제 1 반출 블록 (A21) 을, 1 장째 기판 (A1) 의 제 1 반출 블록 (A11) 의 뒤에 배치한다. 도 21 의 예에서는, 2 장째 기판 (A2) 의 제 1 반출 블록 (A21) 은, 제 1 반입 블록 (A12) 과 시간축상의 대략 동일 위치에 배치된다.
이어서, 스케줄링 기능부 (29) 는, 도 22 에 나타내는 바와 같이, 삭제한 제 2 반출 블록 (A13) 을 배치한다. 이와 같이, 삭제한 처리/반송 블록의 재배치 위치와, 2 장째 기판의 처리/반송 블록의 배치 위치가 보조를 맞추어 (병행하여) 실시된다.
그리고, 삭제한 모든 처리/반송 블록 및 2 장째 기판 (A2) 의 임시 타임 테이블을 구성하는 모든 블록의 배치를 끝내면 (스텝 S21 : 예), 도 23 에 나타내는 바와 같이 2 장째 기판 (A2) 의 스케줄링이 종료함과 함께, 1 장째 기판 (A1) 의 스케줄 (작성이 완료된 스케줄) 의 변경이 종료한다 (스텝 S22). 이렇게 하여 작성 및 변경되는 스케줄이, 스케줄 데이터 (33) 의 일부로서 제 1 기억부 (26) 에 격납된다 (스텝 S23).
한편, 작성이 완료된 스케줄의 변경이 금지되어 있는 경우 (스텝 S15 : 아니오) 에는, 스케줄링 기능부 (29) 는, 1 장째 기판 (A1) 의 스케줄 변경을 실시하지 않고, 2 장째 기판 (A2) 의 처리/반송 블록을 배치한다.
그리고, 스케줄링 기능부 (29) 는, 2 장째 기판 (A2) 에 대응하는 임시 타임 테이블을 제 1 기억부 (26) 로부터 판독 출력하고, 2 장째 기판 (A2) 에 대응하는 임시 타임 테이블을 참조하여, 당해 임시 타임 테이블에 포함되는 처리/반송 블록을 하나 취득한다 (스텝 S24). 이때 취득되는 처리/반송 블록은, 미배치의 처리/반송 블록 중 임시 타임 테이블의 시간축상에서 가장 빠른 위치에 배치되어 있는 처리/반송 블록이다. 또한, 스케줄링 기능부 (29) 는, 취득한 처리/반송 블록을, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 또한 고부하 정보 (HL) 가 배치가 완료된 블록의 고부하 정보 (HL) 와 동일한 시간대에 할당되는 것을 회피하면서, 시간축상에서 가장 빠른 위치를 검색하고 (스텝 S25), 그 검색 결과에 따라 당해 처리/반송 블록을 배치한다 (스텝 S26).
2 장째 기판 (A2) 에 대한 임시 타임 테이블을 구성하는 모든 블록의 배치를 끝내면 (스텝 S27 : 예), 2 장째 기판 (A2) 의 스케줄 작성이 종료한다 (스텝 S22). 이렇게 하여 작성된 2 장째 기판 (A2) 의 스케줄이, 스케줄 데이터 (33) 의 일부로서 제 1 기억부 (26) 에 격납된다 (스텝 S23).
기판 처리 장치 (1) 에 있어서 각 리소스의 동작이 진행되고, 2 장째 기판 (A2) 의 스케줄의 실행 타이밍이 되면, 스케줄링 기능부 (29) 는, 2 장째 기판 (A2) 의 스케줄의 실행을 개시한다. 즉, 스케줄링 기능부 (29) 는, 작성이 완료된 2 장째 기판 (A2) 의 스케줄에 따라 리소스의 동작을 개시시킨다. 구체적으로는, 인덱서 로봇 (IR) 에 의해 기판 수용기 (C) 로부터 2 장째 기판 (A2) 이 배출된다 (반출된다). 2 장째 기판 (A2) 의 기판 수용기 (C) 로부터의 배출 시가, 3 장째 기판 (A3) 의 스케줄링 타이밍이다. 3 장째 기판 (A3) 의 스케줄링 타이밍에 이르면 (스텝 S14 : 예), 즉 2 장째 기판 (A2) 이 기판 수용기 (C) 로부터 배출되면, 3 장째 기판 (A3) 에 대한 스케줄의 작성이 실시된다.
3 장째 이후의 기판 (W) 에 대한 스케줄은, 2 장째 기판 (A2) 에 대한 스케줄과 마찬가지로 실시된다. 즉, 도 4b, 4c 의 스텝 S14 ∼ S27 의 각 처리는, 3 장째 이후의 기판 (W) 에도 공통적으로 적용된다. 즉, 작성이 완료된 스케줄의 변경이 허용되어 있는 경우에는, N 장째 기판 (W) 의 스케줄의 작성 시에, (N-1) 장째 이전의 기판 (W) 의 각 스케줄 중 미래의 블록을 삭제하고, N 장째 기판의 처리/반송 블록의 배치 (스케줄의 작성) 에 병행하여, 삭제한 처리/반송 블록의 재배치를 실시한다. 「N」이 12 가 될 때까지 (즉, 모든 기판 (W) 의 스케줄 작성이 종료할 때까지. 스텝 S28 : 예), 도 4b, 4c 의 스텝 S14 ∼ S27 의 각 처리와 동등한 처리가 반복된다. 스케줄링 기능부 (29) 에 의해 작성되는, 복수장의 기판 (W) 의 스케줄의 전체 예를 도 24 에 나타낸다.
모든 기판 (W) 의 스케줄 작성이 종료하면 (스텝 S28 : 예), 스케줄링 기능부 (29) 는, 후처리 실행 조건의 내용을 참조하여, 기판 (W) 에 후처리 공정을 실시할지의 여부를 판단한다 (스텝 S29). 프로세스 잡이 후처리 공정을 필요로 하고 있는 경우 (즉, 당해 기판 (W) 에 대응하는 후처리 실행 조건이 「필요」로 되어 있는 경우. 스텝 S29 : 예) 에는, 스케줄링 기능부 (29) 는, 당해 기판 (W) 을 처리할 가능성이 있는 처리 유닛 (SPIN1 ∼ SPIN12) 에 관해서, 후처리 블록을 배치한다 (스텝 S30, S31). 한편, 후처리 공정을 필요로 하고 있지 않은 경우 (즉, 당해 기판 (W) 에 대응하는 후처리 실행 조건이 「불필요」로 되어 있는 경우) 에는, 스텝 S30 ∼ S32 의 각 처리는 스킵된다.
후처리 블록의 배치 위치 검색 (S30) 에서는, 스케줄링 기능부 (29) 는, 도 8 에 나타내는 바와 같이, 검색 대상의 후처리 블록에 고부하 정보 (HL) 가 부가되어 있는지 (검색 대상의 후처리 블록이 「고부하 동작」에 대응하고 있는지) 의 여부를 조사한다 (도 8 의 스텝 S61). 또, 검색 대상의 후처리 블록에 고부하 정보 (HL) 가 부가되어 있는 경우 (도 8 의 스텝 S61 : 예) 에는, 이어서 스케줄링 기능부 (29) 는, 다른 리소스 (처리 유닛 등) 에, 고부하 정보를 포함하는 블록 ( 「고부하 동작」에 대응하는 블록) 이 배치가 완료되었는지의 여부를 조사한다 (도 8 의 스텝 S62). 검색 대상의 후처리 블록에 고부하 정보 (HL) 가 부가되어 있지 않은 경우 (도 8 의 스텝 S61 : 아니오) 나, 고부하 정보 (HL) 를 포함하는 블록이 다른 리소스에 배치되어 있지 않은 경우 (도 8 의 스텝 S62 : 아니오) 에는, 스케줄링 기능부 (29) 는, 검색 대상의 후처리 블록의 배치 위치로서 시간축상에서 가장 빠른 위치를 결정하고 (도 8 의 스텝 S64), 이로써 후처리 블록의 배치 위치 검색을 완료한다 (도 8 의 스텝 S65).
한편, 배치 위치의 검색 대상으로 되어 있는 후처리 블록에, 고부하 정보 (HL) 가 부가되어 있고 (도 8 의 스텝 S61 : 예), 또한 다른 리소스에 고부하 정보 (HL) 를 포함하는 블록 (「고부하 동작」에 대응하는 블록) 이 배치되어 있는 경우 (도 8 의 스텝 S62 : 예) 에는, 스케줄링 기능부 (29) 는, 검색 대상의 후처리 블록의 배치 위치로서 이미 배치가 완료된 블록의 고부하 정보 (HL) 에 할당되어 있지 않은 시간대로, 시간축상에서 가장 빠른 위치를 결정하고 (도 8 의 스텝 S63), 이로써 후처리 블록의 배치 위치 검색을 완료한다 (도 8 의 스텝 S65).
이와 같이, 스케줄링 기능부 (29) 는, 후처리 블록을, 당해 후처리 블록에 부가되어 있는 고부하 정보 (HL) 가, 배치가 완료된 후처리 블록에 포함되는 고부하 정보 (HL) 가 할당되어 있지 않은 시간대로, 시간축상의 가장 빠른 위치에 (앞부터 채우기로) 순서대로 배치해 간다 (스텝 S31).
후처리의 필요가 있는 처리 유닛 (SPIN1 ∼ SPIN12) 에의 후처리 블록의 배치가 완료되면 (스텝 S32 에서 예), 도 4a ∼ 4d 에 나타내는 일련의 처리는 리턴된다.
한편, 후처리 공정을 필요로 하고 있지 않은 경우 (즉, 당해 기판 (W) 에 대응하는 후처리 실행 조건이 「불필요」로 되어 있는 경우. 스텝 S29 에서 아니오) 에는, 스텝 S30, S31 의 각 처리는 스킵되고, 그 후 도 4a ∼ 4d 에 나타내는 일련의 처리는 리턴된다.
또한, 도 24 에 나타내는 스케줄은, 각 기판 (W) 에서 후처리 실행 조건을 만족하고 있지 않은 경우를 나타내고 있다.
이상에 의해, 이 실시형태에 의하면, 스케줄링 기능부 (29) 는, 각 기판 (W) 의 복수의 블록을 시계열에 따라 배치함으로써 당해 기판 (W) 의 스케줄을 작성하고, 이 기판 (W) 의 스케줄을 복수장분 작성한다. 이때 「고부하 동작」(즉, 기판 처리 공정, 전준비 공정 및 반입 전처리 공정) 에 대응하는 블록을, 대응하는 「고부하 동작」의 개시 시가 집중되지 않도록, 시간축상의 서로 어긋난 위치에 배치한다.
이렇게 하여 작성된 스케줄에서는, 제 2 제어부 (34) 에서의 제어 부하의 집중이 회피되어 있다. 이로써, 제 2 제어부 (34) 에서의 데이터 처리의 효율화가 도모된 스케줄을 작성할 수 있고, 따라서 리소스의 동작 개시의 지연을 확실하게 방지할 수 있다.
만일, 「동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 시간축상에서 가장 빠른 위치에 배치한다」라고 하는 로직에만 기초하여 처리 유닛 (SPIN1 ∼ SPIN12) 의 전준비 공정을 계획하면, 복수의 전준비 공정이 동시에 개시할 우려가 있다. 특히, 도 25a 에 나타내는, 스케줄 작성의 제 1 변형예와 같이 어느 프로세스 잡 부호가 부여된 기판 (W) 에 대한 스케줄 작성 시에, 그것과는 상이한 프로세스 잡 부호가 부여된 기판 (W) 에 대한 기판 처리가 이미 실행 개시되어 있는 경우에, 당해 소정의 프로세스 잡의 기판 (W) 에 대한 (처리 유닛 (SPIN3 ∼ SPIN12) 의) 전준비 공정을, 「각 블록을, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 시간축상에서 가장 빠른 위치에 배치한다」라고 하는 로직에만 기초하여 계획한다고 하면, 이들 복수 (예를 들어 10 개) 의 전준비 블록이, 계획 개시 가능 시각 (스케줄을 개시 가능한 시각) 에 모여 배치될 우려가 있다. 이 경우, 처리 유닛 (SPIN3 ∼ SPIN12) 의 전준비 공정이 동시에 개시되도록 계획되므로, 전준비 공정의 개시 시에 제 2 제어부 (34) 의 제어 부하가 집중되는 결과, 제 2 제어부 (34) 가 데이터 처리를 원활하게 실시할 수 없고, 이로써 실행 중의 기판 처리 (처리 유닛 (SPIN1, SPIN2) 에서의 처리) 에 있어서 처리 지연이 생기는 등의 문제가 발생할 우려가 있다.
이것에 대해, 이 실시형태에서는, 전준비 블록을, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 또한 고부하 정보 (HL) 가 배치가 완료된 블록의 고부하 정보 (HL) 와 동일한 시간대에 할당되는 것을 회피하면서, 시간축상에서 가장 빠른 위치에 배치한다. 그 때문에, 도 25a 에 나타내는 바와 같이, 처리 유닛 (SPIN3 ∼ SPIN12) 의 전준비 공정은, 서로 개시 시가 어긋나도록 계획된다. 따라서, 실행 중의 기판 처리 (처리 유닛 (SPIN1, SPIN2) 에서의 처리) 에 있어서, 처리 지연 등의 문제를 회피할 수 있다.
특히, 이 실시형태에 의하면, 기판 처리의 개시가 지시되고 나서 실제로 기판 처리를 개시하기까지의 기간을 각 기판 (W) 간에 대략 동일하게 할 수 있으므로, 동일한 레시피에 기초하는 기판 처리의 효과를 각 기판 간에 균일하게 할 수 있다. 보다 구체적으로 설명한다. 기판 처리를 개시하기까지의 데이터 플로우를 도 25b 에 나타낸다. 서브컨트롤러 (23) 의 CPU (37) 는 스케줄 데이터 (33) 에 기초하거나, 또는 처리 실행 지시부 (31) 가 스케줄 데이터 (33) 에 기초하여 발신하는 처리 실행 지시에 기초하여, 기판 처리를 개시하는 타이밍이 도래한 것을 판단한다 (시각 t1). CPU (37) 는 실행하고자 하는 기판 처리에 대응하는 레시피를 제 2 기억부 (35) 에 요구한다 (시각 t2). 제 2 기억부 (35) 는 레시피를 선택하여 CPU (37) 에 송신한다 (시각 t3 ∼ 시각 t4). CPU (37) 는 수신한 레시피를 데이터 해석하고, 제어 대상의 처리 유닛 (예를 들어 처리 유닛 SPIN1) 에 당해 레시피를 실행시키기 위한 제어 신호를 생성한다 (시각 t5 ∼ t6). 그리고 CPU (37) 는 생성한 제어 신호를 처리 유닛 (SPIN1) 에 송신한다 (시각 t7 ∼ t8). 이것을 받아 처리 유닛 (SPIN1) 이 실제로 기판 처리를 개시한다 (시각 t9). 이와 같이, 기판 처리를 개시하는 타이밍이 도래하고 나서 처리 유닛 (SPIN1) 이 실제로 기판 처리를 개시하려면 소정 길이의 시간을 필요로 한다 (시각 t1 ∼ t9). 이 실시형태에서는 다수장의 기판 (W) 을 위한 기판 처리가 동일 시각에 개시되지 않도록 스케줄링되고 있기 때문에 CPU (37) 의 처리 속도가 지연되는 일이 없다. 이 때문에, 레시피의 송수신 (시각 t3 ∼ t4), 데이터 해석 (시각 t5 ∼ t6) 및 제어 신호의 송수신 (시각 t7 ∼ t8) 에 필요한 시간이 기판 (W) 마다 크게 상이한 일이 없다. 따라서, 기판 처리를 개시하는 타이밍이 도래하고 나서 각 처리 유닛 (SPIN) 에 있어서 실제로 기판 처리가 개시되기까지의 시간을 대략 동일하게 할 수 있다. 따라서, 기판 처리의 균일성을 확보할 수 있다.
또, 어느 기판 (예를 들어, 1 장째 기판 (A1)) 의 스케줄 작성이 종료하면, 다른 기판 (예를 들어, 2 장째 기판 (A2) 이후의 기판 (W)) 의 스케줄 작성이 미종료라도, 작성한 스케줄의 실행을 개시한다. 따라서, 제 1 기억부 (26) 에 기억되는 스케줄의 데이터량 저감을 도모할 수 있다.
또, 작성이 완료된 스케줄로부터 삭제한 미실행의 블록을, 새롭게 스케줄을 작성해야 하는 기판 (W) 에 관한 블록의 배치와 병행하여, 시계열에 따라 재배치한다. 삭제한 블록의 재배치 및 새로운 기판 (W) 에 관한 블록의 배치는, 복수장의 기판 (W) 상호 간의 간섭이 발생하는 일이 없고, 또한 효율적으로 리소스 (처리 유닛 (SPIN1 ∼ SPIN12) 등) 를 가동시켜 복수장의 기판 (W) 에 대한 처리가 실시되도록, 시계열에 따라 실시된다. 삭제한 블록 및 새로운 기판 (W) 에 관한 블록의 배치 위치를 보다 세심하게 결정할 수 있으므로, 처리 유닛 (SPIN1 ∼ SPIN12) 등의 리소스의 가동률을 높일 수 있고, 이로써 기판 처리 장치 (1) 의 생산성을 향상시킬 수 있다.
도 26 은, 스케줄 작성의 제 2 변형예를 나타낸다. 이 제 2 변형예는, 후처리 공정을 규정하기 위한 블록인 후처리 블록의 배치예를 나타낸다.
도 26 에서는, 처리 유닛 (SPIN1 ∼ SPIN7) 에서의 기판 처리 중에, 후처리 공정을 계획한다. 이 프로세스 잡에서는 처리 유닛 (SPIN1 ∼ SPIN7) 을 사용하고 있지만, 처리 유닛 (SPIN8 ∼ SPIN12) 은 사용 가능하지만, 실제로는 사용되고 있지 않다. 요컨대, 실제로 사용하는 처리 유닛의 수가 사용 가능한 처리 유닛의 수보다 적다. 전술한 바와 같이, 프로세스 잡의 마지막 기판 (W) 의 스케줄 작성이 종료한 타이밍에, 스케줄링 기능부 (29) 는 후처리 공정의 스케줄을 작성한다.
이 경우, 만일, 「동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 시간축상에서 가장 빠른 위치에 배치한다」라고 하는 로직에만 기초하여 처리 유닛 (SPIN1 ∼ SPIN12) 의 후처리 공정을 계획한다고 하면, 처리 유닛 (SPIN8 ∼ SPIN12) 의 후처리 블록이, 계획 개시 가능 시각 (스케줄을 개시 가능한 시각) 에 모여 배치될 우려가 있다. 이 경우, 처리 유닛 (SPIN8 ∼ SPIN12) 의 후처리 공정이 동시에 개시하므로, 후처리 공정의 개시 시에 제 2 제어부 (34) 의 제어 부하가 집중되는 결과, 제 2 제어부 (34) 가 데이터 처리를 원활하게 실시할 수 없고, 이로써 실행 중의 기판 처리 (처리 유닛 (SPIN1 ∼ SPIN7) 에서의 처리) 에 있어서 처리 지연이 생기는 등의 문제가 발생할 우려가 있다.
이것에 대해, 도 26 의 예에서는, 후처리 블록을, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 또한 고부하 정보 (HL) 가 배치가 완료된 블록의 고부하 정보 (HL) 와 동일한 시간대에 할당되는 것을 회피하면서, 시간축상에서 가장 빠른 위치에 배치한다. 그 때문에, 도 26 에 나타내는 바와 같이, 처리 유닛 (SPIN8 ∼ SPIN12) 의 후처리 블록은, 시간축상에 서로 어긋나 배치된다. 즉, 처리 유닛 (SPIN8 ∼ SPIN12) 의 각 후처리 공정의 개시 시가 서로 어긋나도록 계획된다. 따라서, 실행 중의 기판 처리 (처리 유닛 (SPIN1 ∼ SPIN7) 에서의 처리) 에 있어서 처리 지연 등의 문제를 회피할 수 있다.
도 27 은, 스케줄 작성의 제 3 변형예를 나타낸다. 이 제 3 변형예는, 다음으로 서술하는 기판 회수 공정을 규정하기 위한 블록인 후처리 블록의 배치예를 나타낸다.
기판 처리 장치 (1) 에서는, 복수의 처리 유닛에 기판 (W) 이 수용되어 있는 상태에서, 각 처리 유닛으로부터 기판 (W) 을 일제히 회수하는 병렬 회수가 준비되는 경우가 있다. 이 병렬 회수에 앞서, 각 처리 유닛에서는, 기판 회수 공정이 실행된다.
기판 회수 공정이란, 기판 (W) 을 처리실 (17)(도 3a 참조) 밖으로 반출 가능한 상태로 하기 위해서 실행하는 작업이다. 기판 회수 공정의 구체예는, 기판 (W) 의 수세 처리이다. 기판 (W) 을 수세함으로써, 기판 회수 공정의 실행 전의 기판 (W) 상태의 여하에 관계 없이, 처리실 (17) 밖으로 기판 (W) 을 반송 가능하다. 기판 (W) 의 수세 처리는, 기판 (W) 을 회전시키면서 린스액 노즐 (59)(도 3a 참조) 로부터 기판 (W) 에 린스액을 토출함으로써 실행할 수 있다. 기판 회수 공정 후, 각 처리 유닛의 처리실 (17) 로부터, 주반송 로봇 (CR)(도 1 등 참조) 에 의해 기판 (W) 이 반출된다.
기판 회수 공정은, 전술한 「고부하 동작」에 상당한다. 즉, 기판 회수 공정의 개시 시에 있어서, 서브컨트롤러 (23)(도 3b 참조) 의 시리얼 통신부 (36) 는, 기판 회수의 레시피를 제 2 기억부 (35) 로부터 판독 출력한다. CPU (37) 는 판독 출력된 레시피를 데이터 해석하여, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 에 있어서 기판 회수의 레시피를 실현하기 위한 제어 신호를 생성한다. 시리얼 통신부 (36) 는 생성된 제어 신호를, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 에 대해 송신한다. 또, 제어 대상의 처리 유닛 (SPIN1 ∼ SPIN12) 은, 제어 신호를 수신하면 즉시 수신 확인 신호를 시리얼 통신부 (36) 를 향하여 송신한다. 기판 회수 공정의 레시피의 데이터량이 방대하므로, CPU (37)(도 3b 참조) 에 일시적으로 높은 제어 부하가 생긴다. 그 때문에, 기판 처리 공정의 개시 시에 고부하 시간대가 존재한다.
이와 같은 기판 회수 공정을 계획하는 경우에, 만일 기판 회수 공정의 블록 (이하, 기판 회수 블록) 을, 「동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 시간축상에서 가장 빠른 위치에 배치한다」라고 하는 로직에만 기초하여 배치한다고 하면, 처리 유닛 (SPIN1 ∼ SPIN12) 의 기판 회수 블록이, 동일 시기에 모여 배치될 우려가 있다. 이 경우, 처리 유닛 (SPIN1 ∼ SPIN12) 의 기판 회수 공정이 동시에 개시하므로, 기판 회수 공정의 개시 시에 제 2 제어부 (34) 의 제어 부하가 집중하는 결과, 제 2 제어부 (34) 가 데이터 처리를 원활하게 실시할 수 없고, 기판 회수 공정에 지연이 생길 우려가 있다.
이것에 대해, 도 27 의 예에서는, 기판 회수 블록을, 동일한 리소스가 동일한 시간에 중복되어 사용되지 않도록 하면서, 또한 고부하 정보 (HL) 가 배치가 완료된 블록의 고부하 정보 (HL) 와 동일한 시간대에 할당되는 것을 회피하면서, 시간축상에서 가장 빠른 위치에 배치한다. 그 때문에, 도 27 에 나타내는 바와 같이, 처리 유닛 (SPIN1 ∼ SPIN12) 의 기판 회수 블록은, 시간축상에 서로 어긋나 배치된다. 즉, 처리 유닛 (SPIN1 ∼ SPIN12) 의 각 기판 회수 공정은, 그 개시 시가 서로 어긋나도록 계획된다. 따라서, 기판 회수 공정에 있어서 처리 지연 등의 문제를 회피할 수 있다.
이상, 본 발명의 몇 가지 실시형태에 대해 설명해 왔지만, 본 발명은 또 다른 형태로 실시할 수도 있다.
예를 들어, 전술한 실시형태에서 나타낸 기판 처리 장치 (1) 의 구성이나 기판 처리 내용은 일례에 지나지 않고, 기판 처리 장치 (1) 는 다른 구성을 채용할 수 있고, 또한 다른 기판 처리 내용에 대해서도 본 발명을 적용할 수 있다.
또, 전술한 실시형태에서는, 동일한 시간대에 복수의 고부하 정보 (HL) 가 할당되지 않도록 블록을 배치하는 경우를 나타냈지만, 고부하 정보 (HL) 가 동일한 시간대에 소정수 (예를 들어 3) 이상 할당되는 것을 금지하고, 소정수 미만이면 복수의 고부하 정보 (HL) 를 동일한 시간에 할당하는 것을 허용하도록 해도 된다.
또, 전술한 실시형태에서는, 1 장째 기판 (A1) 의 스케줄 작성의 종료 후, 2 장째 이후의 기판 (제 2 기판)(W) 의 스케줄 작성이 끝나지 않은 상태에서, 작성이 완료된 스케줄의 실행을 개시하는 경우를 예로 들었지만, 프로세스 잡의 모든 기판 (W) 의 스케줄을 작성한 후에, 스케줄의 개시를 실행하도록 해도 된다.
본 발명의 실시형태에 대해 상세하게 설명해 왔지만, 이들은 본 발명의 기술적 내용을 분명히 하기 위해서 이용된 구체예에 지나지 않고, 본 발명은 이들 구체예에 한정하여 해석되어야 하는 것이 아니고, 본 발명의 범위는 첨부의 청구범위에 의해서만 한정된다.
본 출원은, 2014년 6월 23일에 일본 특허청에 제출된 일본 특허출원 2014-128331호에 대응하고 있고, 이 출원의 전체 개시는 여기에 인용에 의해 도입되는 것으로 한다.
1 : 기판 처리 장치
15 : 스핀 척
17 : 처리실
22 : 메인 컨트롤러
23 : 서브컨트롤러
24 : 제 1 제어부
25 : 입출력부
26 : 제 1 기억부
28 : 장치 관리부
29 : 스케줄링 기능부
30 : 스케줄링 엔진
31 : 처리 실행 지시부
32 : 스케줄 작성 프로그램
33 : 스케줄 데이터
34 : 제 2 제어부
35 : 제 2 기억부
36 : 시리얼 통신부
37 : CPU
C : 기판 수용기
CR : 주반송 로봇
G1 ∼ G4 : 처리 유닛군
IR : 인덱서 로봇
PASS : 수수 유닛
SPIN1 ∼ SPIN12 : 처리 유닛
ST1 ∼ ST4 : 스테이지
W : 기판

Claims (8)

  1. 기판을 1 장씩 처리하는 적어도 1 개의 매엽식 처리 유닛과, 상기 처리 유닛을 제어하기 위한 제어부를 갖는 기판 처리 장치의 동작을 시계열에 따라 규정하기 위한 스케줄을, 상기 기판 처리 장치에 구비된 스케줄 작성부가 작성하기 위한 방법으로서,
    각 기판에 대한 상기 기판 처리 장치의 동작의 내용을 규정하는 복수의 블록을 시계열에 따라 배치함으로써, 그 기판의 스케줄을 상기 스케줄 작성부에 의해 작성하는 스케줄 작성 공정을 포함하고,
    상기 스케줄 작성 공정이,
    상기 블록에 대응하는 동작에, 상기 제어부에 높은 제어 부하가 생기는 시간대인 고부하 시간대가 포함되는지 아닌지를 판단하는 판단 공정과,
    상기 블록에 대응하는 동작에 상기 고부하 시간대가 포함되는 경우에, 상기 블록의 상기 고부하 시간대에 대응하는 부분에 고부하 정보를 부가하는 부가 공정을 포함하는, 스케줄 작성 방법.
  2. 제 1 항에 있어서,
    상기 판단 공정이, 상기 블록에 대응하는 동작에 있어서의 부하와, 상기 고부하 시간대로서 정해져 있는 기준 범위를 비교함으로써, 상기 블록에 대응하는 동작에 상기 고부하 시간대가 포함되는지 아닌지를 판단하는, 스케줄 작성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 스케줄 작성 공정이, 상기 고부하 정보가 동일한 시간대에 소정수 이상 중복되지 않도록, 상기 제어부에 높은 제어 부하를 적어도 일시적으로 발생시키는 동작인 고부하 동작에 대응하는 상기 블록을, 시간축상에 배치하는 고부하 배치 공정을 추가로 포함하는, 스케줄 작성 방법.
  4. 제 3 항에 있어서,
    상기 고부하 시간대는, 상기 고부하 동작의 개시 시인, 스케줄 작성 방법.
  5. 제 4 항에 있어서,
    상기 기판 처리 장치에서는, 프로세스 잡이 공통되는 복수장의 기판 중 소정의 제 1 기판의 스케줄 작성 종료 후, 상기 복수장의 기판 중 처리 순서가 상기 제 1 기판보다 후인 제 2 기판의 스케줄 작성이 끝나지 않은 상태에서, 작성이 완료된 스케줄의 실행이 개시되도록 되어 있고,
    상기 작성이 완료된 스케줄의 실행 개시 후에 있어서, 당해 작성이 완료된 스케줄 중 미실행의 부분을 변경하는 스케줄 변경 공정을 추가로 포함하는, 스케줄 작성 방법.
  6. 제 5 항에 있어서,
    상기 스케줄 변경 공정은,
    상기 스케줄의 실행 개시 후에 있어서, 상기 작성이 완료된 스케줄 중 미실행의 블록을 삭제하는 공정과,
    삭제한 블록을, 상기 제 2 기판에 대한 블록의 배치와 병행하여, 시계열에 따라 재배치하는 재배치 공정을 포함하는, 스케줄 작성 방법.
  7. 기판을 1 장씩 처리하는 적어도 1 개의 매엽식 처리 유닛과,
    상기 처리 유닛을 제어하기 위한 제어부와,
    상기 처리 유닛을 포함하는 리소스의 동작을, 시계열에 따라 규정하기 위한 스케줄을 작성하기 위한 스케줄 작성부를 포함하고,
    제 1 항 또는 제 2 항에 기재된 스케줄 작성 방법에 의해 상기 스케줄 작성부가 작성한 스케줄에 따라, 상기 제어부는 상기 리소스를 제어하는, 기판 처리 장치.
  8. 제 7 항에 있어서,
    상기 제어부는, 프로세스 잡이 공통되는 복수장의 기판 중 소정의 제 1 기판의 스케줄 작성의 종료 후, 상기 복수장의 기판 중 처리 순서가 상기 제 1 기판보다 후인 제 2 기판의 스케줄 작성이 끝나지 않은 상태에서, 작성이 완료된 스케줄의 실행을 개시하는, 기판 처리 장치.
KR1020187018201A 2014-06-23 2015-06-11 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치 KR101902160B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-128331 2014-06-23
JP2014128331A JP6313671B2 (ja) 2014-06-23 2014-06-23 基板処理装置のためのスケジュール作成方法および基板処理装置
PCT/JP2015/066901 WO2015198885A1 (ja) 2014-06-23 2015-06-11 基板処理装置のためのスケジュール作成方法および基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001162A Division KR101874268B1 (ko) 2014-06-23 2015-06-11 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20180074819A KR20180074819A (ko) 2018-07-03
KR101902160B1 true KR101902160B1 (ko) 2018-09-27

Family

ID=54937976

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187018201A KR101902160B1 (ko) 2014-06-23 2015-06-11 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치
KR1020177001162A KR101874268B1 (ko) 2014-06-23 2015-06-11 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177001162A KR101874268B1 (ko) 2014-06-23 2015-06-11 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US10514684B2 (ko)
JP (1) JP6313671B2 (ko)
KR (2) KR101902160B1 (ko)
TW (1) TWI543233B (ko)
WO (1) WO2015198885A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438828B2 (en) * 2016-10-03 2019-10-08 Applied Materials, Inc. Methods and apparatus to prevent interference between processing chambers
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling
JP6951269B2 (ja) * 2018-01-29 2021-10-20 株式会社荏原製作所 基板処理装置、基板処理装置の制御装置、基板処理装置の制御方法、プログラムを格納した記憶媒体
TWI758578B (zh) * 2018-03-01 2022-03-21 日商荏原製作所股份有限公司 排程器、基板處理裝置、及基板搬送方法
JP6942660B2 (ja) * 2018-03-09 2021-09-29 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法
CN111102097B (zh) * 2019-11-21 2022-03-08 中国航发沈阳黎明航空发动机有限责任公司 航空发动机滚转喷管作动筒控制与测量装置及方法
CN113299587B (zh) * 2021-05-21 2022-04-26 无锡亚电智能装备有限公司 一种晶圆清洗工艺任务排列方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100576A (ja) 2001-09-20 2003-04-04 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
JP2006230146A (ja) 2005-02-18 2006-08-31 Tokyo Electron Ltd 複数の電力使用系の動作制御装置、動作制御方法及び記憶媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128860A (en) 1989-04-25 1992-07-07 Motorola, Inc. Manufacturing or service system allocating resources to associated demands by comparing time ordered arrays of data
JP2002274844A (ja) * 2001-03-15 2002-09-25 Fuji Photo Film Co Ltd 無機微粒子の製造方法、無機微粒子、希土類賦活フッ化ハロゲン化バリウム蛍光体、放射線像変換パネル
US6898702B1 (en) * 2001-06-29 2005-05-24 Ciena Corporation System and method for staggered starting of embedded system modules in an optical node
JP3982270B2 (ja) 2002-01-29 2007-09-26 信越半導体株式会社 半導体ウエーハの製造方法および半導体ウエーハ製造の受注方法ならびに半導体ウエーハ製造の受注システム
JP4353498B2 (ja) 2002-04-30 2009-10-28 キヤノン株式会社 管理装置及び方法、デバイス製造方法、並びにコンピュータプログラム
JP2008118068A (ja) 2006-11-08 2008-05-22 Renesas Technology Corp 半導体装置の生産管理システム
JP5359285B2 (ja) 2009-01-07 2013-12-04 東京エレクトロン株式会社 処理装置及び処理装置の運転方法
JP2010217945A (ja) 2009-03-13 2010-09-30 Panasonic Corp アプリケーション動作調整システム
JPWO2010119808A1 (ja) 2009-04-15 2012-10-22 シャープ株式会社 製品の製造方法および製造システム
JP5852908B2 (ja) 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
US10600010B2 (en) * 2013-03-15 2020-03-24 The Board Of Trustees Of The Leland Stanford Junior University Systems and methods for generating scheduling options in consideration of elements within a construction site

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100576A (ja) 2001-09-20 2003-04-04 Dainippon Screen Mfg Co Ltd 基板処理装置のスケジュール作成方法及びそのプログラム
JP2006230146A (ja) 2005-02-18 2006-08-31 Tokyo Electron Ltd 複数の電力使用系の動作制御装置、動作制御方法及び記憶媒体

Also Published As

Publication number Publication date
KR20170018936A (ko) 2017-02-20
US10514684B2 (en) 2019-12-24
TWI543233B (zh) 2016-07-21
JP6313671B2 (ja) 2018-04-18
US20170160731A1 (en) 2017-06-08
TW201611088A (zh) 2016-03-16
WO2015198885A1 (ja) 2015-12-30
KR101874268B1 (ko) 2018-07-03
JP2016009717A (ja) 2016-01-18
KR20180074819A (ko) 2018-07-03

Similar Documents

Publication Publication Date Title
KR101902160B1 (ko) 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치
KR101951671B1 (ko) 처리 시스템용 스케쥴러
KR101412302B1 (ko) 기판 처리 장치를 위한 스케줄 작성 방법 및 스케줄 작성 프로그램을 기록한 기록 매체
KR102285183B1 (ko) 기판 처리 장치를 위한 스케줄 작성 방법 및 스케줄 작성 프로그램을 기록한 기록 매체
KR101553417B1 (ko) 기판 처리 장치 및 기판 처리 방법
US8369977B2 (en) Coating and developing apparatus
TW200822273A (en) Scheduling method for processing equipment
US20170287760A1 (en) Substrate processing apparatus and substrate processing method
KR20150100532A (ko) 기판 처리 방법 및 기판 처리 장치
KR20100129211A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US8219233B2 (en) Substrate treatment apparatus
TWI706458B (zh) 基板處理方法、基板處理裝置及電腦程式
JP2010056318A (ja) 基板処理ユニットおよび基板処理装置
JP2003086562A (ja) 基板処理装置のスケジュール作成方法及びそのプログラム
JP6573693B2 (ja) 基板処理装置のためのスケジュール作成方法および基板処理装置
JP6435388B2 (ja) 基板処理方法および基板処理装置
JP3960761B2 (ja) 基板処理装置のスケジュール作成方法及びそのプログラム
JP2021182433A (ja) 基板処理方法および基板処理装置
TW202245041A (zh) 基板處理裝置以及基板處理方法
JP2005286304A (ja) 基板処理装置、基板処理方法、コンピュータプログラム及び記憶媒体

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant