KR101902128B1 - 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법 - Google Patents

표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR101902128B1
KR101902128B1 KR1020170129963A KR20170129963A KR101902128B1 KR 101902128 B1 KR101902128 B1 KR 101902128B1 KR 1020170129963 A KR1020170129963 A KR 1020170129963A KR 20170129963 A KR20170129963 A KR 20170129963A KR 101902128 B1 KR101902128 B1 KR 101902128B1
Authority
KR
South Korea
Prior art keywords
copper foil
base material
group
resin
wiring board
Prior art date
Application number
KR1020170129963A
Other languages
English (en)
Other versions
KR20170118001A (ko
Inventor
마사후미 이시이
데루마사 모리야마
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170118001A publication Critical patent/KR20170118001A/ko
Application granted granted Critical
Publication of KR101902128B1 publication Critical patent/KR101902128B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Abstract

동박에 수지 기재를 첩합한 후, 동박을 수지 기재로부터 제거할 때에, 에칭할 필요가 없고, 수지 기재의 표면에 전사된 동박 표면의 프로파일을 손상시키는 일이 없고, 양호한 코스트로 동박을 제거하는 것이 가능한 표면 처리 동박을 제공한다. 조화 입자를 갖지 않고, 또한, JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 표면 요철을 갖는 동박, 혹은, 조화 입자를 갖는 동박과, 동박의 표면 요철을 갖는 동박의 표면, 혹은, 조화 입자를 갖는 동박의 표면에 형성되고, 또한, 이형층 측으로부터 동박에 수지 기재를 첩합했을 때의 수지 기재를 박리 가능하게 하는 이형층을 구비한 표면 처리 동박.

Description

표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법{SURFACE-TREATED COPPER FOIL, COPPER CLAD LAMINATE, PRINTED WIRING BOARD, ELECTRONIC DEVICE, CIRCUIT FORMATION SUBSTRATE FOR SEMICONDUCTOR PACKAGE, SEMICONDEUCTOR PACKAGE AND PROCESS OF PRODUCING PRINTED WIRING BOARD}
본 발명은, 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선 기판 및 반도체 패키지 기판의 회로 형성 공법은 서브트랙티브 공법이 주류이지만, 최근의 추가적인 미세 배선화에 의해, M-SAP (Modified Semi-Additive Process) 나, 동박의 표면 프로파일을 사용한 세미 애디티브 공법과 같은 새로운 공법이 대두하고 있다.
이들 새로운 회로 형성 공법 중, 후자의 동박의 표면 프로파일을 사용한 세미 애디티브 공법의 일례로서, 다음을 들 수 있다. 즉, 먼저, 수지 기재에 적층한 동박을 전체면 에칭하고, 동박 표면 프로파일이 전사된 에칭 기재면을 레이저 등으로 구멍을 형성하고, 구멍 형성부를 도통시키기 위한 무전해 구리 도금을 실시하고, 무전해 구리 도금 표면을 드라이 필름으로 피복하고, UV 노광 및 현상에 의해 회로 형성부의 드라이 필름을 제거하고, 드라이 필름에 피복되어 있지 않은 무전해 구리 도금면에 전기 구리 도금을 실시하고, 드라이 필름을 박리하고, 마지막으로 황산, 과산화수소수를 함유하는 에칭액 등에 의해 무전해 구리 도금층을 에칭 (플래시에칭, 퀵 에칭) 함으로써 미세한 회로를 형성한다. 또한, 본 프로세스 예에서는, 무전해 구리 도금을 위한 촉매 처리, 구리 표면을 클린화하기 위한 산세 처리 등은 각사 각양이며, 그 기재는 생략하였다. (특허문헌 1, 특허문헌 2)
일본 공개특허공보 2006-196863호 일본 공개특허공보 2007-242975호
동박 표면의 프로파일을 사용한 세미 애디티브 공법에서는, 수지에 적층한 동박을 에칭하는 것이 일반적이다. 그러나, 에칭은, 사용하는 약액, 배수 처리 등의 코스트가 들고, 또한, 환경에 대한 부하도 크다. 또한, 동박을 에칭으로 제거하는 경우, 기재 종 (種) 및 에칭 조건에 따라 다르기도 하지만, 동박 표면의 프로파일이 손상될 우려도 있다. 이 때문에, 에칭에 의한 동박 제거는 바람직하지 않다.
본 발명자 등은 예의 검토한 결과, 표면 요철 또는 조화 (粗化) 입자를 갖는 동박에 있어서, 당해 동박에 이형층을 형성하여, 동박을 수지 기재에 첩합 (貼合) 했을 때의 수지 기재의 물리적인 박리를 가능하게 함으로써, 동박을 수지 기재로부터 제거하는 공정에 있어서, 에칭할 필요가 없고, 수지 기재의 표면에 전사한 동박 표면의 프로파일을 손상시키는 일이 없고, 양호한 코스트로 동박을 제거하는 것이 가능해지는 것을 알아내었다.
이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 조화 입자를 갖지 않고, 또한, JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 표면 요철을 갖는 동박과, 상기 동박의 표면 요철을 갖는 면에 형성된 이형층으로서, 또한, 상기 이형층 측으로부터 상기 동박에 수지 기재를 첩합했을 때의 상기 수지 기재를 박리 가능하게 하는 이형층을 구비한 표면 처리 동박이다.
본 발명은 다른 일 측면에 있어서, 조화 입자를 갖는 동박과, 상기 동박의 조화 입자면에 형성되고, 또한, 상기 이형층 측으로부터 상기 동박에 수지 기재를 첩합했을 때의 상기 수지 기재를 박리 가능하게 하는 이형층을 구비한 표면 처리 동박이다.
본 발명에 관련된 표면 처리 동박은 일 실시형태에 있어서, 상기 이형층 측으로부터 상기 동박에 수지 기재를 첩합했을 때, 상기 수지 기재를 박리할 때의 박리 강도가 200 gf/㎝ 이하이다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 이형층이, 다음 식:
[화학식 1]
Figure 112017098165944-pat00001
(식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, R3 및 R4 는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이다.)
에 나타내는 실란 화합물, 그 가수 분해 생성물, 그 가수 분해 생성물의 축합체를 단독으로 또는 복수 조합해서 사용하여 이루어진다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 이형층이, 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물을 사용하여 이루어진다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 이형층이, 다음 식:
[화학식 2]
Figure 112017098165944-pat00002
(식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, M 은 Al, Ti, Zr 중 어느 하나, n 은 0 또는 1 또는 2, m 은 1 이상 M 의 가수 이하의 정수이고, R1 중 적어도 하나는 알콕시기이다. 또한, m+n 은 M 의 가수, 즉 Al 의 경우 3, Ti, Zr 의 경우 4 이다.)
에 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르코네이트 화합물, 이들의 가수 분해 생성물, 그 가수 분해 생성물의 축합체를 단독으로 또는 복수 조합해서 사용하여 이루어진다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 동박과 상기 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이 형성되어 있다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박의 표면에 수지층이 형성되어 있다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 수지층이, 접착용 수지, 프라이머 또는 반경화 상태의 수지이다.
본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박의 두께가 9 ∼ 70 ㎛ 이다.
또, 본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면 측에 회로를 형성하는 공정을 구비한 프린트 배선판의 제조 방법에 사용되는 표면 처리 동박이다.
또, 본 발명에 관련된 표면 처리 동박은 또 다른 일 실시형태에 있어서, 조화 입자를 갖지 않고, 또한, JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 표면 요철을 갖는 동박과, 상기 동박의 표면 요철을 갖는 면에 형성된 이형층으로서, 또한, 상기 이형층 측으로부터 상기 동박에 수지 기재를 첩합했을 때의 상기 수지 기재를 박리 가능하게 하는 이형층을 구비한 표면 처리 동박이고, 또는,
조화 입자를 갖는 동박과, 상기 동박의 조화 입자면에 형성된 이형층으로서, 또한, 상기 이형층 측으로부터 상기 동박에 수지 기재를 첩합했을 때의 상기 수지 기재를 박리 가능하게 하는 이형층을 구비한 표면 처리 동박이며,
이하의 (A) ∼ (I) 중 어느 하나 이상을 만족하는 표면 처리 동박이다.
(A) 상기 이형층 측으로부터 상기 동박에 수지 기재를 첩합했을 때, 상기 수지 기재를 박리할 때의 박리 강도가 200 gf/㎝ 이하이다,
(B) 상기 이형층이, 다음 식:
Figure 112017098165944-pat00003
(식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, R3 및 R4 는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이다.)
에 나타내는 실란 화합물, 그 가수 분해 생성물, 그 가수 분해 생성물의 축합체를 단독으로 또는 복수 조합해서 사용하여 이루어진다,
(C) 상기 이형층이, 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물을 사용하여 이루어진다,
(D) 상기 이형층이, 다음 식:
Figure 112017098165944-pat00004
(식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, M 은 Al, Ti, Zr 중 어느 하나, n 은 0 또는 1 또는 2, m 은 1 이상 M 의 가수 이하의 정수이고, R1 중 적어도 하나는 알콕시기이다. 또한, m+n 은 M 의 가수, 즉 Al 의 경우 3, Ti, Zr 의 경우 4 이다.)
에 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르코네이트 화합물, 이들의 가수 분해 생성물, 그 가수 분해 생성물의 축합체를 단독으로 또는 복수 조합해서 사용하여 이루어진다,
(E) 상기 동박과 상기 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이 형성되어 있다,
(F) 상기 표면 처리 동박의 표면에 수지층이 형성되어 있다,
(G) 상기 (F) 에 있어서, 상기 수지층이, 접착용 수지, 프라이머 또는 반경화 상태의 수지이다,
(H) 상기 표면 처리 동박의 두께가 9 ∼ 70 ㎛ 이다,
(I) 상기 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면 측에 회로를 형성하는 공정을 구비한 프린트 배선판의 제조 방법에 사용된다.
본 발명은 다른 일 측면에 있어서, 본 발명의 표면 처리 동박과, 상기 표면 처리 동박의 이형층 측에 형성된 수지 기재를 구비한 구리 피복 적층판이다.
본 발명에 관련된 구리 피복 적층판은, 상기 수지 기재가, 프리프레그이거나, 또는, 열경화성 수지를 포함한다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 사용한 프린트 배선판이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 사용하여 제조한 프린트 배선판이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판을 구비한 반도체 패키지이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판 또는 반도체 패키지를 사용한 전자 기기이다.
본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합하는 공정과, 상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과, 상기 표면 프로파일이 전사된 수지 기재의 상기 박리면 측에 회로를 형성하는 공정을 구비한 프린트 배선판의 제조 방법이다.
또, 본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합한 후에, 상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재이다.
동박에 수지 기재를 첩합한 후, 동박을 수지 기재로부터 제거할 때에, 에칭할 필요가 없고, 수지 기재의 표면에 전사된 동박 표면의 프로파일을 손상시키는 일이 없고, 양호한 코스트로 동박을 제거하는 것이 가능한 표면 처리 동박을 제공한다.
도 1 은, 동박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타내는 도면.
본 발명에 관련된 표면 처리 동박은, 조화 입자를 갖지 않고, 또한, JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 표면 요철을 갖는 동박과, 동박의 표면 요철을 갖는 면에 형성된 이형층으로서, 또한, 이형층 측으로부터 동박에 수지 기재를 첩합했을 때의 수지 기재를 박리 가능하게 하는 이형층을 구비한다. 또한, 이형층은 동박의 양면에 형성해도 된다. 또, 첩합은 압착하여 첩합해도 된다.
본 발명에 관련된 표면 처리 동박은, 다른 일 측면에 있어서 조화면을 갖는 동박과, 동박의 조화면측에 형성되고, 또한, 이형층 측으로부터 동박에 수지 기재를 첩합했을 때의 수지 기재를 박리 가능하게 하는 이형층을 구비한다. 또한, 이형층은 동박의 양면에 형성해도 된다.
동박 (생박 (生箔) 이라고도 한다) 은, 전해 동박 혹은 압연 동박 중 어느 것으로 형성되어 있어도 된다. 동박의 두께는 특별히 한정되지 않고, 예를 들어, 5 ∼ 105 ㎛ 로 할 수 있다. 또, 수지 기재로부터의 박리가 용이해지는 점에서, 표면 처리 동박의 두께는 9 ∼ 70 ㎛ 인 것이 바람직하고, 12 ∼ 35 ㎛ 인 것이 보다 바람직하며, 18 ∼ 35 ㎛ 인 것이 보다 더 바람직하다.
동박 (생박) 의 제조 방법으로는, 특별히 한정되지 않지만, 예를 들어, 일반 전해 생박을 제조하는 경우에는, 전해 조건을 하기로 할 수 있다.
일반 전해 생박의 전해 조건:
Cu:80 ∼ 120 g/ℓ
H2SO4:80 ∼ 120 g/ℓ
염화물 이온 (Cl-):30 ∼ 100 ppm
레벨링제 (아교):0.1 ∼ 10 ppm
전해액 온도:50 ∼ 65 ℃
전해 시간:10 ∼ 300 초 (석출시키는 구리 두께, 전류 밀도에 의해 조정)
전류 밀도:50 ∼ 150 A/d㎡
전해액 선속:1.5 ∼ 5 m/sec
또, 양면 플랫 전해 생박을 제조하는 경우에는, 전해 조건을 하기로 할 수 있다.
양면 플랫 전해 생박의 전해 조건
구리:80 ∼ 120 g/ℓ
황산:80 ∼ 120 g/ℓ
염소:30 ∼ 100 ppm
레벨링제 1 (비스(3술포프로필)디술파이드):10 ∼ 30 ppm
레벨링제 2 (아민 화합물):10 ∼ 30 ppm
전해액 온도:50 ∼ 65 ℃
전해 시간:0.5 ∼ 10 분간 (석출시키는 구리 두께, 전류 밀도에 의해 조정)
전류 밀도:70 ∼ 100 A/d㎡
전해액 선속:1.5 ∼ 5 m/sec
상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.
[화학식 3]
Figure 112017098165944-pat00005
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)
본 발명에 있어서 동박으로부터 수지 기재를 「박리」 하는 것은, 에칭 등에 의한 화학적인 처리에 의해 수지 기재로부터 동박을 제거하는 것이 아니라, 박리 등에 의해 동박으로부터 수지 기재를 물리적으로 박리하는 것을 의미한다. 수지 기재를 상기 서술한 바와 같이 본 발명의 표면 처리 동박과 첩합한 후에 박리했을 때, 수지 기재와 표면 처리 동박은 이형층에서 떨어지는데, 이 때 수지 기재의 박리면에, 박리층, 후술하는 동박의 조화 입자, 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층 등의 일부가 잔류하고 있어도 되지만, 잔류물이 존재하지 않는 것이 바람직하다.
본 발명에 관련된 표면 처리 동박은, 이형층 측으로부터 동박에 수지 기재를 첩합했을 때, 수지 기재를 박리할 때의 박리 강도가 200 gf/㎝ 이하인 것이 바람직하다. 이와 같이 제어되고 있으면, 수지 기재의 물리적 박리가 용이해지고, 동박 표면의 프로파일이 보다 양호하게 수지 기재에 전사된다. 당해 박리 강도는, 보다 바람직하게는 150 gf/㎝ 이하이고, 더욱 보다 바람직하게는 100 gf/㎝ 이하이고, 더욱 보다 바람직하게는 50 gf/㎝ 이하이고, 전형적으로는 1 ∼ 200 gf/㎝ 이며, 보다 전형적으로는 1 ∼ 150 gf/㎝ 이다.
본 발명에 관련된 표면 처리 동박은, 일 측면에 있어서, 동박이 조화 입자를 갖지 않고, 또한, JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 요철을 갖는 표면, 혹은, 조화 입자를 갖는 표면에 형성되어 있다. 이와 같은 구성에 의하면, 표면 처리 동박을 수지 기재에 첩합한 후에 동박을 박리할 때, 수지 기재 표면에 동박 표면의 프로파일을 전사하고 있음에도 불구하고, 낮은 필 (peel) 로 용이하게 박리할 수 있다. 또, 수지 기재 표면에 동박 표면의 프로파일이 제대로 전사되고, 또한 이에 따라 세미 애디티브 공정에서의 무전해·전기 구리 도금의 밀착성을 충분히 확보할 수 있다.
동박 표면에 형성된 조화 입자층으로는, 황산알킬에스테르염, 텅스텐 이온, 비소 이온에서 선택한 물질 중 적어도 1 종 이상을 포함하는 황산·황산구리로 이루어지는 전해욕을 사용하여 형성할 수 있고, 구상 (球狀) 입자 또는 미세 입자로 이루어진다. 조화 입자층의 표면 조도는, 전해 처리 조건을 적절히 조정함으로써 제어할 수 있다. 또, 동박이 전해 동박으로 구성되어 있는 경우이면, 당해 전해 동박의 매트면을 동박의 조화면으로 해도 된다. 전해 동박의 매트면의 표면 조도는, 전해 처리 조건을 적절히 조정함으로써 제어할 수 있다.
당해 조화 입자층은, 황산알킬에스테르염, 텅스텐 이온, 비소 이온에서 선택한 물질 중 적어도 1 종류 이상을 포함하는 황산·황산구리로 이루어지는 전해욕을 사용하여 제조할 수 있다. 구체적인 처리 조건의 예는, 다음과 같다.
(액 조성 1)
CuSO4·5H2O 39.3 ∼ 118 g/ℓ
Cu 10 ∼ 30 g/ℓ
H2SO4 10 ∼ 150 g/ℓ
Na2WO4·2H2O 0 ∼ 90 ㎎/ℓ
W 0 ∼ 50 ㎎/ℓ
도데실황산나트륨 첨가량 0 ∼ 50 ppm
H3AsO3 (60 % 수용액) 0 ∼ 6315 ㎎/ℓ
As 0 ∼ 2000 ㎎/ℓ
(전기 도금 조건 1)
온도 30 ∼ 70 ℃
(전류 조건 1)
전류 밀도 25 ∼ 110 A/d㎡
도금 시간 0.5 ∼ 20 초
(액 조성 2)
CuSO4·5H2O 78 ∼ 314 g/ℓ
Cu 20 ∼ 80 g/ℓ
H2SO4 50 ∼ 200 g/ℓ
(전기 도금 조건 2)
온도 30 ∼ 70 ℃
(전류 조건 2)
전류 밀도 5 ∼ 50 A/d㎡
도금 시간 1 ∼ 60 초
또, 조화 입자층은, 이하와 같이 형성해도 된다. 먼저, Cu-Co-Ni 3 원계 합금층을 형성한다. Co 및 Ni 함유량은, 1 ∼ 4 질량% Co 및 0.5 ∼ 1.5 질량% Ni 이다. 당해 3 원계 합금 도금의 처리 조건을 이하에 나타낸다.
(액 조성)
Cu 10 ∼ 20 g/ℓ
Co 1 ∼ 10 g/ℓ
Ni 1 ∼ 10 g/ℓ
pH 1 ∼ 4
(전기 도금 조건)
온도 40 ∼ 50 ℃
전류 밀도 20 ∼ 30 A/d㎡
처리 시간 1 ∼ 5 초
상기 조화 처리 후, 그 위의 2 단 도금으로서 코발트 도금층 혹은 코발트 및 니켈로 이루어지는 도금층을 형성한다. 코발트 도금 혹은 코발트 및 니켈 도금의 조건은 다음과 같다
·코발트 도금
(액 조성)
Co 1 ∼ 30 g/ℓ
pH 1.0 ∼ 3.5
(전기 도금 조건)
온도 30 ∼ 80 ℃
전류 밀도 1 ∼ 10 A/d㎡
처리 시간 0.5 ∼ 4 초
·코발트-니켈 도금
(액 조성)
Co 1 ∼ 30 g/ℓ, Ni 1 ∼ 30 g/ℓ
pH 1.0 ∼ 3.5
(전기 도금 조건)
온도 30 ∼ 80 ℃
전류 밀도 1 ∼ 10 A/d㎡
처리 시간 0.5 ∼ 4 초
또, 조화 입자층은, 구상 조화에 의해 형성해도 된다. 이하에 그 처리 조건의 예를 이하에 나타낸다.
(액 조성)
Cu 20 ∼ 30 g/ℓ (황산구리 5 수화물로 첨가, 이하 동일)
H2SO4 80 ∼ 120 g/ℓ
비소 1.0 ∼ 2.0 g/ℓ
(전기 도금 조건)
온도 35 ∼ 40 ℃
전류 밀도 70 A/d㎡ (욕의 한계 전류 밀도 이상)
처리 시간 0.5 ∼ 20 초
상기 조건으로 조화 도금을 실시한 표면에, 조화 입자의 탈락 방지를 위해서, 황산·황산구리로 이루어지는 구리 전해욕으로 피(被)도금을 실시한다. 피도금 조건의 예를 이하에 나타낸다.
(액 조성)
Cu 40 ∼ 50 g/ℓ
H2SO4 80 ∼ 120 g/ℓ
(전기 도금 조건)
온도 43 ∼ 47 ℃
전류 밀도 29 A/d㎡ [욕의 한계 전류 밀도 미만]
처리 시간 0.5 ∼ 20 초
동박의 조화 입자를 갖지 않고, 또한, JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 요철을 갖는 표면, 혹은, 조화 입자를 갖는 표면은, 표면 조도 Rz 가 0.1 ∼ 5.0 ㎛ 인 것이 바람직하다. 표면 조도 Rz 가 0.1 ㎛ 미만이면, 세미 애디티브 공정에 있어서의 무전해 구리 도금의 밀착성을 충분히 확보할 수 없어, 미세 배선 형성 후에 배선이 박리된다는 문제가 발생할 우려가 있고, 5.0 ㎛ 를 초과하면, 세미 애디티브 공정에 있어서의 미세 배선 형성능이 저하된다는 문제가 발생할 우려가 있다. 표면 조도 Rz 는 보다 바람직하게는 0.2 ∼ 4.0 ㎛ 이고, 더욱 보다 바람직하게는 0.3 ∼ 3.5 ㎛ 이며, 더욱 보다 바람직하게는 0.4 ∼ 3.0 ㎛ 이다.
다음으로, 본 발명에서 사용할 수 있는 이형층에 대하여 설명한다.
(1) 실란 화합물
다음 식으로 나타내는 구조를 갖는 실란 화합물, 또는 그 가수 분해 생성물, 또는 그 가수 분해 생성물의 축합체 (이하, 간단히 실란 화합물이라고 기술한다) 를 단독으로 또는 복수 혼합해서 사용하여 이형층을 형성함으로써, 표면 처리 동박과 수지 기재를 첩합했을 때에, 적당히 밀착성이 저하되어, 박리 강도를 상기 서술한 범위로 조절할 수 있다.
식:
[화학식 4]
Figure 112017098165944-pat00006
(식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, R3 및 R4 는 각각 독립적으로 할로겐 원자, 또는 알콕시기, 또는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이다.)
당해 실란 화합물은 알콕시기를 적어도 1 개 갖고 있는 것이 필요하다. 알콕시기가 존재하지 않고, 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기만으로 치환기가 구성되는 경우, 수지 기재와 동박의 밀착성이 지나치게 저하되는 경향이 있다. 또, 당해 실란 화합물은 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기를 적어도 1 개 갖고 있는 것이 필요하다. 당해 탄화수소기가 존재하지 않는 경우, 수지 기재와 동박의 밀착성이 상승하는 경향이 있기 때문이다. 또한, 알콕시기에는 1 개 이상의 수소 원자가 할로겐 원자로 치환된 알콕시기도 포함되는 것으로 한다.
수지 기재와 동박의 박리 강도를 상기 서술한 범위로 조절하는 데에 있어서는, 당해 실란 화합물은 알콕시기를 3 개, 상기 탄화수소기 (1 개 이상의 수소 원자가 할로겐 원자로 치환된 탄화수소기를 포함한다) 를 1 개 갖고 있는 것이 바람직하다. 이것을 위의 식으로 말하면, R3 및 R4 의 양방이 알콕시기라는 것이 된다.
알콕시기로는, 한정적이지는 않지만, 메톡시기, 에톡시기, n- 또는 iso-프로폭시기, n-, iso- 또는 tert-부톡시기, n-, iso- 또는 neo-펜톡시기, n-헥스옥시기, 시클로헥시속시기, n-헵톡시기, 및 n-옥톡시기 등의 직사슬형, 분기형, 또는 고리형의 탄소수 1 ∼ 20, 바람직하게는 탄소수 1 ∼ 10, 보다 바람직하게는 탄소수 1 ∼ 5 의 알콕시기를 들 수 있다.
할로겐 원자로는, 불소 원자, 염소 원자, 브롬 원자 및 요오드 원자를 들 수 있다.
알킬기로는, 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로필기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직사슬형 또는 분기형의 탄소수 1 ∼ 20, 바람직하게는 탄소수 1 ∼ 10, 보다 바람직하게는 탄소수 1 ∼ 5 의 알킬기를 들 수 있다.
시클로알킬기로는, 한정적이지는 않지만, 시클로프로필기, 시클로부틸기, 시클로펜틸기, 시클로헥실기, 시클로헵틸기, 시클로옥틸기 등의 탄소수 3 ∼ 10, 바람직하게는 탄소수 5 ∼ 7 의 시클로알킬기를 들 수 있다.
아릴기로는, 페닐기, 알킬기로 치환된 페닐기 (예:톨릴기, 자일릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6 ∼ 20, 바람직하게는 6 ∼ 14 의 아릴기를 들 수 있다.
이들 탄화수소기는 1 개 이상의 수소 원자가 할로겐 원자로 치환되어도 되고, 예를 들어, 불소 원자, 염소 원자, 또는 브롬 원자로 치환될 수 있다.
바람직한 실란 화합물의 예로는, 메틸트리메톡시실란, 에틸트리메톡시실란, n- 또는 iso-프로필트리메톡시실란, n-, iso- 또는 tert-부틸트리메톡시실란, n-, iso- 또는 neo-펜틸트리메톡시실란, 헥실트리메톡시실란, 옥틸트리메톡시실란, 데실트리메톡시실란, 페닐트리메톡시실란;알킬 치환 페닐트리메톡시실란 (예를 들어, p-(메틸)페닐트리메톡시실란), 메틸트리에톡시실란, 에틸트리에톡시실란, n- 또는 iso-프로필트리에톡시실란, n-, iso- 또는 tert-부틸트리에톡시실란, 펜틸트리에톡시실란, 헥실트리에톡시실란, 옥틸트리에톡시실란, 데실트리에톡시실란, 페닐트리에톡시실란, 알킬 치환 페닐트리에톡시실란 (예를 들어, p-(메틸)페닐트리에톡시실란), (3,3,3-트리플루오로프로필)트리메톡시실란, 및 트리데카플루오로옥틸트리에톡시실란, 메틸트리클로로실란, 디메틸디클로로실란, 트리메틸클로로실란, 페닐트리클로로실란, 트리메틸플루오로실란, 디메틸디브로모실란, 디페닐디브로모실란, 이들의 가수 분해 생성물, 및 이들 가수 분해 생성물의 축합체 등을 들 수 있다. 이들 중에서도, 입수 용이성의 관점에서, 프로필트리메톡시실란, 메틸트리에톡시실란, 헥실트리메톡시실란, 페닐트리에톡시실란, 데실트리메톡시실란이 바람직하다.
이형층의 형성 공정에 있어서, 실란 화합물은 수용액의 형태로 사용할 수 있다. 물에 대한 용해성을 높이기 위해서 메탄올이나 에탄올 등의 알코올을 첨가할 수도 있다. 알코올의 첨가는 특히 소수성이 높은 실란 화합물을 사용할 때에 유효하다. 실란 화합물의 수용액은, 교반함으로써 알콕시기의 가수 분해가 촉진되고, 교반 시간이 길면 가수 분해 생성물의 축합이 촉진된다. 일반적으로는, 충분한 교반 시간을 거쳐 가수 분해 및 축합이 진행된 실란 화합물을 사용한 쪽이 수지 기재와 동박의 박리 강도는 저하되는 경향이 있다. 따라서, 교반 시간의 조정에 의해 박리 강도를 조정 가능하다. 한정적이지는 않지만, 실란 화합물을 물에 용해시킨 후의 교반 시간으로는 예를 들어 1 ∼ 100 시간으로 할 수 있고, 전형적으로는 1 ∼ 30 시간으로 할 수 있다. 당연히, 교반하지 않고 사용하는 방법도 있다.
실란 화합물의 수용액 중의 실란 화합물의 농도는 높은 쪽이 금속박과 판상 캐리어의 박리 강도는 저하되는 경향이 있고, 실란 화합물의 농도 조정에 의해 박리 강도를 조정 가능하다. 한정적이지는 않지만, 실란 화합물의 수용액 중의 농도는 0.01 ∼ 10.0 체적% 로 할 수 있고, 전형적으로는 0.1 ∼ 5.0 체적% 로 할 수 있다.
실란 화합물의 수용액의 pH 는 특별히 제한은 없고, 산성측에서도 알칼리성측에서도 이용할 수 있다. 예를 들어 3.0 ∼ 10.0 범위의 pH 로 사용할 수 있다. 특단의 pH 조정이 불필요하다는 관점에서 중성 부근인 5.0 ∼ 9.0 범위의 pH 로 하는 것이 바람직하고, 7.0 ∼ 9.0 범위의 pH 로 하는 것이 보다 바람직하다.
(2) 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물
이형층은, 분자 내에 2 개 이상의 메르캅토기를 갖는 화합물을 사용하여 구성하고, 당해 이형층을 개재하여 수지 기재와 동박을 첩합하여도, 적당히 밀착성이 저하되어, 박리 강도를 조절할 수 있다.
단, 분자 내에 3 개 이상의 메르캅토기를 갖는 화합물 또는 그 염을 수지 기재와 동박 사이에 개재시켜 첩합한 경우, 박리 강도 저감의 목적에는 적합하지 않다. 이것은, 분자 내에 메르캅토기가 과잉으로 존재하면, 메르캅토기끼리, 또는 메르캅토기와 판상 캐리어, 또는 메르캅토기와 금속박의 화학 반응에 의해 술파이드 결합, 디술파이드 결합 또는 폴리술파이드 결합이 과잉으로 생성되어, 수지 기재와 동박 사이에 강고한 3 차원 가교 구조가 형성됨으로써 박리 강도가 상승하는 경우가 있는 것으로 생각되기 때문이다. 이와 같은 사례는 일본 공개특허공보 2000-196207호에 개시되어 있다.
이 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물로는, 티올, 디티올, 티오카르복실산 또는 그 염, 디티오카르복실산 또는 그 염, 티오술폰산 또는 그 염, 및 디티오술폰산 또는 그 염을 들 수 있으며, 이들 중에서 선택되는 적어도 1 종을 사용할 수 있다.
티올은, 분자 내에 1 개의 메르캅토기를 갖는 것이며, 예를 들어 R-SH 로 나타낸다. 여기서, R 은, 수산기 또는 아미노기를 포함해도 되는, 지방족계 또는 방향족계 탄화수소기 또는 복소 고리기를 나타낸다.
디티올은, 분자 내에 2 개의 메르캅토기를 갖는 것이며, 예를 들어 R(SH)2 로 나타낸다. R 은, 수산기 또는 아미노기를 포함해도 되는, 지방족계 또는 방향족계 탄화수소기 또는 복소 고리기를 나타낸다. 또, 2 개의 메르캅토기는, 각각 동일한 탄소에 결합해도 되고, 서로 별개의 탄소 또는 질소에 결합해도 된다.
티오카르복실산은, 유기 카르복실산의 수산기가 메르캅토기로 치환된 것이며, 예를 들어 R-CO-SH 로 나타낸다. R 은, 수산기 또는 아미노기를 포함해도 되는, 지방족계 또는 방향족계 탄화수소기 또는 복소 고리기를 나타낸다. 또, 티오카르복실산은, 염의 형태로도 사용하는 것이 가능하다. 또한, 티오카르복실산기를 2 개 갖는 화합물도 사용 가능하다.
디티오카르복실산은, 유기 카르복실산의 카르복실기 중의 2 개의 산소 원자가 황 원자로 치환된 것이며, 예를 들어 R-(CS)-SH 로 나타낸다. R 은, 수산기 또는 아미노기를 포함해도 되는, 지방족계 또는 방향족계 탄화수소기 또는 복소 고리기를 나타낸다. 또, 디티오카르복실산은, 염의 형태로도 사용하는 것이 가능하다. 또한, 디티오카르복실산기를 2 개 갖는 화합물도 사용 가능하다.
티오술폰산은, 유기 술폰산의 수산기가 메르캅토기로 치환된 것이며, 예를 들어 R(SO2)-SH 로 나타낸다. R 은, 수산기 또는 아미노기를 포함해도 되는, 지방족계 또는 방향족계 탄화수소기 또는 복소 고리기를 나타낸다. 또, 티오술폰산은, 염의 형태로도 사용하는 것이 가능하다.
디티오술폰산은, 유기 디술폰산의 2 개의 수산기가 각각 메르캅토기로 치환된 것이며, 예를 들어 R-((SO2)-SH)2 로 나타낸다. R 은, 수산기 또는 아미노기를 포함해도 되는, 지방족계 또는 방향족계 탄화수소기 또는 복소 고리기를 나타낸다. 또, 2 개의 티오술폰산기는, 각각 동일한 탄소에 결합해도 되고, 서로 별개의 탄소에 결합해도 된다. 또, 디티오술폰산은, 염의 형태로도 사용하는 것이 가능하다.
여기서, R 로서 적합한 지방족계 탄화수소기로는, 알킬기, 시클로알킬기를 들 수 있으며, 이들 탄화수소기는 수산기와 아미노기 중 어느 것 또는 양방을 포함하고 있어도 된다.
또, 알킬기로는, 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로필기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직사슬형 또는 분기형의 탄소수 1 ∼ 20, 바람직하게는 탄소수 1 ∼ 10, 보다 바람직하게는 탄소수 1 ∼ 5 의 알킬기를 들 수 있다.
또, 시클로알킬기로는, 한정적이지는 않지만, 시클로프로필기, 시클로부틸기, 시클로펜틸기, 시클로헥실기, 시클로헵틸기, 시클로옥틸기 등의 탄소수 3 ∼ 10, 바람직하게는 탄소수 5 ∼ 7 의 시클로알킬기를 들 수 있다.
또, R 로서 적합한 방향족 탄화수소기로는, 페닐기, 알킬기로 치환된 페닐기 (예:톨릴기, 자일릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6 ∼ 20, 바람직하게는 6 ∼ 14 의 아릴기를 들 수 있으며, 이들 탄화수소기는 수산기와 아미노기 중 어느 것 또는 양방을 포함하고 있어도 된다.
또, R 로서 적합한 복소 고리기로는, 이미다졸, 트리아졸, 테트라졸, 벤조이미다졸, 벤조트리아졸, 티아졸, 벤조티아졸을 들 수 있으며, 수산기와 아미노기 중 어느 것 또는 양방을 포함하고 있어도 된다.
분자 내에 2 개 이하의 메르캅토기를 갖는 화합물의 바람직한 예로는, 3-메르캅토-1,2프로판디올, 2-메르캅토에탄올, 1,2-에탄디티올, 6-메르캅토-1-헥산올, 1-옥탄티올, 1-도데칸티올, 10-하이드록시-1-도데칸티올, 10-카르복시-1-도데칸티올, 10-아미노-1-도데칸티올, 1-도데칸티올술폰산나트륨, 티오페놀, 티오벤조산, 4-아미노-티오페놀, p-톨루엔티올, 2,4-디메틸벤젠티올, 3-메르캅토-1,2,4트리아졸, 2-메르탑토벤조티아졸을 들 수 있다. 이들 중에서도 수용성과 폐기물 처리상의 관점에서, 3-메르캅토-1,2프로판디올이 바람직하다.
이형층의 형성 공정에 있어서, 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물은 수용액의 형태로 사용할 수 있다. 물에 대한 용해성을 높이기 위해서 메탄올이나 에탄올 등의 알코올을 첨가할 수도 있다. 알코올의 첨가는 특히 소수성이 높은 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물을 사용할 때에 유효하다.
분자 내에 2 개 이하의 메르캅토기를 갖는 화합물의 수용액 중의 농도는 높은 쪽이 수지 기재와 동박의 박리 강도는 저하되는 경향이 있고, 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물의 농도 조정에 의해 박리 강도를 조정 가능하다. 한정적이지는 않지만, 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물의 수용액 중의 농도는 0.01 ∼ 10.0 중량% 로 할 수 있고, 전형적으로는 0.1 ∼ 5.0 중량% 로 할 수 있다.
분자 내에 2 개 이하의 메르캅토기를 갖는 화합물의 수용액의 pH 는 특별히 제한은 없고, 산성측에서도 알칼리성 측에서도 이용할 수 있다. 예를 들어 3.0 ∼ 10.0 범위의 pH 로 사용할 수 있다. 특단의 pH 조정이 불필요하다는 관점에서 중성 부근인 5.0 ∼ 9.0 범위의 pH 로 하는 것이 바람직하고, 7.0 ∼ 9.0 범위의 pH 로 하는 것이 보다 바람직하다.
(3) 금속 알콕시드
이형층을, 다음 식으로 나타내는 구조를 갖는 알루미네이트 화합물, 티타네이트 화합물, 지르코네이트 화합물, 또는 그 가수 분해 생성물, 또는 그 가수 분해 생성물의 축합체 (이하, 간단히 금속 알콕시드라고 기술한다) 를 단독으로 또는 복수 혼합하여 구성해도 된다. 당해 이형층을 개재하여 수지 기재와 동박을 첩합함으로써, 적당히 밀착성이 저하되어, 박리 강도를 조절할 수 있다.
[화학식 5]
Figure 112017098165944-pat00007
식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, M 은 Al, Ti, Zr 중 어느 하나, n 은 0 또는 1 또는 2, m 은 1 이상 M 의 가수 이하의 정수이고, R1 중 적어도 하나는 알콕시기이다. 또한, m+n 은 M 의 가수, 즉 Al 의 경우 3, Ti, Zr 의 경우 4 이다.
당해 금속 알콕시드는 알콕시기를 적어도 1 개 갖고 있는 것이 필요하다. 알콕시기가 존재하지 않고, 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기만으로 치환기가 구성되는 경우, 수지 기재와 동박의 밀착성이 지나치게 저하되는 경향이 있다. 또, 당해 금속 알콕시드는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기를 0 ∼ 2 개 갖고 있는 것이 필요하다. 당해 탄화수소기를 3 개 이상 갖는 경우, 수지 기재와 동박의 밀착성이 지나치게 저하되는 경향이 있기 때문이다. 또한, 알콕시기에는 1 개 이상의 수소 원자가 할로겐 원자로 치환된 알콕시기도 포함되는 것으로 한다. 수지 기재와 동박의 박리 강도를 상기 서술한 범위로 조절하는 데에 있어서는, 당해 금속 알콕시드는 알콕시기를 2 개 이상, 상기 탄화수소기 (1 개 이상의 수소 원자가 할로겐 원자로 치환된 탄화수소기를 포함한다) 를 1 개나 2 개 갖고 있는 것이 바람직하다.
또, 알킬기로는, 한정적이지는 않지만, 메틸기, 에틸기, n- 또는 iso-프로필기, n-, iso- 또는 tert-부틸기, n-, iso- 또는 neo-펜틸기, n-헥실기, n-옥틸기, n-데실기 등의 직사슬형 또는 분기형의 탄소수 1 ∼ 20, 바람직하게는 탄소수 1 ∼ 10, 보다 바람직하게는 탄소수 1 ∼ 5 의 알킬기를 들 수 있다.
또, 시클로알킬기로는, 한정적이지는 않지만, 시클로프로필기, 시클로부틸기, 시클로펜틸기, 시클로헥실기, 시클로헵틸기, 시클로옥틸기 등의 탄소수 3 ∼ 10, 바람직하게는 탄소수 5 ∼ 7 의 시클로알킬기를 들 수 있다.
또, R2 로서 적합한 방향족 탄화수소기로는, 페닐기, 알킬기로 치환된 페닐기 (예:톨릴기, 자일릴기), 1- 또는 2-나프틸기, 안트릴기 등의 탄소수 6 ∼ 20, 바람직하게는 6 ∼ 14 의 아릴기를 들 수 있으며, 이들 탄화수소기는 수산기와 아미노기 중 어느 것 또는 양방을 포함하고 있어도 된다. 이들 탄화수소기는 1 개 이상의 수소 원자가 할로겐 원자로 치환되어도 되고, 예를 들어, 불소 원자, 염소 원자, 또는 브롬 원자로 치환될 수 있다.
바람직한 알루미네이트 화합물의 예로는, 트리메톡시알루미늄, 메틸디메톡시알루미늄, 에틸디메톡시알루미늄, n- 또는 iso-프로필디메톡시알루미늄, n-, iso- 또는 tert-부틸디메톡시알루미늄, n-, iso- 또는 neo-펜틸디메톡시알루미늄, 헥실디메톡시알루미늄, 옥틸디메톡시알루미늄, 데실디메톡시알루미늄, 페닐디메톡시알루미늄;알킬 치환 페닐디메톡시알루미늄 (예를 들어, p-(메틸)페닐디메톡시알루미늄), 디메틸메톡시알루미늄, 트리에톡시알루미늄, 메틸디에톡시알루미늄, 에틸디에톡시알루미늄, n- 또는 iso-프로필디에톡시알루미늄, n-, iso- 또는 tert-부틸디에톡시알루미늄, 펜틸디에톡시알루미늄, 헥실디에톡시알루미늄, 옥틸디에톡시알루미늄, 데실디에톡시알루미늄, 페닐디에톡시알루미늄, 알킬 치환 페닐디에톡시알루미늄 (예를 들어, p-(메틸)페닐디에톡시알루미늄), 디메틸에톡시알루미늄, 트리이소프로폭시알루미늄, 메틸디이소프로폭시알루미늄, 에틸디이소프로폭시알루미늄, n- 또는 iso-프로필디에톡시알루미늄, n-, iso- 또는 tert-부틸디이소프로폭시알루미늄, 펜틸디이소프로폭시알루미늄, 헥실디이소프로폭시알루미늄, 옥틸디이소프로폭시알루미늄, 데실디이소프로폭시알루미늄, 페닐디이소프로폭시알루미늄, 알킬 치환 페닐디이소프로폭시알루미늄 (예를 들어, p-(메틸)페닐디이소프로폭시알루미늄), 디메틸이소프로폭시알루미늄, (3,3,3-트리플루오로프로필)디메톡시알루미늄, 및 트리데카플루오로옥틸디에톡시알루미늄, 메틸디클로로알루미늄, 디메틸클로로알루미늄, 디메틸클로로알루미늄, 페닐디클로로알루미늄, 디메틸플루오로알루미늄, 디메틸브로모알루미늄, 디페닐브로모알루미늄, 이들의 가수 분해 생성물, 및 이들 가수 분해 생성물의 축합체 등을 들 수 있다. 이들 중에서도, 입수 용이성의 관점에서, 트리메톡시알루미늄, 트리에톡시알루미늄, 트리이소프로폭시알루미늄이 바람직하다.
바람직한 티타네이트 화합물의 예로는, 테트라메톡시티탄, 메틸트리메톡시티탄, 에틸트리메톡시티탄, n- 또는 iso-프로필트리메톡시티탄, n-, iso- 또는 tert-부틸트리메톡시티탄, n-, iso- 또는 neo-펜틸트리메톡시티탄, 헥실트리메톡시티탄, 옥틸트리메톡시티탄, 데실트리메톡시티탄, 페닐트리메톡시티탄;알킬 치환 페닐트리메톡시티탄 (예를 들어, p-(메틸)페닐트리메톡시티탄), 디메틸디메톡시티탄, 테트라에톡시티탄, 메틸트리에톡시티탄, 에틸트리에톡시티탄, n- 또는 iso-프로필트리에톡시티탄, n-, iso- 또는 tert-부틸트리에톡시티탄, 펜틸트리에톡시티탄, 헥실트리에톡시티탄, 옥틸트리에톡시티탄, 데실트리에톡시티탄, 페닐트리에톡시티탄, 알킬 치환 페닐트리에톡시티탄 (예를 들어, p-(메틸)페닐트리에톡시티탄), 디메틸디에톡시티탄, 테트라이소프로폭시티탄, 메틸트리이소프로폭시티탄, 에틸트리이소프로폭시티탄, n- 또는 iso-프로필트리에톡시티탄, n-, iso- 또는 tert-부틸트리이소프로폭시티탄, 펜틸트리이소프로폭시티탄, 헥실트리이소프로폭시티탄, 옥틸트리이소프로폭시티탄, 데실트리이소프로폭시티탄, 페닐트리이소프로폭시티탄, 알킬 치환 페닐트리이소프로폭시티탄 (예를 들어, p-(메틸)페닐트리이소프로폭시티탄), 디메틸디이소프로폭시티탄, (3,3,3-트리플루오로프로필)트리메톡시티탄, 및 트리데카플루오로옥틸트리에톡시티탄, 메틸트리클로로티탄, 디메틸디클로로티탄, 트리메틸클로로티탄, 페닐트리클로로티탄, 디메틸디플루오로티탄, 디메틸디브로모티탄, 디페닐디브로모티탄, 이들의 가수 분해 생성물, 및 이들 가수 분해 생성물의 축합체 등을 들 수 있다. 이들 중에서도, 입수 용이성의 관점에서, 테트라메톡시티탄, 테트라에톡시티탄, 테트라이소프로폭시티탄이 바람직하다.
바람직한 지르코네이트 화합물의 예로는, 테트라메톡시지르코늄, 메틸트리메톡시지르코늄, 에틸트리메톡시지르코늄, n- 또는 iso-프로필트리메톡시지르코늄, n-, iso- 또는 tert-부틸트리메톡시지르코늄, n-, iso- 또는 neo-펜틸트리메톡시지르코늄, 헥실트리메톡시지르코늄, 옥틸트리메톡시지르코늄, 데실트리메톡시지르코늄, 페닐트리메톡시지르코늄;알킬 치환 페닐트리메톡시지르코늄 (예를 들어, p-(메틸)페닐트리메톡시지르코늄), 디메틸디메톡시지르코늄, 테트라에톡시지르코늄, 메틸트리에톡시지르코늄, 에틸트리에톡시지르코늄, n- 또는 iso-프로필트리에톡시지르코늄, n-, iso- 또는 tert-부틸트리에톡시지르코늄, 펜틸트리에톡시지르코늄, 헥실트리에톡시지르코늄, 옥틸트리에톡시지르코늄, 데실트리에톡시지르코늄, 페닐트리에톡시지르코늄, 알킬 치환 페닐트리에톡시지르코늄 (예를 들어, p-(메틸)페닐트리에톡시지르코늄), 디메틸디에톡시지르코늄, 테트라이소프로폭시지르코늄, 메틸트리이소프로폭시지르코늄, 에틸트리이소프로폭시지르코늄, n- 또는 iso-프로필트리에톡시지르코늄, n-, iso- 또는 tert-부틸트리이소프로폭시지르코늄, 펜틸트리이소프로폭시지르코늄, 헥실트리이소프로폭시지르코늄, 옥틸트리이소프로폭시지르코늄, 데실트리이소프로폭시지르코늄, 페닐트리이소프로폭시지르코늄, 알킬 치환 페닐트리이소프로폭시지르코늄 (예를 들어, p-(메틸)페닐트리이소프로폭시티탄), 디메틸디이소프로폭시지르코늄, (3,3,3-트리플루오로프로필)트리메톡시지르코늄, 및 트리데카플루오로옥틸트리에톡시지르코늄, 메틸트리클로로지르코늄, 디메틸디클로로지르코늄, 트리메틸클로로지르코늄, 페닐트리클로로지르코늄, 디메틸디플루오로지르코늄, 디메틸디브로모지르코늄, 디페닐디브로모지르코늄, 이들의 가수 분해 생성물, 및 이들 가수 분해 생성물의 축합체 등을 들 수 있다. 이들 중에서도, 입수 용이성의 관점에서, 테트라메톡시지르코늄, 테트라에톡시지르코늄, 테트라이소프로폭시지르코늄이 바람직하다.
이형층의 형성 공정에 있어서, 금속 알콕시드는 수용액의 형태로 사용할 수 있다. 물에 대한 용해성을 높이기 위해서 메탄올이나 에탄올 등의 알코올을 첨가할 수도 있다. 알코올의 첨가는 특히 소수성이 높은 금속 알콕시드를 사용할 때에 유효하다.
금속 알콕시드의 수용액 중의 농도는 높은 쪽이 수지 기재와 동박의 박리 강도는 저하되는 경향이 있고, 금속 알콕시드 농도 조정에 의해 박리 강도를 조정 가능하다. 한정적이지는 않지만, 금속 알콕시드의 수용액 중의 농도는 0.001 ∼ 1.0 ㏖/ℓ 로 할 수 있고, 전형적으로는 0.005 ∼ 0.2 ㏖/ℓ 로 할 수 있다.
금속 알콕시드의 수용액의 pH 는 특별히 제한은 없고, 산성측에서도 알칼리성측에서도 이용할 수 있다. 예를 들어 3.0 ∼ 10.0 범위의 pH 로 사용할 수 있다. 특단의 pH 조정이 불필요하다는 관점에서 중성 부근인 5.0 ∼ 9.0 범위의 pH 로 하는 것이 바람직하고, 7.0 ∼ 9.0 범위의 pH 로 하는 것이 보다 바람직하다.
본 발명에 관련된 표면 처리 동박은, 동박과 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이 형성되어 있어도 된다. 여기서 크로메이트 처리층이란, 무수 크롬산, 크롬산, 2크롬산, 크롬산염 또는 2크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소 및 티탄 등의 원소 (금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태여도 된다) 를 포함해도 된다. 크로메이트 처리층의 구체예로는, 무수 크롬산 또는 2크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 2크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.
또, 내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt% ∼ 99 wt%, 아연을 50 wt% ∼ 1 wt% 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다.
예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 의 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 의 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 1 종에 의해 구성되어도 된다. 또, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또, 내열층 및/또는 방청층은,[니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량] = 0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다.
또한, 실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 사용해도 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용하여 이루어진다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.
상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는, 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.
여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥스옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.
실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위로 형성되어 있는 것이 바람직하다. 전술한 범위인 경우, 수지 기재와 동박의 밀착성을 보다 향상시킬 수 있다.
또, 구리층, 조화 입자층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제 공개번호 WO2008/053878, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 2013-19056호에 기재된 표면 처리를 실시할 수 있다.
본 발명에 관련된 표면 처리 동박의 표면에는 수지층이 형성되어 있어도 된다. 수지층은, 통상적으로 이형층 상에 형성된다.
상기 수지층은 접착용 수지, 즉 접착제여도 되고, 프라이머여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있고, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.
또 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.
본 발명에 관련된 표면 처리 동박의 이형층 측에 수지 기재를 형성하여 구리 피복 적층판을 제조할 수 있다. 당해 구리 피복 적층판은, 수지 기재를 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등으로 형성해도 된다. 수지 기재는, 프리프레그여도 되고, 열경화성 수지를 포함해도 된다. 또, 당해 구리 피복 적층판의 표면 처리 동박에 회로를 형성함으로써 프린트 배선판을 제조할 수 있다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판을 제조할 수 있다. 본 발명에 있어서, 「프린트 배선판」 에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 당해 프린트 배선판을 사용하여 전자 기기를 제조해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제조해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제조해도 된다. 또, 상기 「프린트 회로판」 에는, 반도체 패키지용 회로 형성 기판도 포함되는 것으로 한다. 또한 반도체 패키지용 회로 형성 기판에 전자 부품류를 탑재하여 반도체 패키지를 제조할 수 있다. 또한 당해 반도체 패키지를 사용하여 전자 기기를 제조해도 된다.
본 발명의 동박을 사용하여 세미 애디티브법에 의해 미세 회로를 형성할 수 있다. 도 1 에 동박의 프로파일을 사용한 세미 애디티브법의 개략예를 나타낸다. 당해 세미 애디티브법에서는, 동박의 표면 프로파일을 사용하고 있다. 구체적으로는, 먼저, 수지 기재에 본 발명의 표면 처리 동박을 이형층 측으로부터 적층시켜 구리 피복 적층체를 제조한다. 다음으로, 구리 피복 적층체의 동박 (표면 처리 동박) 을 에칭하는 일 없이 박리한다. 다음으로, 동박 표면 프로파일이 전사된 수지 기재의 표면을 희황산 등으로 세정 후, 무전해 구리 도금을 실시한다. 그리고, 수지 기재의 회로를 형성하지 않은 부분을 드라이 필름 등으로 피복하고, 드라이 필름에 피복되어 있지 않은 무전해 구리 도금층의 표면에 전기 (전해) 구리 도금을 실시한다. 그 후, 드라이 필름을 제거한 후에, 회로를 형성하지 않은 부분에 형성된 무전해 구리 도금층을 제거함으로써 미세한 회로를 형성한다. 본 발명에서 형성되는 미세 회로는, 본 발명의 동박 표면 프로파일이 전사된 수지 기재의 박리면과 밀착하고 있기 때문에, 그 밀착력 (필 강도) 이 양호해져 있다.
또, 세미 애디티브법의 다른 일 실시형태는 이하와 같다.
세미 애디티브법이란, 수지 기재 또는 동박 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다. 따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 표면 처리 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박에, 이형층 측으로부터 수지 기재를 적층하는 공정,
상기 표면 처리 동박과 수지 기재를 적층한 후에, 상기 표면 처리 동박을 박리하는 공정,
상기 표면 처리 동박을 박리하여 발생한 수지 기재의 박리면에 스루홀 또는/및 블라인드 비아를 형성하는 공정,
상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,
상기 수지 기재 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 희황산 등으로 수지 기재 표면을 세정하고, 무전해 도금층 (예를 들어 무전해 구리 도금층) 을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층 (예를 들어 전해 구리 도금층) 을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시에칭 등에 의해 제거하는 공정을 포함한다.
세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 표면 처리 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박에, 이형층 측으로부터 수지 기재를 적층하는 공정,
상기 표면 처리 동박과 수지 기재를 적층한 후에, 상기 표면 처리 동박을 박리하는 공정,
상기 표면 처리 동박을 박리하여 발생한 수지 기재의 박리면에 대해, 희황산 등으로 수지 기재 표면을 세정하고, 무전해 도금층 (예를 들어 무전해 구리 도금층) 을 형성하는 공정,
상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층 (예를 들어 전해 구리 도금층) 을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.
이와 같이 하여, 표면 처리 동박을 박리한 후의 수지 기재의 박리면에 회로를 형성하고, 프린트 회로 형성 기판, 반도체 패키지용 회로 형성 기판을 제조할 수 있다. 또한 당해 회로 형성 기판을 사용하여, 프린트 배선판, 반도체 패키지를 제조할 수 있다. 또한 당해 프린트 배선판, 반도체 패키지를 사용하여 전자 기기를 제조할 수 있다.
한편, 풀 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 표면 처리 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박에, 이형층 측으로부터 수지 기재를 적층하는 공정,
상기 표면 처리 동박과 수지 기재를 적층한 후에, 상기 표면 처리 동박을 박리하는 공정,
상기 표면 처리 동박을 박리하여 발생한 수지 기재의 박리면에 대해, 희황산 등으로 수지 기재 표면을 세정하는 공정,
상기 세정한 수지 기재 표면에 도금 레지스트를 형성하는 공정,
상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 무전해 도금층 (예를 들어 무전해 구리 도금층, 두께 형성된 무전해 도금층이어도 된다) 을 형성하는 공정,
상기 도금 레지스트를 제거하는 공정을 포함한다.
또한, 세미 애디티브법 및 풀 애디티브법에 있어서, 상기 수지 기재 표면을 세정함으로써, 무전해 도금층을 형성하기 쉬워진다는 효과가 있는 경우가 있다. 특히, 이형층이 수지 기재 표면에 잔존하고 있는 경우에는, 당해 세정에 의해 이형층이 수지 기재 표면으로부터 일부 또는 전부가 제거되기 때문에, 상기 수지 기재 표면의 세정에 의해, 보다 무전해 도금층을 형성하기 쉬워진다는 효과가 있는 경우가 있다. 당해 세정에는 공지된 세정 방법 (사용하는 액의 종류, 온도, 액의 도포 방법 등) 에 의한 세정을 이용할 수 있다. 또, 본 발명의 이형층의 일부 또는 전부를 제거할 수 있는 세정 방법을 이용하는 것이 바람직하다.
이와 같이 하여, 풀 애디티브 공법에 의해, 표면 처리 동박을 박리한 후의 수지 기재의 박리면에 회로를 형성하고, 프린트 회로 형성 기판, 반도체 패키지용 회로 형성 기판을 제조할 수 있다. 또한 당해 회로 형성 기판을 사용하여, 프린트 배선판, 반도체 패키지를 제조할 수 있다. 또한 당해 프린트 배선판, 반도체 패키지를 사용하여 전자 기기를 제조할 수 있다.
또한, 동박 또는 표면 처리 동박의 표면을 XPS (X 선 광 전자 분광 장치), EPMA (전자선 마이크로 애널라이저), EDX (에너지 분산형 X 선 분석) 를 구비한 주사 전자 현미경 등의 기기로 측정하고, Si 가 검출되면, 동박 또는 표면 처리 동박의 표면에 실란 화합물이 존재하는 것으로 추찰할 수 있다. 또, 표면 처리 동박과 수지 기판의 필 강도 (박리 강도) 가 200 gf/㎝ 이하일 경우에는, 본원에 관련된 발명의 이형층에 사용할 수 있는 상기 실란 화합물이 사용되고 있는 것으로 추정할 수 있다.
또, 동박 또는 표면 처리 동박의 표면을 XPS (X 선 광 전자 분광 장치), EPMA (전자선 마이크로 애널라이저), EDX (에너지 분산형 X 선 분석) 를 구비한 주사 전자 현미경 등의 기기로 측정하고, S 가 검출됨과 함께, 표면 처리 동박과 수지 기판의 필 강도 (박리 강도) 가 200 gf/㎝ 이하일 경우에는, 동박 또는 표면 처리 동박의 표면에, 본원에 관련된 발명의 이형층에 사용할 수 있는 상기 분자 내에 2 개 이하의 메르캅토기를 갖는 화합물이 존재하는 것으로 추찰할 수 있다.
또, 동박 또는 표면 처리 동박의 표면을 XPS (X 선 광 전자 분광 장치), EPMA (전자선 마이크로 애널라이저), EDX (에너지 분산형 X 선 분석) 를 구비한 주사 전자 현미경 등의 기기로 측정하고, Al, Ti, Zr 이 검출됨과 함께, 표면 처리 동박과 수지 기판의 필 강도 (박리 강도) 가 200 gf/㎝ 이하일 경우에는, 동박 또는 표면 처리 동박의 표면에, 본원에 관련된 발명의 이형층에 사용할 수 있는 상기 금속 알콕시드가 존재하는 것으로 추찰할 수 있다.
실시예
이하에 본 발명의 실시예 및 비교예로서 실험예를 나타내는데, 이들 실시예는 본 발명 및 그 이점을 보다 잘 이해하기 위해서 제공하는 것이며, 발명이 한정되는 것을 의도하는 것은 아니다.
·생박 (표면 처리 전의 동박) 의 제조
이하의 각 전해 조건으로, 표 1 에 기재된 두께의 일반 전해 생박 및 양면 플랫 전해 생박을 제조하였다.
(1) 일반 전해 생박
Cu 120 g/ℓ
H2SO4 100 g/ℓ
염화물 이온 (Cl-) 70 ppm
레벨링제 (아교) 3 ppm
전해액 온도 60 ℃
전류 밀도 70 A/d㎡
전해액 선속 2 m/sec
(2) 양면 플랫 전해 생박
양면 플랫 전해 생박의 전해 조건
Cu 120 g/ℓ
H2SO4 100 g/ℓ
염화물 이온 (Cl-) 70 ppm
레벨링제 1 (비스(3술포프로필)디술파이드) 20 ppm
레벨링제 2 (아민 화합물) 20 ppm
전해액 온도 60 ℃
전류 밀도 70 A/d㎡
전해액 선속 2 m/sec
상기 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.
[화학식 6]
Figure 112017098165944-pat00008
(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)
·표면 처리
다음으로, 표면 처리로서, 생박의 M 면 (매트면) 에, 이하에 나타내는 각 조건으로, 조화 처리, 배리어 처리 (내열 처리), 방청 처리, 실란 커플링 처리, 수지층 형성 처리 중 어느 것을, 혹은, 각 처리를 조합하여 실시하였다. 계속해서, 이하에 나타내는 조건으로 동박의 당해 처리측 표면에 이형층을 형성하였다. 또한, 특별히 언급이 없는 경우에는, 각 처리는 이 기재순으로 실시하였다.
(1) 조화 처리
[구상 (球狀) 조화 (통상)]
Cu, H2SO4, As 로 이루어지는, 이하에 기술하는 구리 조화 도금욕을 사용하여 구상 조화 입자를 형성하였다.
(액 조성 1)
CuSO4·5H2O 98 g/ℓ
Cu 25 g/ℓ
H2SO4 100 g/ℓ
비소 1.5 g/ℓ
(전기 도금 온도 1) 38 ℃
(전류 조건 1) 전류 밀도 70 A/d㎡ (욕의 한계 전류 밀도 이상)
계속해서, 조화 입자의 탈락 방지와 필 강도 향상을 위해, 황산·황산구리로 이루어지는 구리 전해욕으로 피도금을 실시하였다. 피도금 조건을 이하에 기술한다.
(액 조성 2)
CuSO4·5H2O 176 g/ℓ
Cu 45 g/ℓ
H2SO4 100 g/ℓ
(전기 도금 온도 2) 45 ℃
(전류 조건 2) 전류 밀도:29 A/d㎡ (욕의 한계 전류 밀도 미만)
[미세 조화 (Type 1)]
먼저, 이하의 조건으로 조화 처리를 실시하였다. 조화 입자 형성시의 대 (對) 한계 전류 밀도비는 2.50 으로 하였다.
(액 조성 1)
CuSO4·5H2O 58.9 g/ℓ
Cu 15 g/ℓ
H2SO4 100 g/ℓ
Na2WO4·2H2O 5.4 ㎎/ℓ
도데실황산나트륨 첨가량 10 ppm
(전기 도금 온도 1) 40 ℃
(전류 조건 1) 전류 밀도 54 A/d㎡
계속해서, 하기에 나타내는 조건으로 정상 도금을 실시하였다.
(액 조성 2)
CuSO4·5H2O 176 g/ℓ
Cu 45 g/ℓ
H2SO4 100 g/ℓ
(전기 도금 온도 2) 45 ℃
(전류 조건 2) 전류 밀도 41 A/d㎡
[미세 조화 (Type 2)]
먼저, Cu-Co-Ni 3 원계 합금층을 이하의 액 조성 1 및 전기 도금 조건 1 로 형성한 후, 당해 3 원계 합금층 상에 코발트 도금을 이하의 액 조성 2 및 전기 도금 조건 2 로 형성하였다.
(액 조성 1)
Cu 10 ∼ 20 g/ℓ
Co 1 ∼ 10 g/ℓ
Ni 1 ∼ 10 g/ℓ
pH 1 ∼ 4
(전기 도금 온도 1) 40 ∼ 50 ℃
(전류 조건 1) 전류 밀도 25 A/d㎡
(액 조성 2)
Co 1 ∼ 30 g/ℓ
Ni 1 ∼ 30 g/ℓ
pH 1.0 ∼ 3.5
(전기 도금 온도 2) 30 ∼ 80 ℃
(전류 조건 2) 전류 밀도 5 A/d㎡
(2) 배리어 처리 (내열 처리)
실시예 9, 11, 12 에 대해, 배리어 (내열) 처리를 하기의 조건으로 실시하고, 놋쇠 도금층을 형성하였다.
(액 조성)
Cu 70 g/ℓ
Zn 5 g/ℓ
NaOH 70 g/ℓ
NaCN 20 g/ℓ
(전기 도금 조건)
온도 70 ℃
전류 밀도 8 A/d㎡ (다단 처리)
(3) 방청 처리
실시예 10, 11, 12 에 대해, 방청 처리 (아연 크로메이트 처리) 를 하기의 조건으로 실시하고, 방청 처리층을 형성하였다.
(액 조성)
CrO3 2.5 g/ℓ
Zn 0.7 g/ℓ
Na2SO4 10 g/ℓ
pH 4.8
(아연 크로메이트 조건)
온도 54 ℃
전류 밀도 0.7 As/d㎡
(4) 실란 커플링 처리
실시예 11, 12 에 대해, 실란 커플링재 도포 처리를 하기의 조건으로 실시하고, 실란 커플링층을 형성하였다.
(액 조성)
알콕시실란 함유량 0.4 %
pH 7.5
도포 방법 용액의 분무
(5) 이형층의 형성
[이형층 A ]
동박의 처리 표면에, 실란 화합물 (n-프로필트리메톡시실란:4 wt%) 의 수용액을, 스프레이 코터를 사용하여 도포하고 나서, 100 ℃ 의 공기 중에서 5 분간 동박 표면을 건조시켜 이형층 A 를 형성하였다. 실란 화합물을 수중 (水中) 에 용해시키고 나서 도포하기 전까지의 교반 시간은 30 시간, 수용액 중의 알코올 농도는 0 vol%, 수용액의 pH 는 3.8 ∼ 4.2 로 하였다.
[이형층 B ]
분자 내에 2 개 이하의 메르캅토기를 갖는 화합물로서 1-도데칸티올술폰산나트륨을 사용하고, 1-도데칸티올술폰산나트륨의 수용액 (1-도데칸티올술폰산나트륨 농도:3 wt%) 을, 스프레이 코터를 사용하여 동박의 처리면에 도포하고 나서, 100 ℃ 의 공기 중에서 5 분간 건조시켜 이형층 B 를 제조하였다. 수용액의 pH 는 5 ∼ 9 로 하였다.
[이형층 C ]
금속 알콕시드로서 알루미네이트 화합물인 트리이소프로폭시알루미늄을 사용하고, 트리이소프로폭시알루미늄의 수용액 (트리이소프로폭시알루미늄 농도:0.04 ㏖/ℓ) 을, 스프레이 코터를 사용하여 동박의 처리면에 도포하고 나서, 100 ℃ 의 공기 중에서 5 분간 건조시켜 이형층 C 를 제조하였다. 알루미네이트 화합물을 수중에 용해시키고 나서 도포하기 전까지의 교반 시간은 2 시간, 수용액 중의 알코올 농도는 0 vol%, 수용액의 pH 는 5 ∼ 9 로 하였다.
[이형층 D ]
금속 알콕시드로서 티타네이트 화합물인 n-데실-트리이소프로폭시티탄을 사용하고, n-데실-트리이소프로폭시티탄의 수용액 (n-데실-트리이소프로폭시티탄 농도:0.01 ㏖/ℓ) 을, 스프레이 코터를 사용하여 동박의 처리면에 도포하고 나서, 100 ℃ 의 공기 중에서 5 분간 건조시켜 이형층 D 를 제조하였다. 티타네이트 화합물을 수중에 용해시키고 나서 도포하기 전까지의 교반 시간은 24 시간, 수용액 중의 알코올 농도는 메탄올을 20 vol% 로 하고, 수용액의 pH 는 5 ∼ 9 로 하였다.
[이형층 E]
금속 알콕시드로서 지르코네이트 화합물인 n-프로필-트리n-부톡시지르코늄을 사용하고, n-프로필-트리n-부톡시지르코늄의 수용액 (n-프로필-트리n-부톡시지르코늄 농도:0.04 ㏖/ℓ) 을, 스프레이 코터를 사용하여 동박의 처리면에 도포하고 나서, 100 ℃ 의 공기 중에서 5 분간 건조시켜 이형층 E 를 제조하였다. 티타네이트 화합물을 수중에 용해시키고 나서 도포하기 전까지의 교반 시간은 12 시간, 수용액 중의 알코올 농도는 0 vol% 로하고, 수용액의 pH 는 5 ∼ 9 로 하였다.
실시예 19 ∼ 54 및 비교예 6 ∼ 7 의 이형층에 대해서는, 실란 화합물에 의한 것인 경우는, 후술하는 표에 기재가 없는 이형층 형성 조건은, 이형층 A 와 동일하게 하였다. 또, 메르캅토 화합물에 의한 것은, 후술하는 표에 기재가 없는 이형층 형성 조건은, 이형층 B 와 동일하게 하였다. 또, 금속 알콕시드에 의한 것은, 후술하는 표에 기재가 없는 이형층 형성 조건은, 이형층 C 와 동일하게 하였다.
(6) 수지층 형성 처리
실시예 12 에 대해서는, 배리어 처리, 방청 처리, 실란 커플링재 도포, 이형층 형성 후, 추가로 하기의 조건으로 수지층 형성을 실시하였다.
(수지 합성예)
스테인리스제 닻형 교반봉, 질소 도입관과 스톱 콕이 부착된 트랩 상에, 구슬이 부착된 냉각관을 장착한 환류 냉각기를 장착한 2 리터의 3 구 플라스크에, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 117.68 g (400 m㏖), 1,3-비스(3-아미노페녹시)벤젠 87.7 g (300 m㏖), γ-발레로락톤 4.0 g (40 m㏖), 피리딘 4.8 g (60 m㏖), N-메틸-2-피롤리돈 (이하, NMP 라고 기술한다) 300 g, 톨루엔 20 g 을 첨가하고, 180 ℃ 에서 1 시간 가열한 후 실온 부근까지 냉각시킨 후, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 29.42 g (100 m㏖), 2,2-비스{4-(4-아미노페녹시)페닐}프로판 82.12 g (200 m㏖), NMP 200 g, 톨루엔 40 g 을 첨가하고, 실온에서 1 시간 혼합 후, 180 ℃ 에서 3 시간 가열하여, 고형분 38 % 의 블록 공중합 폴리이미드를 얻었다. 이 블록 공중합 폴리이미드는, 하기에 나타내는 일반식 (1):일반식 (2) = 3:2 이고, 수평균 분자량:70000, 중량 평균 분자량:150000 이었다.
[화학식 7]
Figure 112017098165944-pat00009
합성예에서 얻어진 블록 공중합 폴리이미드 용액을 NMP 로 추가로 희석하고, 고형분 10 % 의 블록 공중합 폴리이미드 용액으로 하였다. 이 블록 공중합 폴리이미드 용액에 비스(4-말레이미드페닐)메탄 (BMI-H, 케이·아이 화성) 을 고형분 중량 비율 35, 블록 공중합 폴리이미드의 고형분 중량 비율 65 로 하여 (즉, 수지 용액에 포함되는 비스(4-말레이미드페닐)메탄 고형분 중량:수지 용액에 포함되는 블록 공중합 폴리이미드 고형분 중량 = 35:65) 60 ℃, 20 분간 용해 혼합하여 수지 용액으로 하였다. 그 후, 실시예 12 의 이형층 형성면에 상기 수지 용액을 도공하고, 질소 분위기하에서, 120 ℃ 에서 3 분간, 160 ℃ 에서 3 분간 건조 처리 후, 마지막에 300 ℃ 에서 2 분간 가열 처리를 실시하고, 수지층을 구비하는 동박을 제조하였다. 또한, 수지층의 두께는 2 ㎛ 로 하였다.
·동박 (생박) 및 표면 처리 동박의 표면 조도 Rz 의 평가
주식회사 코사카 연구소 제조 접촉 조도계 SP-11 을 사용하여, JIS B0601 (1994년) 에 준거하여 표면 처리 동박의 처리 표면의 10 점 평균 조도 Rz 를 측정하였다. 측정 위치를 바꾸어 10 회 실시하고, 10 회 측정에서의 값을 구하였다. 또, 동일하게 하여, 표면 처리 전의 동박 (생박) 의 표면 조도 Rz 도 측정해 두었다.
·구리 피복 적층판의 제조
각 표면 처리 동박의 처리측 표면에 이하의 수지 기재 1 ∼ 3 중 어느 것을 첩합하였다.
기재 1:미츠비시 가스 화학 (주) 제조 GHPL-830 MBT
기재 2:히타치 화성 공업 (주) 제조 679-FG
기재 3:스미토모 베이크라이트 (주) 제조 EI-6785TS-F
적층 프레스의 온도, 압력, 시간은, 각 기재 메이커의 추장 조건을 이용하였다.
·필 강도 (박리 강도) 의 평가
구리 피복 적층판에 대해, IPC-TM-650 에 준거하여, 인장 시험기 오토 그래프 100 으로 동박으로부터 수지 기재를 박리할 때의 상태 필 강도를 측정하였다.
·수지의 파괴 모드의 평가
상기 박리 후의 수지 기재의 박리면을 전자 현미경으로 관찰하고, 수지의 파괴 모드 (응집, 계면, 응집과 계면의 혼재) 에 대해 관찰하였다. 수지의 파괴 모드에 대해, 「계면」 은, 동박과 수지의 계면에서 박리한 것을 나타내고, 「응집」 은, 박리 강도가 지나치게 강해 수지가 파괴되어 있는 것을 나타내고, 「혼재」 는, 상기 「계면」 과「응집」 이 혼재하고 있는 것을 나타낸다.
·배선 형성성
도 1 에 준거한 세미 애디티브 공법으로, 수지 기재에 무전해 구리 도금, 전해 구리 도금을 실시하고, 구리층 두께를 12 ㎛ 로 한 도금 구리 부착 적층판에 대해, 도금 구리를 에칭에 의해 가공하고, L (라인)/S (스페이스) = 30 ㎛ /30 ㎛ 회로를 형성하였다. 이 때, 수지 기판 상에 형성된 배선을 100 ∼ 500 배의 광학 현미경으로 관찰하고, 회로의 결락이 없는 것을 OK (○), 있는 것을 NG (×) 로 하였다.
각 시험 조건 및 평가 결과를 표 1 ∼ 4 에 나타낸다.
Figure 112017098165944-pat00010
Figure 112017098165944-pat00011
Figure 112017098165944-pat00012
Figure 112017098165944-pat00013
표 1 ∼ 4 에 나타내는 바와 같이, 실시예 1 ∼ 54 는, 소정의 이형층을 형성하고 있고, 필 강도가 억제되고, 수지의 파괴 모드가 계면뿐이었다. 이 때문에, 수지 기재와 첩합한 후에, 물리적으로 박리하는 것이 가능하다고 할 수 있다.
한편, 비교예 1 ∼ 7 은 이형층을 형성하지 않고, 혹은, 이형층을 형성하고자 하여 사용한 화합물이 부적절했기 때문에 이형층을 형성할 수 없어, 필 강도가 크고, 수지의 파괴 모드가 응집과, 응집과 계면의 혼재 중 어느 것이었다. 이 때문에, 수지 기재와 첩합한 후에, 물리적으로 박리하는 것이 불가능하다고 할 수 있다.

Claims (30)

  1. JIS B0601 (1994년) 에 준거하여 측정한 Rz 가 0.1 ∼ 5.0 ㎛ 인 표면 요철을 갖는 동박과,
    상기 동박의 표면 요철을 갖는 면에 형성된 이형층을 구비한 표면 처리 동박으로,
    상기 이형층이, 다음 식:
    Figure 112017098165944-pat00014

    (식 중, R1 은 알콕시기 또는 할로겐 원자이고, R2 는 알킬기, 시클로알킬기 및 아릴기로 이루어지는 군에서 선택되는 탄화수소기이거나, 1 개 이상의 수소 원자가 할로겐 원자로 치환된 이들 어느 것의 탄화수소기이고, M 은 Al, Ti, Zr 중 어느 하나이고, n 은 0, 1 또는 2, m 은 1 이상 M 의 가수 이하의 정수이고, R1 중 적어도 하나는 알콕시기이다. 또한, m+n 은 M 의 가수, 즉 Al 의 경우 3, Ti, Zr 의 경우 4 이다.)
    에 나타내는 알루미네이트 화합물, 티타네이트 화합물, 지르코네이트 화합물 또는 이들의 가수 분해 생성물 혹은 상기 가수 분해 생성물의 축합체를 포함하는, 표면 처리 동박.
  2. 제 1 항에 있어서,
    상기 동박과 상기 이형층 사이에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성한, 표면 처리 동박.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 처리 동박의 표면에 수지층을 형성한, 표면 처리 동박.
  4. 제 3 항에 있어서,
    상기 표면 처리 동박의 두께가 9 ∼ 70 ㎛ 인, 표면 처리 동박.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과,
    상기 표면 프로파일이 전사된 수지 기재의 상기 박리면 측에 회로를 형성하는 공정을 구비한 프린트 배선판의 제조 방법에 사용되는, 표면 처리 동박.
  6. 삭제
  7. 삭제
  8. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박과, 상기 표면 처리 동박의 이형층 측에 형성된 수지 기재를 구비한, 구리 피복 적층판.
  9. 제 8 항에 있어서,
    상기 수지 기재가, 프리프레그이거나, 또는, 열경화성 수지를 포함하는, 구리 피복 적층판.
  10. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박을 사용한, 프린트 배선판.
  11. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박을 사용하여 제조한, 프린트 배선판.
  12. 제 11 항에 기재된 프린트 배선판을 구비한, 반도체 패키지.
  13. 제 11 항에 기재된 프린트 배선판을 사용한, 전자 기기.
  14. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정과,
    상기 표면 프로파일이 전사된 수지 기재의 상기 박리면 측에 회로를 형성하는 공정을 구비한, 프린트 배선판의 제조 방법.
  15. 제 14 항에 기재된 프린트 배선판의 제조 방법에 의해 제조한, 프린트 배선판.
  16. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합한 후에 상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재.
  17. 제 16 항에 있어서,
    상기 수지 기재가, 프리프레그이거나, 또는, 열경화성 수지를 포함하는, 동박의 표면 프로파일이 전사된 수지 기재.
  18. 제 17 항에 기재된 동박의 표면 프로파일이 전사된 수지 기재를 사용하여 제조한, 프린트 배선판.
  19. 제 18 항에 기재된 프린트 배선판을 구비한, 반도체 패키지.
  20. 제 18 항에 기재된 프린트 배선판을 사용한, 전자 기기.
  21. 제 19 항에 기재된 반도체 패키지를 사용한, 전자 기기.
  22. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박에, 상기 이형층 측으로부터 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정을 구비한, 수지 기재의 제조 방법.
  23. 제 1 항 또는 제 2 항에 기재된 표면 처리 동박과 수지 기재를 준비하는 공정과,
    상기 표면 처리 동박에, 상기 이형층 측으로부터 상기 수지 기재를 첩합하는 공정과,
    상기 수지 기재로부터, 상기 표면 처리 동박을 에칭하는 일 없이 박리함으로써, 박리면에 상기 동박의 표면 프로파일이 전사된 수지 기재를 얻는 공정을 포함하는, 동박의 표면 프로파일을 수지 기재에 전사하는 방법.
  24. 제 23 항에 있어서,
    상기 수지 기재가, 프리프레그이거나, 또는, 열경화성 수지를 포함하는, 동박의 표면 프로파일을 수지 기재에 전사하는 방법.
  25. 제 23 항에 기재된 방법으로 동박의 표면 프로파일이 전사된 수지 기재를 사용하여 프린트 배선판을 제조하는, 프린트 배선판의 제조 방법.
  26. 제 23 항에 기재된 방법으로 동박의 표면 프로파일이 전사된 수지 기재를 사용한, 프린트 배선판.
  27. 제 26 항에 기재된 프린트 배선판을 구비한, 반도체 패키지.
  28. 제 26 항에 기재된 프린트 배선판을 사용한, 전자 기기.
  29. 제 23 항에 기재된 동박의 표면 프로파일을 수지 기재에 전사하는 방법으로 동박의 표면 프로파일이 전사된, 수지 기재.
  30. 삭제
KR1020170129963A 2014-03-25 2017-10-11 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법 KR101902128B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-061259 2014-03-25
JP2014061259A JP5826322B2 (ja) 2014-03-25 2014-03-25 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ用回路形成基板、半導体パッケージ及びプリント配線板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150040628A Division KR20150111313A (ko) 2014-03-25 2015-03-24 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170118001A KR20170118001A (ko) 2017-10-24
KR101902128B1 true KR101902128B1 (ko) 2018-09-27

Family

ID=54158563

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150040628A KR20150111313A (ko) 2014-03-25 2015-03-24 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법
KR1020170129963A KR101902128B1 (ko) 2014-03-25 2017-10-11 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150040628A KR20150111313A (ko) 2014-03-25 2015-03-24 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법

Country Status (4)

Country Link
JP (1) JP5826322B2 (ko)
KR (2) KR20150111313A (ko)
CN (2) CN104943255A (ko)
TW (1) TWI610599B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605271B2 (ja) * 2015-09-24 2019-11-13 Jx金属株式会社 離型層付き電解銅箔、積層体、半導体パッケージの製造方法、電子機器の製造方法及びプリント配線板の製造方法
JP6204430B2 (ja) * 2015-09-24 2017-09-27 Jx金属株式会社 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP6588290B2 (ja) * 2015-09-25 2019-10-09 Jx金属株式会社 離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器、積層体の製造方法及びプリント配線板の製造方法
WO2017085849A1 (ja) * 2015-11-19 2017-05-26 三井金属鉱業株式会社 誘電体層を有するプリント配線板の製造方法
KR102462505B1 (ko) 2016-04-22 2022-11-02 삼성전자주식회사 인쇄회로기판 및 반도체 패키지
JP2018122590A (ja) * 2017-02-02 2018-08-09 Jx金属株式会社 離型層付き金属箔、金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP2018171899A (ja) * 2017-03-31 2018-11-08 Jx金属株式会社 離型層付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2019021895A1 (ja) * 2017-07-24 2019-01-31 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板
EP3825121A4 (en) * 2018-07-18 2021-09-08 Showa Denko Materials Co., Ltd. COPPER-CLAD LAMINATE, CIRCUIT BOARD, SEMI-CONDUCTOR ENCLOSURE AND METHOD FOR MANUFACTURING A COPPER-CLAD LAMINATE
CN110055560B (zh) * 2019-04-24 2021-02-09 福建清景铜箔有限公司 电解铜箔的生箔装置及阴极辊的制备方法
JPWO2020230870A1 (ko) * 2019-05-15 2020-11-19

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009248453A (ja) * 2008-04-07 2009-10-29 Dainippon Printing Co Ltd 医療用離型フィルム
WO2013183607A1 (ja) * 2012-06-04 2013-12-12 Jx日鉱日石金属株式会社 キャリア付金属箔
WO2014024878A1 (ja) * 2012-08-06 2014-02-13 Jx日鉱日石金属株式会社 キャリア付金属箔

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647755A (ja) * 1992-07-28 1994-02-22 Matsushita Electric Works Ltd 銅張り積層板の製造方法
JPH1027960A (ja) * 1996-07-09 1998-01-27 Mitsui Mining & Smelting Co Ltd 多層プリント配線板の製造方法
SG101924A1 (en) * 1998-10-19 2004-02-27 Mitsui Mining & Smelting Co Composite material used in making printed wiring boards
CN100591193C (zh) * 2005-07-15 2010-02-17 松下电器产业株式会社 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
JP4965649B2 (ja) * 2007-04-06 2012-07-04 大成プラス株式会社 銅合金複合体とその製造方法
TWI551436B (zh) * 2012-09-24 2016-10-01 Jx Nippon Mining & Metals Corp A carrier metal foil, a laminate made of a resin-made plate-like carrier and a metal foil, and the like
TWI571193B (zh) * 2012-10-04 2017-02-11 Jx Nippon Mining & Metals Corp Method for manufacturing multilayer printed wiring board and base substrate
JP5457594B2 (ja) * 2013-07-29 2014-04-02 Jx日鉱日石金属株式会社 プリント配線板用樹脂、プリント配線板、半導体パッケージ基板及びプリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009248453A (ja) * 2008-04-07 2009-10-29 Dainippon Printing Co Ltd 医療用離型フィルム
WO2013183607A1 (ja) * 2012-06-04 2013-12-12 Jx日鉱日石金属株式会社 キャリア付金属箔
WO2014024878A1 (ja) * 2012-08-06 2014-02-13 Jx日鉱日石金属株式会社 キャリア付金属箔

Also Published As

Publication number Publication date
CN104943255A (zh) 2015-09-30
JP5826322B2 (ja) 2015-12-02
JP2015183240A (ja) 2015-10-22
CN110099518A (zh) 2019-08-06
KR20150111313A (ko) 2015-10-05
KR20170118001A (ko) 2017-10-24
TW201540144A (zh) 2015-10-16
TWI610599B (zh) 2018-01-01

Similar Documents

Publication Publication Date Title
KR101902128B1 (ko) 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 반도체 패키지용 회로 형성 기판, 반도체 패키지 및 프린트 배선판의 제조 방법
KR102338103B1 (ko) 표면 처리 동박, 캐리어를 구비하는 동박, 그리고 그것들을 사용한 동장 적층판 및 프린트 배선판의 제조 방법
JP6204430B2 (ja) 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP6373189B2 (ja) キャリア付金属箔
WO2017051898A1 (ja) 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
WO2014192895A1 (ja) 銅箔、キャリア付銅箔、銅張積層体、プリント配線板、半導体パッケージ用回路形成基板、半導体パッケージ、電子機器、樹脂基材、回路の形成方法、セミアディティブ工法、プリント配線板の製造方法
JP2018122590A (ja) 離型層付き金属箔、金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP5887420B2 (ja) キャリア付金属箔
JP6438370B2 (ja) プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
JP2018121085A (ja) プリント配線板の製造方法
JP6498091B2 (ja) 表面処理金属箔、積層体、プリント配線板、半導体パッケージ、電子機器
JP2018076601A (ja) 電解銅箔、電解銅箔の製造方法、銅張積層板、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法
WO2017051897A1 (ja) 金属箔、離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器及びプリント配線板の製造方法
JP5897755B2 (ja) 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ、プリント配線板の製造方法、電子機器の製造方法、半導体パッケージの製造方法、樹脂基材の製造方法、銅箔の表面プロファイルを樹脂基材に転写する方法
JP6031624B2 (ja) 表面処理銅箔、銅張積層板、プリント配線板の製造方法、半導体パッケージの製造方法及び電子機器の製造方法
JP6588290B2 (ja) 離型層付き金属箔、積層体、プリント配線板、半導体パッケージ、電子機器、積層体の製造方法及びプリント配線板の製造方法
WO2017022807A1 (ja) プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
TW201841743A (zh) 附脫模層銅箔、積層體、印刷配線板的製造方法及電子機器的製造方法
JP2017013473A (ja) キャリア付銅箔、銅張積層板、積層体、プリント配線板、コアレス基板、電子機器及びコアレス基板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant