KR101899190B1

KR101899190B1 - 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치 및 방법

Info

Publication number: KR101899190B1
Application number: KR1020147031915A
Authority: KR
Inventors: 프라딥 서브라흐만얀; 대니얼 웩; 마이클 라이트; 데이비드 알레스
Original assignee: 케이엘에이-텐코 코포레이션
Priority date: 2012-04-15
Filing date: 2013-04-15
Publication date: 2018-09-14
Also published as: EP2839505A4; JP6316800B2; WO2013158561A1; US20130270444A1; KR20150007314A; TW201350829A; TWI588466B; US8772731B2; JP2015521295A; EP2839505B1; EP2839505A1

Abstract

반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법은 검사되는 샘플을 유지하는 스테이지의 측면 위치를 측정하는 단계와; 상기 스테이지의 수직 위치를 측정하는 단계와; 상기 측정된 측면 및 수직 위치에 기초하여 상기 샘플의 이미징된 픽셀의 교정된 측면 위치를 결정하는 단계와; TDI CCD의 전하 전달을 상기 이미징된 픽셀의 상기 교정된 측면 위치와 동기화시키는 단계를 포함한다.

Description

반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치 및 방법{APPARATUS AND METHOD FOR SYNCHRONIZING SAMPLE STAGE MOTION WITH A TIME DELAY INTEGRATION CHARGE-COUPLE DEVICE IN A SEMICONDUCTOR INSPECTION TOOL}

관련 출원에 대한 교차 참조

이 출원은 2012년 4월 15일자 출원한 미국 가특허 출원 제61/624,317호의 35 U.S.C. §119(e) 하의 이익을 주장하며, 상기 가특허 출원은 여기에서의 인용에 의해 본원에 통합된다.

기술 분야

본 발명은 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치 및 방법에 관한 것이다. 특히, 상기 장치 및 방법은 검사를 위해 샘플을 유지하는 스테이지의 측면 및 수직 속도의 삼각 결합에 기인하는 측면 변위를 교정한다.

도 1은 반도체 검사 시스템의 픽셀 클록을 발생하는 종래 시스템(10)의 개략적 블록도이다. 정상적으로 입사하는 중심 광선(chief ray)으로 포토마스크를 검사할 때 사용하는 공지의 플랫폼에서는 측면(X 방향) 자유도와 수직(Z 방향) 자유도 간에 결합(coupling)이 없다. 시스템(10)은 보간 인코더(12)와, 위상 검출기(16) 및 전압 제어 발진기(VCO)(18)로 이루어진 위상 고정 루프(14)를 포함한다. 제산기(20)는 피드백 루프(22)에 있다. 주파수 제어 및 위상 누산기 회로(24)는 신호(26)와 신호(28)를 결합하여 시간 지연 적분(time delay integration, TDI) 전하 결합 소자(charge-coupled device, CCD)의 전하 전달(transfer)을 제어하기 위해 사용되는 픽셀 클록(30)을 생성한다. 루프(14)는 픽셀 클록 신호를 스테이지 상의 이미징된 픽셀의 "변화하는" 측면 속도와 동기화시킨다.

스테이지 속도에 의해 픽셀 클록 주파수를 변화시키는 외에, 블록(32)은 맵(34)을 이용하여 불완전 인코더, 그래니트 맵(granite map) 등에 의해 야기되는 X 방향 스테이지 서보의 비선형성을 교정한다. 시스템(10)의 동작은 2-스테이지 처리로 달성된다. 먼저, VCO의 출력이 발생된다. 그 다음에, VCO의 출력이 회로(24)를 클록킹하고, 이것에 의해 픽셀 클록 또는 선 클록(line clock)이 생성된다.

도 2는 비축(off-axis) 조명을 이용하는 공지의 반도체 검사 시스템(100)의 개략도이다. 광학 물질이 극자외선(extreme ultra-violet, EUV)에 대하여 투명하지 않기 때문에, 예를 들면 다층 마스크의 EUV 마스크 검사를 위해 비축 조명을 이용해야 한다. 예를 들면, EUV 소스(102)는 EUV 중심 광선(104)을 θ의 조명 각으로 포토마스크(108)의 표면(106)에 투과시킨다. 광선(104)은 각도 θ로 표면(106)으로부터 TDI CCD(112)를 향해 반사되고, TDI CCD(112)는 데이터를 발생하도록 전하들을 전달시켜서 광선(104)에 의해 조명된 표면(106) 영역의 픽셀 이미지를 생성하기 위해 상기 데이터를 프로세서(114)에 전송한다. 전형적인 조명 각은 6~8° 정도이다.

광선(104)의 사용은 검사를 위해 포토마스크를 유지하는 스테이지(116)의 수직(X 방향) 모션과 측면(Z 방향) 모션 간에 삼각 결합을 유도한다. 예를 들면, 결합은 픽셀에 대하여 실제 측면 위치(120)로부터 δx의 양(측면 에러 모션)만큼 변위되는 이미지징된 픽셀의 외관상 측면 위치(118)를 야기한다. Z 모션은 외란력(disturbance force)에 기인하는 Z 방향 스테이지 서보의 에러 모션 및 포토마스크의 표면 맵과 같은 다수의 소스로부터 야기될 수 있다. 측면 에러 모션은 픽셀 이미지에서 중대한 흐림(blur)을 야기할 정도로 충분히 크다. 따라서, 전술한 결합은 TDI CCD를 가로지르는 전하의 이동에 대하여 포토마스크 스테이지 모션을 동기화시키는 종래의 방법에 있어서 문제점을 갖는다. 예를 들면, 시스템(10)은 측면 에러 모션에 대한 해법을 다루거나 제공하지 못한다.

본 명세서에서 예시하는 각종 양태에 따르면, 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법에 있어서, 검사 대상의 샘플을 유지하는 스테이지의 측면 위치를 측정하는 단계와; 상기 스테이지의 수직 위치를 측정하는 단계와; 상기 측정된 측면 및 수직 위치에 기초하여 상기 샘플의 이미징된 픽셀의 교정된 측면 위치를 결정하는 단계와; TDI CCD의 전하 전달을 상기 이미징된 픽셀의 상기 교정된 측면 위치와 동기화시키는 단계를 포함한 동기화 방법이 제공된다.

여기에서 예시하는 각종 양태에 따르면, 반도체 검사 시스템의 시간 지연 적분(TDI) 전하 결합 소자(CCD)의 전하 전달을 제어하는 장치에 있어서, 검사 대상의 샘플을 유지하는 스테이지의 측정된 수직 위치 및 측면 위치에 기초하여 기준 신호를 발생하도록 구성된 위상 및 주파수 제어기와; 상기 기준 신호를 이용하여, 교정된 측면 위치로 상기 샘플의 이미징된 픽셀에 대한 CCD의 전하 전달을 제어하기 위해 픽셀 클록을 발생하도록 구성된 제어 시스템을 포함한 전하 전달 제어 장치가 제공된다.

여기에서 예시하는 각종 양태에 따르면, 반도체 검사 시스템의 시간 지연 적분(TDI) 전하 결합 소자(CCD)의 전하 전달을 제어하는 장치에 있어서, 검사 대상의 샘플을 유지하는 스테이지의 측정된 수직 위치 및 측면 위치에 기초하여 기준 신호를 발생하도록 구성된 위상 및 주파수 제어기와; 제어 시스템을 포함한 전하 전달 제어 장치가 제공되고, 상기 제어 시스템은 상기 기준 신호에 기초하여 제어 신호를 발생하도록 구성된 위상 고정 루프를 포함하고, 상기 제어 신호를 이용하여, CCD의 전하 전달을 제어하기 위한 픽셀 클록을 발생하고 샘플의 이미징된 픽셀의 외관상 측면 위치와 이미징된 픽셀의 실제 측면 위치 간의 차를 교정하도록 구성된다. 상기 CCD를 충전하기 위해 사용되는 광은 상기 샘플의 표면으로부터 예각으로 반사된다. 상기 기준 신호 발생기는 상기 예각에 기초하여 상기 기준 신호를 발생하도록 구성된다.

각종 실시형태는 대응하는 참조 기호가 대응하는 부분을 표시하는 첨부 도면을 참조하여 단지 예로서 개시된다.
도 1은 반도체 검사 시스템의 픽셀 클록을 발생하는 종래 시스템의 개략적 블록도이다.
도 2는 비축 조명을 이용하는 종래의 반도체 검사 시스템의 개략도이다.
도 3은 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치의 개략적 블록도이다.
도 4는 비축 조명을 이용하는 반도체 검사 시스템, 및 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치 및 방법의 개략도이다.
도 5는 레티클의 평면도이다.
도 6은 도 5의 레티클의 측면도이다.

먼저, 다른 도면에서 나타나는 동일한 참조 번호는 발명의 동일하거나 기능적으로 유사한 구조적 요소를 표시한다는 점을 이해하여야 한다. 청구되는 발명은 여기에서 개시하는 각종 양태로 제한되지 않는다는 점을 또한 이해하여야 한다.

더 나아가, 본 발명은 여기에서 설명하는 특정의 방법, 물질 및 변형 예로 제한되지 않고, 따라서 변할 수 있다는 점을 이해하여야 한다. 여기에서 사용하는 용어들은 단지 특정의 양태를 설명하기 위한 것이고, 본 발명의 범위를 제한하는 것으로 의도되지 않는다는 점을 또한 이해하여야 한다.

다른 방식으로 정의되지 않는 한, 여기에서 사용하는 모든 기술적 및 과학적 용어들은 본 발명이 속하는 기술 분야에 통상의 지식을 가진 사람이 공통적으로 이해하는 것과 동일한 의미를 갖는다. 여기에서 설명하는 것과 유사하거나 등가인 임의의 방법, 장치 또는 물질이 본 발명의 실시 또는 테스트시에 사용될 수 있다는 점을 이해하여야 한다.

도 3은 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치(200)의 개략적 블록도이다.

도 4는 비축(off-axis) 조명을 이용하는 반도체 검사 시스템, 및 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 장치 및 방법의 개략도이다. 이하에서는 도 3 및 도 4를 참조하면서 설명한다. 전형적인 반도체 검사 시스템 중에서 장치(200)의 설명에 관련된 부분만을 설명한다는 점을 이해하여야 한다. 장치(200)는 위상 및 주파수 제어기(202)와 제어 시스템(204)을 포함한다. 제어기(202)는 검사 대상의 샘플(304)을 유지하는 스테이지(302)의 측정된 수직 위치(208) 및 측정된 측면 위치(210)에 기초하여 기준 신호(206)를 발생하도록 구성된다. 제어 시스템(204)은 상기 기준 신호(206)를 이용하여, 교정된 측면 위치(214)로 상기 샘플의 이미징된 픽셀에 대하여 CCD(306)의 전하 전달을 제어하기 위한 픽셀 클록(212)을 발생하도록 구성된다.

뒤에서 자세히 설명하는 것처럼, 상기 기준 신호(206)를 발생하는 단계는 스테이지의 수직 속도(vertical velocity, VV)를 수정하는 단계를 포함한다. 전술한 바와 같이, 스테이지의 측면 속도(lateral velocity, LV) 및 수직 속도(VV)는 삼각법으로 결합된다. 이 결합은 이미징된 픽셀의 실제 측면 위치(216)를 왜곡시켜서, 예를 들면, 외관상 측면 위치(218)를 야기한다. 픽셀 클록(212)을 발생하는 단계는 상기 왜곡을 보상하는 단계를 포함한다.

전술한 바와 같이, 광학 물질이 극자외선(EUV)에 대하여 투명하지 않기 때문에, EUV 마스크 검사를 위해 비축 조명을 이용해야 한다. 예를 들면, EUV 소스(308)는 EUV 중심 광선(310)을 θ의 조명 각으로 샘플(304)의 표면(312)에 투과시킨다. 광선(310)은 각도 θ로 표면(312)으로부터 TDI CCD(306)를 향해 반사되고, TDI CCD(306)는 데이터를 발생하도록 전하들을 전달시켜서 광선(310)에 의해 조명된 표면(312) 영역의 픽셀 이미지(318)를 생성하기 위해 상기 데이터를 프로세서(316)에 전송한다. 예시적인 실시형태에 있어서, 각도 θ는 표면(312)에 직교하는 선(320)과 관련된 각도이다. 전형적인 조명 각은 6~8° 정도이다.

전술한 바와 같이, 광선(310)의 사용은 전술한 삼각 결합을 유도한다. 예를 들면, 결합은 픽셀에 대하여 실제 측면 위치(216)로부터 δx의 양(측면 에러 모션)만큼 변위되는 이미징된 픽셀의 외관상 측면 위치(218)를 야기한다. 광선(310)이 도 4에 도시된 것처럼 비축일 때, Z-축의 수직 모션은 각도 θ의 탄젠트에 스테이지의 수직 속도(VV)를 곱한 것과 동일한 외관상의 측면 시프트(δx)로서 반사된다. 뒤에서 자세히 설명하는 것처럼, 제어기(202)는 각도 θ에 따라서 기준 신호(206)를 발생하도록 구성된다. 예시적인 실시형태에 있어서, 제어기(202)는 각도 θ의 삼각 함수, 예를 들면, 각도 θ의 탄젠트에 따라 신호(206)를 발생하도록 구성된다.

예시적인 실시형태에 있어서, 제어 시스템(204)은 기준 신호(206)에 기초하여 제어 신호(224)를 발생하도록 구성된 위상 고정 루프(222)를 포함한다. 제어 시스템(204)은 제어 신호(224)를 이용하여 픽셀 클록(212)을 발생하도록 구성된다. 루프(222)는 위상 검출기(226), 전압 제어 발진기(VCO)(228), 제산기(230), 및 피드백 루프(232)를 포함한다. 예시적인 실시형태에 있어서, 제어 시스템은, 뒤에서 자세히 설명하는 바와 같이, 예를 들면 교정 브랜치(236)를 이용하여 표면의 Z 방향의 윤곽에 따라 제어 신호(224)를 수정하도록 구성된 주파수 제어 및 위상 누산기 회로(234)를 포함한다.

이하에서는 장치(200)에 대하여 자세히 설명한다. 전술한 바와 같이, LV와 VV의 삼각 결합은 위치 216에서 픽셀에 대한 외관상의 위치(218)를 야기한다. 예시적인 실시형태에 있어서, LV 및 VV는 6-축 레이저 간섭계(322)를 이용하여 측정된다. 이러한 측정치는 이미징된 픽셀의 교정된 측면 위치(214)를 계산하고 교정된 측면 위치(214)에 대하여 TDI CCD(306)에서의 전하 전달을 동기화시키기 위해 사용된다. 제어 시스템(204), 예를 들면 위상 고정 루프(222)는 교정된 측면 위치(214)에 대한 픽셀 클록(212)의 동기화를 보장하기 위해 사용된다.

도 1의 인코더(12)와는 달리, 제어기(202)는 LV와 VV의 결합에 대한 보상을 제공하는 기준 신호(206)를 발생한다. 위상 및 주파수 제어기의 펌웨어에 대한 추가는 LV와 VV 간의 결합을 수반하여 이미징되는 픽셀의 교정된 위치(214)를 발생한다. 예시적인 실시형태에 있어서, VV는 tan(θ)와 승산되고 LV와 결합되어 교정된 위치(214)를 획득하고 신호(206)를 발생한다. 신호(206)로 표시되는 위치(214)는 VCO(228)의 주파수 출력(224)을 가속 또는 감속하기 위해 사용된다.

전술한 바와 같이, 발생기(202)는 LV 및 VV에 기초한 위상 신호(206)를 발생한다. 위상 검출기(226)는 신호(206)를 기준 입력(242)로서 수신하고 피드백 루프(222)의 신호(224)를 입력(244)로서 수신한다. 업계에 잘 알려져 있는 바와 같이, 검출기(226)는 입력(242, 244)의 위상들을 비교하고 제어 신호(246)를 VCO에 출력한다. VCO는 신호(246)에 따라서 위상 및 주파수 신호(224)를 출력한다. 업계에 잘 알려져 있는 바와 같이, 검출기(226)는 필요에 따라 신호(246)를 수정하여 신호(224)를 신호(206)에 의한 위상으로 변환한다.

도 5는 레티클(248)의 평면도이다.

도 6은 도 5의 레티클(248)의 측면도이다. 컴퓨터(250)(IAS 컴퓨터로서 인용됨)는 검사 대상 레티클, 예를 들면 레티클(248) 상의 특정 위치의 X 및 Y 좌표 또는 위치(252, 254)를 각각 발생한다. X 및 Y 좌표(252, 254)는 레티클 상의 패턴에 대한 지식에 기초한(또는 패턴에 대한 지식 없이) 시간의 함수로서 발생된다. X 및 Y 좌표(252, 254)는 레티클의 Z 맵(256)으로부터의 최상의 포커스의 위치를 결정하기 위해 사용된다(X 및 Y 좌표(252, 254)의 함수로서). 측면 속도(210)는 X 및 Y 좌표(252, 254)로부터 도출될 수 있다는 점에 주목한다.

도 6에 도시한 바와 같이, 중력은 Z 방향으로 레티클(248)의 "처짐"(sag)을 야기한다(이 처짐은 예시의 목적으로 도 6에서 과장되게 도시하였다). 그러므로, 특정의 X 및 Y 좌표(252, 254)에 대한 Z 좌표 또는 위치는 평탄한 X-Y 표면에 기초하여 추정될 수 없고 실제 Z 위치를 결정할 필요가 있다. 따라서, Z 맵(256)이 검사 전에 생성되고, 예를 들면 레티클의 검사를 시작하기 전에 레티클 표면을 맵핑함으로써 형성된다. X 및 Y 좌표의 함수로서의 Z 좌표(258)는 맵(256)으로부터 획득된다. 수직 속도(210)는 Z 좌표(258)로부터 도출될 수 있다는 점에 주목한다.

도 5 및 도 6에 도시한 바와 같이, 레티클(248)은 일반적으로 그리드형이고, 레티클의 Z 위치(258)(전형적으로 레티클의 다층의 표면)는 흡수재(absorber)의 패터닝이 측정에 영향을 주지 않도록 측정된다. 포커스 드릴 포인트(260)의 포인트의 균일한 그리드가 도면에 도시되어 있다. 포커스 드릴 포인트들 간의 Z 위치는 일반적으로 각종의 스플라인(spline)을 이용하여 보간된다. 균일한 그리드가 도시되어 있지만, 이 기술에 숙련된 사람이라면 이것은 불균일 그리드에도 또한 적용될 수 있다는 것을 이해할 것이다. X 및 Y 위치(252, 254)와 함께 Z 위치가 결합되어 스테이지 제어기에 대한 포지션 튜플 입력(position tuple input)(레티클 좌표)(262)을 형성한다. 이것은 일반적으로 일정한 샘플링 시간 간격으로 발생되고, 속도 및 가속도는 이러한 튜플의 제1 및 제2 시간 도함수를 계산함으로써 또한 이용할 수 있다. 이러한 포지션 튜플은 레티클 좌표 프레임에서 발생되고, 레티클 좌표 프레임은 블록 264에 의해 스테이지 좌표 프레임으로 변환된다. 이것은 일련의 선형 및 (잠재적으로) 비선형 변환을 통해 행하여져서 스테이지 좌표(266)를 생성한다.

블록(264) 내의 스테이지 맵(268)은 공지의 특징 위치(feature location)와 함께 "골든 레티클"(golden reticle)을 사용하고 레티클(248)의 공지 위치에 대응하는 스테이지 위치를 측정함으로써 생성될 수 있다. 이 정보는 일련의 변환 행렬을 계산하기 위해 사용될 수 있다. 또한, 스테이지의 계측시에 사용되는 미러를 상세히 나타낼 수 있고 시스템의 집적시에 공지의 에러 및 정합불량(misalignment)을 보상하기 위해 소프트웨어 교정(270)을 이용할 수 있다. 국소 교정(272)은 회로(234)에 대한 입력(274)을 발생하기 위해 공지의 방법으로 구현된다.

유리하게도, 장치(200)는 반도체 검사 시스템에 의해 검사되는 샘플의 표면에서의 픽셀에 대한 측면 위치 왜곡을 자동으로, 정밀하게 및 동적으로 교정함과 아울러, 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분 전하 결합 소자와 동기화시키는 수단을 제공한다.

각종의 전술한 및 다른 특징 및 기능 또는 그 대안 예가 많은 다른 시스템 또는 응용에 바람직하게 결합될 수 있다는 것은 명백하다. 현재로서는 예측하기 어려운 또는 예기치 않은 각종의 대안 예, 수정 예, 변형 예, 또는 그 개선 예가 이 기술에 숙련된 사람에 의해 후속적으로 만들어질 수 있고, 이러한 예들도 또한 이하의 특허 청구범위에 포함되는 것으로 의도된다.

12: 인코더 16: 위상 검출기
32: 국소 교정 34: 스테이지 에러 맵
102: 소스 114: 프로세서
200: 장치 208: 수직 위치/속도
210: 측면 위치/속도 226: 위상 검출기
256: 레티클/포커스 맵 262: 레티클 좌표
266: 스테이지 좌표 268: 스테이지 맵
270: 소프트웨어 교정 272: 국소 교정
308: 소스 316: 프로세서
318: 이미지

Claims

반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분(time delay integration; TDI) 전하 결합 소자(charge-coupled device; CCD)와 동기화시키는 방법에 있어서,
검사되고 있는 샘플을 유지하는 스테이지의 측면 위치를 측정하는 단계;
상기 스테이지의 수직 위치를 측정하는 단계;
상기 측정된 측면 위치 및 수직 위치에 기초하여 상기 샘플의 이미징된 픽셀의 교정된 측면 위치를 결정하는 단계; 및
상기 이미징된 픽셀의 상기 교정된 측면 위치를 이용하여 상기 CCD의 전하 전달을 동기화시키는 단계
를 포함하는, 반도체 검사 도구에서 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제1항에 있어서,
상기 스테이지의 측면 속도를 측정하는 단계;
상기 스테이지의 수직 속도를 측정하는 단계; 및
상기 수직 속도를 수정하는 단계를
더 포함하고,
상기 교정된 측면 위치를 결정하는 단계는 상기 수정된 수직 속도를 이용하는 단계를 포함하는 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제1항에 있어서,
상기 스테이지의 측면 속도를 측정하는 단계; 및
상기 스테이지의 수직 속도를 측정하는 단계를
더 포함하고,
상기 측면 속도와 상기 수직 속도는 결합되고,
상기 결합은 상기 이미징된 픽셀의 실제 측면 위치를 왜곡시키며,
상기 교정된 측면 위치를 결정하는 단계는 상기 왜곡을 보상하는 단계를 포함하는 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제3항에 있어서,
상기 CCD를 충전하기 위해 사용되는 광은 상기 샘플의 표면으로부터 예각으로 반사되고,
상기 예각에 따라서 기준 신호를 발생하도록 기준 신호 발생기가 배열되며,
상기 전하 전달을 동기화시키는 단계는, 상기 이미징된 픽셀의 외관상(apparent) 측면 위치와 상기 실제 측면 위치 간의 차이를 교정하기 위해, 상기 기준 신호를 이용하는 단계를 포함하는 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제4항에 있어서,
상기 예각은 상기 표면에 직교하는 선과 관련되고,
상기 기준 신호를 발생하는 것은 상기 예각의 삼각 함수를 이용하여 상기 기준 신호를 발생하는 것을 포함하는 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제4항에 있어서,
상기 기준 신호를 위상 고정 루프에 입력하는 단계;
상기 위상 고정 루프를 이용하여 제어 신호를 발생하는 단계;
상기 제어 신호를 이용하여 픽셀 클록을 발생하는 단계; 및
상기 픽셀 클록을 이용하여 상기 전하 전달을 동기화시키는 단계를
더 포함하는, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제4항에 있어서,
상기 기준 신호를 위상 고정 루프에 입력하는 단계;
상기 위상 고정 루프를 이용하여 제어 신호를 발생하는 단계;
상기 샘플의 수직 방향의 윤곽에 따라 상기 제어 신호를 수정하여 픽셀 클록을 발생하는 단계; 및
상기 픽셀 클록을 이용하여 상기 전하 전달을 동기화시키는 단계를
더 포함하는, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제1항에 있어서, 상기 전하 전달을 동기화시키는 단계는 위상 고정 루프를 이용하는 단계를 포함하는 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제1항에 있어서, 상기 샘플은 레티클 또는 웨이퍼인 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제1항에 있어서, 상기 측면 위치 및 상기 수직 위치를 측정하는 단계는 6-축 레이저 간섭계를 이용하는 단계를 포함하는 것인, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
제1항에 있어서,
스테이지 미러, 적어도 하나의 샘플 높이 맵, 및 적어도 하나의 샘플 표면 맵으로부터의 각각의 교정을 이용하여 위상 누산기 회로에서 픽셀 클록을 발생하는 단계; 및
상기 픽셀 클록을 이용하여 상기 전하 전달을 동기화시키는 단계를
더 포함하는, 샘플 스테이지 모션을 시간 지연 적분(TDI) 전하 결합 소자(CCD)와 동기화시키는 방법.
반도체 검사 시스템의 시간 지연 적분(time delay integration; TDI) 전하 결합 소자(charge-coupled device; CCD)를 위한 전하 전달을 제어하는 장치에 있어서,
검사되고 있는 샘플을 유지하는 스테이지의 측정된 수직 위치 및 측면 위치에 기초하여 기준 신호를 발생하도록 배열된 위상 및 주파수 제어기; 및
상기 기준 신호를 이용하여, 교정된 측면 위치로 상기 샘플의 이미징된 픽셀에 대한 상기 CCD의 전하 전달을 제어하기 위한 픽셀 클록을 발생하도록 배열된 제어 시스템
을 포함하는, 반도체 검사 시스템의 시간 지연 적분(TDI) 전하 결합 소자(CCD)를 위한 전하 전달을 제어하는 장치.
제12항에 있어서, 상기 기준 신호의 발생은 상기 스테이지의 수직 속도의 수정을 포함하는 것인, 전하 전달을 제어하는 장치.
제12항에 있어서,
상기 스테이지의 측면 속도와 수직 속도는 결합되고,
상기 결합은 상기 이미징된 픽셀의 실제 측면 위치를 왜곡시키며,
상기 픽셀 클록의 발생은 상기 왜곡의 보상을 포함하는 것인, 전하 전달을 제어하는 장치.
제12항에 있어서,
상기 CCD를 충전하기 위해 사용되는 광은 상기 샘플의 표면으로부터 예각으로 반사되고,
상기 예각에 따라서 상기 기준 신호를 발생하도록 기준 신호 발생기가 마련되는 것인, 전하 전달을 제어하는 장치.
제12항에 있어서,
상기 제어 시스템은 위상 고정 루프를 포함하고,
상기 위상 고정 루프는 상기 기준 신호에 기초하여 제어 신호를 발생하도록 배열되며,
상기 제어 시스템은 상기 제어 신호를 이용하여 상기 픽셀 클록을 발생하도록 배열되는 것인, 전하 전달을 제어하는 장치.
제16항에 있어서,
상기 제어 시스템은 표면의 Z 방향의 윤곽에 따라 상기 제어 신호를 수정하도록 배열되는 것인, 전하 전달을 제어하는 장치.
반도체 검사 시스템의 시간 지연 적분(time delay integration; TDI) 전하 결합 소자(charge-coupled device; CCD)를 위한 전하 전달을 제어하는 장치에 있어서,
검사되고 있는 샘플을 유지하는 스테이지의 측정된 수직 위치 및 측면 위치에 기초하여 기준 신호를 발생하도록 배열된 위상 및 주파수 제어기; 및
제어 시스템
을 포함하고,
상기 제어 시스템은,
상기 기준 신호에 기초하여 제어 신호를 발생하도록 배열된 위상 고정 루프를 포함하고,
상기 제어 신호를 이용하여, 상기 CCD의 전하 전달을 제어하기 위한 픽셀 클록을 발생하고 상기 샘플의 이미징된 픽셀의 외관상 측면 위치와 상기 이미징된 픽셀의 실제 측면 위치 간의 차이를 교정하도록 배열되며,
상기 CCD를 충전하기 위해 사용되는 광은 상기 샘플의 표면으로부터 예각으로 반사되며,
상기 예각에 기초하여 상기 기준 신호를 발생하도록 기준 신호 발생기가 마련되는 것인, 반도체 검사 시스템의 시간 지연 적분(TDI) 전하 결합 소자(CCD)를 위한 전하 전달을 제어하는 장치.
제18항에 있어서, 상기 제어 시스템은 상기 픽셀 클록을 발생하기 위해, 수직 방향으로 상기 표면의 윤곽에 따라 상기 제어 신호를 수정하도록 배열되는 것인, 전하 전달을 제어하는 장치.