KR101845364B1 - 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 - Google Patents

웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101845364B1
KR101845364B1 KR1020130045440A KR20130045440A KR101845364B1 KR 101845364 B1 KR101845364 B1 KR 101845364B1 KR 1020130045440 A KR1020130045440 A KR 1020130045440A KR 20130045440 A KR20130045440 A KR 20130045440A KR 101845364 B1 KR101845364 B1 KR 101845364B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
polymer layer
layer
siloxane
Prior art date
Application number
KR1020130045440A
Other languages
English (en)
Other versions
KR20130119883A (ko
Inventor
히데토 가토
미치히로 스고
쇼헤이 다가미
히로유키 야스다
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20130119883A publication Critical patent/KR20130119883A/ko
Application granted granted Critical
Publication of KR101845364B1 publication Critical patent/KR101845364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2425/00—Presence of styrenic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 지지체(3) 상에 가접착재층(2)이 형성되고, 또한 가접착재층(2) 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼(1)가 적층되어 이루어지는 웨이퍼 가공체로서, 상기 가접착재층(2)이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층과, 이 제1 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 및 이 (B)층에 접하며, 박리 가능하게 접착된 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조의 가접착층을 구비한 웨이퍼 가공체를 제공할 수 있다.
본 발명의 가접착재층은, 내열성이 높으므로, 폭 넓은 반도체 성막 프로세스에 적용할 수 있고, 단차를 가지는 웨이퍼에 대해서도, 막 두께 균일성이 높은 접착재층을 형성할 수 있고, 이러한 막 두께 균일성을 가지는 박형 웨이퍼를 얻을 수 있는 효과가 있다.

Description

웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법{WAFER PROCESSING LAMINATE, WAFER PROCESSING MEMBER, TEMPORARY BONDING ARRANGEMENT, AND THIN WAFER MANUFACTURING METHOD}
본 발명은, 박형 웨이퍼를 효과적으로 얻는 것을 가능하게 하는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법에 관한 것이다.
3차원의 반도체 실장은, 고밀도를 더욱 실현하고, 대용량화를 실현하기 위해 필수로 되어 있다. 3차원 실장 기술이란, 1개의 반도체칩을 박형화하고, 그리고 이것을 실리콘 관통 전극(TSV；through silicon via)에 의해 결선(結線)하면서 다층으로 적층시켜 가는 반도체 제조 기술이다. 이를 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면("배면"이라고도 함)을 연삭함으로써 박형화하고, 또한 배면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 배면 연삭 공정에서는, 연삭면의 반대측에 배면 보호 테이프를 부착하여, 연삭 시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 기재(基材)로 사용하고 있고, 유연성이 있는 반면, 강도나 내열성이 불충분하고, TSV 형성 공정이나 배면에서의 배선층 형성 공정을 행하는 데는 적합하지 않았다.
이에, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 통하여 접합함으로써, 배면 연삭, TSV나 배면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이 때 중요한 것은, 기판을 지지체에 접합할 때의 접착층이다. 이것은 기판을 지지체에 간극없이 접합할 수 있어야 하고, 나중의 공정에 견딜 만큼의 충분한 내구성이 필요하고, 또한 마지막에 박형 웨이퍼를 지지체로부터 간편하게 박리할 필요가 있다. 이와 같이, 최후에 박리하기 때문에, 본 명세서에서는, 이 접착층을 가접착층이라고 한다.
지금까지 공지의 가접착층과 그 박리 방법으로서는, 광 흡수성 물질을 포함하는 접착재에 고강도의 광을 조사하고, 접착재층을 분해시킴으로써 지지체로부터 접착재층을 박리하는 기술(특허 문헌 1：일본 특허출원 공개번호 2004-64040호 공보), 및 열용융성의 탄화수소계 화합물을 접착재에 사용하여, 가열 용융 상태에서 접합·박리를 행하는 기술(특허 문헌 2：일본 특허출원 공개번호 2006-328104호 공보)가 제안되어 있다. 전자의 기술은 레이저 등의 고가의 장치가 필요하며, 또한 지지체에 레이저광을 투과하는 유리 기판과 같은 특정 기판을 사용할 필요가 있고, 또한 기판 1장당 처리 시간이 길어지는 등의 문제가 있었다. 또한, 후자의 기술은 가열만으로 제어하므로 간편한 반면, 200℃를 초과하는 고온에서의 열안정성이 불충분하기 때문에 적용 범위는 좁았다. 또한, 이들 가접착층에서는, 고단차(高段差) 기판의 균일한 막 두께 형성과 지지체에 대한 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 사용하는 기술이 제안되어 있다(특허 문헌 3：미국 특허 제8541264호 명세서). 이는, 기판을 지지체에 부가 경화형 실리콘 점착제를 사용하여 접합하고, 박리 시에는 실리콘 수지를 용해시키거나, 또는 분해시키는 약제에 침지(浸漬)하여 기판을 지지체로부터 분리하는 것이다. 따라서, 박리에 매우 장시간을 필요로 하여, 실제 제조 프로세스에 적용하기는 곤란하다.
일본 특허출원 공개번호 2004-64040호 공보 일본 특허출원 공개번호 2006-328104호 공보 미국 특허 제8541264호 명세서
본 발명은, 상기 사정을 감안하여 이루어진 것이며, 가접착이 용이하고, 또한 고단차 기판의 균일한 막 두께로 형성 가능하며, TSV 형성, 웨이퍼 배면 배선 공정에 대한 공정 적합성이 높고, 그리고 박리도 용이하여, 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 이것을 사용하는 박형 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위해 검토를 거듭한 결과,
(A)의 열가소성 실록산 결합 비함유 중합체로 이루어지는 열가소성 중합체인 가접착층과,
(B)의 고중합도 오르가노 폴리실록산으로 이루어지는 열가소성 중합체인 가접착층과, 또한,
(C)의 변성 실록산 중합체를 주성분으로 하는 층으로 이루어지는 열경화성 중합체인 가접착층의 3층계로 이루어지는 가접착재층을, 웨이퍼와 지지체의 접합에 웨이퍼 측으로부터 (A), (B), (C)의 순서로 형성하고, 또한 중간층이 되는 (B)층의 외주부를 제거함으로써, (A)층과 (C)층의 외주부를 직접 접하는 구조로 만들어서 사용함으로써, 이 가접착재층을 사용하여 관통 전극 구조나, 범프 접속 구조를 가지는 박형 웨이퍼를, 간단하게 제조하는 방법을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은, 하기의 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법을 제공한다.
(1) 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서,
상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층과, 이 제1 가접착층의 외주부를 제외한 중심부에만 적층되고, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 또한 지지체에 접하며, 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지고, 상기 열가소성 실록산 중합체층(B)이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 것을 특징으로 하는 복합 가접착층을 구비한 웨이퍼 가공체.
(2) 열가소성 실록산 중합체층(B)이, 웨이퍼의 가장 외주부로부터 내경 방향으로 웨이퍼 반경에 대하여 0.1∼20 %, 바람직하게는 0.2∼15 %, 구체적으로는, 0.5∼10 mm의 범위 중 어느 하나의 위치와 웨이퍼의 가장 외주부와의 사이에 대응하는 영역에서 제거되어 있고, 이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 것을 특징으로 하는 (1)에 기재된 웨이퍼 가공체.
(3) 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층의 막 두께가 0.1∼10 ㎛이며, 또한 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 막 두께가 15∼150 ㎛인 것을 특징으로 하는 (1) 또는 (2)에 기재된 웨이퍼 가공체.
(4) 제1 가접착층의 열가소성 실록산 결합 비함유의 중합체층(A)이, 열가소성 일래스토머인 것을 특징으로 하는 (1)∼(3) 중 어느 하나에 기재된 웨이퍼 가공체.
(5) 열가소성 일래스토머가 수소 첨가 폴리스티렌계 일래스토머인 것을 특징으로 하는 (4)에 기재된 웨이퍼 가공체.
(6) 제2 가접착층의 중합체층(B)이, R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000∼99.999 몰%, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000∼0.001 몰%, R16SiO3 /2로 표시되는 실록산 단위(T 단위)를 0.000∼0.500 몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000∼1,000,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5 질량% 이하인 비반응성 오르가노 폴리실록산층인 (1)∼(5) 중 어느 하나에 기재된 웨이퍼 가공체.
(7) 제3 가접착층의 열경화성 변성 실록산 중합체층(C)이, 실록산 결합 함유 중합체와 가교제를 함유하여 이루어지는 열경화성 수지 조성물의 경화물로 형성된 것인 (1)∼(6) 중 어느 하나에 기재된 웨이퍼 가공체.
(8) 열경화성 수지 조성물이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체와, 상기 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 것인 (7)에 기재된 웨이퍼 가공체.
[화학식 1]
Figure 112013036064850-pat00001
[식 (1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이다. X는 하기 일반식 (2)로 표시되는 2가의 유기기이다.
[화학식 2]
Figure 112013036064850-pat00002
(식 (2) 중에서, Z는
[화학식 3]
Figure 112013036064850-pat00003
중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)]
(9) 열경화성 수지 조성물이, 하기 일반식 (3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체와, 상기 중합체 100 질량부에 대하여, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 것인 (7)에 기재된 웨이퍼 가공체.
[화학식 4]
Figure 112013036064850-pat00004
[식 (3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이다. 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기이다.
[화학식 5]
Figure 112013036064850-pat00005
(식 (4) 중에서, V는
[화학식 6]
Figure 112013036064850-pat00006
중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
(10) 지지체 상에 가접착재층이 형성되고, 이 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착되는 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층과, 이 제1 가접착층의 외주부를 제외한 중심부에만 적층되고, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 또한 지지체에 접하며, 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지고, 상기 열가소성 실록산 중합체층(B)이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 복합 가접착층을 구비한 웨이퍼 가공용 부재.
이 경우에, 제1 가접착층이 열가소성 일래스토머로 이루어지는 중합체층(A)을 함유하고, 상기 열가소성 일래스토머가 수소 첨가 폴리스티렌계 일래스토머인 것이 바람직하다. 또한, 상기 제2 가접착층의 중합체(B)는, (6)에서 규정한 비반응성 오르가노 폴리실록산층인 것이 바람직하고, 중합체층(C)은, (8)이나 (9)에서 규정한 열경화성 수지 조성물의 경화물로 형성된 것이 바람직하다.
(11) 표면에 회로면을 가지고, 배면을 가공할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재로서, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층과, 이 제1 가접착층의 외주부를 제외한 중심부에만 적층되고, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 또한 지지체에 접하며, 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지고, 상기 열가소성 실록산 중합체층(B)이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 것을 특징으로 하는 복합 가접착층을 구비한 웨이퍼 가공용 가접착재.
이 경우에, 중합체층(A)이, 수소 첨가 폴리스티렌계 열가소성 일래스토머인 것이 바람직하다. 또한, 제2 가접착층의 중합체층은, (6)에서 규정한 비반응성 오르가노 폴리실록산층인 것이 바람직하고, 중합체층(C)은 (8)이나 (9)에서 규정한 열경화성 수지 조성물의 경화물로 형성된 것이 바람직하다.
(12) 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체의 제조 방법으로서, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층을 웨이퍼 상에 형성하는 웨이퍼 부재를 얻는 공정과, 지지체 상에 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층을 형성하고, 상기 제3 가접착층 상에, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층을 형성하고, 웨이퍼의 외주부 영역에 대응하는 부분의 제2 가접착층을 용제에 의해 제거하여 지지 부재를 얻는 공정과, 상기 웨이퍼 부재와 지지 부재를 접착시키는 것을 특징으로 하는 웨이퍼 가공 부재의 제조 방법.
(13) (a) 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을 열가소성 실록산 결합 비함유의 중합체층(A), 열가소성 실록산 중합체층(B), 또한 열경화성 변성 실록산 중합체층(C)의 조합으로 이루어지는 접착층을 통하여, 지지체에 접합하는 공정에 있어서, 지지체 상에 형성된 중합체층(C) 상에 중합체층(B)을 형성한 후, (B)층의 웨이퍼의 외주부 영역에 대응하는 외주부만을 제거하는 공정,
(b) (a)의 공정에서 제조된 중합체층 (C) 및 (B)가 형성된 지지체와, 중합체층(A)이 형성된, 회로를 가진 웨이퍼를 진공 하에서 접합하는 공정,
(c) 중합체층(C)을 열경화시키는 공정,
(d) 지지체와 접합된 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정,
(e) 웨이퍼의 회로 비형성면에 가공을 행하는 공정,
(f) 가공을 행한 웨이퍼를 지지체로부터 박리하는 공정, 및
필요에 따라
(g) 박리된 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
(14) 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을, 열가소성 실록산 결합 비함유의 중합체층(A), 열가소성 실록산 중합체층(B), 또한 열경화성 실록산 중합체층(C)의 조합으로 이루어지는 접착층을 통하여, 지지체에 접합된 적층체로부터, 가공을 행한 웨이퍼를 지지체로부터 박리하는 공정에 있어서,
(i) 가공을 행한 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정,
(ii) 다이싱 테이프면을 흡착 지지면에 진공 흡착하는 공정,
(iii) 흡착면의 온도가 10∼100 ℃의 온도 범위에서, 지지체를 가공 웨이퍼로부터 필 오프(peel off)에 의해 박리하는 공정, 및
(iv) 박리된 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
본 발명의 가접착재층은, 열경화성 실록산 변성 수지를 기판 접합용 지지층으로서 사용함으로써, 수지의 열 분해가 생기지 않는 것은 물론, 고온 시의 수지의 유동도 생기지 않고, 내열성이 높으므로, 폭 넓은 반도체 성막 프로세스에 적용할 수 있으며, 단차를 가지는 웨이퍼에 대해서도, 막 두께 균일성이 높은 접착재층을 형성할 수 있고, 이러한 막 두께 균일성으로 인해 50㎛ 이하의 균일한 박형 웨이퍼를 용이하게 얻을 수 있으며, 또한 박형 웨이퍼 제조 후, 이 웨이퍼를 지지체로부터 실온에서, 용이하게 박리할 수 있기 때문에, 깨지기 쉬운 박형 웨이퍼를 용이하게 취급할 수 있는 효과를 가진다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 나타낸 단면도이다.
본 발명의 웨이퍼 가공체는, 도 1에 나타낸 바와 같이, 가공할 웨이퍼(1), 웨이퍼(1)를 가공할 때 웨이퍼(1)를 지지하는 지지체(3), 및 이들 웨이퍼(1)와 지지체(3) 사이에 개재하는 가접착재층(2)을 구비하고, 이 가접착재층(2)이, 열가소성 오르가노 폴리실록산 비함유의 중합체층(A)(제1 가접착층), 열가소성 오르가노 폴리실록산 중합체층(B)(제2 가접착층), 및 열경화성 변성 실록산 중합체층(C)(제3 가접착층)의 3층 구조로 이루어지고, 제1 가접착층이 표면에 회로면을 가지고, 배면을 가공할 웨이퍼의 표면에 박리 가능하게 접착되고, 제3 가접착층이 지지체에 박리 가능하게 접착되어 있다.
또한, 본 발명의 웨이퍼 가공용 부재는, 상기 지지체(3)와, 그 위에 적층된 열경화성 변성 실록산 중합체층(C)에 대하여, 열가소성 실록산 중합체층(B)이, 그 외주변부만 제거된 구조로 형성되고, 또한 그 위에 적층된 열가소성 실록산 비함유의 중합체층(A)에 접하도록 형성된 3층계 가접착층으로 구성되며, 제3 가접착층의 열경화성 변성 실록산 중합체층의 외주부가, 직접, 제1 가접착층인 열가소성 오르가노 폴리실록산 비함유의 중합체층의 외주부에 접합한 구조를 가지는 본 발명의 웨이퍼 가공용 가접착재는, 상기 층 (A), (B) 및 (C)의 적층체로 이루어지는 적층체로 구성된다.
즉, 본 발명의 웨이퍼 가공체는, 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서, 상기 가접착재층이, 상기 지지체에 접하여 형성된 열경화성 변성 실록산 중합체층(C)과, 이 중합체층(C)에 접하여 형성되고, 또한 외주부만, 예를 들면, Edge Bead Rinse(EBR) 등의 방법에 의해, 적절한 용제에 의해 수지층이 제거된 구조를 가지는 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 또한 중심부가 이 제2 가접착층에 접하도록 형성되고, 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층의 3층 구조를 구비한 웨이퍼 가공체이며, 웨이퍼 가공용 부재는, 지지체 상에 가접착재층이 형성되고, 이 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서, 상기 가접착재층이, 상기 지지체에 박리 가능하게 접착된 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층과 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층과의 조합과, 이 제2 가접착층 상에 적층되고, 상기 웨이퍼의 표면에 박리 가능하며 접착 가능한 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층을 구비한 것이다.
또한, 웨이퍼 가공용 가접착재는, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재로서, 상기 웨이퍼의 표면에 접착 가능하며, 또한 박리 가능한 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층과, 이 제1 가접착층에 적층된 열가소성 실록산 중합체층(B)의 제2 가접착층과, 또한, 이 (B) 층에 접하여 형성된 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 조합 구조로 이루어지는 층의 3층 구조를 가진다.
이하에서, 본 발명을 보다 상세하게 설명한다.
＜가접착재층＞
-제1 가접착층(A)/열가소성 오르가노 폴리실록산 비함유의 중합체층-
중합체층(A)은, 열가소성 실록산 결합 비함유의 중합체로 구성된다.
이 층에 실록산 결합을 가지는 중합체를 사용한 경우, (B) 층과의 인터믹싱(intermixing)이 생길 우려가 있다. 실록산 결합을 가지고 있지 않은 열가소성 중합체의 사용에 제한은 없지만, 단차를 가지는 실리콘 웨이퍼 등에 대한 적용성을 고려하여, 양호한 스핀 코트성을 가지는 열가소성 일래스토머 수지가 이 (A) 층을 형성하는 재료로서 바람직하게 사용되며, 내열성이 우수한 수소 첨가 폴리스티렌계 일래스토머가 특히 바람직하다.
이 수소 첨가 폴리스티렌계 일래스토머 수지로서는, 폴리스티렌과 폴리에틸렌, 폴리프로필렌, 폴리부틸렌 등의 폴리올레핀의 공중합체이며, (주)크라레에서 제조한 셉톤(SEPTONTM)을 대표예로서 들 수 있다.
이 열가소성 실록산 결합 비함유의 중합체는, 용제에 혼합되어, 스핀 코트나 스프레이 코트 등의 방법으로, 실리콘 웨이퍼 등의 반도체 기판 등의 웨이퍼 상에 형성된다. 용제로서는, 탄화수소계 용제, 바람직하게는, 이소옥탄, 노난, p-멘탄, 피넨, 이소옥탄 등을 예로 들 수 있지만, 그 코팅성을 고려하여, 노난, p-멘탄, 이소옥탄이 보다 바람직하다.
이 때, 형성되는 막 두께로 제약은 없지만, 그 기판 상의 단차에 따라 수지 피막을 형성하는 것이 바람직하고, 바람직하게는, 0.5∼50 ㎛의 막 두께가 형성된다.
또한, 이 열가소성 실록산 결합 비함유의 중합체에는, 그 내열성 향상을 목적으로, 산화 방지제나, 코팅성 향상을 위하여, 계면활성제를 첨가할 수 있다. 산화 방지제의 구체예로서는, 디-tert-부틸페놀 등이 바람직하게 사용된다. 계면활성제의 예로서는, 불소 실리콘계 계면활성제, 예를 들면, X-70-1102(신에쓰 화학공업 가부시키가이샤 제조) 등이 바람직하게 사용된다.
-제2 가접착층(B)/열가소성 오르가노 폴리실록산 중합체층-
중합체층(B)은, R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000∼99.999 몰%, 바람직하게는 99.500∼99.999 몰%, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000∼0.001 몰%, 바람직하게는 0.500∼0.001 몰%, R16SiO3 /2로 표시되는 실록산 단위(T 단위)를 0.000∼0.500 몰%, 바람직하게는 0.000∼0.100 몰% 함유하고, 또한 중량 평균 분자량이 200,000∼1,000,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5 질량% 이하인, 비반응성 오르가노 폴리실록산의 층인 것이 바람직하다.
상기에 있어서, 유기 치환기 R11, R12, R13, R14, R15 및 R16은, 비치환 또는 치환된 탄소 원자수 1∼10의 1가 탄화수소기이며, 구체적으로는, 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, tert-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등과 같은 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기, 바람직하게는 메틸기 및 페닐기이다.
상기 오르가노 폴리실록산의 분자량은, GPC(겔 침투 크로마토그래피)에 의해, 폴리스티렌 표준 물질에 의해 제조한 검량선에 준거하여 얻어지는 중량 평균 분자량(본 명세서에서는, "중량 평균 분자량"이란 이것을 의미함)의 값으로, 중량 평균 분자량이 200,000 이상, 더욱 바람직하게는 350,000 이상이며, 또한 1,000,000 이하 보다 바람직하게는 800,000 이하이며, 또한 분자량 740 이하의 저분자량 성분 함유량이 0.5 질량% 이하, 보다 바람직하게는 0.1 질량% 이하이다.
상기 오르가노 폴리실록산에 있어서, 중량 평균 분자량이 200,000보다 낮은 경우, 웨이퍼를 박형화하기 위한 연삭 공정에 견딜 수 없는 경우가 있다. 한편, 중량 평균 분자량이 1,000,000을 초과하는 경우에는, 공정 종료 후의 세정 공정에서 세정할 수 없는 경우가 있다.
한편, 분자량이 740 이하의 저분자량 성분이 0.5 질량%를 초과하여 포함되면, 관통 전극 형성 중의 열 처리나 웨이퍼 배면에 형성되는 범프 전극의 열 처리에 대하여, 충분한 내열성을 얻을 수 없는 경우가 있다.
또한, D 단위는 수지 중의 99.000∼99.999 몰%를 구성하며, 99.000 몰% 미만에서는, 웨이퍼 박형화를 위한 연삭 공정에 견디지 못하고, 99.999 몰%를 초과하면, 공정 종료 후의 가접착층(A)에 대하여 박리를 행할 수 없는 경우가 있다.
M 단위는, D 단위를 주성분으로 하는 수지의 말단의 활성기를 봉지(封止)하기 위해 추가되며, 그 분자량을 조정하기 위해 사용된다.
이 열가소성 실록산층(B)은, 그 용액을 스핀 코트, 롤 코트 등의 방법에 따라 지지체(3) 상에 형성된 미경화 열경화성 중합체층(C) 층 상에 형성하여 사용한다. 스핀 코트 등의 방법에 따라 이 (B) 층을 제3 가접착층(C) 상에 형성할 경우에는, 수지를 용액으로 하여 코팅하는 것이 바람직하지만, 이 때에는, 펜탄, 헥산, 시클로헥산, 이소옥탄, 노난, 데칸, p-멘탄, 피넨, 이소도데칸, 리모넨 등의 탄화수소계 용제가 바람직하게 사용된다.
또한, 이 열가소성 오르가노 폴리실록산 중합체 용액에는, 공지의 산화 방지제를 내열성 향상을 위해 첨가할 수 있다.
또한, 이 (B) 층은, 막 두께 0.1∼10 ㎛ 사이에서 형성되어 사용된다. 0.1㎛보다 얇은 경우, 열경화 변성 실록산 중합체층(C) 상에 도포하는 경우에, 일부 도포되지 않는 부분이 생길 우려가 있으며, 한편, 10㎛보다 두꺼우면 박형 웨이퍼를 형성할 경우의 연삭 공정에 견딜 수 없는 경우가 생긴다.
그리고, 이 열가소성 오르가노 폴리실록산에는, 내열성을 보다 높이기 위해, 실리카 등의 필러를 열가소성 오르가노 폴리실록산 100 질량부에 대하여 50 질량부 이하 첨가할 수도 있다.
또한, 이 (B) 층을 (C) 층 상에 형성한 후, 웨이퍼의 가장 외주부의 내측(내경 방향) 0.5∼10 mm의 범위 중 어느 하나의 위치와 웨이퍼의 가장 외주부와의 사이에 대응하는 (B) 층의 영역만을 제거하여 사용한다. 이것을 제거하는 목적은, 열경화성 변성 실록산 중합체층(C)이, 이 웨이퍼의 가장 외주 영역만, (B)층을 통하지 않고, 직접, 열가소성 폴리오르가노 실록산 비함유의 중합체층(A)에 접하는 구조를 형성하기 위한 것이며, 이 (A)와 (C) 층의 가장 외주부에서의 접합에 의해, 각종 프로세스 중에 웨이퍼와 지지체와의 접착이 안정적으로 유지된다. 이 (B) 층의 웨이퍼 외주부에서의 제거 방법에는, 특별히 제약이 있는 것은 아니지만, 에지 비드 린스(EBR)법이나 에지 린스(ER)법 등의 용제 적하에 의해 웨이퍼 에지만의 수지 박리법을 이용하여, 웨이퍼의 가장 외주부로부터, 0.5∼10 mm의 범위에서 (B) 층을 박리 제거하여 사용한다. 제거할 때, 필요에 따라 100∼200 ℃ 정도 가열하여 용제를 제거하는 것이 바람직하다.
이 때 사용되는 용제는, (B) 층을 용해하는 탄화수소계 용제이면, 그 제한은 없지만, 그 용해성과 휘발성의 면에서, 노난이나 p-멘탄, 피넨, 이소도데칸, 리모넨 등이 바람직하다.
또한, 이 (B) 층의 박리 영역은, 웨이퍼의 가장 외주로부터 웨이퍼의 직경에 의해 제거량에 대하여 조정되지만, 웨이퍼 반경에 대하여 0.1∼20 %, 바람직하게는, 0.5∼20 %, 구체적으로는 0.5∼10 mm의 범위 중 어느 하나의 위치에서, 필요에 따라 조정된다. 이 수지 박리 영역이 0.5 mm 보다 짧은 경우에는, (A) 층과 (C) 층을 직접 접합하기 곤란하게 되고, 또한, 10 mm 보다 긴 경우에는, 최종 웨이퍼 박리 공정에서, 그 접착성이 지나치게 강해져 목적으로 하는 박형 웨이퍼가 파손될 우려가 있다.
-제3 가접착층(C)/열경화성 변성 실록산 중합체층-
하기 일반식 (1) 또는 하기 일반식 (3) 중 어느 하나로 표시되는 열경화성 변성 실록산 중합체를 주성분으로 하는 열경화성 조성물의 경화물층을 가접착층(C)으로서 사용하는 것이 바람직하다.
일반식 (1)의 중합체：
하기 일반식 (1)로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 페놀기 함유 오르가노 실록산 결합 함유 고분자 화합물.
[화학식 7]
Figure 112013036064850-pat00007
[식 (1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 알킬기 등의 1가 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이다. X는 하기 일반식 (2)로 표시되는 2가의 유기기이다.
[화학식 8]
Figure 112013036064850-pat00008
(식 (2) 중에서, Z는
[화학식 9]
Figure 112013036064850-pat00009
중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)]
이 경우에, R1∼R4의 구체예로서는, 메틸기, 에틸기, 페닐기 등을 들 수 있고, m은, 바람직하게는 3∼60, 보다 바람직하게는 8∼40의 정수이다. 또한, B/A는 0∼20, 특히 0.5∼5이다.
일반식 (3)의 중합체：
하기 일반식 (3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 에폭시기 함유 실리콘 고분자 화합물.
[화학식 10]
Figure 112013036064850-pat00010
[식 (3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이다. 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기이다.
[화학식 11]
Figure 112013036064850-pat00011
(식 (4) 중에서, V는
[화학식 12]
Figure 112013036064850-pat00012
중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. h는 0, 1, 2중 어느 하나이다.)]
이 경우에, R1∼R4, m의 구체예는 전술한 바와 같다.
이들 식 (1) 및/또는 (3)의 열경화성 변성 실록산 중합체를 주성분으로 하는 열경화성 조성물은, 그 열 경화를 위하여, 일반식 (1)의 페놀성 실록산 중합체의 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상의 가교제를 함유한다.
한편, 일반식 (3)의 에폭시 변성 실록산 중합체의 경우에는, 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물, 또는 1분자 중에 평균적으로 2개 이상의 페놀기를 가지는 페놀 화합물 중 어느 1종 이상을 가교제로서 함유한다.
여기서, 일반식 (1) 및 (3)에 사용되는 다관능 에폭시기를 가지는 에폭시 화합물로서는, 특별히 그 제약은 없지만, 특히, 2 관능, 3 관능, 4 관능 이상의 다관능 에폭시 수지, 예를 들면, 일본 화약(주)에서 제조한 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식으로 표시된 가교제를 함유할 수 있다.
[화학식 13]
Figure 112013036064850-pat00013
변성 실록산 중합체가, 일반식 (3)의 에폭시 변성 실록산 중합체인 경우에는, 그 가교제로서, m, p-계 크레졸 노볼락 수지, 예를 들면, 아사히 유기재 공업사에서 제조한의 EP-6030G나, 3관능 페놀 화합물, 예를 들면, 혼슈화학사에서 제조한 Tris-P-PA, 4관능성 페놀 화합물, 예를 들면, 아사히 유기재 공업사에서 제조한 TEP-TPA 등이 있다.
가교제의 배합량은, 상기 열경화성 변성 실록산 중합체 100 질량부에 대하여 0.1∼50 질량부, 바람직하게는 0.1∼30 질량부, 더욱 바람직하게는 1∼20 질량부이며, 2종 또는 3종 이상을 혼합하여 배합할 수도 있다.
또한, 이 조성물에는, 산무수물과 같은, 경화 촉매를 10 질량부 이하 함유할 수 있다.
이상의 열경화성 수지 조성물은, 이 조성물을 용액에 용해시키고, 도포하며, 구체적으로는 스핀 코트, 롤 코트, 다이 코트 등의 방법에 따라 지지체 상에 형성된다. 이러한 경우에는, 용제로서, 예를 들면, 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀 케톤 등의 케톤류；3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류；프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류；프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산 에틸, 피루브산 에틸, 아세트산 부틸, 3-메톡시프로피온산 메틸, 3-에톡시프로피온산 에틸, 아세트산 tert-부틸, 프로피온산 tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등이 있고, 이들 중 1종을 단독으로 사용하거나 또는 2종 이상을 병용할 수 있다.
그리고, 조성물에는, 내열성을 보다 높이기 위하여, 공지의 산화 방지제, 실리카 등의 필러를 50 질량부 이하로 첨가할 수도 있다. 또한, 도포 균일성을 향상시키기 위하여, 계면활성제를 첨가할 수도 있다.
이상의 변성 실록산 중합체로 이루어지는 가접착층(C)은, 웨이퍼 측의 단차에 따라, 경화 시의 막 두께 15∼150 ㎛, 바람직하게는 20∼120 ㎛로 성막하는 것이 바람직하다. 막 두께가 15㎛ 미만인 경우에는, 웨이퍼 박형화의 연삭 공정에 충분히 견디지 못하고, 150㎛를 초과하는 경우에는, TSV 형성 공정 등의 열 처리 공정에서 수지 변형을 일으켜, 실용적이지 않게 된다.
＜박형 웨이퍼의 제조 방법＞
본 발명의 박형 웨이퍼의 제조 방법은, 반도체 회로 등을 가지는 웨이퍼와 지지체와의 접착층으로서, 전술한 (A), (B), (C)의 3층으로 이루어지는 가접착재층을 사용하는 것을 특징으로 한다. 본 발명의 제조 방법에 의해 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5∼300 ㎛이며, 보다 전형적으로는 10∼100 ㎛이다.
본 발명의 박형 웨이퍼의 제조 방법은 (a)∼(g)의 공정을 포함한다.
(a) 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을 열가소성 실록산 결합 비함유의 중합체층(A), 열가소성 실록산 중합체층(B), 및 열경화성 변성 실록산 중합체층(C)의 조합으로 이루어지는 접착층을 통하여, 지지체에 접합하는 공정에 있어서, 지지체 상에 형성된 중합체층(C) 상에 중합체층(B)을 형성한 후, (B) 층의 웨이퍼의 외주부 영역에 대응하는 외주부만을 제거하는 공정,
(b) (a)의 공정에서 제조된 중합체층(C) 및 중합체층(B)이 형성된 지지체와, 중합체층(A)이 형성된 회로를 가진 웨이퍼를 진공 하에서 접합하는 공정,
(c) 중합체층(C)을 열 경화시키는 공정,
(d) 지지체와 접합된 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정,
(e) 웨이퍼의 회로 비형성면에 가공을 행하는 공정,
(f) 가공을 행한 웨이퍼를 지지체로부터 박리하는 공정, 및
필요에 따라
(g) 박리된 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정.
[공정 (a), (b), (c)]
공정 (a), (b), (c)는, 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 회로 형성면을, 전술한 (A), (B) 및 (C)의 3층으로 이루어지는 가접착재층을 통하여 지지체와 접합하는 공정이다. 회로 형성면 및 회로 비형성면을 가지는 웨이퍼는, 한쪽 면이 회로 형성면이며, 다른쪽 면이 회로 비형성면인 웨이퍼이다. 본 발명이 적용할 수 있는 웨이퍼는, 통상, 반도체 웨이퍼이다. 상기 반도체 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 상기 웨이퍼의 두께는, 특별히 제한은 없지만, 전형적으로는 600∼800 ㎛, 보다 전형적으로는 625∼775 ㎛이다.
지지체로서는, 실리콘 웨이퍼나 유리, 석영 웨이퍼 등의 기판이 사용 가능하지만 아무런 제약은 없다. 본 발명에 있어서는, 지지체를 통해 가접착재층에 방사(放射) 에너지선을 조사할 필요가 없어, 지지체의 광선 투과성은 불필요하다.
가접착층 (A), (B) 및 (C)는 각각 필름으로, 웨이퍼나 지지체에 형성할 수도 있고, 또는 각각의 용액을 스핀 코트 등의 방법에 의해 웨이퍼나 지지체에 형성할 수도 있다. 이 경우에, 코팅 후, 그 용제의 휘발 조건에 따라 80∼200 ℃의 온도에서, 미리 프리베이킹을 행한 후, 사용 시에 제공된다.
또한, 전술한 바와 같이, (B)층의 가장 외주부는, EBR법 등의 간편한 방법으로, 소정의 영역을 제거하여 사용 시에 제공된다.
(A)층, (B)층, (C)층이 형성된 웨이퍼 및 지지체는, (A), (B) 및 (C) 층을 통하여, 접합된 기판으로서 형성된다. 이 때, 바람직하게는 40∼200 ℃, 보다 바람직하게는 60∼180 ℃의 온도 영역에서, 이 온도에서 감압 하, 이 기판을 균일하게 압착함으로써, 웨이퍼가 지지체가 접합된 웨이퍼 가공체(적층체 기판)가 형성된다. 웨이퍼 접합 장치로서는, 시판중인 웨이퍼 접합 장치, 예를 들면, EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등이 있다.
[공정 (d)]
공정 (d)는, 지지체와 접합된 웨이퍼의 회로 비형성면을 연삭하는 공정, 즉 상기 공정에 의해 접합하여 얻어진 웨이퍼 가공체의 웨이퍼 배면 측을 연삭하여, 상기 웨이퍼의 두께를 얇게 하는 공정이다. 웨이퍼 배면의 연삭 가공의 방식에는 특별히 제한은 없으며, 공지의 연삭 방식이 채용된다. 연삭은, 웨이퍼와 숫돌(다이아몬드 등)에 물을 공급하여 냉각시키면서 행하는 것이 바람직하다. 웨이퍼 배면을 연삭 가공하는 장치로서는, 예를 들면 (주)디스코에서 제조한 DAG-810(상품명) 등이 있다.
[공정 (e)]
공정 (e)는, 회로 비형성면을 연삭한 웨이퍼 가공체, 즉 배면 연삭에 의해 박형화된 웨이퍼 가공체의 회로 비형성면에 가공을 행하는 공정이다. 이 공정에는 웨이퍼 레벨에서 사용되는 다양한 프로세스가 포함된다. 그 예로서는, 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 전극 등의 형성을 위한 금속 스퍼터링, 금속 스퍼터링층을 에칭하는 습식 에칭, 금속 배선 형성의 마스크로 만들기 위한 레지스트재의 도포, 노광, 및 현상에 의한 패턴의 형성, 레지스트막의 박리, 드라이 에칭, 금속 도금의 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등, 종래 공지의 프로세스를 예로 들 수 있다.
[공정 (f)]
공정 (f)는, 공정 (e)에서 가공을 행한 웨이퍼를 웨이퍼 가공체로부터 박리하는 공정, 즉 박형화된 웨이퍼에 다양한 가공을 행한 후, 다이싱을 행하기 전에 웨이퍼 가공체로부터 박리하는 공정이다. 이 박리 공정은, 일반적으로 실온 내지 60℃ 정도의 비교적 저온의 조건에서 실시되며, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평으로 고정시켜 두고, 다른 쪽을 수평 방향으로부터 일정한 각도로 들어올리는 방법, 및 연삭된 웨이퍼의 연삭면에 보호 필름을 부착하고, 웨이퍼와 보호 필름을 필(peel) 방식으로 웨이퍼 가공체로부터 박리하는 방법 등을 예로 들 수 있다.
본 발명에는, 이들 박리 방법 모두 적용할 수 있지만, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평으로 고정시켜 두고, 다른 쪽을 수평 방향으로부터 일정한 각도로 들어올리는 방법, 및 연삭된 웨이퍼의 연삭면에 보호 필름을 부착하고, 웨이퍼와 보호 필름을 필 방식으로 박리하는 방법 등이 더욱 적합하다. 이들 박리 방법은, 통상, 실온에서 실시된다.
또한, 이 필 방식으로 박리할 때, 웨이퍼 외주부를 용제, 예를 들면, 이소노난이나 p-멘탄 등으로 세정하고, 웨이퍼의 외주부에 노출된 (A)층을 일부 용해시킴으로써, 지지체와 웨이퍼의 박리를 더욱 용이하게 행할 수 있게 된다.
특히 바람직한 방법은, 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을, 열가소성 실록산 결합 비함유의 중합체층(A), 열가소성 실록산 중합체층(B), 및 열경화성 변성 실록산 중합체층(C)의 조합으로 이루어지는 접착층을 통하여, 지지체에 접합된 적층체로부터, 가공을 행한 웨이퍼를 지지체로부터 박리하는 공정에 있어서,
(i) 가공을 행한 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정,
(ii) 다이싱 테이프면을 흡착 지지면에 진공 흡착하는 공정,
(iii) 흡착면의 온도가 10∼100 ℃의 온도 범위에서, 지지체를 가공 웨이퍼로부터 필 오프에 의해 박리하는 공정이다.
[공정 (g)]
공정 (g)는, 박리된 웨이퍼의 회로 형성면에 가접착층(A)이 일부 잔존할 경우에, 이것을 제거하는 공정이다. 공정 (f)에 의해 지지체로부터 박리된 웨이퍼의 회로 형성면에는, 가접착층(A)이 일부 잔존하고 있는 경우가 있고, 이 잔존하는 접착층(A)의 제거는, 예를 들면, 웨이퍼를 세정함으로써 행할 수 있다.
공정 (g)에는, 가접착재층 중의 (A)층인 열가소성 오르가노 폴리실록산 비함유 중합체를 용해시키는 세정액이면 모두 사용 가능하며, 구체적으로는, 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 예로 들 수 있다. 이들 용제는, 1종 단독으로 사용할 수도 있다 2종 이상 조합하여 사용할 수도 있다. 또한, 제거하기 어려운 경우에는, 상기 용제에, 염기류, 산류를 첨가할 수도 있다. 염기류의 예로서는, 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민, 암모니아 등의 아민류, 테트라메틸암모늄 수산화물 등의 암모늄염류가 사용 가능하다. 산류로서는, 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등의 유기산이 사용 가능하다. 첨가량은, 세정액 중의 농도로, 0.01∼10 질량%, 바람직하게는 0.1∼5 질량%이다. 또한, 잔존물의 제거성을 향상시키기 위하여, 기존의 계면활성제를 첨가할 수도 있다.
세정 방법으로서는, 상기 액을 사용하여 퍼들(puddle)로 세정하는 방법, 스프레이 분무로 세정하는 방법, 세정액조에 침지하는 방법이 있다. 온도는 10∼80 ℃, 바람직하게는 15∼65 ℃가 적합하며, 필요하다면, 이들 용해액으로 (A)층을 용해시킨 후, 최종적으로 수세 또는 알코올에 의한 린스를 행하고, 건조 처리하여, 박형 웨이퍼를 얻을 수도 있다.
[실시예]
이하, 합성예, 실시예 및 비교예를 나타내어, 본 발명을 구체적으로 설명하지만, 본 발명은 하기 실시예로 제한되는 것은 아니다.
[수지 합성예 1]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000 g(3.38 몰) 및 헥사메틸디실록산 0.24 g(0.0015 몰)을 투입하고, 온도를 110℃로 유지했다. 이어서, 여기에 10 질량%의 테트라부틸포스포늄하이드로옥사이드 실리코네이트 4 g을 더하여, 4시간 동안 중합한 후, 160℃에서 2시간, 후처리를 행하여, 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위와 M 단위의 비율을 조사한 바, D 단위 99.978%, M 단위 0.022%로, 평균 중합도가 약 9,000이며 하기 구조를 가지는 디메틸폴리실록산으로 동정되었다.
[화학식 14]
Figure 112013036064850-pat00014
이 디메틸폴리실록산 500 g을 헥산 500 g에 용해시킨 후, 이것을 2 L의 아세톤 중에 투입하고, 석출된 수지를 회수하고, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05 질량%인, 중량 평균 분자량이 700,000인 디메틸폴리실록산 중합체를 얻었다. 이 중합체 20 g을 p-멘탄 80 g에 용해시키고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 p-멘탄 용액(B-1)을 얻었다.
[수지 합성예 2]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000 g(3.38 몰) 및 트리스(트리메틸실록시)메틸실란 0.93 g(0.003 몰)을 투입하고, 온도를 110℃로 유지했다. 이어서, 여기에 10 질량%의 테트라부틸포스포늄하이드로옥사이드 실리코네이트 4 g을 가하여, 4시간 동안 중합한 후, 160℃에서 2시간, 후처리를 행하여, 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D 단위, M 단위, T 단위의 각각의 비율을 조사한 바, D 단위 99.911%, M 단위 0.067%, T 단위 0.022%인, 하기 구조를 가지는 분지상 디메틸폴리실록산으로 동정되었다.
[화학식 15]
Figure 112013036064850-pat00015
이 분지상 디메틸폴리실록산 500 g을 헥산 500 g에 용해시킨 후, 이것을 2 L의 아세톤 중에 투입하고, 석출된 수지를 회수하고, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.07 질량%인, 중량 평균 분자량이 400,000인 디메틸폴리실록산 중합체를 얻었다. 이 중합체 20 g을 이소노난 80 g에 용해시키고, 0.2㎛의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소노난 용액(B-2)을 얻었다.
[수지 합성예 3]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-하이드록시페닐)플루오렌(M-1) 43.1 g, 평균 구조식 (M-3)으로 표시되는 오르가노하이드로겐 실록산 29.5 g, 톨루엔 135 g, 염화 백금산 0.04 g을 투입하고, 80℃로 승온시켰다. 그 후, 1,4-비스(디메틸실릴)벤젠(M-5) 17.5 g을 1시간 동안 플라스크 내에 적하시켰다. 이 때, 플라스크 내의 온도는, 85℃까지 상승했다. 적하 종료 후, 또한 80℃에서 2시간 숙성시킨 후, 톨루엔을 증류 제거하고, 또한 시클로헥사논을 80 g 첨가하여, 수지 고형분 농도 50 질량%의 시클로헥사논을 용제로 하는 수지 용액을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의해 측정한 바, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다. 또한, 이 수지 용액 50 g에, 가교제로서 에폭시 가교제인 EOCN-1020(일본 화약(주) 제조)을 7.5 g, 경화 촉매로서 비스(tert-부틸술포닐)디아조메탄(와코 순약공업(주) 제조, BSDM)을 0.2 g, 또한 산화 방지제로서 AO-60(아데카 제조) 0.1 g을 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 수지 용액(C-1)을 얻었다.
[수지 합성예 4]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5 L플라스크 내에 에폭시 화합물(M-2) 84.1 g을 톨루엔 600 g에 용해시킨 후, 화합물(M-3) 294.6 g, 화합물(M-4) 25.5 g을 가하고, 60℃로 가온했다. 그 후, 카본 담지 백금 촉매(5 질량%) 1 g을 투입하고, 내부 반응 온도가 65∼67 ℃로 승온한 것을 확인한 후, 90℃까지 더 가온하고, 3시간 동안 숙성시켰다. 이어서, 실온까지 냉각시킨 후, 메틸이소부틸케톤(MIBK) 600 g을 더하여, 본 반응 용액을 필터에 의해 가압 여과함으로써 백금 촉매를 제거하였다. 이 수지 용액 중의 용제를 감압 증류 제거하고, 또한 프로필렌글리콜모노메틸에테르 아세테이트(PGMEA)를 첨가하여, 고형분 농도 60 질량%의 PGMEA를 용제로 하는 수지 용액을 얻었다. 이 수지 용액 중의 수지의 분자량을 GPC에 의해 측정한 바, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다. 또한, 이 수지 용액 100 g에 4관능 페놀 화합물인 TEP-TPA(아사히 유기재 공업사 제조)를 9 g, 테트라 히드로 무수 프탈산(신일본 이화(주) 제조, 리카시드 HH-A) 0.2 g을 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 수지 용액(C-2)을 얻었다.
[화학식 16]
Figure 112013036064850-pat00016
[수지 용액 제조예 1]
수소 첨가 폴리스티렌계 열가소성 일래스토머 수지 셉톤 4033(폴리스티렌-폴리(에틸렌-에틸렌/프로필렌) 블록-폴리스티렌((주)크라레 제조) 20 g을 이소노난 180 g에 용해시켜, 10 질량%의 셉톤 4033의 이소노난 용액을 얻었다. 얻어진 용액을, 0.2㎛의 멤브레인 필터로 여과하여, 열가소성 오르가노 폴리실록산 비함유 중합체의 이소노난 용액(A-1)을 얻었다.
[실시예 1∼5 및 비교예 1∼3]
표면에 높이 10㎛, 직경 40㎛의 동(銅) 포스트가 전체면에 형성된 200 mm의 실리콘 웨이퍼(두께：725㎛)에 스핀 코트한 후, 핫 플레이트에서, 150℃에서 5분간 가열함으로써, (A) 층에 대응하는 재료를 표 1에 기재된 막 두께로, 웨이퍼 범프 형성면에 성막하였다. 한편, 직경 200 mm(두께：500㎛)의 유리판을 지지체로 하고, 이 지지체에 먼저(C) 층에 대응하는 중합체 용액을 스핀 코트, 및 핫 플레이트에 의해, 역시, 150℃에서 가열함으로써, 표 1중에 기재된 막 두께로, 유리 지지체 상에 형성하였다. 그 후, (B) 층에 상당하는 열가소성 폴리오르가노실록산 중합체의 용액을, 유리 지지체 상에 형성된 (C) 층 상에, 스핀 코트함으로써, 표 1 중의 막 두께로 형성하였다. 이 (B) 층을 형성할 때는, 스핀 코트의 도중에, 웨이퍼의 가장 외주로부터 소정의 위치에, 스핀 코터에 구비된 에지 비드 린스용 노즐로부터, 이소노난을 30초간, 표 1에 기재된 웨이퍼의 가장 외주로부터의 위치에서 웨이퍼에 계속 끼얹고, 또한 그 후, 150℃에서 3분간, 핫 플레이트 상에서 가열함으로써, 일단 형성된 (B)층을 제거하였다. 이 때, (B) 층의 아래에 존재하는 (C) 층은, 이소노난에는 용해되지 않으므로, 이 웨이퍼의 가장 외주 부분만, (B) 층이 존재하지 않고, (C) 층이 노출된 구조로 되었다.
이상과 같이 하여 이 열가소성 오르가노 폴리실록산 비함유층(A)을 가지는 실리콘 웨이퍼, 및 열경화성 변성 실록산 중합체로 이루어지는 (C) 층과, 이 (C) 층 상에 (B) 층을 가지는 유리판을 각각, 수지면이 맞추어지도록, 진공 접합 장치 내에서 표 1에 나타내는 조건에 따라 접합시켜, 적층체를 제조하였다. 그리고, 여기서, 기판 접착 후의 이상을 육안 관찰에 의해 판별하기 위해 지지체로서 유리판을 사용하였으나, 웨이퍼 등의 광을 투과하지 않는 기판도 사용 가능하다.
그 후, 이 적층된 기판에 대하여, 하기 시험을 행하고, 실시예의 결과를 표 1에, 비교예의 결과를 표 2에 각각 나타내었다.
또한, 하기의 순서로 평가를 실시하였으나, 도중에, 이상(판정이 "×")이 된 시점에서, 그 이후의 평가를 중지하였다.
-접착성 시험-
200 mm의 웨이퍼 접합은, EVG사의 웨이퍼 접합 장치 EVG520IS를 사용하여 행하였다. 접합 온도는 표 1에 기재된 값이며, 접합 시의 챔버내 압력은 10-3 mbar 이하, 하중 5 kN으로 실시하였다. 접합 후, 일단, 180℃에서 1시간 동안 오븐을 사용하여 기판을 가열하여, (C) 층의 경화를 실시한 후, 실온까지 냉각시키고, 그 후의 계면의 접착 상황을 육안 관찰에 의해 확인하여, 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호로 평가하여 "○"로 나타내고, 이상이 발생한 경우를 불량으로 평가하여 "×"로 나타낸다.
-배면 연삭 내성 시험-
그라인더(DISCO 제조, DAG810)로 다이아몬드 숫돌을 사용하여 실리콘 웨이퍼의 배면 연삭을 행하였다. 최종 기판 두께 50㎛까지 그라인딩한 후, 광학 현미경(100배)에 의해, 크랙, 박리 등의 이상 유무를 조사하였다. 이상이 발생하지 않은 경우를 양호로 평가하여 "○"로 나타내고, 이상이 발생한 경우를 불량으로 평가하여 "×"로 나타낸다.
-내열성 시험-
실리콘 웨이퍼를 배면 연삭한 후의 적층체를 질소 분위기 하의 200℃ 오븐에 2시간 넣은 후, 260℃의 핫 플레이트 상에서 10분간 가열한 후의 외관의 이상 유무를 조사하였다. 외관 이상이 발생하지 않은 경우를 양호로 평가하여 "○"로 나타내고, 근소한 웨이퍼의 뒤틀림은 관찰되지만, 보이드 발생이나, 웨이퍼의 부풀기 또는 웨이퍼 파손 등의 이상이 없는 경우를 대체로 양호로 평가하여 "△", 보이드, 웨이퍼의 부풀기, 웨이퍼 파손 등의 외관 이상이 발생한 경우를 불량으로 평가하여 "×"로 나타낸다.
-박리성 시험-
기판의 박리성은, 먼저, 내열성 시험이 종료된 웨이퍼를, 일단, 스핀 코터에 셋팅하고, 이 웨이퍼를 스핀 코트에서, 1,000 회전에 의해 60초간 회전시키고, 이 60초간, 에지 비드 린스용 노즐로부터, 이소노난을 웨이퍼 에지에 계속 끼얹고, 또한 그 후, 1,000 회전으로 10초간 웨이퍼를 계속 회전시킴으로써, 이 웨이퍼 에지부를 건조시켰다. 그 후, 이 접합 기판의, 50㎛까지 박형화된 웨이퍼 측에 다이싱 프레임을 사용하여 다이싱 테이프를 부착하고, 이 다이싱 테이프면을 진공 흡착에 의해, 흡착판에 셋팅하였다. 그 후, 실온에서, 유리의 1점을 핀셋에 의해 들어올림으로써, 유리 기판을 박리하였다. 50㎛의 웨이퍼를 깨지않고 박리할 수 있는 경우를 "○"로 나타내고, 60초간의 이소 노난 에지 비드 린스로 부족하여, 추가적으로, 120초간의 이소노난 에지 린스를 추가하여 박리가 가능한 경우를 "△", 균열 등의 이상이 발생한 경우를 불량으로 평가하여 "×"로 나타낸다.
-세정 제거성 시험-
상기 박리성 시험 종료 후의 다이싱 테이프를 통하여 다이싱 프레임에 장착된 200 mm 웨이퍼(내열성 시험 조건에 노출된 것)를, 접착층을 위로 하여 스핀 코터에 셋팅하고, 세정 용제로서 이소 노난을 3분간 분무한 후, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무하여 린스를 행하였다. 그 후, 외관을 관찰하여 잔존하는 접착재 수지의 유무를 육안 관찰에 의해 체크하였다. 수지의 잔존이 인식되지 않은 것을 양호로 평가하여 "○"로 나타내고, 수지의 잔존이 인식된 것을 불량으로 평가하여 "×"로 나타내었다.
[표 1]
Figure 112013036064850-pat00017
[표 2]
Figure 112013036064850-pat00018
1: 웨이퍼
2: 가접착재층
(A) 열가소성 실록산 비함유 중합체층(제1 가접착층)
(B) 열가소성 오르가노 폴리실록산 중합체층(제2 가접착층)
(C) 열경화성 변성 실록산 중합체층(제3 가접착층)
3: 지지체

Claims (24)

  1. 지지체 상에 가접착재층이 형성되고, 또한 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층, 상기 제1 가접착층의 외주부를 제외한 중심부에만 적층되고, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 및 지지체에 접하며, 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지고, 상기 열가소성 실록산 중합체층(B)이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 복합 가접착층을 포함하는 웨이퍼 가공체.
  2. 제1항에 있어서,
    열가소성 실록산 중합체층(B)이, 웨이퍼의 가장 외주부로부터 내경 방향으로 웨이퍼 반경에 대하여 0.1∼20 %의 범위 중 어느 하나의 위치와 웨이퍼의 가장 외주부와의 사이에 대응하는 영역에서 제거되어 있고, 이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는, 웨이퍼 가공체.
  3. 제2항에 있어서,
    상기 제거된 영역이 웨이퍼 반경에 대하여 0.2∼15 %인, 웨이퍼 가공체.
  4. 제1항에 있어서,
    열가소성 실록산 중합체층(B)이, 웨이퍼의 가장 외주부로부터 내경 방향으로 0.5∼10 mm의 범위 중 어느 하나의 위치와 웨이퍼의 가장 외주부와의 사이에 대응하는 영역에서 제거되어 있고, 이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는, 웨이퍼 가공체.
  5. 제1항에 있어서,
    열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층의 막 두께가 0.1∼10 ㎛이며, 또한 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 막 두께가 15∼150 ㎛인, 웨이퍼 가공체.
  6. 제1항에 있어서,
    상기 제1 가접착층의 열가소성 실록산 결합 비함유의 중합체층(A)이, 열가소성 일래스토머인, 웨이퍼 가공체.
  7. 제6항에 있어서,
    상기 열가소성 일래스토머가 수소 첨가 폴리스티렌계 일래스토머인, 웨이퍼 가공체.
  8. 제1항에 있어서,
    상기 제2 가접착층의 중합체층(B)이, R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000∼99.999 몰%, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000∼0.001 몰%, R16SiO3 /2으로 표시되는 실록산 단위(T 단위)를 0.000∼0.500 몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000∼1,000,000이며, 분자량 740 이하의 저분자량 성분이 0.5 질량% 이하인 비반응성 오르가노 폴리실록산층인, 웨이퍼 가공체.
  9. 제1항에 있어서,
    상기 제3 가접착층의 열경화성 변성 실록산 중합체층(C)이, 실록산 결합 함유 중합체와 가교제를 함유하여 이루어지는 열경화성 수지 조성물의 경화물에 의해 형성된 것인, 웨이퍼 가공체.
  10. 제9항에 있어서,
    상기 열경화성 수지 조성물이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체와, 상기 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시 메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는, 웨이퍼 가공체:
    [화학식 1]
    Figure 112013036064850-pat00019

    [상기 일반식 (1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타내고, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이며, X는 하기 일반식 (2)로 표시되는 2가의 유기기임;
    [화학식 2]
    Figure 112013036064850-pat00020

    (상기 일반식 (2) 중에서, Z는
    [화학식 3]
    Figure 112013036064850-pat00021

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이고, 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)].
  11. 제9항에 있어서,
    열경화성 수지 조성물이, 하기 일반식 (3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체와, 상기 중합체 100 질량부에 대하여, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는, 웨이퍼 가공체:
    [화학식 4]
    Figure 112013036064850-pat00022

    [상기 일반식 (3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타내고, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이며, 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기임;
    [화학식 5]
    Figure 112013036064850-pat00023

    (상기 일반식 (4) 중에서, V는
    [화학식 6]
    Figure 112013036064850-pat00024

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이고, 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)].
  12. 지지체 상에 가접착재층이 형성되고, 상기 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착되는 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층, 상기 제1 가접착층의 외주부를 제거한 중심부에만 적층되고, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 및 지지체에 접하며, 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지고, 상기 열가소성 실록산 중합체층(B)이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 복합 가접착층을 포함하는 웨이퍼 가공용 부재.
  13. 제12항에 있어서,
    상기 제1 가접착층이 열가소성 일래스토머로 이루어지는 중합체층(A)을 함유하고, 상기 열가소성 일래스토머가 수소 첨가 폴리스티렌계 일래스토머인, 웨이퍼 가공용 부재.
  14. 제12항에 있어서,
    상기 제2 가접착층의 중합체층(B)이, R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000∼99.999 몰%, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000∼0.001 몰%, R16SiO3 /2으로 표시되는 실록산 단위(T 단위)를 0.000∼0.500 몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 중량 평균 분자량이 200,000∼1,000,000이며, 또한 분자량 740 이하의 저분자량 성분이 0.5 질량% 이하인 비반응성 오르가노 폴리실록산층인, 웨이퍼 가공용 부재.
  15. 제12항에 있어서,
    중합체층(C)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부와, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 경화물층인, 웨이퍼 가공용 부재:
    [화학식 7]
    Figure 112013036064850-pat00025

    [상기 일반식 (1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타내고, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이며, X는 하기 일반식 (2)로 표시되는 2가의 유기기임;
    [화학식 8]
    Figure 112013036064850-pat00026

    (상기 일반식 (2) 중에서, Z는
    [화학식 9]
    Figure 112013036064850-pat00027

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이고, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)].
  16. 제12항에 있어서,
    중합체층(C)이, 하기 일반식 (3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부와, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 경화물층인, 웨이퍼 가공용 부재:
    [화학식 10]
    Figure 112013036064850-pat00028

    [상기 일반식 (3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타내고, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이며, Y는 하기 일반식 (4)로 표시되는 2가의 유기기임;
    [화학식 11]
    Figure 112013036064850-pat00029

    (상기 일반식 (4) 중에서, V는
    [화학식 12]
    Figure 112013036064850-pat00030

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이고, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)].
  17. 표면에 회로면을 가지고, 배면을 가공할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재로서,
    가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층, 상기 제1 가접착층의 외주부를 제외한 중심부에만 적층되고, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층, 및 지지체에 접하며, 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지고, 상기 열가소성 실록산 중합체층(B)이 제거된 개소에 있어서 열가소성 실록산 결합 비함유의 중합체층(A)과 열경화성 변성 실록산 중합체층(C)의 각각의 외주부가 직접 접하고 있는 복합 가접착층을 포함하는, 웨이퍼 가공용 가접착재.
  18. 제17항에 있어서,
    중합체층(A)이, 수소 첨가 폴리스티렌계 열가소성 일래스토머인, 웨이퍼 가공용 가접착재.
  19. 제17항에 있어서,
    상기 제2 가접착층의 중합체층(B)이, R11R12SiO2 /2로 표시되는 실록산 단위(D 단위)를 99.000∼99.999 몰%, R13R14R15SiO1 /2로 표시되는 실록산 단위(M 단위)를 1.000∼0.001 몰%, R16SiO3 /2으로 표시되는 실록산 단위(T 단위)를 0.000∼0.500 몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환된 1가 탄화수소기를 나타냄), 또한 중량 평균 분자량이 200,000∼1,000,000이며, 분자량 740 이하의 저분자량 성분이 0.5 질량% 이하인 비반응성 오르가노 폴리실록산층인, 웨이퍼 가공용 가접착재.
  20. 제17항에 있어서,
    중합체층(C)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부와, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시 메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 경화물층인, 웨이퍼 가공용 가접착재:
    [화학식 13]
    Figure 112013036064850-pat00031

    [상기 일반식 (1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타내고, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이며, X는 하기 일반식 (2)로 표시되는 2가의 유기기임;
    [화학식 14]
    Figure 112013036064850-pat00032

    (상기 일반식 (2) 중에서, Z는
    [화학식 15]
    Figure 112013036064850-pat00033

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이고, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)].
  21. 제17항에 있어서,
    중합체층(C)이, 하기 일반식 (3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부와, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 경화물층인, 웨이퍼 가공용 가접착재:
    [화학식 16]
    Figure 112013036064850-pat00034

    [상기 일반식 (3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는, 탄소 원자수 1∼8의 1가 탄화수소기를 나타내고, m은 1∼100의 정수이며, B는 양수이고, A는 0 또는 양수이며, Y는 하기 일반식 (4)로 표시되는 2가의 유기기임;
    [화학식 17]
    Figure 112013036064850-pat00035

    (상기 일반식 (4) 중에서, V는
    [화학식 18]
    Figure 112013036064850-pat00036

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이고, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)].
  22. 지지체 상에 가접착재층이 형성되고, 또한 상기 가접착재층 상에, 표면에 회로면을 가지고, 배면을 가공할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체의 제조 방법으로서,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 실록산 결합 비함유의 중합체층(A)으로 이루어지는 제1 가접착층을 웨이퍼 상에 형성하는 웨이퍼 부재를 얻는 공정;
    지지체 상에 열경화성 변성 실록산 중합체층(C)으로 이루어지는 제3 가접착층을 형성하고, 상기 제3 가접착층 상에, 열가소성 실록산 중합체층(B)으로 이루어지는 제2 가접착층을 형성하고, 웨이퍼의 외주부 영역에 대응하는 부분의 제2 가접착층을 용제에 의해 제거하여 지지 부재를 얻는 공정; 및 상기 웨이퍼 부재와 지지 부재를 접착시키는 공정
    을 포함하는 웨이퍼 가공 부재의 제조 방법.
  23. (a) 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을 열가소성 실록산 결합 비함유의 중합체층(A), 열가소성 실록산 중합체층(B), 및 열경화성 변성 실록산 중합체층(C)의 조합으로 이루어지는 접착층을 통하여, 지지체에 접합하는 공정에 있어서, 상기 지지체 상에 형성된 중합체층(C) 상에 중합체층(B)을 형성한 후, 상기 (B)층의 웨이퍼의 외주부 영역에 대응하는 외주부만을 제거하는 공정;
    (b) 상기 (a)의 공정에서 제작된 중합체층(C) 및 중합체층(B)이 형성된 지지체와, 중합체층(A)이 형성된 회로 부착 웨이퍼를 진공 하에서 접합하는 공정;
    (c) 상기 중합체층(C)을 열경화시키는 공정;
    (d) 지지체와 접합된 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정;
    (e) 웨이퍼의 회로 비형성면에 가공을 행하는 공정; 및
    (f) 상기 가공을 행한 웨이퍼를 지지체로부터 박리하는 공정
    을 포함하는 박형 웨이퍼의 제조 방법.
  24. 표면에 회로 형성면 및 배면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을, 열가소성 실록산 결합 비함유의 중합체층(A), 열가소성 실록산 중합체층(B), 및 열경화성 실록산 중합체층(C)의 조합으로 이루어지는 접착층을 통하여, 지지체에 접합된 적층체로부터, 가공을 행한 웨이퍼를 지지체로부터 박리하는 공정에 있어서,
    (i) 가공을 행한 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정;
    (ii) 다이싱 테이프면을 흡착 지지면에 진공 흡착하는 공정;
    (iii) 흡착면의 온도 10∼100 ℃의 온도 범위에서, 지지체를 가공 웨이퍼로부터 필 오프(peel off)에 의해 박리하는 공정; 및
    (iv) 박리된 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정
    을 포함하는 박형 웨이퍼의 제조 방법.
KR1020130045440A 2012-04-24 2013-04-24 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 KR101845364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012098734 2012-04-24
JPJP-P-2012-098734 2012-04-24

Publications (2)

Publication Number Publication Date
KR20130119883A KR20130119883A (ko) 2013-11-01
KR101845364B1 true KR101845364B1 (ko) 2018-04-04

Family

ID=48141848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130045440A KR101845364B1 (ko) 2012-04-24 2013-04-24 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US9096032B2 (ko)
EP (1) EP2657963B1 (ko)
JP (1) JP5983519B2 (ko)
KR (1) KR101845364B1 (ko)
TW (1) TWI534238B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141883A (ko) * 2014-06-10 2015-12-21 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP2014037458A (ja) * 2012-08-13 2014-02-27 Tokyo Ohka Kogyo Co Ltd 接着剤組成物、接着フィルムおよび貼付方法
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR20150011072A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 임시 접착제 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP6213252B2 (ja) * 2014-01-17 2017-10-18 日立化成株式会社 研削された基材の製造方法、並びにこれに用いられるフィルム状粘着剤及び積層体
TW201530610A (zh) * 2014-01-27 2015-08-01 Dow Corning 暫時性接合晶圓系統及其製造方法
KR102268248B1 (ko) * 2014-01-29 2021-06-24 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
JP6158721B2 (ja) * 2014-02-19 2017-07-05 インテル コーポレーションＩｎｔｅｌ Ｃｏｒｐｏｒａｔｉｏｎ 洗浄装置、剥離システム、洗浄方法、プログラム及びコンピュータ記憶媒体
JP6023737B2 (ja) 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6457223B2 (ja) 2014-09-16 2019-01-23 東芝メモリ株式会社 基板分離方法および半導体製造装置
JP6437805B2 (ja) * 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体
JP6225894B2 (ja) * 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法
US20180047588A1 (en) * 2015-05-04 2018-02-15 Eoplex Limited Lead carrier structure and packages formed therefrom without die attach pads
JP6443241B2 (ja) * 2015-06-30 2018-12-26 信越化学工業株式会社 ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
JP6588404B2 (ja) * 2015-10-08 2019-10-09 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
JP6502824B2 (ja) * 2015-10-19 2019-04-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
TWI701149B (zh) * 2015-11-13 2020-08-11 日商富士軟片股份有限公司 積層體的製造方法、半導體元件的製造方法
JP6610510B2 (ja) * 2015-11-26 2019-11-27 信越化学工業株式会社 ウエハ積層体及びその製造方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
CN108821233A (zh) * 2018-05-31 2018-11-16 华进半导体封装先导技术研发中心有限公司 临时键合结构及其制作方法、拆键合方法
JP7317483B2 (ja) * 2018-10-16 2023-07-31 株式会社ディスコ ウエーハの加工方法
JP7317482B2 (ja) * 2018-10-16 2023-07-31 株式会社ディスコ ウエーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
TW202231146A (zh) * 2021-01-25 2022-08-01 優顯科技股份有限公司 電子裝置及其製造方法
US11358381B1 (en) * 2021-03-31 2022-06-14 PulseForge Corp. Method for attaching and detaching substrates during integrated circuit manufacturing
FR3135728A1 (fr) * 2022-05-17 2023-11-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage temporaire

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004200A (ja) 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd 薄型ウエハの製造方法
US20120034437A1 (en) 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765444B2 (ja) * 1997-07-10 2006-04-12 東レ・ダウコーニング株式会社 電気・電子部品封止・充填用シリコーンゲル組成物およびシリコーンゲル
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
KR101184467B1 (ko) * 2008-01-16 2012-09-19 히다치 가세고교 가부시끼가이샤 감광성 접착제 조성물, 필름상 접착제, 접착 시트, 접착제 패턴, 접착제층 부착 반도체 웨이퍼, 반도체 장치, 및, 반도체 장치의 제조방법
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP2010262970A (ja) * 2009-04-30 2010-11-18 Nitto Denko Corp 積層フィルム及び半導体装置の製造方法
JP5413340B2 (ja) * 2009-09-30 2014-02-12 信越化学工業株式会社 エポキシ基含有高分子化合物、これを用いた光硬化性樹脂組成物、パターン形成方法及び電気・電子部品保護用皮膜
JP5373696B2 (ja) * 2010-05-07 2013-12-18 信越化学工業株式会社 新規シルフェニレン骨格含有シリコーン型高分子化合物及びその製造方法
JP5679732B2 (ja) * 2010-08-05 2015-03-04 東京応化工業株式会社 接着剤組成物
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US8999817B2 (en) * 2012-02-28 2015-04-07 Shin-Etsu Chemical Co., Ltd. Wafer process body, wafer processing member, wafer processing temporary adhesive material, and method for manufacturing thin wafer
JP5975528B2 (ja) * 2012-10-11 2016-08-23 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6059631B2 (ja) * 2012-11-30 2017-01-11 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004200A (ja) 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd 薄型ウエハの製造方法
US20120034437A1 (en) 2010-08-06 2012-02-09 Brewer Science Inc. Multiple bonding layers for thin-wafer handling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150141883A (ko) * 2014-06-10 2015-12-21 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법
KR102201670B1 (ko) 2014-06-10 2021-01-12 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
JP2013243350A (ja) 2013-12-05
TWI534238B (zh) 2016-05-21
EP2657963A2 (en) 2013-10-30
KR20130119883A (ko) 2013-11-01
US20130280886A1 (en) 2013-10-24
TW201406911A (zh) 2014-02-16
JP5983519B2 (ja) 2016-08-31
EP2657963B1 (en) 2017-09-06
US9096032B2 (en) 2015-08-04
EP2657963A3 (en) 2016-06-22

Similar Documents

Publication Publication Date Title
KR101845364B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR101772498B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102008307B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102433296B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR101924403B1 (ko) 웨이퍼 가공용 가접착재, 이를 이용한 웨이퍼 가공용 부재, 웨이퍼 가공체, 및 박형 웨이퍼의 제조 방법
EP2955211B1 (en) Temporary adhesive material for wafer processing, wafer processing laminate, and method for manufacturing thin wafer using same
KR102268248B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
JP6502824B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6588404B2 (ja) 仮接着方法及び薄型ウエハの製造方法
KR20160078291A (ko) 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법
KR20170003416A (ko) 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant