KR20160078291A - 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법 - Google Patents

웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20160078291A
KR20160078291A KR1020150186426A KR20150186426A KR20160078291A KR 20160078291 A KR20160078291 A KR 20160078291A KR 1020150186426 A KR1020150186426 A KR 1020150186426A KR 20150186426 A KR20150186426 A KR 20150186426A KR 20160078291 A KR20160078291 A KR 20160078291A
Authority
KR
South Korea
Prior art keywords
layer
wafer
siloxane
thermosetting
groups
Prior art date
Application number
KR1020150186426A
Other languages
English (en)
Other versions
KR102427541B1 (ko
Inventor
히로유키 야스다
미치히로 스고
쇼헤이 다가미
마사히토 다나베
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20160078291A publication Critical patent/KR20160078291A/ko
Application granted granted Critical
Publication of KR102427541B1 publication Critical patent/KR102427541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/27—Work carriers
    • B24B37/30—Work carriers for single side lapping of plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Materials Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 가접착 및 박리가 용이하며, CVD 내성(耐性)이 우수하고, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 이것을 사용하는 박형 웨이퍼의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명은, 표면에 회로면을 가지고, 이면(裏面)을 가공할 웨이퍼를 웨이퍼 가공용 가접착재를 통하여 지지체에 가접착시키는 방법으로서, 상기 웨이퍼 가공용 가접착재가, 상기 웨이퍼의 표면에 박리 가능하게 접착된 비실리콘 열가소성 수지층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 열경화성 실록산 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 실록산 변성 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 구비한 것으로서, 상기 웨이퍼의 표면에 상기 수지층(A)을 형성한 후, 그 위에 상기 열경화성 실록산 중합체층(B)을 형성하기 위한 열경화성 실리콘 조성물층(B')이 형성된 웨이퍼 적층체를 얻고, 또한 상기 지지체 상에 열경화성 실록산 변성 중합체층(C)을 얻기 위한 실록산 함유 조성물층(C')이 형성된 지지체 적층체를 얻고, 이어서 상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 진공하에서 가열하여 접합을 행하고, 상기 양 층을 각각 열경화하고, 또한 양 층을 접착시키는 웨이퍼와 지지체를 가접착시키는 가접착 방법을 제공한다.

Description

웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법{WAFER TEMPORARY BONDING METHOD AND THIN WAFER MANUFACTURING METHOD}
본 발명은, 박형 웨이퍼를 효과적으로 얻는 것을 가능하게 하는 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법에 관한 것이다.
3차원의 반도체 실장(實裝)은, 더 한층의 고밀도, 대용량화를 실현하기 위해 필수적으로 되고 있다. 3차원 실장 기술이란, 1개의 반도체칩을 박형화하고, 또한 이것을 실리콘 관통 전극(TSV; through silicon via)에 의해 결선(結線)하면서 다층으로 적층해 가는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로가 형성된 기판을 비회로 형성면(「이면(裏面)」이라고도 함) 연삭에 의해 박형화하고, 또한 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 부착하여, 연삭 시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 지지 기재(基材)에 사용하고 있고, 유연성이 있는 반면, 강도나 내열성이 불충분하여, TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기 위해서는 적합하지 않다.
이에, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 통하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이 때 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이것은 기판을 지지체에 극간(隙間)없이 접합할 수 있고, 나중의 공정에 견딜 수 있을 만큼의 충분한 내구성(耐久性)이 필요하고, 그리고 마지막에 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있는 것이 필요하다.
그리고, 이와 같이, 마지막에 박리하므로, 본 명세서에서는, 이 접착층을 가접착층(또는 가접착재층)이라고 하기로 한다.
지금까지 공지의 가접착층과 그 박리 방법으로서는, 광 흡수성 물질을 포함하는 접착재에 고강도의 광을 조사(照射)하여, 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허 문헌 1: 일본공개특허 제2004-64040호 공보), 및 열용융성 탄화수소계 화합물을 접착재에 사용하고, 가열 용융 상태에서 접합·박리를 행하는 기술(특허 문헌 2: 일본공개특허 제2006-328104호 공보)이 제안되어 있다. 전자의 기술은 레이저 등의 고가의 장치가 필요하며, 또한 기판 1장당 처리 시간이 길어지는 등의 문제가 있었다. 또한 후자의 기술은 가열만으로 제어하므로, 간편한 반면, 200℃를 초과하는 고온에서의 열안정성이 불충분하므로 적용 범위는 좁았다. 또한 이들 가접착층에서는, 고단차 기판의 균일한 막 두께 형성과 지지체로의 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 사용하는 기술이 제안되어 있다(특허 문헌 3: 미국 특허 제7541264호 명세서). 이것은 기판을 지지체에 부가 경화형의 실리콘 점착제를 사용하여 접합하고, 박리 시에는 실리콘 수지를 용해, 또는 분해하는 약제에 침지(浸漬)하여 기판을 지지체로부터 분리하는 것이다. 이 때문에, 박리에 매우 장시간을 필요로 하여, 실제 제조 프로세스에 대한 적용은 곤란하다.
일본공개특허 제2004-64040호 공보 일본공개특허 제2006-328104호 공보 미국 특허 제7541264호 명세서
본 발명은, 전술한 문제점을 해결하기 위해 행해진 것이며, 가접착이 용이하고, 또한 고단차 기판을 균일한 막 두께로 형성하는 것도 가능하며, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 또한 CVD(화학적 기상 성장)과 같은 웨이퍼 열프로세스 내성이 우수하고, 박리도 용이하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼와 지지체와의 가접착 방법, 및 박형 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, 표면에 회로면을 가지고, 이면을 가공할 웨이퍼를 웨이퍼 가공용 가접착재를 통하여 지지체에 가접착시키는 방법으로서,
상기 웨이퍼 가공용 가접착재가, 상기 웨이퍼의 표면에 박리 가능하게 접착된 비실리콘 열가소성 수지층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 열경화성 실록산 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 실록산 변성 중합체층(C)로 이루어지는 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 구비한 것으로서,
상기 웨이퍼의 표면에 상기 수지층(A)을 형성한 후, 상기 수지층(A) 위에 상기 열경화성 실록산 중합체층(B)을 형성하기 위한 열경화성 실리콘 조성물층(B')이 형성된 웨이퍼 적층체를 얻고, 또한 상기 지지체 상에 열경화성 실록산 변성 중합체층(C)을 얻기 위한 실록산 함유 조성물층(C')이 형성된 지지체 적층체를 얻고, 이어서 상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 진공하에서 가열하여 접합을 행하고, 상기 양 층을 각각 열경화하고, 또한 양층을 접착시키는 것을 특징으로 하는 웨이퍼와 지지체와의 가접착 방법을 제공한다. 이 경우에, 상기 진공하에서의 접합 시에, 40∼200 ℃의 가열하에서 접합을 행하는 것이 바람직하다.
이와 같은 방법으로 얻어진 웨이퍼 가공용 가접착재를 사용하면, 웨이퍼와 지지체와의 가접착이 용이하고, 또한 고단차 기판을 균일한 막 두께로 형성하는 것도 가능하며, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 또한 CVD 등의 열프로세스 내성도 양호하고 박리도 용이하여, 박형 웨이퍼의 생산성을 높일 수 있다.
또한 이러한 경우, 상기 열경화성 실리콘 조성물층(B')이,
(B-1) 1분자 중에 2개 이상의 알케닐기를 가지는 오르가노 폴리실록산,
(B-2) 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노 하이드로겐 폴리실록산: 상기 (B-1) 성분 중의 알케닐기에 대한 (B-2) 성분 중의 Si-H기의 몰비가 0.3∼10이 되는 양, 및
(B-3) 백금계 촉매
를 함유하는 조성물의 층인 것이 바람직하다.
이와 같은 열경화성 실리콘 조성물층(B')은, CVD 내성이 보다 우수하므로, 바람직하다.
이 경우에, 상기 열경화성 실리콘 조성물층(B')이, 또한 (B-4) 성분으로서 반응 제어제: 상기 (B-1) 및 상기 (B-2) 성분의 합계 100 질량부에 대하여 0.1∼10 질량부를 함유하는 것이 바람직하다.
이와 같은 열경화성 실록산 중합체층(B)은, 가열 경화 전에 처리액(조성물)이 증점이나 겔화를 일으키지 않도록 할 수 있다.
또한, 이러한 경우, 상기 열경화성 실록산 중합체층(B)에서의 25 ㎜ 폭의 폴리이미드 시험편의 180°필 박리력이 2 gf 이상 50 gf 이하인 것이 바람직하다.
이와 같은 필 박리력을 가지는 열경화성 실록산 중합체층(B)은, 웨이퍼 연삭시에 웨이퍼의 어긋남이 생길 우려가 없고, 박리가 용이하기 때문에 바람직하다.
또한 이러한 경우, 상기 실록산 함유 조성물층(C')이, 하기 일반식(1)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000, 바람직하게는 10,000∼100,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 층인 것이 바람직하다.
[화학식 1]
Figure pat00001
[식중, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이다. 단, A＋B=1이다. X는 하기 일반식(2)으로 표시되는 2가의 유기기이다.
[화학식 2]
Figure pat00002
(식중, Z는
[화학식 3]
Figure pat00003
중에서 선택되는 어느 하나의 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)]
이와 같은 열경화성 실록산 변성 중합체층(C)은, 내열성이 더 한층 우수하므로, 바람직하다.
또한 이러한 경우, 상기 실록산 함유 조성물층(C')이, 하기 일반식(3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000의 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀성 수산기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 층인 것이 바람직하다.
[화학식 4]
Figure pat00004
[식중, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이다. 단, A＋B=1이다. 또한, Y는 하기 일반식(4)으로 표시되는 2가의 유기기이다.
[화학식 5]
Figure pat00005
(식중, V는
[화학식 6]
Figure pat00006
중에서 선택되는 어느 하나의 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
이와 같은 열경화성 실록산 변성 중합체층(C)은, 내열성에 의해 한층 우수하므로, 바람직하다.
또한 본 발명에서는,
(a) 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 상기 표면의 회로 형성면에 비실리콘 열가소성 수지(A)로 이루어지는 제1 가접착층을 형성한 후, 제1 가접착층의 위에 열경화성 실리콘 조성물층(B')을 형성하고, 또한 지지체의 일면에 실록산 함유 조성물층(C')을 형성하고, 상기 웨이퍼의 열경화성 실리콘 조성물층(B')과 상기 지지체의 실록산 함유 조성물층(C')을 진공하에서 접합하는 공정과,
(b) 상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 각각 열경화시켜, 열경화성 실리콘 조성물층(B')의 경화물로 이루어지는 열경화성 실록산 중합체층(B)의 제2 가접착층과 실록산 함유 조성물층(C')의 경화물로 이루어지는 열경화성 실록산 변성 중합체층(C)의 제3 가접착층을 접착시키는 공정과,
(c) 상기 제1, 제2 및 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 통하여 지지체에 접합된 상기 웨이퍼의 회로 비형성면을 연삭(硏削) 또는 연마하는 공정과,
(d) 상기 웨이퍼의 회로 비형성면에 가공을 행하는 공정과,
(e) 상기 가공이 행해진 웨이퍼를 상기 복합 가접착재층 및 지지체로부터 박리하는 공정, 및
(f) 상기 가공이 행해진 웨이퍼의 박리면에 대하여 세정을 행하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
또한 상기 공정(e)에 있어서 웨이퍼로부터 지지체를 박리하기 전에 웨이퍼 전체를 용제 중에 침지시킨 후에 지지체를 박리하는 공정을 더 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법, 및 상기 공정(f)에 있어서 2유체(流體) 세정을 사용하여 세정을 행하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
이와 같은 박형 웨이퍼의 제조 방법을 사용하면, 본 발명에서의 3층계로 이루어지는 가접착재층을, 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용하여 관통 전극 구조나, 범프(bump) 접속 구조를 가지는 박형 웨이퍼를, 용이하게 제조할 수 있다.
그리고, 상기 박형 웨이퍼의 제조 방법에 있어서, 접착을 행할 때의 온도, 열경화성 실리콘 조성물층(B') 및 실록산 함유 조성물층(C')의 조성은, 가접착 방법의 경우와 동일하다.
본 발명에서의 복합 가접착재층은, 3층 구조를 가지고, 특히 열경화성 실록산 변성 수지(중합체층(C))를 기판 접합용 지지층으로서 사용해도, 상기 층(C)을 형성하는 실록산 함유 조성물층(C')을 열경화성 실리콘 조성물층(B')과 진공하에서 접합 처리함으로써, 기판측에 발생하는 요철 등의 단차에 의해 발생하는 보이드(void)를 억제할 수 있고, 수지의 열분해가 생기지 않을 뿐만 아니라, 특히 200℃ 이상의 고온에서의 수지의 유동도 생기지 않고, 내열성이 높으므로, 폭 넓은 반도체 성막 프로세스에 적용할 수 있다. 또한 단차를 가지는 웨이퍼에 대해서도, 상기 수지층(A)을 형성하고, 또한 상기 열경화성 실리콘 조성물층(B')을 형성한 후, 상기 중합체층(A)과 층(B')의 형성된 웨이퍼와, 상기 실록산 함유 조성물층(C')이 형성된 지지체를 진공하에서 접합하므로, 상기 양 층[(B')과 (C')]을 경화하여 막 두께 균일성이 높은 가접착재층을 형성할 수 있고, 이 막 두께 균일성으로 인해, 50㎛ 이하의 균일한 박형 웨이퍼를 용이하게 얻을 수 있게 되고, 또한 박형 웨이퍼 제작 후, 이 웨이퍼를 지지체로부터, 예를 들면, 실온에서 용이하게 박리할 수 있으므로, 깨지기 쉬운 박형 웨이퍼를 용이하게 제조할 수 있다. 또한, 본 발명은, 중합체층(B)으로서 열경화성 실록산 중합체층(B)을 포함하므로, CVD 내성이 보다 우수하다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 나타낸 단면도이다.
이하, 본 발명을 더욱 상세하게 설명한다.
상기한 바와 같이, 가접착이 용이하고, 또한 고단차 기판을 균일한 막 두께로 형성하는 것도 가능하며, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 또한 CVD와 같은 웨이퍼 열프로세스 내성이 우수하고, 박리도 용이하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공용 가접착재가 요구되고 있고, 본 발명자들은, 상기 목적을 달성하기 위해 연구를 거듭한 결과,
(A)의 비실리콘 열가소성 수지층으로 이루어지는 열가소성 가접착층과,
(B)의 열경화성 실록산 중합체층으로 이루어지는 열경화성 가접착층과 또한,
(C)의 열경화성 실록산 변성 중합체층으로 이루어지는 열경화성 가접착층
의 3층계로 이루어지는 복합 가접착재층을, 웨이퍼와 지지체의 접합에 웨이퍼 측으로부터 (A), (B), (C)의 순서로 형성한 구조로서 사용한 것이며, 이 경우에, 상기 웨이퍼의 표면에 상기 수지층(A)을 형성한 후, 수지층(A) 위에 상기 열경화성 실록산 중합체층(B)을 형성하기 위한 열경화성 실리콘 조성물층(B')이 형성된 웨이퍼 적층체를 얻고, 또한 상기 지지체 상에 열경화성 실록산 변성 중합체층(C)을 얻기 위한 실록산 함유 조성물층(C')이 형성된 지지체 적층체를 얻고, 이어서, 상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 진공하에서 가열하여 접합을 행하고, 상기 양 층을 각각 열경화하고, 또한 양 층을 접착시킴으로써, 관통 전극 구조나, 범프 접속 구조를 가지는 박형 웨이퍼를 간단하게 제조하는 방법을 발견하였다.
도 1은, 본 발명의 웨이퍼 가공체의 일례를 나타낸 단면도이다. 도 1에 나타낸 바와 같이, 본 발명의 웨이퍼 가공체는, 표면에 회로면을 가지고, 이면을 가공할 웨이퍼(디바이스 웨이퍼)(1)와, 웨이퍼(1) 가공 시에 웨이퍼(1)를 지지하는 지지체(3)와, 이들 웨이퍼(1)와 지지체(3)의 사이에 개재(介在)하는 복합 가접착재층(2)을 구비하고, 이 복합 가접착재층(2)이, 비실리콘 열가소성 수지층(A)(제1 가접착층)과, 열경화성 실록산 중합체층(B)(제2 가접착층)과, 또한 열경화성 실록산 변성 중합체층(C)(제3 가접착층)의 3층 구조로 이루어지고, 제1 가접착층이 웨이퍼(1)의 표면에 박리 가능하게 접착되고, 제3 가접착층이 지지체(3)에 박리 가능하게 접착되어 있는 것이다.
이와 같이, 본 발명의 웨이퍼 가공용의 복합 가접착재는, 상기 (A), (B) 및 (C)의 적층체로 이루어지는 것이다.
이하, 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
[복합 가접착재층]
-제1 가접착층(A)/비실리콘 열가소성 수지층(열가소성 오르가노 폴리실록산비함유 중합체층)-
제1 가접착층(A)은, 오르가노 폴리실록산을 가지고 있지 않은 열가소성 수지로 구성된다. 단차를 가지는 실리콘 웨이퍼 등에 대한 적용성을 고려하여, 양호한 스핀 코팅성을 가지는 열가소성 수지가 제1 가접착층(A)을 형성하는 재료로서 바람직하게 사용되고, 특히 유리 전이 온도 -80∼120 ℃ 정도의 열가소성 수지가 바람직하고, 예를 들면, 올레핀계 열가소성 엘라스토머, 폴리부타디엔계 열가소성 엘라스토머, 스티렌계 열가소성 엘라스토머, 스티렌·부타디엔계 열가소성 엘라스토머, 스티렌·폴리올레핀계 열가소성 엘라스토머 등이 있고, 특히 내열성이 우수한 수소 첨가 폴리스티렌계 엘라스토머가 바람직하다. 구체적으로는 터프텍(Tuftec)(아사히화성 케미컬), 에스포렉스 SB 시리즈(스미토모 화학), 라발론(RABALON)(미쓰비시화학), 셉톤(크라레), DYNARON(JSR) 등을 예로 들 수 있다. 또한 제오넥스(일본 제온)로 대표되는 시클로올레핀 폴리머 및 TOPAS(일본 폴리플라스틱)로 대표되는 환형 올레핀 코폴리머 를 예로 들 수 있다.
상기한 바와 같이, 비실리콘 열가소성 수지층(A)이, 비실리콘 열가소성 엘라스토머인 것이 바람직하다.
이와 같은 것이라면, 박형 웨이퍼 제작 후, 이 웨이퍼를 지지체로부터 용이하게 박리할 수 있으므로, 깨지기 쉬운 박형 웨이퍼를 더욱 용이하게 취급할 수 있다.
이 비실리콘 열가소성 수지층은, 용제에 용해하여, 스핀 코팅이나 스프레이 코트 등의 방법으로, 실리콘 웨이퍼 등의 반도체 기판 상에 형성된다. 용제로서는, 탄화수소계 용제, 바람직하게는, 노난, p-멘탄, 피넨, 이소옥탄 등을 예로 들 수 있지만, 그 코팅성을 고려하면, 노난, p-멘탄, 이소옥탄이 더욱 바람직하다. 이 때, 형성되는 막 두께에 제약은 없지만, 그 기판 상의 단차에 따라 수지 피막을 형성하는 것이 바람직하고, 바람직하게는, 0.5∼50 ㎛, 더욱 바람직하게는 0.5∼10 ㎛의 막 두께가 형성된다. 또한, 이 열가소성 수지에는, 그 내열성 향상을 목적으로, 산화 방지제나, 코팅성 향상을 위하여, 계면활성제를 첨가할 수 있다. 산화 방지제의 구체예로서는, 디-tert-부틸페놀 등이 바람직하게 사용된다. 계면활성제의 예로서는, 불소 실리콘계 계면활성제 X-70-1102(신에쓰 화학공업 주식회사 제조) 등이 바람직하게 사용된다.
제2 가접착층(B)/열경화성 실록산 중합체층(열경화성 실리콘 중합체층)
본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재의 구성 요소인 열경화성 실록산 중합체층(B)은, 열경화성의 실록산 중합체로 이루어지는 것이면, 특별히 한정되지 않는다. 예를 들면, 하기 (B-1)∼(B-3) 성분, 필요에 따라 (B-4) 성분을 함유하는 열경화성 실리콘 조성물의 경화물층인 것이 바람직하다.
(B-1) 1분자 중에 2개 이상의 알케닐기를 가지는 오르가노 폴리실록산,
(B-2) 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노 하이드로겐 폴리실록산: (B-1) 성분 중의 알케닐기에 대한 (B-2) 성분 중의 Si-H기의 몰비가 0.3∼10이 되는 양,
(B-3) 백금계 촉매.
이 경우에, 열경화성 실리콘 조성물층(B')이, 또한 (B-4) 성분으로서 반응 제어제: (B-1) 및 (B-2) 성분의 합계 100 질량부에 대하여 0.1∼10 질량부를 함유하는 것이 바람직하다.
이하에서 각 성분에 대하여 설명한다.
[(B-1) 성분]
(B-1) 성분은, 1분자 중에 2개 이상의 알케닐기를 가지는 오르가노 폴리실록산이다. (B-1) 성분은, 바람직하게는, 1분자 중에 2개 이상의 알케닐기를 함유하는 직쇄형 또는 분지형의 디오르가노 폴리실록산이다. 특히 바람직하게는, 1분자 중에 0.3∼10 mol%, 특히 0.6∼9 mol%(알케닐기 몰수/Si 몰수)∼9 mol%의 알케닐기를 함유하는 디오르가노 폴리실록산이다.
이와 같은 디오르가노 폴리실록산으로서, 구체적으로는 하기 식(5) 및/또는 (6)으로 나타내는 것을 예로 들 수 있다.
R9 (3-a)XaSiO-(R9XSiO)m-(R9 2SiO)n-SiR9 (3-a)Xa (5)
R9 2(HO)SiO-(R9XSiO)m+2-(R9 2SiO)n-SiR9 2(OH) (6)
(식중, R9은 각각 독립적으로 지방족 불포화 결합을 가지지 않는 1가의 탄화수소기, X는 각각 독립적으로 알케닐기 함유 1가 유기기, a는 0∼3의 정수이다. 또한, 식(5)에 있어서, 2a＋m은 1분자 중에 알케닐기 함유량이 0.3∼10 mol%로 되는 수이다. 식(6)에 있어서, m＋2는 1분자 중에 알케닐기 함유량이 0.3∼10 mol%로 되는 수이다. m은 0 또는 10 이하의 양수이며, n는 1∼1,000의 양수이다.)
상기 식중, R9으로서는, 탄소 원자수 1∼10의 1가의 탄화수소기가 바람직하고, 예시하면, 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기; 시클로헥실기 등의시클로알킬기; 페닐기, 톨릴기 등의 아릴기 등이며, 특히 메틸기 등의 알킬기 또는페닐기가 바람직하다.
X의 알케닐기 함유 1가 유기기로서는, 탄소 원자수 2∼10의 유기기가 바람직하고, 비닐기, 알릴기, 헥세닐기, 옥테닐기 등의 알케닐기; 아크릴로일프로필기, 아크릴로일메틸기, 메타크릴로일프로필기 등의 (메타)아크릴로일알킬기; 아크릴옥시프로필기, 아크릴옥시메틸기, 메타크릴옥시프로필기, 메타크릴옥시메틸기 등의(메타)아크릴옥시알킬기; 시클로헥세닐에틸기, 비닐옥시프로필기 등의 산소 원자가 개재할 수도 있는 알케닐기 함유 1가의 탄화수소기를 예로 들 수 있으며, 특히, 공업적으로는 비닐기가 바람직하다.
상기 일반식(5) 중, a는 0∼3의 정수이며, a가 1∼3이면, 분자쇄 말단이 알케닐기로 봉쇄되므로, 반응성이 양호한 분자쇄 말단 알케닐기에 의해, 단시간에 반응을 완결할 수 있어 바람직하다. 또한, 비용면에 있어서, a=1이 공업적으로 바람직하다. 이 알케닐기 함유 디오르가노 폴리실록산의 성상(性狀)은 오일상(狀) 또는 생고무상(狀)인 것이 바람직하다. 이 알케닐기 함유 디오르가노 폴리실록산은 직쇄형이라도 되고 분지형이라도 된다.
[(B-2) 성분]
(B-2) 성분은 가교제이며, 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노 하이드로겐 폴리실록산이다. (B-2) 성분은, 1분자 중에 규소 원자에 결합한 수소 원자(SiH기)를 적어도 2개, 바람직하게는 3개 이상 20개 이하 가지는 것이며, 직쇄형, 분지형, 또는 환형인 것을 사용할 수 있다.
(B-2) 성분의 오르가노 하이드로겐 폴리실록산의 25℃에서의 회전 점도계에 의한 점도는, 1∼5,000 mPa·s인 것이 바람직하고, 5∼500 mPa·s인 것이 더욱 바람직하다. 이 오르가노 하이드로겐 폴리실록산은 2종 이상의 혼합물이라도 된다.
(B-2) 성분은, (B-1) 성분 중의 알케닐기에 대한 (B-2) 성분 중의 Si-H기의 몰비(SiH기/알케닐기)가 0.3∼10, 특히 1∼8의 범위로 되도록 배합하는 것이 바람직하다. 이 SiH기와 알케닐기의 몰비가 0.3 이상이면, 가교 밀도가 낮아지지 않아, 점착제층이 경화되지 않는 문제도 일어나지 않는다. 10 이하이면, 가교 밀도가 지나치게 높아지지 않아, 충분한 점착력 및 택(tack)을 얻을 수 있다. 또한, 상기한 몰비가 10 이하이면, 처리액의 사용 가능 시간을 길게 할 수 있다.
[(B-3) 성분]
(B-3) 성분은 백금계 촉매(즉, 백금족 금속 촉매)이며, 예를 들면, 염화 백금산, 염화 백금산의 알코올 용액, 염화 백금산과 알코올과의 반응물, 염화 백금산과 올레핀 화합물과의 반응물, 염화 백금산과 비닐기 함유 실록산과의 반응물 등이 있다.
(B-3) 성분의 첨가량은 유효량이며, 통상 (B-1)과 (B-2)의 합계(하기에 나타낸 (B-4) 성분을 함유하는 경우에는, (B-1), (B-2) 및 (B-4)의 합계)에 대하여, 백금분(질량 환산)으로서 1∼5,000 ppm이며, 5∼2,000 ppm인 것이 바람직하다. 1 ppm 이상이면 조성물의 경화성이 저하되지도 않고, 가교 밀도가 낮아지지도 않고, 유지력이 저하되지도 않는다. 0.5% 이하이면, 처리욕의 사용 가능 시간을 길게 할 수 있다.
[(B-4) 성분]
(B-4) 성분은 반응 제어제이며, 조성물을 배합 내지 기재에 도포할 때, 가열 경화 전에 처리액이 증점이나 겔화를 일으키지 않도록 하기 위해 필요에 따라 임의로 첨가하는 것이다.
구체예로서는, 3-메틸-1-부틴-3-올, 3-메틸-1-펜틴-3-올, 3,5-디메틸-1-헥신-3-올, 1-에티닐시클로헥산올, 3-메틸-3-트리메틸실록시-1-부틴, 3-메틸-3-트리메틸실록시-1-펜틴, 3,5-디메틸-3-트리메틸실록시1-헥신, 1-에티닐-1-트리메틸실록시시클로헥산, 비스(2,2-디메틸-3-부틴옥시)디메틸실란, 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐시클로테트라실록산, 1,1,3,3-테트라메틸-1,3-디비닐디실록산 등을 예로 들 수 있고, 바람직한 것은 1-에티닐시클로헥산올, 및 3-메틸-1-부틴-3-올이다.
조성물 중에 (B-4) 성분을 함유하는 경우, 그 배합량은, (B-1) 및 (B-2) 성분의 합계 100 질량부에 대하여 0.1∼10 질량부인 것이 바람직하다. 더욱 바람직하게는 0.1∼8.0 질량부, 특히 바람직하게는 0.1∼2.0 질량부이다. 10 질량부 이하이면, 실리콘 점착제 조성물의 경화성이 저하되지 않고, 0.1 질량부 이상이면 반응 제어의 효과가 충분히 발휘된다.
또한, 열경화성 실리콘 조성물층(B')에는 R10 3SiO0 .5 단위(식중, R10은 독립적으로 탄소 원자수 1∼10의 비치환 또는 치환의 1가의 탄화수소기) 및 SiO2 단위를 함유하고, R10 3SiO0 . 5 단위/SiO2 단위의 몰비가 0.3∼1.8인 폴리오르가노실록산을 첨가할 수도 있다. 첨가량으로서는 상기 (B-1) 성분의 0∼30 질량%가 바람직하고, 배합하는 경우에는 1∼30 질량%로 하는 것이 바람직하다.
열경화성 실리콘 조성물층(B')은, 그 용액을 스핀 코팅, 롤 코터 등의 방법에 의해 비실리콘 열가소성 수지층(A) 상에 형성하여 사용할 수 있다. 스핀 코팅 등의 방법에 의해, 열경화성 실리콘 조성물층(B')을, 비실리콘 열가소성 수지층(A) 상에 형성하는 경우에는, 상기 층(B')을 용액으로 만들어 코팅하는 것이 바람직하지만, 이 때는, 펜탄, 헥산, 시클로헥산, 이소옥탄, 노난, 데칸, p-멘탄, 피넨, 이소도데칸, 리모넨 등의 탄화수소계 용제가 바람직하게 사용된다. 또한, 이 층(B')의 용액에는, 공지의 산화 방지제를 내열성 향상을 위해 첨가할 수 있다.
또한, 상기 실리콘 조성물층(B')을 경화하여 얻어지는 열경화성 실록산 중합체층(B)은, 막 두께가 0.1∼30 ㎛, 바람직하게는 1.0∼15 ㎛의 사이에서 형성되어 사용되는 것이 바람직하다. 막 두께가 0.1㎛ 이상이면, 비실리콘 열가소성 수지층(A) 상에 도포하는 경우에, 도포되지 않는 부분이 생기지 않아 전체에 도포할 수 있다. 한편, 막 두께가 30㎛ 이하이면, 박형 웨이퍼를 형성하는 경우의 연삭 공정에 견딜 수 있다. 그리고, 이 열경화성 실리콘 조성물층(B')에는, 내열성을 더욱 높이기 위해, 실리카 등의 필러(filler)를, 상기 (B-1) 성분 100 질량부에 대하여, 50 질량부 이하로 첨가할 수도 있다.
또한, 상기 실리콘 조성물층(B')을 경화하여 이루어지는 열경화성 실록산 중합체층(B)은, 25 ㎜ 폭의 시험편(예를 들면, 폴리이미드 시험편)의 180° 필 박리력이, 통상 2 gf 이상 또한 50 gf 이하이며, 바람직하게는 3 gf 이상 30 gf 이하이며, 더욱 바람직하게는 5 gf 이상 20 gf 이하이다. 2 gf 이상이면 웨이퍼 연삭 시에 웨이퍼의 어긋남이 생길 우려가 없고, 50 gf 이하이면 웨이퍼의 박리가 용이하게 되므로, 바람직하다.
그리고, 상세한 것은 후술하지만, 접합 웨이퍼를 용제에 침지시킨 후에 지지체를 박리하는 처리를 행한 경우, 상기 필 박리력이 70 gf 이하이면 지지체를 용이하게 박리할 수 있다.
제3 가접착층(C)/열경화성 실록산 변성 중합체층
본 발명의 웨이퍼 가공체 및 웨이퍼 가공용 가접착재의 구성 요소인 열경화성 실록산 변성 중합체층(C)은, 열경화성 실록산 변성 중합체층이면 특별히 한정되지 않지만, 하기 일반식(1) 또는 일반식(3)으로 표시되는 열경화성 실록산 변성 중합체를 주성분으로 하는 실록산 함유 조성물의 경화물의 층이 바람직하다.
일반식(1)의 중합체(페놀성 실록산 중합체):
하기 일반식(1)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000, 바람직하게는 10,000∼100,000인 실록산 결합 함유 중합체.
[화학식 7]
Figure pat00007
[식중, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이다. X는 하기 일반식(2)으로 표시되는 2가의 유기기이다. 이 경우에, A＋B=1이다. 또한, 바람직하게는 A는 0∼0.9, B는 0.1∼1이며, 또한 A를 첨가하는 경우에는, 바람직하게는 A는 0.1∼0.7, B는 0.3∼0.9이다.
[화학식 8]
Figure pat00008
(식중, Z는,
[화학식 9]
Figure pat00009
중에서 선택되는 어느 하나의 2가의 유기기이며, N은 0 또는 1이다. 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)]
이 경우에, R1∼R4의 구체예로서는, 메틸기, 에틸기, 페닐기 등을 들 수 있고, m은, 바람직하게는 3∼60, 더욱 바람직하게는 8∼40의 정수이다. 또한, B/A는 0∼20, 특히 0.5∼5이다.
일반식(3)의 중합체(에폭시 변성 실록산 중합체)
하기 일반식(3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체.
[화학식 10]
Figure pat00010
[식중, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타낸다. 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이다. 또한, Y는 하기 일반식(4)으로 표시되는 2가의 유기기이다. 이 경우에, A＋B=1이다. 또한, 바람직하게는 A는 0∼0.9, B는 0.1∼1이며, 또한 A를 첨가하는 경우에는, 바람직하게는 A는 0.1∼0.7, B는 0.3∼0.9이다.
[화학식 11]
Figure pat00011
(식중, V는
[화학식 12]
Figure pat00012
중에서 선택되는 어느 하나의 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
이 경우에, R1∼R4, m의 구체예는 상기 일반식(1)과 동일하다.
상기 일반식(1) 또는 일반식(3)의 열경화성 실록산 변성 중합체를 주성분으로 하는 열경화성의 실록산 함유 조성물은, 그 열경화를 위하여, 일반식(1)의 페놀성 실록산 중합체의 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상의 가교제를 함유한다.
여기서, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지로서는, 이하의 것을 예로 들 수 있다. 예를 들면, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지(축합물)는, 변성 멜라민 모노머(예를 들면, 트리메톡시메틸모노메틸올 멜라민), 또는 이것의 다량체(예를 들면, 2량체, 3량체 등의 올리고머체)를 공지의 방법에 의해 포름알데히드와 원하는 분자량이 될 때까지 부가 축합 중합시켜 얻을 수 있다. 그리고, 이들은 1종 또는 2종 이상을, 혼합하여 사용할 수 있다.
또한, 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지(축합물)의 조제는, 예를 들면, 공지의 방법에 의해 원하는 분자량의 요소 축합물을 포르말린으로 메틸올화하여 변성하거나, 또는 이것을 알코올로 더욱 알콕시화하여 변성하여 행할 수도 있다. 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지의 구체예로서는, 예를 들면, 메톡시메틸화 요소 축합물, 에톡시메틸화 요소 축합물, 프로폭시메틸화 요소 축합물 등이 있다. 그리고, 이들은 1종 또는 2종 이상을, 혼합하여 사용할 수 있다.
또한, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물로서는, 예를 들면(2-하이드록시-5-메틸)-1,3-벤젠디메탄올, 2,2',6,6'-테트라메톡시메틸비스페놀 A 등이 있다. 그리고, 이들 페놀 화합물은 1종 또는 2종 이상을, 혼합하여 사용할 수 있다.
한편, 일반식(3)의 에폭시 변성 실록산 중합체의 경우에는, 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물 또는 1분자 중에 평균적으로 2개 이상의 페놀성기를 가지는 페놀 화합물 중 어느 1종 이상을 가교제로서 함유한다.
여기서, 일반식(1) 및 일반식(3)에 사용되는 다관능성 에폭시기를 가지는 에폭시 화합물로서는, 특별히 그 제약은 없지만, 특히, 2관능, 3관능, 4관능 이상의 다관능성 에폭시 수지, 예를 들면, 일본 화약(주)에서 제조한 EOCN-1020, EOCN-102 S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
[화학식 13]
Figure pat00013
열경화성 실록산 변성 중합체가, 상기 일반식(3)의 에폭시 변성 실록산 중합체인 경우에는, 그 가교제로서, m, p-계 크레졸 노볼락 수지, 예를 들면, 아사히 유기재공업에서 제조한 EP-6030G나, 3관능 페놀 화합물, 예를 들면, 혼슈 화학에서 제조한 Tris-P-PA나, 4관능성 페놀 화합물, 예를 들면, 아사히 유기재공업에서 제조한 TEP-TPA 등이 있다.
가교제의 배합량은, 열경화성 실록산 변성 중합체 100 질량부에 대하여 0.1∼50 질량부, 바람직하게는 0.1∼30 질량부, 더욱 바람직하게는 1∼20질량부이며, 2종 또는 3종 이상을 혼합하여 배합할 수도 있다.
또한, 열경화성 실록산 변성 중합체 100 질량부에 대하여, 산무수물과 같은 경화 촉매를 10 질량부 이하 함유시킬 수도 있다.
이 실록산 함유 조성물을 용액에 용해하고, 도포, 구체적으로는 스핀 코팅, 롤 코터, 다이(die) 코터 등의 방법에 의해 지지체 상에 형성할 수도 있다. 이 경우에는, 예를 들면, 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산 에틸, 피루브산에틸, 아세트산 부틸, 3-메톡시프로피온산 메틸, 3-에톡시프로피온산 에틸, 아세트산 tert-부틸, 프로피온산 tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등이 있고, 이들의 1종을 단독으로 사용할 수도 있고 또는 2종 이상을 병용할 수도 있다.
그리고, 내열성을 더욱 높이기 위해 열경화성 실록산 변성 중합체 100 질량부에 대하여, 공지의 산화 방지제, 실리카 등의 필러를 50 질량부 이하로 첨가할 수도 있다. 또한, 도포 균일성을 향상시키기 위하여, 계면활성제를 첨가할 수도 있다.
실록산 함유 조성물층(C') 중에 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스[메틸렌-(3,5-디-tert-부틸-4-하이드록시하이드로신나메이터)]메탄(상품명: 아데카스타브 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있다.
상기한 열경화성 실록산 변성 중합체를 포함하는 실록산 함유 조성물층(C')은, 웨이퍼 측의 단차에 따라, 경화시의 막 두께가 15∼150 ㎛인 것이 바람직하고, 20∼120 ㎛로 성막하는 것이 더욱 바람직하다. 막 두께가 15㎛ 이상이면, 웨이퍼 박형화의 연삭 공정에 충분히 견딜 수 있고, 150㎛ 이하이면, TSV 형성 공정 등의 열처리 공정에서 수지 변형이 생길 우려가 없어, 실용 레벨에서 사용할 수 있으므로 바람직하다.
[박형 웨이퍼의 제조 방법]
본 발명의 박형 웨이퍼의 제조 방법은, 반도체 회로 등을 가지는 웨이퍼와 지지체와의 접착층으로서, 비실리콘 열가소성 수지층(A)과 열경화성 실록산 중합체층(B)과 열경화성 실록산 변성 중합체층(C)의 3층을 포함하는 복합 가접착재층을 사용하는 것을 특징으로 한다. 본 발명의 제조 방법에 의해 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5∼300 ㎛, 보다 전형적으로는 10∼100 ㎛이다.
본 발명의 박형 웨이퍼의 제조 방법은, (a)∼(f)의 공정을 포함한다. 또한, 필요에 따라, (g)∼(i)의 공정을 포함한다.
[공정(a)]
공정(a)은, 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 회로 형성면을, 상기 웨이퍼 가공용 가접착재에 사용되는 비실리콘 열가소성 수지층(A)과, 열경화성 실록산 중합체층(B)과, 열경화성 실록산 변성 중합체층(C)으로 이루어지는 복합 가접착재층을 통하여, 지지체에 접합할 때, 상기 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 상기 표면의 회로 형성면에 비실리콘 열가소성 수지(A)로 이루어지는 제1 가접착층을 형성한 후, 제1 가접착층 위에 열경화성 실리콘 조성물층(B')을 형성하고, 또한 지지체의 일면에 실록산 함유 조성물층(C')을 형성하고, 상기 웨이퍼의 열경화성 실리콘 조성물층(B')과 상기 지지체의 실록산 함유 조성물층(C')을 진공하에서 접합하는 공정이다.
회로 형성면 및 회로 비형성면을 가지는 웨이퍼는, 한쪽 면이 회로 형성면이며, 다른쪽 면이 회로 비형성면인 웨이퍼이다. 본 발명이 적용할 수 있는 웨이퍼는, 통상, 반도체 웨이퍼이다. 상기 반도체 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 상기 웨이퍼의 두께는, 특별히 제한은 없지만, 전형적으로는 600∼800 ㎛, 보다 전형적으로는 625∼775 ㎛이다.
지지체로서는, 실리콘 웨이퍼나 유리판, 석영 웨이퍼 등의 기판이 사용 가능하지만, 아무런 제약은 없다. 본 발명에 있어서는, 지지체를 통해 가접착재층에 방사 에너지선을 조사할 필요는 없고, 지지체는, 광선 투과성을 가지지 않는 것이라도 된다.
상기 층(A), 층(B') 및 층(C')은 각각 필름으로, 웨이퍼나 지지체에 형성할 수도 있고, 또는, 각각의 용액을 스핀 코팅, 롤 코터 등의 방법에 의해 웨이퍼나 지지체에 형성할 수 있다. 이 경우에, 스핀 코팅 후, 그 용제의 휘발 조건에 따라 80∼200 ℃, 바람직하게는 100∼180 ℃의 온도로, 사전에 프리베이킹을 행한 후, 사용 시에 제공된다.
상기 층(A), 층(B')과 층(C')이 형성된 웨이퍼 및 지지체는, 이들 층을 경화하여, 층(A), 층(B) 및 층(C)을 통하여, 접합된 기판으로서 형성되지만, 먼저, 층(A)을 기판 상에 형성하고, 또한 층(B')을 층(A) 상에 형성한다(층(A)-층(B')). 또한, 별도로 층(C')은 지지체 상에 형성한다(층(C)). 이와 같이 하여 얻어진 층(A)-층(B) 및 층(C)을 접합함으로써, 그리고 후경화시킴으로써, 접착계면(B/C)을 가지는 본원의 구성인 복합 가접착재층을 얻을 수 있다.
이 때, 바람직하게는 40∼200 ℃, 더욱 바람직하게는 60∼180 ℃의 온도 영역에서, 이 온도에서 진공하에서, 전체를 균일하게 압착(壓着)함으로써, 웨이퍼가 지지체와 접합한 웨이퍼 가공체(적층체 기판)가 형성된다.
그리고, 상기 진공 조건으로서는, 감압 하이면 되지만, 0.01∼500 Pa, 바람직하게는 0.01∼100 Pa가 바람직하다. 또한, 압력 조건은 0.1∼50 kN에서 행하는 것이 바람직하다.
웨이퍼 접합 장치로서는, 시판 중인 웨이퍼 접합 장치, 예를 들면, EVG사의 EVG520IS, 850TB 등이 있다.
[공정(b)]
상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 각각 열경화시켜, 열경화성 실리콘 조성물층(B')의 경화물로 이루어지는 열경화성 실록산 중합체층(B)의 제2 가접착층과 실록산 함유 조성물층(C')의 경화물로 이루어지는 열경화성 실록산 변성 중합체층(C)의 제3 가접착층을 접착시키는 공정이며, 상기 웨이퍼 가공체(적층체 기판)이 형성된 후, 120∼220 ℃, 바람직하게는 150∼200 ℃에서 10분∼4시간, 바람직하게는 30분∼2시간 가열함으로써, 중합체층(B') 및 중합체층(C')의 경화를 행한다.
[공정(c)]
공정(c)은, 상기 제1, 제2 및 제3 가접착층의 3층 구조를 가지는 복합 가접착재층 지지체에 접합된 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정, 즉 공정(a)에서 접합하여 얻어진 웨이퍼 가공체의 웨이퍼의 이면측(裏面側)을 연삭하여, 상기 웨이퍼의 두께를 얇게 하여 가는 공정이다. 웨이퍼 이면의 연삭 가공의 방식에는 특별히 제한은 없고, 공지의 연삭 방식이 채용된다. 연삭은, 웨이퍼와 숫돌(다이아몬드 등)에 물을 뿌려 냉각하면서 행하는 것이 바람직하다. 웨이퍼의 이면을 연삭 가공하는 장치로서는, 예를 들면 (주)디스코에서 제조한 DAG-810(상품명) 등이 있다. 또한, 웨이퍼의 이면측을 CMP 연마할 수도 있다.
[공정(d)]
공정(d)은, 회로 비형성면이 연삭된 웨이퍼 가공체, 즉 이면 연삭에 의해 박형화된 웨이퍼 가공체의 회로 비형성면에 가공을 행하는 공정이다. 이 공정에는 웨이퍼 레벨에서 사용되는 다양한 프로세스가 포함된다. 그 예로서는, 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 전극 등의 형성을 위한 금속 스퍼터링, 금속 스퍼터링 층을 에칭하는 웨트 에칭, 금속 배선 형성을 위하 마스크로 만들기 위한 레지스트의 도포, 노광, 및 현상에 의한 패턴의 형성, 레지스트의 박리, 드라이 에칭, 금속 도금의 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등, 종래 공지의 프로세스를 들 수 있다.
[공정(e)]
공정(e)은, 공정(d)에서 가공을 행한 웨이퍼를 복합 가접착재층 및 지지체로부터 박리하는 공정, 즉 박형화한 웨이퍼에 다양한 가공을 행한 후, 다이싱(dicing)하기 전에 웨이퍼를 지지체로부터 박리하는 공정이다. 이 박리 공정은, 일반적으로 실온으로부터 60℃ 정도의 비교적 저온의 조건 하에서 실시되고, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평으로 고정해 두고, 다른 쪽을 수평 방향으로부터 일정한 각도를 형성하여 들어올리는 방법, 및, 연삭된 웨이퍼의 연삭면에 보호 필름을 부착하고, 웨이퍼와 보호 필름을 필 방식으로 웨이퍼 가공체로부터 박리하는 방법 등에 의해 행할 수도 있다.
본 발명에는, 이들 박리 방법을 모두 적용할 수 있다. 물론 전술한 방법으로는 한정되지 않는다. 이들 박리 방법은, 통상, 실온에서 실시된다.
또한, 상기 (e) 가공이 행해진 웨이퍼를 지지체로부터 박리하는 공정은,
(g) 가공이 행해진 웨이퍼의 웨이퍼 면에 다이싱 테이프를 접착하는 공정과,
(h) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정과,
(i) 흡착면의 온도 10℃∼100℃의 온도 범위에서, 지지체를, 가공이 행해진 웨이퍼로부터 필 오프에 의해 박리하는 공정
을 포함하는 것이 바람직하다. 이와 같이 함으로써, 지지체를, 가공이 행해진 웨이퍼로부터 용이하게 박리할 수 있고, 또한, 후의 다이싱 공정을 용이하게 행할 수 있다.
또한, 상기 공정(e)에 있어서 웨이퍼로부터 지지체를 박리하기 전에 웨이퍼 전체를 용제 중에 침지시킨 후에 지지체를 박리하는 공정을 행하는 것이 바람직하다.
이 공정을 행함으로써 웨이퍼 상의 외주 부분의 가접착제가 팽윤(澎潤)하고, 용해하므로, 웨이퍼로부터 지지체를 용이하게 박리할 수 있다.
이 공정에서는, 복합 가접착재층 중의 (A) 층인 비실리콘 열가소성 수지층을 팽윤하고, 용해시키는 세정액이면 모두 사용 가능하며, 구체적으로는, 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 예로 들 수 있다. 이들 용제는, 1종 단독으로 사용할 수도 있고 2종 이상 조합하여 사용할 수도 있다.
또한, 상기 (e) 가공이 행해진 웨이퍼를 지지체로부터 박리하는 공정 후에,
(f) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착제층을 세정에 의해 제거하는 공정을 행하는 것이 바람직하다. 공정(e)에 의해 지지체로부터 박리된 웨이퍼의 회로 형성면에는, 가접착층(A)이 일부 잔존하고 있는 경우가 있고, 상기 가접착층(A)의 제거는, 예를 들면, 웨이퍼를 세정함으로써 행할 수 있다.
이 공정(f)에서는, 가접착재층 중의 층(A)인 비실리콘 열가소성 수지층을 용해하는 세정액이면 모두 사용 가능하며, 구체적으로는, 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 예로 들 수 있다. 이들 용제는, 1종 단독으로 사용할 수도 있고 2종 이상 조합하여 사용할 수도 있다. 또한, 제거하기 어려운 경우에는, 상기 용제에, 염기류, 산류를 첨가할 수도 있다. 염기류의 예로서는, 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민, 암모니아 등의 아민류, 테트라메틸암모늄하이드록시드 등의 암모늄염류가 사용 가능하다. 산류로서는, 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등의 유기산이 사용 가능하다. 첨가량은, 세정액중 농도로, 0.01∼10 질량%, 바람직하게는 0.1∼5 질량%이다. 또한, 잔존물의 제거성을 향상시키기 위하여, 기존의 계면활성제를 첨가할 수도 있다.
세정 방법으로서는, 상기 액을 사용하여 패들(paddle)로 세정을 행하는 방법, 스프레이 분무로 세정하는 방법, 세정액조에 침지하는 방법 등 공지의 방법을 예로 들 수 있지만, 그중에서도 2유체 세정을 사용하여 세정을 행하는 것이 바람직하다. 2유체 세정은 고압에서 세정을 행하므로, 단시간에 잔존 수지를 없애는 것이 가능하다. 혼합시키는 가스는 질소가 바람직하고, 세정 시간은 5초∼10분 정도, 또한 10초∼5분 정도가 바람직하다.
온도는 10∼80 ℃, 바람직하게는 15∼65 ℃가 매우 적합하고, 필요하다면, 이들 용해액으로 층(A)을 용해한 후, 최종적으로 수세 또는 알코올(바람직하게는 탄소수 1∼5)에 의한 린스를 행하고, 건조 처리시켜, 박형 웨이퍼를 얻는 것도 가능하다.
[실시예]
이하에서, 실시예 및 비교예를 나타내고 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이들 실시예로 한정되는 것은 아니다. 그리고, 하기 예에 있어서, "부"는 "질량부"를 나타낸다.
[수지 합성예 1]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-하이드록시페닐)플루오렌(M-1) 43.1 g, 평균 구조식(M-3)으로 표시되는 오르가노 하이드로겐 실록산 29.5 g, 톨루엔 135 g, 및 염화 백금산 0.04 g을 투입하고, 80℃로 승온(昇溫)하였다. 그 후, 1,4-비스(디메틸실릴)벤젠(M-5) 17.5 g을 1시간에 걸쳐 플라스크 내에 적하하였다. 이 때, 플라스크 내 온도는, 85℃까지 상승하였다. 적하 종료 후, 또한 80℃에서 2시간 숙성한 후, 톨루엔을 증류 제거하고, 또한 시클로헥사논을 80 g 첨가하여, 수지 고형분 농도 50 질량%의 시클로헥사논을 용제로 하는 수지 용액을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다. 또한, 이 수지 용액 50 g에, 가교제로서 에폭시 가교제인 EOCN-1020(일본 화약(주) 제조)을 7.5 g, 경화 촉매로서, 와코 순약공업(주)에서 제조한 BSDM(비스(tert-부틸술포닐)디아조메탄)을 0.2 g, 그리로 산화 방지제로서, 테트라키스[메틸렌-(3,5-디-tert-부틸-4-하이드록시하이드로신나메이트)]메탄(상품명: 아데카스타브 AO-60)을 0.1 g 첨가하고, 1㎛의 멤브레인(membrane) 필터로 여과하여, 실록산 함유 조성물 용액(C-1)을 얻었다.
[수지 합성예 2]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5 L 플라스크 내에 에폭시 화합물(M-2) 84.1 g을 톨루엔 600 g에 용해한 후, 화합물(M-3) 294.6 g, 화합물(M-4) 25.5 g을 가하고, 60℃로 가온했다. 그 후, 카본 담지 백금 촉매(5 질량%) 1 g을 투입하고, 내부 반응 온도가 65∼67 ℃로 승온하는 것을 확인한 후, 또한 90℃까지 가온하고, 3시간 숙성했다. 이어서, 실온까지 냉각한 후, 메틸이소부틸 케톤(MIBK) 600 g을 가하고, 본 반응 용액을 필터에 의해 가압 여과함으로써 백금 촉매를 제거하였다. 이 수지 용액 중의 용제를 감압하에서 증류 제거하고, 또한 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 270 g을 첨가하여, 고형분 농도 60 질량%의 PGMEA를 용제로 하는 수지 용액을 얻었다. 이 수지 용액 중의 수지의 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다. 또한 이 수지 용액 100 g에 4관능 페놀 화합물인 TEP-TPA(아사히 유기재공업 제조)를 9 g, 테트라하이드로 무수 프탈산(신일본 이화(주) 제조, 리카시드 HH-A) 0.2 g을 첨가하고, 1㎛의 멤브레인 필터로 여과하여, 실록산 함유 조성물 용액(C-2)을 얻었다.
[화학식 14]
Figure pat00014
[수지 용액 제작예 1]
수소 첨가 폴리스티렌계 열가소성 수지 셉톤 4033(크라레 제조) 16 g을 이소노난 184 g에 용해하여, 8 질량%의 셉톤 4033의 이소노난 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 비실리콘 열가소성 수지의 이소노난 용액(A-1)을 얻었다.
[수지 용액 제작예 2]
수소 첨가 폴리스티렌계 열가소성 수지 셉톤 4033(크라레 제조) 24 g을 이소노난 176 g에 용해하여, 12 질량%의 셉톤 4033의 이소노난 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 비실리콘 열가소성 수지의 이소노난 용액(A-2)을 얻었다.
[수지 용액 제작예 3]
0.5 몰%의 비닐기를 분자 측쇄에 가지고, 수평균 분자량(Mn)이 3만인 폴리디메틸실록산 80부 및 이소도데칸 400부로 이루어지는 용액에 하기 식(M-6)으로 표시되는 오르가노 하이드로겐 폴리실록산 3.0부, 에티닐시클로헥산올 0.7부를 첨가하고 혼합하였다. 또한 백금 촉매 CAT-PL-5(신에쓰 화학공업 주식회사 제조)를 0.5부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열경화성 실리콘 조성물 용액(B-1)을 얻었다.
[화학식 15]
Figure pat00015
[수지 용액 제작예 4]
0.5 몰%의 비닐기를 분자 측쇄에 가지고, 수평균 분자량(Mn)이 3만인 폴리디메틸실록산 80부, 이소도데칸 400부로 이루어지는 용액에 식(M-6)으로 표시되는 오르가노 하이드로겐 폴리실록산 5.0부, 에티닐시클로헥산올 0.7부를 첨가하고 혼합하였다. 또한 백금 촉매 CAT-PL-5(신에쓰 화학공업 주식회사 제조)를 0.5부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열경화성 실리콘 조성물 용액(B-2)을 얻었다.
[수지 용액 제작예 5]
0.5 몰%의 비닐기를 양 말단 및 측쇄에 가지고, 수평균 분자량(Mn)이 3만인 폴리디메틸실록산 80부 및 이소도데칸 400부로 이루어지는 용액에 식(M-6)으로 표시되는 오르가노 하이드로겐 폴리실록산 7.5부, 에티닐시클로헥산올 0.7부를 첨가하고 혼합하였다. 또한 백금 촉매 CAT-PL-5(신에쓰 화학공업 주식회사 제조)를 0.5부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열경화성 실리콘 조성물 용액(B-3)을 얻었다.
[수지 용액 제작예 6]
0.5 몰%의 비닐기를 양 말단 및 측쇄에 가지고, 수평균 분자량(Mn)이 3만인 폴리디메틸실록산 80부 및 이소도데칸 400부로 이루어지는 용액에 식(M-6)으로 표시되는 오르가노 하이드로겐 폴리실록산 10부, 에티닐시클로헥산올 0.7부를 첨가하고 혼합하였다. 또한 백금 촉매 CAT-PL-5(신에쓰 화학공업 주식회사 제조)를 0.5부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열경화성 실리콘 조성물 용액(B-4)을 얻었다.
[실시예 1∼5 및 비교예 1∼2]
표면에 높이 10㎛, 직경 40㎛의 동(銅) 포스트가 전체면에 형성된 직경 200 ㎜의 실리콘 웨이퍼(두께: 725㎛)에 A-1의 용액을 스핀 코팅한 후, 핫 플레이트로, 150℃에서 5분간 가열함으로써, 층(A)으로 대응하는 재료를 표 1에 나타낸 막 두께로, 웨이퍼 범프 형성면에 성막하였다. 그 후, 층(B')에 상당하는 열경화성 실리콘 조성물 용액(B-1)을, 웨이퍼 상에 형성된 층(A) 상에, 마찬가지로 스핀 코팅함으로써, 표 1중의 막 두께로 형성하였다. 또한 그 후, 150℃에서 3분간, 핫 플레이트 상에서 가열하였다. 한편, 직경 200 ㎜(두께: 500㎛)의 유리판을 지지체로 하고, 이 지지체에 층(C')에 대응하는 실록산 함유 조성물 용액(C-1)을 스핀 코팅하고, 핫 플레이트로 150℃에서 5분간 가열함으로써, 표 1중에 기재된 막 두께로 유리 지지체 상에 형성하였다. 이와 같이 하여 이 비실리콘 열가소성 수지층(A)과, 그 층(A) 상에 층(B')을 가지는 실리콘 웨이퍼, 및 열경화성 실록산 변성 중합체층을 포함하는 실록산 함유 조성물층(C')을 가지는 유리판을 각각, 수지면이 맞추어지도록, 진공 접착 장치(EVG사의 EVG520IS) 내에서 10-3 mbar 이하의 감압 조건 하에서, 표 1에 나타낸 조건에 의해 접착하여, 웨이퍼 가공체를 제작하였다. 이 경우의 접합 계면은 「B'/C'」로 표기한다. 또한, 실시예 2 이후에 대해서도 전술한 방법과 동일하게 처리하였다.
또한 비교로서, 지지체에 열경화성 실록산 변성 중합체를 실록산 함유 조성물층(C')을 형성한 후, 조성물층(C') 위에 열경화성 실리콘 조성물층(B-1, B-2)을 형성하고, 이 층(C')과 층(B')이 형성된 지지체와, 수지층(A)이 형성된 웨이퍼를 마찬가지로 접합한 웨이퍼 가공체을 제작하였다. 이 경우의 접합 계면은 「A/B'」로 표기한다.
그리고, 여기서, 기판 접착 후의 이상(異常)을 판별하기 위해, 지지체로서 유리판을 사용하였으나, 웨이퍼 등의 광을 투과하지 않는 실리콘 기판도 사용 가능하다.
그 후, 이 접합된 기판에 대하여, 하기 시험을 행하고, 실시예 및 비교예의 결과를 표 1에 나타내었다. 또한, 하기의 순서로 평가를 실시하였다.
-접착성 시험-
200 ㎜의 웨이퍼 접합은, EVG사의 웨이퍼 접합 장치 EVG520IS를 사용하여 행하였다. 접합 온도는 표 1에 기재된 값, 접합시의 챔버 내 압력은 10-3 mbar 이하, 하중은 5 kN로 실시하였다.
접합 후, 일단, 180℃에서 1시간 오븐을 사용하여 기판을 가열하여, 층(B') 및 층(C')의 경화를 실시한 후, 실온까지 냉각시키고, 그 후의 계면의 접착 상황을 육안 및 광학 현미경 각각에 의해 확인하고, 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호로 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타낸다.
-이면 연삭 내성 시험-
그라인더(DISCO 제조, DAG810)로 다이아몬드 숫돌을 사용하여 실리콘 웨이퍼의 이면 연삭을 행하였다. 최종 기판 두께 50㎛까지 그라인딩한 후, 광학 현미경(100배)에 의해 크랙, 박리 등의 이상의 유무를 조사하였다. 이상이 발생하지 않은 경우를 양호로 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타낸다.
-CVD 내성 시험-
실리콘 웨이퍼를 이면 연삭한 후의 가공체를 CVD 장치에 도입하고, 2㎛의 SiO2막의 생성 실험을 행하고, 그 때의 외관 이상의 유무를 조사하였다. 외관 이상이 발생하지 않은 경우를 양호로 평가하여 「○」 나타내고, 보이드, 웨이퍼 부풀음, 웨이퍼 파손 등의 외관 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타낸다. CVD 내성 시험의 조건은, 하기와 같다.
장치명: 플라즈마 CVD PD270STL(사무코사 제조)
RF 500W, 내압(內壓) 40 Pa
TEOS(테트라에틸오르토실리케이트):O2 = 20 sccm:680 sccm
-박리성(剝離性) 시험-
기판의 박리성은, 먼저, CVD 내성 시험이 종료된 웨이퍼 가공체를 50㎛까지 박형화한 웨이퍼 측에 다이싱 프레임을 사용하여 다이싱 테이프를 부착하고, 이 다이싱 테이프 면을 진공 흡착에 의해, 흡착판에 세팅하였다. 그 후, 실온에서, 유리중 1점을 핀 세트에 의해 들어올림으로써, 유리 기판을 박리하였다. 이 때, 박리 전처리(前處理)로서 p-멘탄에 실온에서 5분간 침지시킨 기판의 박리성도 검토했다. 50㎛의 웨이퍼가 균열하지 않고 박리할 수 있는 경우를 「○」로 나타내고, 균열 등의 이상이 발생한 경우를 불량으로 평가하여 「×」로 나타낸다.
-세정 제거성 시험-
상기 박리성 시험 종료 후의 다이싱 테이프를 통하여 다이싱 프레임에 장착된 200 ㎜ 웨이퍼(CVD 내성 시험 조건에 노출된 것)를, 접착층을 위로 하여 스핀코터에 세팅하고, 세정 용제로서 p-멘탄을 사용하고, 세정 방법으로서 5분간 분무, 1분간 분무, 또는 1분간 2유체 세정(질소 혼합)을 각각 행하고, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무하여 린스를 행하였다. 그리고, 2유체 세정은 Suss에서 제조한 Delta12L를 사용하여 행하였다. 그 후, 외관을 관찰하여 잔존하는 접착재 수지의 유무를 육안에 의해 체크하였다. 수지의 잔존이 인정되지 않는 것을 양호로서 평가하여 「○」로 나타내고, 부분적으로 수지의 잔존이 인정된 것을 부분적 불량으로서 「△」로 나타내고, 웨이퍼 전체면에 수지의 잔존이 인정된 것을 불량으로 평가하여 「×」로 나타낸다.
-필 박리력 시험-
직경 200 ㎜ 실리콘 웨이퍼(두께: 725㎛)에 스핀 코팅한 후, 핫 플레이트에 의해, 150℃에서 5분간 가열함으로써, 층(A)에 대응하는 재료를 표 1에 나타낸 막 두께로, 웨이퍼 범프 형성면에 성막하였다. 그 후, 층(B')에 상당하는 열경화성 실리콘 조성물 용액을, 실리콘 웨이퍼 상에 형성된 층(A) 상에, 마찬가지로 스핀 코팅하고, 또한 그 후, 150℃에서 3분간, 핫 플레이트 상에서 가열하여 2㎛ 막 두께로 형성하였다. 또한 층(B') 상에 층(C')에 대응하는 실록산 함유 조성물 용액을 스핀 코팅, 및 핫 플레이트에 의해, 150℃에서 5분간 더 가열함으로써, 50㎛ 막 두께로, 실리콘 웨이퍼 상에 형성하였다. 그 후 오븐에서 180℃에서 1시간에 걸쳐 경화시켰다.
그 후, 상기 웨이퍼의 층(C) 상에 길이 150 ㎜×폭 25 ㎜의 폴리이미드 테이프를 5개 접합하고, 테이프가 부착되지 않은 부분의 가접착재층을 제거하였다. 시마즈 제작소사에서 제조한 AUTOGRAPH(AG-1)을 사용하여 300 ㎜/분의 속도로 테이프의 일단으로부터 180° 박리에 의해 120 ㎜ 박리하고, 그 때 걸리는 힘의 평균(120 ㎜ 스트로크×5회)을, 그 가접착층(B)의 박리력으로 하였다.
[표 1]
Figure pat00016
표 1에 나타낸 바와 같이, 본 발명의 요건을 만족시키는 실시예 1∼4에서는, 가접착 및 박리가 용이한 것을 알 수 있다. 또한 실시예 5에서는 지지체 박리 전에 용제에 침지시킴으로써 박리가 가능하게 된다. 한편, 본 발명의 요건을 만족시키지 않는 비교예 1, 2에서는 접착 후, 광학 현미경 관찰로부터 보이드가 발생하였다.
그리고, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허 청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지고, 동일한 작용 효과를 얻을 수 있는 것은, 어떤 것이라도 본 발명의 기술적 범위에 포함된다.
1: 웨이퍼(디바이스 웨이퍼)
2: 가접착재층
(A): 비실리콘 열가소성 수지층(제1 가접착층)
(B): 열경화성 실록산 중합체층(제2 가접착층)
(C): 열경화성 실록산 변성 중합체층(제3 가접착층)
3: 지지체

Claims (13)

  1. 표면에 회로면을 가지고, 이면(裏面)을 가공할 웨이퍼를 웨이퍼 가공용 가접착재를 통하여 지지체에 가접착시키는 방법으로서,
    상기 웨이퍼 가공용 가접착재가, 상기 웨이퍼의 표면에 박리 가능하게 접착된 비실리콘 열가소성 수지층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 열경화성 실록산 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 실록산 변성 중합체층(C)으로 이루어지는 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 구비한 것으로서,
    상기 웨이퍼의 표면에 상기 수지층(A)을 형성한 후, 상기 수지층(A) 위에 상기 열경화성 실록산 중합체층(B)을 형성하기 위한 열경화성 실리콘 조성물층(B')이 형성된 웨이퍼 적층체를 얻고, 또한 상기 지지체 상에 열경화성 실록산 변성 중합체층(C)을 얻기 위한 실록산 함유 조성물층(C')이 형성된 지지체 적층체를 얻고, 이어서, 상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 진공하에서 가열하여 접합을 행하고, 상기 조성물층(B')과 조성물층(C')의 양 층을 각각 열경화하고, 또한 양 층을 접착시키는, 웨이퍼와 지지체를 가접착시키는 것을 특징으로 하는 가접착 방법.
  2. 제1항에 있어서,
    상기 진공하에서의 접합 시에, 40∼200 ℃의 가열하에서 접착을 행하는, 가접착 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 열경화성 실리콘 조성물층(B')이,
    (B-1) 1분자 중에 2개 이상의 알케닐기를 가지는 오르가노 폴리실록산,
    (B-2) 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노 하이드로겐 폴리실록산, 및
    (B-3) 백금계 촉매
    를 함유하는 조성물의 층이고,
    상기 (B-1) 성분 중의 알케닐기에 대한 (B-2) 성분 중의 Si-H기의 몰비가 0.3∼10인, 가접착 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 열경화성 실록산 중합체층(B)에서의 25 ㎜ 폭의 폴리이미드 시험편의 180° 필(peel) 박리력이 2 gf 이상 50 gf 이하인, 가접착 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실록산 함유 조성물층(C')이, 하기 일반식(1)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 층인, 가접착 방법:
    Figure pat00017

    [상기 일반식(1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타내고, 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이며, 단 A＋B=1이고, X는 하기 일반식(2)으로 표시되는 2가의 유기기임:
    Figure pat00018

    (상기 일반식(2) 중에서, Z는,
    Figure pat00019

    중에서 선택되는 어느 하나의 2가의 유기기이며, N은 0 또는 1이고, 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)].
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 실록산 함유 조성물층(C')이, 하기 일반식(3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀성 수산기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 층인, 가접착 방법:
    Figure pat00020

    [상기 일반식(3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타내고, 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이며, 단, A＋B=1이고, 또한, Y는 하기 일반식(4)으로 표시되는 2가의 유기기임:
    Figure pat00021

    (상기 일반식(4) 중에서, V는,
    Figure pat00022

    중에서 선택되는 어느 하나의 2가의 유기기이며, p는 0 또는 1이고. 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)].
  7. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 상기 표면의 회로 형성면에 비실리콘 열가소성 수지(A)로 이루어지는 제1 가접착층을 형성한 후, 상기 제1 가접착층 위에 열경화성 실리콘 조성물층(B')을 형성하고, 또한 지지체의 일면에 실록산 함유 조성물층(C')을 형성하고, 상기 웨이퍼의 열경화성 실리콘 조성물층(B')과 상기 지지체의 실록산 함유 조성물층(C')을 진공하에서 접합하는 공정;
    (b) 상기 열경화성 실리콘 조성물층(B')과 실록산 함유 조성물층(C')을 각각 열경화시켜, 열경화성 실리콘 조성물층(B')의 경화물로 이루어지는 열경화성 실록산 중합체층(B)의 제2 가접착층과 실록산 함유 조성물층(C')의 경화물로 이루어지는 열경화성 실록산 변성 중합체층(C)의 제3 가접착층을 접착시키는 공정;
    (c) 상기 제1, 제2 및 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 통하여 지지체에 접합된 상기 웨이퍼의 회로 비형성면을 연삭(硏削) 또는 연마하는 공정;
    (d) 상기 웨이퍼의 회로 비형성면에 가공을 행하는 공정;
    (e) 상기 가공이 행해진 웨이퍼를 상기 복합 가접착재층 및 지지체로부터 박리하는 공정; 및
    (f) 상기 가공이 행해진 웨이퍼의 박리면에 대하여 세정을 행하는 공정
    을 포함하는 박형 웨이퍼의 제조 방법.
  8. 제7항에 있어서,
    상기 공정(e)에 있어서 웨이퍼로부터 지지체를 박리하기 전에 웨이퍼 전체를 용제 중에 침지(浸漬)시킨 후에 지지체를 박리하는 공정을 더 포함하는 박형 웨이퍼의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    상기 공정(f)에 있어서 2유체(流體) 세정을 사용하여 세정을 행하는, 박형 웨이퍼의 제조 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 진공하에서의 접합 시에, 40∼200 ℃의 가열하에서 접합을 행하는, 박형 웨이퍼의 제조 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 열경화성 실리콘 조성물층(B')이,
    (B-1) 1분자 중에 2개 이상의 알케닐기를 가지는 오르가노 폴리실록산,
    (B-2) 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노 하이드로겐 폴리실록산, 및
    (B-3) 백금계 촉매
    를 함유하는 조성물의 층이고,
    상기 (B-1) 성분 중의 알케닐기에 대한 (B-2) 성분 중의 Si-H기의 몰비가 0.3∼10인, 박형 웨이퍼의 제조 방법.
  12. 제7항 내지 제11항 중 어느 한 항에 있어서,
    상기 실록산 함유 조성물층(C')이, 하기 일반식(1)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균적으로 2개 이상의 메틸올기 또는 알콕시메틸올기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 층인, 박형 웨이퍼의 제조 방법:
    Figure pat00023

    [상기 일반식(1) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타내고, 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이며, 단 A＋B=1이고, X는 하기 일반식(2)으로 표시되는 2가의 유기기임:
    Figure pat00024

    (상기 일반식(2) 중에서, Z는,
    Figure pat00025

    중에서 선택되는 어느 하나의 2가의 유기기이며, N은 0 또는 1이고, 또한, R5, R6는 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)].
  13. 제7항 내지 제12항 중 어느 한 항에 있어서,
    상기 실록산 함유 조성물층(C')이, 하기 일반식(3)으로 표시되는 반복 단위를 가지는, 중량 평균 분자량이 3,000∼500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1분자 중에 평균적으로 2개 이상의 페놀성 수산기를 가지는 페놀 화합물, 및 1분자 중에 평균적으로 2개 이상의 에폭시기를 가지는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1∼50 질량부 함유하는 조성물의 층인, 박형 웨이퍼의 제조 방법:
    Figure pat00026

    [상기 일반식(3) 중에서, R1∼R4는 동일할 수도 있고 상이할 수도 있는 탄소 원자수 1∼8의 1가의 탄화수소기를 나타내고, 또한, m은 1∼100의 정수이며, B는 양수, A는 0 또는 양수이며, 단, A＋B=1이고, 또한, Y는 하기 일반식(4)으로 표시되는 2가의 유기기임:
    Figure pat00027

    (상기 일반식(4) 중에서, V는,
    Figure pat00028

    중에서 선택되는 어느 하나의 2가의 유기기이며, p는 0 또는 1이고, 또한, R7, R8은 각각 탄소 원자수 1∼4의 알킬기 또는 알콕시기이며, 서로 동일할 수도 있고 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)].
KR1020150186426A 2014-12-24 2015-12-24 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법 KR102427541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014259813A JP6225894B2 (ja) 2014-12-24 2014-12-24 ウエハの仮接着方法及び薄型ウエハの製造方法
JPJP-P-2014-259813 2014-12-24

Publications (2)

Publication Number Publication Date
KR20160078291A true KR20160078291A (ko) 2016-07-04
KR102427541B1 KR102427541B1 (ko) 2022-07-29

Family

ID=55079953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150186426A KR102427541B1 (ko) 2014-12-24 2015-12-24 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US9646868B2 (ko)
EP (1) EP3038148B1 (ko)
JP (1) JP6225894B2 (ko)
KR (1) KR102427541B1 (ko)
CN (1) CN105742194B (ko)
TW (1) TWI668077B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202017103517U1 (de) 2016-06-22 2017-10-02 Hyundai Mobis Co., Ltd. Mittel-Airbag-Vorrichtung
US10325897B2 (en) 2016-11-14 2019-06-18 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6443241B2 (ja) * 2015-06-30 2018-12-26 信越化学工業株式会社 ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
JP6589766B2 (ja) 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
IT201700053902A1 (it) * 2017-05-18 2018-11-18 Lfoundry Srl Metodo di bonding ibrido per wafer a semiconduttore e relativo dispositivo integrato tridimensionale
JP6788549B2 (ja) * 2017-06-05 2020-11-25 信越化学工業株式会社 基板加工用仮接着フィルムロール、薄型基板の製造方法
EP3645651B1 (en) * 2017-10-19 2023-09-06 Dow Silicones Corporation A method for fabricating a flexible organic light emitting diode using a pressure sensitive adhesive composition
JP6535427B1 (ja) * 2017-12-15 2019-06-26 株式会社Ｄｎｐファインケミカル 水系仮止め接着剤及び水系仮止め接着剤の製造方法、並びに該水系仮止め接着剤を用いた各種部材又は部品の製造方法
KR20210096144A (ko) 2018-11-28 2021-08-04 닛산 가가쿠 가부시키가이샤 접착제 조성물, 적층체 및 적층체의 제조 방법, 그리고 반도체 형성 기판을 박화하는 방법
JP7454922B2 (ja) * 2019-07-11 2024-03-25 信越化学工業株式会社 基板加工用仮接着材料及び積層体の製造方法
JPWO2021112070A1 (ko) * 2019-12-02 2021-06-10
KR20230005219A (ko) 2020-04-30 2023-01-09 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 가접착제, 웨이퍼 적층체 및 박형 웨이퍼의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053088A (ko) * 1998-06-23 2001-06-25 아메라시아 인터내셔널 테크놀로지, 인크. 전자 장치용 접착제 예비성형체 덮개의 제조 방법
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
KR20130047629A (ko) * 2011-10-28 2013-05-08 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR20130119883A (ko) * 2012-04-24 2013-11-01 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR20140047003A (ko) * 2012-10-11 2014-04-21 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
KR20140070359A (ko) * 2012-11-30 2014-06-10 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096142B1 (ko) * 2008-01-24 2011-12-19 브레우어 사이언스 인코포레이션 캐리어 기판에 디바이스 웨이퍼를 가역적으로 장착하는 방법
JP2010100686A (ja) * 2008-10-21 2010-05-06 Nitto Denko Corp 自発巻回性粘着シート
JP5373696B2 (ja) * 2010-05-07 2013-12-18 信越化学工業株式会社 新規シルフェニレン骨格含有シリコーン型高分子化合物及びその製造方法
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
TWI425066B (zh) * 2010-09-09 2014-02-01 Hitachi Chemical Co Ltd Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
TWI557786B (zh) * 2011-02-28 2016-11-11 道康寧公司 晶圓膠合系統及其用來膠合和脫膠的方法
JP5846060B2 (ja) * 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US8999817B2 (en) * 2012-02-28 2015-04-07 Shin-Etsu Chemical Co., Ltd. Wafer process body, wafer processing member, wafer processing temporary adhesive material, and method for manufacturing thin wafer
JP5767155B2 (ja) * 2012-04-13 2015-08-19 信越化学工業株式会社 ウエハ加工体、支持体の再生方法及びウエハ加工用仮接着材
JP5767161B2 (ja) * 2012-05-08 2015-08-19 信越化学工業株式会社 ウエハ加工用仮接着材、それを用いたウエハ加工用部材、ウエハ加工体、及び薄型ウエハの作製方法
CN104412369B (zh) * 2012-06-29 2017-05-24 日立化成株式会社 半导体装置的制造方法
US10106713B2 (en) * 2014-01-29 2018-10-23 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, temporary adhesive material for wafer processing, and method for manufacturing thin wafer
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053088A (ko) * 1998-06-23 2001-06-25 아메라시아 인터내셔널 테크놀로지, 인크. 전자 장치용 접착제 예비성형체 덮개의 제조 방법
JP2004064040A (ja) 2002-06-03 2004-02-26 Three M Innovative Properties Co 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
KR20130047629A (ko) * 2011-10-28 2013-05-08 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR20130119883A (ko) * 2012-04-24 2013-11-01 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR20140047003A (ko) * 2012-10-11 2014-04-21 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
KR20140070359A (ko) * 2012-11-30 2014-06-10 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202017103517U1 (de) 2016-06-22 2017-10-02 Hyundai Mobis Co., Ltd. Mittel-Airbag-Vorrichtung
US10325897B2 (en) 2016-11-14 2019-06-18 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method
US10770447B2 (en) 2016-11-14 2020-09-08 Samsung Electronics Co., Ltd. Method for fabricating substrate structure and substrate structure fabricated by using the method

Also Published As

Publication number Publication date
TWI668077B (zh) 2019-08-11
EP3038148B1 (en) 2017-08-02
JP2016119438A (ja) 2016-06-30
CN105742194A (zh) 2016-07-06
JP6225894B2 (ja) 2017-11-08
US9646868B2 (en) 2017-05-09
CN105742194B (zh) 2019-08-27
EP3038148A1 (en) 2016-06-29
KR102427541B1 (ko) 2022-07-29
US20160189998A1 (en) 2016-06-30
TW201634183A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
KR102427541B1 (ko) 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법
TWI663232B (zh) 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法
JP6130522B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
EP3037495B1 (en) Wafer processing laminate, temporary adhesive material for wafer processing, and method for manufacturing thin wafer
KR102494875B1 (ko) 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법
KR20180133213A (ko) 기판 가공용 가접착 필름 롤, 박형 기판의 제조 방법
JP2023121788A (ja) 基板加工用仮接着材料及び積層体の製造方法
TWI814931B (zh) 層合體之製造方法以及基板之製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant