KR20140047003A - 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법 - Google Patents

웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20140047003A
KR20140047003A KR1020130120593A KR20130120593A KR20140047003A KR 20140047003 A KR20140047003 A KR 20140047003A KR 1020130120593 A KR1020130120593 A KR 1020130120593A KR 20130120593 A KR20130120593 A KR 20130120593A KR 20140047003 A KR20140047003 A KR 20140047003A
Authority
KR
South Korea
Prior art keywords
wafer
temporary adhesive
adhesive layer
layer
polymer layer
Prior art date
Application number
KR1020130120593A
Other languages
English (en)
Other versions
KR101908630B1 (ko
Inventor
카즈노리 콘도
히데토 카토
미치히로 수고
쇼헤이 타가미
히로유키 야스다
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20140047003A publication Critical patent/KR20140047003A/ko
Application granted granted Critical
Publication of KR101908630B1 publication Critical patent/KR101908630B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04Polysiloxanes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[과제] 웨이퍼와 지지체와의 가접착이 용이하며, 또한, 고단차 기판의 균일한 막 두께로의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 박리도 용이하며, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 이를 사용하는 박형 웨이퍼의 제조방법을 제공한다.
[해결 수단] 지지체 상에 가접착재층이 형성되고, 상기 가접착재층 상에, 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층을 구비한 웨이퍼 가공체.

Description

웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법{WAFER PROCESSING LAMINATE, WAFER PROCESSING MEMBER, TEMPORARY BONDING ARRANGEMENT, AND THIN WAFER MANUFACTURING METHOD}
본 발명은, 박형 웨이퍼를 효과적으로 얻는 것을 가능하게 하는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재(假接着材), 및 박형 웨이퍼의 제조방법에 관한 것이다.
3차원의 반도체 실장은, 향상된 고밀도, 대용량화를 실현하기 위하여 필수가 되고 있다. 3차원 실장 기술이란, 1개의 반도체 칩을 박형화하고, 또한 이것을 실리콘 관통 전극(TSV; through silicon via)에 의해 결선(結線)하면서 다층으로 적층하는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면(「이면(裏面)」이라고도 함) 연삭에 의해 박형화하고, 또한 이면에 TSV를 포함한 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 붙여, 연삭시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 기재에 이용하고 있어 유연성이 있는 반면, 강도나 내열성이 불충분하여, TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기에는 적합하지 않다.
따라서, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 개재하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이 때에 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이는 기판을 지지체에 간극없이 접합할 수 있고, 후 공정에 견딜 정도의 충분한 내구성이 필요하므로, 또한 마지막에 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있는 것이 필요하다. 이와 같이, 마지막에 박리하는 점에서, 본 명세서에서는 이 접착층을 가접착층(또는 가접착재층)이라고 칭하기로 한다.
지금까지 공지의 가접착층과 그 박리 방법으로서는, 광흡수성 물질을 포함한 접착재에 고강도의 광을 조사하고, 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허 문헌 1), 및, 열용해성의 탄화수소계 화합물을 접착재에 이용하여, 가열 용해 상태로 접합·박리를 행하는 기술(특허 문헌 2)이 제안되어 있다. 전자의 기술은 레이저 등의 고가의 장치가 필요하고, 또한 기판 1매당의 처리 시간이 길어지는 등의 문제가 있었다. 또한, 후자의 기술은 가열만으로 제어하기 때문에 간편한 반면, 200℃를 넘는 고온에서의 열안정성이 불충분하기 때문에, 적용 범위는 좁았다. 또한, 이들 가접착층에서는, 고단차 기판의 균일한 막 두께 형성과 지지체에의 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 이용하는 기술이 제안되어 있다(특허 문헌 3). 이는 기판을 지지체에 부가 경화형의 실리콘 점착제를 이용하여 접합하고, 박리시에는 실리콘 수지를 용해, 혹은 분해하는 것과 같은 약제에 침지하여 기판을 지지체로부터 분리하는 것이다. 그 때문에, 박리에 매우 장시간을 필요로 하여, 실제의 제조 프로세스에의 적용은 곤란하다.
특개 2004-64040호 공보 특개 2006-328104호 공보 미국 특허 제 7541264호 공보
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 가접착이 용이하고, 또한, 고단차 기판의 균일한 막 두께로의 형성도 가능하며, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 또한 박리도 용이하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 이를 사용하는 박형 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로, 지지체 상에 가접착재층이 형성되고, 또한 상기 가접착재층 상에, 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 구비한 것인 것을 특징으로 하는 웨이퍼 가공체를 제공한다.
또한, 본 발명에서는, 지지체 상에 가접착재층이 형성되고, 상기 가접착재층 상에, 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서, 상기 가접착재층이, 상기 지지체에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층과, 상기 제3 가접착층 상에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층 상에 적층되고, 상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층을 구비한 것인 것을 특징으로 하는 웨이퍼 가공용 부재를 제공한다.
또한, 본 발명에서는, 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재로서, 상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착 가능한 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층을 가지는 것인 것을 특징으로 하는 웨이퍼 가공용 가접착재를 제공한다.
이러한 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재를 이용하면, 웨이퍼와 지지체와의 가접착이 용이하며, 또한, 고단차 기판의 균일한 막 두께로의 형성도 가능하며, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 나아가서는, 박리도 용이하여 박형 웨이퍼의 생산성을 높일 수 있다.
또한 이들의 경우, 상기 열가소성 오르가노폴리실록산 중합체층(A) 및 상기 열가소성 오르가노폴리실록산 중합체층(A')이, R11R12SiO2 /2로 나타낸 실록산 단위(D단위)를 99.000~99.999몰%, R13R14R15SiO1 /2로 나타낸 실록산 단위(M단위)를 1.000~0.001몰%, R16SiO3/2로 나타낸 실록산 단위(T단위)를 0.000~0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환의 1가 탄화수소기를 나타냄.), 또한, 중량평균분자량이 200,000~1,000,000이며, 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것이 바람직하다.
이러한 열가소성 오르가노폴리실록산 중합체층(A) 및 (A')이면, 접착성, 내열성이 뛰어나기 때문에 바람직하다.
또한 이들의 경우, 상기 방사선 경화성 중합체층(B)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는 중량평균분자량이 3,000~500,000의 에폭시기 함유 실리콘 고분자 화합물로 이루어지는 방사선 경화성 변성 실록산 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균하여 2개 이상의 페놀성 수산기를 가지는 화합물, 또는, 1분자 중에 평균하여 2개 이상의 에폭시기를 가지는 화합물로부터 선택되는 어느 1종 이상을 0.1~50질량부, 240nm 내지 500nm의 범위의 광조사에 의해 산을 발생하는 광산발생제를 0.05~20질량부 함유하는 조성물의 경화물층인 것이 바람직하다.
[화학식 1]
Figure pat00001
[식 중, R1~R4은 동일할 수도 상이할 수도 있는 탄소원자수 1~8의 1가 탄화수소기를 나타낸다. 또한, m은 1~100의 정수(整數)이며, a, b, c, d는 0 또는 양수(正數)이며, a+b+c+d=1이며, 단, c 및 d가 동시에 0이 되는 일은 없고, 또한, 0<(c+d)/(a+b+c+d)≤1.0이다. 또한, X는 하기 일반식 (2)로 표시되는 2가의 유기기, Y는 하기 일반식 (3)으로 표시되는 2가의 유기기이다.
[화학식 2]
Figure pat00002
(식 중, Z는
[화학식 3]
Figure pat00003
중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)
[화학식 4]
Figure pat00004
(식 중, V는
[화학식 5]
Figure pat00005
중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
이러한 방사선 경화성 중합체층(B)이면, 내열성에 더욱 뛰어난 것이 되며, 또한, 막 두께 균일성이 좋은 가접착층이 되기 때문에 바람직하다. 또한, 방사선에 의해 경화시키는 것이 가능하며, 일반적인 열경화에 의해 얻어지는 경화층과 비교했을 경우 경화 수축이 매우 낮기 때문에, 가공이 실시되는 웨이퍼에 주는 스트레스가 매우 작아 웨이퍼 휨을 작게 할 수 있기 때문에 바람직하다.
또한, 본 발명에서는,
(a) 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을, 본 발명의 웨이퍼 가공체에 이용되는 열가소성 오르가노폴리실록산 중합체층(A)과, 방사선 경화성 중합체층(B)과, 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 가접착재층을 개재하여, 지지체에 접합한 후, 상기 방사선 경화성 중합체층(B)을 방사선에 의해 경화하는 공정과,
(b) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(c) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(d) 가공을 실시한 상기 웨이퍼를 상기 지지체로부터 박리하는 공정,
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조방법을 제공한다.
이러한 박형 웨이퍼의 제조방법이면, 본 발명에서의 3층계로 이루어지는 가접착재층을, 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용하여 관통 전극 구조나, 범프 접속 구조를 가지는 박형 웨이퍼를 용이하게 제조할 수 있다.
또한 이 경우, 상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정은,
(e) 가공을 실시한 상기 웨이퍼의 웨이퍼면에 다이싱테이프를 접착하는 공정과,
(f) 다이싱테이프면을 흡착면에 진공 흡착하는 공정과,
(g) 상기 흡착면의 온도가 10℃ 내지 100℃의 온도 범위에서, 상기 지지체를, 가공을 실시한 상기 웨이퍼로부터 필오프(peel off)로 박리하는 공정을 포함하는 것이 바람직하다.
이러한 박리 공정에 의하면, 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있고, 또한 후의 다이싱 공정을 용이하게 행할 수 있다.
또한 이 경우, 상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
(h) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것이 바람직하다.
공정(d)에 의해 지지체로부터 박리된 웨이퍼의 회로 형성면에는, 열가소성 오르가노폴리실록산 중합체층(A)이 일부 잔존하고 있는 경우가 있다. 이 열가소성 오르가노폴리실록산 중합체층(A)의 제거는, 예를 들면, 펜탄, 헥산, 시클로헥산, 데칸, 이소도데칸, 리모넨 등의 탄화수소계 용제로 웨이퍼를 세정함으로써 행할 수 있다.
본 발명에서의 가접착재층은, 내열성이 높기 때문에, 폭넓은 반도체 성막 프로세스에 적용할 수 있고, 단차를 가지는 웨이퍼에 대해서도, 막 두께 균일성이 높은 접착재층을 형성할 수 있고, 이 막 두께 균일성으로 인해 용이하게 50μm 이하의 균일한 박형 웨이퍼를 얻는 것이 가능해지며, 나아가서는, 박형 웨이퍼 제작 후, 이 웨이퍼를 지지체로부터 실온에서 용이하게 박리할 수 있기 때문에, 깨지기 쉬운 박형 웨이퍼를 용이하게 제조할 수 있다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 나타낸 단면도이다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토를 행한 결과, (A) 고중합도 오르가노폴리실록산으로 이루어지는 열가소성 가접착층과, (B) 변성 실록산 중합체를 주성분으로 하는 층으로 이루어지는 방사선 경화성 가접착층과, 나아가서는, (A') 고중합도 오르가노폴리실록산으로 이루어지는 열가소성 가접착층의 3층계로 이루어지는 가접착재층을, 웨이퍼와 지지체의 접합에 사용함으로써, 관통 전극 구조나, 범프 접속 구조를 가지는 박형 웨이퍼를 간단하게 제조하는 방법을 발견했다.
본 발명의 웨이퍼 가공체(10)는, 도 1에 나타낸 바와 같이, 가공해야 하는 웨이퍼(1)와, 웨이퍼(1)의 가공시에 웨이퍼(1)를 지지하는 지지체(2)와, 이들 웨이퍼(1)와 지지체(2)와의 사이에 개재하는 가접착재층(3)을 구비하고, 이 가접착재층(3)이, 열가소성 오르가노폴리실록산 중합체층(A)(제1 가접착층)과, 방사선 경화성 중합체층(B)(제2 가접착층)과, 또한 열가소성 오르가노폴리실록산 중합체(A')(제3 가접착층)의 3층 구조로 이루어지고, 제1 가접착층이 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼(1)의 표면에 박리 가능하게 접착되고, 제3 가접착층이 지지체(2)에 박리 가능하게 접착되어 있는 것이다.
또한, 본 발명의 웨이퍼 가공용 부재는, 상기 지지체(2)와, 그 위에 적층된 열가소성 오르가노폴리실록산 중합체층(A')과, 그 위에 적층된 방사선 경화성 중합체층(B)과, 그 위에 적층된 열가소성 오르가노폴리실록산 중합체층(A)을 가지는 것이며, 본 발명의 웨이퍼 가공용 가접착재는, 상기 중합체층((A), (B) 및 (A'))의 적층체로 이루어지는 것이다.
이하, 본 발명을 더욱 상세하게 설명한다.
<가접착재층>
-제1 가접착층(A) 및 제3 가접착층(A')/열가소성 오르가노폴리실록산 중합체층-
제1 가접착층(A) 및 제3 가접착층(A')은, 동일할 수도 상이할 수도 있고, R11R12SiO2 /2로 나타낸 실록산 단위(D단위)를 99.000~99.999몰%, 바람직하게는 99.500~99.999몰%, R13R14R15SiO1/2로 나타낸 실록산 단위(M단위)를 1.000~0.001몰%, 바람직하게는 0.500~0.001몰%, R16SiO3 /2로 나타낸 실록산 단위(T단위)를 0.000~0.500몰%, 바람직하게는 0.000~0.100몰% 함유하고, 또한 중량평균분자량이 200,000~1,000,000이며, 나아가서는 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산의 층을 들 수 있다.
상기에 있어서, 유기 치환기(R11, R12, R13, R14, R15, R16)는, 비치환 또는 치환의 탄소원자수 1~10의 1가 탄화수소기이며, 구체적으로는, 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등의 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기를 들 수 있고, 바람직하게는 메틸기 및 페닐기이다.
상기 오르가노폴리실록산의 분자량은, GPC(겔 침투 크로마토그래피)로, 폴리스틸렌 표준 물질에 의해 제작한 검량선을 따라 얻어지는 중량평균분자량(본 명세서에서는, 「중량평균분자량」이란 이것을 의미함)의 값이며, 중량평균분자량이 200,000 이상, 보다 바람직하게는 350,000 이상이며, 또한, 1,000,000 이하, 보다 바람직하게 800,000 이하이며, 나아가서는 분자량 740 이하의 저분자량 성분 함유량이 0.5질량% 이하, 보다 바람직하게는 0.1질량% 이하이다.
상기 오르가노폴리실록산에 있어서, 중량평균분자량이 200,000 이상이면, 웨이퍼를 박형화하기 위한 연삭 공정에 충분히 견딜 수 있기 때문에 바람직하다. 또한, 중량평균분자량이 1,000,000 이하의 경우는, 공정 종료 후의 세정 공정으로 세정할 수 있기 때문에 바람직하다. 또한, 분자량이 740 이하의 저분자량 성분이 0.5질량% 이하이면, 관통 전극 형성중의 열처리나 웨이퍼 이면에 형성되는 범프 전극의 열처리에 대하여 충분한 내열성이 얻어지기 때문에 바람직하다.
또한, D단위는 수지 중의 99.000~99.999몰%를 구성하는 것이 바람직하고, 99.000몰% 이상이면, 웨이퍼 박형화를 위한 연삭 공정에 견딜 수 있기 때문에 바람직하고, 99.999몰% 이하이면, 공정 종료 후의 가접착층(B)과의 박리를 행하지 못할 우려가 없기 때문에 바람직하다.
M단위는, D단위를 주성분으로 하는 수지의 말단의 활성기의 봉지를 위하여 추가되고, 그 분자량을 조정하기 위하여 사용된다.
이 열가소성 오르가노폴리실록산층은, 미리 필름으로서, 이 필름을, 롤 라미네이터 등을 사용하여 웨이퍼에 접합 사용해도, 그 용액을 스핀 코트, 롤 코터 등의 방법에 의해 웨이퍼 상에 형성하여 사용할 수도 있다. 스핀 코트 등의 방법에 의해 웨이퍼 상에 이 층 (A) 및 (A')를 형성하는 경우에는, 수지를 용액으로서 코트하고 그 후 건조하는 것이 바람직하지만, 이 경우에는, 펜탄, 헥산, 시클로헥산, 데칸, 이소도데칸, 리모넨 등의 탄화수소계 용제가 적합하게 사용된다. 또한, 이 열가소성 오르가노폴리실록산 중합체 용액에는, 공지의 산화 방지재를 내열성 향상을 위하여 첨가할 수 있다. 또한, 이 층 (A) 및 (A')는, 막 두께 0.1~10μm의 사이에 형성되어 사용되는 것이 바람직하다. 0.1μm 이상이면, 디바이스 웨이퍼의 단차를 커버할 수 있고, 10μm 이하이면, 박형 웨이퍼를 형성하는 경우의 연삭 공정에 충분히 견딜 수 있기 때문에 바람직하다. 또한, 이 열가소성 실록산에는, 내열성을 더욱 높이기 위하여, 열가소성 오르가노폴리실록산 100질량부에 대하여 실리카 등의 필러를 50질량부 이하 첨가할 수도 있다.
-제2 가접착층(B)/방사선 경화성 변성 실록산 중합체층-
일반식 (1)로 표시되는 방사선 경화성 변성 실록산 중합체를 주성분으로 하는 방사선 경화성 조성물의 경화물의 층이 제2 가접착층(B)으로서 들고 있다. 이 조성물은, 방사선에 의해 경화시키는 것이 가능하며, 일반적인 열경화에 의해 얻어지는 경화층과 비교했을 경우 경화 수축이 매우 낮기 때문에, 가공이 실시되는 웨이퍼에 주는 스트레스가 매우 작고, 따라서 웨이퍼 휨을 작게 할 수 있다.
일반식 (1)의 중합체:
하기 일반식 (1)로 표시되는 반복 단위를 가지는 중량평균분자량이 3,000~500,000의 에폭시기 함유 실리콘 고분자 화합물이다.
[화학식 6]
Figure pat00006
[식 중, R1~R4은 동일할 수도 상이할 수도 있는 탄소원자수 1~8의 1가 탄화수소기를 나타낸다. 또한, m은 1~100의 정수이며, a, b, c, d는 0 또는 양수이며, a+b+c+d=1이며, 단, c 및 d가 동시에 0이 되는 일은 없고, 또한, 0<(c+d)/(a+b+c+d)≤1.0이다. 또한, X는 하기 일반식 (2)로 표시되는 2가의 유기기, Y는 하기 일반식 (3)으로 표시되는 2가의 유기기이다.
[화학식 7]
Figure pat00007
(식 중, Z는
[화학식 8]
Figure pat00008
중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)
[화학식 9]
Figure pat00009
(식 중, V는
[화학식 10]
Figure pat00010
중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
상기 일반식 (1)의 방사선 경화성 변성 실록산 중합체를 주성분으로 하는 방사선 경화성 조성물은, 그 방사선 경화를 위하여, 1분자 중에 평균하여 2개 이상의 페놀성 수산기를 가지는 화합물, 또는, 1분자 중에 평균하여 2개 이상의 에폭시기를 가지는 화합물로부터 선택되는 어느 1종 이상의 가교제를 함유한다.
특히, 2관능, 3관능, 4관능 이상의 다관능 가교제, 특히 에폭시 수지, 예를 들면, 일본화약(日本化藥)(주)(Nippon Kayaku Co.,Ltd.)제의 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
[화학식 11]
Figure pat00011

가교제의 배합량은, 상기 방사선 경화성 변성 실록산 중합체 100질량부에 대하여 0.1~50질량부, 바람직하게는 0.1~30질량부, 더욱 바람직하게는 1~20질량부이며, 2종류 또는 3종류 이상을 혼합하여 배합할 수도 있다.
상기 일반식 (1)의 방사선 경화성 변성 실록산 중합체를 주성분으로 하는 방사선 경화성 조성물은, 그 방사선 경화를 위하여 광산발생제를 함유할 수 있다. 광산발생제로서는, 예를 들면 240nm~500nm의 파장의 광조사에 의해 산을 발생하고, 이것이 경화 촉매가 되는 것을 들 수 있다. 본 발명의 방사선 경화성 변성 실록산 중합체는 광산발생제와의 상용성이 뛰어나기 때문에, 폭넓은 광산발생제를 사용할 수 있다. 그러한 광산발생제로서는, 예를 들면 오늄염, 디아조메탄 유도체, 글리옥심 유도체, β-케토술폰 유도체, 디술폰 유도체, 니트로벤질술포네이트 유도체, 술폰산에스테르 유도체, 이미드-일-술포네이트 유도체, 옥심술포네이트 유도체, 이미노술포네이트 유도체, 트리아진 유도체 등을 들 수 있다.
상기 오늄염으로서는, 예를 들면 하기 일반식 (4)로 표시되는 화합물을 들 수 있다.
(R4')h'MK- (4)
(식 중, R4'은 치환기를 가질 수도 있는 탄소수 1~12의 직쇄상, 분지상 또는 환상의 알킬기, 탄소수 6~12의 아릴기 또는 탄소수 7~12의 아랄킬기를 나타내고, M은 요오드늄 또는 술포늄을 나타내고, K-는 비구핵성 대향 이온을 나타내고, h'는 2 또는 3을 나타낸다.)
상기 R4'에 있어서, 알킬기로서는, 예를 들면, 메틸기, 에틸기, 프로필기, 부틸기, 시클로헥실기, 2-옥소시클로헥실기, 노보닐기, 아다만틸기 등을 들 수 있다. 또한, 아릴기로서는, 예를 들면, o-, m- 또는 p-메톡시페닐, 에톡시페닐, m- 또는 p-tert-부톡시페닐 등의 알콕시페닐기: 2-, 3- 또는 4-메틸페닐, 에틸페닐, 4-tert-부틸페닐, 4-부틸페닐, 디메틸페닐 등의 알킬페닐기 등을 들 수 있다. 또한, 아랄킬기로서는, 예를 들면 벤질, 페네틸 등의 각 기를 들 수 있다.
K-의 비구핵성 대향 이온으로서는, 염화물 이온, 취화물(臭化物) 이온 등의 할라이드 이온; 트리플레이트, 1,1,1-트리플루오르에탄술포네이트, 노나플루오르부탄술포네이트 등의 플루오르알킬술포네이트; 토실레이트, 벤젠술포네이트, 4-플루오르벤젠술포네이트, 1,2,3,4,5-펜타플루오르벤젠술포네이트 등의 아릴술포네이트; 메실레이트, 부탄술포네이트 등의 알킬술포네이트; 헥사플루오르 인산이온, 불소화 알킬플루오르 인산이온 등을 들 수 있다.
디아조메탄 유도체로서는, 하기 일반식 (5)로 표시되는 화합물을 들 수 있다.
[화학식 12]
Figure pat00012
(식 중, R5'은 동일할 수도 상이할 수도 있고, 탄소수 1~12의 직쇄상, 분지상 혹은 환상의 알킬기 또는 할로겐화 알킬기, 탄소수 6~12의 아릴기 혹은 할로겐화 아릴기, 또는 탄소수 7~12의 아랄킬기를 나타낸다.)
상기 R5'에 있어서, 알킬기로서는, 예를 들면, 메틸기, 에틸기, 프로필기, 부틸기, 아밀기, 시클로펜틸기, 시클로헥실기, 노보닐기, 아다만틸기 등을 들 수 있다.
또한, 할로겐화 알킬기로서는, 예를 들면, 트리플루오르메틸, 1,1,1-트리플루오르에틸, 1,1,1-트리클로로에틸, 노나플루오르부틸 등을 들 수 있다. 아릴기로서는, 예를 들면, 페닐; o-, m- 또는 p-메톡시페닐, 에톡시페닐, m- 또는 p-tert-부톡시페닐 등의 알콕시페닐기; 2-, 3- 또는 4-메틸페닐, 에틸페닐, 4-tert-부틸페닐, 4-부틸페닐, 디메틸페닐 등의 알킬페닐기 등을 들 수 있다. 할로겐화 아릴기로서는, 예를 들면, 플루오르벤젠, 클로로벤젠, 1,2,3,4,5-펜타플루오로벤젠 등을 들 수 있다. 아랄킬기로서는, 예를 들면 벤질기, 페네틸기 등을 들 수 있다.
글리옥심 유도체로서는, 하기 일반식 (6)으로 표시되는 화합물을 들 수 있다.
[화학식 13]
Figure pat00013
(식 중, R6', R7'은 동일할 수도 상이할 수도 있고, 탄소수 1~12의 직쇄상, 분지상 혹은 환상의 알킬기 또는 할로겐화 알킬기, 탄소수 6~12의 아릴기 혹은 할로겐화 아릴기, 또는 탄소수 7~12의 아랄킬기를 나타낸다. 또한, R7'끼리는 서로 결합하여 환상 구조를 형성할 수도 있고, 환상 구조를 형성하는 경우는, R7'은 탄소수 1~6의 직쇄상 또는 분지상 알킬렌기를 나타낸다.)
상기 R6', R7'의 알킬기, 할로겐화 알킬기, 아릴기, 할로겐화 아릴기 및 아랄킬기로서는, 상기 R5'로 예시한 것 등을 들 수 있다. 상기 R7'의 알킬렌기로서는, 메틸렌기, 에틸렌기, 프로필렌기, 부틸렌기, 헥실렌기 등을 들 수 있다.
광산발생제로서 구체적으로는, 예를 들면 트리플루오르메탄술폰산디페닐요오드늄, 트리플루오르메탄술폰산(p-tert-부톡시페닐)페닐요오드늄, p-톨루엔술폰산디페닐요오드늄, p-톨루엔술폰산(p-tert-부톡시페닐)페닐요오드늄, 트리플루오르메탄술폰산트리페닐술포늄, 트리플루오르메탄술폰산(p-tert-부톡시페닐)디페닐술포늄, 트리플루오르메탄술폰산비스(p-tert-부톡시페닐)페닐술포늄, 트리플루오르메탄술폰산트리스(p-tert-부톡시페닐)술포늄, p-톨루엔술폰산트리페닐술포늄, p-톨루엔술폰산(p-tert-부톡시페닐)디페닐술포늄, p-톨루엔술폰산비스(p-tert-부톡시페닐)페닐술포늄, p-톨루엔술폰산트리스(p-tert-부톡시페닐)술포늄, 노나플루오르부탄술폰산트리페닐술포늄, 부탄술폰산트리페닐술포늄, 트리플루오르메탄술폰산트리메틸술포늄, p-톨루엔술폰산트리메틸술포늄, 트리플루오르메탄술폰산시클로헥실메틸(2-옥소시클로헥실)술포늄, p-톨루엔술폰산시클로헥실메틸(2-옥소시클로헥실)술포늄, 트리플루오르메탄술폰산디메틸페닐술포늄, p-톨루엔술폰산디메틸페닐술포늄, 트리플루오르메탄술폰산디시클로헥실페닐술포늄, p-톨루엔술폰산디시클로헥실페닐술포늄, 비스(4-tert-부틸페닐)요오드늄헥사플루오르포스페이트, 디페닐(4-티오페녹시페닐)술포늄헥사플루오르안티모네이트 등의 오늄염;
비스(벤젠술포닐)디아조메탄, 비스(p-톨루엔술포닐)디아조메탄, 비스(크실렌술포닐)디아조메탄, 비스(시클로헥실술포닐)디아조메탄, 비스(시클로펜틸술포닐)디아조메탄, 비스(n-부틸술포닐)디아조메탄, 비스(이소부틸술포닐)디아조메탄, 비스(sec-부틸술포닐)디아조메탄, 비스(n-프로필술포닐)디아조메탄, 비스(이소프로필술포닐)디아조메탄, 비스(tert-부틸술포닐)디아조메탄, 비스(n-아밀술포닐)디아조메탄, 비스(이소아밀술포닐)디아조메탄, 비스(sec-아밀술포닐)디아조메탄, 비스(tert-아밀술포닐)디아조메탄, 1-시클로헥실술포닐-1-(tert-부틸술포닐)디아조메탄, 1-시클로헥실술포닐-1-(tert-아밀술포닐)디아조메탄, 1-tert-아밀술포닐-1-(tert-부틸술포닐)디아조메탄 등의 디아조메탄 유도체;
비스-o-(p-톨루엔술포닐)-α-디메틸글리옥심, 비스-o-(p-톨루엔술포닐)-α-디페닐글리옥심, 비스-o-(p-톨루엔술포닐)-α-디시클로헥실글리옥심, 비스-o-(p-톨루엔술포닐)-2,3-펜탄디온글리옥심, 비스-(p-톨루엔술포닐)-2-메틸-3,4-펜탄디온글리옥심, 비스-o-(n-부탄술포닐)-α-디메틸글리옥심, 비스-o-(n-부탄술포닐)-α-디페닐글리옥심, 비스-o-(n-부탄술포닐)-α-디시클로헥실글리옥심, 비스-o-(n-부탄술포닐)-2,3-펜탄디온글리옥심, 비스-o-(n-부탄술포닐)-2-메틸-3,4-펜탄디온글리옥심, 비스-o-(메탄술포닐)-α-디메틸글리옥심, 비스-o-(트리플루오르메탄술포닐)-α-디메틸글리옥심, 비스-o-(1,1,1-트리플루오르에탄술포닐)-α-디메틸글리옥심, 비스-o-(tert―부탄술포닐)-α-디메틸글리옥심, 비스-o-(퍼플루오르옥탄술포닐)-α-디메틸글리옥심, 비스-o-(시클로헥산술포닐)-α-디메틸글리옥심, 비스-o-(벤젠술포닐)-α-디메틸글리옥심, 비스-o-(p-플루오르벤젠술포닐)-α-디메틸글리옥심, 비스-o-(p-tert-부틸벤젠술포닐)-α-디메틸글리옥심, 비스-o-(크실렌술포닐)-α-디메틸글리옥심, 비스-o-(캄포르술포닐)-α-디메틸글리옥심 등의 글리옥심 유도체;
α-(벤젠술포늄옥시이미노)-4-메틸페닐아세트니트릴 등의 옥심술포네이트 유도체; 2-시클로헥실카르보닐-2-(p-톨루엔술포닐)프로판, 2-이소프로필카르보닐-2-(p-톨루엔술포닐)프로판 등의 β-케토술폰 유도체;
디페닐디술폰, 디시클로헥실디술폰 등의 디술폰 유도체; p-톨루엔술폰산 2,6-디니트로벤질, p-톨루엔술폰산 2,4-디니트로벤질 등의 니트로벤질술포네이트 유도체;
1,2,3-트리스(메탄술포닐옥시)벤젠, 1,2,3-트리스(트리플루오르메탄술포닐옥시)벤젠, 1,2,3-트리스(p-톨루엔술포닐옥시)벤젠 등의 술폰산에스테르 유도체;
프탈이미드-일-트리플레이트, 프탈이미드-일-토실레이트, 5-노보넨 2,3-디카르복시이미드-일-트리플레이트, 5-노보넨 2,3-디카르복시이미드-일-토실레이트, 5-노보넨 2,3-디카르복시이미드-일-n-부틸술포네이트, n-트리플루오르메틸술포닐옥시나프틸이미드 등의 이미드-일-술포네이트 유도체 등을 들 수 있다.
또한, (5-(4-메틸페닐)술포닐옥시이미노-5H-티오펜-2-일리덴)-(2-메틸페닐)아세트니트릴, (5-(4-(4-메틸페닐술포닐옥시)페닐술포닐옥시이미노)-5H-티오펜-2-일리덴)-(2-메틸페닐)-아세트니트릴 등의 이미노술포네이트를 들 수 있다. 이들 중에서도, 이미드일술포네이트류나 이미노술포네이트류, 옥심술포네이트류 등이 적합하게 이용된다.
상기 광산발생제는, 1종을 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 광산발생제의 배합량은, 상기 방사선 경화성 변성 실록산 중합체 100질량부에 대하여 0.05~20질량부, 특히 0.2~5질량부가 바람직하다. 배합량이 0.05질량부 이상이면, 충분한 감방사선 경화성을 얻을 수 있고, 20질량부 이하이면 광산발생제 자신의 광흡수에 의해 막 두께에서의 경화성이 악화될 우려가 없기 때문에 바람직하다.
한편, 이 조성물은 필름이며, 웨이퍼에 형성된 (A)층 혹은, 지지체에 형성된 (A')층의 어느 하나의 위에 형성할 수도 있다. 또한, 이 조성물을 용액에 용해하고, 도포, 구체적으로는 스핀 코트, 롤 코터, 다이 코터 등의 방법에 의해 (A)층상, 혹은 (A')층 상에 형성할 수도 있다. 그 경우에는 용해하는 용액으로서는, 예를 들면, 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 유산에틸, 피르빈산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부틸롤락톤 등의 에스테르류 등을 들 수 있고, 이들 1종을 단독으로 또는 2종 이상을 병용할 수 있다.
또한 조성물에는, 내열성을 더욱 높이기 위하여, 공지의 산화 방지제, 실리카 등의 필러를 50질량부 이하 첨가할 수도 있다.
제2 가접착층(B)은, 경화시의 막 두께가 10~200μm인 것이 바람직하고, 20~120μm로 성막하는 것이 더욱 바람직하다. 막 두께가 10μm 이상의 경우에는, 웨이퍼 박형화의 연삭 공정에 충분히 견딜 수 있고, 200μm 이하의 경우에는, TSV 형성 공정 등의 열처리 공정에서 수지 변형을 일으킬 우려가 없어 실용에 견딜 수 있기 때문에 바람직하다.
<박형 웨이퍼의 제조방법>
본 발명의 박형 웨이퍼의 제조방법은, 반도체 회로 등을 가지는 웨이퍼와 지지체와의 접착층으로서, 전술의 (A)와 (B) 및 (A')의 3층으로 이루어지는 가접착재층을 이용하는 것을 특징으로 한다. 본 발명의 제조방법에 의해 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5~300μm, 보다 전형적으로는 10~100μm이다.
본 발명의 박형 웨이퍼의 제조방법은 (a)~(d)의 공정을 가진다.
(a) 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을, 본 발명의 웨이퍼 가공체에 이용되는 열가소성 오르가노폴리실록산 중합체층(A)과, 방사선 경화성 중합체층(B)과, 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 가접착재층을 개재하여 지지체에 접합한 후, 상기 방사선 경화성 중합체층(B)을 방사선에 의해 경화하는 공정과,
(b) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(c) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(d) 가공을 실시한 상기 웨이퍼를 상기 지지체로부터 박리하는 공정.
상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정은,
(e) 가공을 실시한 상기 웨이퍼의 웨이퍼면에 다이싱테이프를 접착하는 공정과,
(f) 다이싱테이프면을 흡착면에 진공 흡착하는 공정과,
(g) 상기 흡착면의 온도가 10℃ 내지 100℃의 온도 범위에서, 상기 지지체를, 가공을 실시한 상기 웨이퍼로부터 필오프로 박리함으로써 행하는 것이 바람직하다.
상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
(h) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것이 바람직하다.
[공정(a)]
공정(a)는, 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 회로 형성면을, 상술한 가접착층 (A), (B)와 (A')의 3층으로 이루어지는 가접착재층을 개재하여 지지체와 접합하는 공정이다. 회로 형성면 및 회로 비형성면을 가지는 웨이퍼는, 일방의 면이 회로 형성면이며, 타방의 면이 회로 비형성면인 웨이퍼이다. 본 발명을 적용할 수 있는 웨이퍼는, 통상적으로 반도체 웨이퍼이다. 이 반도체 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 이 웨이퍼의 두께는 특별히 제한은 없지만, 500~1000μm, 전형적으로는 600~800μm, 보다 전형적으로는 625~775μm이다.
지지체로서는, 유리, 석영 웨이퍼 등의 기판이 사용 가능하며, 지지체의 광선 투과성이 필요하다.
상기 가접착층 (A), (B) 및 (A')는, 각각 필름으로 웨이퍼나 지지체에 형성할 수도 있고, 혹은, 각각의 용액을 스핀 코트 등의 방법에 의해 웨이퍼나 지지체에 형성할 수 있다. 이 경우, 스핀 코트 후, 그 용제의 휘발 조건에 따라 80~200℃의 온도에서 미리 프리베이크를 행한 후, 사용에 제공된다. 또한, 가접착층 (A), (B) 및 (A')는, 미리 그 필름끼리를 접합한 후, (A)를 웨이퍼측으로, (A')를 지지체측으로 하여 접합에 제공하는 것도 가능하다.
상기 가접착층 (A), (B) 및 (A')가 형성된 웨이퍼 및 지지체는, 가접착층 (A), (B) 및 (A')를 개재하여 접합된 기판으로서 형성된다. 이 때, 바람직하게는 40~230℃, 보다 바람직하게는 40~200℃의 온도 영역에서, 이 온도에서 감압 하, 이 기판을 균일하게 압착함으로써, 웨이퍼가 지지체와 접합한 웨이퍼 가공체(적층체 기판)가 형성된다.
웨이퍼 접합 장치로서는, 시판의 웨이퍼 접합 장치, 예를 들면 EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등을 들 수 있다.
웨이퍼 가공체(적층체 기판)가 형성된 후, 방사선 경화성 변성 실록산 중합체층(B)은, 광투과성을 가지는 지지체측으로부터 파장 240nm~500nm의 광으로 노광, 더 필요하면, 노광 후의 가열에 의해 경화할 수 있다.
상기 파장 240~500nm의 광으로서는, 예를 들면 방사선 발생 장치에 의해 발생된 다양한 파장의 광, 예를 들면, g선, i선 등의 자외선광, 원자외선광(248nm) 등을 들 수 있다. 노광량은, 예를 들면 10~2000mJ/cm2가 바람직하다. 여기서, 필요에 따라 더욱 경화도를 높이기 위하여 노광 후에 가열 처리할 수도 있다. 상기 노광 후 가열 처리는, 예를 들면 40~150℃에서 0.5~120분간으로 할 수 있다.
[공정(b)]
공정(b)는, 지지체와 접합한 웨이퍼의 회로 비형성면을 연삭하는 공정, 즉, 공정(a)에서 접합하여 얻어진 웨이퍼 가공체의 웨이퍼 이면측을 연삭하여, 이 웨이퍼의 두께를 얇게 해가는 공정이다. 웨이퍼 이면의 연삭가공의 방식에는 특별히 제한은 없고, 공지의 연삭 방식이 채용된다. 연삭은, 웨이퍼와 숫돌(다이아몬드 등)에 물을 부어서 냉각하면서 행하는 것이 바람직하다. 웨이퍼 이면을 연삭 가공하는 장치로서는, 예를 들면 디스코사(DISCO Corporation)제 DAG-810(상품명) 등을 들 수 있다.
[공정(c)]
공정(c)는, 회로 비형성면을 연삭한 웨이퍼 가공체, 즉, 이면 연삭에 의해 박형화된 웨이퍼 가공체의 회로 비형성면에 가공을 실시하는 공정이다. 이 공정에는 웨이퍼 레벨로 이용되는 다양한 프로세스가 포함된다. 예로서는, 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 전극 등의 형성을 위한 금속 스퍼터링, 금속 스퍼터링층을 에칭하는 웨트 에칭, 금속 배선 형성의 마스크로 하기 위한 레지스트의 도포, 노광, 및 현상에 의한 패턴의 형성, 레지스트의 박리, 드라이 에칭, 금속 도금의 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등, 종래 공지의 프로세스를 들 수 있다.
[공정(d)]
공정(d)는, 공정(c)에서 가공을 실시한 웨이퍼를 웨이퍼 가공체로부터 박리하는 공정이다.
즉, 박형화한 웨이퍼에 다양한 가공을 실시한 후, 다이싱하기 전에 웨이퍼 가공체로부터 박리하는 공정이며, 접착제층(A)과 웨이퍼의 계면에서 박리시킨다. 박리 방법으로서는, 주로 웨이퍼와 지지체를 가열(바람직하게는 200~250℃)하면서, 수평 방향을 따라 반대 방향으로 슬라이드시킴으로써 양자를 분리하는 방법, 웨이퍼 가공체의 웨이퍼 또는 지지체의 일방을 수평으로 고정해 두고, 타방을 수평 방향으로부터 일정한 각도를 두고 들어 올리는 방법, 및, 연삭된 웨이퍼의 연삭면에 보호 필름을 붙이고, 웨이퍼와 보호 필름을 필 방식으로 웨이퍼 가공체로부터 박리하는 방법 등을 들 수 있다.
본 발명에는, 이들의 모든 박리 방법에 적용 가능하지만, 웨이퍼 가공체의 웨이퍼 또는 지지체의 일방을 수평으로 고정해 두고, 타방을 수평 방향으로부터 일정한 각도를 두고 들어올리는 방법, 및, 연삭된 웨이퍼의 연삭면에 보호 필름을 붙이고, 웨이퍼와 보호 필름을 필 방식으로 박리하는 방법 등이 보다 적합하다. 이들 박리 방법은, 통상적으로 실온에서 실시된다.
또한, (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정은,
(e) 가공을 실시한 상기 웨이퍼의 웨이퍼면에 다이싱테이프를 접착하는 공정과,
(f) 다이싱테이프면을 흡착면에 진공 흡착하는 공정과,
(g) 상기 흡착면의 온도가 10℃ 내지 100℃의 온도 범위에서, 상기 지지체를, 가공을 실시한 상기 웨이퍼로부터 필오프로 박리하는 공정을 포함하는 것이 바람직하다. 이와 같이 함으로써, 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있고, 또한 후의 다이싱 공정을 용이하게 행할 수 있다.
상기 (e) 공정에 있어서 이용하는 다이싱테이프는, 기재 필름에 점착층을 형성한 것인 공지의 다이싱테이프를 사용할 수 있다. 기재 필름으로서는, 구체적으로, 저밀도 폴리에틸렌(LDPE), 직쇄 저밀도 폴리에틸렌(LLDPE), 에틸렌-프로필렌 공중합체, 폴리프로필렌(무연신), 폴리부텐, 폴리부타디엔, 폴리메틸펜텐, 에틸렌-아세트산 비닐 공중합체, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산메틸 공중합체, 에틸렌-(메트)아크릴산에틸 공중합체, 폴리염화비닐, 염화비닐·아세트산비닐 공중합체, 에틸렌·염화비닐·아세트산비닐 공중합체, 폴리우레탄, 폴리아미드, 이오노머, 혹은 스틸렌-부타디엔 고무, 및 그 수첨가물, 또는 변성물 등으로 이루어지는 가요성의 필름 등을 들 수 있다.
또한, 점착층은, 고무계, 아크릴계, 실리콘계, 폴리비닐에테르계의 감압성 점착층이나 에너지선 경화형이나 가열발포형의 점착층을 형성할 수 있다.
또한, 다이싱테이프의 기재 필름측을 흡착판 등의 고정반 예를 들면 척 테이블 등에 진공 흡착시켜, 필요에 따라 이 흡착면을 10~100℃의 가열을 시키면서 지지체측으로부터 웨이퍼면을 박리한다.
[공정(h)]
공정(h)는, 박리한 웨이퍼의 회로 형성면에 제1 가접착층(A)이 일부 잔존한 경우에, 이것을 제거하는 공정이다. 공정(d)에 의해 지지체로부터 박리된 웨이퍼의 회로 형성면에는, 가접착층(A)이 일부 잔존하고 있는 경우가 있으며, 이 제1 가접착층(A)의 제거는, 예를 들면 웨이퍼를 세정함으로써 행할 수 있다.
공정(h)에는, 가접착재층중의 (A)층인 열가소성 오르가노폴리실록산을 용해하는 것과 같은 세정액이면 모두 사용 가능하며, 구체적으로는, 펜탄, 헥산, 시클로헥산, 데칸, 이소도데칸, 리모넨 등을 들 수 있다. 이들 용제는, 1종 단독으로도 2종 이상 조합하여 이용할 수도 있다. 또한, 제거하기 어려운 경우는, 상기 용제에 염기류, 산류를 첨가할 수도 있다. 염기류의 예로서는, 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민, 암모니아 등의 아민류, 테트라메틸암모늄하이드록시드 등의 암모늄염류가 사용 가능하다. 산류로서는, 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등의 유기산이 사용 가능하다. 첨가량은, 세정액 중 농도로 0.01~10질량%, 바람직하게는 0.1~5질량%이다. 또한, 잔존물의 제거성을 향상시키기 위하여, 기존의 계면활성제를 첨가할 수도 있다. 세정 방법으로서는, 상기 액을 이용하여 패들로의 세정을 행하는 방법, 스프레이 분무로의 세정 방법, 세정액조에 침지하는 방법이 가능하다. 온도는 10~80℃, 바람직하게는 15~65℃가 적합하고, 필요하면, 이들 용해액으로 (A)층을 용해한 후, 최종적으로 수세 또는 알코올에 의한 린스를 행하고, 건조 처리시켜 박형 웨이퍼를 얻는 것도 가능하다.
실시예
이하, 실시예와 비교예를 나타내고, 본 발명을 구체적으로 설명하지만, 본 발명은 하기의 실시예에 제한되는 것은 아니다.
[수지 합성예 1]
4개구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 헥사메틸디실록산 0.24g(0.0015몰)을 주입하고, 온도를 110℃로 유지했다. 이어서, 이것에 10질량% 테트라부틸포스포늄하이드로옥사이드실리코네이트 4g을 첨가하고, 4시간에 걸쳐 중합한 후, 160℃에서 2시간, 후처리를 행하여 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D단위와 M단위의 비율을 조사한 바, D단위 99.978%, M단위 0.022%로, 대략 중합도 9,000의 하기 구조의 디메틸폴리실록산으로 동정(同定)되었다.
[화학식 14]
Figure pat00014

이 디메틸폴리실록산 500g을 헥산 500g에 용해한 후, 이것을 2L의 아세톤 중에 투입하고, 석출한 수지를 회수하여, 그 후, 진공 하에서 헥산 등을 제거하여, 분자량 740 이하의 저분자량 성분이 0.05질량%인, 중량평균분자량이 700,000의 디메틸폴리실록산 중합체를 얻었다. 이 중합체 20g을 이소도데칸 80g에 용해하고, 0.2μm의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-1)을 얻었다.
[수지 합성예 2]
4개구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 트리스(트리메틸실록시)메틸실란 0.93g(0.003몰)을 주입하고, 온도를 110℃로 유지했다. 이어서, 이것에 10질량% 테트라부틸포스포늄하이드로옥사이드실리코네이트 4g을 첨가하고, 4시간에 걸쳐 중합한 후, 160℃에서 2시간, 후 처리를 행하여 디메틸폴리실록산을 얻었다.
이 디메틸폴리실록산을 29Si-NMR법으로 D단위, M단위, T단위의 각각의 비율을 조사한 바, D단위 99.911%, M단위 0.067%, T단위 0.022%이며, 하기 구조의 분지상 디메틸폴리실록산으로 동정되었다.
[화학식 15]
Figure pat00015

이 분지상 디메틸폴리실록산 500g을 헥산 500g에 용해한 후, 이것을 2L의 아세톤 중에 투입하고, 석출한 수지를 회수하여, 그 후, 진공 하에서 헥산 등을 제거하고, 분자량 740 이하의 저분자량 성분이 0.07질량%인, 중량평균분자량이 400,000의 디메틸폴리실록산 중합체를 얻었다. 이 중합체 20g을 이소도데칸 80g에 용해하고, 0.2μm의 멤브레인 필터로 여과하여, 디메틸폴리실록산 중합체의 이소도데칸 용액(A-2)을 얻었다.
[수지 합성예 3]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 화합물(M-1) 220.5g, 화합물(M-2) 225.0g을 톨루엔 1,875g에 용해 후, 화합물(M-3) 949.6g, 화합물(M-4) 6.1g을 첨가하고 60℃로 가온했다. 그 후, 카본 담지 백금 촉매(5질량%) 2.2g을 투입하고, 내부 반응 온도가 65℃~67℃로 승온하는 것을 확인 후, 추가로, 3시간 90℃까지 가온 후 다시 60℃까지 냉각하여, 카본 담지 백금 촉매(5질량%) 2.2g을 투입하고, 화합물(M-5) 107.3g을 1시간에 걸쳐 플라스크 내에 적하했다. 이 때 플라스크내 온도는 80℃까지 상승했다. 적하 종료 후, 추가로, 90℃에서 3시간 숙성한 후, 실온까지 냉각 후, 메틸이소부틸케톤(MIBK) 1,700g을 첨가하고, 본 반응용액을 필터로 가압 여과함으로써 백금 촉매를 제거했다. 또한, 얻어진 고분자 화합물 용액에 순수 760g을 첨가하여 교반, 정치분액을 행하여 하층의 수층을 제거했다. 이 분액 수세 조작을 6회 반복하여 수지 용액 중의 미량 산성분을 제거했다. 이 수지 용액 중의 용제를 감압 유거(留去)하고 또한, 시클로펜타논을 950g 첨가하여 고형분 농도 60질량%의 시클로펜타논을 주용제로 하는 수지 용액을 얻었다. 이 고분자 화합물 용액 중의 고분자 화합물의 분자량을 GPC에 의해 측정하면, 폴리스틸렌 환산으로 중량평균분자량 75,000이며, 식 (1)에서의 a=0.30, b=0.20, c=0.30, d=0.20이다. 또한, 이 수지 용액 100g에 크레졸노볼락의 에폭시체(Nippon Kayaku Co.,Ltd.제, EOCN1020-55)를 10g, 광산발생제(BASF Japan Ltd.제, IRGACURE PAG121, 2-[2-(4-메틸페닐술포닐옥시이미노)-2,3-디하이드로티오펜-3-이리덴]-2-(2-메틸페닐)아세트니트릴)를 0.3g 첨가하고, 0.2μm의 멤브레인 필터로 여과하여 수지 용액(B-1)을 얻었다.
[수지 합성예 4]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5L 플라스크 내에 화합물(M-1) 396.9g, 화합물(M-2) 45.0g을 톨루엔 1,875g에 용해 후, 화합물(M-3) 949.6g, 화합물(M-4) 6.1g을 첨가하고 60℃로 가온했다. 그 후, 카본 담지 백금 촉매(5질량%) 2.2g을 투입하고, 내부 반응 온도가 65~67℃로 승온하는 것을 확인 후, 추가로, 3시간 90℃까지 가온 후, 다시 60℃까지 냉각하고, 카본 담지 백금 촉매(5질량%) 2.2g을 투입하고, 화합물(M-5) 107.3g을 1시간에 걸쳐 플라스크 내에 적하했다. 이 때 플라스크내 온도는 78℃까지 상승했다. 적하 종료 후, 추가로, 90℃에서 3시간 숙성하고, 이어서 실온까지 냉각 후, 메틸이소부틸케톤(MIBK) 1,700g을 첨가하고, 본 반응용액을 필터로 가압 여과함으로써 백금 촉매를 제거했다. 또한, 얻어진 고분자 화합물 용액에 순수 760g을 첨가하여 교반, 정치분액을 행하고, 하층의 수층을 제거했다. 이 분액 수세 조작을 6회 반복하여, 고분자 화합물 용액 중의 미량 산성분을 제거했다. 이 수지 용액 중의 용제를 감압유거하고 또한, 시클로펜타논을 950g 첨가하여, 고형분 농도 60질량%의 시클로펜타논을 용제로 하는 수지 용액을 얻었다. 이 수지 용액 중의 수지의 분자량을 GPC에 의해 측정하면, 폴리스틸렌 환산으로 중량평균분자량 62,000이며, 식 (1)에서의 a=0.54, b=0.36, c=0.06, d=0.04이다. 또한, 이 수지 용액 100g에 크레졸노볼락의 에폭시체(Nippon Kayaku Co.,Ltd.제, EOCN1020-55)를 15g, 광산발생제(BASF Japan Ltd.제, IRGACURE PAG121, 2-[2-(4-메틸페닐술포닐옥시이미노)-2,3-디하이드로티오펜-3-이리덴]-2-(2-메틸페닐)아세트니트릴)을 0.5g 첨가하고, 0.2μm의 멤브레인 필터로 여과하여 수지 용액(B-2)을 얻었다.
[화학식 16]
Figure pat00016

[수지 필름 제작예 1]
수지 합성예 1에서 제작한 수지 용액(A-1)을 두께 38μm의 PET(폴리에틸렌테레프탈레이트) 필름 상에 블레이드 나이프를 사용하여 코팅하고, 그 후, 100℃의 건조기로 30분 가열하여, PET 필름 상에 5μm의 열가소성 폴리오르가노실록산층을 가지는 필름을 형성했다. 또한, 이 폴리오르가노실록산층 상에, 수지 합성예 4에서 제작한 수지 용액(B-2)을, 블레이드 나이프를 이용하여 코팅하고, 그 후, 90℃의 건조기로 30분간 가열하고, PET 필름 상에 두께 75μm의 수지층이 형성된 필름(B-3)을 얻었다. 이 필름(B-3)은, 수지 용액(A-1)으로부터 얻어지는 열가소성 폴리오르가노실록산층의 두께가 5μm, 수지 용액(B-2)으로부터 얻어지는 방사선 경화성 변성 실록산층의 두께가 70μm로 이루어지는 2층 구조를 가지는 필름이다.
[실시예 1~4 및 비교예 1, 2]@
상기에서 합성한 것을 이용하여, 표 1에 나타낸 조건으로 지지체와 웨이퍼의 접합을 행했다. 표면에 높이 10μm, 직경 40μm의 동(銅) 포스트가 전면에 형성된 200mm 실리콘 웨이퍼(두께: 725μm)에 스핀 코트로 (A-1) 및 (A-2)를 표 1에 나타낸 막 두께로, 웨이퍼 범프 형성면에 성막했다. 한편, 직경 200mm(두께: 500μm)의 유리판을 지지체로 하고, 이 지지체에 우선 (A-1)층을 스핀 코트로 코트하고, 또한 그 (A-1)층 상에, (B-1), (B-2)를 스핀 코트로 형성하는 방법으로, 폴리오르가노실록산층(A')과 방사선 경화성 변성 실록산층(B)의 2층을 형성했다. 이 때, 모든 경우에, 수지를 코트 후, 120℃에서 2분간 핫 플레이트 상에서 가열 처리했다. 한편, 필름(B-3)은, 진공 라미네이터(Takatori Corporation.제, TEAM-100)를 이용하여, 웨이퍼 스테이지 온도 100℃에서 100Pa의 진공 하에서 폴리오르가노실록산층이 유리 지지체에 접하도록 라미네이트하고, 그 후 10초간 방치한 후, 대기 개방하여 표 1의 막 두께의 필름을 성형했다. 이상과 같이 하여 이 수지층을 가지는 실리콘 웨이퍼 및 유리판을 각각, 수지면이 맞춰지도록, 진공 접합 장치 내에서 표 1에 나타낸 조건으로 접합하여 적층체를 제작했다(압착 조건).
그 후, 유리판으로부터 파장 254nm의 광을 노광량 1000mJ/cm2로 노광하고, 그 후, 90℃에서 60분의 가열을 행하여 (B)층의 경화를 행했다.
그 후, 하기 시험을 행했다. 결과를 표 1에 나타낸다.
-접착성 시험-
200mm의 웨이퍼 접합은, EVG사의 웨이퍼 접합 장치 EVG520IS를 이용하여 행했다. 접합 온도는 표 1에 기재된 값, 접합시의 챔버 내 압력은 10-3mbar 이하, 하중은 5kN으로 실시했다. 접합 후, 일단 180℃에서 1시간 오븐을 이용하여 기판을 가열하고, (B)층의 경화도를 높인 후, 실온까지 냉각한 후의 계면의 접착 상황을 육안으로 확인하고, 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호라고 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타냈다.
-이면 연삭 내성 시험-
그라인더(DISCO제, DAG810)로 다이아몬드 숫돌을 이용하여 실리콘 웨이퍼의 이면 연삭을 행했다. 최종 기판두께 50μm까지 그라인드한 후, 광학 현미경(100배)으로 크랙, 박리 등의 이상의 유무를 조사했다. 이상이 발생하지 않은 경우를 양호라고 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타냈다.
-내열성 시험-
실리콘 웨이퍼를 이면 연삭한 후의 적층체를 질소 분위기 하의 250℃ 오븐에 2시간 넣은 후, 270℃의 핫 플레이트 상에서 10분 가열한 후의 외관 이상의 유무를 조사했다. 외관 이상이 발생하지 않은 경우를 양호라고 평가하여 「○」로 나타내고, 외관 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타냈다.
-박리성 시험-
기판의 박리성은, 50μm까지 박형화한 웨이퍼측에 다이싱프레임을 이용하여 다이싱테이프를 붙이고, 이 다이싱테이프면을 진공 흡착에 의해 흡착판에 세트했다. 그 후, 실온에서 유리(지지체)의 1점을 핀셋으로 들어 올림으로써, 유리 기판을 박리했다. 50μm의 웨이퍼를 깨지 않고 박리된 경우를 「○」로 나타내고, 균열 등의 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타냈다.
-세정 제거성 시험-
상기 박리성 시험 종료 후의 다이싱테이프를 개재하여 다이싱프레임에 장착된 200mm 웨이퍼(내열성 시험 조건에 노출된 것)를, 접착층을 위로 하여 스핀 코터에 세트하고, 세정 용제로서 이소도데칸을 3분간 분무한 후, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무로 린스를 행했다. 그 후, 외관을 관찰하여 잔존하는 접착재 수지의 유무를 육안으로 체크했다. 수지의 잔존이 인정되지 않는 것을 양호라고 평가하여 「○」로 나타내고, 수지의 잔존이 인정된 것을 불량이라고 평가하여 「×」로 나타냈다.
실시예 1 실시예 2 실시예 3 실시예 4 비교예 1 비교예 2
수지층(A)
(A)층 막 두께
A-1
5μm
A-2
7μm
A-1
5μm
A-1
3μm
A-1
5μm
없음
-
수지층(B)
(B)층 막 두께
B-1
30μm
B-2
50μm
B-2
50μm
B-3에 함유하는 B-2
70μm
없음
-
B-1
30μm
수지층(A')
(A')층 막 두께
A-1
2μm
A-1
5μm
A-1
2μm
B-3에 함유하는 A-1
5μm
A-2
7μm
A-1
2μm
접착 온도 160℃ 120℃ 120℃ 120℃ 100℃ 160℃
접착성
이면 연삭 내성 ×
내열성 -
박리성 -
세정 제거성 - ×
비교예 1과 같이 제2 가접착층(B)이 존재하지 않는 경우, 이면 연삭 내성이 불량이며, 비교예 2와 같이 제1 가접착층(A)이 존재하지 않는 경우, 제2 가접착층(B)과 제3 가접착층(A')간에 박리는 할 수 있었지만, 제2 가접착층(B)이 웨이퍼측에 남아 이것을 제거할 수 없었다. 또한, 실시예 1~4에서는, 제1 가접착층(A)과 제2 가접착층(B)의 계면 또는 제3 가접착층(A')과 제2 가접착층(B)의 계면으로부터 깨끗이 박리할 수 있었다.

Claims (14)

  1. 지지체 상에 가접착재(假接着材)층이 형성되고, 또한 상기 가접착재층 상에, 표면에 회로면을 가지고, 이면(裏面)을 가공해야 하는 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층의 3층 구조를 가지는 복합 가접착재층을 구비한 것인 것을 특징으로 하는 웨이퍼 가공체.
  2. 제1항에 있어서,
    상기 열가소성 오르가노폴리실록산 중합체층(A) 및 상기 열가소성 오르가노폴리실록산 중합체층(A')이, R11R12SiO2 /2로 나타낸 실록산 단위(D단위)를 99.000~99.999몰%, R13R14R15SiO1 /2로 나타낸 실록산 단위(M단위)를 1.000~0.001몰%, R16SiO3 /2로 나타낸 실록산 단위(T단위)를 0.000~0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환의 1가 탄화수소기를 나타냄.), 또한, 중량평균분자량이 200,000~1,000,000이며, 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공체.
  3. 제1항에 있어서,
    상기 방사선 경화성 중합체층(B)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는 중량평균분자량이 3,000~500,000의 에폭시기 함유 실리콘 고분자 화합물로 이루어지는 방사선 경화성 변성 실록산 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균하여 2개 이상의 페놀성 수산기를 가지는 화합물, 또는, 1분자 중에 평균하여 2개 이상의 에폭시기를 가지는 화합물로부터 선택되는 어느 1종 이상을 0.1~50질량부, 240nm 내지 500nm의 범위의 광조사에 의해 산을 발생하는 광산발생제를 0.05~20질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공체.
    [화학식 1]
    Figure pat00017

    [식 중, R1~R4은 동일할 수도 상이할 수도 있는 탄소원자수 1~8의 1가 탄화수소기를 나타낸다. 또한, m은 1~100의 정수(整數)이며, a, b, c, d는 0 또는 양수(正數)이며, a+b+c+d=1이며, 단, c 및 d가 동시에 0이 되는 일은 없고, 또한, 0<(c+d)/(a+b+c+d)≤1.0이다. 또한, X는 하기 일반식 (2)로 표시되는 2가의 유기기, Y는 하기 일반식 (3)으로 표시되는 2가의 유기기이다.
    [화학식 2]
    Figure pat00018

    (식 중, Z는
    [화학식 3]
    Figure pat00019

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)
    [화학식 4]
    Figure pat00020

    (식 중, V는
    [화학식 5]
    Figure pat00021

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
  4. 제2항에 있어서,
    상기 방사선 경화성 중합체층(B)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는 중량평균분자량이 3,000~500,000의 에폭시기 함유 실리콘 고분자 화합물로 이루어지는 방사선 경화성 변성 실록산 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균하여 2개 이상의 페놀성 수산기를 가지는 화합물, 또는, 1분자 중에 평균하여 2개 이상의 에폭시기를 가지는 화합물로부터 선택되는 어느 1종 이상을 0.1~50질량부, 240nm 내지 500nm의 범위의 광조사에 의해 산을 발생하는 광산발생제를 0.05~20질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공체.
    [화학식 1]
    Figure pat00022

    [식 중, R1~R4은 동일할 수도 상이할 수도 있는 탄소원자수 1~8의 1가 탄화수소기를 나타낸다. 또한, m은 1~100의 정수이며, a, b, c, d는 0 또는 양수이며, a+b+c+d=1이며, 단, c 및 d가 동시에 0이 되는 일은 없고, 또한, 0<(c+d)/(a+b+c+d)≤1.0이다. 또한, X는 하기 일반식 (2)로 표시되는 2가의 유기기, Y는 하기 일반식 (3)으로 표시되는 2가의 유기기이다.
    [화학식 2]
    Figure pat00023

    (식 중, Z는
    [화학식 3]
    Figure pat00024

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)
    [화학식 4]
    Figure pat00025

    (식 중, V는
    [화학식 5]
    Figure pat00026

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
  5. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 가지는 웨이퍼의 상기 회로 형성면을, 제1항 내지 제4항 중 어느 한 항에 기재된 웨이퍼 가공체에 이용되는 상기 열가소성 오르가노폴리실록산 중합체층(A)과, 상기 방사선 경화성 중합체층(B)과, 상기 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 가접착재층을 개재하여 지지체에 접합한 후, 상기 방사선 경화성 중합체층(B)을 방사선에 의해 경화하는 공정과,
    (b) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
    (c) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
    (d) 가공을 실시한 상기 웨이퍼를 상기 지지체로부터 박리하는 공정,
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조방법.
  6. 제5항에 있어서,
    상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정은,
    (e) 가공을 실시한 상기 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정과,
    (f) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정과,
    (g) 상기 흡착면의 온도가 10℃ 내지 100℃의 온도범위에서, 상기 지지체를, 가공을 실시한 상기 웨이퍼로부터 필오프로 박리하는 공정,
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조방법.
  7. 제5항에 있어서,
    상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
    (h) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것을 특징으로 하는 박형 웨이퍼의 제조방법.
  8. 제6항에 있어서,
    상기 (d) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
    (h) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것을 특징으로 하는 박형 웨이퍼의 제조방법.
  9. 지지체 상에 가접착재층이 형성되고, 상기 가접착재층 상에, 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서,
    상기 가접착재층이, 상기 지지체에 박리 가능하게 접착된 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층과, 상기 제3 가접착층 상에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층 상에 적층되고, 상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층을 구비한 것인 것을 특징으로 하는 웨이퍼 가공용 부재.
  10. 제9항에 있어서,
    상기 열가소성 오르가노폴리실록산 중합체층(A) 및 상기 열가소성 오르가노폴리실록산 중합체층(A')이, R11R12SiO2 /2로 나타낸 실록산 단위(D단위)를 99.000~99.999몰%, R13R14R15SiO1 /2로 나타낸 실록산 단위(M단위)를 1.000~0.001몰%, R16SiO3 /2로 나타낸 실록산 단위(T단위)를 0.000~0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환의 1가 탄화수소기를 나타냄.), 또한 중량평균분자량이 200,000~1,000,000이며, 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공용 부재.
  11. 제9항 또는 제10항에 있어서,
    상기 방사선 경화성 중합체층(B)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는 중량평균분자량이 3,000~500,000의 에폭시기 함유 실리콘 고분자 화합물로 이루어지는 방사선 경화성 변성 실록산 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균하여 2개 이상의 페놀성 수산기를 가지는 화합물, 또는, 1분자 중에 평균하여 2개 이상의 에폭시기를 가지는 화합물로부터 선택되는 어느 1종 이상을 0.1~50질량부, 240nm 내지 500nm의 범위의 광조사에 의해 산을 발생하는 광산발생제를 0.05~20질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 부재.
    [화학식 6]
    Figure pat00027

    [식 중, R1~R4은 동일할 수도 상이할 수도 있는 탄소원자수 1~8의 1가 탄화수소기를 나타낸다. 또한, m은 1~100의 정수이며, a, b, c, d는 0 또는 양수이며, a+b+c+d=1이며, 단, c 및 d가 동시에 0이 되는 일은 없고, 또한, 0<(c+d)/(a+b+c+d)≤1.0이다. 또한, X는 하기 일반식 (2)로 표시되는 2가의 유기기, Y는 하기 일반식 (3)으로 표시되는 2가의 유기기이다.
    [화학식 7]
    Figure pat00028

    (식 중, Z는
    [화학식 8]
    Figure pat00029

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)
    [화학식 9]
    Figure pat00030

    (식 중, V는
    [화학식 10]
    Figure pat00031

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
  12. 표면에 회로면을 가지고, 이면을 가공해야 하는 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재로서,
    상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 열가소성 오르가노폴리실록산 중합체층(A)으로 이루어지는 제1 가접착층과, 상기 제1 가접착층에 적층된 방사선 경화성 중합체층(B)으로 이루어지는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착 가능한 열가소성 오르가노폴리실록산 중합체층(A')으로 이루어지는 제3 가접착층을 가지는 것인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  13. 제12항에 있어서,
    상기 열가소성 오르가노폴리실록산 중합체층(A) 및 상기 열가소성 오르가노폴리실록산 중합체층(A')이, R11R12SiO2 /2로 나타낸 실록산 단위(D단위)를 99.000~99.999몰%, R13R14R15SiO1 /2로 나타낸 실록산 단위(M단위)를 1.000~0.001몰%, R16SiO3 /2로 나타낸 실록산 단위(T단위)를 0.000~0.500몰% 함유하고(단, R11, R12, R13, R14, R15, R16은 각각 비치환 또는 치환의 1가 탄화수소기를 나타냄.), 또한 중량평균분자량이 200,000~1,000,000이며, 분자량 740 이하의 저분자량 성분이 0.5질량% 이하인 비반응성 오르가노폴리실록산층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  14. 제12항 또는 제13항에 있어서,
    상기 방사선 경화성 중합체층(B)이, 하기 일반식 (1)로 표시되는 반복 단위를 가지는 중량평균분자량이 3,000~500,000의 에폭시기 함유 실리콘 고분자 화합물로 이루어지는 방사선 경화성 변성 실록산 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균하여 2개 이상의 페놀성 수산기를 가지는 화합물, 또는, 1분자 중에 평균하여 2개 이상의 에폭시기를 가지는 화합물로부터 선택되는 어느 1종 이상을 0.1~50질량부, 240nm 내지 500nm의 범위의 광조사에 의해 산을 발생하는 광산발생제를 0.05~20질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    [화학식 11]
    Figure pat00032

    [식 중, R1~R4은 동일할 수도 상이할 수도 있는 탄소원자수 1~8의 1가 탄화수소기를 나타낸다. 또한, m은 1~100의 정수이며, a, b, c, d는 0 또는 양수이며, a+b+c+d=1이며, 단, c 및 d가 동시에 0이 되는 일은 없고, 또한, 0<(c+d)/(a+b+c+d)≤1.0이다. 또한, X는 하기 일반식 (2)로 표시되는 2가의 유기기, Y는 하기 일반식 (3)으로 표시되는 2가의 유기기이다.
    [화학식 12]
    Figure pat00033

    (식 중, Z는
    [화학식 13]
    Figure pat00034

    중 어느 하나로부터 선택되는 2가의 유기기이며, n은 0 또는 1이다. 또한, R5, R6은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. k는 0, 1, 2 중 어느 하나이다.)
    [화학식 14]
    Figure pat00035

    (식 중, V는
    [화학식 15]
    Figure pat00036

    중 어느 하나로부터 선택되는 2가의 유기기이며, p는 0 또는 1이다. 또한, R7, R8은 각각 탄소원자수 1~4의 알킬기 또는 알콕시기이며, 상호 동일할 수도 상이할 수도 있다. h는 0, 1, 2 중 어느 하나이다.)]
KR1020130120593A 2012-10-11 2013-10-10 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법 KR101908630B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-225664 2012-10-11
JP2012225664 2012-10-11
JPJP-P-2013-155492 2013-07-26
JP2013155492A JP5975528B2 (ja) 2012-10-11 2013-07-26 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法

Publications (2)

Publication Number Publication Date
KR20140047003A true KR20140047003A (ko) 2014-04-21
KR101908630B1 KR101908630B1 (ko) 2018-10-17

Family

ID=50475572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130120593A KR101908630B1 (ko) 2012-10-11 2013-10-10 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법

Country Status (4)

Country Link
US (1) US9472438B2 (ko)
JP (1) JP5975528B2 (ko)
KR (1) KR101908630B1 (ko)
TW (1) TWI570211B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078291A (ko) * 2014-12-24 2016-07-04 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법
KR20170003416A (ko) * 2015-06-30 2017-01-09 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI534238B (zh) * 2012-04-24 2016-05-21 信越化學工業股份有限公司 Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
KR20150011072A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 임시 접착제 조성물 및 이를 이용한 반도체 소자의 제조 방법
US10103048B2 (en) * 2013-08-28 2018-10-16 Brewer Science, Inc. Dual-layer bonding material process for temporary bonding of microelectronic substrates to carrier substrates
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR102316850B1 (ko) * 2014-06-10 2021-10-25 닛산 가가쿠 가부시키가이샤 가접착제를 이용한 적층체
JP6502824B2 (ja) * 2015-10-19 2019-04-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6534948B2 (ja) * 2016-02-26 2019-06-26 信越化学工業株式会社 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
KR20180069185A (ko) * 2016-12-14 2018-06-25 삼성전자주식회사 기판 가공 방법 및 접착층 세정 조성물
WO2019049588A1 (en) 2017-09-07 2019-03-14 Mapper Lithography Ip B.V. METHODS AND SYSTEMS FOR COATING A SUBSTRATE
MX2020004256A (es) 2017-10-25 2020-09-25 Ps Audio Design Oy Disposicion de transductores.
US11294284B2 (en) * 2018-07-17 2022-04-05 Shin-Etsu Chemical Co., Ltd. Photosensitive resin composition and pattern forming process
JP7220135B2 (ja) * 2018-11-01 2023-02-09 信越化学工業株式会社 積層体の製造方法、及び基板の製造方法
CN114127032B (zh) * 2019-07-25 2023-04-28 Agc株式会社 层叠构件
WO2021015059A1 (ja) * 2019-07-25 2021-01-28 Agc株式会社 積層部材
EP4039765A4 (en) * 2019-09-30 2024-02-21 Shinetsu Chemical Co PROCESSED WAFER BODY, TEMPORARY ADHESIVE FOR PROCESSING WAFER, AND METHOD FOR MANUFACTURING THIN WAFER

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3765444B2 (ja) * 1997-07-10 2006-04-12 東レ・ダウコーニング株式会社 電気・電子部品封止・充填用シリコーンゲル組成物およびシリコーンゲル
JP4316187B2 (ja) * 2002-05-20 2009-08-19 リンテック株式会社 脆質材料の剥離方法及び剥離装置
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
US7541264B2 (en) 2005-03-01 2009-06-02 Dow Corning Corporation Temporary wafer bonding method for semiconductor processing
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US20070004171A1 (en) * 2005-06-30 2007-01-04 Arana Leonel R Method of supporting microelectronic wafer during backside processing using carrier having radiation absorbing film thereon
KR101304798B1 (ko) * 2005-10-20 2013-09-05 신에쓰 가가꾸 고교 가부시끼가이샤 접착제 조성물 및 상기 접착제로 이루어지는 접착층을구비한 시트
JP4336999B2 (ja) * 2007-01-31 2009-09-30 信越化学工業株式会社 シルフェニレン骨格含有高分子化合物及び光硬化性樹脂組成物並びにパターン形成方法及び基板回路保護用皮膜
US8852391B2 (en) * 2010-06-21 2014-10-07 Brewer Science Inc. Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP5622454B2 (ja) * 2010-06-23 2014-11-12 Dowaエレクトロニクス株式会社 ウェハの薄厚化加工方法および半導体デバイスの製造方法
JP2012023244A (ja) * 2010-07-15 2012-02-02 Sharp Corp 半導体素子の製造方法、並びに、その製造方法によって作製された半導体素子を有する発光ダイオードおよびパワーデバイス
JP5691987B2 (ja) * 2010-10-13 2015-04-01 信越化学工業株式会社 光硬化性樹脂組成物、そのドライフィルム、パターン形成方法及び電気・電子部品保護用皮膜
JP5348147B2 (ja) * 2011-01-11 2013-11-20 信越化学工業株式会社 仮接着材組成物、及び薄型ウエハの製造方法
JP5846060B2 (ja) * 2011-07-27 2016-01-20 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP5958262B2 (ja) * 2011-10-28 2016-07-27 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US8999817B2 (en) * 2012-02-28 2015-04-07 Shin-Etsu Chemical Co., Ltd. Wafer process body, wafer processing member, wafer processing temporary adhesive material, and method for manufacturing thin wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078291A (ko) * 2014-12-24 2016-07-04 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼의 가접착 방법 및 박형 웨이퍼의 제조 방법
KR20170003416A (ko) * 2015-06-30 2017-01-09 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
US9472438B2 (en) 2016-10-18
TWI570211B (zh) 2017-02-11
KR101908630B1 (ko) 2018-10-17
US20140106137A1 (en) 2014-04-17
TW201432010A (zh) 2014-08-16
JP5975528B2 (ja) 2016-08-23
JP2014096563A (ja) 2014-05-22

Similar Documents

Publication Publication Date Title
JP5975528B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
TWI534238B (zh) Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
KR102008307B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
TWI531636B (zh) Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
TWI663232B (zh) 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法
KR101918326B1 (ko) 웨이퍼용 가접착 재료, 그것을 사용한 가접착용 필름 및 웨이퍼 가공체, 및 그것들을 사용한 박형 웨이퍼의 제조 방법
TWI656188B (zh) Temporary bonding material for wafer processing, wafer processing body, and manufacturing method using the same
TWI668077B (zh) 晶圓之暫時接著方法及薄型晶圓之製造方法
KR20140070359A (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
TW201400578A (zh) 晶圓加工體、晶圓加工用構件、晶圓加工用暫時黏著材料及薄型晶圓的製造方法
JP5767155B2 (ja) ウエハ加工体、支持体の再生方法及びウエハ加工用仮接着材
TW201625410A (zh) 晶圓加工體,晶圓加工用暫時性接著材料及薄型晶圓的製造方法
CN106992133A (zh) 暂时粘着方法以及薄型晶片的制造方法
TWI793305B (zh) 附電路基板加工體及附電路基板加工方法
JP2016219634A (ja) 積層体の製造方法及び支持体分離方法
TW202336072A (zh) 感光性樹脂組成物、感光性樹脂皮膜、感光性乾膜及圖型形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant