KR101827403B1

KR101827403B1 - 반도체 패키지 테스트용 소켓 모듈

Info

Publication number: KR101827403B1
Application number: KR1020160074942A
Authority: KR
Inventors: 문성주
Original assignee: 주식회사 티에프이
Priority date: 2016-06-16
Filing date: 2016-06-16
Publication date: 2018-02-08
Also published as: KR20170141924A

Abstract

본 발명은, 회로 기판; 상기 회로 기판상에 반도체 패키지를 지지하도록 배치되고, 상기 반도체 패키지와 상기 회로 기판의 전기적 연결을 매개하도록 구성되는 상부 소켓; 및 상기 회로 기판에 결합되고, 상기 상부 소켓이 스냅핏 방식으로 상기 회로 기판에 결합되게 하도록 구성되는 결합 부재를 포함하는, 반도체 패키지 테스트용 소켓 모듈을 제공한다.

Description

반도체 패키지 테스트용 소켓 모듈{SOCKET MODULE FOR TESTING SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 성능을 테스트하는데 사용되는 소켓 모듈에 관한 것이다.

일반적으로, 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된 후 양품으로 분류된 경우에 출하된다.

이러한 검사 공정에서 검사 대상물이 되는 반도체 패키지는 테스트 보드에 바로 접속되는 것이 아니라, 소켓 모듈이라는 부품을 매개로 테스트 보드와 접속하게 된다.

그 결과, 소켓 모듈, 구체적으로 소켓 모듈 중 반도체 패키지와 접촉하는 부분은 다수의 반도체 패키지와의 일련의 접촉, 그를 통한 압력에 의해 손상되기 쉽다. 따라서 해당 부분은 자주 교체될 필요가 있다.

그러나, 해당 부분의 교체는 복잡한 분해/체결 과정을 거쳐야 하는 것이어서, 교체 작업의 효율이 떨어지는 문제가 있다.

본 발명의 일 목적은, 교체 대상이 되는 구성의 분해 및 체결 작업이 간단한 방식에 의해 수행될 수 있는 구조를 갖는, 반도체 패키지 테스트용 소켓 모듈을 제공하는 것이다.

상기한 과제를 실현하기 위한 본 발명의 일 측면에 따른 반도체 패키지 테스트용 소켓 모듈은, 회로 기판; 상기 회로 기판상에 반도체 패키지를 지지하도록 배치되고, 상기 반도체 패키지와 상기 회로 기판의 전기적 연결을 매개하도록 구성되는 상부 소켓; 및 상기 회로 기판에 결합되고, 상기 상부 소켓이 스냅핏 방식으로 상기 회로 기판에 결합되게 하도록 구성되는 결합 부재를 포함할 수 있다.

여기서, 상기 결합 부재는, 서로 간에 제1 간격을 갖는 한 쌍의 결합 핀을 포함하고, 상기 상부 소켓은, 상기 제1 간격보다 큰 제2 간격을 갖는 한 쌍의 오프닝을 포함할 수 있다.

여기서, 상기 오프닝은, 상기 상부 소켓의 외부를 향해 개방된 리세스를 포함하고, 상기 리세스는, 상기 결합 부재의 윤곽에 대응하는 제1 부분과, 상기 제1 부분보다 큰 폭을 가지는 제2 부분을 포함할 수 있다.

여기서, 상기 회로 기판은, 제1 걸림턱을 구비하는 결합홀을 포함하고, 상기 결합 핀은, 상기 제1 걸림턱에 걸리는 제2 걸림턱을 포함할 수 있다..

여기서, 상기 결합 핀은, 상기 회로 기판의 상면에서 이격된 높이에 위치하는 플랜지부를 더 포함하고, 상기 상부 소켓은, 상기 플랜지부와 상기 회로 기판 사이에 위치할 수 있다.

여기서, 상기 회로 기판의 하면에 결합되고, 상기 회로 기판 및 상기 상부 소켓을 통해 상기 반도체 패키지와 전기적으로 연결되도록 구성되는 하부 소켓이 더 구비될 수 있다.

여기서, 상기 하부 소켓은, 상기 한 쌍의 결합 핀에 의해 상기 회로 기판에 결합될 수 있다.

여기서, 상기 상부 소켓은, BT-레진 재질로 형성된 것일 수 있다.

본 발명의 다른 일 측면에 따른 반도체 패키지 테스트용 소켓 모듈은, 회로 기판; 상기 회로 기판에 결합되는 한 쌍의 결합 부재; 상기 회로 기판상에 반도체 패키지를 지지하도록 배치되어 상기 반도체 패키지와 상기 회로 기판의 전기적 연결을 매개하도록 구성되며, 상기 한 쌍의 결합 부재에 대해 스냅핏 방식으로 결합되어 상기 회로 기판과 결합되는 상부 소켓; 및 상기 한 쌍의 결합 부재에 의해 정렬된 채로 상기 회로 기판의 하면에 결합되고, 상기 회로 기판 및 상기 상부 소켓을 통해 상기 반도체 패키지와 전기적으로 연결되도록 구성되는 하부 소켓을 포함할 수 있다.

상기와 같이 구성되는 본 발명에 관련된 반도체 패키지 테스트용 소켓 모듈에 의하면, 교체 대상이 되는 구성의 분해 및 체결 작업이 간단한 방식에 의해 수행될 수 있다.

그 결과, 소켓 모듈의 교체 대상이 되는 부품에 대한 교체 작업에 소요되는 노동, 시간이 현저히 저감될 수 있다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100)에 대한 결합 사시도이다.
도 2는 도 1의 반도체 패키지 테스트용 소켓 모듈(100)에 대한 분해 사시도이다.
도 3은 도 1의 라인(Ⅲ-Ⅲ)을 따라 취한 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100')에 대한 결합 사시도이다.
도 5는 도 4의 라인(Ⅴ-Ⅴ)을 따라 취한 단면도이다.

이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트용 소켓 모듈에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100)에 대한 결합 사시도이다.

반도체 패키지 테스트용 소켓 모듈(100)은, 회로 기판(110)과, 상부 소켓(130)과, 결합 부재(150)를 포함할 수 있다.

회로 기판(110)은 상부 소켓(130)이 안착되는 대상물이다. 회로 기판(110)은, 몸체(111)를 가질 수 있다. 몸체(111)는 대체로 사각 형태의 플레이트이다. 몸체(111)는 상부 소켓(130)과 하부 소켓(170)을 전기적으로 연결하는 회로 및 배선을 갖고 있다.

몸체(111)의 상면(112)에는 상부 소켓(130)이 설치된다. 몸체(111)의 하면(113, 도 2 참조)에는 하부 소켓(170, 도 2 참조)이 설치될 수 있다.

상부 소켓(130)은 반도체 패키지를 지지하도록 반도체 패키지보다 큰 면적을 갖도록 형성된다. 이러한 상부 소켓(130)은 반도체 패키지와 회로 기판(110) 간의 전기적 연결을 매개하도록 구성된다.

상부 소켓(130)은, 구체적으로, 베이스(131)와, 도전 패드(133)), 그리고 오프닝(135)을 가질 수 있다.

베이스(131)는 대체로 사각 형태의 플레이트이다. 베이스(131)는 BT-레진 재질로 형성되어, 탄력적으로 변형될 수 있다.

도전 패드(133)는 탄력적인 재질, 예를 들어 고무 재질의 기재상에 도전성 기둥이 박힌 것일 수 있다. 상기 도전성 기둥은 반도체 패키지의 단자에 대응하여 복수 개로 구비될 수 있다.

오프닝(135)은 베이스(131) 중 개방된 부분이다. 오프닝(135)은 본 실시예에서 베이스(131)의 외부를 향해 개방된 리세스(recess)이다. 이와 달리, 오프닝(135)은 홀, 구체적으로 장홀일 수도 있다.

결합 부재(150)는 회로 기판(110)에 결합되어, 상부 소켓(130)이 스냅핏 방식으로 회로 기판(110)에 결합되게 하는 구성이다. 본 실시예에서, 결합 부재(150)는 한 쌍의 결합 핀(151)일 수 있다.

한 쌍의 결합 핀(151)은 각각 상부 소켓(130)의 양단부 측에 대응하여 위치한다. 이때, 한 쌍의 결합 핀(151)에는 상부 소켓(130)의 오프닝(135)이 대응하게 된다.

이상의 상부 소켓(130)과 결합 부재(150)의 관계 등에 대해 도 2를 참조하여 설명한다.

도 2는 도 1의 반도체 패키지 테스트용 소켓 모듈(100)에 대한 분해 사시도이다.

본 도면을 참조하면, 회로 기판(110)의 몸체(111)에는 한 쌍의 결합 홀(115)이 형성된다. 한 쌍의 결합 홀(115) 각각에는 결합 핀(151)이 삽입된다. 결합 홀(115)은 결합 핀(151)이 억지끼움 결합되는 사이즈를 가질 수 있다. 한 쌍의 결합 홀(115)에 끼워지는 한 쌍의 결합 핀(151) 사이의 간격은 제1 간격(G₁)으로 지칭된다.

상부 소켓(130)의 리세스(135)는, 제1 부분(135a)과, 제2 부분(135b)을 가질 수 있다.

제1 부분(135a)은 결합 핀(151)의 윤곽에 대응하는 사이즈 및 형상을 가진다. 본 실시예에서, 결합 핀(151)이 원통형으로 형성되고, 제1 부분(135a)은 반원형의 단면을 갖도록 형성된다. 한 쌍의 제1 부분(135a) 간의 간격은 제2 간격(G₂)로 칭해질 수 있다. 여기서, 상부 소켓(130)이 회로 기판(110)에서 분리된 상태에서, 제2 간격(G₂)은 제1 간격(G₁) 보다 큰 것일 수 있다.

제2 부분(135b)은 제1 부분(135a) 보다 큰 폭을 가지는 것일 수 있다. 제2 부분(135b)은 대체로 사각형의 단면을 가질 수 있다.

하부 소켓(170)은 회로 기판(110)의 하면(113)에 결합되는 구성이다. 하부 소켓(170)은 회로 기판(110) 및 상부 소켓(130)을 통해 반도체 패키지와 전기적으로 연결된다.

하부 소켓(170)은 결합 핀(151)에 대응하여 한 쌍의 정렬 홀(171)을 가질 수 있다. 또한, 하부 소켓(170)은 도전 패드(133)의 도전 기둥에 대응하도록 복수의 전극(175)을 가질 수 있다.

이상에서 결합 핀(151)에 의해 상부 소켓(130)이 회로 기판(110)에 결합되는 방식에 대해 도 3을 참조하여 설명한다.

도 3은 도 1의 라인(Ⅲ-Ⅲ)을 따라 취한 단면도이다.

본 도면을 참조하면, 회로 기판(110)의 결합홀(115)은 단턱 구조를 가진다. 구체적으로, 결합 홀(115)의 중앙에는 제1 걸림턱(117)이 형성된다.

결합 핀(151)은 결함 홀(115)의 제1 걸림턱(117)에 대응하는 제2 걸림턱(153)을 가질 수 있다.

또한, 결합 핀(151)은 나머지 부분보다 방사상으로 돌출된 플랜지부(155)를 가질 수 있다. 플랜지부(155)는 제1 걸림턱(117)이 제2 걸림턱(153)에 맞물릴 때 몸체(111)의 상면(112)에서 일정 간격으로 이격된 높이에 위치하게 된다.

이상의 구성에 의한 소켓 모듈(100)의 결합 방식에 대해 도 1 내지 도 3을 참조하여 설명한다.

먼저, 결합 핀(151)은 몸체(111)이 결합 홀(115)에 억지 끼움 결합된다. 이때, 결합 핀(151)의 제2 걸림턱(153)이 몸체(111)의 제1 걸림턱(117)에 맞물려서 설정된 위치에 멈춤에 의해, 결합 핀(151)의 플랜지부(155)는 몸체(111)의 상면(112)에서 일정 간격으로 이격된다.

이 상태에서, 작업자는 상부 소켓(130)의 길이방향의 양단부를 서로에 대해 가까워지도록 상부 소켓(130)을 휘게 할 수 있다. 그 상태에서, 상부 소켓(130)의 한 쌍의 리세스(135)가 각각 한 쌍의 결합 핀(151)에 대응하게 한 후에, 상부 소켓(130)을 놓을 수 있다. 그렇게 되면, 상부 소켓(130)이 원래 형상으로 복원되면서, 리세스(135)의 제1 부분(135a)의 결합 핀(151)과 맞물리게 된다.

이 과정에서, 상부 소켓(130)의 베이스(131)는 몸체(111)의 상면(112)과 밀착하는 상태로 눌려지면, 원래 형상으로 복원되는 중에 자연스럽게 상면(112)과 플랜지부(155) 사이에 위치하게 된다.

나아가, 분리 상태에서 제2 간격(G₂)은 제1 간격(G₁)보다 컸기에, 상부 소켓(130)은 한 쌍의 결합 핀(151) 사이에서 타이트 하게 고정될 수 있다.

그 결과, 상부 소켓(130)은 회로 기판(110)에 대해 스냅핏 방식으로 결합된 상태가 된다. 또한, 상부 소켓(130)의 베이스(131)는, 결합 핀(151)과의 관계에서, 수평 방향 및 수직 방향에 대해 견고하게 고정된 상태가 되게 한다.

다음으로, 하부 소켓(170)을 회로 기판(110)에 결합하기 위해서, 하부 소켓(170)은 그의 정렬 홀(171)이 결합 핀(151)의 하부에 끼워지도록 회로 기판(110)에 결합된다. 이때, 회로 기판(110)과 하부 소켓(170) 사이에 접착제를 도포할 수도 있다.

이제, 다른 형태의 반도체 패키지 테스트용 소켓 모듈(100')에 대해 도 4 및 도 5를 참조하여 설명한다.

도 4는 본 발명의 다른 일 실시예에 따른 반도체 패키지 테스트용 소켓 모듈(100')에 대한 결합 사시도이다.

본 도면을 참조하면, 반도체 패키지 테스트용 소켓 모듈(100')은, 앞선 실시예의 반도체 패키지 테스트용 소켓 모듈(100)와 대체로 동일하나, 상부 소켓(130)과 결합 부재(150)의 결합 관계가 다르다.

구체적으로, 상부 소켓(130')의 베이스(131)에는, 제1 오프닝(135')과 제2 오프닝(137')이 형성될 수 있다.

제1 오프닝(135')은 베이스(131)의 중앙에 형성될 수 있다. 이때, 제1 오프닝(135')은 베이스(131)의 양단부 중 일 단부 측에 형성될 수 있다. 제1 오프닝(135')은, 제1 유도부(135a)와 제1 걸림부(135b)를 가진다. 유도부(135a)는 대체로 사각 형태의 개구로서, 제1 결합 핀(151')을 수용하여 걸림부(135b)로 유도하게 된다. 걸림부(135b)는 유도부(135a)에서 외측으로 리세스된 형태로서, 제1 결합 핀(151')과 맞물리는 부분이다. 유도부(135a)는 제1 결합 핀(151')의 단면에 대응하여 반원형 구조를 가질 수 있다.

제2 오프닝(137') 역시 베이스(131)에 형성된다. 제2 오프닝(137')은 베이스(131)의 네 코너에 배치되도록 네 개로 구비될 수 있다. 제2 오프닝(137') 역시 제2 유도부(137a)와 제2 걸림부(137b)를 가질 수 있다. 유도부(137a)는 대체로 원형으로 형성된 개구로서, 제2 결합 핀(155)을 수용하여 걸림부(137b)로 안내한다. 걸림부(137b)는 유도부(137a)에서 외측으로 리세스된 것으로서, 유도부(137a)보다 작은 반경을 갖는 반원형의 형태를 가질 수 있다.

이상에서, 제1 오프닝(135')의 걸림부(135b)의 돌출 방향은, 제2 오프닝(137')의 걸림부(137b)의 돌출 방향과 반대일 수 있다. 그 결과, 걸림부(135b)를 기준으로 한 유도부(135a)의 돌출 방향 역시, 걸림부(137b)를 기준으로 한 유도부(137a)의 돌출 방향과 반대일 수 있다.

이러한 구성에 의하면, 상부 소켓(130')과 회로 기판(110)의 조립은 다음 과정을 거쳐서 이루어질 수 있다.

먼저, 제2 결합 핀(155')에 대해 상부 소켓(130)의 제2 오프닝(137')의 유도부(137a)를 대응시키면서, 상부 소켓(130)을 회로 기판(110)에 대해 밀착시킬 수 있다. 이때, 제1 결합 핀(151')은 제1 오프닝(135')에 대응하지 않는 상태가 된다.

이후, 상부 소켓(130)을 도면상 좌측으로 슬라이딩시키면서, 제2 결합핀(155')이 유도부(137a)에서 걸림부(137b)로 상대 이동해 걸림부(137b)와 맞물리게 할 수 있다. 그와 동시에, 제1 결합 핀(151')은 제1 오프닝(135')에 대응되면서, 걸림부(135b)에 맞물리게 된다.

상부 소켓(130')과 회로 기판(110)의 분해 과정은, 조립 과정과 반대로 이루어질 수 있다.

도 5는 도 4의 라인(Ⅴ-Ⅴ)을 따라 취한 단면도이다.

본 도면을 참조하면, 제2 결합 핀(155')과 회로 기판(110), 상부 소켓(130'), 및 하부 소켓(170)의 결합 관계는 앞선 실시예의 결합 핀(151)의 그것과 대체로 동일하다.

제1 결합 핀(151')은 제2 결합 핀(155')과 달리 하부 기판(170)을 관통하지 않는 길이로 형성될 수 있다.

나아가, 제1 결합 핀(151')의 상부에는, 둘레 방향을 따라 그루브(151a)가 형성될 수 있다. 이러한 그루브(151a)에는 상부 소켓(130')의 베이스부(131) 중 걸림부(135b)를 한정하는 부분이 걸릴 수 있게 된다.

상기와 같은 반도체 패키지 테스트용 소켓 모듈은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.

100,100': 반도체 패키지 테스트용 소켓 모듈 110: 회로 기판
111: 몸체 115: 결합 홀
117: 제1 걸림턱 130,130': 상부 소켓
131: 베이스 135,135',137': 오프닝
150,150': 결합 부재 151,151',155': 결합 핀
153: 제2 걸림턱 170: 하부 소켓
171: 정렬 홀

Claims

회로 기판;
상기 회로 기판상에 반도체 패키지를 지지하도록 배치되고, 상기 반도체 패키지와 상기 회로 기판의 전기적 연결을 매개하도록 구성되는 상부 소켓; 및
상기 회로 기판에 결합되고, 상기 상부 소켓이 스냅핏 방식으로 상기 회로 기판에 결합되게 하도록 구성되는 결합 부재를 포함하고,
상기 결합 부재는, 서로 간에 제1 간격을 갖는 한 쌍의 결합 핀을 포함하고, 상기 상부 소켓은, 상기 제1 간격보다 큰 제2 간격을 갖는 한 쌍의 오프닝을 포함하는, 반도체 패키지 테스트용 소켓 모듈.
삭제
제1항에 있어서,
상기 오프닝은,
상기 상부 소켓의 외부를 향해 개방된 리세스를 포함하고,
상기 리세스는, 상기 결합 부재의 윤곽에 대응하는 제1 부분과, 상기 제1 부분보다 큰 폭을 가지는 제2 부분을 포함하는, 반도체 패키지 테스트용 소켓 모듈.
제1항에 있어서,
상기 회로 기판은, 제1 걸림턱을 구비하는 결합홀을 포함하고,
상기 결합 핀은, 상기 제1 걸림턱에 걸리는 제2 걸림턱을 포함하는, 반도체 패키지 테스트용 소켓 모듈.
제1항에 있어서,
상기 결합 핀은, 상기 회로 기판의 상면에서 이격된 높이에 위치하는 플랜지부를 더 포함하고,
상기 상부 소켓은, 상기 플랜지부와 상기 회로 기판 사이에 위치하는, 반도체 패키지 테스트용 소켓 모듈.
제1항에 있어서,
상기 회로 기판의 하면에 결합되고, 상기 회로 기판 및 상기 상부 소켓을 통해 상기 반도체 패키지와 전기적으로 연결되도록 구성되는 하부 소켓을 더 포함하는, 반도체 패키지 테스트용 소켓 모듈.
제6항에 있어서,
상기 하부 소켓은, 상기 한 쌍의 결합 핀에 의해 상기 회로 기판에 결합되는, 반도체 패키지 테스트용 소켓 모듈.
제1항에 있어서,
상기 상부 소켓은, BT-레진 재질로 형성된 것인, 반도체 패키지 테스트용 소켓 모듈.
회로 기판;
상기 회로 기판상에 반도체 패키지를 지지하도록 배치되고, 상기 반도체 패키지와 상기 회로 기판의 전기적 연결을 매개하도록 구성되는 상부 소켓; 및
상기 회로 기판에 결합되고, 상기 상부 소켓이 스냅핏 방식으로 상기 회로 기판에 결합되게 하도록 구성되는 결합 부재를 포함하고,
상기 결합 부재는, 제1 결합 핀 및 제2 결합 핀을 포함하고,
상기 상부 소켓은, 상기 제1 결합 핀을 수용하는 제1 오프닝과, 상기 제2 결합 핀을 수용하는 제2 오프닝을 포함하고,
상기 제1 오프닝 중 상기 제1 결합 핀이 걸리는 제1 걸림부와 상기 제2 오프닝 중 상기 제2 결합 핀이 걸리는 제2 걸림부는 서로 반대 방향을 지향하도록 배치되는, 반도체 패키지 테스트용 소켓 모듈.
회로 기판;
상기 회로 기판에 결합되는 한 쌍의 결합 부재;
상기 회로 기판상에 반도체 패키지를 지지하도록 배치되어 상기 반도체 패키지와 상기 회로 기판의 전기적 연결을 매개하도록 구성되며, 상기 한 쌍의 결합 부재에 대해 스냅핏 방식으로 결합되어 상기 회로 기판과 결합되는 상부 소켓; 및
상기 한 쌍의 결합 부재에 의해 정렬된 채로 상기 회로 기판의 하면에 결합되고, 상기 회로 기판 및 상기 상부 소켓을 통해 상기 반도체 패키지와 전기적으로 연결되도록 구성되는 하부 소켓을 포함하는, 반도체 패키지 테스트용 소켓 모듈.
제10항에 있어서,
상기 결합 부재는, 서로 간에 제1 간격을 갖는 한 쌍의 결합 핀을 포함하고,
상기 상부 소켓은, 상기 제1 간격보다 큰 제2 간격을 갖는 한 쌍의 오프닝을 포함하는, 반도체 패키지 테스트용 소켓 모듈.