KR101817020B1 - 반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들 - Google Patents

반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들 Download PDF

Info

Publication number
KR101817020B1
KR101817020B1 KR1020167002975A KR20167002975A KR101817020B1 KR 101817020 B1 KR101817020 B1 KR 101817020B1 KR 1020167002975 A KR1020167002975 A KR 1020167002975A KR 20167002975 A KR20167002975 A KR 20167002975A KR 101817020 B1 KR101817020 B1 KR 101817020B1
Authority
KR
South Korea
Prior art keywords
graphene
lattice
lattice matching
graphen
semiconductor structure
Prior art date
Application number
KR1020167002975A
Other languages
English (en)
Other versions
KR20160018872A (ko
Inventor
로이 이. 미드
서미트 씨. 팬데이
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20160018872A publication Critical patent/KR20160018872A/ko
Application granted granted Critical
Publication of KR101817020B1 publication Critical patent/KR101817020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)

Abstract

반도전성 그래핀 구조체는 그래핀 물질 및 그래핀 물질의 적어도 일부분 위의 그래핀-격자 정합 물질을 포함할 수 있고, 여기서 그래핀-격자 정합 물질은 그래핀 물질의 결합 길이 또는 격자 상수의 배수의 약 5% 내 격자 상수를 가진다. 반도전성 그래핀 구조체는 적어도 약 0.5 eV의 에너지 밴드 갭을 가질 수 있다. 그래핀 물질의 에너지 밴드 갭을 변형하는 방법은 그래핀 물질의 적어도 일부분 위에 그래핀-격자 정합 물질을 형성하는 단계를 포함하고, 그래핀-격자 정합 물질은 그래핀 물질의 결합 길이 또는 격자 상수의 배수의 약 5% 내 격자 상수를 가진다.

Description

반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들{SEMICONDUCTING GRAPHENE STRUCTURES, METHODS OF FORMING SUCH STRUCTURES AND SEMICONDUCTOR DEVICES INCLUDING SUCH STRUCTURES}
우선권 주장
본 출원은 "반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들"에 대해, 2013년 7월 30일에 출원된, 미국 특허 출원 번호 제13/954,017호의 출원일에 대한 혜택을 주장한다.
본 발명은 다양한 실시예들에서, 일반적으로 반도전성 그래핀 구조체들, 그러한 구조체들을 포함하는 반도체 디바이스들에 관한 것이다. 보다 구체적으로, 본 발명의 실시예들은 그래핀 물질들 및 그래핀 물질들에 직접 접촉하는 그래핀-격자 정합 물질들을 가지는 반도전성 그래핀 구조체들, 및 그러한 구조체들을 형성하는 방법들에 관한 것이다.
실리콘은 전계 효과 트랜지스터(FET) 디바이스들을 포함하여, 다양한 반도체 디바이스들의 제조를 위해 사용되어왔다. 실리콘에 대한 처리 한계는 일반적으로 약 10 nm 선폭인 것으로 간주된다. 반도체 디바이스들의 크기를 감소시키는 한편 속도 및 집적도는 증가시키고자 하는 계속적인 요구로 인해, 실리콘 반도체 물질은 서서히 그것의 처리 한계들에 접근하고 있다.
그래핀은 그래파이트의 단일 원자층(즉, 단일층)이다. 그래핀은 2차원 구조이고 평면 방향으로 전기를 전도한다. 그래핀 격자는 120도의 탄소-탄소 결합각, 1.42 Å의 탄소-탄소 결합 길이(r o,g ), 및 약 2.46 Å의 격자 상수를 갖는 육방정계 배열로 배치되는 탄소 원자들을 포함한다. 그래핀은 대략 15,000 cm2/Vs의 높은 전하 이동성, 1x108 A/cm2를 초과하는 높은 통전 용량, 및 탁월한 열 전도도를 가진다. 따라서, 그래핀은 FET 디바이스들을 포함하여, 다양한 반도체 디바이스들에서 실리콘을 대체하기 위한 차세대 물질로서 연구되고 있다.
그래핀은 제로 에너지 밴드 갭 물질이다(즉, 그래핀의 전도대 및 가전자대 사이에 에너지 갭이 존재하지 않는다). 그에 반해서, 반도체 물질들은 전도대 및 가전자대 사이에 에너지 밴드 갭을 가진다. 그것의 제로 에너지 밴드 갭으로 인해, 그래핀은 매우 큰 오프 전류 및 그 결과 매우 작은 동작 전류의 온/오프 비(이하 “온/오프 비”)를 가진다. 그러한 낮은 온/오프 비는 FET 디바이스의 고집적 및 고속 동작을 제한한다. 게다가, 그래핀의 매우 높은 오프 전류로 인해, 비변형 그래핀(즉, 대-면적 그래핀)을 사용하는 FET 디바이스들은 스위치 오프될 수 없고 로직 애플리케이션들에 적합하지 않다.
그래핀의 밴드 갭 구조를 변형(즉, 개방)하는 다양한 시도들이 이루어져 왔다. 하나의 접근법은 비변형 그래핀을 그래핀 나노리본들로서 알려진, 수십 나노미터보다 적은 보다 좁은 리본들로 절단함으로써 그것을 일차원으로 속박하는 것이었다. 그래핀 나노리본들의 에너지 밴드 갭은 나노리본의 폭에 반비례한다. 따라서, 통상의 FET 디바이스들에 유용한 에너지 밴드 갭을 가지는 그래핀을 획득하기 위해, 명확한 에지들을 갖는 매우 좁은 그래핀 나노리본들을 획득하는 것이 요구된다. 지금까지는, 균일한 폭을 갖는 몇몇 나노미터의 크기, 감소된 에지 거칠기, 및 탁월한 품질의 그래핀을 제조하기 위한 시도가 있어왔다. 따라서, 그것들의 탁월한 특성들에도 불구하고, 그래핀 나노리본들을 FET 디바이스들과 같은 반도체 디바이스들에 집적하는 것이 제한되어 왔다.
그래핀-실리콘 하이드리드 구조들이 3극관 디바이스들의 제조를 위해 연구되어 왔는데, 여기서 약 105의 온/오프 비는 그래핀-실리콘 쇼트키 장벽을 제어하기 위한 게이트 전압을 조절함으로써 달성될 수 있다. 그래핀이 제로 에너지 밴드 갭을 가지더라도, 그래핀 및 실리콘의 계면에서 페르미-레벨 피닝(Fermi-level pinning)의 부재는 장벽의 높이가 0.2 eVs로 조정되게 한다.
미국 특허 8,247,806은 그래핀 채널층을 가지는 FET 디바이스를 개시한다. 그래핀이 제로 에너지 밴드 갭을 가지더라도, FET 디바이스의 온/오프 비는 전압을 게이트 구조체에 인가함으로써 증가되고, 그렇게 함으로써 페르미면의 에너지 레벨을 변경한다.
실리콘-계 물질들에 대한 대체재로서 반도체 디바이스들에서 그래핀의 사용이 가능하게 하기 위해 그래핀의 에너지 밴드 갭을 변형하는 방법에 대한 요구가 존재한다.
추가로, 표준 상보성 금속 산화물 반도체(CMOS) 처리 기술들과 상보적이고 최소한의 처리 과정들로 제조 가능한 FET 디바이스에 대한 요구가 존재한다.
도 1a는 육방정계 결정 구조를 가지는 마그네슘 카보네이트(MgCO3)의 구조의 등축도이다;
도 1b는 그래핀 격자의 구조의 등축도이다;
도 1c는 육방정계 MgCO3 상에 그래핀 물질을 가지는 반도전성 그래핀 구조체의 구조의 측면도이다;
도 2a는 그래핀(G) 및 그래핀-격자 정합 물질(GLM) 간 결정 배향성을 도시하는 상면도이고, 여기서 그래핀-격자 정합 물질의 단위 셀 벡터들(a d,1 및 a d,2 )은 그래핀 격자 벡터에 나란하다;
도 2b는 그래핀(G) 및 그래핀-격자 정합 물질(GLM) 간 결정 배향성을 도시하는 상면도이고, 여기서 그래핀-격자 정합 물질의 단위 셀 벡터들(a d,1 및 a d,2 )은 그래핀 결합에 나란하다;
도 3a는 평면파들을 이용한 밀도 함수 이론(DFT) 및 혼성 함수(hybrid functional)(HSE06)를 사용하여 산출된 바와 같은, 비변형 그래핀의 상태들의 전자 밀도(EDOS)를 도시한다;
도 3b는 평면파들을 이용한 밀도 함수 이론(DFT) 및 혼성 함수(HSE06)를 사용하여 산출된 바와 같은, 벌크 육방정계 MgCO3의 상태들의 전자 밀도(EDOS)를 도시한다;
도 3c는 평면파들을 이용한 밀도 함수 이론(DFT) 및 혼성 함수(HSE06)를 사용하여 산출된 바와 같은, 그래핀 및 그래핀 위에 MgCO3 그래핀-격자 정합 물질을 포함하는 반도전성 그래핀 구조체의 상태들의 전자 밀도(EDOS)를 도시한다;
도 4a는 실시예의 반도체 디바이스의 측면도이다;
도 4b는 도 4a에 도시된 반도체 디바이스들의 측면도에 따라 대응하는 에너지 밴드들을 도시하는 그래프이다; 그리고
도 5는 다른 실시예의 반도체 디바이스의 측면도이다.
다음 설명은 본 발명의 실시예들의 완전한 설명을 제공하기 위해 물질 유형들, 물질 두께들, 및 처리 조건들과 같은, 구체적인 세부사항들을 제공한다. 그러나, 통상의 기술자는 본 발명의 실시예들이 이러한 구체적 세부사항들을 채용하지 않고도 실시될 수 있음을 이해할 것이다. 게다가, 본 발명의 실시예들은 해당 산업에서 채용되는 통상의 제조 기술들과 함께 실시될 수 있다.
또한, 본 명세서에 제공되는 설명은 반도체 디바이스 구조체를 형성하기 위한 완전한 처리 흐름을 형성하지 않는다, 그리고 아래에서 설명될 반도체 디바이스 구조체들은 완전한 반도체 디바이스를 형성하지 않는다. 단지 본 발명의 실시예들을 이해하는데 필요한 처리 과정들 및 구조들만이 아래에서 상세하게 설명된다. 완전한 반도체 디바이스를 형성하기 위한 추가 과정들이 통상의 제조 기술들에 의해 수행될 수 있다. 또한 출원에 첨부된 도면들은 단지 예시 목적들을 위함이고, 따라서 반드시 일정한 축적으로 도시된 것은 아니다. 도면들 간 공통적인 요소들은 동일한 참조 부호를 가질 수 있다.
본 명세서에서 사용될 때, 주어진 파라미터, 특성, 또는 상태에 대한 언급에서, 용어 “실질적으로(substantially)” 는 해당 기술분야에서의 통상의 기술자가 주어진 파라미터, 특성, 또는 상태가 이를테면 수용가능한 제조 허용 오차들 내의, 작은 편차 정도로 충족되는 것으로 이해할 수 있는 정도를 의미한다.
본 명세서에서 사용될 때, 용어 "기판"은 그 위에 추가 물질들이 형성되는 베이스 물질 또는 구성을 의미하고 포함한다. 기판은 반도체 기판, 지지 구조체 상의 베이스 반도체 물질, 금속 전극, 또는 하나 이상의 물질, 구조체, 또는 그 위에 형성되는 영역을 가지는 반도체 기판일 수 있다. 기판은 통상의 실리콘 기판, 또는 반도체 물질층을 포함하는 다른 벌크 기판일 수 있다. 본 명세서에서 사용될 때, 용어 "벌크 기판"은 실리콘 웨이퍼들뿐만 아니라, 실리콘-온-사파이어(SOS) 기판들 및 실리콘-온-글래스(SOG) 기판들과 같은, 실리콘-온-인슐레이터(SOI) 기판들, 베이스 반도체 토대 상의 실리콘의 에피택셜층, 또는 실리콘-게르마늄(Si1 - xGex, 여기서 x는 예를 들어, 0.2 내지 0.8 몰분율이다), 게르마늄(Ge), 갈륨 비화물(GaAs), 갈륨 질화물(GaN), 또는 인듐 인화물(InP)과 같은, 다른 반도체 또는 광전자 물질들 등도 의미하고 포함한다. 게다가, 다음 설명에서 "기판"이 언급될 때, 베이스 반도체 구조체 또는 토대에 물질들, 영역들, 또는 접합들을 형성하기 위한 이전 처리 과정들이 수행되었을 수 있다. 일 실시예에서, 기판은 실리콘 기판과 같은, 실리콘-함유 물질이다. 기판은 도핑 또는 도핑되지 않을 수 있다. 일 실시예에서, 기판은 p-도핑 폴리실리콘일 수 있다. 일 실시예에서, 기판은 예를 들어, 통상의 100-mm 실리콘 산화물 물질과 같은, 산화된 Si 물질 상의 결정화된 Cu (111) 물질이다. 다른 실시예에서, 기판을 실리콘 카바이드이다.
반도체 그래핀 구조체는 그래핀 물질 및 그래핀 물질의 적어도 일부분 위 그래핀-격자 정합 물질을 포함할 수 있고, 여기서 그래핀-격자 정합 물질은 그래핀의 결합 길이 또는 격자 상수의 배수의 약 ±5% 내 격자 상수를 가진다. 그래핀의 격자 상수는 약 2.46 Å이고 그것의 결합 길이는 약 1.42 Å이다. 거리 4.26 Å은 그래핀의 결합 길이의 3배수이다. 이 거리의 ±5% 내 격자 상수를 갖는 육방정계 물질(이는 약 4.05 Å 내지 4.47 Å이다)은 그래핀 결합 길이에 대해 정합되는 그래핀-격자일 것이다. 그래핀 물질 위에 산소를 함유하는 그래핀-격자 정합 물질을 형성함으로써, 그래핀-격자 정합 물질의 격자 상수는 그래핀 물질의 결합 길이의 5% 내인 경우, 그래핀 물질은 전도성 물질에서 반도체 물질로 변환된다. 그래핀-격자 정합 물질은 두 물질 간 계면에서 그래핀 물질에 결합된다. 이 범위 밖의 격자 상수를 가지는 그래핀-격자 정합 물질을 이용하는 것은 그래핀 및 그래핀-격자 정합 물질의 계면에 상당한 변형을 야기하고, 결정 구조를 분열시키며, 격자 완화의 가능성을 증가시킬 수 있다. 결정 구조의 그러한 분열은 결함 상태들을 생성할 수 있는데, 이는 결과적으로 성능을 저하시킨다. 추가적인 그래핀-격자 정합 물질들은 상이한 정수배들(예를 들어 1, 2, 4 등)을 포함하고 그래핀의 결합 길이에 정합하는 것에 더하여 그래핀의 격자 상수에 정합하는 것으로, 이해될 수 있다.
일부 실시예들에서, 그래핀-격자 정합 물질은 그래핀의 결합 길이 또는 격자 상수의 배수의 약 ±5% 내 격자 상수를 갖는 육방정계 결정 구조를 가질 수 있다.
육방정계 결정 구조들 및 그래핀의 결합 길이의 배수의 약 ±5% 내 격자 상수들을 가지는 그래핀-격자 정합 물질들의 비-제한적인 예들은 마그네슘 카보네이트(MgCO3) 또는 알루미늄 보레이트를 포함한다. 그러나, 아래에서 보다 상세하게 설명될 바와 같이, 다른 물질들이 그래핀-격자 정합 물질로서 사용될 수 있다.
도 1a는 탄소 원자들(C), 마그네슘 원자들(Mg) 및 산소 원자들(O)로 지정된 육방정계 MgCO3의 구조의 등축도이다. MgCO3의 단위 셀 치수들은 대략 4.45 (X-축), 4.45 (Y-축), 및 13.71(Z-축)이다. 육방정계 MgCO3의 격자 상수가 격자의 결합 길이의 배수의 약 ±5% 내이기 때문에, 마그네슘 카보네이트가 그래핀-격자 정합 물질로서 사용될 수 있다. 그래핀과 접촉하는 각 산소 원자에 대해 0.8 eV의 결합 에너지를 가지고, 그래핀 및 MgCO3 간 결합은 안정적이다.
도 1b는 그래핀의 구조의 등축도를 예시하고, 이는 그래파이트의 단일층이다.
도 1c는 반도전성 그래핀 구조체의 구조의 측면도이고, 여기서 육방정계 MgCO3가 그래핀-격자 정합 물질로서 사용되고 그래핀의 에너지 밴드 갭을 변형하기 위해 그래핀 위에 형성된다. 그래핀-격자 정합 물질은 그래핀에 결합된다. 그래핀-격자 정합 물질은 누설 또는 직접 터널링을 방지하기에 충분한 두께로 형성될 수 있다. 도 1a 및 도 1c에서, MgCO3는 하나의 단일층, 그래핀과 접하는(즉, 반응하는) 외부 단일층을 갖는 세 개의 단일층을 가지는 것으로 도시된다. MgCO3의 외부 단일층 상의 산소 원자들은 그래핀의 탄소 원자들에 결합할 수 있다.
도 1a 및 도 1c가 세 개의 단일층을 가지는 MgCO3를 도시하더라도, MgCO3는 세 개 미만의 단일층 또는 세 개 초과의 단일층을 가질 수 있다.
일부 실시예들에서, 반도전성 그래핀 물질은 그래핀-격자 정합 물질의 단일층들을 포함할 수 있다. 일부 실시예들에서, 반도전성 그래핀 물질은 직접 터널링을 야기할 수 있는 원치 않는 누설 문제를 방지하기 위해 그래핀-격자 정합 물질의 세 개 초과의 단일층을 포함할 수 있다.
반도전성 그래핀 구조체를 형성하는 방법은 그래핀 물질 위에 그래핀-격자 정합 물질을 형성하는 단계를 포함할 수 있고, 여기서 그래핀-격자 정합 물질은 그래핀 물질의 결합 길이 또는 격자 상수의 배수의 약 ±5% 내 격자 상수를 가진다.
그래핀-격자 정합 물질은 임의의 종래 기술을 사용하여 그래핀 물질 위에 형성될 수 있다. 비-제한적인 예들로서, 그래핀-격자 정합 물질은 원자 층 증착(ALD), 화학적 기상 증착(CVD), 물리적 기상 증착(PVD), 또는 에피택셜 성장 처리를 사용하여 그래핀 물질 위에 형성될 수 있다. 일부 실시예들에서, 그래핀-격자 정합 물질은 그래핀 물질에 결합될 수 있다. 그래핀-격자 정합 물질 및 그래핀 물질은 두 개의 물질의 계면에서 반응할 수 있다. 비-제한적인 예들로서, 그래핀-격자 정합 물질은 그래핀 물질 상의 그래핀-격자 정합 물질의 성장 동안 열을 인가함으로써 또는 어닐링함으로써 그래핀 물질에 결합될 수 있다.
그래핀-격자 정합 물질의 주기성은 그래핀에 대한 그래핀-격자 정합 물질의 단위 셀 벡터들의 배향성 및 오버레이에 영향을 줄 수 있다. 두 개의 요인이 그래핀 및 그래핀-격자 정합 물질 간 결정 배향성을 실현하기 위한 그래핀-격자 정합 물질을 선택하는 것에 있어서 고려될 수 있다: 그래핀-격자 정합 물질의 단위 셀 벡터들의 방향, 및 단위 셀 벡터들의 크기.
단위 셀 벡터들의 방향은 그래핀에 관해 그래핀-격자 정합 물질의 배향을 좌우할 수 있다. 도 2a 및 도 2b는 그래핀(G) 위에 육방정계 결정 구조를 가지는 그래핀-격자 정합 물질(GLM)의 두 개의 상이한 배향을 도시한다. 육방정계 그래핀-격자 정합 물질(GLM, 점선들에서)은 그래핀(G)의 2-차원 결정 구조 위에 가로 놓인다. 그래핀-격자 정합 물질(GLM)의 단위 셀 벡터들은 도 2a에 도시된 바와 같이 그래핀 격자 벡터에 나란하거나, 도 2b에 도시된 바와 같이 그래핀 결합에 나란하다. 도 2a 및 도 2b 간 기본적인 차이는 그래핀 격자에 대한 그래핀-격자 정합 물질(GLM)의 단위 셀의 상대적 배향이다.
도 2a에서, 그래핀-격자 정합 물질(GLM)의 단위 셀 벡터들은 그래핀 격자 벡터에 나란하다. 벡터들(a d,1 및 a d,2 )은 그래핀-격자 정합 물질의 단위 셀의 적절한 배향을 도시하는데, 여기서 벡터들(a d,1 및 a d,2)은 다음과 같이 정의될 수 있다:
Figure 112016011214707-pct00001
Figure 112016011214707-pct00002
여기서 r 0,g 은 그래핀 결합 길이이고, a g 는 그래핀 격자 상수이고, x는 x-축 방향의 단위 벡터이며,
Figure 112016011214707-pct00003
는 y-축 방향의 단위 벡터이다.
도 2b에서, 그래핀-격자 정합 물질(GLM)의 단위 셀 벡터들은 그래핀 결합에 나란하다. 벡터들(a d,1 및 a d,2 )은 그래핀-격자 정합 물질(GLM)의 단위 셀의 적절한 배향을 도시하는데, 여기서 벡터들(a d,1 및 a d,2)은 다음과 같이 정의될 수 있다:
Figure 112016011214707-pct00004
Figure 112016011214707-pct00005
여기서 r 0,g 은 그래핀 결합 길이이고, a g 는 그래핀 격자 상수이고, x는 x-축 방향의 단위 벡터이며,
Figure 112016011214707-pct00006
는 y-축 방향의 단위 벡터이다.
단위 셀 벡터들의 방향(즉, 그래핀 격자에 관한 그래핀-격자 정합 물질의 배향)에 더하여, 백터들의 크기가 그래핀 물질 및 그래핀-격자 정합 물질 간 적절한 결정 배향성을 좌우한다.
그래핀-격자 정합 물질의 단위 셀 벡터들이 그래핀 격자 벡터에 나란한 경우 그래핀 및 그래핀-격자 정합 물질 간 바람직한 주기적 배향을 실현하기 위해, 그래핀-격자 정합 물질의 단위 셀 벡터들의 크기는 이하 식 (1)에서 제시된 바와 같이 그래핀 물질의 격자 상수(ag)의 m배일 수 있다:
a d = m.a g ± 5% m. a g ------- (1)
그래핀-격자 정합 물질의 단위 셀 벡터들이 그래핀 결합들에 나란한 경우 그래핀 및 그래핀-격자 정합 물질 간 바람직한 주기적 배향을 실현하기 위해, 그래핀-격자 정합 물질의 단위 셀 벡터들의 크기는 이하 식 (2)에서 제시된 바와 같이 그래핀 물질의 격자 결합 길이(r 0,g )의 m배일 수 있다:
a d = m.r o,g ± 5% m.r o,g ------- (2)
그래핀 상에 그래핀-격자 정합 물질을 형성하는 것은 그래핀 물질의 주기성을 실질적으로 변경하지 않고 그래핀 물질의 에너지 밴드 갭을 변형할 수 있다.
반도전성 그래핀 구조체는 적어도 약 0.5 eV의 에너지 밴드 갭을 가질 수 있다. 일부 실시예들에서, 반도전성 그래핀 구조체는 약 1 eV 내지 약 2 eV의 에너지 밴드 갭을 가질 수 있다.
비변형 그래핀 물질, 그래핀-격자 정합 물질, 및 반도전성 그래핀 구조체의 상태들의 전자 밀도(EDOS)는 평면파들을 이용한 밀도 함수 이론(DFT) 및 혼성 함수(예를 들어, HSE06, B3LYP 등)를 사용하여 산출될 수 있다. 도 3a, 3b 및 3c는 각각, 비변형 그래핀, 벌크 육방정계 MgCO3, 및 그래핀 및 육방정계 MgCO3를 가지는 반도전성 그래핀 구조체의 EDOS를 도시한다.
도 3a에 도시된 바와 같이, 비변형 그래핀의 에너지 밴드 갭은 제로이다. 육방정계 MgCO3의 에너지 밴드 갭은 도 3b에 도시된 바와 같이, 약 7.27 eV이다. 그래핀 및 그래핀-격자 정합 물질로서 육방정계 MgCO3를 가지는 반도전성 그래핀 구조체는 도 3c에 도시된 바와 같이, 약 1.7 eV의 에너지 밴드 갭을 가진다. 따라서, 그래핀의 에너지 밴드 갭은 그래핀 물질 상에 육방정계 MgCO3를 형성함으로써 0 eV에서 대략 1.7 eV로 증가될 수 있다. 따라서, 반도전성 그래핀 구조체는 이들에 한정되지는 않지만, FET, 삼극관들, 다이오드들, 또는 저항성 스위칭 디바이스들을 포함하여, 다양한 반도체 디바이스들에서 실리콘-계 물질들에 대한 대안으로서 사용될 수 있다.
게다가, 육방정계 MgCO3는 약 7.27 eV의 에너지 밴드 갭(도 3b에 도시된 바와 같이) 및 약 8.1의 유전율을 가진다. 따라서, 그것은 또한 FET 디바이스들에 대한 게이트 유전체와 같은 유전체로서 기능할 수 있다.
MgCO3에 더하여, 그래핀 물질의 결합 길이 또는 격자 상수의 배수의 약 ±5% 이내의 격자 상수를 가지는 그 밖의 다른 결정 구조체들이 그래핀-격자 정합 물질로서 사용될 수 있다. 그래핀 격자 정합 물질의 추가적인 비-제한적인 예들은 Ni3TeO6, Li2ReO3, LiNbO3, NiTiO3, MgTiO3, MgSiO3, FeTiO3, GeMnO3, LiAsO3, Al2O3, Ti2O3, Rh2O3, Fe2O3, Cr2O3, CaCO3, V2O3, LuBO3, MnCO3, FeCO3, Ga2O3, YbBO3, 또는 NaNO3일 수 있다.
일부 실시예들에서, 100-mm Si 웨이퍼와 같은, 통상의 산화 Si 웨이퍼 상의 결정화 Cu (111)는 기판으로서 사용될 수 있다. 그래핀은 해당 기술 분야에 공지된 바와 같이 통상의 산화 100-mm Si 웨이퍼들 상의 결정화 Cu (111) 물질 상에 성장될 수 있다. 결정화 Cu (111) 구조체 상에 그래핀을 형성한 후, 그래핀-격자 정합 물질은 반도전성 그래핀 구조체를 생성하기 위해 그래핀 위에 형성될 수 있다.
반도전성 그래핀 구조체는 통상의 제조 처리 기술들 및 제조 가능한 최소한의 처리 과정들을 채용하여, 다양한 반도체 구조체들 및 디바이스들의 제조에 사용될 수 있다.
일 실시예에서, 반도전성 그래핀 구조체는 본 명세서에 상세하게 설명되지 않는, FET 디바이스들에 대한 통상의 제조 처리 기술들을 채용하여, FET 디바이스의 제조에 사용된다.
FET 디바이스와 같은, 반도체 디바이스는 소스, 드레인, 게이트 구조체, 및 소스 및 드레인 중 적어도 하나에 인접하는 반도전성 그래핀 구조체를 포함할 수 있고, 여기서 반도전성 그래핀 구조체는 그래핀 물질 및 그래핀 물질의 적어도 일부분 위의 그래핀-격자 정합 물질을 포함할 수 있으며, 그래핀-격자 정합 물질은 그래핀 물질의 결합 길이 또는 격자 상수의 배수의 약 ±5% 이내의 격자 상수를 가진다.
일부 실시예들에서, 반도체 디바이스의 소스 및 드레인 중 적어도 하나는 비변형 그래핀을 포함할 수 있다.
일부 실시예들에서, 반도전성 그래핀 구조체의 그래핀-격자 정합 물질은 게이트 구조체와 직접 접촉할 수 있고, 따라서 또한 유전성 게이트 물질로서 기능한다.
일부 실시예들에서, FET 디바이스는 그래핀-격자 정합 물질 및 게이트 구조체 사이에 유전성 게이트 물질을 더 포함할 수 있다.
도 4a는 일 실시예의 반도체 디바이스(400)의 측면도이고, 여기서 디바이스는 소스(401), 드레인(402), 도전성 그래핀 구조체(403), 게이트 구조체(404), 및 기판(410)을 포함한다. 소스(401) 및 드레인(402) 각각은 그래핀 물질(G)을 포함한다. 반도전성 그래핀 구조체(403)는 소스(401) 및 드레인(402)에 인접한다. 반도전성 그래핀 구조체(403)는 그래핀 물질(G) 및 그래핀 물질의 적어도 일부분 위의 그래핀-격자 정합 물질(GLM)을 포함한다. 그래핀-격자 정합 물질(GLM)은 게이트 구조체(404)와 직접 접촉하고; 따라서, 반도전성 그래핀 구조체(403)의 그래핀-격자 정합 물질(GLM)은 또한 게이트 유전체로서 기능할 수 있다.
도 4b는 도 4a에 도시된 반도체 디바이스들의 측면도에 따라 대응하는 에너지 밴드들을 도시하는 그래프이다. 소스(401) 및 드레인(402)의 각각은 비변형 그래핀으로 구성되고; 따라서, 각각은 제로 에너지 밴드 갭을 나타낸다. 소스(401) 및 드레인(402) 사이에 위치된 반도전성 그래핀 구조체(403)는 약 1.7 eV의 에너지 밴드 갭을 나타낸다.
도 5는 일 실시예의 반도체 디바이스(500)의 측면도이고, 여기서 디바이스는 기판(510), 소스(501), 드레인(502), 소스(510)를 드레인(502)에 연결하고 반도전성 그래핀 구조체(503)를 포함하는 채널 물질, 게이트 구조체(504), 및 반도전성 그래핀 구조체(503) 및 게이트 구조체(504) 사이의 게이트 유전체(505)를 포함한다. 반도전성 그래핀 구조체(503)는 그래핀 물질(G) 및 그래핀 물질의 적어도 일부분 위의 그래핀-격자 정합 물질(GLM)을 포함할 수 있다.
반도체 디바이스들(도 4a의 400 및 도 5의 500)이 도시되더라도, 반도체 디바이스들의 그 밖의 다른 구조체들이 형성될 수 있음이 이해된다. 비-제한적인 예로서, 반도체 디바이스들은 도 4a 및 도 5에 도시된 바와 같이 상부 게이트 구조체를 가질 수 있는데 , 여기서 게이트 구조체는 반도체 그래핀 구조체, 소스, 및 드레인 위에 배치된다. 또한, 다른 비-제한적인 예로서, 반도체 디바이스들은 하부 게이트 구조체를 가질 수 있는데, 여기서 게이트 구조체는 반도전성 그래핀 구조체, 소스, 및 드레인 아래에 배치된다.
본 발명이 다양한 변형예들 및 대안의 형태들을 취할 수 있지만, 구체적인 실시예들이 도면들의 예로서 제시되었고, 본 명세서에 상세하게 설명되었다. 그러나, 본 발명은 개시되는 특정 형태들로 제한되도록 의도되지 않는다. 오히려, 본 발명은 다음 첨부된 청구항들 및 그것들의 법적 균등물들에 의해 정의되는 바와 같은 본 발명의 범위 내에 들어가는 모든 변형예, 균등물, 및 대안예를 커버하는 것이다.

Claims (20)

  1. 그래핀 물질; 및
    상기 그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질로서, 마그네슘 카보네이트, 알루미늄 보레이트, Ni3TeO6, Li2ReO3, LiNbO3, NiTiO3, MgTiO3, MgSiO3, FeTiO3, GeMnO3, LiAsO3, Rh2O3, Fe2O3, Cr2O3, CaCO3, V2O3, LuBO3, MnCO3, FeCO3, Ga2O3, YbBO3, 및 NaNO3로 구성되는 그룹으로부터 선택되는 물질을 포함하는 그래핀-격자 정합 물질
    을 포함하는 반도체 구조체.
  2. 청구항 1에 있어서, 상기 반도체 구조체는 적어도 약 0.5 eV의 에너지 밴드 갭(energy band gap)을 가지는 반도체 구조체.
  3. 청구항 1에 있어서, 상기 반도체 구조체는 약 1 eV 내지 약 2 eV의 에너지 밴드 갭을 가지는 반도체 구조체.
  4. 청구항 1에 있어서, 상기 그래핀 물질의 바로 위에서 상기 그래핀 물질과 접촉해 있는 상기 그래핀-격자 정합 물질의 세 개 초과의 단일층 또는 세 개 미만의 단일층을 포함하는 반도체 구조체.
  5. 청구항 1에 있어서, 상기 그래핀 물질의 바로 위에서 상기 그래핀 물질과 접촉해 있는 상기 그래핀-격자 정합 물질의 적어도 세 개의 단일층을 포함하는 반도체 구조체.
  6. 청구항 1에 있어서, 상기 그래핀-격자 정합 물질은 마그네슘 카보네이트를 포함하는 반도체 구조체.
  7. 청구항 1에 있어서, 상기 그래핀-격자 정합 물질은 육방정계 결정 구조를 나타내는 반도체 구조체.
  8. 청구항 1에 있어서, 상기 그래핀-격자 정합 물질은 알루미늄 보레이트를 포함하는 반도체 구조체.
  9. 청구항 1에 있어서, 산화 실리콘 물질 상의 결정화 Cu (111) 물질을 더 포함하고, 상기 그래핀 물질은 상기 결정화 Cu (111) 물질 상에 있는 반도체 구조체.
  10. 소스;
    드레인;
    게이트 구조체; 및
    청구항 1 내지 청구항 9 중 어느 한 항의 상기 반도체 구조체로서, 상기 소스 및 상기 드레인 중 적어도 하나에 인접하는, 상기 반도체 구조체를 포함하는 반도체 디바이스.
  11. 청구항 10에 있어서, 상기 소스 및 상기 드레인 중 적어도 하나는 비변형 그래핀을 포함하는 반도체 디바이스.
  12. 청구항 10에 있어서, 상기 그래핀-격자 정합 물질은 상기 게이트 구조체와 직접 접촉하는 반도체 디바이스.
  13. 청구항 10에 있어서, 상기 반도체 구조체의 상기 그래핀-격자 정합 물질 위에 가로 놓이는 게이트 유전체를 더 포함하고, 상기 게이트 구조체는 상기 게이트 유전체 위에 가로 놓이는 반도체 디바이스.
  14. 그래핀 물질의 에너지 밴드 갭을 변형하는 방법으로서, 상기 방법은:
    그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질을 형성하는 단계로서, 상기 그래핀-격자 정합 물질은 마그네슘 카보네이트, 알루미늄 보레이트, Ni3TeO6, Li2ReO3, LiNbO3, NiTiO3, MgTiO3, MgSiO3, FeTiO3, GeMnO3, LiAsO3, Rh2O3, Fe2O3, Cr2O3, CaCO3, V2O3, LuBO3, MnCO3, FeCO3, Ga2O3, YbBO3, 및 NaNO3로 구성되는 그룹으로부터 선택되는 물질을 포함하는 것인, 단계
    를 포함하는 방법.
  15. 청구항 14에 있어서, 그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질을 형성하는 단계는 상기 그래핀 물질의 주기성을 변경하지 않고 상기 그래핀 물질의 상기 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 상기 그래핀-격자 정합 물질을 형성하는 단계를 포함하는 방법.
  16. 청구항 14에 있어서, 그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질을 형성하는 단계는 상기 그래핀 물질에 상기 그래핀-격자 정합 물질을 결합하는 단계를 포함하는 방법.
  17. 청구항 14에 있어서, 그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질을 형성하는 단계는 상기 그래핀 물질의 에너지 밴드 갭을 약 적어도 0.5 eV까지 증가시키는 단계를 포함하는 방법.
  18. 청구항 14에 있어서, 그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질을 형성하는 단계는 상기 그래핀-격자 정합 물질의 단위 셀 벡터들을 상기 그래핀 물질의 격자 벡터에 정렬시키는 단계를 포함하는 방법.
  19. 청구항 14에 있어서, 그래핀 물질의 적어도 일부분의 바로 위에서 상기 그래핀 물질의 상기 적어도 일부분과 접촉해 있는 그래핀-격자 정합 물질을 형성하는 단계는 상기 그래핀-격자 정합 물질의 단위 셀 벡터들을 상기 그래핀 물질의 그래핀 결합들에 정렬시키는 단계를 포함하는 방법.
  20. 삭제
KR1020167002975A 2013-07-30 2014-07-15 반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들 KR101817020B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/954,017 US8901666B1 (en) 2013-07-30 2013-07-30 Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures
US13/954,017 2013-07-30
PCT/US2014/046611 WO2015017117A1 (en) 2013-07-30 2014-07-15 Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures

Publications (2)

Publication Number Publication Date
KR20160018872A KR20160018872A (ko) 2016-02-17
KR101817020B1 true KR101817020B1 (ko) 2018-01-09

Family

ID=51948358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167002975A KR101817020B1 (ko) 2013-07-30 2014-07-15 반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들

Country Status (7)

Country Link
US (2) US8901666B1 (ko)
EP (1) EP3027556B1 (ko)
JP (1) JP6043022B2 (ko)
KR (1) KR101817020B1 (ko)
CN (2) CN109166785A (ko)
TW (1) TWI488310B (ko)
WO (1) WO2015017117A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901666B1 (en) * 2013-07-30 2014-12-02 Micron Technology, Inc. Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures
WO2017022577A1 (ja) * 2015-08-06 2017-02-09 株式会社村田製作所 歪抵抗素子、圧力センサ、歪ゲージ、加速度センサおよび角速度センサ
KR102465353B1 (ko) 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
CN106783997B (zh) * 2016-12-05 2019-07-19 北京大学 一种高迁移率晶体管及其制备方法
US10170702B2 (en) * 2017-01-12 2019-01-01 International Business Machines Corporation Intermetallic contact for carbon nanotube FETs
CN108281357A (zh) * 2017-12-27 2018-07-13 中国人民解放军国防科技大学 基于Al2O3介质栅衬底制备二维材料场效应管的方法
KR102483991B1 (ko) * 2018-02-13 2022-12-30 성균관대학교산학협력단 마이크로 버블 집적구조체 및 이의 제조방법
DE102018214302B4 (de) * 2018-08-23 2020-07-30 Infineon Technologies Ag Verfahren zum Herstellen eines graphenbasierten Sensors
US11257962B2 (en) 2019-05-02 2022-02-22 Micron Technology, Inc. Transistors comprising an electrolyte, semiconductor devices, electronic systems, and related methods
CN110038557B (zh) * 2019-05-20 2022-02-11 中国科学院海洋研究所 一种电催化GOx/MnCO3复合材料及其制备和应用
CN111640800B (zh) * 2020-04-30 2023-04-11 中国科学院微电子研究所 一种半导体器件及其制备方法
CN113193037B (zh) * 2021-04-01 2022-01-28 北京大学 Ga2O3基共振隧穿二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181655A1 (en) * 2009-01-22 2010-07-22 Board Of Regents, The University Of Texas System Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene
WO2012174040A1 (en) 2011-06-17 2012-12-20 University Of North Texas Direct graphene growth on mgo (111) by physical vapor deposition: interfacial chemistry and band gap formation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
US7732859B2 (en) 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US7781061B2 (en) * 2007-12-31 2010-08-24 Alcatel-Lucent Usa Inc. Devices with graphene layers
JP2009277803A (ja) * 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
WO2011025045A1 (ja) * 2009-08-31 2011-03-03 独立行政法人科学技術振興機構 グラフェン薄膜とその製造方法
FR2952471A1 (fr) * 2009-11-09 2011-05-13 Commissariat Energie Atomique Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul
US20110108854A1 (en) * 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
US8344358B2 (en) * 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
WO2012051597A2 (en) * 2010-10-15 2012-04-19 The Regents Of The University Of California Organometallic chemistry of extended periodic ii-electron systems
WO2012070385A1 (ja) * 2010-11-24 2012-05-31 富士電機株式会社 グラフェンを含む導電性薄膜および透明導電膜
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102184849B (zh) * 2011-04-27 2013-03-20 中国科学院上海微系统与信息技术研究所 石墨烯基场效应晶体管的制备方法
US20120276718A1 (en) * 2011-04-27 2012-11-01 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Method of fabricating graphene-based field effect transistor
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
TW201304104A (zh) 2011-07-11 2013-01-16 United Microelectronics Corp 矽穿孔結構以及形成矽穿孔結構的方法
US20140212671A1 (en) * 2011-07-14 2014-07-31 Jeffry Kelber Direct Growth of Graphene by Molecular Beam Epitaxy for the Formation of Graphene Heterostructures
TWI565062B (zh) * 2011-09-26 2017-01-01 聯華電子股份有限公司 半導體結構及其製程
US8878157B2 (en) * 2011-10-20 2014-11-04 University Of Kansas Semiconductor-graphene hybrids formed using solution growth
US8901666B1 (en) * 2013-07-30 2014-12-02 Micron Technology, Inc. Semiconducting graphene structures, methods of forming such structures and semiconductor devices including such structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181655A1 (en) * 2009-01-22 2010-07-22 Board Of Regents, The University Of Texas System Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene
WO2012174040A1 (en) 2011-06-17 2012-12-20 University Of North Texas Direct graphene growth on mgo (111) by physical vapor deposition: interfacial chemistry and band gap formation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Lei Liao et al. Graphene-dielectric integration for graphene transistors(Materials Science and Engineeriing R, 2010.08.08)

Also Published As

Publication number Publication date
US20150034908A1 (en) 2015-02-05
EP3027556B1 (en) 2023-05-10
TW201513363A (zh) 2015-04-01
CN109166785A (zh) 2019-01-08
KR20160018872A (ko) 2016-02-17
US8901666B1 (en) 2014-12-02
TWI488310B (zh) 2015-06-11
JP6043022B2 (ja) 2016-12-14
JP2016525790A (ja) 2016-08-25
CN105452162A (zh) 2016-03-30
WO2015017117A1 (en) 2015-02-05
EP3027556A1 (en) 2016-06-08
EP3027556A4 (en) 2017-04-12
US9349803B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
KR101817020B1 (ko) 반도전성 그래핀 구조체들, 그러한 구조체들을 형성하는 방법들 및 그러한 구조체들을 포함하는 반도체 디바이스들
US9991172B2 (en) Forming arsenide-based complementary logic on a single substrate
US8217383B2 (en) High hole mobility p-channel Ge transistor structure on Si substrate
US9905421B2 (en) Improving channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
KR101302848B1 (ko) 양자 우물 디바이스의 병렬 전도를 개선하기 위한 장치 및 방법
US8536621B2 (en) Quantum-well-based semiconductor devices
US10868195B2 (en) Impact ionization semiconductor device and manufacturing method thereof
US10872973B2 (en) Semiconductor structures with two-dimensional materials
EP3134919B1 (en) Tunable barrier transistors for high power electronics
KR101919426B1 (ko) 그래핀 전자 소자 및 그 제조 방법
US20200194258A1 (en) Forming semiconductor structures with two-dimensional materials
JP7164204B2 (ja) トンネル電界効果トランジスタおよび電子デバイス
CN110797387A (zh) 穿隧式场效晶体管
Choi et al. Comparison of bottom-up and top-down 3C-SiC NWFETs
Lee et al. Top-down, in-plane GaAs nanowire MOSFETs on an Al2O3 buffer with a trigate oxide from focused ion-beam milling and chemical oxidation
Abraham Engineering ohmic contacts to III-V, III-N, and 2D dichalcogenides: the impact of annealing and surface preparation on contact resistance
Lien et al. High Performance WSe 2 Transistors with Multilayer Graphene Source/Drain
Yan et al. Electronic Devices Based on Transition Metal Dichalcogenides
Zhang Selective lateral nano-epitaxy for manufacturable nanowire electronics

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant