KR101748518B1 - 준수 접점을 갖는 마이크로 픽 업 어레이 - Google Patents

준수 접점을 갖는 마이크로 픽 업 어레이 Download PDF

Info

Publication number
KR101748518B1
KR101748518B1 KR1020157034616A KR20157034616A KR101748518B1 KR 101748518 B1 KR101748518 B1 KR 101748518B1 KR 1020157034616 A KR1020157034616 A KR 1020157034616A KR 20157034616 A KR20157034616 A KR 20157034616A KR 101748518 B1 KR101748518 B1 KR 101748518B1
Authority
KR
South Korea
Prior art keywords
array
plug
contact
base substrate
electrode
Prior art date
Application number
KR1020157034616A
Other languages
English (en)
Other versions
KR20160005745A (ko
Inventor
안드레아스 비블
다리우즈 골다
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20160005745A publication Critical patent/KR20160005745A/ko
Application granted granted Critical
Publication of KR101748518B1 publication Critical patent/KR101748518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0005—Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/002—Apparatus for assembling MEMS, e.g. micromanipulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75723—Electrostatic holding means
    • H01L2224/75725—Electrostatic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

캐리어 기판으로부터 마이크로 디바이스들을 이송하는 마이크로 픽 업 어레이들이 개시된다. 실시예에서, 마이크로 픽 업 어레이(104)는 전압원으로부터 정전 이송 헤드들(114)의 어레이로 동작 전압을 전달하는 준수 접점(108)을 포함한다. 준수 접점은 마이크로 픽 업 어레이의 베이스 기판 (214)에 대해 이동가능하다.

Description

준수 접점을 갖는 마이크로 픽 업 어레이{MICRO PICK UP ARRAY WITH COMPLIANT CONTACT}
본 발명은 마이크로 디바이스들에 관한 것이다. 보다 구체적으로 본 발명의 실시예들은 준수 접점(compliant contact)들을 가진 마이크로 픽 업 어레이들에 관한 것이다.
집적 및 패키징 문제들은 마이크로 디바이스들 그 예로서 무선 주파수(RF) 마이크로전자기계 시스템(microelectromechanical system; MEMS) 마이크로스위치들, 발광 다이오드(LED) 디스플레이 시스템들, 및 MEMS 또는 석영-기반 오실레이터들의 상업화에 대한 주요 장애물들 중 하나이다.
이송 디바이스들에 대한 전통적인 기술들은, 도너 웨이퍼로부터 디바이스들의 어레이를 픽 업하기 위해 이송 웨이퍼를 사용하는 것을 수반하는 예컨대, "전사 인쇄(transfer printing)"를 포함한다. 그 후, 디바이스들의 어레이는 이송 웨이퍼를 제거하기 전에 수용 웨이퍼에 접합된다. 몇몇 전사 인쇄 프로세스 변형 형태들은 이송 프로세스 동안 디바이스를 선택적으로 접합 및 접합해제하기 위해, 개발되어 왔다. 전사 인쇄 기술들의 전통적인 형태 및 변형 형태 둘 다에서, 이송 웨이퍼는 수용 웨이퍼에 디바이스를 접합시킨 이후에 디바이스로부터 접합해제된다. 게다가, 디바이스들의 어레이를 갖는 전체 이송 웨이퍼는 이송 프로세스에 수반된다.
최근에 들어서, 스탬프 표면이 반 데르 발스의 힘들을 통해 반도체 다이 표면에 들러붙는 탄성중합체 스탬프들을 사용하여 호스트 기판으로부터 타깃 기판으로 반도체 다이를 이송시키는 것이 제안되어 왔다.
캐리어 기판으로부터 마이크로 디바이스들을 이송하는 마이크로 픽 업 어레이들이 개시된다. 실시예에서, 마이크로 픽 업 어레이는 비아를 가진 베이스 기판, 비아 위의 가요성 멤브레인, 및 가요성 멤브레인에 의해 지지되고 비아 내에서 베이스 기판에 대해 이동가능한 플러그를 포함한다. 가요성 멤브레인은 실리콘 층을 포함하고 편향가능할 수 있고, 그 결과 플러그는 베이스 기판에 대해, 가요성 멤브레인과 직각을 이룬 축을 따라 5 μm 이하로 이동가능하다. 갭은 베이스 기판으로부터 플러그를 분리시킬 수 있다. 실시예에서, 갭의 항복 전압은 주위 압력에서 100 볼트보다 클 수 있다. 예를 들어, 갭은 항복 전압을 달성하기 위해, 베이스 기판으로부터 플러그를 10 μm 초과하여 분리시킬 수 있다.
실시예에서, 정전 이송 헤드들의 어레이는 플러그와 전기적으로 결합될 수 있다. 정전 이송 헤드들은 베이스 기판 내의 캐비티로 편향가능할 수 있다. 각각의 정전 이송 헤드는 유전체 층에 의해 덮인 전극 표면을 갖는 메사 구조체를 포함할 수 있다. 각각의 정전 이송 헤드는 또한 전극 표면에 인접한 유전체 층에 의해 덮인 제2 전극 표면을 포함할 수 있다. 전극 배선은 플러그와 전극 표면을 전기적으로 결합시킬 수 있다. 마찬가지로, 제2 전극 배선은 제2 플러그와 제2 전극 표면을 전기적으로 결합시킬 수 있다. 예를 들어, 전극 배선은 플러그 상의 상측면 접점과 결합될 수 있다. 상측면 접점은, 상측면 플러그 영역과 동일 평면을 이루고 상측면 플러그 영역의 3분의 2 미만인 접점 영역 위의 플러그에 접촉될 수 있다. 접점 패드는 상측면 접점 맞은편의 플러그 상에 있을 수 있고, 플러그를 통하여 상측면 접점과 전기적으로 결합될 수 있다. 접점 패드와 상측면 접점 사이의 플러그에 걸친 전기 저항은 1 내지 100 킬로옴의 범위에 있을 수 있다.
실시예에서, 마이크로 픽 업 어레이를 형성하는 방법은 전극들의 어레이를 형성하기 위해, 실리콘-온-인슐레이터(SOI) 스택의 상부 실리콘 층을 에칭하는 단계, 및 SOI 스택의 벌크 실리콘 기판을 통하여 SOI 스택의 매립 산화물 층까지 에칭함으로써, 벌크 실리콘 기판의 플러그와 베이스 기판을 분리시키는 갭을 형성하는 단계를 포함한다. 플러그는 베이스 기판에 대해 이동가능할 수 있다. 베이스 기판은 또한 하나 이상의 전극들이 하나 이상의 캐비티들로 편향가능하도록, 전극들의 어레이 바로 아래에서 하나 이상의 캐비티들을 형성하기 위해, 에칭될 수 있다. 마이크로 픽 업 어레이를 형성하는 방법은 또한 전극 배선을 형성하기 위해 상부 실리콘 층을 에칭하는 단계, 전극들의 어레이 위에 유전체 층을 형성하는 단계, 및 벌크 실리콘 기판 상에 상측면 접점을 형성하는 단계를 포함할 수 있다. 유전체 층을 형성하는 단계는 전극들의 어레이의 열 산화를 포함할 수 있다. 대안으로, 유전체 층을 형성하는 단계는 원자 층 증착을 사용하여, 유전체 층을 블랭킷(blanket) 증착시키는 단계 또는 화학 기상 증착법을 사용하여, 유전체 층을 증착시키는 단계를 포함할 수 있다. 마이크로 픽 업 어레이를 형성하는 방법은 또한 벌크 실리콘 기판의 플러그를 노출시키기 위해, 유전체 층, 전극 배선, 및 매립 산화물 층을 통하여 에칭하는 단계를 더 포함할 수 있다. 상측면 접점은 플러그의 노출된 영역 상에서 형성될 수 있다. 상측면 접점은 전극 배선을 통하여 전극들의 어레이와 전기적으로 결합될 수 있다. 마이크로 픽 업 어레이를 형성하는 방법은 또한 벌크 실리콘 기판의 플러그를 노출시키기 위해, SOI 스택의 후측면(backside) 산화물 층을 통하여 에칭하는 단계, 및 상측면 접점 맞은편의 벌크 실리콘 기판의 플러그 상에 접점 패드를 형성하는 단계를 포함할 수 있다. 접점 패드는 플러그를 통하여 상측면 접점과 전기적으로 결합될 수 있다.
실시예에서, 시스템은 이송 헤드 조립체 및 마이크로 픽 업 어레이를 포함한다. 이송 헤드 조립체는 하나 이상의 동작 전압 접점들 및 클램핑 전압 접점을 포함할 수 있다. 마이크로 픽 업 어레이는 베이스 기판, 베이스 기판을 통하여 형성된 하나 이상의 준수 접점들, 및 하나 이상의 준수 접점과 전기적으로 결합될 수 있는 마이크로 픽 업 어레이의 전측면(frontside) 상의 정전 이송 헤드들의 어레이를 포함할 수 있다. 하나 이상의 동작 전압 접점들은 하나 이상의 준수 접점들과 정렬가능할 수 있고, 클램핑 전압 접점은 정전 이송 헤드들의 어레이의 맞은편의 마이크로 픽 업 어레이의 후측면과 정렬가능할 수 있다. 이에 따라서, 클램핑 전압이 클램핑 전압 접점에 인가될 시에, 마이크로 픽 업 어레이는 이송 헤드 조립체에 맞서 유지되고, 플러그는 베이스 기판에 대해 이동한다.
실시예에서, 마이크로 픽 업 어레이는 또한 베이스 기판 내의 비아, 비아 위의 가요성 멤브레인, 및 가요성 멤브레인에 의해 비아 내에 지지된 플러그를 포함할 수 있다. 갭은 베이스 기판으로부터 플러그를 분리시킬 수 있고, 플러그는 베이스 기판에 대해 이동가능할 수 있다. 정전 이송 헤드들의 어레이는 플러그와 전기적으로 결합될 수 있다. 더욱이, 각각의 정전 이송 헤드는 전극 표면, 및 전극 표면을 덮는 유전체 층을 가진 메사 구조체를 포함할 수 있다.
도 1은 본 발명의 실시예에 따라서, 준수 접점을 갖는 마이크로 픽 업 어레이를 홀딩하는 이송 헤드 조립체의 사시도 예시이다.
도 2a는 본 발명의 실시예에 따라서, 단극성 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이의 평면도 예시이다.
도 2b는 본 발명의 실시예에 따라서, 양극성 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이의 평면도 예시이다.
도 3은 본 발명의 실시예에 따라서, 준수 접점과 전기적으로 결합된 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이를 예시한, 도 2b의 라인들(A-A, B-B 및 C-C)을 따라 절취된 조합 단면 측면도 예시이다.
도 4a는 본 발명의 실시예에 따라서, 준수 접점을 예시한, 도 2b의 라인(B-B 또는 C-C)의 일부를 따라 절취된 단면 측면도 예시이다.
도 4b는 본 발명의 실시예에 따라서, 유전체-충전 갭을 갖는 준수 접점을 예시한, 도 2b의 라인(B-B 또는 C-C)의 일부를 따라 절취된 단면 측면도 예시이다.
도 5는 본 발명의 실시예에 따라서, 준수 접점을 가진 마이크로 픽 업 어레이의 상측면 부분의 사시도 예시이다.
도 6a는 본 발명의 실시예에 따라서, 가요성 멤브레인에 의해 지지된 준수 접점을 가진 마이크로 픽 업 어레이의 이동가능한 부분의 단면 측면도 예시이다.
도 6b는 본 발명의 실시예에 따라서, 마이크로 픽 업 어레이의 클램핑 영역에 가해진 클램핑 힘에 대향하는 가요성 멤브레인에 의해 지지된 준수 접점에 가해진 하중을 가진 마이크로 픽 업 어레이의 이동가능한 부분의 단면 측면도 예시이다.
도 7 내지 도 24는 본 발명의 실시예에 따라서, 준수 접점과 전기적으로 결합된 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이를 형성하는 방법을 예시한다.
도 25는 본 발명의 실시예에 따라서, 마이크로 픽 업 어레이 및 이송 헤드 조립체를 가진 시스템의 단면 측면도 예시이다.
도 26은 본 발명의 실시예에 따라서, 마이크로 픽 업 어레이와 이송 헤드 조립체 사이의 접점들의 개략적인 상면도 예시이다.
본 발명의 실시예들은 마이크로 디바이스 또는 마이크로 디바이스들의 어레이를 이송하는 장치들 및 방법들을 기술한다. 예를 들어, 마이크로 디바이스 또는 마이크로 디바이스들의 어레이는 미국 특허 출원 제13/372,222호, 제13/436,260호, 제13/458,932호 및 제13/711,554호에 관련되어 예시 및 기술된 마이크로 LED 디바이스 또는 마이크로 칩 구조체들 중 어느 하나일 수 있다. 본 발명의 몇몇 실시예가 마이크로 LED 디바이스들에 관하여 특정하여 기술되지만, 본 발명의 실시예들은 그렇게 제한되지 않으며, 소정의 실시예들 또한 다른 마이크로 LED 디바이스들 및 마이크로 디바이스들 그 예로서 다이오드들, 트랜지스터들, 집적 회로(IC) 칩들, 및 MEMS에 적용가능할 수 있다.
다양한 실시예들에서, 도면들을 참조하여 설명된다. 그러나, 소정의 실시예들은 이들 특정 상세 사항들 중 하나 이상 없이, 또는 다른 공지된 방법들 및 구성들과 조합하여 실시될 수 있다. 다음의 설명에서, 본 발명의 철저한 이해를 제공하기 위해 많은 특정 상세 사항들, 그 예로서 특정 구성들, 치수들, 및 프로세스들이 기재된다. 다른 경우에, 잘 알려진 프로세스 및 제조 기술들은 본 발명을 불필요하게 불명료하게 하지 않기 위해 특별히 상세히 기술되지 않았다. 본 명세서 전반에 걸친 "일 실시예", "실시예" 등의 언급은 실시예와 관련되어 기술된 특정한 특징, 구조, 구성 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 이로써, 본 명세서 전반에 걸쳐 다양한 곳에서 어구 "일 실시예", "실시예" 등의 출현이 반드시 본 발명의 동일 실시예를 지칭하지 않는다. 더욱이, 특정한 특징들, 구조들, 구성들 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
본 명세서에 사용되는 바와 같은 용어들 "위의", "으로", "사이에" 및 "상에"는 다른 층들 또는 구성요소들에 대한 하나의 층 또는 구성요소의 상대 위치를 지칭할 수 있다. 또 다른 층 "위의" 또는 "상의", 또는 또 다른 층 "에" 접합되는 하나의 층은 다른 층과 직접 접촉을 할 수 있거나, 하나 이상의 개재하는 층들을 가질 수 있다. 층들 "사이의" 하나의 층은 그러한 층들과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층들을 가질 수 있다.
특정한 이론으로 제한됨 없이, 본 발명의 실시예들은 마이크로 디바이스들을 픽 업하기 위해 서로 반대 전하들의 인력을 사용하여, 정전 그리퍼들의 원리들에 따라 동작하는 정전 이송 헤드들의 어레이를 지지하는 마이크로 픽 업 어레이를 기술한다. 본 발명의 실시예들에 따르면, 마이크로 디바이스에 대한 파지 압력(grip pressure)을 생성하기 위해 정전 이송 헤드에 풀인 전압(pull-in voltage)이 인가된다. 본 명세서에 사용되는 바와 같은 용어들 "마이크로" 디바이스 또는 "마이크로" LED 디바이스들은 본 발명의 실시예들에 따라서 소정의 디바이스들 또는 구조체들의 서술적인 크기를, 그 예로서 1 내지 100 μm로 매겨서 지칭할 수 있다. 그러나, 본 발명의 실시예들이 반드시 그렇게 제한되지는 않으며, 실시예들의 소정의 양태들이 더 큰 그리고 가능하게는 더 작은 크기의 스케일로 적용가능할 수 있다. 실시예에서, 마이크로 디바이스들의 어레이 내의 단일 마이크로 디바이스, 및 정전 이송 헤드들의 어레이 내의 단일 정전 이송 헤드 둘 다는 최대 치수, 예컨대, 1 내지 100 μm의 접점 표면의 길이 또는 폭을 가진다. 실시예에서, 마이크로 디바이스들의 어레이의 피치, 및 대응하는 정전 이송 헤드들의 어레이의 피치는 (1 내지 100 μm) × (1 내지 100 μm)이다. 이러한 밀도에서, 6 인치 캐리어 기판은, 예를 들어 10 μm × 10 μm 피치를 갖는 대략 1억6천5백만 개의 마이크로 LED 소자들, 또는 5μm × 5 μm 피치를 갖는 대략 6억6천만 개의 마이크로 LED 소자들을 수용할 수 있다. 대응하는 마이크로 LED 디바이스들의 어레이의 피치의 정수배와 일치하는 정전 이송 헤드들의 어레이 및 마이크로 픽 업 어레이를 포함하는 이송 도구(transfer tool)가 마이크로 LED 디바이스들의 어레이를 픽업, 이송시켜 수용 기판에 접합하기 위해 사용될 수 있다. 이러한 방식으로, 마이크로 LED 디바이스들을, 마이크로 디스플레이들로부터 대면적 디스플레이들에 이르는 임의의 크기의 기판들을 포함하는 이종 집적 시스템들로 높은 이송 속도들로 통합 및 조립하는 것이 가능하다. 예를 들어, 정전 이송 헤드들의 1 cm × 1 cm 어레이가 이송 동작당 100,000개 초과의 마이크로 디바이스들을 픽업, 이송 및 접합할 수 있으며, 이때 정전 이송 헤드들의 보다 큰 어레이들은 보다 많은 마이크로 디바이스들을 이송시킬 수 있다.
일 양태에서, 본 발명의 실시예들은 정전 이송 헤드들의 어레이 및 하나 이상의 준수 접점들을 가진 마이크로 픽 업 어레이를 기술한다. 정전 이송 헤드들의 어레이는 비아를 가진 베이스 기판에 의해 지지될 수 있다. 준수 접점은, 비아 위에 있고 비아 내의 플러그를 지지하는 가요성 멤브레인을 포함할 수 있다. 플러그의 후 측면은 정전 이송 헤드들의 어레이를 포함하는 마이크로 픽 업 어레이를 위치시키기 위해 사용될 수 있는 이송 헤드 조립체와 물리적으로 결합될 수 있다. 클램핑 힘이 마이크로 픽 업 어레이의 후측면 상의 클램핑 영역에 가해질 시에, 이송 헤드 조립체의 동작 전압 접점은 대향하는 반응 하중(opposing reactive load)을 플러그에 가하여, 가요성 멤브레인으로 하여금 편향되도록 할 수 있다. 가요성 멤브레인의 편향은 플러그와 베이스 기판 사이의 상대 이동을 만들어 내기 위해 플러그 주위에서 이동하는 베이스 기판을 초래할 수 있다. 이로써, 마이크로 픽 업 어레이가 클램핑 힘에 의해 이송 헤드 조립체에 고정되는 반면, 반응 하중은 이송 헤드 조립체의 동작 전압 접점과 플러그 사이에서 압축 하중 및 압력을 생성하고, 그 결과 균일한 전기 접점은 그 사이에 제공된다.
또 다른 양태에서, 본 발명의 실시예들은 상업적으로 이용가능한 실리콘-온-인슐레이터(SOI) 스택으로부터 정전 이송 헤드들의 어레이 및 하나 이상의 준수 접점들을 가진 마이크로 픽 업 어레이를 형성하는 방식을 기술한다. 본 발명의 실시예들은 반도체 디바이스 제작 프로세스들을 사용하여 SOI 스택으로부터, 마이크로 픽 업 어레이의 부분들, 예컨대, 전극들의 어레이, 전극 배선 및 하나 이상의 준수 접점들, 기타 등등을 형성하는 것을 기술한다.
또 다른 양태에서, 본 발명의 실시예들은 정전 이송 헤드들의 어레이와 마이크로 디바이스들의 어레이 사이에서 파지 압력을 생성하기 위해, 전압을 준수 접점들을 통하여 정전 이송 헤드들로 인가하는 것을 기술한다. 보다 구체적으로, 정전 전하(electrostatic charge)는 이송 동안 마이크로 디바이스들의 어레이를 파지하기 위해 정전 이송 헤드들의 어레이에서 생성될 수 있다. 더욱이, 정전 전하는 준수 접점의 플러그를 통하여 정전 이송 헤드들로 전달된 전압에 의해 유지될 수 있다. 전극 회로가 대부분의 이송 동작 동안 정전 조건들 하에 동작할 수 있기 때문에, 플러그는 전기 전류보다 오히려 정전 전압을 이송시키는 것으로 간주될 수 있다. 이로써, 마이크로 디바이스들의 픽 업 및 설치는 전극 회로 및/또는 플러그의 응답 시간에 상대적으로 둔감할 수 있다. 그 결과, 실시예에서, 플러그에 걸친 전기 저항은 픽 업 및 설치를 위해하지 않으면서, 1 내지 1,000 옴보다 큰 범위에 있을 수 있다.
이제, 도 1을 참조하면, 준수 접점을 갖는 마이크로 픽 업 어레이를 홀딩하는 이송 헤드 조립체의 사시도가 본 발명의 실시예에 따라 예시된다. 이송 헤드 조립체(102)는 보다 큰 시스템의 구성요소, 그 예로서 마이크로 픽 업 어레이(104)를 사용하여 캐리어 기판으로부터 수용 기판으로 마이크로 디바이스들을 이송시키는데 사용된 물질(mass) 이송 도구일 수 있다. 이송 헤드 조립체(102)는 클립들, 진공 포트들을 포함한 많은 방식들로, 그리고 정전 파지 압력으로 마이크로 픽 업 어레이(104)의 후측면 표면 상에 하나 이상의 클램핑 영역들을 클램핑함으로써, 마이크로 픽 업 어레이(104)를 유지할 수 있다. 예를 들어, 실시예에서, 이송 헤드 조립체(102)는 전압원으로부터 정전 전압을 수용할 수 있는 정전 클램핑 접점을 포함할 수 있다. 클램핑 접점은 물리적으로 마이크로 픽 업 어레이(104)의 후측면 표면 상의 클램핑 패드 또는 클램핑 영역 곁에 있을 수 있다. 이로써, 마이크로 픽 업 어레이(104)는 클램핑 접점에 의해 이송 헤드 조립체(102)에 맞서 파지 및 유지될 수 있다.
마이크로 픽 업 어레이(104)를 파지하기 위해, 이송 헤드 조립체(102) 상의 클램핑 접점에 정전 전압을 전달하는 것과 더불어, 이송 헤드 조립체(102)는 전압원들(106, 206)로부터 마이크로 픽 업 어레이(104)의 전압 배선들(108)로 하나 이상의 정전 이송 헤드 동작 전압들을 전달할 수 있다. 전압 배선들(108)은 준수 접점들일 수 있다. 준수 접점들인 것에 더불어, 전압 배선들(108)은 또한 정전 이송 헤드들(114)의 어레이를 향하여, 마이크로 픽 업 어레이(104)를 통하여 전극 배선들(112)로 정전 전압을 전할 수 있다. 이로써, 마이크로 픽 업 어레이(104)는 준수적일 뿐만 아니라 마이크로 픽 업 어레이(104)를 통하여 정전 전압을 이송시킬 수 있는 준수 접점들을 포함할 수 있다.
이제, 도 2a를 참조하면, 단극성 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이의 평면도 예시가 본 발명의 실시예에 따라 예시된다. 마이크로 픽 업 어레이(104)는 전 측면 표면 상의 어레이에 형성된 복수의 정전 이송 헤드들(114)을 포함할 수 있다. 각각의 정전 이송 헤드(114)는 전 측면 표면에 걸쳐 이어진(run over) 전극 배선(112)과 전기적으로 결합되고, 전압 배선(108)과 전기적으로 연결될 수 있다. 전압 배선(108)은, 이하에서 더 기술되고 마이크로 픽 업 어레이(104)의 후 측면 표면으로부터 전 측면 표면으로 전압의 이송을 허용하는 많은 구조체들을 포함할 수 있다. 예를 들어, 실시예에서, 전압 배선(108)은 플러그 및 가요성 멤브레인을 가진 준수 접점을 포함한다. 이로써, 마이크로 픽 업 어레이(104)가 전압원(106)과 전기적으로 결합될 시에, 전압은 정전 이송 헤드(114) 상의 전극 표면(202)으로 이송될 수 있다.
도 2a에 예시된 실시예에서, 예시의 좌 측면 상의 전압 배선(108)은 VA로 표시된 전압원(106)에 연결될 수 있고, 예시의 우 측면 상의 전압 배선(108)은 VB로 표시된 전압원(206)에 연결될 수 있다. 대안으로, 예시의 우 측면 상의 전압 배선(108)은 VA로 표시된 전압원(106)에 연결될 수 있다. 각각의 이송 헤드가 단극성 이송 헤드로 동작가능한 경우, VA로 표시된 전압원(106) 및 VB로 표시된 전압원(206)은 동시에 동일 전압을 인가할 수 있고, 그 결과 각각의 전극 표면(202)은 동일 전압을 가진다. 그러나, 이하에 기술된 바와 같이, 단극성 정전 이송 헤드들(114)에 대한 이러한 배치는 제한되지 않는다.
이제, 도 2b를 참조하면, 양극성 정전 이송 헤드들(114)의 어레이를 가진 마이크로 픽 업 어레이(104)의 평면도 예시가 본 발명의 실시예에 따라 예시된다. 도 2a에서와 같이, 각각의 정전 이송 헤드(114)는 전극 배선들(112)을 통하여 전압 배선들(108)과 전기적으로 결합될 수 있다. 전압 배선들(108)은 도 2a에서와 같이, 준수 접점을 포함할 수 있다. 그러나, 도 2b에 예시된 실시예에서, 각각의 정전 이송 헤드(114)는 양극성이고, 전극 표면(202) 및 제2 전극 표면(204)을 포함한다. 이로써, 실시예에서, 예시에서의 상위 및 하위 전극 배선들(112)은 VA로 표시된 전압원(106)에 연결될 수 있고, 예시에서의 중간 전극 배선(112)은 VB로 표시된 제2 전압원(206)에 연결될 수 있다. 각각의 정전 이송 헤드(114)가 양극성 이송 헤드로 동작가능한 경우, VA로 표시된 전압원(106)은, VB로 표시된 제2 전압원(206)에 의해 제2 전극 표면(204)에 인가된 전압과는 반대인 전압을 전극 표면(202)에 동시에 인가할 수 있다. 이로써, 각각의 정전 이송 헤드(114)는 한 쌍의 서로 반대로 충전된 전극들을 포함하고, 해당 마이크로 디바이스들에 대해 향상된 파지 압력들을 이끌어 낼 수 있다. 예를 들어, 각각의 양극성 정전 이송 헤드(114)와 해당 마이크로 디바이스 사이의 파지 압력들은 약 20 atm 이상일 수 있다.
단극성 및 양극성 정전 이송 헤드 구성들은 마이크로 픽 업 어레이(104)의 다양한 실시예들에서 교체가능할 수 있다. 실제로, 마이크로 픽 업 어레이(104)는, 이송 헤드 조립체(102) 상의 이용가능한 공간, 캐리어 기판 상의 마이크로 디바이스 패턴, 수용 기판 상의 접합 패턴, 및 마이크로 픽 업 어레이(104)에 통합된 다른 특징들에 의존하여, 정전 이송 헤드들(114)의 어레이, 전극 배선들(112), 기타 등등에 대해 대안 패턴들을 포함할 수 있다. 예를 들어, 마이크로 픽 업 어레이(104)는, 정전 이송 헤드들(114)의 어레이 아래의 하나 이상의 캐비티들(212) 위에서 정전 이송 헤드들(114)을 매달은 특징부들 그 예로서 가요성 캔틸레버 빔들(210)을 옵션으로 포함할 수 있다. 전극 배선들(112)은 캐비티들(212) 위의 가요성 캔틸레버 빔들(210) 위에 또는 내에 라우팅될 수 있다.
이하의 설명이 양극성 전극 구성에 대해 이루어지지만, 본 설명은 또한 다른 전극 구성들, 예컨대, 단극성 전극 구성들에 적용가능하다. 더욱이 이하의 설명이 캐비티들(212)을 통합한 마이크로 픽 업 어레이(104)에 대해 이루어지지만, 그러한 특징들은 요구되지 않는다. 이하에 기술된 준수 접점들은 다양한 마이크로 픽 업 어레이 설계들로 통합될 수 있고, 본 명세서에 기술 및 예시된 특정 마이크로 픽 업 어레이 실시예들에 제한되지 않는다.
이제, 도 3을 참조하면, 조합 단면 측면도 예시는 본 발명의 실시예에 따라서, 한 쌍의 준수 접점들과 전기적으로 결합된 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이를 예시한 도 2b의 라인들(A-A, B-B, 및 C-C)을 따라 절취된다. 조합 도들은 마이크로 픽 업 어레이(104)의 특징들의 크기들 또는 위치들을 정확하게 나타내는 것이 아니라, 오히려 설명의 용이함을 위해 단일 도에 특징들을 조합시키는 것으로 의도된다. 예를 들어, 조합 단면 측면도 예시들이 전극 배선(112)을 통하여 단 하나의 전극 표면(202)과 전기적으로 연결된 플러그(304), 접점 패드(306), 및 상측면 접점(307)을 가진 도 2b의 전압 배선(108)을 도시하지만, 전압 배선(108)이 하나 이상의 전극 배선들(112)을 통하여 여러 전극 표면들(202)과 전기적으로 연결될 수 있는 첨부 설명은 도 2b로부터 명확해진다.
실시예에서, 라인(A-A)을 따라 절취된 단면은 양극성 정전 이송 헤드(114)를 포함하는 마이크로 픽 업 어레이(104)의 일부에 대응한다. 양극성 정전 이송 헤드(114)는 메사 구조체들(311)의 상부 표면 위에서, 전극 표면(202) 및 제2 전극 표면(204) 둘 다를 포함한다. 유전체 층(312)은 전극 표면(202) 및 제2 전극 표면(204)을 덮을 수 있고, 또한 양극성 정전 이송 헤드(114) 내의 한 쌍의 전극들을 위해 한 쌍의 메사 구조체들(311) 사이에서 측 방향으로 메사 구조체들(311)의 측면 표면을 덮을 수 있다. 이로써, 전극 표면(202) 및 제2 전극 표면(204) 위의 유전체 층(312)의 상부 표면은 예컨대, 상기의 전극 배선(112)으로부터 오프셋되고, 캐리어 기판 또는 수용 기판 상의 마이크로 디바이스에 맞서 가압되는 상승 접점 지점을 제공한다.
실시예에서, 유전체 층(312) 및 매립 산화물 층(314)은 메사 구조체들(311), 및 개별적인 전극 회로들의 전극 배선(112)을 둘러싸고, 상기 메사 구조체들, 및 상기 개별적인 전극 회로들의 전극 배선을 서로 분리시키고 마이크로 픽 업 어레이(104)의 다른 부분들로부터 분리시킴으로써, 전압원들(106, 206)과 각각의 정전 이송 헤드들(114) 사이의 원하는 경로를 격리시키고, 전극 표면들(202, 204)과, 전극 배선들(112)과, 서로 다른 전위들로 유지되는 전압 배선들(108) 사이에 단락을 방지한다.
도 3에 예시된 실시예는 가요성 캔틸레버 빔(210)에 의해 캐비티(212) 위에 지지된 정전 이송 헤드(114)를 포함하고, 그 결과 정전 이송 헤드(114)는 캐비티(212)로 편향가능하다. 다른 실시예들에서, 캐비티(212)는 존재하지 않는다.
이제, 도 4a를 참조하면, 도 2b의 라인(B-B 또는 C-C)의 일부를 따라 절취된 단면 측면도 예시가 본 발명의 실시예에 따라 준수 접점을 예시한다. 보다 구체적으로, 라인들(B-B 또는 C-C)을 따라 절취된 단면은 준수 접점을 가진 전압 배선(108)을 포함하는 마이크로 픽 업 어레이(104)의 일부에 대응한다. 이로써, 전압 배선(108)은 전압원(106 또는 206)으로부터 전극 배선(112)으로 전압을 이송시키지만, 그러나 또한 마이크로 픽 업 어레이(104)의 다른 부분들, 예컨대, 베이스 기판(214) 또는 정전 이송 헤드(114)에 대해 이동가능할 수 있다. 실시예에서, 베이스 기판(214)은 마이크로 픽 업 어레이(104)의 후측면 표면으로부터 매립 산화물 층(314)으로 뻗어나간 비아(402)를 포함한다. 비아(402)는 많은 단면 형상들을 가질 수 있고, 예를 들면, 비아(402)는 원통형일 수 있으며, 원형 단면을 가질 수 있다. 대안으로, 비아(402)의 단면은 직사각형, 모서리들이 둥근 직사각형, 타원형, 기타 등등일 수 있다.
실시예에서, 비아(402)는, 매립 산화물 층(314)으로부터 비아(402)를 통하여 뻗어나가고 둘러싼 베이스 기판(214)으로부터 갭(308)에 의해 측 방향으로 분리되는 플러그(304)에 의해 부분적으로 충전된다. 플러그(304)는 별도로 또는 동시에 비아(402)로 형성될 수 있다. 예를 들어, 실시예에서, 플러그(304)는 비아(402)를 통해 매립 산화물 층(314)의 후측면 표면 상으로 증착될 수 있다. 대안 실시예에서, 갭(308)은 벌크 실리콘 기판을 통하여 에칭함으로써 형성될 수 있고, 이로써, 플러그(304)는 재료 점유 갭(308)의 제거에 의해 정의된다. 비아(402) 및 플러그(304)를 형성하는데 사용된 방법에 상관 없이, 갭(308)은 플러그(304)의 주변을 둘러쌀 수 있고, 그로 인해 플러그(304)는 가요성 멤브레인(310)에 의해 베이스 기판(214)과 결합된다. 도 4a에 예시된 바와 같이, 가요성 멤브레인(410)의 폭은 플러그(304)의 주변을 둘러싼 갭(308)에 의해 나타날 수 있다. 예를 들어, 비아(402) 및 플러그(304)가 원형인 경우, 가요성 멤브레인(410)의 폭은 비아(402) 및 플러그(304)의 반경들에서 차이일 수 있다.
갭(308)이 플러그(304)의 주변 주위에서 뻗어나갈 수 있기 때문에, 그는 플러그(304)와 베이스 기판(214) 사이에서 유전체 배리어(dielectric barrier)를 제공할 수 있다. 보다 구체적으로, 갭(308)은, 전압이 전압원(106 또는 206)으로부터 플러그(304)로 인가될 시에, 플러그(304)로부터 베이스 기판(214)으로의 방전을 방지할 수 있다. 유전체 배리어로서 기능하기 위해서, 갭(308)은 마이크로 픽 업 어레이(104)의 동작 전압에 의존하여 형상화 및 크기조정될 수 있다. 예를 들어, 몇몇 실시예들에서, 마이크로 픽 업 어레이(104)는 접점 패드(306) 및 플러그(304)를 통하여 정전 이송 헤드들(114)로 인가된 약 100 내지 150 볼트의 정전 전압으로 동작된다. 이에 따라서, 갭(308)은 주위 압력에서 적어도 100 볼트의 항복 전압을 갖는 플러그(304) 주위의 공기 충전 공간일 수 있다. 실시예에서, 공기의 항복 전압이 7.5 μm의 갭 거리에 걸쳐, 표준 대기압에서 약 327 볼트라 가정하면, 갭(308) 거리는 갭(308)에 걸친 방전을 방지하기 위해, 약 10 μm보다 크게 유지될 수 있다. 실시예에서, 갭(308)에 걸친 최소 거리는 정상 동작 조건들에서 파괴를 방지하기 위해 약 10 내지 300 μm 또는 그 초과일 수 있다. 보다 구체적으로, 갭(308)에 걸친 최소 거리는 약 20 μm인 것으로 선택될 수 있다.
플러그(304)는, 갭(308)이 플러그(304) 주변 주위에서 균일하게 분배되도록 비아(402) 내에 동심으로 위치될 수 있다. 대안으로, 플러그(304)는, 플러그(304)와 베이스 기판(214) 사이의 갭(308) 거리가 변화되도록, 비아(402) 내에 구성될 수 있다. 예를 들어, 비아(402)는 플러그(304)와는 서로 다르게 형상화될 수 있거나, 또는 플러그(304)는 비아(402) 내에 편심으로 위치될 수 있고, 그 결과 갭(308) 거리는 변화될 수 있다. 그럼에도 불구하고, 갭(308)에 걸친 최소 거리는, 요구된 항복 전압을 달성하고 플러그(304)를 통하여 전달된 동작 전압을 수용하기 위해 제어될 수 있다.
이제, 도 4b를 참조하면, 도 2b의 라인(B-B 또는 C-C)의 일부를 따라 절취된 단면 측면도 예시가 본 발명의 실시예에 따라 유전체-충전 갭을 갖는 준수 접점을 예시한다. 대안 실시예들에서, 갭(308)의 항복 전압은 적합한 유전체 기재를 갭(308)에 도입시킴으로써 제어될 수 있다. 예를 들어, 갭(308)은 전단 응력 하에 변형되는 유체로 충전될 수 있다.
예를 들어, 갭(308)은 공기로 충전된 갭(308)과 비교하여, 플러그(304)와 베이스 기판(214) 사이의 상대 이동을 지연시킬뿐만 아니라 공기보다 높은 유전체 상수를 가지고 갭(308)에 걸친 거리가 좁아지는 것을 허용하면서, 갭(308)의 필요한 항복 전압을 여전하게 유지시키는 액체 유전체(406) 그 예로서 실리콘 유(silicone oil)로 충전될 수 있다. 갭은 예를 들어, 공기 동력 유체 디스펜서(dispenser), 시린지, 또는 유체의 제어된 체적들을 작은 영역들로 주입시킬 수 있는 또 다른 타입의 디스펜서를 사용하여 액체 유전체(406)를 갭(308)에 디스펜싱함으로써 액체 유전체(406)로 충전될 수 있다. 갭(308)에 삽입된 액체 유전체(406)의 점성에 의존하여, 액체 유전체(406)를 유지시킬 필요성이 있을 수 있다. 예를 들어, 표면 장력 단독으로 액체 유전체(406)가 갭(308) 외부로 유동되는 것을 방지할 수 없는 경우에서, 실(seal)(408)은 액체 유전체(406)가 갭(308)에서 떠나는 것을 방지하기 위해 갭(308) 위에 또는 내에 형성될 수 있다.
실시예에서, 실(308)은, 베이스 기판(214) 및 플러그(304)와 접합되면서 액체 유전체(406)를 유지시키기 위해 갭(308) 내의 얇은 층으로서 증착된 가요성 접착 재료, 그 예로서 실리콘 폴리머(silicone polymer)를 포함할 수 있다. 실(408)은 플러그(304)와 베이스 기판(214) 사이의 상대 이동을 지연시키지 않기 위해서, 얇고 유연할 수 있다.
대안 실시예에서, 비-액체 유전체들, 그 예로서 고체 또는 기체성 유전체 재료들은 갭(308)으로 도입되어 상기 갭 내에 실링될 수 있다. 예를 들어, 갭(308)은 폴리머들 그 예로서 아크릴, 폴리이미드, 또는 에폭시류를 포함한 고체 유전체로 적어도 부분적으로 충전될 수 있다. 폴리머 유전체는 잉크-제팅 프로세스를 사용하여 갭(308)으로 도입될 수 있다.
도 4a 내지 도 4b 가요성 멤브레인(310)은 플러그(304)와 베이스 기판(214) 사이의 상대 이동을 허락할 수 있다. 실시예에서, 가요성 멤브레인(310)은 대향 하중들이 플러그(304) 및 베이스 기판(214)에 가해질 시에 구부려지기 위해 크기조정될 수 있다. 상부 실리콘 층(404) 및 갭(308)의 물리적인 치수들 및 재료 속성들은 가요성 멤브레인(310)의 전체 강성 및 가요성에 선두 기여요인(leading contributor)들일 수 있다. 실시예에서, 가요성 멤브레인(310)의 전체 두께는 비아(402) 위에 위치된 상부 실리콘 층(404), 매립 산화물 층(314), 및 유전체 층(312)의 부분들을 포함한다. 실시예에서, 가요성 멤브레인(310)의 폭은 가요성 멤브레인(310)의 전체 두께의 약 10 내지 50 배일 수 있다. 예를 들어, 가요성 멤브레인의 폭이 가요성 멤브레인(310)의 전체 두께의 10 배인 경우, 두께는 약 5 μm인 반면, 상술된 바와 같이, 가요성 멤브레인(310) 폭은 약 50 μm일 수 있다.
이제, 도 5를 참조하면, 준수 접점을 가진 마이크로 픽 업 어레이의 상측면 부분의 사시도 예시가 본 발명의 실시예에 따라 예시된다. 실시예에서, 전극 배선(112)은 상측면 접점(307)과 전기적으로 연결된 전극 트레이스, 와이어, 또는 다른 커넥터를 포함한다. 예를 들어, 전극 배선(112)은 메사 구조체(311)로부터 상측면 접점(307)으로 매립 산화물 층(314) 및 베이스 기판(214)에 걸쳐 이어질 수 있다. 전극 배선(112)의 경로는, 특징들, 그 예로서 정전 이송 헤드들(114)을 지지하는 가요성 캔틸레버 빔들(210)을 고려하여, 마이크로 픽 업 어레이(104)의 상측면 기하학적인 구조에 의존하여 변화될 수 있다. 그러므로, 전극 배선(112) 패턴은 다양한 휨들, 곡선들, 기타 등등을 포함할 수 있다. 더욱이 유전체 층(312)은 전극 배선(112)을 덮을 수 있다. 그에 반해서, 유전체 층(312)에 의해 덮여지기 보다는 오히려, 상측면 접점(307)은 대신에 유전체 층(312), 전극 배선(112) 및 매립 산화물 층(314)을 통하여, 상측면 플러그 영역(504)으로 뻗어나갈 수 있다.
상측면 플러그 영역(504)은, 그가 가요성 멤브레인(310)에 의해 지지되고 매립 산화물 층(314) 아래에 있다는 것을 예시하기 위해 은선(hidden line)들로 나타낸다. 상측면 플러그 영역(504)은 매립 산화물 층(314) 곁에 있는 플러그(304)의 일부에 대응될 수 있다. 이로써, 상측면 접점(307)은 접점 영역(506) 위의 상측면 플러그 영역(504)을 접촉할 수 있다. 접점 영역(506)은, 접점 영역(506)이 플러그(304) 폭보다 크지 않을 수 있기 때문에, 그리고 최소 접점 영역(506)이 상측면 플러그 영역(504)으로부터 얇게 갈라지는(delaminating) 매립 산화물 층(314)의 위험을 완화시키기 때문에, 상측면 플러그 영역(504)보다 비례적으로 작아질 수 있다. 실시예에서, 접점 영역(506)은 상측면 플러그 영역(504)의 약 절반 미만일 수 있다. 예를 들어, 접점 영역(506)은 약 50 내지 100 μm의 유효 직경을 가질 수 있는 반면, 상측면 플러그 영역(504)은 약 300 내지 500 μm의 유효 직경을 가질 수 있다. 그러나, 다른 접점 영역(506) 및 상측면 플러그 영역(504) 치수들은 접점 영역(506)과 상측면 플러그 영역(504) 사이의 비율을 유사하게 최소화시키고 상측면 플러그 영역(504)과 매립 산화물 층(314) 사이의 강한 계면을 제공하기 위해 사용될 수 있다.
상측면 접점(307)은 또한 이송 전압일 수 있다. 실시예에서, 상측면 접점(307)은 가요성 멤브레인(310)의 기능을 상당하게 위해하지 않으면서, 매립 산화물 층(314)을 통하여 플러그(304)로부터 전극 배선(112)으로의 전기 경로를 제공한다. 이러한 경로를 제공하기 위해, 상측면 접점(307)은 플러그(304)와 전극 배선(112) 사이에서 전기 전도성을 제공하는 다양한 전도성 재료들, 그 예로서 금, NiCr, Cr, TiW, Ti, Al, 그의 합금들 또는 폴리실리콘으로 형성될 수 있다.
도 3의 라인들(A-A 및 B-B)을 따라 도시된 구조체들에 관하여 상술된 바와 같이, 전압 배선(108)은 플러그(304)의 후측면 표면 상의 접점 패드(306)를 포함할 수 있다. 접점 패드(306)는 전압원(106 또는 206)으로부터 전압을 이송시키기 위해, 이송 헤드 조립체(102)의 해당 동작 전압 접점과 전기적으로 결합될 수 있다. 이로써, 전압은 접점 패드(306)를 통하여 플러그(304)로, 그리고 상측면 플러그 영역(504) 상의 상측면 접점(307)을 향하여 전달될 수 있다. 상측면 접점(307)은 전극 배선(112)과 전기적으로 더 결합될 수 있고, 결과적으로, 전압은 전압원(106 또는 206)으로부터 플러그(304) 및 전극 배선(112)을 통하여 전극 표면(202)으로 전달될 수 있다. 더욱이, 전압원(106 또는 206)은 도 3의 라인들(A-A 및 C-C)을 따라 도시된 해당 구조체들을 사용하여 유사한 방식으로 양극성 정전 이송 헤드(114)의 제2 전극 표면(204)으로 전압을 이송시킬 수 있다.
마이크로 픽 업 어레이(104)의 동작은 정전 이송 헤드들(114)의 어레이로/로부터 전압의 인가 및 제거를 포함할 수 있다. 예를 들어, 전압은 마이크로 디바이스들을 파지하기 위해 플러그(304)를 통해 정전 이송 헤드들(114)로 인가될 수 있고, 전압은 마이크로 디바이스들을 해제하기 위해 정전 이송 헤드들(114)로부터 제거될 수 있다. 이러한 인가 및 제거는, 전하가 정전 이송 헤드들(114)의 어레이에 생성 또는 소산될 시에, 전기 전류에서의 스파이크에 의해 수반될 수 있다. 그러나, 정전 이송 헤드들(114)의 어레이의 정상 상태 동작(steady state operation) 동안, 전하가 전압원(106 또는 206)으로부터 얻어진 최소의 파워로 유지될 수 있기 때문에, 플러그(304)를 통하여 전달되기에 최소의 전류가 필요하거나 어떠한 전류도 필요로 하지 않는다. 그러므로, 접점 패드(306)와 상측면 접점(307) 사이의 플러그(304)에 걸친 전기 저항은, 마이크로 픽 업 어레이(104)가 이하에서 기술된 방식으로 마이크로 디바이스들을 이송시킬 수 없을 정도까지 전극 회로의 RC 시정수를 저하시킴 없이, 약 25 킬로옴 미만일 수 있다. 보다 구체적으로, 마이크로 디바이스들의 픽 업 및 설치가 전극 회로의 응답 시간, 예컨대 몇 마이크로초와 비교하여, 상대적으로 긴 지속 시간, 예컨대, 몇 초 동안에 일어나기 때문에, 플러그(304)에 걸친 저항은 마이크로 디바이스들을 픽 업 또는 위치시키는 능력을 방해함 없이 증가될 수 있다. 예를 들어, 접점 패드(306)와 상측면 접점(307) 사이의 플러그(304)에 걸친 전기 저항은 1 내지 1,000 옴보다 큰 범위에 있을 수 있다. 실시예에서, 플러그(304)에 걸친 전기 저항은 다음의 설명에서 기술된 바와 같이, 마이크로 디바이스들의 이송을 위해함 없이, 메가 옴 범위에 있을 수 있다. 보다 구체적으로, 실시예에서, 플러그(304)는 약 1 내지 100 킬로옴의 범위 내의 공칭 저항 값을 가진다.
이제, 도 6a를 참조하면, 가요성 멤브레인에 의해 지지된 준수 접점을 가진 마이크로 픽 업 어레이의 이동가능한 부분의 단면 측면도 예시가 본 발명의 실시예에 따라 예시된다. 마이크로 픽 업 어레이(104)를 이송 헤드 조립체(102)에 부착시키기에 앞서, 즉, 어떠한 외부 하중들도 마이크로 픽 업 어레이(104)에 가해지는 것이 없을 시에, 가요성 멤브레인(310)은 갭(308)에 걸쳐 평평해지기에 충분한 탄성을 가지고, 플러그(304)를 축(302)에 대해 베이스 기판(214)과 정렬시킬 수 있다.
이제, 도 6b를 참조하면, 마이크로 픽 업 어레이의 클램핑 영역에 가해진 클램핑 힘에 대향하는, 가요성 멤브레인에 의해 지지된 준수 접점에 가해진 하중을 가진 마이크로 픽 업 어레이의 이동가능한 부분의 단면 측면도 예시가 본 발명의 실시예에 따라 예시된다. 마이크로 픽 업 어레이(104)가 예컨대, 이송 헤드 조립체(102)의 클램핑 접점을 향하여 베이스 기판(214) 위의 클램핑 영역을 잡아당기기 위해, 정정 클램핑 하중(601)을 가함으로써, 이송 헤드 조립체(102)에 클램핑될 시에, 반응 하중(602)은 이송 헤드 조립체(102)의 동작 전압 접점에 의해 플러그(304)에 가해질 수 있다. 이러한 반응 하중은 예를 들어, 클램핑 접점의 표면과 동작 전압 접점의 표면 사이에서 제 위치의 불일치로 인하여 가해질 수 있다. 보다 구체적으로, 동작 전압 접점은 클램핑 접점보다 이송 헤드 조립체(102)로부터 더 뻗어나갈 수 있다. 이에 따라서, 동작 전압 접점은 클램핑 접점이 베이스 기판(214) 위의 클램핑 영역을 터치하기 전에 접점 패드(306)를 터치하고, 가요성 멤브레인(310)은 그로 하여금 편향되도록 하는 휨 모멘트를 받는다. 이러한 편향은 비아(402) 내에서 플로팅(floating)되는 플러그(304)가 베이스 기판(214)에 대해 이동하는 것을 허락한다. 가요성 멤브레인(310)이 편향되고 플러그(304)가 이동될 시에, 베이스 기판(214) 및 플러그(304) 둘 다는 이송 헤드 조립체(102)의 클램핑 접점 및 동작 전압 접점 각자와 접촉한 상태를 이룬다. 보다 구체적으로, 가요성 멤브레인(310)은 마이크로 픽 업 어레이(104)가 이송 헤드 조립체(102)에 고정되는 것을 허용하면서, 플러그(304)와 전압원들(106, 206) 사이의 전기 연결을 확립하기 위해, 베이스 기판(214)과 플러그(304) 사이의 상대 이동을 수용한다.
가요성 멤브레인(310)의 편향, 이로써, 플러그(304)에 대한 베이스 기판(214)의 이동은 마이크로 픽 업 어레이(104)의 많은 특성들에 의존하고, 이러한 특성들 각각은, 예컨대, 이송 헤드 조립체(102)의 동작 전압 접점과 클램핑 접점의 표면들 사이의 다양한 오프셋들에 기인한, 베이스 기판(214)과 플러그(304) 사이의 이동도를 조정하기 위해 변경가능할 수 있다. 이러한 변수들을 철저하게 나열함 없이, 변경될 수 있는 마이크로 픽 업 어레이(104) 특성들 중 몇몇은 가요성 멤브레인(310)의 폭 및 상부 실리콘 층(404)의 강성이다(도 4). 단지 이러한 2 개의 변수들의 영향의 예시는 가요성 멤브레인(310) 내의 상부 실리콘 층(404)이 5 μm의 두께를 가지는 모델을 통하여 제공된다. 제 1 사례에서, 가요성 멤브레인(310)이 50 μm의 갭(308) 폭을 갖는 것으로 모델링되고, 상부 실리콘 층(404)이 233 mN/μm의 강성을 가지는 경우, 플러그(304)에 대한 베이스 기판(214)의 이동은, 클램핑 하중(601) 및 반응 하중(602)이 플러그(304)에 가해진 300 MPa 압력에 대응할 시에 약 0.4 μm가 되는 것으로 추정된다. 대안으로, 동일 압력이 플러그(304)에 가해질 시에 - 이때 가요성 멤브레인(310)은 100 μm의 갭(308) 폭을 가지고 상부 실리콘 층(404)은 34 mN/μm의 강성을 갖음 -, 베이스 기판(214)에 대한 플러그(304)의 이동은 약 1.1 μm이 되는 것으로 추정된다. 이러한 대안물들 중 어느 것이든, 비아(402)는 약 2000 μm의 직경 및 약 600 μm의 깊이를 가질 수 있다. 이러한 추정들은, 플러그(304)의 이동이 마이크로 픽 업 어레이(104)에 대해 내부 및 외부 둘 다에 있는 팩터들, 예컨대, 갭 폭(내부 팩터) 및 하중 압력(외부 팩터)에 의해 영향을 받는 것을 보여줄뿐만 아니라, 이러한 팩터들이 마이크로 픽 업 어레이(104)의 예상된 동작 조건들 하에, 베이스 기판(214)에 대해 플러그(304)의 이동을 튜닝하기 위해 마이크로 픽 업 어레이(104) 설계를 통하여 제어가능하다는 것도 예시한다.
이제, 도 25를 참조하면, 마이크로 픽 업 어레이 및 이송 헤드 조립체를 가진 시스템의 단면 측면도가 본 발명의 실시예에 따라 도시된다. 마이크로 픽 업 어레이(104)는 이송 헤드 조립체(102)와 물리적으로 그리고 전기적으로 결합될 수 있다. 보다 구체적으로, 마이크로 픽 업 어레이(104)의 베이스 기판(214), 또는 보다 구체적으로 베이스 기판(214) 위의 후측면 유전체 층(1402)은 이송 헤드 조립체(102)의 클램핑 접점(2504)에 물리적으로 고정될 수 있다. 마이크로 픽 업 어레이(104)의 접점 패드(306)는 또한 이송 헤드 조립체(102)의 동작 전압 접점(2502)과 전기적으로 결합될 수 있다.
이송 헤드 조립체는 하나 이상의 클램핑 접점(2504)을 포함할 수 있다. 실시예에서, 클램핑 접점(2504)은 정전 전압을 클램핑 접점(2504)에 공급하기 위해 클램핑 전압원(2506)과 전기적으로 결합된다. 클램핑 접점(2504)은 옵션으로 얇은 유전체 층에 의해 덮인 전도성 전극을 포함할 수 있다. 이로써, 에너지를 받은 클램핑 접점(2504)을 베이스 기판(214)의 후측면과 정렬시킴으로써, 정전 전압은 클램핑 하중(601)을 베이스 기판(214) 상에 가하는 클램핑 접점(2504)에 공급될 수 있다. 클램핑 하중(601)은 마이크로 픽 업 어레이(104)를 이송 헤드 조립체(102)에 물리적으로 고정시키기 위해 베이스 기판(214)을 끌어 당길 수 있다.
이송 헤드 조립체는 또한 하나 이상의 동작 전압 접점들(2502)을 포함할 수 있다. 실시예에서, 동작 전압 접점(2502)은 마이크로 픽 업 어레이(104)를 이송 헤드 조립체(102)에 고정시키기 앞서, 접점 패드(306)와 정렬된다. 동작 전압(2502)은 나도체(bare conductor), 그 예로서 금속성 핀을 포함할 수 있다. 본 발명의 실시예들에 따라서, 베이스 기판(214)이 클램핑 접점(2504)을 향하여 부착될 시에, 동작 전압 접점들(2502)은 접점 패드(306) 상에 반응 하중(602)을 가한다. 반응 하중(602)은 가요성 멤브레인(310)을 편향시켜, 플러그(304)로 하여금 베이스 기판(214)에 대해 이동하도록 하고 동작 전압 접점(2502)과 클램핑 패드(306) 사이의 잔여 압축 하중을 생성하도록 할 수 있다. 이러한 잔여 압축 하중은, 마이크로 픽 업 어레이(104)가 이송 헤드 조립체(102)에 고정되는 동안 지속될 수 있다. 더욱이, 잔여 압축 하중은 균일한 표면 계면과 강한 전기 접점을 생성하는, 접점 표면들 사이의 확고한 압력을 초래할 수 있다. 그러므로, 가요성 멤브레인(310)의 가요성은, 정전 전압이 전압원들(106, 206)로부터 하나 이상의 동작 전압 접점들(2502)을 통하여 하나 이상의 접점 패드들(306)로 확실하게 공급되는 것을 허용한다.
본 발명의 몇몇 실시예들에 따라서, 정전 이송 헤드들(114)의 상부 접점 표면들은 편향된 준수 접점들에 인접한 표면들보다 마이크로 픽 업 어레이로부터 더 돌출된다. 이러한 방식으로, 편향된 준수 접점들은 이송 헤드 조립체의 동작을 간섭하지 않는다. 예를 들어, 상술된 예시 실시예들에서, 플러그는 편향될 시에 베이스 기판에 대해 0.4 μm - 1.1 μm 이동한다. 이하에서 더 상세하게 기술될 바와 같이, 정전 이송 헤드들의 높이는 준수 접점들의 편향 범위보다 클 수 있다. 실시예에서, 실리콘 배선들(112) 위에 상승되는 전극 표면들(202, 204)을 정의하는 메사 구조체들의 높이(도 12 참조)는 플러그와 베이스 기판 사이의 상대 이동 범위보다 크다.
도 26은 본 발명의 실시예에 따라서, 마이크로 픽 업 어레이와 이송 헤드 조립체 사이의 접점들의 개략적인 상면도 예시이다. 일 실시예에서, 이송 헤드 조립체 상의 하나 이상의 클램핑 접점들(2504)의 접점 영역은 이송 헤드들(114)의 어레이를 포함한 마이크로 픽 업 어레이 상의 영역(115)보다 클 수 있다. 이로써, 클램핑 접점(들)(2504)의 접점 영역은 이송 헤드들(114)의 어레이를 포함한 영역(115) 주위에 있을 수 있다. 이러한 방식으로, 이송 헤드들(114)의 어레이에 걸친 정렬 및 평면도는 이송 헤드 조립체의 정렬에 의해 조절될 수 있다. 그러한 실시예에서, 도 26에서 플러그들(304)에 의해 참조된 복수의 준수 접점들은 영역들(2504, 115)의 주변 외부에 있다. 예시된 특정 실시예에서, 준수 접점들은 이송 헤드들(114)의 어레이를 포함한 영역(115)의 4 개의 측면들 상에 위치된다.
이제, 도 7 내지 도 24를 참조하면, 하나 이상의 준수 접점들과 전기적으로 결합된 정전 이송 헤드들의 어레이를 가진 마이크로 픽 업 어레이를 형성하는 방법이 본 발명의 실시예에 따라 예시된다. 프로세싱 시퀀스는 도 7에 예시된 바와 같이, 상업적으로 이용가능한 SOI 스택(702)으로 시작할 수 있다. SOI 스택(702)은 벌크 실리콘 기판(704), 상부 실리콘 층(404), 벌크 실리콘 기판(704)과 상부 실리콘 층(404) 사이의 매립 산화물 층(314), 및 후측면 산화물 층(706)을 포함할 수 있다. 실시예에서, 벌크 실리콘 기판(704)은 500 μm +/- 50 μm의 두께를 가진 실리콘(100) 핸들 웨이퍼이고, 매립 산화물 층(314)은 두께가 1 μm +/- 0.1 μm이며, 상부 실리콘 층(404)은 두께가 7 - 20 μm +/- 0.5 μm이다. 상부 실리콘 층(404)은 또한 전도성을 개선시키기 위해 도핑될 수 있다. 예를 들어, 대략 1017 cm-3의 인 도펀트 농도는 0.1 옴-센티미터 미만의 저항률을 나타낸다. 실시예에서, 후측면 산화물 층(706)은, 실리콘의 열 산화물에 대한 대략적인 상한인 약 2μm까지의 두께를 가진 열 산화물이다.
도 8을 참조하면, 마스크 층(802)은 상부 실리콘 층(404) 위에 형성될 수 있다. 마스크 층(802)은 증착될 수 있거나 대안적으로 상부 실리콘 층(404)으로부터 열적으로 성장될 수 있다. 실시예에서, 마스크 층(802)은 두께가 대략 0.1 μm인 열적으로 성장된 SiO2 층이다. 실시예에서, 마스크 층(802)이 열적으로 성장된 SiO2인 경우, 마스크 층(802)은 매립 산화물 층(314)의 두께보다 현저하게 작은 두께를 가진다. 이는 패턴화된 마스크 층(802)의 제거 동안, 부분적으로 패턴화된 SOI 스택(702)에 대한 구조적인 안정성을 유지시키는데 도움을 준다.
도 9를 참조하면, 그 후 마스크 층(802)은 정전 이송 헤드들(114)의 메사 구조체들(311)에 대응할 아일랜드들(902)의 어레이를 형성하기 위해 패턴화된다. 실시예에서, 마스크 층(802)은 열적으로 성장된 SiO2층이고, 아일랜드들(902)은 포지티브 포토레지스트를 도포하고, 노광하고, 수산화칼륨(KOH) 현상액으로 포토레지스트의 현상되지 않은 영역들을 제거함으로써 형성된다. 그 후 마스크 층(802)은 적합한 기법 그 예로서 이온 밀링, 플라즈마 에칭, 반응 이온 에칭(reactive ion etching, RIE)을 사용하여 아일랜드들(902)을 형성하기 위해 건조 에칭되어 상부 실리콘 층(404) 상에서 중지된다.
아일랜드들(902)의 어레이는 정전 이송 헤드들(114)의 메사 구조체들(311)에 대응하여 이에 따라서 크기조정된다. 실시예에서, 아일랜드들(902)의 길이 및 폭은 약 1 내지 100 μm인 정전 이송 헤드들(114)의 전극 표면들(202, 204)에 대응한다. 예를 들어, 아일랜드(902)는 10 μm × 10 μm의 길이 및 폭 치수들을 가진 전극 표면(202)에 대응하는 10 μm × 10 μm의 길이 및 폭 치수들, 또는 2.5 μm × 2.5 μm의 길이 및 폭 치수들을 가진 전극 표면(202)에 대응하는 2.5 μm × 2.5 μm의 길이 및 폭 치수들을 가질 수 있다. 그러나, 이러한 치수들은 예시적이며, 다른 치수들도 본 발명의 실시예들에 따라 고안된다. 정전 이송 헤드(114)의 접점 표면이 예컨대, 길이 및/또는 폭에 있어 약 1 내지 100 μm로 변화될 수 있기 때문에, 이에 따라 아일랜드들(902)의 치수들은 변화될 수 있다. 아일랜드들(902)은 마이크로 픽 업 어레이(104)가 단극성 또는 양극성 전극들을 포함하는지에 따라 크기조정되고 위치될 수 있다. 이로써, 단극성 설계의 경우에, 단일 아일랜드(902)만 각각의 정전 이송 헤드(114) 위에 요구된다. 도 9에 도시된 실시예에서, 2 개의 아일랜드들(902)은 양극성 전극 설계에 대응하여, 정전 이송 헤드(114) 위에 위치된다.
도 10 내지 도 13을 참조하면, 메사 구조체들(311) 및 전극 배선들(112)은 다중-부분 에칭 시퀀스로 패턴화된다. 우선, 도 10에 예시된 바와 같이, 아일랜드들(902) 사이의 상부 실리콘 층(404)은 트렌치(1002)를 형성하기 위해 에칭 관통된다. 실시예에서, 이는 얇게 패턴화된 포지티브 포토레지스트 및 상부 실리콘 층(404)을 통한 매립 산화물 층(314)로의 DRIE 에칭을 사용하여 달성될 수 있다. 패턴화된 포지티브 포토레지스트가 제거될 수 있고, 그로 인한 그 구조는 도 10에 예시된다. 두번째로, 도 11에 예시된 바와 같이, 상부 실리콘 층(404)은 부분적으로 에칭되어, 메사 구조체들(311) 및 전극 배선들(112)을 정의한다. 실시예에서, 이는 예컨대, 시간경과 에칭으로 7 - 10 μm 두께의 상부 실리콘 층(404)을 대략 5 μm를 제거하기 위해, 얇게 패턴화된 포지티브 포토레지스트로, 또는 열 산화물 마스크에 이은 DRIE 에칭으로 달성될 수 있고, 그로 인한 그 구조는 도 11에 예시된다. 이로써, 전극 배선들(112)을 정의하는 상부 실리콘 층(404)의 에칭 이후의 두께는 10 μm 두께의 상부 실리콘 층(404)의 대략 5 μm가 DRIE 에칭에 의해 제거되는 실시예로 약 5 μm일 수 있다. 이는 상술된 가요성 멤브레인(310) 내에 5 μm 두께의 상부 실리콘 층(404)과 일치한다. 대안으로, 전극 배선들(112) 내의 상부 실리콘 층(404)의 두께는, 7 μm 두께의 상부 실리콘 층(404)의 대략 5 μm가 DRIE 에칭에 의해 제거되는 실시예로 약 3 μm일 수 있다. 이에 따라서, 전극 배선들(112) 내의 상부 실리콘 층(404)의 두께는 가요성 멤브레인(310) 내의 상부 실리콘 층(404)의 두께와 같을 수 있다. 그러나, 가요성 멤브레인(310) 내의 상부 실리콘 층(404)의 두께는 전극 배선들(112)을 정의하는 상부 실리콘 층(404)의 두께와 동일할 필요는 없지만, 그러나 대신에 보다 얇거나 보다 두꺼울 수 있다. DRIE 에칭 이후에, 플루오르화 수소산 및 완충제를 가진 완충 산화물 에칭은 매립 산화물 층(314)의 실질적인 두께를 제거함 없이, 아일랜드들(902)을 제거하여 전극 표면들(202, 204)을 노출시키기 위해 사용되고, 그로 인한 그 구조는 도 12에 예시된다. 다음으로, 예컨대, 약 12 내지 15 μm의 두께를 가진 패턴화된 포지티브 포토레지스트 다음에 전극 트레이스들을 형성하기 위해 전극 배선(112)의 이전에 에칭된 영역들의 DRIE 에칭이 이어질 수 있고, 그로 인한 그 구조는 도 13에 예시된다.
도 14를 참조하면, 유전체 층(312)은 메사 구조체들(311) 및 전극 배선(112)을 패시베이팅하기 위해, 상부 실리콘 층(404) 위에 형성되고, 후측면 유전체 층(1402)이 형성된다. 원자 층 증착, 열 산화물, 또는 화학 기상 증착은 트렌치(1002) 내뿐만 아니라, 메사 구조체들(311) 및 전극 배선(112) 위의 유전체 층(312), 및 벌크 실리콘 기판(704)의 후 표면 상의 유전체 층(1402)을 형성하기 위해 사용될 수 있다. 옵션으로, 절연 층(1404)은 예를 들어, 블랭킷 원자 층 증착을 사용하여 유전체 층(312) 위에 증착될 수 있다. 실시예에서, 절연 층(1404)은 Al2O3을 포함한다. 이로써, 유전체 층(312) 및 후측면 유전체 층(1402)을 가진, 도 14에 예시된 구조에 도달한다.
유전체 층(312)은 SiO2, Al2O3, HfO2, 또는 SiNx를 포함한 다양한 재료들로 형성될 수 있다. 본 발명의 실시예들에 따라서, 마이크로 디바이스들의 어레이 상의 정전 이송 헤드들(114)의 어레이에 의해 생성된 파지 압력은 유전체 층(312)의 유전체 상수에 비례하고, 이로써, 유전체 재료의 선택은 제조능력과 파지 압력 간의 균형을 맞추기 위해 선택될 수 있다. 실시예에서, 유전체 층(312)은 약 5,000 옹스트롬의 두께 및 약 9의 유전체 상수를 가진 Al2O3로 형성된다.
도 15를 참조하면, 캐비티(212)를 형성하는 스프링 프리-릴리스(spring pre-release)가 다중-에칭 시퀀스로 전극 배선(112)의 부분들 주위에서 생성된다. 우선, 패턴화된 포지티브 포토레지스트가 도포되고 그 다음으로 매립 산화물 층(314)으로의 유전체 층(312)의 RIE 에칭이 이어진다. 옵션의 절연 층(1404)은 도 15에 도시되지 않았지만, 그러나 절연 층(1404)이 포함된 경우에, RIE 에칭은 또한 절연 층(1404)을 통하여 유전체 층(312)으로 에칭하기 위해 사용될 수 있다. 두번째로, 벌크 실리콘 기판(704)으로의 매립 산화물 층(314)의 RIE 에칭이 실행되고, 그로 인한 그 구조는 도 15에 예시된다.
도 16 내지 도 18을 참조하면, 접점 영역(506)은 다중-에칭 시퀀스를 통하여 상측면 플러그 영역(504) 상에 노출된다. 우선, 이전에 도포된 패턴화된 포지티브 포토레지스트는 새로운 패턴화된 포지티브 포토레지스트가 도포되기 전에 제거될 수 있고, 상부 실리콘 층(404)으로의 유전체 층(312)의 RIE 에칭은 실행되고, 그로 인한 그 구조는 도 16에 예시된다. 두번째로, 패턴화된 포지티브 포토레지스트는 제2 패턴화된 포지티브 포토레지스트가 도포되기 전에 제거될 수 있고, 매립 산화물 층(314)으로의 상부 실리콘 층(404)의 DRIE 에칭은 실행되고, 그로 인한 그 구조는 도 17에 예시된다. 세번째로, 벌크 실리콘 기판(704)으로의 매립 산화물 층(314)의 RIE 에칭은 실행되고, 그로 인한 그 구조 - 벌크 실리콘 기판(704)의 상측면 상에 노출된 접점 영역(506)을 가짐 - 는 도 18에 예시된다.
도 19를 참조하면, 상측면 접점(307)은 개구를 통하여 형성되고 접점 영역(506)과 전기 접촉을 한다. 패턴화된 포지티브 포토레지스트는 패턴화된 네가티브 리프트-오프 포토레지스트가 도포되기 전에 제거될 수 있고, 500 - 1,000 옹스트롬 TiW 및 1,000 - 5,000 옹스트롬 Au는 상측면 접점들(307)을 생성하기 위해 스퍼터링되고, 그로 인한 그 구조는 도 19에 예시된다.
도 20 내지 도 21을 참조하면, 벌크 실리콘 기판(704)의 후측면 표면은 후측면 유전체 층(1402) 및 후측면 산화물 층(706)을 통하여 노출될 수 있다. 우선, 패턴화된 포지티브 포토레지스트는 도포되고, 후측면 산화물 층(706)으로의 후측면 유전체 층(1402)의 RIE 에칭은 실행되고, 이로 인한 그 구조는 도 20에 예시된다. 두번째로, 벌크 실리콘 기판(704)으로의 후측면 유전체 층(1402)의 RIE 에칭은 실행되고, 이로 인한 그 구조는 도 21에 예시된다.
도 22를 참조하면, 하나 이상의 접점 패드(306)는 벌크 실리콘 기판(704)의 후측면 표면 상에 형성될 수 있다. 약 500 내지 1,000 옹스트롬 TiW 및 1,000 내지 5,000 옹스트롬 Au는 접점 패드들(306)을 생성하기 위해 스퍼터링될 수 있고, 그로 인한 그 구조는 도 22에 예시된다.
도 23을 참조하면, 벌크 실리콘 기판(704)의 플러그(304)와 베이스 기판(214)을 분리시키는 갭(308)은 접점 패드들(306) 주위에서 형성될 수 있다. 패턴화된 포지티브 포토레지스트는 도포되고 매립 산화물 층(314)으로의 벌크 실리콘 기판(704)의 DRIE 에칭은 실행되고, 그로 인한 그 구조는 도 23에 예시된다. 플러그(304) 및 베이스 기판(214)의 배치는 상술된 바와 같다. 플러그(304) 및 베이스 기판(214)은 마이크로 픽 업 어레이(104)를 형성하는 동안 정의되어, 그러므로 마이크로 픽 업 어레이(104)의 개별적인 특징들이 되는 벌크 실리콘 기판(704)의 부분들로서 간주될 수 있다.
도 24를 참조하면, 하나 이상의 캐비티들(212)은 정전 이송 헤드들(114)의 어레이 아래에서 벌크 실리콘 기판(704)에 옵션으로 에칭될 수 있고, 그 결과 정전 이송 헤드들의 어레이는 하나 이상의 캐비티들(212)로 편향가능하다. 실시예에서, 별개의 캐비티(212)는 각각의 정전 이송 헤드(114) 아래에 형성된다. 실시예에서, 단일 캐비티(212)는 전극 배선들(112)과 전기 통신을 하는 실리콘 전극들의 어레이 아래에 형성된다. 실시예에서, 캐비티(212)는 벌크 실리콘 기판(704)으로의 시간경과 릴리스 에칭(timed release etch)으로 형성되고 전극 배선(112) 및 메사 구조체들을 언더컷한다. 예를 들어, 에칭은 불소계 화학적 물질 그 예로서 XeF2 또는 SF6으로 실행될 수 있다. 에칭 동안, SOI 스택(702)의 후측면은 다이싱 테이프(dicing tape)로 보호될 수 있다.
하나 이상의 캐비티들(212)의 옵션 형성 다음에, SOI 기판은 전극 배선들(112)을 통하여 정전 이송 헤드들(114)과 배선처리된 준수 접점들을 가진 하나 이상의 마이크로 픽 업 어레이들(104)을 형성하기 위해, 예를 들어 레이저 다이싱을 사용하여 다이싱될 수 있다. 더구나, 마이크로 픽 업 어레이(104)는 이송 헤드 조립체(102)의 작업 회로 또는 전압원들(106, 206)과 정전 이송 헤드들(114)을 전기적으로 연결시키는 하나 이상의 접점 패드들(306)을 포함할 수 있다.
도 25를 다시 참조하면, 이송 헤드 조립체(102)와 물리적으로 그리고 전기적으로 결합된 마이크로 픽 업 어레이(104)를 가진 시스템은 캐리어 기판(2508) 상의 마이크로 디바이스들(2510)의 어레이 위에 위치될 수 있다. 보다 구체적으로, 시스템은, 캐리어 기판(2508)으로부터 수용 기판으로 마이크로 디바이스들(2510)을 파지, 이송 및 해제하기 위해, 필요에 따라 정전 전압을 정전 이송 헤드들(114)로 공급하는 동안, 캐리어 기판(2508) 및 수용 기판 둘 다에 대해 이동될 수 있다. 예로서, 수용 기판은 디스플레이 기판, 조명 기판, 기능적 디바이스들 그 예로서 트랜지스터들 또는 IC들을 갖는 기판, 또는 금속 재배선 라인들을 갖는 기판일 수 있지만 이에 제한되지 않는다. 캐리어 기판(2508)과 수용 기판 사이의 이동 동안, 마이크로 디바이스들(2510)의 어레이는 정전 이송 헤드들(114)로의 전압의 이송에 의해 유지되는 지속적인 정전 파지 압력을 사용하여 정전 이송 헤드들(114)의 어레이에 의해 유지될 수 있다. 대안으로, 전압 인가는 캐리어 기판(2508)과 수용 기판 사이의 이동 동안 중단될 수 있고, 마이크로 디바이스들(2510)의 어레이는 비-정전력들, 그 예로서 반 데르 발스의 힘들에 의해 정전 이송 헤드들(114)의 어레이에 맞서 여전하게 유지될 수 있다. 마이크로 디바이스들(2510)의 어레이는 예를 들어, 정전 이송 헤드들(114)로의 전압 공급을 중단시킴으로써, 캐리어 기판(2508)으로부터의 이송에 이어 수용 기판 상으로 해제될 수 있다.
상기 명세서에서, 본 발명은 본 발명의 특정 예시 실시예들과 관련하여 기술되었다. 다음의 청구범위에 기재된 바와 같은 본 발명의 보다 넓은 사상 및 범주로부터 벗어남이 없이 그에 대해 다양한 수정들이 이루어질 수 있음이 명백할 것이다. 이에 따라서, 명세서 및 도면들은 한정적 의미보다는 오히려 예시적 의미에서 고려되어야 한다.

Claims (26)

  1. 마이크로 픽 업 어레이(micro pick up array)로서,
    비아를 가진 베이스 기판;
    상기 비아 위의 멤브레인;
    상기 비아 내에 있고 상기 멤브레인에 의해 지지되는 플러그 - 갭은 상기 베이스 기판으로부터 상기 플러그를 분리시킴 ―; 및
    상기 플러그와 전기적으로 결합된 정전 이송 헤드들의 어레이를 포함하는, 마이크로 픽 업 어레이.
  2. 제1항에 있어서, 각각의 정전 이송 헤드는: 전극 표면, 및 상기 전극 표면을 덮는 유전체 층을 가진 메사 구조체(mesa structure)를 포함하는, 마이크로 픽 업 어레이.
  3. 제2항에 있어서, 상기 플러그와 상기 전극 표면을 전기적으로 결합시키는 전극 배선을 더 포함하는, 마이크로 픽 업 어레이.
  4. 제3항에 있어서, 상기 플러그 상의 상측면(topside) 접점은 상기 플러그와 상기 전극 배선을 전기적으로 결합시키고, 상기 상측면 접점 맞은편의 상기 플러그 상의 접점 패드를 더 포함하며, 상기 접점 패드는 상기 플러그를 통하여 상기 상측면 접점과 전기적으로 결합되는, 마이크로 픽 업 어레이.
  5. 제3항에 있어서, 각각의 정전 이송 헤드는 상기 전극 표면에 인접한 제2 전극 표면을 더 포함하고, 상기 유전체 층은 상기 제2 전극 표면을 덮으며, 제2 전극 배선은 제2 플러그와 상기 제2 전극 표면을 전기적으로 결합시키는, 마이크로 픽 업 어레이.
  6. 제1항에 있어서, 각각의 정전 이송 헤드는 상기 베이스 기판 내의 캐비티로 편향가능한, 마이크로 픽 업 어레이.
  7. 제1항에 있어서, 상기 멤브레인은 실리콘 층을 포함하는, 마이크로 픽 업 어레이.
  8. 제1항에 있어서, 상기 멤브레인은 가요성 멤브레인이고, 상기 플러그는 상기 베이스 기판에 대해 이동가능한, 마이크로 픽 업 어레이.
  9. 제1항에 있어서, 상기 갭은 유전체 재료로 충전되는, 마이크로 픽 업 어레이.
  10. 마이크로 픽 업 어레이 형성 방법으로서,
    전극들의 어레이를 형성하기 위해, 실리콘-온-인슐레이터 (SOI) 스택의 상부 실리콘 층을 에칭하는 단계; 및
    상기 SOI 스택의 벌크 실리콘 기판을 통하여 상기 SOI 스택의 매립 산화물 층까지 에칭함으로써, 상기 벌크 실리콘 기판의 플러그와 베이스 기판을 분리시키는 갭을 형성하는 단계를 포함하는, 마이크로 픽 업 어레이 형성 방법.
  11. 제10항에 있어서, 상기 전극들의 어레이 바로 아래에서 하나 이상의 캐비티들을 형성함으로써, 하나 이상의 전극들이 상기 하나 이상의 캐비티들로 편향가능하기 위해, 상기 베이스 기판을 에칭하는 단계를 더 포함하는, 마이크로 픽 업 어레이 형성 방법.
  12. 제10항에 있어서,
    전극 배선을 형성하기 위해 상기 상부 실리콘 층을 에칭하는 단계;
    상기 전극들의 어레이 위에 유전체 층을 형성하는 단계; 및
    상기 벌크 실리콘 기판 상에 상측면 접점을 형성하는 단계 - 상기 상측면 접점은 상기 전극 배선을 통하여 상기 전극들의 어레이와 전기적으로 결합됨 - 를 더 포함하는, 마이크로 픽 업 어레이 형성 방법.
  13. 제12항에 있어서,
    상기 벌크 실리콘 기판의 플러그를 노출시키기 위해, 상기 유전체 층, 상기 전극 배선, 및 상기 매립 산화물 층을 통하여 에칭하는 단계 - 상기 상측면 접점은 상기 플러그 상에 형성됨 -;
    상기 벌크 실리콘 기판의 플러그를 노출시키기 위해, 상기 SOI 스택의 후측면(backside) 산화물 층을 통하여 에칭하는 단계; 및
    상기 상측면 접점 맞은편의 상기 벌크 실리콘 기판의 플러그 상에 접점 패드를 형성하는 단계 - 상기 접점 패드는 상기 플러그를 통하여 상기 상측면 접점과 전기적으로 결합됨 - 를 더 포함하는, 마이크로 픽 업 어레이 형성 방법.
  14. 제10항에 있어서, 상기 갭을 유전체 재료로 충전시키는 단계를 더 포함하는, 마이크로 픽 업 어레이 형성 방법.
  15. 디바이스를 이송하기 위한 시스템으로서,
    동작 전압 접점 및 클램핑(clamping) 전압 접점을 포함하는 이송 헤드 조립체; 및
    베이스 기판, 상기 베이스 기판을 통해 형성된 플러그, 및 상기 플러그와 전기적으로 결합된 정전 이송 헤드들의 어레이를 포함한 마이크로 픽 업 어레이를 포함하며,
    상기 동작 전압 접점은 상기 플러그와 정렬가능하고, 상기 클램핑 전압 접점은 상기 마이크로 픽 업 어레이의 전측면(frontside) 상의 상기 정전 이송 헤드들의 어레이의 맞은 편의 상기 마이크로 픽 업 어레이의 후측면과 정렬가능한, 시스템.
  16. 제15항에 있어서, 갭은 상기 베이스 기판으로부터 상기 플러그를 분리시키고, 상기 정전 이송 헤드들의 어레이는 상기 플러그와 전기적으로 결합되는, 시스템.
  17. 제15항에 있어서, 상기 이송 헤드 조립체는 복수의 동작 전압 접점들을 포함하고, 상기 마이크로 픽 업 어레이는 복수의 플러그들을 포함하며, 상기 복수의 동작 전압 접점들은 상기 복수의 플러그들과 정렬가능한, 시스템.
  18. 제15항에 있어서, 각각의 정전 이송 헤드는: 전극 표면, 및 상기 전극 표면을 덮는 유전체 층을 가진 메사 구조체를 포함하는, 시스템.
  19. 제16항에 있어서, 상기 갭은 유전체 재료로 충전되는, 시스템.
  20. 제16항에 있어서, 상기 플러그는 상기 베이스 기판에 대해 이동가능한, 시스템.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020157034616A 2013-06-04 2014-05-23 준수 접점을 갖는 마이크로 픽 업 어레이 KR101748518B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/909,892 US9136161B2 (en) 2013-06-04 2013-06-04 Micro pick up array with compliant contact
US13/909,892 2013-06-04
PCT/US2014/039300 WO2014197221A1 (en) 2013-06-04 2014-05-23 Micro pick up array with compliant contact

Publications (2)

Publication Number Publication Date
KR20160005745A KR20160005745A (ko) 2016-01-15
KR101748518B1 true KR101748518B1 (ko) 2017-06-16

Family

ID=51033520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034616A KR101748518B1 (ko) 2013-06-04 2014-05-23 준수 접점을 갖는 마이크로 픽 업 어레이

Country Status (6)

Country Link
US (2) US9136161B2 (ko)
EP (1) EP3003967B1 (ko)
KR (1) KR101748518B1 (ko)
CN (1) CN105263854B (ko)
TW (1) TWI533400B (ko)
WO (1) WO2014197221A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2952036T3 (es) 2013-06-12 2023-10-26 Rohinni Inc Teclado de retroiluminación con fuentes generadoras de luz depositadas
US9484332B2 (en) * 2015-03-18 2016-11-01 Intel Corporation Micro solar cell powered micro LED display
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10373856B2 (en) 2015-08-03 2019-08-06 Mikro Mesa Technology Co., Ltd. Transfer head array
EP3248226B1 (en) 2015-11-04 2020-02-26 Goertek Inc. Micro-led transferring method and manufacturing method of micro-led device
CN108770368B (zh) 2016-01-15 2022-04-12 罗茵尼公司 透过设备上的罩盖进行背光照明的设备和方法
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
TWI691045B (zh) 2017-02-20 2020-04-11 友達光電股份有限公司 電子組件、電子組件的製造方法及微元件的轉置方法
CN107068665B (zh) * 2017-04-18 2019-02-05 天津三安光电有限公司 微型发光二极管器件及其制作方法
US10431483B2 (en) * 2017-07-14 2019-10-01 Industrial Technology Research Institute Transfer support and transfer module
US11227787B2 (en) 2017-07-14 2022-01-18 Industrial Technology Research Institute Transfer support and transfer module
CN109256354B (zh) * 2017-07-14 2021-01-12 财团法人工业技术研究院 转移支撑件及转移模块
TWI641072B (zh) 2017-10-18 2018-11-11 友達光電股份有限公司 微拾取陣列及其製造方法
WO2019084751A1 (zh) * 2017-10-31 2019-05-09 华为技术有限公司 显示组件及其制造方法、显示器以及终端设备
US10236195B1 (en) * 2017-12-20 2019-03-19 Mikro Mesa Technology Co., Ltd. Method for transferring device
US10643880B2 (en) * 2018-02-13 2020-05-05 Mikro Mesa Technology Co., Ltd. Method for transferring micro device
CN108400108B (zh) * 2018-03-23 2021-03-09 京东方科技集团股份有限公司 一种微器件转印装置及微器件转印系统
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
CN111128832B (zh) * 2018-10-31 2021-10-22 成都辰显光电有限公司 微元件转移装置及其制造方法
TWI704765B (zh) 2019-04-24 2020-09-11 宏碁股份有限公司 太陽能顯示裝置與電源切換方法
CN111152210B (zh) * 2020-01-17 2021-05-07 浙江大学 一种柔性电流体动力学驱动器
CN111293070A (zh) * 2020-02-28 2020-06-16 南京中电熊猫平板显示科技有限公司 一种微型发光二极管双极静电吸头及其阵列

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120027557A1 (en) 2009-12-17 2012-02-02 Cooledge Lighting, Inc. Method and electrostatic transfer stamp for transferring semiconductor dice using electrostatic transfer printing techniques

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
JPH0760675A (ja) 1993-08-27 1995-03-07 Tokin Corp 静電吸着ハンド
US5592358A (en) 1994-07-18 1997-01-07 Applied Materials, Inc. Electrostatic chuck for magnetic flux processing
TW311927B (ko) 1995-07-11 1997-08-01 Minnesota Mining & Mfg
JP3132353B2 (ja) 1995-08-24 2001-02-05 松下電器産業株式会社 チップの搭載装置および搭載方法
US5888847A (en) 1995-12-08 1999-03-30 Lsi Logic Corporation Technique for mounting a semiconductor die
US5858099A (en) 1996-04-09 1999-01-12 Sarnoff Corporation Electrostatic chucks and a particle deposition apparatus therefor
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
KR100278137B1 (ko) 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
US5903428A (en) 1997-09-25 1999-05-11 Applied Materials, Inc. Hybrid Johnsen-Rahbek electrostatic chuck having highly resistive mesas separating the chuck from a wafer supported thereupon and method of fabricating same
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP4489904B2 (ja) 2000-04-14 2010-06-23 株式会社アルバック 真空処理装置及び基板保持方法
US6558109B2 (en) 2000-05-26 2003-05-06 Automation Technology, Inc. Method and apparatus for separating wafers
JP4467720B2 (ja) 2000-06-15 2010-05-26 株式会社アルバック 基板搬送装置
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP2002134822A (ja) 2000-10-24 2002-05-10 Sharp Corp 半導体発光装置およびその製造方法
JP4780828B2 (ja) 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
JP2002164695A (ja) 2000-11-29 2002-06-07 Mitsubishi Paper Mills Ltd 電子材料搬送用静電吸着板
US7022546B2 (en) 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
JP4514321B2 (ja) 2000-12-08 2010-07-28 パナソニック株式会社 部品実装装置
JP2002240943A (ja) 2001-02-13 2002-08-28 Ricoh Co Ltd 静電搬送装置、現像装置、画像形成装置及び分級装置
JP3747807B2 (ja) 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US7033842B2 (en) 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP4147073B2 (ja) 2002-09-02 2008-09-10 シャープ株式会社 発光ダイオードの製造方法
DE10245631B4 (de) 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
AU2003284410A1 (en) 2002-11-19 2004-06-15 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
GB0229191D0 (en) 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US6786390B2 (en) 2003-02-04 2004-09-07 United Epitaxy Company Ltd. LED stack manufacturing method and its structure thereof
JP4334892B2 (ja) 2003-03-20 2009-09-30 パナソニック株式会社 部品実装方法
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
ES2356606T3 (es) 2003-08-08 2011-04-11 Kang, Sang-Kyu Microdiodo emisor de luz de nitruro con alto brillo y procedimiento de fabricación del mismo.
US20050210988A1 (en) * 2004-03-05 2005-09-29 Jun Amano Method of making piezoelectric cantilever pressure sensor array
KR100880812B1 (ko) 2004-03-29 2009-01-30 아티큘레이티드 테크놀러지스 엘엘씨 롤-투-롤 제조된 광 시트 및 캡슐화된 반도체 회로디바이스들
KR20070006885A (ko) 2004-03-31 2007-01-11 어플라이드 머티어리얼스, 인코포레이티드 반도체 장치 제조과정 동안 전도성 부품을 운반하기 위한장치 및 방법
US7462861B2 (en) 2004-04-28 2008-12-09 Cree, Inc. LED bonding structures and methods of fabricating LED bonding structures
US7195944B2 (en) 2005-01-11 2007-03-27 Semileds Corporation Systems and methods for producing white-light emitting diodes
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
KR100707955B1 (ko) 2005-02-07 2007-04-16 (주) 비앤피 사이언스 발광 다이오드 및 이의 제조 방법
DE102005009060A1 (de) 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Modul mit strahlungsemittierenden Halbleiterkörpern
US7205652B2 (en) 2005-03-23 2007-04-17 Delphi Technologies, Inc Electronic assembly including multiple substrates
US7498240B2 (en) 2005-08-31 2009-03-03 Micron Technology, Inc. Microfeature workpieces, carriers, and associated methods
US7737451B2 (en) 2006-02-23 2010-06-15 Cree, Inc. High efficiency LED with tunnel junction layer
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US8450902B2 (en) * 2006-08-28 2013-05-28 Xerox Corporation Electrostatic actuator device having multiple gap heights
JP4535053B2 (ja) 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
KR101519038B1 (ko) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
TW200834962A (en) 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
JP2008200821A (ja) 2007-02-21 2008-09-04 Denso Corp ハニカム体成形用金型の製造方法
US20080283198A1 (en) 2007-05-20 2008-11-20 Silverbrook Research Pty Ltd Die picker with heated picking head
WO2009004980A1 (ja) 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
KR101475520B1 (ko) 2008-01-14 2014-12-23 삼성전자주식회사 잉크젯 프린트용 양자점 잉크 조성물 및 그를 이용한전자소자
CN101919074B (zh) 2008-03-26 2011-11-16 晶能光电（江西）有限公司 制备牢固的发光二极管的方法
JP4479827B2 (ja) 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
CN101603636B (zh) 2008-06-10 2012-05-23 展晶科技(深圳)有限公司 光源装置
US7927976B2 (en) 2008-07-23 2011-04-19 Semprius, Inc. Reinforced composite stamp for dry transfer printing of semiconductor elements
US7999454B2 (en) 2008-08-14 2011-08-16 Global Oled Technology Llc OLED device with embedded chip driving
JP2010056458A (ja) 2008-08-29 2010-03-11 Kyocera Corp 発光素子の製造方法
TWI467691B (zh) 2008-10-15 2015-01-01 Creative Tech Corp Electrostatic chuck and its manufacturing method
US7854365B2 (en) 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
KR101001454B1 (ko) 2009-01-23 2010-12-14 삼성모바일디스플레이주식회사 정전척 및 이를 구비한 유기전계발광 소자의 제조장치
JP2010186829A (ja) 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
JP5470601B2 (ja) 2009-03-02 2014-04-16 新光電気工業株式会社 静電チャック
WO2010111601A2 (en) 2009-03-26 2010-09-30 Semprius, Inc. Methods of forming printable integrated circuit devices and devices formed thereby
EP2249406B1 (en) 2009-05-04 2019-03-06 LG Innotek Co., Ltd. Light emitting diode
US7989266B2 (en) 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
US8173456B2 (en) 2009-07-05 2012-05-08 Industrial Technology Research Institute Method of manufacturing a light emitting diode element
KR100973928B1 (ko) 2009-12-10 2010-08-03 (주)옵토니카 Ｌｅｄ 다이본딩 방법
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
TWI467798B (zh) 2009-12-28 2015-01-01 Hon Hai Prec Ind Co Ltd 發光二極體晶片之製備方法
WO2011123285A1 (en) 2010-03-29 2011-10-06 Semprius, Inc. Selective transfer of active components
US8563334B2 (en) 2010-09-14 2013-10-22 Tsmc Solid State Lighting Ltd. Method to remove sapphire substrate
JP5740939B2 (ja) 2010-11-29 2015-07-01 住友電気工業株式会社 半導体装置の製造方法
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102903804B (zh) * 2011-07-25 2015-12-16 财团法人工业技术研究院 发光元件的转移方法以及发光元件阵列
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9548332B2 (en) 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US8383506B1 (en) 2012-07-06 2013-02-26 LuxVue Technology Corporation Method of forming a compliant monopolar micro device transfer head with silicon electrode
US8415767B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8941215B2 (en) 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
US9314930B2 (en) 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
US9391042B2 (en) 2012-12-14 2016-07-12 Apple Inc. Micro device transfer system with pivot mount
US9095980B2 (en) 2013-02-25 2015-08-04 LuxVue Technology Corporation Micro pick up array mount with integrated displacement sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120027557A1 (en) 2009-12-17 2012-02-02 Cooledge Lighting, Inc. Method and electrostatic transfer stamp for transferring semiconductor dice using electrostatic transfer printing techniques

Also Published As

Publication number Publication date
TWI533400B (zh) 2016-05-11
US9136161B2 (en) 2015-09-15
EP3003967B1 (en) 2021-09-29
CN105263854A (zh) 2016-01-20
CN105263854B (zh) 2016-12-07
TW201511175A (zh) 2015-03-16
US20150340262A1 (en) 2015-11-26
KR20160005745A (ko) 2016-01-15
WO2014197221A1 (en) 2014-12-11
US20140355168A1 (en) 2014-12-04
US9484237B2 (en) 2016-11-01
EP3003967A1 (en) 2016-04-13

Similar Documents

Publication Publication Date Title
KR101748518B1 (ko) 준수 접점을 갖는 마이크로 픽 업 어레이
US9799547B2 (en) Compliant bipolar micro device transfer head with silicon electrodes
US9288899B2 (en) Micro device transfer head array
US9000566B2 (en) Compliant micro device transfer head
EP3118894B1 (en) Micro device transfer head with silicon electrode
US8415767B1 (en) Compliant bipolar micro device transfer head with silicon electrodes
US8383506B1 (en) Method of forming a compliant monopolar micro device transfer head with silicon electrode
US9425151B2 (en) Compliant electrostatic transfer head with spring support layer
US9828244B2 (en) Compliant electrostatic transfer head with defined cavity
KR101702789B1 (ko) 실리콘 전극을 갖는 유연성 바이폴라 마이크로 디바이스 이송 헤드
US10276419B1 (en) Pick and place device with interdigitated electrodes for micro scale device
WO2014008111A1 (en) Compliant monopolar micro device transfer head with silicon electrode

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant