KR101734548B1

KR101734548B1 - 거친 표면을 갖는 발광다이오드를 형성하는 광 정렬 방법

Info

Publication number: KR101734548B1
Application number: KR1020100100720A
Authority: KR
Inventors: 로버트 흐시에; 워렌 플랙; 키엠 엔가이엔; 앤드류 엠. 하우리루크
Original assignee: 울트라테크 인크.
Priority date: 2009-12-02
Filing date: 2010-10-15
Publication date: 2017-05-11
Also published as: CN102087479A; CN102087479B; TW201138146A; KR20110063286A; US20120062726A1; US8088633B2; US8781213B2; US20110129948A1; JP2011139032A; TWI532207B; JP5547043B2

Abstract

본 발명은 리소그래피 방법으로 발광다이오드(LED)를 제조할 때 웨이퍼를 정렬하는 방법에 관한 것으로, 웨이퍼에 평균 제곱근(RMS) 표면 거칠기(σ_S)를 갖는 적어도 하나의 거칠어진 정렬 마크를 형성하는 것을 포함한다. 상기 거칠어진 정렬 마크는 웨이퍼 정렬 마크가 위치하는 LED 표면을 거칠게 만들기 위한 플라즈마 에칭의 결과로서 형성된다. 상기 방법은 또한 약 2σ_S 내지 약 8σ_S 범위의 파장(λ_A)을 갖는 정렬 광으로 상기 적어도 하나의 거칠어진 웨이퍼 정렬 마크를 이미징하는 것을 포함한다. 상기 방법은 또한 검출되는 상기 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립한다. 일단 웨이퍼 정렬이 확립되면, p-접점과 n-접점은 LED 상면 위의 적절한 위치에 형성될 수 있다.

Description

거친 표면을 갖는 발광다이오드를 형성하는 광 정렬 방법{OPTICAL ALIGNMENT METHODS FOR FORMING LEDs HAVING A ROUGH SURFACE}

본 발명은 개괄적으로 리소그래피에서 광 정렬에 관한 것이며, 구체적으로는 거친 표면을 갖는 발광다이오드(LED)를 제조할 때 광 정렬을 실행하는 방법에 관한 것이다.

LED는 다양한 광 애플리케이션(예컨대, 풀-컬러 디스플레이, 램프, 신호등 등)에 사용되며, LED 기술 향상과 LED 비용의 감소에 따라 추가적인 애플리케이션이 점차 증가하고 있다.

LED는 리소그래피 기술을 사용하여 제조되며, 리소그래피 기술은 LED 구조체의 인접 층을 정렬하기 위해 정렬 방법을 사용하는 것을 포함한다. 다수의 LED는 LED에 의해 발생된 광의 파장에 필적하는 표면 거칠기(surface roughness)를 갖는 거친 상부 표면을 포함한다. 상기 거친 표면은 거친 표면이 없다면 내부 전반사(total internal reflection)에 의해 구속되는 광이 LED 구조체를 탈출하는 것을 허용하며, 이에 의해 LED 광 출력을 증가시킨다.

거친 표면은 LED 광 출력을 증가시키지만, 정렬 이미징(imaging)을 방해하기도 한다. 리소그래피는 기존 층과 후속 층 사이의 정밀한 정렬을 요구한다. 정렬은 보통 정렬 구조체 또는 "정렬 마크(alignment marks)"에 기초한 패턴 인식 기술을 사용하여 이루어진다. 바람직한 경우에 있어서, 웨이퍼와 레티클(마스크)와 각각 관련된 웨이퍼와 레티클 정렬 마크의 이미지는, 예컨대 미국 특허 제5,621,813호에 기재된 MVS(Machine Vision System)에 의해 캡처된다. 전형적으로, 정렬 이미징을 위해 가시광이 사용된다. 정렬 마크 이미지는 조작자가 상대 정렬을 확인할 수 있도록 디스플레이된다. 정렬 마크의 상대 위치는 리소그래피 시스템의 레티클과 웨이퍼의 정렬이 확립(establish)될 때까지 이들의 상대 위치를 조정하기 위해 사용된다.

불행하게도, LED의 거친 표면은 이미징 광을 산란시키고 정렬을 수행하기 위해 사용된 MVS 이미지 (또는 회절 신호)의 품질을 저하시킨다. 따라서 LED가 정렬 마크 이미징을 방해하는 거친 표면을 갖는 경우 리소그래피 기술을 사용하여 LED를 제조할 때 정렬을 수행하기 위해 개선된 방법이 필요하다.

본 발명의 제 1 측면은 LED를 리소그래피 기술로 제조할 때 웨이퍼 정렬을 수행하는 방법에 관한 것이다. 상기 방법은 웨이퍼에 적어도 하나의 웨이퍼 정렬 마크를 형성하는 것을 포함한다. 상기 방법은 또한 웨이퍼 정렬 마크에 또는 그 위에 거친 웨이퍼 표면을 형성하는 것을 포함하며, 상기 거친 웨이퍼 표면은 평균 제곱근(RMS: root-mean-square) 표면 거칠기(σ_S)를 갖는다. 상기 방법은 또한 약 2σ_S 내지 약 8σ_S범위의 파장(λ_A)을 갖는 정렬 광으로 적어도 하나의 웨이퍼 정렬 마크를 조명하는 것을 포함한다. 상기 방법은 또한 상기 적어도 하나의 웨이퍼 정렬 마크로부터 반사된 정렬 광으로 상기 적어도 하나의 웨이퍼 정렬 마크의 이미지를 형성하고 검출하는 것을 포함한다. 상기 방법은 추가로 상기 검출된 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하는 것을 포함한다.

본 발명의 또 다른 측면은 LED를 리소그래피 기술로 제조할 때 웨이퍼를 정렬하는 방법이다. 상기 방법은 RMS 표면 거칠기(σ_S)를 갖는 적어도 하나의 거칠어진 정렬 마크를 웨이퍼에 형성하는 것을 포함한다. 상기 방법은 또한 약 2σ_S 내지 약 8σ_S범위의 파장(λ_A)을 갖는 정렬 광으로 상기 적어도 하나의 거칠어진 웨이퍼를 이미징하는 것을 포함한다. 상기 방법은 또한 검출되는 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하는 것을 포함한다.

본 발명의 또 다른 측면은 관련 LED 파장(λ_LED)과 LED 구조체를 갖는 LED에 적어도 하나의 전기 접점(electrical contact)을 형성하는 방법이다. 상기 방법은 LED 구조체의 상면에 웨이퍼 정렬 마크들을 형성하는 것을 포함한다. 상기 방법은 추가로 웨이퍼 정렬 마크들을 포함하는 LED 구조체 상면을 거칠게 만들고, 이에 의해 거칠어진 웨이퍼 정렬 마크를 형성하며, 상기 상면과 거칠어진 웨이퍼 정렬 마크는 표면 거칠기(σ_S)를 갖는 것이다. 상기 방법은 추가로 (a) 약 2σ_S 내지 약 8σ_S범위, (b) 약 1㎛ 내지 약 2㎛ 범위, 및 (c) 약 2λ_LED 내지 약 8λ_LED 범위에 속하는 적어도 하나의 파장(λ_A)을 갖는 정렬 광으로 적어도 하나의 거칠어진 웨이퍼 정렬 마크를 이미징하는 것을 포함한다. 상기 방법은 추가로 검출된 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하고, LED 구조체 상면에 적어도 하나의 전기 접점을 형성하는 것을 포함한다.

본 발명에 대한 추가의 특징과 이점은 다음의 상세한 설명에서 제시될 것이며, 부분적으로 상세한 설명으로부터 통상의 기술자에게 명백할 것이며, 또는 상세한 설명, 청구항, 도면을 포함하는 본 명세서에서 기술된 발명을 실행함으로써 인식될 것이다.

전술한 일반적인 설명과 후술하는 상세한 설명은 본 발명의 실시예를 제시하고, 주장하는 본 발명의 속성과 특성을 이해하기 위한 개요 또는 프레임워크를 제공하고자 하는 것이다. 첨부한 도면은 본 발명의 추가적인 이해를 제공하기 위해 포함되는 것이며, 본 명세서의 일부를 구성한다. 도면은 본 발명의 다양한 실시예를 도시하며, 상세한 설명과 함께 본 발명의 원리와 동작을 설명한다.

도 1a는 갈륨 니트라이드(GaN)에 기초한 예시적인 LED의 개략적인 단면도로서, 광이 탈출하는 p-GaN 층 위의 거친 상부 표면을 도시하고,
도 1b는 아래의 층에 필적하는 표면 거칠기를 갖는 상기 p-GaN 층 위의 투명 전도층(TCL)을 도시하는 LED 구조체의 일부에 대한 확대도이고,
도 1c는 상기 투명 전도층이 평평한 것을 제외하고는 도 1b와 유사한 도면이고,
도 2는 LED를 형성하는데 사용되는 예시적인 리소그래피 시스템의 개략도로서, 본 발명의 방법에 따라 광 정렬을 수행하는데 적합한 예시적인 렌즈 관통(TTL: through-the-lens) 광 정렬시스템을 포함하며,
도 3은 예시적인 노출 필드의 삽도를 확대 도시하고 또한 글로벌 및 미세 웨이퍼 정렬 마크를 도시하는 예시적인 웨이퍼의 평면도이고,
도 4a는 예시적인 레티클 정렬 마크의 평면도이고,
도 4b는 예시적인 웨이퍼 정렬 마크의 평면도이고,
도 4c는 레티클 및 웨이퍼 정렬 마크의 예시적인 중첩 이미지의 평면도로서, 2개의 마크는 레티클과 웨이퍼의 오정렬로 인해 상쇄되며,
도 4d는 도 4c와 유사하지만 레티클과 정렬 마크 이미지가 레티클과 웨이퍼의 정렬로 인해 직접 중첩되는 예를 보여주며,
도 5a는 정렬 마크가 형성된 LED 구조체의 거친 표면을 보여주는 웨이퍼의 상부에 대한 개략적인 단면도로서, 종래 정렬 방법에서 정렬 광이 어떻게 산란되어 웨이퍼 정렬을 수행할 때 상기 웨이퍼 정렬 마크의 이미지를 형성하는데 부족한 반사광을 남기는지 보여주며,
도 5b는 본 발명의 정렬 방법을 보여주는 도면으로 도 5a와 유사하지만, 정렬 광의 파장은 웨이퍼 정렬 마크의 이미지를 형성하는데 충분한 강한 반사광 성분을 갖고 웨이퍼 정렬을 수행할 때 적합하다.

이제 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명할 것이다. 가능하다면, 전체 도면에서 동일한 부분을 지칭하기 위해 동일한 참조 번호 및 부호가 사용된다. 용어 "위(above)" 및 "아래(below)"는 설명을 용이하게 하기 위해 사용된 상대적인 용어이고 엄격히 한정하려는 의도는 아니다.

도 1a는 갈륨 니트라이드(GaN) LED 구조체에 기초한 예시적인 LED(10)의 개략적인 단면도이다. 예시적인 Ga-기반 LED는 미국 특허 제6,455,877호와 제7,259,399호 및 제7,436,001호에 기재되어 있으며, 이 특허들은 본 명세서에 포함된다. 본 발명은 Ga-기반 LED에 한정되지 않고 웨이퍼-기반 제조 공정을 사용하여 형성된 어떤 형태의 LED에도 적용되며, 여기서 웨이퍼 정렬을 수행하기 위해 거친 표면에 또는 그 아래의 웨이퍼 정렬 마크는 이미징될 필요가 있다. 여기서, "웨이퍼(wafer)"는 LED(10)의 제조를 지원하는데 사용된 임의의 기판을 의미한다. 어떤 경우에는, 용어 "웨이퍼"는 기판 외에도 LED를 형성함에 있어서 상기 기판에 추가된 부가적인 공정 층들을 지칭한다. 전체 작동 LED보다 작은 LED(10)의 부분들은 일반적으로 "LED 구조체"라고 지칭된다.

LED(10)는 표면(22)을 갖는 기판(20)을 포함한다. 기판(20)의 재료로는 예를 들면 사파이어, SiC, GaNSi 등을 포함한다. 기판(20) 위에는 n-도핑된 GaN 층("n-GaN 층")(40)과 표면(52)을 갖고 p-도핑된 GaN 층("p-GaN 층")(50)을 포함하는 GaN 다층 구조체가 배치되어 있다. n-GaN 층(40)과 p-GaN 층(50) 사이에는 활성층(60)이 끼워져 있고 n-GaN 층은 기판(20)과 인접하고 있다. 다른 Ga-기반 LED 실시예에서는, GaN 다층 구조체(30)가 역전되어 p-GaN 층(50)이 기판(20)에 인접한다. 활성층(60)은 예컨대 도핑되지 않은 GaInN/GaN 초격자와 같은 MQW(multiple quantum well) 구조체를 포함한다. 이와 같이 GaN 다층 구조체(30)는 p-n 접합체를 형성한다. 기판 표면(22)에는 패턴이 형성된 반사층(70)이 포함된다. 패턴이 형성된 반사층(70)의 예시적인 피치(pitch)는 약 3 내지 6 마이크로미터이다.

실시예에서, GaN 다층 구조체(30) 위에는 (예컨대 전체 웨이퍼를 코팅하여) 투명 전도층(TCL: transparent conducting layer)(76)이 형성되며, 도 1b의 확대도는 상기 LED 구조체의 상부를 도시하고 있다. 하부 p-GaN 층(50)의 표면(52)으로부터 표면 거칠기가 어떻게 TCL 표면(78)에 제공되는가를 주목해야 한다.

도 1c는 도 1b와 유사하지만 TCL 표면(78)이 평평한 것으로 도시되어 있다. 이하에서는 도시 및 설명의 편의를 위해 TCL(76)을 포함하지 않는 LED(10)를 예로 들어 설명할 것이지만, TCL을 포함하는 것도 가능하다.

다시 도 1a를 참조하면, LED(10)는 GaN 다층 구조체(30)에 형성된 경사부(80)를 포함하며, 상기 경사부는 경사면(82)을 포함한다. 경사부(80)는 2개의 전기 접점(90) 중 하나, 즉 n-접점(90n)을 지지하는 선반(ledge)으로서 역할을 하는 n-GaN 층(40)의 노출면(42)을 형성한다. n-접점 재료는 예를 들면 Ti/Au, Ni/Au, Ti/Al, 또는 이것들의 조합을 포함한다. 다른 전기 접점(90)은 p-접점(90p)이고 이것은 p-GaN 표면(52)에 배치된다. p-접점 재료는 예를 들면 Ni/Au 및 Cr/Au를 포함한다. 거리 D1은 예를 들면 약 4 마이크로미터이고, 거리 D2는 예를 들면 약 1.4 마이크로미터이다. LED(10)는 예를 들면 보통 1 mm x 1mm 정방형이고 파장 λ_LED의 광을 방출하도록 설계되어 있다.

LED(10)의 일 실시예에 있어서, 표면(42, 52, 82)은 거친 표면(92)의 부분을 구성한다. 거친 표면(92)은 예컨대 이하에서 상세히 설명되는 바와 같이 전체 웨이퍼를 플라즈마 에칭하여 형성된다. 여기서, 용어 "거친(rough)" 또는 "거칠어진(roughened)"은 웨이퍼 정렬 마크의 광학 이미징을 방해할 정도로 랜덤하게 또는 준-랜덤하게 텍스처링 처리된 것으로 이해되어야 한다. 플라즈마 에칭을 사용하여 거친 표면(92)에 형성된 표면 피처(feature)의 예시적인 높이는 약 500 nm이며, 이것은 대부분의 종래 MVS 정렬 도구에서 사용된 520 nm 이미징 파장에 매우 근접한다. 일 실시예에 있어서, 거친 표면(92)은 LED 광 출력을 최적화하기 위해 LED 출력 파장(λ_LED)에 의해 결정되는 RMS 거칠기(σ_S)를 갖는다. 일 실시예에서, RMS 거칠기(σ_S)는 거친 표면(92)을 지지하고 굴절률(n)(refractive index)을 갖는 층에서 LED 파장(λ_LED)의 약 0.5 내지 1.0 배이다. 그러므로 일 실시예에서 RMS 표면 거칠기(σ_S)는 약 (0.5)λ_LED/n 내지 약 λ_LED/n의 범위에 있으며, 여기서 n은 예컨대 p-GaN 층(50)의 매체의 굴절률이며, 이때 n은 약 470 nm의 파장에서 약 2.5이다. 또 다른 실시예에서, RMS 표면 거칠기(σ_S)는 약 λ_LED/n와 약 λ_LED사이에 있다.

TCL(76)이 사용되는 경우에, 이 층은 (예컨대, 전술한 플라즈마 에칭을 통해) 직접 거칠게 만들어지거나 기존 거친 표면(92) 위에 실질적으로 부합되게 피착되어 그 표면(78) 역시 거칠게 될 수 있다는 것을 주목해야 한다(도 1b). 이 경우에, 웨이퍼 정렬 마크는 최상위의 (투명한) TCL 표면(78) 아래에 위치할 수 있다. 또한, TCL 표면(78)은 주된 산란 표면이 거친 표면(92)이 되도록(도 1c) 평평해도 좋다.

광 정렬(Optical Alignment)

도 2는 "관통 렌즈(through-the-lens)" 광 정렬시스템(150)을 포함하는 예시적인 리소그래피시스템(100)의 개략도이다. 예시적인 광 정렬시스템은 미국 특허 제5,402,205호 및 제5,621,813호에 개시되어 있으며, 이 특허의 내용은 참조에 의해 본 명세서에 포함된다. 데카르트 X-Y-Z 좌표가 참조를 위해 도시되어 있다.

리소그래피시스템(100)은 시스템 축(A1)을 따라 조명기(106), 레티클 스테이지(110), 프로젝션 렌즈(120), 및 이동식 웨이퍼 스테이지(130)를 포함한다. 레티클 스테이지(110)는 레티클 패턴(115)과 레티클 정렬 마크(116)(도 4a 참조)가 위에 형성된 표면(114)을 갖는 레티클(112)을 지지한다. 웨이퍼 스테이지(130)는 웨이퍼 정렬 마크(136)(도 4b 참조)가 위에 형성된 상면(134)을 갖는 웨이퍼(132)(예컨대, 기판(20))를 지지한다. 일 실시예에서, 웨이퍼 정렬 마크(136)은 회절성일 수 있다. 아래 실시예에 있어서, 웨이퍼 정렬 마크(136)는 설명의 편의상 비-회절성인 것으로 가정한다.

도 3은 노출 필드(EF)와 관련되고 미세 정렬을 위해 사용되는 미세 웨이퍼 정렬 마크(136F)(확대 삽도 참조)와 글로벌 정렬(global alignment)을 위해 사용되는 글로벌 정렬 마크(136G)를 갖는 예시적인 웨이퍼(132)의 평면도이다. 도시된 예에서 두 가지 유형의 웨이퍼 정렬 마크(136)는 노출 필드(EF) 사이 스크라이브(scribe) 영역 또는 그 근처의 스크라이브 영역에 위치한다는 것에 주목해야 한다.

조명기(106)의 광(108)이 레티클(112)과 레티클에 형성된 패턴(115)을 비출 때, 패턴은 프로젝션 렌즈(120)를 통해서 선택 노출 필드(EF) 위에서 웨이퍼 표면(134)에 이미징된다. 패턴(115)은 웨이퍼 정렬 마크(136)를 형성하는데 사용되는 정렬 패턴(115W)을 포함한다. 웨이퍼(134)의 표면은 레티클 패턴(115)이 기록되어 웨이퍼(132)에 전사될 수 있도록 포토레지스트(도시되지 않음)와 같은 광-감응 재료로 보통 코팅된다.

웨이퍼(132)는 보통 전술한 바와 같이 LED(10)의 LED 구조체를 형성하는 다수의 상이한 층들을 포함한다. 상기 전형적인 웨이퍼(132)는 비교적 다수의 (예컨대 수천의) LED를 형성하는데 사용되며, 디바이스 층들 각각은 정지-반복(stop-and-repeat) 방식으로 또는 주사(scanned) 방식으로 형성된 다음 함께 처리된다. 따라서, 상이한 노출 필드(EF)에 대해 레티클 패턴(115)을 웨이퍼 표면(134)에 이미징하기 전에, 레티클 패턴은 이전에 형성된 층에, 특히 이전에 형성된 노출 필드에 적절히 정렬되어야 한다. 이것은 하나 이상의 웨이퍼 정렬 마크(136)와 정렬 기준을 사용하여 웨이퍼를 레티클(112)과 관련하여 정렬함으로써 달성되며, 이는 광 정렬시스템(150)에서 하나 이상의 레티클 정렬 마크(116)이다.

다시 도 2를 참조하면, 예시적인 광 정렬시스템(150)은 축(A2)을 따라 정렬된 광원(152)을 포함하며 이것은 파장(λ_A)의 정렬 광(153)을 방출한다. 축(A2)과 수직축(A3) 사이의 교차점에는 빔 스플리터(154)가 배치되어 있다. 축(A3)을 따라 렌즈(156)와 폴드 미러(158)가 배치되어 있다. 폴드 미러(158)는 축(A3)을 굴곡시켜 리소그래피시스템 축(A1)에 평행한 축(A4)을 형성한다. 축(A4)은 레티클(112)과 프로젝션 렌즈(120)을 통과하여 웨이퍼(132)에 도달한다. 광 정렬시스템(150)은 또한 렌즈(156)와 폴더 미러(158)의 반대쪽에 축(A3)을 따라 빔 스플리터(154) 가까이 배치된 이미지 센서(160)를 포함한다. 이미지 센서(160)는 이미지 처리 유닛(164)에 전기적으로 연결되어 있고, 이미지 처리 유닛은 이미지 센서(160)에 의해 캡처된 디지털 이미지를 처리한다. 이미지 처리 유닛(164)은 디스플레이 유닛(170)과 이동식 웨이퍼 스테이지(130)에 전기적으로 연결되어 있다.

광 정렬시스템(150)의 동작에 있어서, 광원(152)의 정렬 광(153)은 축(A2)을 따라 진행하고 빔 스플리터(154)에 의해 반사되어 축(A3)을 따라 렌즈(156)를 향한다. 정렬 광(153)은 렌즈(156)를 통과하고 폴더 미러(158)에 의해 반사되어 레티클(112)과 프로젝션 렌즈(120)를 통과하며 웨이퍼 정렬 마크(136)를 포함하는 웨이퍼 표면(134)의 일부를 조명한다. 정렬 광(153)의 일부(153R)는 웨이퍼 표면(134)과 웨이퍼 정렬 마크(136)로부터 반사되어 프로젝션 렌즈와 레티클(112)을 통과하고 특히 레티클 정렬 마크(116)을 통과하여 역행한다. 웨이퍼 정렬 마크(136)가 회절성을 갖는 경우에, 웨이퍼 정렬 마크로부터 회절된 광은 모인다.

프로젝션 렌즈(120)와 렌즈(156)의 조합은 반사된 광(153R)으로부터 웨이퍼 정렬 마크(136)와 레티클 정렬 마크(116)의 중첩된 이미지를 이미지 센서(160)에 형성한다(도 4c 참조). 여기서 레티클 정렬 마크(116)는 정렬 기준의 역할을 한다. 비축(off-axis) 시스템과 같은 다른 유형의 광 정렬시스템에서, 상기 정렬 기준은 리소그래피 시스템 기준에 기초하여 교정되는 정렬시스템 광축이다.

이미지 센서(160)는 캡처된 이미지를 나타내는 전기 신호(S1)를 생성하여 이미지 처리 유닛(164)에 보낸다. 이미지 처리 유닛(164)은 (예컨대, 메모리 유닛(165)과 같은 컴퓨터-판독 가능한 매체에 구현된 이미지 처리 소프트웨어를 통해) 상기 수신된 디지털 이미지의 이미지 처리를 수행한다. 특히, 이미지 처리 유닛(164)은 상기 중첩된 웨이퍼 및 레티클 정렬 마크 이미지의 패턴 인식을 수행하여 그것들의 상대적인 변위를 측정하고 웨이퍼 스테이지(130)에 송신되는 대응하는 스테이지 제어 신호(S2)를 생성한다. 이미지 처리 유닛(164)은 또한 이미지 신호(S3)를 디스플레이 유닛(170)에 송신하여 상기 중첩된 웨이퍼 및 레티클 정렬 마크 이미지를 디스플레이한다.

스테이지 제어 신호(S2)에 응답하여, 웨이퍼 스테이지(130)는 레티클(112)과 웨이퍼(132)의 적절한 정렬을 나타내는 레티클 및 웨이퍼 정렬 마크들(16, 136)의 이미지들이 정렬될 때까지(즉, 직접 중첩됨) X, Y 평면에서 (그리고 필요하다면 초점을 위해 Z-방향으로) 이동한다. 도 4c는 레티클과 웨이퍼 정렬 마크들(116, 136)의 중첩된 이미지의 예를 도시하며, 상기 2개의 정렬 마크 이미지는 오정렬로 인해서 상쇄(offset)된다. 도 4d는 레티클과 웨이퍼 정렬 마크(116, 136)의 예시적인 중첩 이미지를 도시하며 상기 2개의 정렬 마크 이미지는 이미지 처리 유닛(164)과 이동식 웨이퍼 스테이지(130)의 피드백 동작을 통해 정렬된다 (즉, 직접 중첩된다).

종종, 웨이퍼(132)의 개별 LED(10)의 위치는 수 나노미터 정도로 정확하다. 광 정렬시스템(150)과 같은 정렬시스템은 전형적으로 소수의 전술한 글로벌 정렬 마크(136G)(보통 3-5개의 마크)를 식별하고 위치를 정한다. 이 정보는 이미지 처리 유닛(164)의 정렬 알고리즘을 통해 제공된 다른 정보와 함께 이미지 처리 유닛이 데카르트 좌표계와 웨이퍼(132)상의 각각의 개별 노출 필드(EF)의 위치를 계산하는 것을 가능하게 한다. 이 유형의 정렬은 EGA(Enhanced Global Alignment)라고 한다. 이 방법은 상기 좌표계에 선형 보정(즉, X 및 Y에서 선형 확대 조건(terms)과 상기 2개의 좌표계 사이의 회전각도)을 허용할 수 있다.

도 5a에 도시된 바와 같이, 종래의 광 정렬시스템과 방법은 거친 표면(92)과 같은 거친 표면에 또는 거친 표면을 통해서 웨이퍼 정렬 마크(136)를 이미징하는데 어려움이 있는데, 그 이유는 입사 정렬 광(153)이 레일리(Rayleigh) 산란에 의해 산란되어 산란 광(153S)을 형성하기 때문이다. 이것은 웨이퍼 정렬 마크(136)의 이미지를 형성하기에 너무 적은 반사광(153R)을 남긴다. 레일리 산란에 있어서, 총 산란 파워(Ps)는 Ps ~ a⁶/λ⁴이며, a는 산란 입자의 크기이고 λ는 입사광의 파장이다. LED(10)에 있어서, a의 값은 거친 표면(92)의 거칠기 스케일을 나타내고 따라서 RMS 표면 거칠기(σ_S)에 대응한다.

σ_S의 값은 보통 파장(λ_LED)의 LED 광의 광 추출을 최적화하도록 선택되며 따라서 LED 출력에 대한 향상을 희생하지 않고는 감소될 수 없다. 이것으로 인해 정렬 파장(λ_A)이 σ_S의 값과 같거나 근사할 때 거친 표면(92)에(on) 또는 그 아래(beneath)에 형성된 웨이퍼 정렬 마크(136)는 실질적으로 보이지 않게 된다. 이와 같은 웨이퍼 정렬 마크(136)는 이하에서 "거칠어진(roughened) 웨이퍼 정렬 마크"라고 지칭되며 거친 표면(92)과 같거나 실질적으로 같은 거칠기를 갖는다. 거칠어진 웨이퍼 정렬 마크(136)는 p-접점(90p)과 n-접점(90n)을 LED 구조체의 적절한 위치에 배치하는 것을 불가능하지는 않다고 하여도 어렵게 만든다.

적어도 하나의 전기 접점(90)을 형성하고자 할 때 레일리 산란에 의해 정렬 성능의 저하가 발생된다는 것이 본 발명에서 인지되었다. 이제 도 5b를 참조하면, 본 발명은 거칠어진 웨이퍼 정렬 마크(136)로부터의 산란 광(153S)의 양을 감소시키는 정렬 파장(λ_A)을 사용하며 그 결과 더욱 많은 반사 광(153S)이 존재한다. 이것은 거친 표면(92)에 하나 이상의 정렬된 전기 접점(90)을 적절하게 형성하는데 있어서 광 정렬시스템(150)의 정렬 성능을 향상시킨다. 약 250 nm 내지 약 500 nm의 σ_S을 갖는 예시적인 Ga-기반 LED(10)에 있어서, 예컨대 정렬 파장(λ_A)을 (전형적인 종래 정렬 파장(λ_A)의 범위에 있는) 500 nm에서 1,000 nm(1㎛)로 증가시킴으로써, 산란 광(153S)의 양은 1/16(factor of 16)로 감소된다. 본 발명의 일 실시예에서, 정렬 파장(λ_A)은 약 1㎛에서 약 2㎛ 범위에 있다. 또 다른 실시예에서, 정렬 파장(λ_A)은 약 2σ_S 내지 약 8σ_S 범위에 있다. 또 다른 실시예에서, 정렬 파장(λ_A)은 약 2λ_LED 내지 약 8λ_LED 범위에 있다.

사용된 정렬 파장(λ_A)은 레일리 산란의 효과를 감소시키는 것과 상기 거칠어진 웨이퍼 정렬 마크(136)을 분해하는 능력 사이에서 절충을 한다. 만일 정렬 파장(λ_A)이 너무 길면, 광 정렬시스템(150)의 분해능력(resolving capability)이 감소된다. 반면, 정렬 파장(λ_A)이 너무 짧으면, 레일리 산란의 효과는 충분히 감소하지 않는다. 또한, 종래의 이미지 센서(160)(및 렌즈(156))는 약 2 ㎛ 미만의 파장에서 가장 잘 동작하는 경향이 있다. 렌즈(156)는 상기 중첩된 레티클 및 웨이퍼 정렬 마크 이미지가 이미지 센서(160)에서 초점이 맞도록 프로젝션 렌즈(120)와 함께 작동하도록 설계된다. 그러나 광 정렬시스템(150)이 비축시스템(즉, 프로젝션 렌즈(120)를 관통하는 광 경로를 갖지 않음)인 경우에, 렌즈(156)는 레티클 및 웨이퍼 정렬 마크들(116, 136)을 이미지 센서(160)에 이미징하는 이미징 렌즈로서 설계된다.

따라서, 본 발명의 예시적인 방법은 하나 이상의 LED(10)를 리소그래피 기술로 형성하는 것을 포함하고 또한 적어도 하나의 웨이퍼 정렬 마크(136)를 웨이퍼에 형성한 후, 상기 웨이퍼 정렬 마크에 또는 그 위에 거친 웨이퍼 표면을 형성하는 것을 포함하며, 상기 거친 웨이퍼 표면은 RMS 표면 거칠기(σ_S)를 갖는다. 상기 방법은 또한 약 2σ_S 내지 약 8σ_S의 범위에 있는 파장(λ_A)을 갖는 정렬 광(153)으로 상기 적어도 하나의 웨이퍼 정렬 마크(136)를 조명한 다음, 이미지 센서(160)에서 상기 조명된 웨이퍼 정렬 마크의 이미지를 형성하고 검출하는 것을 포함한다. 상기 웨이퍼 정렬 마크 이미지를 형성하는 광은 상기 적어도 하나의 웨이퍼 정렬 마크로부터 정렬 광(153)을 반사함으로써 형성된 반사 광(153R)이다. 그 다음 상기 방법은 상기 적어도 하나의 웨이퍼 정렬 마크의 검출되는 이미지를 정렬 기준(예컨대, 레티클 정렬 마크(116))과 비교하여 웨이퍼 정렬을 확립하는 것을 포함한다.

본 발명의 또 다른 방법은 LED(10)를 리소그래피 기술로 형성할 때 LED 구조체에 적어도 하나의 전기 접점(90)을 형성하는 경우 웨이퍼(132)를 정렬하는 방법이다. 상기 방법은 웨이퍼(132)에 RMS 표면 거칠기(σ_S)를 갖는 적어도 하나의 거칠어진 정렬 마크를 형성한 다음 상기 적어도 하나의 거칠어진 웨이퍼 정렬 마크를 약 2σ_S 내지 약 8σ_S 범위의 파장(λ_A)을 갖는 정렬 광(예컨대, 반사된 정렬 광(153R))으로 이미징하는 것을 포함한다. 상기 방법은 그 다음 검출되는 상기 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하는 것을 포함한다. 상기 방법은 그 다음 상기 확립된 정렬을 기초로 LED에 적어도 하나의 전기 접점(90)을 형성하는 것을 포함한다. 일 실시예에서, p-접점(90p)과 n-접점(90n)이 형성된다.

본 발명의 또 다른 예시적인 방법은 LED(10)를 리소그래피 기술로 형성할 때 적어도 하나의 전기 접점(90)을 형성하는 것을 포함한다. 상기 방법은 상기 LED 구조체의 거친 상면(92)에 웨이퍼 정렬 마크(136)를 형성하는 것을 포함한다. 상기 방법은 그 다음 웨이퍼 정렬 마크를 포함하는 LED 구조체의 거칠어진 상면(92)을 거칠게 만들고, 이에 의해 거칠어진 웨이퍼 정렬 마크를 형성하는 것을 포함하며, 상기 거친 상면(92)과 거칠어진 웨이퍼 정렬 마크(136)는 표면 거칠기(σ_S)를 갖는다. 상기 방법은 또한 (a) 약 2σ_S 내지 약 8σ_S 범위, (b) 약 1㎛ 내지 약 2㎛ 범위, 및 (c) 약 2λ_LED 내지 8λ_LED 범위 중 적어도 하나인 파장(λ_A)을 갖는 정렬 광으로 상기 적어도 하나의 거칠어진 웨이퍼 정렬 마크를 이미징하는 것을 포함한다. 상기 방법은 그 다음 검출되는 상기 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하고 상기 LED 구조체의 상면(예컨대, p-GaN 층(50) 또는 표면(78)상의 TCL(76))에 적어도 하나의 전기 접점(90)(예컨대, p-접점(90p))을 형성하는 것을 포함한다.

본 발명의 사상과 범위를 벗어나지 않으면서 본 발명에 대한 다양한 변경과 변형이 이루어질 수 있음이 당업자에게는 명백할 것이다. 따라서 본 발명은 첨부한 특허청구범위의 범위에 포함되는 한 본 발명의 변경과 변형을 포함하는 것으로 이해되어야 한다.

Claims

리소그래피를 사용하여 발광다이오드(LED)를 제조할 때 웨이퍼 정렬을 실행하는 방법에 있어서,
상기 웨이퍼에 하나 이상의 웨이퍼 정렬 마크를 형성하는 단계;
평균 제곱근(RMS) 표면 거칠기(σ_S)를 갖는 거친 웨이퍼 표면을 상기 웨이퍼 정렬 마크에 또는 그 위에 형성하는 단계;
2σ_S 내지 8σ_S 범위의 파장(λ_A)을 갖는 정렬 광으로 상기 하나 이상의 웨이퍼 정렬 마크를 조명하는 단계;
상기 하나 이상의 웨이퍼 정렬 마크로부터 반사된 정렬 광으로 상기 하나 이상의 웨이퍼 정렬 마크의 이미지를 형성 및 검출하는 단계; 및
상기 검출된 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하는 단계;를 포함하는, 방법.
제 1 항에 있어서,
상기 확립된 웨이퍼 정렬을 기초로 상기 거친 웨이퍼 표면에 하나 이상의 전기 접점을 형성하는 단계를 추가로 포함하는, 방법.
제 1 항에 있어서,
상기 표면 거칠기(σ_S)는,
(ｉ) 2λ_LED 내지 8λ_LED ;
(ⅱ) (0.5)λ_LED/n 내지 λ_LED /n; 및
(ⅲ) λ_LED /n 내지 λ_LED
의 범위들 중 하나 이상이고,
상기 n은 상기 거친 웨이퍼 표면이 형성되는 층의 굴절률인, 방법.
제 1 항에 있어서,
레티클 정렬 마크를 상기 정렬 기준으로 사용하는 단계; 및
상기 웨이퍼 정렬 마크 이미지와 레티클 정렬 마크 이미지의 중첩을 형성하는 단계;를 포함하는, 방법.
제 1 항에 있어서,
상기 정렬 광 파장(λ_A)은 1㎛ 내지 2㎛ 범위에 있는, 방법.
제 1 항에 있어서,
상기 거친 웨이퍼 표면을 형성하는 단계는 상기 웨이퍼의 플라즈마 에칭을 수행하는 단계를 포함하는, 방법.
제 1 항에 있어서,
다수의 웨이퍼 정렬 마크를 사용하여 향상된 글로벌 정렬을 수행하는 단계를 추가로 포함하는, 방법.
제 1 항에 있어서,
상기 거친 웨이퍼 표면은 (a) 투명 전도층(TCL) 또는 그 아래 및 (b) p-GaN층 중 하나 이상에 형성되는, 방법.
리소그래피를 사용하여 발광다이오드(LED)를 제조할 때 웨이퍼를 정렬하는 방법에 있어서,
평균 제곱근 표면거칠기(σ_S)를 갖는 하나 이상의 거칠어진 정렬 마크를 상기 웨이퍼에 형성하는 단계;
2σ_S 내지 8σ_S 범위의 파장(λ_A)을 갖는 정렬 광으로 상기 하나 이상의 거칠어진 웨이퍼 정렬 마크를 이미징 하는 단계; 및
검출되는 상기 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하는 단계;를 포함하는, 방법.
제 9 항에 있어서,
상기 정렬 기준은 레티클 정렬 마크를 포함하는, 방법.
제 9 항에 있어서,
플라즈마 에칭을 사용하여 상기 하나 이상의 거칠어진 정렬 마크를 형성하는 단계를 추가로 포함하는, 방법.
제 9 항에 있어서,
상기 거칠어진 정렬 마크는 투명 전도층(TCL) 아래에 위치하는, 방법.
제 9 항에 있어서,
상기 확립된 웨이퍼 정렬을 기초로 상기 웨이퍼에 하나 이상의 전기 접점을 형성하는 단계를 추가로 포함하는, 방법.
제 9 항에 있어서,
λ_LED는 상기 LED에 의해 방출되는 광의 파장이고,
n은 상기 하나 이상의 거칠어진 정렬 마크를 지지하는 층의 굴절률이며,
상기 σ_S는 (a) λ_LED/n 내지 λ_LED 범위와 (b) (0.5)λ_LED/n 내지 λ_LED /n 범위 중 하나 이상에 속하는, 방법.
제 9 항에 있어서,
상기 정렬 광 파장(λ_A)은 1㎛ 내지 2㎛ 범위에 있는, 방법.
제 9 항에 있어서,
상기 확립된 웨이퍼 정렬은 향상된 글로벌 정렬을 포함하는, 방법.
관련된 LED 파장(λ_LED)과 LED 구조체를 갖는 발광다이오드(LED)에 하나 이상의 전기 접점을 형성하는 방법에 있어서,
상기 LED 구조체의 상면에 웨이퍼 정렬 마크들을 형성하는 단계;
상기 웨이퍼 정렬 마크를 포함하는 상기 LED 구조체 상면을 거칠게 하여, 거칠어진 웨이퍼 정렬 마크들을 형성하는 단계;
(a) 2σ_S 내지 8σ_S의 범위, (b) 1㎛ 내지 2㎛, 및 (c) 2λ_LED 내지 8λ_LED 범위 중 하나 이상의 범위에 있는 파장(λ_A)을 갖는 정렬 광으로 상기 하나 이상의 거칠어진 웨이퍼 정렬 마크를 이미징하는 단계;
검출되는 상기 이미지를 정렬 기준과 비교하여 웨이퍼 정렬을 확립하는 단계; 및
상기 LED 구조체 상면에 하나 이상의 전기 접점을 형성하는 단계;를 포함하며,
상기 거칠어진 웨이퍼 정렬 마크 형성단계에서 상기 LED 구조체 상면과 거칠어진 웨이퍼 정렬 마크들은 상기 표면 거칠기(σ_S)를 갖는, 방법.
제 17 항에 있어서,
상기 LED 구조체 상면은 p-GaN 층의 상면이고 상기 하나 이상의 전기 접점은 p-접점인, 방법.
제 17 항에 있어서,
상기 LED 구조체 상면을 거칠게 하는 단계는 플라즈마 에칭을 수행하는 단계를 포함하는, 방법.
제 17 항에 있어서,
상기 웨이퍼 정렬을 확립하는 단계는 상기 검출되는 이미지와 상기 정렬 기준에 패턴 인식을 수행하는 단계와 상기 검출되는 이미지가 상기 정렬 기준과 정렬될 때까지 상기 웨이퍼를 이동시키는 단계를 포함하는, 방법.