CN103794691B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN103794691B
CN103794691B CN201310527055.3A CN201310527055A CN103794691B CN 103794691 B CN103794691 B CN 103794691B CN 201310527055 A CN201310527055 A CN 201310527055A CN 103794691 B CN103794691 B CN 103794691B
Authority
CN
China
Prior art keywords
unit chip
substrate
face
region
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310527055.3A
Other languages
English (en)
Other versions
CN103794691A (zh
Inventor
金京完
金泰均
尹余镇
金艺瑟
吴尚炫
李珍雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120121535A external-priority patent/KR20140057425A/ko
Priority claimed from KR1020120122554A external-priority patent/KR20140055534A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN103794691A publication Critical patent/CN103794691A/zh
Application granted granted Critical
Publication of CN103794691B publication Critical patent/CN103794691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Abstract

提供一种发光二极管及其制造方法。所述发光二极管包括单位芯片。所述单位芯片包括基板以及依次层叠于所述基板上的第1导电型半导体层、活性层和第2导电型半导体层。在所述单位芯片的侧表面内设置有沿竖直方向形成的不规则的纵线形状的凹凸结构。

Description

发光二极管及其制造方法
技术领域
本发明涉及半导体元件，更详细而言，涉及发光二极管。
背景技术
发光二极管作为具有n型半导体层、p型半导体层以及位于所述n型和p型半导体层之间的活性层的元件，当向所述n型和p型半导体层施加正向电场时，电子和空穴注入所述活性层内，注入所述活性层内的电子和空穴在复合的同时发光。
这种发光二极管的效率取决于已知作为光提取效率的外部量子效率和内部量子效率。为提高所述光提取效率，有这样一种方法：在诸如PSS(Patterned SapphireSubstrate，图案化蓝宝石基板)的基板上形成凹凸图案，然后在所述凹凸图案上生长半导体层。然而，光提取效率仍然会很低。
作为用于提高光提取效率的另一种方法，KR公开专利第2012-0083740号公开了在发光二极管的上表面上形成凹凸图案。
发明内容
在LED的上表面上形成凹凸图案可以用来提高光提取效率。但是，在发光二极管的侧表面内形成凹凸图案是不为知晓的。发光二极管的侧表面，即单位芯片的侧表面是在使用激光的划片步骤中形成的，现在使用的干式激光将单位芯片的侧表面形成无凹凸的光滑面。
本发明要解决的课题在于提供一种在发光二极管单位芯片的侧面内也形成凹凸图案进一步改善光提取效率的发光二极管及其制造方法。
为实现所述课题，本发明的一个方面提供发光二极管。所述发光二极管包括单位芯片。所述单位芯片具有基板以及在所述基板上依次层叠的第1导电型半导体层、活性层和第2导电型半导体层。在所述单位芯片的侧表面内设置有沿竖直方向形成的不规则的纵线形状的凹凸结构。
为实现所述课题，本发明的一个方面提供发光二极管的另一示例。所述发光二极管包括单位芯片。所述单位芯片具有基板以及在所述基板上依次层叠的第1导电型半导体层、活性层和第2导电型半导体层。所述单位芯片的一个侧表面包括垂直于所述基板的上表面的第1面和相对于所述第1面倾斜的第2面。所述第1面的法线与所述第2面的法线构成的角(θ1)小于90度。
为实现所述课题，本发明的另一方面提供发光二极管的制造方法。所述制造方法包括在基板上依次层叠第1导电型半导体层、活性层和第2导电型半导体层的步骤。之后，在将所述基板分离成单位芯片的同时，在所述单位芯片的侧表面内形成沿竖直方向形成的不规则的纵线形状的凹凸结构。将所述基板分离成单位芯片的步骤可以使用射流导引激光(fluid-jet-guided laser)进行划片来执行。
为实现所述课题，本发明的另一方面提供发光二极管的制造方法的另一示例。所述制造方法包括在基板上依次层叠第1导电型半导体层、活性层和第2导电型半导体层的步骤。之后，在将所述基板分离成单位芯片的同时，使所述单位芯片的侧表面具有垂直于基板的上表面的第1面和相对于所述第1面倾斜的第2面。所述第1面的法线与所述第2面的法线构成的角(θ1)小于90度。将所述基板分离成单位芯片的步骤可以使用射流导引激光进行划片来执行。
为实现所述课题，本发明的另一方面提供发光二极管的另一示例。所述发光二极管包括具有基板以及在所述基板上依次层叠的第1导电型半导体层、活性层和第2导电型半导体层的单位芯片。在所述单位芯片的侧表面中的至少一部分区域内具有掺杂区域。
为实现所述课题，本发明的另一方面提供发光二极管的制造方法的另一示例。所述制造方法包括在基板上依次层叠第1导电型半导体层、活性层和第2导电型半导体层的步骤。将所述基板分离成单位芯片；在分离过程中被暴露的单位芯片的侧表面至少一部分内形成掺杂区域。
根据本发明，在单位芯片的侧表面内形成凹凸结构，可以减少沿所述侧表面进行的光的全反射，能够提高发光效率。另外，所述单位芯片的侧表面可以在其上部区域或下部区域具有倾斜面，因这种倾斜面，可以减少光的全反射，能够进一步提高发光效率。
附图说明
图1a至图1d是显示本发明一个实施例的发光二极管制造方法的剖面图。
图2是显示根据图1a至图1d的制造方法形成的单位芯片的透视图。
图3a至图3c是依次显示使用射流导引激光进行划片的步骤的剖面图。
图4是显示图1d的A部分的放大剖面图。
图5是显示本发明另一实施例的发光二极管制造方法的剖面图。
图6a及图6b是显示本发明另一实施例的发光二极管制造方法的剖面图。
图6c是显示根据图6a至图6b的制造方法形成的单位芯片的透视图。
图7a及图7b是显示本发明另一实施例的发光二极管的制造方法的剖面图。
图7c是显示根据图7a至图7b的制造方法形成的单位芯片的透视图。
图8a及图8b是显示本发明另一实施例的发光二极管制造方法的剖面图。
图9a至图9c是依次显示使用射流导引激光进行划片的步骤的剖面图。
图10是显示图8a的A部分的放大剖面图。
图11是显示本发明另一实施例的发光二极管制造方法的剖面图。
图12a及图12b是显示本发明另一实施例的发光二极管制造方法的剖面图。
图13a及图13b是显示本发明另一实施例的发光二极管的制造方法的剖面图。
图14a至图14c是分别显示本发明另一实施例的发光二极管制造方法的剖面图。
图15a及图15b是分别显示制造例和对比例的单位芯片的侧表面的照片。
符号说明
具体实施方式
下面，为了更具体地说明本发明，参照附图更详细地说明本发明的优选实施例。但是，本发明并非限定于此处说明的实施例，还可以以其它形态具体化。
在本说明书中，当提及层在其它层或基板“上”时，该层可以是在其它层或基板上直接形成，或可以有第3层介于它们之间。另外，在本说明书中，上侧、上(部)、上面等的方向性表述，也可以理解为下侧、下(部)、下面等的意义。即，空间性方向的表述应理解为相对的方向，不得限定地理解为象绝对性方向一样。而且，在本说明书中，“第1”或“第2”并非要对构成要素加以某种限定，应理解为只是用于区别构成要素的术语。
另外，在本说明书的附图中，层及区域的厚度为了增加明确性而进行了夸大。在通篇说明书中，相同的参照符号代表相同的构成要素。
图1a至图1d是显示本发明一个实施例的发光二极管制造方法的剖面图。图2是显示根据图1a至图1d的制造方法形成的单位芯片的透视图。
如图1a所示，提供基板10。所述基板10可以是蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或硅基板。作为一个示例，所述基板(10)作为氮化物半导体基板的一个示例，可以是GaN基板。
可以在基板10上形成第1导电型半导体层21、活性层22及第2导电型半导体层23。所述第1导电型半导体层21、活性层22及第2导电型半导体层23可以形成半导体结构体20。
所述第1导电型半导体层21可以是氮化物基半导体层并且可以掺杂有n型掺杂物。作为一个示例，所述第1导电型半导体层21可以是在InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，x+y≤1)层中掺杂了Si作为n型掺杂物的层。所述活性层22可以是InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)层，可以具有单量子阱结构或多量子阱结构(multi-quantum well，MQW)。所述第2导电型半导体层23也可以是氮化物基半导体层并且可以是掺杂有p型掺杂物。作为一个示例，所述第2导电型半导体层23可以是在InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)层中掺杂了Mg或Zn作为p型掺杂物的层。所述半导体结构体20可以使用金属-有机化学气相沉积(MOCVD)法或分子束外延(MBE)法形成。
如图1b所示，可以在半导体结构体20的上表面(具体地讲，所述第2导电型半导体层23)内形成粗糙图案23a。另外，可以在基板10的下表面内形成粗糙图案10a。设置在第2导电型半导体层23的上表面内的粗糙图案23a与设置在所述基板10的下表面内的粗糙图案10a可以使用等离子体蚀刻或光电化学蚀刻法形成，而与二者之间的关系无关。但是，并非限定于此，对于在所述第2导电型半导体层23的上表面内形成粗糙图案23a与在所述基板10的下表面内形成粗糙图案10a，可以省略其中任何一者，或两者全部省略。
之后，可以在半导体结构体20的上表面(具体地讲，第2导电型半导体层23)上形成电流扩散导电膜30。所述电流扩散导电膜30可以是透明导电膜，例如，ITO(Indium TinOxide，铟锡氧化物)膜。
如图1c所示，对电流扩散导电膜30、第2导电型半导体层23及活性层22进行平台蚀刻，以使第1导电型半导体层21暴露在平台蚀刻区域M内。可以分别在所暴露的第1导电型半导体层21和电流扩散导电膜30上形成第1电极41和第2电极43。在本附图中，图示了所述平台蚀刻区域M的内壁或侧壁，即平台面相对于所述基板10的上表面垂直，但并非限定于此，所述平台面具有相对于所述基板10的上表面倾斜预定倾斜度的形状。作为一个示例，所述平台蚀刻区域M可以具有从上部越向下部其宽度逐渐变窄或变宽的形状。
如图1d及图2所示，对所述半导体结构体20和所述基板10进行划片，形成分离区域SL，从而分离成单位芯片UC。与此同时，在所述单位芯片UC的侧表面内形成凹凸结构CC。
为此，所述划片可以使用射流导引激光(fluid-jet-guided laser，WGL)执行。具体而言，可以使所述射流导引激光WGL位于暴露在平台蚀刻区域M内的半导体结构体20(具体而言，第1导电型半导体层21)上，然后使其沿朝着基板10的下表面的方向行进，从而执行划片。流体可以是水。
图3a至图3c是依次显示使用射流导引激光进行划片的步骤的剖面图。
如图2、图3a至图3c所示，激光束L在射流W（即在流体柱）内行进，其中，所述激光束L借助于在所述射流W与其外部的空气之间的界面中的全反射，其行进被限定于所述射流W内。此时，在所述射流W内行进的多个激光束L在所述射流W内分散分布，以互不相同的入射角抵达将被蚀刻的材料的表面。结果，不同于使用干式激光或物理截断(physicalbreaking)的情形，在所述单位芯片UC的侧面内形成与半导体结构体20(具体而言，所述第1导电型半导体层(21))或所述基板10的结晶面无关的不规则的竖直方向的纵线形状的凹凸结构CC。具体而言，设置在所述凹凸结构CC中的凹陷部的宽度和/或长度可以互不相同，其布置也可以不规则。由于这种凹凸结构CC，使得在所述单位芯片UC内从所述活性层22向所述单位芯片UC的侧面行进的光的全反射会被减小，因而能够提高光提取效率。在图2中，图示了各凹陷部的底面具有尖锐形状，但并非限定于此，各凹陷部的底面可以是曲面或平坦的面。
当射流W与半导体结构体20(具体而言，所述第1导电型半导体层21)的表面接触时，射流W的宽度由于流体的表面张力而会增加(图3a)。此时，分离区域SL的上部宽度会比射流W的初始宽度大。之后，随着蚀刻的进行，射流W的宽度可以恢复为初始宽度，因而分离区域SL的宽度也可以与射流W的初始宽度相对应(图3b)。最后，随着蚀刻的继续进行，射流W可以贯通基板10的下表面，此时，由于表面张力，使得所述射流W的宽度会再次增加(图3c)。因此，分离区域SL的下部宽度也会比所述射流W的初始宽度加大。
此时，通过射流导引激光WGL对所述半导体结构体20(具体而言，所述第1导电型半导体层21)的蚀刻速率(etch rate)和对所述基板10的蚀刻速率可以彼此相同或不同。作为一个示例，当所述基板10为蓝宝石(Al2O3)基板并且所述第1导电型半导体层21为GaN层时，通过所述射流导引激光WGL对所述第1导电型半导体层21的蚀刻速率会比对基板10的蚀刻速率大。作为另一示例，当所述基板10为GaN基板并且所述第1导电型半导体层21也为GaN层时，即，当基板10和第1导电型半导体层21为相同的材料层时，通过所述射流导引激光WGL对所述第1导电型半导体层21的蚀刻速率会与对所述基板10的蚀刻速率几乎相同。
图4是显示图1d的A部分的放大剖面图。
如图1d、图2及图4所示，暴露在分离区域SL内的单位芯片UC的各侧表面包括法线互不平行的三个面S1、S2、S3，即垂直于基板上表面的第1面S2、作为与第一面S2的两端相邻的倾斜面的第2面S1和第3面S3。所述第2面S1相对于所述第1面S2倾斜的倾斜角，即，第1面S2的法线与第2面S1的法线构成的角θ1可以小于90度。另外，第3面S3相对于第1面S2倾斜的倾斜角，即，第1面S2的法线与第3面S3的法线构成的角θ2可以小于90度。
由于作为倾斜面的第2面S1和第3面S3可以减小光的全反射，所以能够提高光提取效率。另外，当调节这种倾斜面S1、S3的倾斜角θ1、θ2时，也可以调节光指向角。所述倾斜面S1、S3的倾斜角θ1、θ2会因射流(图3a至图3c的W)的压力和宽度而异。作为一个示例，射流(图3a至图3c的W)的压力可以设置为60～300bar，宽度可以设置为30μm～120μm。另外，激光的频率(frequency)可以为6kHz至30kHz，激光功率可以为30W至80W，划片速度可以为20mm/s至120mm/s，对同一道的划片次数(scribing passes)会因划片速度而异，具体而言可以为1至50。
另外，倾斜面S1、S3的倾斜角θ1、θ2还会因射流导引激光WGL对相应层的蚀刻速率而异。作为一个示例，所前面所作的说明，当通过所述射流导引激光WGL对所述半导体结构体20(具体而言，所述第1导电型半导体层21)的蚀刻速率比对所述基板10的蚀刻速率大时，使所述第1导电型半导体层21暴露的第2面S1的倾斜角θ1会比使所述基板10暴露的第3面S3的倾斜角θ2大。作为另一示例，当通过所述射流导引激光WGL对所述半导体结构体20(具体而言，所述第1导电型半导体层21)的蚀刻速率与对所述基板10的蚀刻速率几乎相同时，使所述第1导电型半导体层21暴露的第2面S1的倾斜角θ1会与使所述基板10暴露的第3面S3的倾斜角θ2几乎相同。
图5是显示本发明另一实施例的发光二极管制造方法的剖面图。本实施例除后述的内容外，实质上可以与参照图1a至图1d说明的实施例相同。
如图5所示，对半导体结构体20和基板10进行划片，形成分离区域SL，从而使得分离为单位芯片UC。与此同时，在所述单位芯片UC的侧表面内形成凹凸结构(图2的CC)。
为此，所述划片可以使用射流导引激光WGL执行。具体而言，可以使所述射流导引激光WGL位于所述基板(10)的下表面上，然后使其沿半导体结构体20的上表面的方向行进，来执行划片。流体可以是水。
图6a和图6b是显示本发明另一实施例的发光二极管制造方法的剖面图。图6c是显示根据图6a和图6b的制造方法形成的单位芯片的透视图。本实施例除后述的内容外，实质上可以与参照图1a至图1d及图2说明的实施例相同。
如图6a、图6b及图6c所示，对半导体结构体20和基板10的一部分区域进行划片，形成分离区域SL，从而分离成单位芯片UC。
分离区域SL的上端可以使用射流导引激光WGL形成(图6a)，分离区域SL的下端可以通过干式激光或物理截断法形成(图6b)。
具体而言，通过使射流导引激光WGL位于在平台蚀刻区域M内暴露的半导体结构体20(具体而言，所述第1导电型半导体层21)之上，然后使射流导引激光WGL沿朝向基板10的下表面的方向行进一部分，执行一部分划片，然后去除射流导引激光WGL。接着，可以通过干式激光或物理方式截断未借助于所述射流导引激光WGL执行划片的其余部分。此时，在使用所述射流导引激光WGL形成的所述分离区域SL的上端部内暴露的单位芯片UC的侧面具有不规则的纵线形状的凹凸结构(CC)。具体而言，设置在所述凹凸结构中的多个凹陷部的宽度和长度中的至少一者可以互不相同，其布置也可以不规则。这种不规则的纵线形状的凹凸结构CC不同于使用干式激光或物理截断的情形，可以与所述半导体结构体20或基板10的结晶面无关地形成。
相反，在使用干式激光或物理截断法形成的分离区域SL的下端部内暴露的单位芯片UC的侧表面可以具有沿基板10的结晶面形成的规则的粗糙图案(图中未示出)。在分离区域SL的上端部内暴露的单位芯片UC的侧表面形成的凹凸结构CC的表面粗糙度可以比在分离区域SL的下端部内暴露的单位芯片UC的侧表面形成的粗糙图案的表面粗糙度大。另外，在使用干式激光或物理截断法形成的分离区域SL的下端部内暴露的单位芯片UC的各侧表面可以不具备参照图1d及图4说明的下端倾斜面(图4的S3)。因此，在分离区域SL内暴露的单位芯片UC的各侧表面具有法线互不平行的两个面S1、S2，即，具有垂直于基板的上表面的第1面S2、作为与之邻接的倾斜面的第2面S1。所述第2面S1相对于所述第1面S2倾斜的倾斜角，即，第1面S2的法线与第2面S1的法线构成的角θ1可以小于90度。
图7a及图7b是显示本发明另一实施例的发光二极管的制造方法的剖面图。图7c是显示根据图7a及图7b的制造方法形成的单位芯片的透视图。本实施例除后述的内容外，实质上可以与参照图1a至图1d及图2说明的实施例相同。
如图7a、图7b及图7c所示，对半导体结构体20和基板10的一部分区域进行划片，形成分离区域SL，从而分离成单位芯片UC。
分离区域SL的下端可以使用射流导引激光WGL形成(图7a)，分离区域SL的上端可以通过干式激光或物理截断的方法形成(图7b)。具体而言，使所述射流导引激光WGL位于所述基板(10)的下表面上之后，使其沿所述基板10的上表面的方向行进一部分，执行一部分划片，然后，去除所述射流导引激光WGL。接着，可以以干式激光或物理方式截断未借助于所述射流导引激光WGL执行划片的其余部分。
此时，在使用所述射流导引激光WGL形成的分离区域SL的下端部内露出的单位芯片UC的侧表面具有不规则的纵线形状的凹凸结构CC。具体而言，所述凹凸结构中具备的多个凹陷部的宽度和长度中的至少一者可以互不相同，其布置也可以不规则。这种不规则的纵线形状的凹凸结构CC不同于使用干式激光或物理截断(physical breaking)的情形，可以与所述半导体结构体20或所述基板10的结晶面无关地形成。
相反，在使用干式激光或物理截断法形成的分离区域SL的上端部内暴露的单位芯片UC的侧表面可以具有沿基板10或半导体结构体20的结晶面形成的不规则的粗糙图案(图中未示出)。在分离区域SL的下端部内暴露的单位芯片UC的侧表面形成的凹凸结构CC的表面粗糙度可以比在分离区域SL的上端部内露出的单位芯片UC的侧表面形成的粗糙图案的表面粗糙度大。另外，在使用干式激光或物理截断法形成的分离区域SL的上端部内暴露的单位芯片UC的各侧表面可以不具备参照图1d及图4说明的上端倾斜面(图4的S1)。因此，在分离区域SL内暴露的单位芯片UC的各侧面具有法线互不平行的两个面S2、S3，即，具有垂直于基板上部面的第1面S2、作为与之邻接的倾斜面的第2面S3。第2面S3相对于第1面S2倾斜的倾斜角，即，第1面S2的法线与第2面S3的法线构成的角θ2可以小于90度。
图8a及图8b是显示本发明另一实施例的发光二极管制造方法的剖面图。本实施例除后述的内容外，实质上可以与参照图1a至图1d及图2说明的实施例相同。
如图8a所示，对半导体结构体20和基板10的一部分区域进行划片，形成分离区域SL，从而使得分离成单位芯片UC。可以在借助于单位芯片UC的分离而暴露的侧表面内形成掺杂区域DR。这种掺杂区域DR的折射率不同于未掺杂区域的折射率。此时，发光特性可以得到改善。作为一个示例，在基板10内，当掺杂区域DR的折射率具有基板10内的未掺杂区域的折射率与空气或包封材料(图中未示出)的折射率之间值时，折射率沿光行进方向逐渐减小，因而发光特性可以提高。另外，根据掺杂材料的种类，这种掺杂区域(DR)与不掺杂的区域相比较，传导率会提高。
划片可以使用包含掺杂物质的射流导引激光WGL执行。此时，在划片步骤中，可以在通过形成分离区域SL而形成分离的单位芯片UC的同时形成所述掺杂区域DR。此时，所述单位芯片UC的透视图可以与图2所示的类似。不过，在图2中未图示所述掺杂区域DR。因此，此时可以在单位芯片UC的侧表面内形成有凹凸结构(图2的CC)。
作为一个示例，使射流导引激光WGL位于在平台蚀刻区域M内暴露的半导体结构体20(具体而言，第1导电型半导体层21)上之后，可以使其沿朝向基板10的下表面的方向行进，执行划片。流体可以是水。射流(图9a的W)可以包含掺杂物质。这种掺杂物质例如可以是苯、乙醇、丙酮、磷酸或硼酸。当所述掺杂物质为磷酸时，掺杂区域DR可以是n型掺杂区域，当所述掺杂物质是硼酸时，掺杂区域DR可以是p型掺杂区域。与此相关的详细说明将参照下述图9a至图9c进行说明。
如图8b所示，可以在所述第1电极41的上部及所述单位芯片(UC)的侧表面的掺杂区域(DR)上形成延长电极41e。所述延长电极41e可以形成在单位芯片UC的所有四个侧表面上。可以使用气相沉积法形成延长电极41e。另外，将具有流动性的导电性物质涂布于在所述平台蚀刻区域内暴露的第1导电型半导体层21的上部后，使该物质沿着所述单位芯片UC的侧表面流入，也可以形成所述延长电极41e。所述延长电极41e可以电气连接于所述第1电极41、所述第1导电型半导体层21及所述掺杂区域DR。
所述延长电极41e可以起着作为连接所述第1电极41与封装基板上的电极(图中未示出)的连接配线的作用。因此，在形成所述延长电极41e的情况下，可以不在所述第1电极41进行金属线焊接。
图9a至图9c是依次显示使用射流导引激光进行划片的步骤的剖面图。
如图9a至图9c所示，激光束L在射流W（即，在流体柱）内行进，所述激光束L借助于在所述射流W与其外部空气之间的界面中的全反射，其行进被限定于所述射流W内。所述射流W可以包括掺杂物质。这种掺杂物质例如可以为苯、乙醇、丙酮、磷酸或硼酸。此时，在所述射流W内行进的激光束L可以激活所述掺杂物质，激活的掺杂物质在向所述射流W接触的所述单位芯片(UC)的侧表面内部扩散的同时形成掺杂区域DR。当所述掺杂物质为磷酸时，掺杂区域DR可以是n型掺杂区域，当所述掺杂物质为硼酸时，掺杂区域DR可以是p型掺杂区域。
另外，在所述射流W内行进的多个激光束L在所述射流W内分散分布，以互不相同的入射角抵达被蚀刻物的表面。结果，不同于使用干式激光或物理截断的情形，在所述单位芯片UC的侧表面内形成与所述半导体结构体20(具体而言，第1导电型半导体层21)或所述基板10的结晶面无关的不规则的竖直方向的纵线形状的凹凸结构(图2的CC)。具体而言，设置在所述凹凸结构(图2的CC)中的凹陷部的宽度和长度中的至少一者可以互不相同，其布置也可以不规则。由于这种凹凸结构(图2的CC)，在所述单位芯片UC内从所述活性层22向所述单位芯片UC的侧表面进行的光的全反射会被减少，光提取效率因而能够提高。
当射流W与半导体结构体20的表面(具体而言，第1导电型半导体层21)时，流体W的宽度因液体的表面张力而会增加(图9a)。此时，分离区域SL的上部宽度会比射流W的初始宽度大。之后，随着蚀刻的进行，所述射流W的宽度会恢复为初始宽度，因此，分离区域SL的宽度也会与所述射流W的初始宽度对应地形成(图9b)。最后，随着蚀刻的继续进行，所述射流W可以贯通所述基板10的下表面，此时，由于表面张力，所述射流W的宽度会再次增加(图9c)，因此，分离区域SL的下部宽度也会比所述射流W的初始宽度加大。
此时，通过射流导引激光WGL对半导体结构体20(具体而言，所述第1导电型半导体层21)的蚀刻速率和对所述基板10的蚀刻速率可以相同或互不相同。作为一个示例，当所述基板10为蓝宝石(Al2O3)基板，所述第1导电型半导体层21为GaN层时，通过所述射流导引激光WGL对所述第1导电型半导体层21的蚀刻速率会比对所述基板10的蚀刻速率大。作为另一示例，当基板10为GaN基板，第1导电型半导体层21也为GaN层时，即，基板10和第1导电型半导体层21为相同的材料层时，通过射流导引激光WGL对第1导电型半导体层21的蚀刻速率会与对基板10的蚀刻速率几乎相同。
图10是显示图8a的A部分的放大剖面图。
如图8a及图10所示，在分离区域SL内暴露的单位芯片UC的各侧表面具有法线互不平行的三个面S1、S2、S3，即，具有垂直于基板10的上表面的第1面S2、作为邻接其两端的倾斜面的第2面S1和第3面S3。第2面S1相对于第1面S2的倾斜角，即，第1面S2的法线与第2面S1的法线构成的角θ1可以小于90度。另外，第3面S3相对于第1面S2倾斜的倾斜角，即，第1面S2的法线与第3面S3的法线构成的角θ2可以小于90度。
作为倾斜面的第2面S1和第3面S3可以减小光的全反射，能够提高发光效率。另外，当调节这种倾斜面S1、S3的倾斜角θ1、θ2时，也可以调节光指向角。倾斜面S1、S3的倾斜角θ1、θ2会因射流(图9a至图9c的W)的压力和宽度而异。作为一个示例，所述射流(图9a至图9c的W)的压力可以设置为60～300bar，宽度可以设置为30μm～120μm。另外，激光的频率可以为6kHz至30kHz，激光功率可以为30W至80W，划片速度可以为20mm/s至120mm/s，对同一线的划片次数会因划片速度而异，具体可以为1至50。
另外，倾斜面S1、S3的倾斜角θ1、θ2还会因射流导引激光WGL对相应层的蚀刻速率而异。作为一个示例，当通过射流导引激光WGL对半导体结构体20(具体而言，所述第1导电型半导体层21)的蚀刻速率比对基板10的蚀刻速率大时，使第1导电型半导体层21暴露的第2面S1的倾斜角θ1会比使基板10暴露的第3面S3的倾斜角θ2大。作为另一示例，当通过所述射流导引激光WGL对半导体结构体20(具体而言，所述第1导电型半导体层21)的蚀刻速率与对基板10的蚀刻速率几乎相同时，使第1导电型半导体层21暴露的第2面S1的倾斜角θ1会与使基板10暴露的第3面S3的倾斜角θ2几乎相同。
图11是显示本发明另一实施例的发光二极管制造方法的剖面图。本实施例除后述的内容外，实质上可以与参照图8a说明的实施例相同。
如图11所示，对半导体结构体20和基板10进行划片，形成分离区域SL，从而使得分离为单位芯片UC。与此同时，可以在借助于所述单位芯片UC的分离而暴露的侧表面内形成掺杂区域DR。此时，所述单位芯片UC的透视图可以与图2所示者类似。不过，在图2中未图示所述掺杂区域DR。此时，可以在所述单位芯片UC的侧表面内形成有凹凸结构(图2的CC)。
为此，所述划片可以使用射流导引激光WGL执行。具体而言，可以使射流导引激光WGL位于基板10的下表面上之后，使其沿半导体结构体20的上表面方向行进，执行划片。流体可以是水。射流W可以包含掺杂物质。这种掺杂物质例如可以是苯、乙醇、丙酮、磷酸或硼酸。当所述掺杂物质为磷酸时，掺杂区域DR可以是n型掺杂区域，当所述掺杂物质是硼酸时，掺杂区域DR可以是p型掺杂区域。
图12a及图12b是显示本发明另一实施例的发光二极管制造方法的剖面图。本实施例除后述的内容外，实质上可以与参照图8a说明的实施例相同。
如图12a及图12b所示，对半导体结构体20和基板10的一部分区域进行划片，形成分离区域SL，从而分离成单位芯片UC。所述分离区域SL的上端可以使用包含掺杂物质的射流导引激光WGL形成(图12a)，所述分离区域SL的下端可以通过干式激光或物理截断法形成(图12b)。所述掺杂物质例如可以是苯、乙醇、丙酮、磷酸或硼酸。当所述掺杂物质为磷酸时，掺杂区域DR可以是n型掺杂区域，当所述掺杂物质是硼酸时，掺杂区域DR可以是p型掺杂区域。
具体而言，可以使射流导引激光WGL位于在平台蚀刻区域M内暴露的半导体结构体20(具体而言，第1导电型半导体层21)上之后，使其沿朝向基板10的下表面的方向行进一部分，执行一部分划片，然后去除射流导引激光WGL。接着，可以以干式激光或物理方式截断未借助于所述射流导引激光WGL执行划片的其余部分。
此时，所述单位芯片UC的透视图可以与图6c所示者类似。不过，在图6c中未图示所述掺杂区域DR。在使用包含所述掺杂物质的射流导引激光WGL形成的所述分离区域SL的上端部内暴露的单位芯片UC的侧表面可以在具有掺杂区域DR的同时，具有不规则的纵线形状的凹凸结构(图6c的CC)。所述凹凸结构中具备的凹陷部的宽度和长度中的至少一者可以互不相同，其配置也可以不规则。这种不规则的纵线形状的凹凸结构CC不同于使用干式激光或物理截断的情形，可以与半导体结构体20或所述基板10的结晶面无关地形成。
相反，在使用干式激光或物理截断法形成的所述分离区域SL的下端部内暴露的单位芯片UC的侧表面可以不具有掺杂区域，而具有沿所述基板10的结晶面形成的规则的粗糙图案(图中未示出)。在分离区域SL的上端部内暴露的单位芯片UC的侧表面形成的凹凸结构(图6c的CC)可以具有比在所述分离区域SL的下端部内暴露的单位芯片UC的侧表面形成的粗糙图案的表面粗糙度大的表面粗糙度。
另外，在使用干式激光或物理截断法形成的所述分离区域SL的下端部内露出的单位芯片UC的各侧面可以不具备参照图8a及图10说明的下端倾斜面(图10的S3)。因此，在所述分离区域SL内露出的单位芯片UC的各侧面具有法线互不平行的两个面S1、S2，即，具有垂直于基板的上部面的第1面S2、作为与之邻接的倾斜面的第2面S1。第2面S1相对于第1面S2倾斜的倾斜角，即，第1面S2的法线与第2面S1的法线构成的角θ1可以不足90度。
图13a及图13b是显示本发明另一实施例的发光二极管的制造方法的剖面图。本实施例除后述的内容外，实质上可以与参照图8a说明的实施例相同。
如图13a及图13b所示，对半导体结构体20和基板10的一部分区域进行划片，形成分离区域SL，从而分离成单位芯片UC。分离区域SL的下端可以使用包含掺杂物质的射流导引激光WGL形成(图13a)，分离区域SL的上端要以通过干式激光或物理截断法形成(图13b)。具体而言，使所述射流导引激光WGL位于基板10的下表面上后，使其沿朝向基板10的上表面的方向行进一部分，执行一部分划片，然后去除所述射流导引激光WGL。接着，可以以干式激光或物理方式截断未借助于射流导引激光WGL执行划片的其余部分。
此时，所述单位芯片UC的透视图可以与图7c所示者类似。不过，在图7c中未图示所述掺杂区域DR。在使用包含所述掺杂物质的射流导引激光WGL形成的所述分离区域SL的下端部内露出的单位芯片UC的侧面可以在具有掺杂区域DR的同时，具有不规则的纵线形状的凹凸结构(图7c的CC)。具体而言，所述凹凸中具备的凹陷部的宽度和长度中的某一者可以互不相同，其配置也可以不规则。这种不规则的纵线形状的凹凸结构CC不同于使用干式激光或物理截断的情形，可以与所述半导体结构体20或所述基板10的结晶面无关地形成。
相反，在使用干式激光或物理截断法形成的所述分离区域SL的上端部内露出的单位芯片UC的侧表面可以具有沿基板10或半导体结构体20的结晶面形成的规则的粗糙图案(图中未示出)。在分离区域SL的下端部内暴露的单位芯片UC的侧表面形成的凹凸结构(图7c的CC)可以具有比在分离区域SL的上端部内暴露的单位芯片UC的侧表面形成的粗糙图案的表面粗糙度大的表面粗糙度。
另外，在使用干式激光或物理截断法形成的分离区域SL的上端部内暴露的单位芯片UC的各侧表面可以不具备参照图8a及图10说明的上端倾斜面(图10的S1)。因此，在分离区域SL内露出的单位芯片UC的各侧表面具有法线互不平行的两个面S2、S3，即，具有垂直于基板的上表面的第1面S2、作为与之邻接的倾斜面的第2面S3。第2面S3相对于第1面S2倾斜的倾斜角，即，第1面S2的法线与第2面S3的法线构成的角θ1可以不足90度。
在图13a及图13b中，图示了所述射流导引激光WGL只对基板10的一部分进行划片，只在所述基板10的侧表面的一部分内形成掺杂区域DR，但并非限定于此。射流导引激光WGL可以对基板10进行划片，直至在所述分离区域SL内露出所述半导体结构体20的下表面时为止，然后，残存的半导体结构体20可以使用干式激光或物理截断方法截断。因此，在所述分离区域SL内，可以在基板10的整个侧表面内形成掺杂区域DR。然后，可以在第1电极41与掺杂区域DR上形成延长电极(图8B的41e)，所述延长电极(图8B的41e)可以起到作为连接第1电极(41)与封装基板上的电极(图中未示出)的连接配线的作用。
图14a至图14c是分别显示本发明另一实施例的发光二极管制造方法的剖面图。
具体而言，在参照图8a、图11、图12a及图13a说明的实施例中，对同时形成有凹凸结构(图2、图6c或图7c的CC)与掺杂区域DR进行了说明。但如图14a至图14c所示，在使用射流导引激光WGL的划片过程中，通过在射流中添加或去除掺杂物质，可以有选择地限定掺杂区域DR)位置。具体而言，在射流内含有所述掺杂物质的情况下，凹凸结构(图2、图6c或图7c的CC)与掺杂区域DR可以同时形成，与之不同，在不向所述射流内添加掺杂物质的情况下，也可以没有掺杂区域DR，只形成凹凸结构(图2、图6c或图7c的CC)。
例如，可以只在单位芯片UC的侧面上端部(具体而言，第1导电型半导体层21的侧表面)形成掺杂区域DR(图14a)。作为另一示例，可以只在单位芯片UC的侧表面上端部(具体而言，第1导电型半导体层21的侧表面)和中央部(具体而言，基板10侧表面的上端部和中央部)形成掺杂区域DR(图14b)。作为又一示例，可以只在单位芯片UC的侧表面中央部(具体而言，基板(10)侧表面的中央部)和中央部形成掺杂区域DR(图14c)。作为又一示例，可将掺杂区域DR形成于基板(10)的整个侧面内。
下面为了帮助本发明的理解，提出优选实验例。不过，下述实验例只用于帮助本发明的理解，本发明并非限定于下述的实验例。
<制造例>
在对半导体结构体和基板的一部分区域进行划片时，使用以水导引的激光进行一部分划片后，以物理方式截断其余部分。
<对比例>
在对半导体结构体和基板的一部分区域进行划片时，使用干式激光进行一部分划片后，以物理方式截断其余部分。
图15a及图15b是分别示出制造例和对比例的单位芯片的侧表面的照片。
如图15a所示，在单位芯片的侧表面内形成有不规则的竖直方向的纵线形状的凹凸结构。另外可知，在所述凹凸结构中具备的凹陷部的宽度和长度中的至少一者可以互不相同，其布置也不规则。与此同时可以确认，在单位芯片的侧表面的上端部形成有倾斜面。
相反，如图15b所示可以确认，使用干式激光进行划片的部分，即，单位芯片的侧表面的上端部，其表面非常光滑。另外可知，以物理方式截断的部分，即，在单位芯片的侧表面的下端部，形成有对应于基板的结晶面的规则的纵线。
以上列举优选实施例对本发明进行了详细说明，但本发明并非限定于所述实施例，在本发明的技术思想及范围内，所属领域的技术人员可以进行多种变形及变更。

Claims (31)

1.一种发光二极管，包括：
具有基板以及在所述基板上依次层叠的第1导电型半导体层、活性层和第2导电型半导体层的单位芯片；
掺杂区域，形成在所述单位芯片的侧表面内；以及
延长电极，设置在所述单位芯片的侧表面上，并且电连接到所述第1导电型半导体层，
其中，在所述单位芯片的侧表面内，形成有沿竖直方向形成的不规则的纵线形状的凹凸结构。
2.根据权利要求1所述的发光二极管，其特征在于，设置在所述凹凸结构中的凹陷部的宽度和/或长度互不相同。
3.根据权利要求1所述的发光二极管，其特征在于，所述掺杂区域的折射率不同于未掺杂区域的折射率。
4.根据权利要求1所述的发光二极管，其特征在于，所述掺杂区域的传导率高于与未掺杂区域的传导率。
5.根据权利要求1所述的发光二极管，其特征在于，单位芯片的侧表面的一个区域具有掺杂区域和凹凸结构，所述单位芯片的侧表面的另一区域具有凹凸结构而不具有掺杂区域。
6.一种发光二极管，包括：
具有基板以及在所述基板上依次层叠的第1导电型半导体层、活性层和第2导电型半导体层的单位芯片；
掺杂区域，形成在所述单位芯片的侧表面内；以及
延长电极，设置在所述单位芯片的侧表面上，并且电连接到所述第1导电型半导体层，
其中，所述单位芯片的侧表面包括垂直于基板的上表面的第1面和相对于所述第1面倾斜的第2面，所述第1面的法线与所述第2面的法线构成的角度θ1小于90度。
7.根据权利要求6所述的发光二极管，其特征在于，
所述单位芯片的所述侧表面还包括相对于所述第1面倾斜的第3面。
8.根据权利要求7所述的发光二极管，其特征在于，所述第1面的法线与所述第3面的法线构成的角度θ2小于90度。
9.根据权利要求8所述的发光二极管，其特征在于，θ1和θ2具有互不相同的值。
10.根据权利要求9所述的发光二极管，其特征在于，第1导电型半导体层暴露在在所述第2面内，
基板暴露在在所述第3面内，
θ1比θ2大。
11.根据权利要求6所述的发光二极管，其特征在于，所述单位芯片的侧表面内具有沿竖直方向形成的不规则的纵线形状的凹凸结构。
12.根据权利要求11所述的发光二极管，其特征在于，设置在所述凹凸结构中的凹陷部的宽度和/或长度互不相同。
13.根据权利要求6所述的发光二极管，其特征在于，掺杂区域的折射率不同于不掺杂的折射率。
14.根据权利要求6所述的发光二极管，其特征在于，掺杂区域的传导率高于与未掺杂区域的传导率。
15.根据权利要求6所述的发光二极管，其特征在于，所述单位芯片的侧表面的一个区域具有掺杂区域和凹凸结构，
所述单位芯片的侧表面的另一区域具有凹凸结构而不具有掺杂区域。
16.一种制造发光二极管的方法，其特征在于，所述方法包括：
在基板上依次层叠第1导电型半导体层、活性层和第2导电型半导体层；
在将所述基板分离成单位芯片的同时，在单位芯片的侧表面内形成沿竖直方向形成的不规则的纵线形状的凹凸结构；以及
在所述单位芯片的侧表面上，形成电连接到所述第1导电型半导体层的延长电极，
其中，将所述基板分离成单位芯片的步骤包括在所述单位芯片的侧表面的至少一部分区域内形成掺杂区域。
17.根据权利要求16所述的方法，其特征在于，设置在所述凹凸结构中的凹陷部的宽度和/或长度互不相同。
18.根据权利要求16所述的方法，其特征在于，将所述基板分离成单位芯片的步骤包括使用射流导引激光进行划片。
19.根据权利要求16所述的方法，其特征在于，在单位芯片的侧表面内形成凹凸结构的同时形成掺杂区域的步骤是使用包含掺杂物质的射流导引激光执行的。
20.根据权利要求16所述的方法，其特征在于，在单位芯片的侧表面的未掺杂区域内形成凹凸结构的步骤是利用不包含掺杂物质的射流导引激光执行的。
21.根据权利要求16所述的方法，其特征在于，掺杂区域的折射率不同于与未掺杂区域的折射率。
22.根据权利要求16所述的方法，其特征在于，掺杂区域的传导率高于未掺杂区域的传导率。
23.一种制造发光二极管的方法，其特征在于，所述方法包括：
在基板上依次层叠第1导电型半导体层、活性层和第2导电型半导体层；
在将所述基板分离成单位芯片的同时，使单位芯片的侧表面具有垂直于基板的上表面的第1面和相对于所述第1面倾斜的第2面；以及
在所述单位芯片的侧表面上，形成电连接到所述第1导电型半导体层的延长电极，其中，第1面的法线与第2面的法线构成的角度θ1小于90度，
其中，将所述基板分离成单位芯片的步骤包括在所述单位芯片的侧表面的至少一部分区域内形成掺杂区域。
24.根据权利要求23所述的方法，其特征在于，将所述基板分离成单位芯片的步骤包括包括使用射流导引激光进行划片。
25.根据权利要求24所述的方法，其特征在于，将所述基板分离成单位芯片的步骤包括：
使用所述射流导引激光对所述基板进行一部分划片；
对基板的剩余部分进行物理截断。
26.根据权利要求23所述的方法，其特征在于，单位芯片的所述侧表面还包括相对于所述第1面倾斜的第3面，
第1面的法线与第3面的法线构成的角度θ2小于90度。
27.根据权利要求26所述的方法，其特征在于，将所述基板分离成单位芯片的步骤包括使用射流导引激光对所述基板进行完全划片的步骤。
28.根据权利要求26所述的方法，其特征在于，第1导电型半导体层暴露在所述第2面内，
基板暴露在所述第3面内，
θ1比θ2大。
29.根据权利要求23所述的方法，其特征在于，形成掺杂区域的步骤是使用包含掺杂物质的射流导引激光执行的。
30.根据权利要求23所述的方法，其特征在于，掺杂区域的折射率不同于未掺杂区域的折射率。
31.根据权利要求23所述的方法，其特征在于，掺杂区域的传导率不同于未掺杂区域的传导率。
CN201310527055.3A 2012-10-30 2013-10-30 发光二极管及其制造方法 Active CN103794691B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0121535 2012-10-30
KR1020120121535A KR20140057425A (ko) 2012-10-30 2012-10-30 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법
KR1020120122554A KR20140055534A (ko) 2012-10-31 2012-10-31 측면 내에 도핑 영역을 갖는 발광다이오드 및 그의 제조방법
KR10-2012-0122554 2012-10-31

Publications (2)

Publication Number Publication Date
CN103794691A CN103794691A (zh) 2014-05-14
CN103794691B true CN103794691B (zh) 2018-03-20

Family

ID=50546213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310527055.3A Active CN103794691B (zh) 2012-10-30 2013-10-30 发光二极管及其制造方法

Country Status (2)

Country Link
US (3) US9112102B2 (zh)
CN (1) CN103794691B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050173B2 (en) * 2015-02-17 2018-08-14 Genesis Photonics Inc. Light emitting device comprising micro-structures
CN108369974B (zh) 2015-12-22 2021-05-18 苹果公司 用于减轻非辐射复合的led侧壁处理
CN105470361A (zh) * 2015-12-31 2016-04-06 天津三安光电有限公司 一种粗糙化不可见光全角度发光二级管及其制作方法
JP2018046066A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046065A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046064A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018046068A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法
JP2018046067A (ja) * 2016-09-12 2018-03-22 株式会社ディスコ 発光ダイオードチップの製造方法及び発光ダイオードチップ
US10340425B2 (en) * 2016-11-25 2019-07-02 Seoul Viosys Co., Ltd. Light emitting diode having light blocking layer
WO2018137139A1 (en) * 2017-01-24 2018-08-02 Goertek. Inc Micro-led device, display apparatus and method for manufacturing a micro-led device
KR102427640B1 (ko) * 2017-12-19 2022-08-01 삼성전자주식회사 자외선 반도체 발광소자
CN113192883A (zh) * 2021-04-20 2021-07-30 天津三安光电有限公司 红外发光二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517039A (en) * 1994-11-14 1996-05-14 Hewlett-Packard Company Semiconductor devices fabricated with passivated high aluminum-content III-V material
CN101661988A (zh) * 2009-09-17 2010-03-03 上海蓝光科技有限公司 发光二极管芯片及其制造方法
CN102263176A (zh) * 2010-05-24 2011-11-30 Lg伊诺特有限公司 发光器件、发光器件封装以及发光装置系统
CN102468376A (zh) * 2010-11-16 2012-05-23 上海大晨光电科技有限公司 三元GaAsP铝电极发光二极管芯片制备方法
CN102593301A (zh) * 2012-03-02 2012-07-18 中国科学院半导体研究所 侧面粗化的发光二极管及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087949A (en) * 1989-06-27 1992-02-11 Hewlett-Packard Company Light-emitting diode with diagonal faces
US5543365A (en) * 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
US6784463B2 (en) * 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
US7067849B2 (en) * 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
WO2007085452A1 (de) * 2006-01-25 2007-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur präzisionsbearbeitung von substraten mittels eines in einen flüssigkeitsstrahl eingekoppelten laser und dessen verwendung
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
JP2009071162A (ja) * 2007-09-14 2009-04-02 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
DE112009005060B4 (de) * 2009-07-10 2017-10-19 Mitsubishi Electric Corp. Laserbearbeitungsverfahren und Laserbearbeitungsvorrichtung
US8088633B2 (en) * 2009-12-02 2012-01-03 Ultratech, Inc. Optical alignment methods for forming LEDs having a rough surface
KR20120083740A (ko) 2011-01-18 2012-07-26 삼성엘이디 주식회사 반도체 발광 소자 및 그 제조 방법
TWI523216B (zh) * 2011-07-13 2016-02-21 晶元光電股份有限公司 發光元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517039A (en) * 1994-11-14 1996-05-14 Hewlett-Packard Company Semiconductor devices fabricated with passivated high aluminum-content III-V material
CN101661988A (zh) * 2009-09-17 2010-03-03 上海蓝光科技有限公司 发光二极管芯片及其制造方法
CN102263176A (zh) * 2010-05-24 2011-11-30 Lg伊诺特有限公司 发光器件、发光器件封装以及发光装置系统
CN102468376A (zh) * 2010-11-16 2012-05-23 上海大晨光电科技有限公司 三元GaAsP铝电极发光二极管芯片制备方法
CN102593301A (zh) * 2012-03-02 2012-07-18 中国科学院半导体研究所 侧面粗化的发光二极管及其制作方法

Also Published As

Publication number Publication date
CN103794691A (zh) 2014-05-14
US10084112B2 (en) 2018-09-25
US20140117395A1 (en) 2014-05-01
US20150311390A1 (en) 2015-10-29
US9112102B2 (en) 2015-08-18
US9608165B2 (en) 2017-03-28
US20170200857A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN103794691B (zh) 发光二极管及其制造方法
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
CN104011885B (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
US9153739B2 (en) Light emitting devices with textured active layer
US10263147B2 (en) Light emitting diode and fabrication method thereof
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
JP2011243616A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
CN102024898B (zh) 发光二极管及其制造方法
CN105655462A (zh) 高压直流氮化镓基发光二极管及其制造方法
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
CN102130252B (zh) 发光二极管及其制造方法
CN101855737B (zh) 发光器件及其制造方法
CN102655195B (zh) 发光二极管及其制造方法
TW201513212A (zh) 於平面層中在蝕刻３ｄ結構後停止蝕刻之方法
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
CN107086257A (zh) 一种氮化镓基发光二极管的外延片及其制备方法
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
WO2022011635A1 (zh) 半导体结构及其制作方法
KR102370021B1 (ko) 나노구조 반도체 발광소자 제조 방법
CN102782884A (zh) Iii族氮化物半导体发光器件
CN102117866B (zh) 半导体晶片及半导体装置以及制作半导体晶片及装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant