KR20140057425A - 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법 - Google Patents

측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법 Download PDF

Info

Publication number
KR20140057425A
KR20140057425A KR1020120121535A KR20120121535A KR20140057425A KR 20140057425 A KR20140057425 A KR 20140057425A KR 1020120121535 A KR1020120121535 A KR 1020120121535A KR 20120121535 A KR20120121535 A KR 20120121535A KR 20140057425 A KR20140057425 A KR 20140057425A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
unit chip
doped region
type semiconductor
Prior art date
Application number
KR1020120121535A
Other languages
English (en)
Inventor
김경완
오상현
이진웅
윤여진
김인수
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120121535A priority Critical patent/KR20140057425A/ko
Priority to CN201310527055.3A priority patent/CN103794691B/zh
Priority to US14/067,455 priority patent/US9112102B2/en
Publication of KR20140057425A publication Critical patent/KR20140057425A/ko
Priority to US14/795,167 priority patent/US9608165B2/en
Priority to US15/469,253 priority patent/US10084112B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광다이오드 및 그의 제조방법을 제공한다. 상기 발광다이오드는 단위 칩을 포함한다. 상기 단위 칩은 기판, 및 상기 기판 상에 차례로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비한다. 상기 단위 칩의 측면 내에 수직방향으로 형성된 불규칙한 세로줄 형상의 요철이 배치된다.

Description

측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법{Light Emitting Diode Having Roughness in the Side Surface and Fabrication Method for the Same}
본 발명은 반도체 소자에 관한 것으로, 더욱 자세하게는 발광다이오드에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드의 효율은 내부 양자 효율과 외부 양자 효율인 광추출 효율에 의해 결정된다. 상기 광추출효율을 증가시키기 위해, PSS(Patterned Sapphire Substrate)와 같이, 기판 상에 요철 패턴을 형성한 후 상기 요철 패턴 상에 반도체층을 성장시키는 방법이 있다. 그러나, 광추출효율은 여전히 낮은 문제점이 있다.
광추출효율을 증가시키기 위한 다른 방법으로 KR공개특허 제2012-0083740호는 발광다이오드의 상부면 상에 요철 구조를 형성하는 것을 개시하고 있다.
광이 추출되는 면에 요철을 형성하는 것은 광추출효율의 증가에 도움을 줄 수 있다. 그러나, 발광다이오드의 측면 내에 요철을 형성하는 것은 아직 알려지지 않았다. 발광다이오드의 측면 즉, 단위 칩의 측면은 레이저를 사용한 스크라이빙 단계에서 형성되는데, 현재 사용하고 있는 건식 레이저는 단위 칩의 측면을 요철이 없는 매끈한 면으로 형성한다.
본 발명이 해결하고자 하는 과제는 발광다이오드 단위 칩의 측면 내에도 요철을 형성하여 광추출효율이 더욱 개선된 발광다이오드 및 그의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드를 제공한다. 상기 발광다이오드는 단위 칩을 포함한다. 상기 단위 칩은 기판, 및 상기 기판 상에 차례로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비한다. 상기 단위 칩의 측면 내에 수직방향으로 형성된 불규칙한 세로줄 형상의 요철이 배치된다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드의 다른 예를 제공한다. 상기 발광다이오드는 단위 칩을 포함한다. 상기 단위 칩은 기판, 및 상기 기판 상에 차례로 적층된 제1형 반도체층, 활성층 및 제2형 반도체층을 구비한다. 상기 단위 칩의 일 측면은 상기 기판의 상부면에 수직인 제1면과 상기 제1면에 대해 경사진 제2면을 포함한다. 상기 제1면에 대한 법선과 상기 제2면에 대한 법선이 이루는 각(θ1)이 90도 미만이다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 제조방법을 제공한다. 상기 제조방법은 기판 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 차례로 적층하는 단계를 포함한다. 이 후, 상기 기판을 단위 칩들로 분리함과 동시에 상기 단위 칩의 측면 내에 수직방향으로 형성된 불규칙한 세로줄 형상의 요철을 형성한다. 상기 기판을 단위 칩들로 분리하는 것은 유체젯으로 가이드된 레이저(fluid-jet-guided laser)를 사용하여 스크라이빙하여 수행할 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드의 제조방법의 다른 예을 제공한다. 상기 제조방법은 기판 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 차례로 적층하는 단계를 포함한다. 이 후, 상기 기판을 단위 칩들로 분리함과 동시에 상기 단위 칩의 측면은 상기 기판의 상부면에 수직인 제1면과 상기 제1면에 대해 경사진 제2면을 갖도록 한다. 상기 제1면에 대한 법선과 상기 제2면에 대한 법선이 이루는 각(θ1)이 90도 미만이다. 상기 기판을 단위 칩들로 분리하는 것은 유체젯으로 가이드된 레이저(fluid-jet-guided laser)를 사용하여 스크라이빙하여 수행할 수 있다.
본 발명에 따르면, 단위 칩의 측면 내에 요철을 형성하여 상기 측면으로 진행하는 광의 전반사를 감소시킬 수 있어 광추출 효율을 향상시킬 수 있다. 또한, 상기 단위 칩의 측면은 그의 상부 영역 또는 하부 영역에서 경사면을 가질 수 있는데, 이러한 경사면으로 인해서도 광의 전반사가 감소될 수 있어 광추출 효율이 더욱 향상될 수 있다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 2는 도 1a 내지 도 1d의 제조방법을 따라 형성된 단위 칩을 나타낸 사시도이다.
도 3a 내지 도 3c는 유체젯으로 가이드된 레이저를 사용하여 스크라이빙하는 단계들을 순차적으로 나타낸 단면도들이다.
도 4은 도 1d의 A부분을 확대하여 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도이다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 6c는 도 6a 내지 도 6b의 제조방법을 따라 형성된 단위 칩을 나타낸 사시도이다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다.
도 7c는 도 7a 내지 도 7b의 제조방법을 따라 형성된 단위 칩을 나타낸 사시도이다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다.
도 9a 내지 도 9c는 본 발명의 다른 실시예들에 따른 발광다이오드들을 나타낸 단면도들이다.
도 10a 및 도 10b는 각각 제조예 및 비교예에 따른 단위 칩의 측면을 촬영한 사진들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 도 2는 도 1a 내지 도 1d의 제조방법을 따라 형성된 단위 칩을 나타낸 사시도이다.
도 1a를 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3), 또는 실리콘 기판일 수 있다. 일 예로서, 상기 기판(10)은 질화물 반도체 기판 일 예로서, GaN 기판일 수 있다.
상기 기판(10) 상에 제1 도전형 반도체층(21), 활성층(22), 및 제2 도전형 반도체층(23)을 형성할 수 있다. 상기 제1 도전형 반도체층(21), 활성층(22), 및 제2 도전형 반도체층(23)은 반도체 구조체(20)를 형성할 수 있다.
상기 제1 도전형 반도체층(21)은 질화물계 반도체층으로서, n형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제1 도전형 반도체층(21)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, x+y≤1)층에 n형 도펀드로서 Si가 도핑된 층일 수 있다. 상기 활성층(22)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있고, 단일 양자 우물 구조 또는 다중 양자 우물 구조(multi-quantum well; MQW)를 가질 수 있다. 상기 제2 도전형 반도체층(23) 또한 질화물계 반도체층일 수 있고, p형 도펀트가 도핑된 층일 수 있다. 일 예로서, 상기 제2 도전형 반도체층(23)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층에 p형 도펀드로서 Mg 또는 Zn가 도핑된 층일 수 있다. 상기 발광 반도체층(20)은 MOCVD법 또는 MBE법을 사용하여 형성할 수 있다.
도 1b를 참조하면, 상기 반도체 구조체(20) 구체적으로, 상기 제2 도전형 반도체층(23)의 상부면 내에 거칠기(23a)를 형성할 수 있다. 또한, 상기 기판(10)의 하부면 내에 거칠기(10a)를 형성할 수 있다. 상기 제2 도전형 반도체층(23)의 상부면 내에 거칠기(23a)를 형성하는 것과 상기 기판(10)의 하부면 내에 거칠기(10a)를 형성하는 것은 서로에 상관없이 플라즈마 식각 또는 광전기화학 식각법을 사용하여 수행할 수 있다. 그러나, 이에 한정되지 않고 상기 제2 도전형 반도체층(23)의 상부면 내에 거칠기(23a)를 형성하는 것과 상기 기판(10)의 하부면 내에 거칠기(10a)를 형성하는 것 중 어느 하나 또는 이들 둘 모두 생략될 수도 있다.
이 후, 상기 반도체 구조체(20) 구체적으로, 상기 제2 도전형 반도체층(23)의 상부면 상에 전류 스프레딩 도전막(30)을 형성할 수 있다. 상기 전류 스프레딩 도전막(30)은 투명 도전막으로서, ITO(Indium Tin Oxide)막일 수 있다.
도 1c를 참조하면, 상기 전류 스프레딩 도전막(30), 상기 제2 도전형 반도체층(23) 및 상기 활성층(22)을 메사 식각하여, 메사 식각 영역(M) 내에 상기 제1 도전형 반도체층(21)을 노출시킨다. 상기 노출된 제1 도전형 반도체층(21) 및 상기 전류 스프레딩 도전막(30) 상에 제1 전극(41) 및 제2 전극(43)을 각각 형성할 수 있다.
도 1d 및 도 2를 참조하면, 상기 반도체 구조체(20)와 상기 기판(10)을 스크라이빙하여 분리 영역(SL)을 형성함으로써, 단위 칩들(UC)로 분리시킨다. 이와 동시에, 상기 단위 칩들(UC)의 측면 내에 요철(CC)을 형성한다.
이를 위해, 상기 스크라이빙은 유체젯으로 가이드된 레이저(fluid-jet-guided laser, WGL)를 사용하여 수행할 수 있다. 구체적으로, 상기 유체젯으로 가이드된 레이저(WGL)를 상기 메사 식각 영역(M) 내에 노출된 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21))의 상에 위치시킨 후, 이를 상기 기판(10)의 하부면 방향으로 진행시켜 스크라이빙을 수행할 수 있다. 상기 유체는 물일 수 있다.
도 3a 내지 도 3c는 유체젯으로 가이드된 레이저를 사용하여 스크라이빙하는 단계들을 순차적으로 나타낸 단면도들이다.
도 2, 도 3a 내지 도 3c를 참조하면, 유체젯(W) 즉, 유체기둥 내에서 레이저 빔(L)이 진행하되, 상기 레이저 빔(L)은 상기 유체젯(W)과 그 외부의 공기 사이의 면에서의 전반사에 의해 그 진행이 상기 유체젯(W) 내로 한정된다. 이 때, 상기 유체젯(W) 내에서 진행하는 다수의 레이저 빔들(L)은 상기 유체젯(W) 내에 분산분포되어 서로 다른 입사각으로 피식각물의 표면에 닿게 된다. 그 결과, 건식 레이저 또는 물리적 절단(physical breaking)를 사용한 경우와는 달리, 상기 단위 칩들(UC)의 측면 내에 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21)) 또는 상기 기판(10)의 결정면과 관계없는 불규칙한 수직방향의 세로줄 형상의 요철(CC)를 형성하게 된다. 구체적으로, 상기 요철(CC)에 구비된 요부들의 폭과 길이는 서로 다를 수 있고, 그 배치 또한 불규칙할 수 있다. 이러한 요철(CC)로 인해 광의 전반사가 감소될 수 있으므로, 광추출효율은 향상될 수 있다. 도 2에는 상기 각 요부의 바닥은 뾰족한 형상을 갖는 것으로 도시되었으나, 이에 한정되지 않고 각 요부의 바닥은 곡면 또는 평탄한 면일 수 있다.
상기 유체젯(W)이 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21))의 표면에 닿게 될 때, 유체의 표면 장력으로 인해 그 폭이 늘어날 수 있다. 이 경우, 분리 영역(SL)의 상부 폭은 상기 유체젯(W)의 원래 폭에 비해 클 수 있다.이 후, 식각이 진행됨에 따라 상기 유체젯(W)의 폭은 원래 폭으로 회복될 수 있고, 이에 따라 분리 영역(SL)의 폭 또한 상기 유체젯(W)의 폭에 대응하여 형성될 수 있다. 마지막으로, 식각이 계속적으로 진행됨에 따라, 상기 유체젯(W)은 상기 기판(10)의 하부면을 관통할 수 있는데 이 경우 표면장력으로 인해 상기 유체젯(W)의 폭은 다시 늘어날 수 있다. 이로 인해 분리 영역(SL)의 하부 폭 또한 상기 유체젯(W)의 원래 폭 대비 커질 수 있다.
이 때, 상기 유체젯으로 가이드된 레이저(WGL)의 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21))에 대한 식각율(etch rate)과 상기 기판(10)에 대한 식각율은 같거나 또는 서로 다를 수 있다. 일 예로서, 상기 기판(10)이 사파이어(Al2O3) 기판이고, 상기 제1 도전형 반도체층(21)이 GaN층인 경우 즉, 서로 다른 물질인 경우, 상기 유체젯으로 가이드된 레이저(WGL)의 상기 제1 도전형 반도체층(21)에 대한 식각율은 상기 기판(10)에 대한 식각율보다 클 수 있다. 다른 예로서, 상기 기판(10)이 GaN 기판이고, 상기 제1 도전형 반도체층(21)도 GaN층인 경우 즉, 서로 같은 물질인 경우, 상기 유체젯으로 가이드된 레이저(WGL)의 상기 제1 도전형 반도체층(21)에 대한 식각율은 상기 기판(10)에 대한 식각율과 거의 같을 수 있다.
도 4은 도 1d의 A부분을 확대하여 나타낸 단면도이다.
도 1d, 도 2 및 도 4를 참조하면, 분리 영역(SL) 내에 노출된 단위 칩들(UC)의 각 측면은 법선들이 서로 평행하지 않은 세 개의 면들(S1, S2, S3) 즉, 기판의 상부면에 수직인 제1면(S2)과, 이의 양단에 인접한 경사면들인 제2면(S1) 및 제3면(S3)을 갖는다. 상기 제1면(S2)에 대해 상기 제2면(S1)이 기울어진 경사각 즉, 상기 제1면(S2)에 대한 법선과 상기 제2면(S1)에 대한 법선이 이루는 각(θ1)은 90도 미만일 수 있다. 또한, 상기 제1면(S2)에 대해 상기 제3면(S3)이 기울어진 경사각 즉, 상기 제1면(S2)에 대한 법선과 상기 제3면(S3)에 대한 법선이 이루는 각 (θ2)은 90도 미만일 수 있다.
상기 경사면들인 제2면(S1)과 제3면(S3)은 광의 전반사를 줄일 수 있어, 광추출 효율을 향상시킬 수 있다. 또한, 이러한 경사면들(S1, S3)의 경사각(θ1, θ2)을 조절하는 경우, 광 지향각 또한 조절할 수 있다. 상기 경사면들(S1, S3)의 경사각(θ1, θ2)은 유체젯(도 3a 내지 도 3c의 W)의 압력과 폭에 따라 달라질 수 있다. 일 예로서, 상기 유체젯(도 3a 내지 도 3c의 W)의 압력은 60 ~ 300bar로 설정될 수 있고, 폭은 30 ~ 120 ㎛로 설정될 수 있다. 또한, 레이저의 진동수(frequency)는 6 내지 30kHz, 레이저 파워는 30 내지 80W, 스크라이빙 스피드는 20 내지 120 ㎜/s, 동일 레인에 대한 스크라이빙 횟수(scribing passes)는 스크라이빙 스피드에 따라 달라질 수 있는데 구체적으로 1 내지 50일 수 있다.
또한, 경사면들(S1, S3)의 경사각(θ1, θ2)은 유체젯으로 가이드된 레이저(WGL)에 대한 해당층의 식각율에 의해서도 달라질 수 있다. 일 예로서, 앞서 설명한 바와 같이 상기 유체젯으로 가이드된 레이저(WGL)의 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21))에 대한 식각율이 상기 기판(10)에 대한 식각율에 비해 큰 경우에는, 상기 제1 도전형 반도체층(21)을 노출시키는 제2면(S1)의 경사각(θ1)은 상기 기판(10)을 노출시키는 제3면(S3)의 경사각(θ2)에 비해 클 수 있다. 다른 예로서, 상기 유체젯으로 가이드된 레이저(WGL)의 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21))에 대한 식각율이 상기 기판(10)에 대한 식각율과 거의 같은 경우에는, 상기 제1 도전형 반도체층(21)을 노출시키는 제2면(S1)의 경사각(θ1)은 상기 기판(10)을 노출시키는 제3면(S3)의 경사각(θ2)과 거의 같을 수 있다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d를 참조하여 설명한 실시예와 실질적으로 동일할 수 있다.
도 5를 참조하면, 반도체 구조체(20)와 기판(10)을 스크라이빙하여 분리 영역(SL)을 형성함으로써, 단위 칩들(UC)로 분리시킨다. 이와 동시에, 상기 단위 칩들(UC)의 측면 내에 요철(도 2의 CC)을 형성한다.
이를 위해, 상기 스크라이빙은 유체젯으로 가이드된 레이저(fluid-jet-guided laser, WGL)를 사용하여 수행할 수 있다. 구체적으로, 상기 유체젯으로 가이드된 레이저(WGL)를 상기 기판(10)의 하부면 상에 위치시킨 후, 이를 상기 반도체 구조체(20)의 상부면 방향으로 진행시켜 스크라이빙을 수행할 수 있다. 상기 유체는 물일 수 있다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 도 6c는 도 6a 내지 도 6b의 제조방법을 따라 형성된 단위 칩을 나타낸 사시도이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d, 및 도 2를 참조하여 설명한 실시예와 실질적으로 동일할 수 있다.
도 6a, 도 6b, 및 도 6c를 참조하면, 반도체 구조체(20)와 상기 기판(10)의 일부 영역을 스크라이빙하여 분리 영역(SL)을 형성함으로써, 단위 칩들(UC)로 분리한다.
상기 분리 영역(SL)의 상단은 유체젯으로 가이드된 레이저(WGL)를 사용하여 형성하며(도 6a), 상기 분리 영역(SL)의 하단은 물리적으로 절단법을 통해 형성할 수 있다(도 6b).
구체적으로, 상기 유체젯으로 가이드된 레이저(WGL)를 상기 메사 식각 영역(M) 내에 노출된 상기 반도체 구조체(20)(구체적으로, 상기 제1 도전형 반도체층(21))의 상에 위치시킨 후, 이를 상기 기판(10)의 하부면 방향으로 일부 진행시켜 일부 스크라이빙을 수행하고, 그 후 상기 유체젯으로 가이드된 레이저(WGL)를 제거한다. 이어서, 상기 유체젯으로 가이드된 레이저(WGL)에 의해 스크라이빙이 수행되지 않은 나머지 부분을 물리적으로 절단할 수 있다. 이 때, 상기 유체젯으로 가이드된 레이저(WGL)를 사용하여 형성된 상기 분리 영역(SL)의 상단부 내에 노출된 단위 칩들(UC)의 측면들은 불규칙한 세로줄 형상의 요철(CC)을 갖는다. 구체적으로, 상기 요철에 구비된 요부들의 폭과 길이는 서로 다를 수 있고, 그 배치 또한 불규칙할 수 있다. 이러한 불규칙한 세로줄 형상의 요철(CC)은 건식 레이저 또는 물리적 절단(physical breaking)를 사용한 경우와는 달리, 상기 반도체 구조체(20) 또는 상기 기판(10)의 결정면과는 관계없이 형성될 수 있다.
반면, 물리적 절단법을 사용하여 형성된 상기 분리 영역(SL)의 하단부 내에 노출된 단위 칩들(UC)의 측면들은 상기 기판(10)의 결정면에 따라 발생된 규칙적인 거칠기(미도시)를 가질 수 있다. 상기 분리 영역(SL)의 상단부 내에 노출된 단위 칩들(UC)의 측면들에 형성된 요철(CC)은 상기 분리 영역(SL)의 하단부 내에 노출된 단위 칩들(UC)의 측면들에 형성된 거칠기에 비해 더 큰 표면 거칠기 값을 가질 수 있다. 또한, 물리적 절단법을 사용하여 형성된 상기 분리 영역(SL)의 하단부 내에 노출된 단위 칩들(UC)의 각 측면은 도 1d 및 도 4를 참조하여 설명한 하단 경사면(도 4의 S3)을 구비하지 않을 수 있다. 따라서, 상기 분리 영역(SL) 내에 노출된 단위 칩들(UC)의 각 측면은 법선들이 서로 평행하지 않은 두 개의 면들(S1, S2) 즉, 기판의 상부면에 수직인 제1면(S2)과, 이에 인접한 경사면인 제2면(S1)을 갖는다. 상기 제1면(S2)에 대해 상기 제2면(S1)이 기울어진 경사각 즉, 상기 제1면(S2)에 대한 법선과 상기 제2면(S1)에 대한 법선이 이루는 각(θ1)은 90도 미만일 수 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 발광다이오드의 제조방법을 나타낸 단면도들이다. 도 7c는 도 7a 내지 도 7b의 제조방법을 따라 형성된 단위 칩을 나타낸 사시도이다. 본 실시예는 후술하는 것을 제외하고는 도 6a, 도 6b, 및 도 6c를 참조하여 설명한 발광다이오드의 제조방법과 실질적으로 동일할 수 있다.
도 7a, 도 7b 및 도 7c를 참조하면, 상기 반도체 구조체(20)와 상기 기판(10)의 일부 영역을 스크라이빙하여 분리 영역(SL)을 형성함으로써, 단위 칩들(UC)로 분리한다.
상기 분리 영역(SL)의 하단은 유체젯으로 가이드된 레이저(WGL)를 사용하여 형성하며(도 7a), 상기 분리 영역(SL)의 상단은 물리적으로 절단법을 통해 형성할 수 있다(도 7b). 구체적으로, 상기 유체젯으로 가이드된 레이저(WGL)를 상기 기판(10)의 하부면 상에 위치시킨 후, 이를 상기 기판(10)의 상부면 방향으로 일부 진행시켜 일부 스크라이빙을 수행하고, 그 후 상기 유체젯으로 가이드된 레이저(WGL)를 제거한다. 이어서, 상기 유체젯으로 가이드된 레이저(WGL)에 의해 스크라이빙이 수행되지 않은 나머지 부분을 물리적으로 절단할 수 있다.
이 때, 상기 유체젯으로 가이드된 레이저(WGL)를 사용하여 형성된 상기 분리 영역(SL)의 하단부 내에 노출된 단위 칩들(UC)의 측면들은 불규칙한 세로줄 형상의 요철(CC)을 갖는다. 구체적으로, 상기 요철에 구비된 요부들의 폭과 길이는 서로 다를 수 있고, 그 배치 또한 불규칙할 수 있다. 이러한 불규칙한 세로줄 형상의 요철(CC)는 건식 레이저 또는 물리적 절단(physical breaking)를 사용한 경우와는 달리, 상기 반도체 구조체(20) 또는 상기 기판(10)의 결정면과는 관계없이 형성될 수 있다.
반면, 물리적 절단법을 사용하여 형성된 상기 분리 영역(SL)의 상단부 내에 노출된 단위 칩들(UC)의 측면들은 상기 기판(10) 또는 상기 반도체 구조체(20)의 결정면에 따라 발생된 규칙적인 거칠기(미도시)를 가질 수 있다. 상기 분리 영역(SL)의 하단부 내에 노출된 단위 칩들(UC)의 측면들에 형성된 요철(CC)는 상기 분리 영역(SL)의 상단부 내에 노출된 단위 칩들(UC)의 측면들에 형성된 거칠기에 비해 더 큰 표면 거칠기 값을 가질 수 있다. 또한, 물리적 절단법을 사용하여 형성된 상기 분리 영역(SL)의 상단부 내에 노출된 단위 칩들(UC)의 각 측면은 도 1d 및 도 4를 참조하여 설명한 상단 경사면(도 4의 S1)을 구비하지 않을 수 있다. 따라서, 상기 분리 영역(SL) 내에 노출된 단위 칩들(UC)의 각 측면은 법선들이 서로 평행하지 않은 두 개의 면들(S2, S3) 즉, 반도체 구조체(20)의 적층방향에 평행한 면(??상기 반도체층들의 면방향에 수직인, 상기 기판의 상부면에 수직인??)인 제1면(S2)과, 이에 인접한 경사면인 제2면(S3)을 갖는다. 상기 제1면(S2)에 대해 상기 제2면(S3)이 기울어진 경사각 즉, 상기 제1면(S2)에 대한 법선과 상기 제2면(S3)에 대한 법선이 이루는 각(θ2)은 90도 미만일 수 있다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 발광다이오드 제조방법을 나타낸 단면도들이다. 본 실시예는 후술하는 것을 제외하고는 도 1a 내지 도 1d, 및 도 2를 참조하여 설명한 실시예와 실질적으로 동일할 수 있다.
도 8a를 참조하면, 상기 반도체 구조체(20)와 상기 기판(10)의 일부 영역을 스크라이빙하여 분리 영역(SL)을 형성함으로써, 단위 칩들(UC)로 분리시킨다. 이와 동시에, 상기 단위 칩들(UC)의 측면 내에 요철(도 2의 CC)를 형성한다. 이를 위해, 상기 스크라이빙은 유체젯으로 가이드된 레이저(WGL)를 사용하여 수행할 수 있는데, 유체젯(도 3a 내지 도 3c의 W)은 도펀트 물질을 포함할 수 있다. 이러한 도펀트 물질은 일 예로서, 벤젠, 에탄올, 아세톤, 인산, 또는 붕산일 수 있다. 이 경우, 상기 유체젯 내에서 진행하는 레이저 빔들은 상기 도펀트 물질을 활성화시키고, 활성화된 도펀트 물질은 상기 단위 칩(UC)의 측면 내부로 확산되면서, 도핑영역(DR)을 형성할 수 있다.
이러한 도핑영역(DR)은 도핑되지 않은 영역과 비교할 때 굴절율이 다를 수 있다. 이 경우, 광방출 특성은 향상될 수 있다. 일 예로서, 상기 기판(10) 내에서 도핑영역(DR)의 굴절율이 도핑되지 않은 나머지 영역의 굴절율과 공기 또는 봉지재(미도시) 사이의 굴절율을 갖는 경우, 광 진행 방향으로 굴절율이 점차적으로 감소함에 따라 광방출 특성은 향상될 수 있다.
또한, 이러한 도핑영역(DR)은 도핑되지 않은 영역과 비교할 때 전도성이 향상될 수 있다. 특히, 상기 도펀트 물질이 인산인 경우 도핑영역(DR)은 n 도핑 영역일 수 있고, 상기 도펀트 물질이 붕산인 경우 도핑영역(DR)은 p 도핑 영역일 수 있다.
상기 요철(도 2의 CC)이 형성된 영역에서 상기 도핑영역(DR)이 형성된 것으로 도시하였으나, 도 9a 내지 도 9c에 도시된 바와 같이, 상기 도펀트 물질의 추가 또는 제거에 의해 상기 도핑영역(DR)의 위치를 선택적으로 한정할 수 있다. 구체적으로, 상기 도펀트 물질을 상기 유체젯 내에 함유시킨 경우 상기 요철(도 2의 CC)와 상기 도핑영역(DR)이 동시에 형성될 수 있고, 이와는 달리 상기 유체젯 내에 상기 도펀트 물질을 추가하지 않는 경우 상기 도핑영역(DR)없이 상기 요철(도 2의 CC)만 형성할 수도 있다.
도 8b를 참조하면, 상기 제1 전극(41)의 상부 및 상기 단위 칩(UC)의 측면의 도핑 영역(DR) 상에 연장전극(41e)을 형성할 수 있다. 상기 연장전극(41e)은 상기 단위 칩(UC)의 네 측면들 상에 모두 형성될 수 있다. 상기 연장전극(41e)을 형성하는 것은 증착법을 사용할 수 있다. 또는, 유동성을 갖는 도전성 물질을 상기 메사 식각 영역 내에 노출된 제1 도전형 반도체층(21)의 상부에 도팅한 후, 이 물질을 상기 상기 단위 칩(UC)의 측면을 따라 흘러 들어가도록 하여 상기 연장전극(41e)을 형성할 수도 있다. 상기 연장전극(41e)은 상기 제1 전극(41), 상기 제1 도전형 반도체층(21) 및 상기 도핑영역(DR)에 전기적으로 접속할 수 있다.
상기 연장전극(41e)은 상기 제1 전극(41)과 인쇄회로기판 상의 전극을 연결하는 연결배선으로서의 역할을 수행할 수 있다. 따라서, 상기 연장전극(41e)을 형성하는 경우 상기 제1 전극(41)에 와이어 본딩을 하지 않을 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예들에 의해 한정되는 것은 아니다.
<제조예>
반도체 구조체와 기판의 일부 영역을 스크라이빙할 때, 물로 가이드된 레이저를 사용하여 일부 스크라이빙 한 후 나머지 부분을 물리적으로 절단하였다.
<비교예>
반도체 구조체와 기판의 일부 영역을 스크라이빙할 때, 건식 레이저를 사용하여 일부 스크라이빙 한 후 나머지 부분을 물리적으로 절단하였다.
도 10a 및 도 10b는 각각 제조예 및 비교예에 따른 단위 칩의 측면을 촬영한 사진들이다.
도 10a를 참조하면, 단위 칩의 측면 내에 불규칙한 수직방향의 세로줄 형상의 거칠기가 형성되었다. 또한, 상기 거칠기에 구비된 요부들의 폭과 길이는 서로 다를 수 있고, 그 배치 또한 불규칙함을 알 수 있다. 이와 더불어서, 상기 단위 칩의 측면 상단부에는 경사면이 형성된 것을 확인할 수 있다.
반면, 도 10b를 참조하면, 건식 레이저를 사용하여 스크라이빙한 부분 즉, 단위 칩의 측면 상단부는 그 표면이 매우 매끄러운 것을 확인할 수 있다. 또한, 물리적으로 절단된 부분 즉, 단위 칩의 측면 하단부에는 기판의 결정면에 대응하는 규칙적인 세로줄이 형성됨을 알 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 21: 제1 도전형 반도체층
22: 활성층 23: 제2 도전형 반도체층
20: 반도체 구조체 30: 전류 스프레딩 도전막
41: 제1 전극 43: 제2 전극
M: 메사 식각 영역 SL: 분리 영역
CC: 거칠기 DR: 도핑 영역
41e: 연장전극

Claims (39)

  1. 기판, 및 상기 기판 상에 차례로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 단위 칩을 포함하되,
    상기 단위 칩의 측면 내에 수직방향으로 형성된 불규칙한 세로줄 형상의 요철이 형성된 발광다이오드.
  2. 제1항에 있어서,
    상기 요철 내에 구비된 요부들은 폭들 또는 길이들이 서로 다른 발광다이오드.
  3. 제1항에 있어서,
    상기 단위 칩의 측면 내에 형성된 도핑 영역을 더 포함하는 발광다이오드.
  4. 제3항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 굴절율이 다른 발광다이오드.
  5. 제3항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 전도성이 높은 발광다이오드.
  6. 제5항에 있어서,
    상기 단위 칩의 측면 상에 상기 제1 도전형 반도체층에 전기적으로 연결된 연장전극이 배치된 발광다이오드.
  7. 제3항에 있어서,
    상기 단위 칩의 측면의 일 영역은 상기 도핑 영역과 함께 상기 요철을 갖고,
    상기 단위 칩의 측면의 다른 일 영역은 도핑 영역 없이 상기 요철을 갖는 발광다이오드.
  8. 기판, 및 상기 기판 상에 차례로 적층된 제1형 반도체층, 활성층 및 제2형 반도체층을 구비하는 단위 칩을 포함하되,
    상기 단위 칩의 일 측면은 상기 기판의 상부면에 수직인 제1면과 상기 제1면에 대해 경사진 제2면을 포함하며, 상기 제1면에 대한 법선과 상기 제2면에 대한 법선이 이루는 각(θ1)이 90도 미만인 발광다이오드.
  9. 제8항에 있어서,
    상기 단위 칩의 일 측면은 상기 제1면에 대해 경사진 제3면을 더 포함하는 발광다이오드.
  10. 제9항에 있어서,
    상기 제1면에 대한 법선과 상기 제3면에 대한 법선이 이루는 각(θ2)이 90도 미만인 발광다이오드.
  11. 제10항에 있어서,
    상기 θ1과 상기 θ2는 서로 다른 값을 갖는 발광다이오드.
  12. 제11항에 있어서,
    상기 제2면 내에 상기 제1 반도체층이 노출되고,
    상기 제3면 내에 상기 기판이 노출되고,
    상기 θ1는 상기 θ2에 비해 큰 발광다이오드.
  13. 제8항에 있어서,
    상기 단위 칩의 측면 내에 수직방향으로 형성된 불규칙한 세로줄 형상의 요철을 갖는 발광다이오드.
  14. 제13항에 있어서,
    상기 요철에 구비된 요부들은 폭들 또는 길이들이 서로 다른 발광다이오드.
  15. 제8항에 있어서,
    상기 단위 칩의 측면 내에 형성된 도핑 영역을 더 포함하는 발광다이오드.
  16. 제15항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 굴절율이 다른 발광다이오드.
  17. 제15항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 전도성이 높은 발광다이오드.
  18. 제17항에 있어서,
    상기 단위 칩의 측면 상에 상기 제1 도전형 반도체층에 전기적으로 연결된 연장전극이 배치된 발광다이오드.
  19. 제15항에 있어서,
    상기 단위 칩의 측면의 일 영역은 상기 도핑 영역과 함께 요철을 갖고,
    상기 단위 칩의 측면의 다른 일 영역은 도핑 영역 없이 요철을 갖는 발광다이오드.
  20. 기판 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 차례로 적층하는 단계; 및
    상기 기판을 단위 칩들로 분리함과 동시에 상기 단위 칩의 측면 내에 수직방향으로 형성된 불규칙한 세로줄 형상의 요철을 형성하는 단계를 포함하는 발광다이오드 제조방법.
  21. 제20항에 있어서,
    상기 요철에 구비된 요부들은 폭들 또는 길이들이 서로 다른 발광다이오드 제조방법.
  22. 제20항에 있어서,
    상기 기판을 단위 칩들로 분리하는 것은 유체젯으로 가이드된 레이저(fluid-jet-guided laser)를 사용하여 스크라이빙하는 단계를 포함하는 발광다이오드 제조방법.
  23. 제20항에 있어서,
    상기 기판을 단위 칩들로 분리하는 단계에서,
    상기 단위 칩의 측면의 적어도 일부 영역 내에 도핑 영역을 형성하는 발광다이오드 제조방법.
  24. 제23항에 있어서,
    상기 단위 칩의 측면 내에 상기 요철을 형성함과 동시에 상기 도핑 영역을 형성하는 것은
    도펀트 물질을 포함하는 유체젯으로 가이드된 레이저를 사용하여 수행하는 발광다이오드 제조방법.
  25. 제23항에 있어서,
    상기 단위 칩의 측면 내에 상기 도핑 영역을 형성하지 않으면서 상기 요철을 형성하는 것은
    도펀트 물질을 포함하지 않는 유체젯으로 가이드된 레이저를 사용하여 수행하는 발광다이오드 제조방법.
  26. 제23항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 굴절율이 다른 발광다이오드 제조방법.
  27. 제23항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 전도성이 높은 발광다이오드 제조방법.
  28. 제27항에 있어서,
    상기 단위 칩의 측면 상에 상기 제1 도전형 반도체층에 전기적으로 연결된 연장전극을 형성하는 단계를 더 포함하는 발광다이오드 제조방법.
  29. 기판 상에 제1형 반도체층, 활성층 및 제2형 반도체층을 차례로 적층하는 단계; 및
    상기 기판을 단위 칩들로 분리함과 동시에 상기 단위 칩의 측면은 상기 기판의 상부면에 수직인 제1면과 상기 제1면에 대해 경사진 제2면을 갖도록 하는 단계를 포함하며, 상기 제1면에 대한 법선과 상기 제2면에 대한 법선이 이루는 각(θ1)이 90도 미만인 발광다이오드 제조방법.
  30. 제29항에 있어서,
    상기 기판을 단위 칩들로 분리하는 것은
    유체젯으로 가이드된 레이저(fluid-jet-guided laser)를 사용하여 스크라이빙하는 단계를 포함하는 발광다이오드 제조방법.
  31. 제30항에 있어서,
    상기 기판을 단위 칩들로 분리하는 것은
    상기 유체젯으로 가이드된 레이저를 사용하여 상기 기판을 일부 스크라이빙하는 단계와
    상기 기판의 나머지 일부를 물리적으로 절단하는 단계를 포함하는 발광다이오드 제조방법.
  32. 제29항에 있어서,
    상기 단위 칩의 일 측면은 상기 제1면에 대해 경사진 제3면을 더 포함하고,
    상기 제1면에 대한 법선과 상기 제3면에 대한 법선이 이루는 각(θ2)이 90도 미만인 발광다이오드 제조방법.
  33. 제32항에 있어서,
    상기 기판을 단위 칩들로 분리하는 것은
    유체젯으로 가이드된 레이저(fluid-jet-guided laser)를 사용하여 상기 기판 전체를 스크라이빙하는 단계를 포함하는 발광다이오드 제조방법.
  34. 제32항에 있어서,
    상기 제2면 내에 상기 제1 반도체층이 노출되고,
    상기 제3면 내에 상기 기판이 노출되고,
    상기 θ1는 상기 θ2에 비해 큰 발광다이오드 제조방법.
  35. 제29항에 있어서,
    상기 기판을 상기 단위 칩들로 분리하는 단계에서,
    상기 단위 칩의 측면의 적어도 일부 영역 내에 도핑 영역을 형성하는 것을 포함하는 발광다이오드 제조방법.
  36. 제35항에 있어서,
    상기 도핑 영역을 형성하는 것은
    도펀트 물질을 포함하는 유체젯으로 가이드된 레이저를 사용하여 수행하는 발광다이오드 제조방법.
  37. 제35항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 굴절율이 다른 발광다이오드 제조방법.
  38. 제35항에 있어서,
    상기 도핑 영역은 도핑되지 않은 영역과 비교할 때 전도성이 높은 발광다이오드 제조방법.
  39. 제38항에 있어서,
    상기 단위 칩의 측면 상에 상기 제1 도전형 반도체층에 전기적으로 연결된 연장전극을 형성하는 단계를 더 포함하는 발광다이오드 제조방법.
KR1020120121535A 2012-10-30 2012-10-30 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법 KR20140057425A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120121535A KR20140057425A (ko) 2012-10-30 2012-10-30 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법
CN201310527055.3A CN103794691B (zh) 2012-10-30 2013-10-30 发光二极管及其制造方法
US14/067,455 US9112102B2 (en) 2012-10-30 2013-10-30 Light emitting diode and method of fabricating the same
US14/795,167 US9608165B2 (en) 2012-10-30 2015-07-09 Light emitting diode and method of fabricating the same
US15/469,253 US10084112B2 (en) 2012-10-30 2017-03-24 Light emitting diode and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120121535A KR20140057425A (ko) 2012-10-30 2012-10-30 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20140057425A true KR20140057425A (ko) 2014-05-13

Family

ID=50888200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120121535A KR20140057425A (ko) 2012-10-30 2012-10-30 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20140057425A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267761A (zh) * 2021-12-22 2022-04-01 广东中图半导体科技股份有限公司 一种用于led生长的复合图形化衬底、外延片和制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267761A (zh) * 2021-12-22 2022-04-01 广东中图半导体科技股份有限公司 一种用于led生长的复合图形化衬底、外延片和制备方法
CN114267761B (zh) * 2021-12-22 2023-10-20 广东中图半导体科技股份有限公司 一种用于led生长的复合图形化衬底、外延片和制备方法

Similar Documents

Publication Publication Date Title
US10084112B2 (en) Light emitting diode and method of fabricating the same
JP6858112B2 (ja) 発光ダイオード及びそれを製造する方法
KR102013363B1 (ko) 발광 소자 및 그것을 제조하는 방법
US20150129915A1 (en) Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same
KR20070104384A (ko) 반도체 발광 소자 및 그 제법
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US20140191191A1 (en) Light Emitting Devices with Textured Active Layer
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
KR101428088B1 (ko) 반도체 발광소자 및 그 제조방법
US20110300654A1 (en) Method of manufacturing semiconductor light emitting device
JP2005158788A (ja) 半導体発光素子
KR20070012930A (ko) 반도체 발광소자 및 그 제조방법
TWI585941B (zh) 發光二極體及其製造方法
KR101028314B1 (ko) 발광 소자 및 그 제조방법
KR20140057425A (ko) 측면 내에 요철을 갖는 발광다이오드 및 그의 제조방법
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR20090026688A (ko) 반도체 발광소자 및 그 제조방법
JP2022521061A (ja) 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法
KR20140055534A (ko) 측면 내에 도핑 영역을 갖는 발광다이오드 및 그의 제조방법
TWI624080B (zh) 發光二極體晶片
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR20130094483A (ko) 발광 다이오드 칩 및 그의 제조 방법
KR101984932B1 (ko) 예각과 둔각을 가지는 다각형의 발광다이오드 및 이를 포함하는 조명모듈
KR101154510B1 (ko) 고효율 발광 다이오드
KR101138978B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination