JP2009071162A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】チップ化におけるクラックの発生による歩留まりの低下が抑制された、六方晶構造の基板を有する半導体装置及び半導体装置の製造方法を提供する。
【解決手段】極性面を主面とする六方晶構造の窒化物系化合物半導体からなる半導体層を基板上に積層したウェハを複数の半導体装置に分割する半導体装置の製造方法であって、半導体層の主面２０１に直交する（１−１００）面の法線方向、及びその（１−１００）面に直交する（１１−２０）面の法線方向とそれぞれ平行に切断面を設定するステップと、（１−１００）面の法線方向と平行な切断線に沿って、半導体層の主面から半導体層と基板との境界面の中間地点まで溝を形成するステップと、切断線に沿ってウェハを切断して、主面２０１と直交する非極性面である４つの側面２０２〜２０３を主面に隣接させた複数の半導体装置に分割するステップとを含む。
【選択図】図１

Description

本発明は、六方晶構造の基板を有する半導体装置及び半導体装置の製造方法に関する。

一般に、半導体膜を形成した基板を分割してチップ化するためには、ダイシングによる分割、或いはスクライバによる劈開が用いられている。ダイシングによる分割では、例えば基板の裏面又は表面から一段階若しくは多段階に高速回転するブレードで切削し、基板を分割する。スクライバによる劈開では、ダイヤモンドを先端に配置したペン等によって基板に溝を形成し、この溝に沿って劈開することにより基板を分割する。通常、窒化物系化合物半導体を用いた半導体装置では、窒化物系化合物半導体が硬いため、基板表面に所望のチップ形状で罫書きを行ってチップ化している。

ところで、窒化ガリウム（ＧａＮ）基板等の六方晶構造の結晶構造を有する基板を用いて製造された半導体装置をチップ化する場合、基板の結晶面を考慮する必要がある。これは、ｃ面（極性面）を主面とした六方晶構造では、最も劈開しやすい面（以下において「劈開面」という。）はｍ面（非極性面）と呼ばれる｛１−１００｝面であるためである。このｍ面はｃ軸（０００１）に平行な六角柱の側面に相当する。

このため、所望の形状でチップ化するために、六方晶構造の基板及びこの基板上に結晶成長された半導体膜の劈開面以外の面に沿って罫書きを行った場合、劈開面に沿ってチップにクラックが発生し、半導体装置の歩留まりが低下する場合ある。特に、リッジ構造の半導体装置では、罫書きを入れた部分からリッジ部の段差部分まで半導体装置の表面にクラックが入ることが多い。この問題を解決するために、ウェハの表面と裏面に割り溝を入れて劈開面以外の方向に割り線を入れる方法等が提案されている（例えば、特許文献１参照。）。
特開平１１−３４０５７６号公報

しかしながら、上記の方法では、割り溝を入れるための工程が増え、更に、割り溝を入れる際にクラックが発生したりウェハが割れたりして半導体装置の歩留まりが低下するという問題があった。

上記問題点を鑑み、本発明は、チップ化におけるクラックの発生による歩留まりの低下が抑制された、六方晶構造の基板を有する半導体装置及び半導体装置の製造方法を提供する。

本発明の一態様によれば、極性面を主面とする六方晶構造の窒化物系化合物半導体からなる半導体層を基板上に積層したウェハを複数の半導体装置に分割する半導体装置の製造方法であって、（イ）前記主面に直交する（１−１００）面の法線方向、及びその（１−１００）面に直交する（１１−２０）面の法線方向とそれぞれ平行に切断線を設定するステップと、（ロ）（１−１００）面の法線方向と平行な切断線に沿って、半導体層の主面から半導体層と基板との境界面の中間地点まで溝を形成するステップと、（ハ）切断線に沿ってウェハを切断して、主面と直交する非極性面である４つの側面を主面に隣接させた複数の半導体装置に分割するステップとを含む半導体装置の製造方法が提供される。

本発明の他の態様によれば、（イ）六方晶構造の半導体からなり、極性面である基板主面を有する基板と、（ロ）基板主面上に配置された六方晶構造の窒化物系化合物半導体からなり、極性面である主面、及び、主面に直交する（１−１００）面であるｍ側面とその（１−１００）面に直交する（１１−２０）面であるａ側面とを主面に隣接して有し、（１−１００）面に沿った断面の外縁部分がメサ形状である半導体層とを備える半導体装置が提供される。

本発明によれば、チップ化におけるクラックの発生による歩留まりの低下が抑制された、六方晶構造の基板を有する半導体装置及び半導体装置の製造方法を提供できる。

次に、図面を参照して、本発明の実施の第１及び第２の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置は、図１に半導体装置の上面図、図２に図１のＩ−Ｉ方向に沿った断面図を示すように、六方晶構造の半導体からなり、極性面である基板主面１０１を有する基板１と、基板主面１０１上に配置された六方晶構造の窒化物系化合物半導体からなり、極性面である主面２０１、及び、主面に直交する（１−１００）面（ｍ面）であるｍ側面２０２とその（１−１００）面に直交する（１１−２０）面（ａ面）であるａ側面２０３とを主面に隣接して有し、（１−１００）面に沿った断面の外縁部分がメサ形状である半導体層２とを備える。図２は、図１に示した半導体装置の（１−１００）面に沿った断面図である。六方晶の結晶構造の詳細については、ｍ面やａ面の説明も含めて後述する。

半導体層２は、基板１の基板主面１０１上に結晶成長により形成するため、基板１と同様に主面２０１が極性面（ｃ面）になる。図２に示した例では、半導体層２は、それぞれが窒化物系化合物半導体である第１導電型の第１半導体層２１、活性層２２及び第２導電型の第２半導体層２３が、この順で基板１上に積層してなる。そして、第１半導体層２１及び第２半導体層２３から、それぞれ第１導電型のキャリア及び第２導電型のキャリアが活性層２２に供給される。

半導体層２の主面２０１の外縁部分のうち、ａ面であるａ側面２０３に沿った領域がメサエッチングされて段差部２０４が形成されており、半導体層２のａ側面２０３側の端部の形状はメサ形状である。つまり、主面２０１は、段差部２０４を挟んで基板主面１０１からの距離が異なる２つの領域である第１領域２０１１及び第２領域２０１２からなる。図２に示すように、第１領域２０１１は第２領域２０１２より基板主面１０１からの距離が短い。そのため、半導体層２のｍ側面２０２に沿った断面の外縁部分はメサ形状となる。

既に述べたように、六方晶の結晶構造においては、最も劈開しやすい面（劈開面）はｍ面（｛１−１００｝面）であり、ｍ面に垂直に罫書きを行った場合に、半導体装置の表面に切断部分からｍ面に沿って延伸するクラックが発生する問題があった。しかし、図１及び図２に示した半導体装置では、半導体層２の主面２０１が、段差部２０４を挟んで高さが２段階になっている。この段差部２０４は、後述するようにチップ化する前に半導体層２の主面２０１をエッチングして形成される。そのため、チップ化の段階で切断部分から延伸するクラックが発生した場合でも、主面２０１に形成した段差部２０４でクラックがとまり、クラックの発生は主面２０１の第１領域２０１１内に留まる。つまり、クラックは活性層２２や第２半導体層２３が形成された領域には達せず、クラックによる半導体装置の特性に対する影響を防止できる。そのため、半導体装置の歩留まりの低下が抑制される。

図３に、本発明の第１の実施の形態に係る半導体装置の上面図を示す。図３に示すように、半導体装置の端部から延伸するクラックは、主面２０１に形成された段差部２０４でとまっている。一方、半導体層２に段差部２０４がない場合の例を図４に示す。図４に示した半導体装置では、ａ面側の端部からｍ面に沿ってリッジストライプまでクラックが延伸している。このため、図４に示した半導体装置の特性は、クラックによる影響を受ける。

以下に図１、２に示した半導体装置の動作について説明する。図２では、第１導電型がｎ型であり、第２導電型がｐ型である例を示している。即ち、第１半導体層２１から活性層２２に電子が注入され、第２半導体層２３から活性層２２に正孔(ホール）が注入される。活性層２２では、注入された電子と正孔との再結合により発光する。つまり、図１、２に示した半導体装置は、半導体レーザダイオードとして機能する。ただし、第１導電型をｐ型、第２導電型をｎ型としてもよいことは勿論である。

活性層２２は、例えば窒化インジウムガリウム（ＩｎＧａＮ）を含む多重量子井戸構造（ＭＱＷ）構造を有しており、電子と正孔とが再結合することにより光が発生し、その発生した光を増幅させるための層である。活性層２２は、例えば、膜厚３ｎｍのＩｎＧａＮ層と膜厚９ｎｍのＧａＮ層とを交互に複数周期繰り返し積層して構成される。この場合に、ＩｎＧａＮ層は、インジウム（Ｉｎ）の組成比を５％以上とすることにより、バンドギャップが比較的小さくなり、量子井戸層を構成する。一方、ＧａＮ層は、バンドギャップが比較的大きなバリア層（障壁層）として機能する。ＩｎＧａＮ層とＧａＮ層とは交互に２〜７周期繰り返し積層されて、ＭＱＷ構造の活性層２２が構成される。発光波長は、量子井戸層（ＩｎＧａＮ層）におけるＩｎの組成比を調整することによって、例えば４００ｎｍ〜５５０ｎｍに設定できる。

第１半導体層２１は、基板１側から順に、例えばｎ型クラッド層２１２及びｎ型ガイド層２１３を積層して構成される。ここで、ｎ型クラッド層２１２は膜厚１．５μｍ以下、例えば１μｍ程度のｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）層であり、ｎ型ガイド層２１３は膜厚０．１μｍ程度のｎ型のＧａＮ層である。

第１半導体層２１において、上部の高さ方向の一部を除去して段差部２０４が形成される。より具体的には、ａ側面２０３側の端部において、ｎ型ガイド層２１３及びｎ型クラッド層２１２の上部の高さ方向の一部がエッチング除去され、ｍ面に沿った第１半導体層２１の切断面は凸型形状となる。つまり、第１半導体層２１は、ａ側面２０３側の外縁部分より中心部分の方が膜厚が厚い。その結果、半導体層２の主面２０１は、段差部２０４を挟んで基板主面１０１からの距離が異なる第１領域２０１１と第２領域２０１２とを有する。第１領域２０１１は、エッチングにより露出されるｎ型クラッド層２１２の上面であり、第２領域２０１２は、第２半導体層２３の上面である。

第２半導体層２３は、活性層２２上に、例えばｐ型電子ブロック層２３１、ｐ型ガイド層２３２、ｐ型クラッド層２３３及びｐ型コンタクト層２３４をこの順で積層して構成される。ここで、ｐ型電子ブロック層２３１は膜厚２０ｎｍ程度のｐ型のＡｌＧａＮ層であり、ｐ型ガイド層２３２は膜厚０．１μｍのｐ型ＧａＮ層であり、ｐ型クラッド層２３３は膜厚１．５μｍ以下、例えば０．４μｍのｐ型ＡｌＧａＮ層であり、ｐ型コンタクト層２３４は膜厚０．３μｍのｐ型ＧａＮ層である。

第１の実施の形態に係る半導体装置は、基板主面１０１に対向する基板１の裏面に接して配置されたｎ側電極４１と、第２半導体層２３の活性層２２と接する面に対向する面に接して配置されたｐ側電極４２とを更に備える。ｎ側電極４１は、例えばアルミニウム（Ａｌ）からなり、ｐ側電極４２は、例えばパラジウム（Ｐｄ）−金（Ａｕ）合金等からなる。

ｐ型コンタクト層２３４は、第２半導体層２３とｐ側電極４２間の電気抵抗を低減するための低抵抗層である。ｐ型コンタクト層２３４は、ＧａＮ半導体にｐ型ドーパントとしてのマグネシウム（Ｍｇ）を、例えば３×１０¹⁹ｃｍ^-3の高濃度でドープして形成される。また、第１半導体層２１の上面の一部を露出させてｎ側電極を形成する場合には、第１半導体層２１とｎ側電極間の電気抵抗を低減するための低抵抗層としてｎ型コンタクト層を形成してもよい。ｎ型コンタクト層は、例えば膜厚２μｍ程度のＧａＮ半導体にｎ型ドーパントとしてのシリコン（Ｓｉ）イオンを、３×１０¹⁸ｃｍ^-3程度の高濃度でドープして形成される。

ＡｌＧａＮ層からなるｎ型クラッド層２１２及びｐ型クラッド層２３３は、ＩｎＧａＮ層及びＧａＮ層からなるＭＱＷ構造の活性層２２で発生する光をｎ型クラッド層２１２及びｐ型クラッド層２３３の間に閉じ込める「光閉じ込め効果」を生じさせるために形成される。ｎ型クラッド層２１２は、ＡｌＧａＮ半導体に、ｎ型ドーパントとしてのＳｉを、例えば１×１０¹⁸ｃｍ^-3のドーピング濃度でドープして形成される。また、ｐ型クラッド層２３３は、ｐ型ドーパントとしてのＭｇを、例えば１×１０¹⁹ｃｍ^-3のドーピング濃度でドープして形成される。ｎ型クラッド層２１２は、ｎ型ガイド層２１３よりもバンドギャップが広く、ｐ型クラッド層２３３は、ｐ型ガイド層２３２よりもバンドギャップが広い。これにより、良好な光閉じ込めを行うことができる。

ｎ型ガイド層２１３及びｐ型ガイド層２３２は、活性層２２にキャリア（電子及び正孔）を閉じ込める「キャリア閉じ込め効果」を生じさせるための半導体層である。これにより、活性層２２における電子及び正孔の再結合の効率が高められる。ｎ型ガイド層２１３は、ＧａＮ半導体に、例えば１×１０¹⁸ｃｍ^-3のドーピング濃度でｎ型ドーパントとしてのＳｉをドープして形成される。ｐ型ガイド層２３２は、ＧａＮ半導体に、例えば５×１０¹⁸ｃｍ^-3のドーピング濃度でｐ型ドーパントとしてのＭｇをドープして形成される。

ｐ型電子ブロック層２３１は、ＡｌＧａＮ半導体に、例えば５×１０¹⁸ｃｍ^-3のドーピング濃度でｐ型ドーパントとしてＭｇをドープすることにより形成される。ｐ型電子ブロック層２３１は、活性層２２からの電子の流出を防いで、電子および正孔の再結合効率を高める。

第２半導体層２３の上部の一部を除去することにより、リッジストライプ５０が形成されている。より具体的には、ｐ型コンタクト層２３４、ｐ型クラッド層２３３及びｐ型ガイド層２３２の一部がエッチング除去され、ｍ面に沿った切断面がほぼ台形形状（メサ形）のリッジストライプ５０が形成される。リッジストライプ５０は、ｍ軸方向に延伸している。ｎ型ガイド層２１３、活性層２２及びｐ型ガイド層２３２によって、リッジストライプ５０の長手方向両端の端面を共振器端面とするファブリペロー共振器が形成される。活性層２２で発生した光は、リッジストライプ５０の長手方向両端の端面間を往復しながら、誘導放出によって増幅される。そして、増幅された光の一部が長手方向の端面からレーザ光として半導体装置の外部に出力される。リッジストライプ５０が形成されることより、エッチングにより露出されるｐ型ガイド層２３２の上面が主面２０１の第２領域２０１２である。

図２に示すように、ｐ側電極４２がリッジストライプ５０の頂面（ストライプ状の接触領域）のｐ型コンタクト層２３４だけに接触するように、ｐ型ガイド層２３２及びｐ型クラッド層２３３の露出面を覆う絶縁膜３０が配置される。これによりリッジストライプ５０に電流が集中するため、効率的なレーザ発振が可能になる。また、リッジストライプ５０の表面は、ｐ側電極４２との接触領域以外が絶縁膜３０で覆われて保護されるので、横方向の光閉じ込めを緩やかにして制御を容易にすることができると共に、側面からのリーク電流を防ぐことができる。絶縁膜３０は、屈折率が１よりも大きな材料、例えば、酸化シリコン（ＳｉＯ₂）膜や２酸化ジルコニウム（ＺｒＯ₂）膜等が採用可能である。

次に、図１、２に示した半導体装置の結晶構造について説明する。ＧａＮ基板は六方晶の結晶構造を有するため、例えば基板１が基板主面１０１をｃ面とするＧａＮ基板である場合に、基板主面１０１上に結晶成長される窒化物系化合物半導体からなる半導体層２は主面２０１をｃ面とする六方晶の結晶構造となる。図５を参照して、六方晶の結晶構造について説明する。図５は、六方晶の結晶構造のユニットセルを示す模式図である。

六方晶系のｃ軸［０００１］は六角柱の軸方向に延伸し、このｃ軸を法線とする面（六角柱の頂面）がｃ面｛０００１｝である。ｃ面は、＋ｃ軸側と−ｃ軸側とで異なる性質を示し、極性面(Polar Plane)と呼ばれる。また、六方晶構造の結晶では、分極方向がｃ軸に沿っている。

六方晶系においては、六角柱の６つの側面がそれぞれｍ面（｛１−１００｝面）であり、隣り合わない一対の稜線を通る面がａ面（｛１１−２０｝面）である。ｍ面及びａ面は、ｃ面に対して垂直な結晶面であり、分極方向に対して直交しているため、極性のない平面、すなわち、非極性面(Nonpolar Plane)である。

図６に、図１、２に示した半導体装置が複数形成される基板１の上面の一部を、六方晶構造と共に示す。即ち、図６は六方晶構造を角柱の頂面であるｃ面の法線方向からみた図であり、六方晶構造の各ユニットセルが破線で示されている。つまり、ユニットセルの各ｍ面を破線で示している。

また、図６に、基板１を複数のチップに分割する切断面を示す切断線１５１〜１５６を実線で示した。切断線１５１〜１５３の延伸する第１の切断方向と切断線１５４〜１５６の延伸する第２の切断方向は直交する。つまり、切断線１５１〜１５６に沿って基板を分割して得られるチップの主面形状は矩形である。以下において、主面形状が矩形であるチップを「矩形チップ」という。切断線１５１〜１５３に沿って基板１を切断した面が図１に示した半導体装置のａ側面２０３になり、切断線１５４〜１５６に沿って基板１を切断した面がｍ側面２０２になる。

半導体装置が形成される基板１には、例えばオリエンテーションフラット等の面方位の基準が予め加工されているため、これらの面方位の基準を用いてｍ面やａ面を確認できる。なお、図６では６本の切断線１５１〜１５６のみを便宜上示したが、切断線の本数が分割前の基板１の面積や分割後の矩形チップの面積に応じて決定されることは勿論である。

図６に示した例では、切断線１５１〜１５３はｍ面と垂直に設定される。ここで、切断線１５１〜１５３と垂直なｍ面を「基準ｍ面」とする。切断線１５４〜１５６は基準ｍ面と平行に設定され、図６に１点鎖線で示した基準ｍ面と直交するａ面（以下において「基準ａ面」という。）と垂直である。つまり、矩形チップである図１に示した半導体装置の対向する一組のｍ側面２０２がｍ軸と垂直になるように切断線１５４〜１５６に沿って基板１は分割される。ｍ側面２０２に隣接する矩形チップのａ側面２０３は切断線１５１〜１５３に沿って分割されてａ軸と垂直になる。

以下に、本発明の第１の実施の形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

（イ）ｃ面を主面とする基板１を用意する。基板１は、例えば厚さ３５０μｍ程度のＧａＮ基板である。そして、有機金属気相成長（ＭＯＣＶＤ）法等により、基板１の基板主面１０１上に半導体層２を成長させる。具体的には、ｎ型の第１半導体層２１、活性層２２及びｐ型の第２半導体層２３が順次積層される。

（ロ）プラズマエッチング等のドライエッチングによって、第２半導体層２３の一部を除去してリッジストライプ５０を形成する。具体的には、例えば、フォトレジスト膜を第２半導体層２３の全面に塗布した後、フォトリソグラフィ技術によってエッチングする部分のフォトレジスト膜を除去して第２半導体層２３の表面の一部を露出させる。次いで、フォトレジスト膜をマスクにして第２半導体層２３の一部をエッチング除去して、リッジストライプ５０を形成する。リッジストライプ５０は、ｍ軸方向と平行になるように形成される。

（ハ）次いで、半導体層２の上面に、リフトオフ法等によって絶縁膜３０を形成する。具体的には、フォトレジスト膜等でストライプ状のマスクを形成した後、ｐ型ガイド層２３２、ｐ型クラッド層２３３及びｐ型コンタクト層２３４の全体を覆うように絶縁体薄膜を形成する。この絶縁体薄膜をリフトオフしてｐ型コンタクト層２３４の頂面のみが露出するように、絶縁膜３０を形成する。

（ニ）露出したｐ型コンタクト層２３４の頂面に接するように、絶縁膜３０上にｐ側電極４２を形成する。更に、基板１の裏面にｎ側電極４１を形成する。

（ホ）次に、所望のチップ形状になるように、例えば図６に示したように切断線１５１〜１５６を設定する。このとき、切断線１５１〜１５３が基準ｍ面と垂直に設定され、切断線１５４〜１５６が基準ｍ面と平行に設定される。基準ｍ面は、基板１に加工済みのオリエンテーションフラット等を用いて設定可能である。例えばオリエンテーションフラットに平行なｍ面を基準ｍ面とする。

（ヘ）次いで、設定した切断線１５１〜１５３に沿って、図７に示すように半導体層２の主面２０１に溝２０を形成する。具体的には、半導体層２の主面２０１から半導体層２と基板１との境界面（基板主面１０１）の中間地点まで、主面２０１と直交する基準ｍ面に沿って溝２０を形成する。このとき、切断線１５１〜１５３が溝２０の中心になるように溝２０を形成することが好ましい。溝２０はｍ軸方向に延伸する。溝２０の深さｄは、例えば０．５〜１μｍ程度であり、溝２０の幅ｗは、例えば３０μｍ程度である。溝２０は、例えばフォトレジスト膜をマスクにしてｐ側電極４２、絶縁膜３０、及び半導体層２の上部の高さ方向の一部をドライエッチングすることにより形成可能である。絶縁膜３０にＺｒＯ₂膜を採用した場合は、絶縁膜３０のエッチングにはフッ素系ガスを使用できる。また、半導体層２エッチングには、塩素系ガスを使用できる。

（ト）溝２０内に設定された切断線１５１〜１５３、及び基準ｍ面と平行に設定された切断線１５４〜１５６に沿って、罫書きを行う。

（チ）罫書きに沿って基板１を劈開して基板１を複数のチップに分割て、図１及び図２に示した半導体装置を得る。例えば、罫書きされた箇所に対応する位置で基板１の裏面に劈開用ブレードを接触させてブレーキングし、基板１を劈開する。

以上に説明した製造方法によって、主面２０１と直交する非極性面である４つの側面、即ち、ｍ面である対向する２つのｍ側面２０２及びａ面である対向する２つのａ側面２０３を主面２０１に隣接させた半導体装置が製造される。溝２０が形成されるため、分割された後の半導体装置は段差部２０４を有する。つまり、上記の製造方法で製造された半導体装置の、ｍ面に沿った断面の外縁部分はメサ形状である。

以上では劈開により基板１を分割する例を説明したが、ダイシングにより基板１を分割してもよい。例えば溝２０の幅ｗが３０μｍ程度の場合、刃厚１０μｍ程度のダイシング用ブレードを使用して基板１をチップに分割できる。或いは、溝２０の底部から基板１の裏面の途中までをダイシングによって新たな溝を形成し、その後に劈開によって基板１をチップに分割してもよい。

既に述べたように、ｍ軸方向に罫書きを行った場合に、劈開面であるｍ面に沿って半導体装置の表面にクラックが発生しやすい。しかし、上記に説明した半導体装置の製造方法によれば、ｍ軸と平行に切断線１５１〜１５３に沿って罫書きを行ったときに、切断線１５１〜１５３からａ軸方向にクラックが発生した場合であっても、溝２０の底部に発生したクラックは、溝２０の側壁、即ち段差部２０４で止まる。その結果、発生したクラックによる半導体装置の特性に対する影響を防止できる。

なお、上記の製造方法では、切断線１５１〜１５６を設定する前にｎ側電極４１を形成する例を示したが、切断線１５１〜１５６を設定した後にｎ側電極４１を形成してもよい。この場合、切断線１５１〜１５６が設定された領域を除いてｎ側電極４１を形成できる。つまり、劈開或いはダイシングにより分割される部分にｎ側電極４１を形成しないことにより、チップ化が更に容易になる。

また、ダイシング用ブレードの磨耗を考慮すれば、ダイシング前に基板１をラッピングして予め裏面を薄く研磨しておくことが好ましい。基板１の厚みは薄いほどダイシング用ブレードの磨耗の点で好ましいが、ラッピングのハンドリングを考慮すると、１００μｍ程度まで研磨すれば十分である。

以上に説明したように、本発明の第１の実施の形態に係る半導体装置の製造方法によれば、劈開面と垂直に延伸する溝２０を形成するため、劈開面と垂直に罫書きを行うことにより劈開面と平行にクラックが発生した場合であっても、発生したクラックは溝２０の側壁で止まる。その結果、発生したクラックによる半導体装置の特性に対する影響が防止され、歩留まりの低下を抑制しつつ、基板１をチップに分割できる半導体装置の製造方法を提供できる。

(第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置は、図８に上面図を、図９に図８のＩＩ−ＩＩ方向に沿った断面図を示すように、リッジストライプ５０が形成された領域を除いて、半導体層２の主面２０１と直交するａ面であるａ側面２０３に沿った断面の外縁部分がメサ形状であることが図１、２に示した半導体装置と異なる点である。つまり、半導体層２の主面２０１の外縁部分のうち、リッジストライプ５０が形成された領域を除いた領域がメサエッチングされて、段差部２０４が形成されている。その他の構成については、図１、２に示した第１の実施の形態と同様である。

図１、２に示した半導体装置では、半導体層２の主面２０１の外縁部分のうち、ａ面であるａ側面２０３に沿った領域がメサエッチングされて段差部２０４が形成されており、半導体層２のａ側面２０３側の端部の形状はメサ形状である。一方、図８、９に示した半導体装置では、半導体層２の主面２０１の外縁部分のうち、ａ側面２０３に沿った領域だけでなく、主面２０１と直交するｍ面であるｍ側面２０２に沿った領域もメサエッチングされて段差部２０４が形成されている。そのため、半導体層２のａ側面２０３側の端部だけでなく、ｍ側面２０２側の端部の形状もメサ形状である。

図８、９に示した半導体装置においても、チップ化の段階で切断部分から延伸するクラックが発生した場合でも、主面２０１に形成した段差部２０４でクラックがとまり、クラックの発生は主面２０１の第１領域２０１１内に留まる。その結果、クラックによる半導体装置の特性に対する影響が防止され、半導体装置の歩留まりの低下が抑制される。他は、第１の実施の形態と実質的に同様であり、重複した記載を省略する。

次に、本発明の第２の実施の形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

（イ）第１の実施の形態の製造方法で説明した方法と同様にして、ＭＯＣＶＤ法等によりｃ面を主面とする基板１上に半導体層２を結晶成長させた後、リッジストライプ５０を形成する。更に、絶縁膜３０を形成した後、ｐ側電極４２及びｎ側電極４１を形成する。

（ロ）次に、所望のチップ形状になるように、例えば図６に示したように切断線１５１〜１５６を設定する。このとき、切断線１５１〜１５３が基準ｍ面と垂直に設定され、切断線１５４〜１５６が基準ｍ面と平行に設定される。

（ハ）次いで、設定した切断線１５１〜１５６に沿って、半導体層２の主面２０１に、リッジストライプ５０が形成された領域を除いて溝２０を形成する。具体的には、半導体層２の主面２０１から半導体層２と基板１との境界面（基板主面１０１）の中間地点まで、主面２０１と直交するｍ面及びａ面と平行に溝２０を形成する。このとき、切断線１５１〜１５６が溝２０の中心になるように溝２０を形成することが好ましい。図１０に示すように、溝２０はｍ軸方向及びａ軸方向に延伸する。図１０は、溝２０を形成した基板１の上面図である。

（ニ）設定された切断線１５１〜１５６に沿って、溝２０内に罫書きを行う。

（ホ）罫書きに沿って基板１を劈開して基板１を複数のチップに分割し、図８、９に示した半導体装置を得る。

レーザ光を照射して罫書きを行うために、切断箇所にある絶縁膜３０を予め除去しておく場合がある。つまり、溝２０が形成されない領域を切断するためには、溝２０を形成する工程とは別に、この領域の絶縁膜３０をドライエッチング等によって除去する必要がある。しかし、本発明の第２の実施の形態に係る半導体装置の製造方法では、すべての切断線１５１〜１５６に沿って溝２０が同時に形成される。このため、罫書きのために絶縁膜３０を除去する工程を省略することができ、半導体装置を効率的に製造することができる。

（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

既に述べた実施の形態の説明においては、リッジストライプ５０を有するレーザダイオードの例を示したが、リッジストライプの無いレーザダイオードであってもよい。また、ｎ型半導体層、活性層及びｐ型半導体層が積層された発光ダイオード（ＬＥＤ）であってもよい。或いは、半導体層２がｎ型半導体層とｐ型半導体層とが直接接合するｐｎ接合等の他の構造を有してもよい。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の第１の実施の形態に係る半導体装置の上面図である。 図１に示した半導体装置のＩ−Ｉ方向に沿った断面図である。 本発明の第１の実施の形態に係る半導体装置に発生するクラックを示す模式図である。 関連技術の半導体装置に発生するクラックを示す模式図である。 六方晶の結晶構造を説明するための模式図である。 本発明の実施の形態に係る半導体装置の上面を、六方晶構造及び切断線と共に示した模式図である。 本発明の第１の実施の形態に係る半導体装置の製造方法の例を説明するための工程断面図である。 本発明の第２の実施の形態に係る半導体装置の上面図である。 図８に示した半導体装置のＩＩ−ＩＩ方向に沿った断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法の例を説明するための工程上面図である。

符号の説明

１…基板
２…半導体層
２０…溝
２１…第１半導体層
２２…活性層
２３…第２半導体層
３０…絶縁膜
４１…ｎ側電極
４２…ｐ側電極
５０…リッジストライプ
１０１…基板主面
１５１〜１５６…切断線
２０１…主面
２０２…ｍ側面
２０３…ａ側面
２０４…段差部
２１２…ｎ型クラッド層
２１３…ｎ型ガイド層
２３１…ｐ型電子ブロック層
２３２…ｐ型ガイド層
２３３…ｐ型クラッド層
２３４…ｐ型コンタクト層

Claims (5)

1. 極性面を主面とする六方晶構造の窒化物系化合物半導体からなる半導体層を基板上に積層したウェハを複数の半導体装置に分割する半導体装置の製造方法であって、
   前記主面に直交する（１−１００）面の法線方向、及び該（１−１００）面に直交する（１１−２０）面の法線方向とそれぞれ平行に切断線を設定するステップと、
   前記（１−１００）面の法線方向と平行な切断線に沿って、前記半導体層の主面から前記半導体層と前記基板との境界面の中間地点まで溝を形成するステップと、
   前記切断線に沿って前記ウェハを切断して、前記主面と直交する非極性面である４つの側面を前記主面に隣接させた複数の半導体装置に分割するステップ
   とを含むことを特徴とする半導体装置の製造方法。
2. 前記（１１−２０）面の法線方向と平行な切断線に沿って、前記半導体層の主面から前記半導体層と前記基板との境界面の中間地点まで溝を形成するステップを更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. ドライエッチングによって前記溝を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 六方晶構造の半導体からなり、極性面である基板主面を有する基板と、
   前記基板主面上に配置された六方晶構造の窒化物系化合物半導体からなり、極性面である主面、及び、前記主面に直交する（１−１００）面であるｍ側面と該（１−１００）面に直交する（１１−２０）面であるａ側面とを前記主面に隣接して有し、前記（１−１００）面に沿った断面の外縁部分がメサ形状である半導体層
   とを備えることを特徴とする半導体装置。
5. 前記半導体層が、第１導電型の第１半導体層と第２導電型の第２半導体層を含み、前記第２半導体層の前記（１−１００）面に沿った断面が凸型形状であることを特徴とする請求項４に記載の半導体装置。

Images