KR101716899B1 - 고체 촬상 소자 및 그 제조 방법, 및 고체 촬상 소자를 포함하는 촬상 장치 - Google Patents
고체 촬상 소자 및 그 제조 방법, 및 고체 촬상 소자를 포함하는 촬상 장치 Download PDFInfo
- Publication number
- KR101716899B1 KR101716899B1 KR1020100071805A KR20100071805A KR101716899B1 KR 101716899 B1 KR101716899 B1 KR 101716899B1 KR 1020100071805 A KR1020100071805 A KR 1020100071805A KR 20100071805 A KR20100071805 A KR 20100071805A KR 101716899 B1 KR101716899 B1 KR 101716899B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- fixed negative
- negative charges
- image pickup
- solid
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 99
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 26
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 25
- 125000002524 organometallic group Chemical group 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 25
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 238000010099 solid forming Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 37
- 239000010703 silicon Substances 0.000 description 37
- 238000009825 accumulation Methods 0.000 description 36
- 239000000758 substrate Substances 0.000 description 24
- 230000000694 effects Effects 0.000 description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000002243 precursor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052773 Promethium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- VQMWBBYLQSCNPO-UHFFFAOYSA-N promethium atom Chemical compound [Pm] VQMWBBYLQSCNPO-UHFFFAOYSA-N 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
광전 변환을 행하는 포토다이오드가 형성된 반도체층; 적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성된, 고정된 음전하들을 포함하는 제1 막; 고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 형성된, 고정된 음전하들을 포함하는 제2 막; 및 고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성된, 고정된 음전하들을 포함하는 제3 막을 포함하는 고체 촬상 소자가 본 명세서에 개시된다.
Description
본 발명은 고체 촬상 소자 및 그 제조 방법, 및 고체 촬상 소자를 포함하는 촬상 장치에 관한 것이다.
CCD(Charge Coupled Device) 고체 촬상 소자 및 CMOS(Complementary Metal Oxide Semiconductor) 고체 촬상 소자에서는, 포토다이오드에서 생성된 결정 결함 및 실리콘 기판에 형성된 수광부와 이 수광부 상에 있는 절연층 간의 계면에서 생성된 계면 준위(interface states)가 암전류를 발생시킨다는 것이 알려져 있다.
도 13a는 포토다이오드가 형성된 실리콘층 상에 절연층이 형성되어 있는 준위를 나타내는 모식적 단면도이고, 도 13b는 도 13a에 도시된 절연층과 실리콘층의 에너지도이다. 따라서, 도 13a 및 도 13b에 나타낸 바와 같이, 포토다이오드가 형성된 실리콘층(51)과 실리콘층(51) 상에 있는 절연층(52) 간의 계면에서, x 마크로 각각 표시된 계면 준위가 발생하고 있다. 이 각각의 계면 준위는 암전류의 발생원이 되고, 따라서 계면으로부터 발생하는 각 전자가 암전류의 형태로 포토다이오드 PD내에 유입되게 된다.
따라서, 암전류의 발생을 제어하는 기술로서 소위 HAD(Hole Accumulation Diode) 구조가 채용된다. HAD 구조는, 예를 들어, 일본 특허 공개 제2005-123280호(이하, '특허문헌 1'이라 함)에 설명되어 있다.
도 14a는 p+형의 반도체 영역을 형성하여 HAD 구조를 얻은 경우를 설명하는 모식적인 단면도이고, 도 14b는 실리콘층, 절연층 및 실리콘층과 절연층 사이에 형성된 양전하 축적 영역의 에너지도이다. 구체적으로, 도 14a 및 도 14b에 나타낸 바와 같이, 실리콘층(51)의 표면 부근에 p형의 불순물을 도입하여 p+형의 반도체 영역을 형성하고, 이 p+형의 반도체 영역을 양전하(정공)를 축적하기 위한 양전하 축적 영역(53)으로 한다.
양전하 축적 영역(53)이 실리콘층(51)과 절연층(52) 간의 계면에 형성되어 있는 HAD 구조는 상술한 바와 같이 얻어지며, 이에 의해 포토다이오드는 계면에서 떨어져 있어, 각각 발생원으로서 기능하는 계면 준위로부터의 암전류의 발생을 억제하는 것이 가능하게 된다.
일반적으로, HAD 구조를 형성할 때에는, B, BF2 등과 같은 이온을 어닐링 온도에서 실리콘층 내로 이온 주입함으로써, 계면 부근에 양전하 축적 영역(53)이 되는 p+형의 반도체 영역을 형성하고 있다.
또한, 종래의 이온 주입 프로세스에서는, 주입된 불순물 이온의 적정한 확산 및 활성화를 실현하기 위해 가능한 한 오랫동안 높은 온도를 유지하는 것이 필수이다.
그러나, 높은 온도를 장시간 유지하는 것은 고체 촬상 소자의 특성 등을 충분히 확보하는 관점에서는 바람직하지 않다.
이러한 상황에 대처하기 위해, 도 15a 및 도 15b에 나타낸 바와 같이, 포토다이오드 PD가 형성된 실리콘층(51)을 덮기 위해 형성된 절연층으로서, 통상의 절연층(52) 대신 고정된 음전하(negative fixed charge)(54)를 포함하는 절연층(55)을 형성하는 것이 제안되어 있다. 이 구조는, 예를 들어, 일본 특허 공개 제2008-306154호(이하, '특허문헌 2'라 함)에 개시되어 있다.
이 경우, 도 15b에 나타낸 바와 같이, 실리콘층(51) 내로 불순물 이온이 주입되지 않는 경우에도, 절연층(55)의 에너지 밴드를 벤딩함으로써 실리콘층(51)과 절연층(55) 간의 계면 부근에 양전하 축적 영역(53)이 형성되고, 따라서 양전하(정공)가 양전하 축적 영역(53)에 축적될 수 있다.
고정된 음전하(54)를 포함하는 이러한 절연층(55)의 재료로서는 HfO2, ZrO2, Al2O3, TiO2, Ta2O5 등이 있다.
또한 특허문헌 2에는, 고정된 음전하를 포함하는 절연층을 성막할 때에, ALD(Atomic Layer Deposition:원자층 증착)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition:유기 금속 화학적 기상 성장)법 중 하나를 이용하여 성막된 제1 막과, PVD(Physical Vapor Deposition:물리적 기상 성장)법을 이용하여 성막된 제2 막을 서로 적층하는 기법도 제안되어 있다.
이 기법에 따르면, ALD법을 이용함으로써 계면 준위의 발생을 억제할 수 있고, PVD법을 이용함으로써 생산성을 높일 수 있다.
그러나, 특허문헌 2에 기재되어 있는 구성에 비해 계면 준위에 의해 발생되는 암전류의 발생을 더 억제하는 것이 요망된다.
본 발명은 상술한 문제점을 해결하기 위해 이루어진 것이므로, 암전류를 억제할 수 있는 고체 촬상 소자, 그 제조 방법, 및 고체 촬상 소자를 포함하는 촬상 장치를 제공하는 것이 바람직하다.
상술한 바를 이루기 위해, 본 발명의 실시 형태에 따르면, 광전 변환을 행하는 포토다이오드가 형성된 반도체층; 적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성된, 고정된 음전하들을 포함하는 제1 막; 고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 형성된, 고정된 음전하들을 포함하는 제2 막; 및 고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성된, 고정된 음전하들을 포함하는 제3 막을 포함하는 고체 촬상 소자가 제공된다.
본 발명의 실시 형태에 따른 고체 촬상 소자에서는, 고정된 음전하를 각각 포함하는 제1 막, 제2 막 및 제3 막을 형성함으로써 포토다이오드가 형성된 반도체층의 계면 부근(표면 부근)에 양전하 축적 영역이 형성된다. 따라서, 양전하(정공)는 양전하 축적 영역에 축적될 수 있다. 그 결과, 계면 준위에 의해 발생되는 암전류의 발생을 억제하는 것이 가능하다. 또한, 제1 막, 제2 막 및 제3 막을 서로 결합함으로써 충분한 네거티브 바이어스 효과(negative bias effect)가 얻어진다.
또한, 물리적 기상 성장법을 이용하여 고정된 음전하를 포함하는 제2 막을 형성할 때, 고정된 음전하를 포함하는 제1 막의 존재에 의해 반도체층이 손상되는 것을 방지할 수 있다.
또한, 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하를 포함하는 제3 막의 존재에 의해, 네거티브 바이어스 효과를 저하시키는 것 같은 원소(수소 등)가 침입하는 것을 차단할 수 있다. 이것은 제3 막이 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되어 있어, 물리적 기상 성장법을 이용하여 형성된 제2 막보다도 결정화의 정도가 더 강하고 보다 치밀하게 형성되기 때문이다.
본 발명의 또 다른 실시 형태에 따르면, 반도체층에 포토다이오드를 형성하는 공정; 적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 고정된 음전하들을 포함하는 제1 막을 형성하는 공정; 고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 고정된 음전하들을 포함하는 제2 막을 형성하는 공정; 및 고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 고정된 음전하들을 포함하는 제3 막을 형성하는 공정을 포함하는 고체 촬상 소자의 제조 방법이 제공된다.
본 발명의 또 다른 실시 형태에 따른 고체 촬상 소자의 제조 방법에서는, 적어도 포토다이오드가 형성된 영역의 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 고정된 음전하를 포함하는 제1 막을 형성한다. 이에 의해, 반도체층이 손상되지 않도록 제1 막을 형성할 수 있다.
또한, 제1 막이 제2 막 밑에 있도록 형성되어 있기 때문에, 물리적 기상 성장법을 이용하여 제2 막을 형성할 때에 반도체층이 손상되는 것을 제 1막이 방지할 수 있다.
또한, 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 제2 막 상에 제3 막을 형성한다. 그러므로, 고정된 음전하를 포함하는 제3 막은 네거티브 바이어스 효과를 저하시키는 것 같은 원소(수소 등)가 침입하지 않도록 차단할 수 있다.
또한, 제1 막, 제2 막 및 제3 막을 형성함으로써 포토다이오드가 형성된 반도체층의 계면 부근(표면 부근)에 양전하(정공)를 축적시키는 것이 가능한 구조로 된다. 이에 의해, 계면 준위에 의해 발생되는 암전류의 발생을 억제하는 것이 가능하게 된다.
본 발명의 또 다른 실시 형태에 따르면, 입사광을 집광하는 집광 광학부; 광전 변환을 행하는 포토다이오드가 형성된 반도체층, 적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하들을 포함하는 제1 막, 고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 형성되고 고정된 음전하들을 포함하는 제2 막, 및 고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하들을 포함하는 제3 막을 포함하고, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 상기 수광된 입사광을 전기 신호로 광전 변환하는 고체 촬상 소자; 및 상기 고체 촬상 소자에서의 광전 변환을 통해 얻어진 전기 신호를 처리하는 신호 처리부를 포함하는 촬상 장치가 제공된다.
본 발명의 또 다른 실시 형태에 따른 촬상 장치에서는, 본 실시 형태의 고체 촬상 소자가 또 다른 실시 형태의 촬상 장치의 구성에 포함되어 있기 때문에 암전류의 발생을 억제하는 것이 가능하다.
상술한 본 발명의 고체 촬상 소자 및 고체 촬상 소자를 제조하는 방법에 따르면, 충분히 큰 네거티브 바이어스 효과가 계면 준위에 의해 발생된 암전류의 발생을 억제하는 것을 가능하게 한다.
따라서, 암전류의 발생 없이 안정적으로 동작하고 신뢰성이 높은 고체 촬상 소자를 실현하는 것이 가능하다.
상술한 본 발명의 촬상 소자에 따르면, 고체 촬상 소자에서의 암전류의 발생을 억제할 수 있으므로, 고체 촬상 소자에서 광전 변환을 통해 얻어지는 전기 신호가 안정화된다.
따라서, 안정적으로 동작하고 높은 신뢰성을 갖고 양호한 화질이 얻어지는 촬상 장치를 실현할 수 있다.
도 1은 본 발명에 따른 고체 촬상 소자의 실시 형태의 구성을 나타내는 개략적인 단면도.
도 2 내지 도 10은 도 1에 나타낸 고체 촬상 소자의 제조의 각 공정을 설명하는 각 개략 단면도.
도 11a 및 도 11b는 각각 비교예의 고체 촬상 소자에서 발생하는 현상을 추측하여 얻은 모델을 나타내는 개략 단면도 및 도 1에 나타낸 실시 형태의 고체 촬상 소자에서 발생하는 현상을 추측하여 얻은 모델을 나타내는 개략 단면도.
도 12는 본 발명에 따른 촬상 장치의 실시 형태의 구성을 나타내는 개략 블록도.
도 13a 및 도 13b는 각각, 포토다이오드가 형성되어 있는 실리콘층 상에 절연층이 형성되어 있는 경우를 설명하는 개략 단면도 및 에너지도.
도 14a 및 도 14b는 각각, p+형의 반도체 영역을 형성하여 HAD 구조를 얻은 경우를 설명하는 개략 단면도 및 에너지도.
도 15a 및 도 15b는 각각, 고정된 음전하를 포함하는 절연층이 포토다이오드가 형성되어 있는 실리콘층 상에 형성되어 있는 경우를 설명하는 개략 단면도 및 에너지도.
도 2 내지 도 10은 도 1에 나타낸 고체 촬상 소자의 제조의 각 공정을 설명하는 각 개략 단면도.
도 11a 및 도 11b는 각각 비교예의 고체 촬상 소자에서 발생하는 현상을 추측하여 얻은 모델을 나타내는 개략 단면도 및 도 1에 나타낸 실시 형태의 고체 촬상 소자에서 발생하는 현상을 추측하여 얻은 모델을 나타내는 개략 단면도.
도 12는 본 발명에 따른 촬상 장치의 실시 형태의 구성을 나타내는 개략 블록도.
도 13a 및 도 13b는 각각, 포토다이오드가 형성되어 있는 실리콘층 상에 절연층이 형성되어 있는 경우를 설명하는 개략 단면도 및 에너지도.
도 14a 및 도 14b는 각각, p+형의 반도체 영역을 형성하여 HAD 구조를 얻은 경우를 설명하는 개략 단면도 및 에너지도.
도 15a 및 도 15b는 각각, 고정된 음전하를 포함하는 절연층이 포토다이오드가 형성되어 있는 실리콘층 상에 형성되어 있는 경우를 설명하는 개략 단면도 및 에너지도.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시 형태를 상세하게 설명한다.
이하의 순서에 따라 설명됨을 유의한다.
1. 본 발명의 개요
2. 고체 촬상 소자
3. 고체 촬상 소자의 제조 방법
4. 실험(특성 측정)
5. 촬상 장치
<1. 본 발명의 개요>
본 발명에서는, 적어도 고체 촬상 소자의 포토다이오드가 형성된 영역의 반도체층 상에 고정된 음전하를 포함하는 제1 막을 형성하고, 이 제1 막 상에 고정된 음전하를 포함하는 제2 막을 형성한다. 또한, 이 제2 막 상에 고정된 음전하를 포함하는 제3 막을 형성한다.
제1 막은 원자층 증착(ALD)법 또는 유기 금속 화학적 기상 성장(MOCVD)법 중 하나를 이용하여 형성(성막)된다.
제2 막은 물리적 기상 성장(PVD)법을 이용하여 형성(성막)된다.
또한, 제3 막은 원자층 증착(ALD)법 또는 유기 금속 화학적 기상 성장(MOCVD)법 중 하나를 이용하여 형성(성막)된다.
고정된 음전하를 포함하는 제1 막, 제2 막 및 제3 막 각각의 재료로서는, 예를 들어, 산화하프늄(HfO2), 산화지르콘(ZrO2), 산화알루미늄(Al2O3), 산화티타늄(TiO2) 및 산화탄탈(Ta2O5)을 포함하는 그룹에서 선택된 재료를 들 수 있다. 이 각각의 산화물 막은 절연 게이트형 전계 효과 트랜지스터의 게이트 절연막 등으로서 사용되는 실적이 있기 때문에 이 각 산화물 막의 성막 방법이 확립되어 용이하게 성막할 수 있다.
또한, 특히 이 산화물 재료 중 굴절률이 비교적 높은 HfO2(굴절률:2.05), Ta2O5(굴절률:2.16), TiO2(굴절률:2.20) 등 중 임의의 하나가 사용된 경우에는 반사 방지 효과도 얻는 것도 가능하게 된다.
상기 재료 이외의 재료로서는, 예를 들어, 희토류 원소의 산화물을 들 수 있다. 즉, 란탄, 프라세오디뮴, 세륨, 네오디뮴, 프로메튬, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 홀뮴, 에르븀, 툴륨, 이테르븀, 루테튬 및 이트륨의 각 산화물을 들 수 있다.
또한, 질화 하프늄, 질화 알루미늄, 산질화 하프늄 또는 산질화 알루미늄을 사용하는 것도 가능하다.
제1 막, 제2 막 및 제3 막 각각의 절연성을 손상시키지 않는 범위에서, 고정된 음전하를 각각 포함하는 제1 막, 제2 막 및 제3 막 각각에 실리콘(Si) 또는 질소(N)를 첨가할 수 있다. 따라서 실리콘(Si) 또는 질소(N)의 농도는 제1 막, 제2 막 및 제3 막 각각의 절연성을 손상시키지 않는 범위에서 적절히 결정된다. 이와 같이, 실리콘(Si) 또는 질소(N)가 첨가됨으로써, 막의 내열성 및 공정 내에서의 이온 주입을 저지하는 능력을 증가시키는 것이 가능하게 된다.
고정된 음전하를 포함하는 제1 막은, 전술한 바와 같이, 원자층 증착(ALD)법 또는 유기 금속 화학적 기상 성장(MOCVD)법 중 하나를 이용하여 성막된다.
ALD법을 이용하여 제1 막을 성막할 경우에는, 예를 들어, 기판 온도가 200℃ 내지 500℃의 범위이고, 전구체의 유량이 10 내지 500sccm의 범위이고, 전구체의 조사 시간이 1 내지 15초의 범위이고, O3의 유량이 5 내지 50sccm의 범위이도록 성막 조건을 설정한다.
MOCVD법을 이용하여 제1 막을 성막할 경우에는, 예를 들어, 기판 온도를 200 내지 600℃로 설정한다.
반도체층이 실리콘층이고 ALD법을 이용하여 실리콘층 상에 제1 막을 성막했을 경우에는, 제1 막의 성막과 동시에 계면 준위를 저감하는 산화 실리콘막이 실리콘층의 표면에 약 1㎚의 두께를 갖도록 형성될 수 있다는 것을 유의한다.
고정된 음전하를 포함하는 제2 막은, 전술한 바와 같이 물리적 기상 성장(PVD)법을 이용하여 성막된다.
PVD법을 이용하여 제2 막을 성막하는 경우에는, 예를 들어, 압력이 0.01 내지 50Pa의 범위이고, D.C. 파워가 500 내지 2000W의 범위이고, Ar의 유량이 5 내지 50sccm의 범위이고, O2의 유량이 5 내지 50sccm의 범위이도록 성막 조건을 설정한다.
PVD법을 이용하여 제2 막을 성막하므로, ALD법 또는 MOCVD법의 경우에서보다 성막 속도가 빠르다. 따라서, 비교적 짧은 시간동안 어느 정도 두꺼운 제2 막을 형성할 수 있다.
고정된 음전하를 포함하는 제3 막은, 전술한 바와 같이 원자층 증착(ALD)법 또는 유기 금속 화학적 기상 성장(MOCVD)법 중 하나를 이용하여 성막된다.
ALD법을 이용하여 제3 막을 성막할 경우에는, 예를 들어, 기판 온도가 200 내지 500℃의 범위이고, 전구체의 유량이 10 내지 500sccm의 범위이고, 전구체의 조사 시간이 1 내지 15초의 범위이고, O3의 유량이 5 내지 50sccm의 범위이도록 성막 조건을 설정한다.
MOCVD법을 이용하여 제3 막을 성막할 경우에는, 예를 들어, 기판 온도가 200 내지 600℃의 범위이도록 성막 조건을 설정한다.
고정된 음전하를 포함하는 제1 막의 두께는 특별히 한정되지는 않지만, PVD법을 이용하여 제2 막을 형성할 때에 반도체층이 손상되지 않도록 제1 막이 어느 정도 이상의 두께를 지녀야 한다. 바람직하게는, 제1 막의 두께를 1㎚ 이상이도록 설정한다.
또한, 제1 막은 ALD법 또는 MOCVD법 중 하나를 이용하여 형성되기 때문에 제1 막을 두껍게 형성하기 위해서는 시간이 많이 걸린다. 그로 인해, 제1 막의 두께는 5㎚ 이하로 설정하는 것이 바람직하다.
본 발명에서는, 고정된 음전하를 포함하는 제1 막 상에 고정된 음전하를 포함하는 제2 막을 형성하고, 제2 막 상에 고정된 음전하를 포함하는 제3 막을 형성한다. 그러므로, 제1 막, 제2 막 및 제3 막의 3개의 막의 결합에 의해 충분한 네거티브 바이어스 효과가 얻어진다.
또한, 고정된 음전하를 포함하는 제1 막을 원자층 증착(ALD)법 또는 유기 금속 화학적 기상 성장(MOCVD)법 중 하나를 이용하여 형성하므로, 제1 막을 형성할 때에 반도체층이 손상되는 것을 방지할 수 있다.
또한, 고정된 음전하를 포함하는 제1 막이 고정된 음전하를 갖고, 고정된 음전하를 포함하는 제2 막을 형성할 때 반도체층이 손상되는 것을 방지할 수 있다.
그리고, 원자층 증착(ALD)법 또는 유기 금속 화학적 기상 성장(MOCVD)법 중 하나를 이용하여 제3 막을 형성하므로, 제3 막은 결정화의 정도가 크고 보다 치밀하게 형성된 막으로서 형성된다. 그 결과, 네거티브 바이어스 효과를 저하시키는 것 같은 원소(수소 등)가 침입하는 것을 이 제3 막이 차단할 수 있다.
또한, 제2 막을 제1 막과는 상이한 재료로 했을 경우에는, 상기 특허문헌 2의 경우에서와는 달리, 동일한 재료로 된 2개의 막을 2개의 성막법을 이용하여 서로 적층할 필요가 없다. 그 결과, 고정된 음전하를 포함하는 막에 대한 재료의 제약이 완화되어, 고정된 음전하를 포함하는 막에 대한 재료의 특성의 제약도 완화된다.
그리고, 예를 들어, 고정된 음전하를 포함하는 제2 막의 재료로서 굴절률이 비교적 높은 HfO2, Ta2O5 또는 TiO2를 사용함으로써, 전술한 반사 방지 효과 외에 포토다이오드에 입사하는 광의 양을 늘려 감도를 향상시키는 것이 가능하게 된다.
또한, 제1 막과 제3 막을 같은 재료로 했을 경우에는, 제1 막 및 제3 막의 2개의 막에 동일한 성막 방법(ALD법 또는 MOCVD법 중 하나)을 채용하여 성막 조건을 일치시키는 것이 가능하게 되므로 제조가 용이해지는 이점을 얻는다.
본 발명의 실시 형태에 따르면, 충분히 큰 네거티브 바이어스 효과에 의해 계면 준위에 의해 발생되는 암전류의 발생을 억제할 수 있고, 따라서 암전류가 발생되지 않으면서 안정되게 동작하고 높은 신뢰성을 갖는 고체 촬상 소자를 실현할 수 있다.
또한, 본 발명의 촬상 장치는 본 발명의 고체 촬상 소자를 포함하는 촬상 장치이다. 그 결과, 고체 촬상 소자에서 암전류의 발생을 억제할 수 있고, 따라서 고체 촬상 소자에서의 광전 변환을 통해 얻어진 전기 신호가 안정화된다. 그러므로, 안정되게 동작하고 높은 신뢰성을 갖고 양호한 화질이 얻어지는 촬상 장치를 실현할 수 있다.
<2. 고체 촬상 소자>
도 1은 본 발명에 따른 고체 촬상 소자의 실시 형태의 구성을 보여주는 개략 단면도이다.
본 실시 형태는 본 발명을 소위 이면 조사형의 CMOS 고체 촬상 소자(CMOS 이미지 센서)에 적용한 경우에 해당한다.
CMOS 고체 촬상 소자(1)에서, 각각 포토다이오드가 되는 전하 축적 영역(4)은 포토다이오드부(41)의 실리콘 기판(2) 내에서 입사광을 광전 변환하는 수광부의 형태로 N형의 불순물 영역에 의해 형성되어 있다.
각각 포토다이오드가 되는 전하 축적 영역(4)의 표면에는 각각 양전하 축적 영역(5)이 형성되어 있다.
그리고, 전하 축적 영역(4) 및 양전하 축적 영역(5)의 각 쌍이 HAD 구조를 구성한다.
포토다이오드부(41)에서는, 실리콘 기판(2)의 전하 축적 영역(4)의 하방에 MOS 트랜지스터 Tr1의 게이트 전극(11)이 각각 형성되어 있다. 또한 MOS 트랜지스터 Tr1의 게이트 전극(11)의 하방에는 각각 금속 배선을 구성하는 배선층(12)이 각각 형성되어 있다. 도 1에서는 3개층의 배선층(12)이 MOS 트랜지스터 Tr1의 게이트 전극(11)의 각 하방에 형성되어 있다. 층간 절연층(13)은 게이트 전극(11)과 최상층 배선층(12)의 사이 및 인접하는 각 2개 층의 배선들 사이를 절연한다.
도시되지는 않았지만, 층간 절연층(13)은 층간 절연층(13)의 하방에 제공되는 지지 기판 등에 의해 지지되어 있다.
3개의 전하 축적 영역(4)을 각각 갖는 포토다이오드로 화소가 각각 구성된다.
각 화소는 도 1에 도시된 3개의 MOS 트랜지스터 Tr1을 비롯하여 하나 이상의 트랜지스터를 갖도록 구성된다(3개의 전하 축적 영역(4)에 축적된 전하를 각각 판독하여 전송하는 3개의 MOS 트랜지스터 Tr1).
각 화소의 인접하는 2개의 전하 축적 영역(4)의 사이는 P형의 소자 분리 영역(3)에 의해 분리되어 있다.
도시하지는 않았지만, 전하 축적 영역(4)의 트랜지스터 Tr1의 각 게이트 전극(11)측의 계면에 p+형의 반도체 영역을 형성함으로써, 층간 절연층(13)과의 계면에서의 암전류의 발생을 억제하는 것이 바람직하다.
N 채널 및 P 채널 MOS 트랜지스터로 이루어지는 MOS 트랜지스터 Tr2 및 Tr3이 주변 회로부(42)에 형성되어 있다.
도시하지는 않았지만, MOS 트랜지스터 Tr2 및 Tr3의 소스 및 드레인 영역, 및 MOS 트랜지스터 Tr2 및 Tr3의 채널이 되는 반도체 웰 영역이 실리콘 기판(2) 내에 형성되어 있다.
3개의 포토다이오드가 형성된 실리콘 기판(2)을 덮도록 고정된 음전하를 포함하는 막(24)이 형성되어 있다.
고정된 음전하를 포함하는 막(24)에 포함되어 있는 고정된 음전하에 의해, 전하 축적 영역(4)의 각 표면에 전계가 가해져, 전하 축적 영역(4)의 각 표면에 양전하 축적 영역(정공 축적 영역)(5)을 형성한다. 이에 의해, 전하 축적 영역(4)의 각 표면에 불순물 이온이 주입되지 않을 때에도 각 양전하 축적 영역(5)을 형성할 수 있다.
고정된 음전하를 포함하는 막(24) 상에는 예를 들어 SiO2막으로 형성된 절연막이 형성되어 있다. 포토다이오드부(41)의 일부와 주변 회로부(42)를 덮기 위해 절연막(6) 상에는 차광막(7)이 일부 형성되어 있다.
각 포토다이오드에 광이 입사되지 않는 영역(옵티컬 블랙 영역(미도시))이 차광막(7)에 의해 만들어지고, 포토다이오드로부터의 출력 신호에 따라 화상의 흑 레벨을 결정할 수 있다.
또한, 주변 회로부(42)에서는 광의 입사로 인한 MOS 트랜지스터 Tr2 및 Tr3 등의 특성의 변동이 차광막(7)에 의해 억제될 수 있다.
SiO2막(6) 및 차광막(7)을 덮도록 평탄화막(8)이 형성되어 있다.
평탄화막(8) 상에는 대응하는 색(적(R), 녹(G), 청(B))을 갖는 컬러 필터(9)가 화소마다 형성되어 있다.
컬러 필터(9) 상에는 집광을 위한 온-칩 렌즈(10)가 각각 제공되어 있다.
이러한 구성을 채용함으로써, 본 실시 형태의 CMOS 고체 촬상 소자(1)에서는, 도 1의 상방으로부터 CMOS 고체 촬상 소자(1)로 광을 입사시키고 각 포토다이오드의 각 전하 축적 영역(4)에서 광전 변환을 발생시켜, 입사광을 수광 및 검출하는 것을 가능하게 한다.
또한, 포토다이오드가 형성된 실리콘 기판(2)으로부터 보았을 때 하층에 위치하는 각 배선층(12)의 일측(표면측)과는 반대측(이면측) 상의 상층으로부터 광을 입사시킨다. 따라서, 본 실시 형태의 CMOS 고체 촬상 소자(1)는 소위 이면 조사형 구조를 갖는다.
본 실시 형태의 CMOS 고체 촬상 소자(1)에서는, 특히, 고정된 음전하를 포함하는 막(24)이, 고정된 음전하를 포함하는 가장 하층인 제1 막(21), 고정된 음전하를 포함하는 중간층인 제2 막(22) 및 고정된 음전하를 포함하는 가장 상층인 제3 막(23)의 3층 적층 구조를 갖는다.
제1 막(21)은 ALD법 또는 MOCVD법 중 하나를 이용하여 성막되고, 제2 막(22)은 PVD법을 이용하여 성막되고, 제3 막(23)은 ALD법 또는 MOCVD법 중 하나를 이용하여 성막된다.
고정된 음전하를 각각 포함하는 제1 막(21), 제2 막(22) 및 제3 막(23)의 각 재료로서는, 예를 들어, HfO2, ZrO2, Al2O3, TiO2 및 Ta2O5를 포함하는 그룹에서 선택된 산화물을 사용할 수 있다. 또한, 전술한 질화물이나 산질화물, 희토류 원소의 산화물 등 중 임의의 것을 사용할 수 있다.
고정된 음전하를 포함하는 (제1 막(21), 제2 막(22) 및 제3 막(23)을 포함하는) 막(24)을 실리콘 기판(2) 상에 형성함으로써, 도 15a 및 도 15b에 도시된 경우와 마찬가지로, 막(24)의 에너지 밴드를 벤딩하여 실리콘 기판(2)과 막(24) 간의 계면 부근에 양전하(정공)가 축적되도록 할 수 있다.
굴절률의 비교적 높은 HfO2막, Ta2O5막 및 TiO2막 등 중 임의의 하나를 고정된 음전하를 각각 포함하는 제1 막(21), 제2 막(22) 및 제3 막(23)으로서 형성했을 경우, 반사 방지 효과를 얻는 것도 가능하게 됨을 유의한다.
<3. 고체 촬상 소자의 제조 방법>
도 2 내지 도 10을 참조하여 CMOS 고체 촬상 소자(1)를 제조하는 방법의 실시 형태를 이하에서 상세하게 설명한다.
도 2에 나타낸 바와 같이 포토다이오드부(41)의 실리콘 기판(2) 내에 전하 축적 영역(4)이 형성되어 있고, MOS 트랜지스터 Tr1, Tr2 및 Tr3의 게이트 전극(11) 및 3개층의 배선층(12)이 층간 절연층(13)에 형성되어 있는 상태로부터 설명한다.
우선, 도 3에 나타낸 바와 같이, 전하 축적 영역(4)이 형성된 실리콘 기판(2) 상에 ALD법 또는 MOCVD법 중 하나를 이용하여 고정된 음전하를 포함하는 제1 막(21)을 형성한다. 또한, 고정된 음전하를 포함하는 제1 막(21)의 재료로서는, 예를 들어, HfO2, ZrO2, Al2O3, TiO2 또는 Ta2O5을 들 수 있다.
ALD법을 이용하여 제1 막(21)을 성막할 경우의 성막 조건은, 예를 들어, 성막 기판 온도가 200 내지 500℃의 범위이고, 전구체의 유량이 10 내지 500sccm의 범위이고, 전구체의 조사 시간이 1 내지 15초의 범위이고, O3의 유량이 10 내지 500sccm의 범위이도록 설정한다.
제1 막(21)의 두께는 바람직하게는 1㎚ 이상으로 설정한다.
ALD법을 이용하여 제1 막(21)을 성막했을 경우에는, 일부 경우에 있어서, 이 제1 막(21)의 성막과 동시에 실리콘 기판(2)의 표면에 산화 실리콘막(두께 1㎚ 정도)이 형성된다는 것을 유의한다.
다음으로, 도 4에 나타낸 바와 같이, 고정된 음전하를 포함하는 제1 막(21) 상에 PVD법을 이용하여 고정된 음전하를 포함하는 제2 막(22)을 형성한다. 또한, 고정된 음전하를 포함하는 제2 막(22)의 재료로서는, 예를 들어, HfO2, ZrO2, Al2O3, TiO2 또는 Ta2O5을 들 수 있다.
PVD법을 이용하여 제2 막(22)을 성막할 때의 성막 조건은, 예를 들어, 압력이 0.01 내지 50Pa의 범위이고, D.C. 파워가 500 내지 2000W의 범위이고, Ar 유량이 5 내지 50sccm의 범위이고, O2의 유량이 5 내지 50sccm의 범위이도록 설정한다.
다음으로, 도 5에 나타낸 바와 같이, 고정된 음전하를 포함하는 제2 막(22) 상에 ALD법 또는 MOCVD 법 중 하나를 이용하여 고정된 음전하를 포함하는 제3 막(23)을 형성한다. 또한, 고정된 음전하를 포함하는 제3 막(23)의 재료로서는, 예를 들어, HfO2, ZrO2, Al2O3, TiO2 또는 Ta2O5을 들 수 있다.
ALD법을 이용하여 제3 막(23)을 성막할 때의 성막 조건은, 예를 들어, 성막 기판 온도가 200 내지 500℃의 범위이고, 전구체의 유량이 10 내지 500sccm의 범위이고, 전구체의 조사 시간이 1 내지 15초의 범위이고, O3의 유량이 10 내지 500sccm의 범위이도록 설정한다.
제3 막(23)의 막 두께는 바람직하게는 1㎚ 이상, 보다 바람직하게는 네거티브 바이어스 효과를 저하시키는 원소가 침입하는 것을 충분히 차단할 수 있도록 3㎚ 이상으로 설정한다.
고정된 음전하를 포함하는 제1 막(21) 상에 고정된 음전하를 포함하는 제2 막(22)을 형성하고, 고정된 음전하를 포함하는 제2 막(22) 상에 고정된 음전하를 포함하는 제3 막(23)을 형성함으로써, 고정된 음전하를 포함하고 제1 막(21), 제2 막(22) 및 제3 막(23)이 서로 적층되는 막(24)이 구성된다. 고정된 음전하를 포함하는 막(24)을 구성함으로써 전하 축적 영역(4)의 표면에 각각 양전하 축적 영역(5)이 형성된다.
다음으로, 도 6에 나타낸 바와 같이, 고정된 음전하를 포함하는 제3 막(23) 상에 SiO2막과 같은 절연막(6)을 형성한다.
절연막(6)을 형성함으로써 이후의 차광막(7)의 에칭 시에 고정된 음전하를 포함하는 제3 막(23)의 표면이 에칭 분위기에 직접 노출되는 것을 방지하는 것이 가능하게 된다. 또한, 고정된 음전하를 포함하는 제3 막(23)과 차광막(7) 간의 직접 접촉으로부터 기인하는, 고정된 음전하를 포함하는 제3 막(23)과 차광막(7) 간의 반응을 억제하는 것이 가능하다.
다음으로, 도 7에 나타낸 바와 같이 차광막(7)이 되는 금속막을 절연막(6) 상에 형성한다.
또한, 도 8에 나타낸 바와 같이 에칭을 행함으로써 차광막(7)과 절연막(6)의 상부를 부분적으로 선택적으로 가공한다. 이에 의해, 차광막(7)이 포토다이오드부(41)의 일부 및 주변 회로부(42) 상에 남는다.
다음으로, 도 9에 나타낸 바와 같이 절연막(6)과 차광막(7)의 표면을 덮기 위해 평탄화막(8)을 형성한다. 예를 들어 도포법을 이용하여 평탄화막(8)으로서 SiO2막이 형성된다. 평탄화막(8)을 충분한 두께로 형성함으로써, 차광막(7)의 형성에 의해 발생되는 단차를 없애, 표면을 평탄화하는 것이 가능하게 된다.
마지막으로, 도 10에 나타낸 바와 같이, 포토다이오드부(41)의 각 화소의 각 포토다이오드의 상방에 컬러 필터(9) 및 온-칩 렌즈(10)를 순차적으로 형성한다.
렌즈 가공 시 컬러 필터(9)에 가해지는 가공 데미지를 방지하기 위해, 컬러 필터(9)와 온-칩 렌즈(10)와의 사이에 광투과성의 절연막(미도시)을 형성할 수 있음을 유의한다.
상술한 바와 같은 방식으로 도 1에 나타낸 CMOS 고체 촬상 소자(1)를 제조할 수 있다.
고체 촬상 소자(1)의 실시 형태 및 고체 촬상 소자(1)를 제조하는 방법의 실시 형태에 따르면, 전하 축적 영역(4)이 형성되어 있는 포토다이오드부(41)의 실리콘 기판(2) 상에 ALD법 또는 MOCVD법 중 하나를 이용하여 고정된 음전하를 포함하는 제1 막(21)이 형성되어 있다. 또한, 고정된 음전하를 포함하는 제1 막(21) 상에 PVD법을 이용하여 고정된 음전하를 포함하는 제2 막(22)이 형성되어 있다. 또한, 고정된 음전하를 포함하는 제2 막(22) 상에 ALD법 또는 MOCVD법 중 하나를 이용하여 고정된 음전하를 포함하는 제3 막(23)이 형성되어 있다. 그 결과, 서로 적층된 제1 막(21), 제2 막(22) 및 제3 막(23)을 포함하고 고정된 음전하를 포함하는 막(24)이 구성된다.
각각 고정된 음전하를 포함하는 제1 막(21), 제2 막(22) 및 제3 막(23)을 서로 결합함으로써 충분한 네거티브 바이어스 효과가 얻어진다. 제1 막(21), 제2 막(22) 및 제3 막(23)을 포함하는 막(24)의 에너지 밴드는, 제1 막(21), 제2 막(22) 및 제3 막(23)에 포함된 고정된 음전하에 의해 도 15a 및 도 15b에 나타낸 기존의 경우에서와 마찬가지로 벤딩될 수 있다. 그 결과, 실리콘 기판(2)과 막(24) 간의 계면 부근에 양전하 축적 영역(5)을 형성하여 양전하(정공)가 양전하 축적 영역(5)에 축적되도록 함으로써, 계면 준위에 의해 발생되는 암전류의 발생을 억제하는 것이 가능하게 된다.
고정된 음전하를 포함하는 제1 막(21)이 ALD법 또는 MOCVD법 중 하나를 이용하여 형성되므로, 제1 막(21)이 이러한 방식으로 형성될 때에 실리콘 기판(2)이 손상되는 것을 방지할 수 있다.
또한, 제1 막(21)이 고정된 음전하를 포함하는 제2 막(22) 밑에 있도록 형성되어 있으므로, PVD법을 이용하여 고정된 음전하를 포함하는 제2 막(22)을 형성할 때에, 제1 막(21)은 실리콘 기판(2)이 손상되는 것을 방지할 수 있다.
그리고, 고정된 음전하를 포함하는 제3 막(23)이 ALD법 또는 MOCVD법 중 하나를 이용하여 형성되므로, 결정화의 정도가 크고 보다 치밀한 제3 막(23)이 형성된다. 이에 의해, 네거티브 바이어스 효과를 저하시키는 것 같은 원소(수소 등)가 침입하는 것을 제3 막(23)이 차단할 수 있다.
그러므로, 고체 촬상 소자(1)의 실시 형태 및 고체 촬상 소자(1)의 제조 방법의 실시 형태에 따르면, 계면 준위에 의해 발생되는 암전류의 발생을 충분히 큰 네거티브 바이어스 효과에 의해 억제할 수 있고, 따라서 암전류를 발생시키지 않으면서 안정되게 동작되고 높은 신뢰성을 갖는 고체 촬상 소자(1)을 실현할 수 있다.
고정된 음전하를 포함하는 제1 막(21)과 고정된 음전하를 포함하는 제2 막(22)을 상이한 재료로 형성했을 경우에는, 상기 특허문헌 2의 경우에서와는 달리, 동일한 재료로 만들어진 2개의 막을 2가지의 성막 방법을 이용하여 서로 적층할 필요가 없다는 것을 유의한다. 그 결과, 고정된 음전하를 포함하는 (제1 막(21), 제2 막(22) 및 제3 막(23)을 포함하는) 막(24)의 재료의 제약이 완화되고, 고정된 음전하를 포함하는 (제1 막(21), 제2 막(22) 및 제3 막(23)을 포함하는) 막(24)의 특성의 제약도 완화된다.
한편, 고정된 음전하를 포함하는 제1 막(21)과 고정된 음전하를 포함하는 제3 막(23)을 동일한 재료로 형성했을 경우에는, 제1 막(21) 및 제3 막(23)의 2개의 막에 동일한 성막 방법(ALD법 또는 MOCVD법 중 하나)을 채용하여 성막 조건을 일치시키는 것이 가능하게 된다. 그 결과, 제조가 용이하게 된다.
도 1에 나타낸 바와 같이 실리콘 기판(2)에 각 포토다이오드를 구성하는 전하 축적 영역(4)을 형성하는 대신, 실리콘 기판상의 실리콘 에피택셜층에 각 포토다이오드를 구성하는 전하 축적 영역을 형성할 수 있다는 것을 유의한다.
또한, 고정된 음전하를 포함하는 제3 막(23) 상에 각각 있는 절연막(6), 차광막(7) 및 평탄화막(8)의 구성 및 주변 회로부(42)의 구성은 상술한 고체 촬상 소자(1)의 실시 형태의 구성에 전혀 한정되지 않으며, 각종 변경 또한 가능하다.
예를 들어, 상기 특허문헌 2에서 실시 형태로서 기재되어 있는 구성을 채용하는 것도 가능하다.
상술한 실시 형태는 CMOS 고체 촬상 소자에 본 발명을 적용한 경우에 해당되지만, 본 발명은 다른 구성을 갖는 임의의 고체 촬상 소자에도 적용될 수 있다.
예를 들어, 본 발명은 CCD 고체 촬상 소자에도 적용된다. 이 경우, 수광부 상에 플라즈마를 사용하여 산화 실리콘막을 형성하고, 수광부 상에 고정된 음전하를 포함하는 막을 또한 형성함으로써, 계면 준위에 의해 발생되는 암전류의 발생을 억제하는 것이 가능하게 된다.
또한, 상술한 실시 형태는 이면 조사형 구조를 갖는 고체 촬상 소자에 본 발명을 적용한 경우에 해당한다.
그러나, 본 발명은, 포토다이오드가 형성된 반도체층의 광 입사 측 상에 배선층 및 전송 전극을 형성한 소위 표면 조사형 구조를 갖는 고체 촬상 소자에도 적용될 수 있다.
<4. 실험(특성 측정)>
본 발명의 고체 촬상 소자를 실제로 제조하여 그 특성을 조사했다.
본 발명의 실시 형태로서 도 1에 나타낸 고체 촬상 소자(1)를 제조했다. 고정된 음전하를 각각 포함하는 제1 막(21), 제2 막(22) 및 제3 막(23)으로서 HfO2막을 사용했고, 고정된 음전하를 포함하는 막(24)을 구성했다. 이 경우, 제1 막(21) 및 제3 막(23) 각각은 ALD법을 이용하여 성막했다. 고정된 음전하를 포함하는 막(24) 상의 절연층(6)으로서는 HDP(고농도 플라즈마)법을 이용하여 산화 실리콘막을 형성했다.
한편, 제3 막(23)을 형성하는 대신 제2 막(22)을 두껍게 형성함으로써 막의 총 두께, 즉, 고정된 음전하를 각각 포함하는 제1 막(21)과 더 두꺼운 제2 막(22)의 총 두께를 실시 형태의 CMOS 고체 촬상 소자(1)의 제1 막(21), 제2 막(22) 및 제3 막(23)의 두께와 동등하게 하고, 그외 구성 요소들은 실시 형태의 CMOS 고체 촬상 소자(1)와 동일한 구성을 갖는 고체 촬상 소자를 비교예로서 제조했다.
실시 형태의 CMOS 고체 촬상 소자(1)에서의 암전류의 발생 상황과 비교예의 CMOS 고체 촬상 소자에서의 암전류의 발생 상황을 동일한 조건 하에서 비교해 보면, 비교예의 CMOS 고체 촬상 소자에서보다 실시 형태의 CMOS 고체 촬상 소자(1)에서 암전류의 발생이 명백하게 더 억제되어 있었다.
또한, 실시 형태의 CMOS 고체 촬상 소자(1)의 제1 막(21), 제2 막(22) 및 제3 막(23)의 수소의 농도를 측정하고, 비교예의 CMOS 고체 촬상 소자의 제1 막(21) 및 더 두꺼운 제2 막(22)의 수소의 농도를 측정하였다. 그 결과, 특히, 고정된 음전하를 포함하는 제2 막(22)의 수소의 농도가 실시 형태의 CMOS 고체 촬상 소자(1)와 비교예의 CMOS 고체 촬상 소자 간에 상당히 달랐다. 즉, 실시 형태의 CMOS 고체 촬상 소자(1)에서의 수소의 농도가 비교예의 CMOS 고체 촬상 소자에서보다 낮았다.
이 실험의 결과로부터 실시 형태의 CMOS 고체 촬상 소자(1)와 비교예의 CMOS 고체 촬상 소자에서 각각 발생하는 현상을 추측하여 얻은 모델을 도 11a 및 도 11b에 각각 나타낸다. 도 11a는 비교예의 CMOS 고체 촬상 소자의 경우의 모델을 나타내는 개략 단면도이고, 도 11b는 실시 형태의 CMOS 고체 촬상 소자(1)의 경우의 모델을 나타내는 개략 단면도이다.
비교예의 CMOS 고체 촬상 소자의 경우에는, 상층인 절연층(HDP)(6)으로부터 고정된 음전하를 포함하는 더 두꺼운 제2 막(22)으로 다량의 수소가 침입한다고 생각된다. 또한, 고정된 음전하와의 상호 작용을 통해 양방향의 화살표로 나타낸 바와 같이 수소가 고정된 음전하를 상쇄함으로써 피닝(네거티브 바이어스 효과)이 저하된다고 생각된다.
한편, 실시 형태의 CMOS 고체 촬상 소자의 경우에서는, ALD법을 이용하여 제3 막(23)을 형성함으로써, 고정된 음전하를 포함하는 막(24) 안으로 수소가 침입하는 것을 억제하는 것이 가능하게 된다고 생각된다. 이것은 이하와 같이 추측된다. 즉, ALD법을 이용하여 성막하면 PVD법을 이용하여 성막하는 것보다도 막이 더 치밀하게 형성된다. 그 결과, 고정된 음전하를 각각 포함하는 제1 막(21), 제2 막(22) 및 제3 막(23)의 적층 효과를 상쇄하지 않고 또한 수소의 침입에 의해 고정된 음전하를 포함하는 막(24)을 구성하지 않으면서, 고정된 음전하의 전체량을 늘일 수 있다.
<5. 촬상 장치>
다음으로, 도 12를 참조하여 본 발명의 촬상 장치의 실시 형태를 상세하게 설명한다.
도 12는 본 발명의 촬상 장치의 실시 형태의 구성을 나타내는 개략적인 블록도이다.
이 촬상 장치로서는, 예를 들어, 비디오 카메라, 디지털 스틸 카메라, 휴대 전화의 카메라 등을 들 수 있다.
도 12에 나타낸 바와 같이, 촬상 장치(500)는 고체 촬상 소자(미도시)를 구비한 촬상부(501)를 포함한다. 이 촬상부(501)의 전단에는 입사광을 집광하여 입사광에 대응하는 상을 결상시키는 결상 광학계(502)가 제공되어 있다. 또한, 촬상부(501)의 후단의 신호 처리부(503)는 촬상부(501)에 접속되어 있다. 이 경우, 신호 처리부(503)는 촬상부(501)을 구동하는 구동 회로, 고체 촬상 소자에서 광전 변환을 통해 얻어진 전기 신호를 이 전기 신호에 대응하는 화상 신호로 처리하는 신호 처리 회로 등을 포함한다. 또한, 신호 처리부(503)에서의 처리를 통해 얻어진 화상 신호는 화상 기억부(미도시)에 기억시킬 수 있다.
이러한 촬상 장치(500)에서, 본 발명의 실시 형태에 따른 전술한 실시 형태의 CMOS 고체 촬상 소자(1)를 고체 촬상 소자로서 사용할 수 있다. 여기서, CMOS 고체 촬상 소자(1)는, 상술한 바와 같이, 광전 변환을 행하는 포토다이오드가 형성되어 있는 반도체층(2), 적어도 포토다이오드가 형성된 영역의 반도체층(2) 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하를 포함하는 제1 막(21), 고정된 음전하를 포함하는 제1 막(21) 상에 물리적 기상 성장법을 이용하여 형성되고 고정된 음전하를 포함하는 제2 막(22), 및 고정된 음전하를 포함하는 제2 막(22) 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하를 포함하는 제3 막(23)을 포함한다.
본 발명의 촬상 장치(500)의 실시 형태에 따르면, 충분한 네거티브 바이어스 효과에 의해 암전류의 발생이 억제되는 상술한 고체 촬상 소자(1)가 사용된다. 따라서, 양질의 화상을 기록할 수 있는 이점이 얻어진다.
본 발명의 촬상 소자는 도 12에 도시된 구성에 제한되지 않으며, 따라서, 본 발명은 당해 촬상 장치가 본 발명의 고체 촬상 소자를 사용하는 한 임의의 촬상 장치에 적용될 수 있음을 유의한다.
예를 들어, 고체 촬상 소자는 하나의 칩으로서 형성된 형태를 지닐 수도 있고, 또는 촬상부, 신호 처리부 또는 광학계가 집합적으로 패키징된 모듈 형상의 형태를 지닐 수도 있다.
본 발명의 촬상 장치는 카메라 및 촬상 기능을 갖는 휴대 기기와 같은 각종 촬상 장치 중 임의의 것에 적용될 수 있다. 또한, 본 발명의 촬상 소자는 "촬상"의 광의의 의미로서 지문 검출 장치를 포함한다.
본 발명은 상술한 실시 형태에 한정되지 않으며, 따라서, 본 발명의 요지를 일탈하지 않는 범위에서 기타 여러가지 구성이 채용될 수 있다.
본 출원은 2009년 8월 3일자로 일본 특허청에 출원된 일본 우선권인 특허 출원 JP 2009-180901호에 개시된 것에 관련된 내용을 포함하며, 그 전체 내용은 참조로서 본 명세서에 포함된다.
당업자들은, 첨부되는 특허청구범위 또는 그 동등물의 범위에 포함되는 한 설계 요건 및 다른 요인에 따라 각종 변경, 결합, 부분결합 및 변형이 발생할 수 있음을 이해할 것이다.
1 : 고체 촬상 소자
2 : 실리콘 기판
3 : 소자 분리 영역
4 : 전하 축적 영역
5 : 양전하 축적 영역
6 : 절연막
7 : 차광막
8 : 평탄화막
9 : 컬러 필터
10 : 온-칩 렌즈
21 : 제1 막
22 : 제2 막
23 : 제3 막
2 : 실리콘 기판
3 : 소자 분리 영역
4 : 전하 축적 영역
5 : 양전하 축적 영역
6 : 절연막
7 : 차광막
8 : 평탄화막
9 : 컬러 필터
10 : 온-칩 렌즈
21 : 제1 막
22 : 제2 막
23 : 제3 막
Claims (7)
- 고체 촬상 소자로서,
광전 변환을 행하는 포토다이오드가 형성된 반도체층;
적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성된, 고정된 음전하들을 포함하는 제1 막;
고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 형성된, 고정된 음전하들을 포함하는 제2 막; 및
고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성된, 고정된 음전하들을 포함하는 제3 막
을 포함하는, 고체 촬상 소자. - 제1항에 있어서, 고정된 음전하들을 포함하는 상기 제1 막 및 고정된 음전하들을 포함하는 상기 제3 막 각각은, HfO2, ZrO2, Al2O3, TiO2 및 Ta2O5를 포함하는 그룹에서 선택된 재료로 이루어지는, 고체 촬상 소자.
- 제1항에 있어서, 고정된 음전하들을 포함하는 상기 제2 막은, HfO2, ZrO2, Al2O3, TiO2 및 Ta2O5를 포함하는 그룹에서 선택된 재료로 이루어지는, 고체 촬상 소자.
- 고체 촬상 소자의 제조 방법으로서,
반도체층에 포토다이오드를 형성하는 공정;
적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 고정된 음전하들을 포함하는 제1 막을 형성하는 공정;
고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 고정된 음전하들을 포함하는 제2 막을 형성하는 공정; 및
고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 고정된 음전하들을 포함하는 제3 막을 형성하는 공정
을 포함하는, 고체 촬상 소자의 제조 방법. - 제4항에 있어서,
고정된 음전하들을 포함하는 상기 제1 막 및 고정된 음전하들을 포함하는 상기 제3 막 각각의 재료로서, HfO2, ZrO2, Al2O3, TiO2 및 Ta2O5를 포함하는 그룹에서 선택된 재료가 사용되는, 고체 촬상 소자의 제조 방법. - 제4항에 있어서,
고정된 음전하들을 포함하는 상기 제2 막의 재료로서, HfO2, ZrO2, Al2O3, TiO2 및 Ta2O5를 포함하는 그룹에서 선택된 재료가 사용되는, 고체 촬상 소자의 제조 방법. - 촬상 장치로서,
입사광을 집광하는 집광 광학부;
광전 변환을 행하는 포토다이오드가 형성된 반도체층, 적어도 상기 포토다이오드가 형성된 영역의 상기 반도체층 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하들을 포함하는 제1 막, 고정된 음전하들을 포함하는 상기 제1 막 상에 물리적 기상 성장법을 이용하여 형성되고 고정된 음전하들을 포함하는 제2 막, 및 고정된 음전하들을 포함하는 상기 제2 막 상에 원자층 증착법 또는 유기 금속 화학적 기상 성장법 중 하나를 이용하여 형성되고 고정된 음전하들을 포함하는 제3 막을 포함하고, 상기 집광 광학부에 의해 집광된 상기 입사광을 수광하여 상기 수광된 입사광을 전기 신호로 광전 변환하는 고체 촬상 소자; 및
상기 고체 촬상 소자에서의 광전 변환을 통해 얻어진 상기 전기 신호를 처리하는 신호 처리부
를 포함하는, 촬상 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009180901A JP5418049B2 (ja) | 2009-08-03 | 2009-08-03 | 固体撮像素子及びその製造方法、撮像装置 |
| JPJP-P-2009-180901 | 2009-08-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110014093A KR20110014093A (ko) | 2011-02-10 |
| KR101716899B1 true KR101716899B1 (ko) | 2017-03-15 |
Family
ID=43526646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100071805A KR101716899B1 (ko) | 2009-08-03 | 2010-07-26 | 고체 촬상 소자 및 그 제조 방법, 및 고체 촬상 소자를 포함하는 촬상 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8508634B2 (ko) |
| JP (1) | JP5418049B2 (ko) |
| KR (1) | KR101716899B1 (ko) |
| CN (1) | CN101989611B (ko) |
| TW (1) | TWI443814B (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5374980B2 (ja) * | 2008-09-10 | 2013-12-25 | ソニー株式会社 | 固体撮像装置 |
| KR101647779B1 (ko) * | 2009-09-09 | 2016-08-11 | 삼성전자 주식회사 | 이미지 센서, 그 제조 방법, 및 상기 이미지 센서를 포함하는 장치 |
| WO2012024736A1 (en) * | 2010-08-25 | 2012-03-01 | The Australian National University | A semiconductor manufacturing process and a semiconductor article |
| JP2012191005A (ja) | 2011-03-10 | 2012-10-04 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法および撮像装置 |
| US9219092B2 (en) | 2012-02-14 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Grids in backside illumination image sensor chips and methods for forming the same |
| JP5801245B2 (ja) * | 2012-04-09 | 2015-10-28 | 株式会社東芝 | 固体撮像装置 |
| KR102129147B1 (ko) * | 2012-06-29 | 2020-07-01 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및, 전자기기 |
| US8816462B2 (en) * | 2012-10-25 | 2014-08-26 | Omnivision Technologies, Inc. | Negatively charged layer to reduce image memory effect |
| US9224881B2 (en) | 2013-04-04 | 2015-12-29 | Omnivision Technologies, Inc. | Layers for increasing performance in image sensors |
| TWI618232B (zh) * | 2013-09-09 | 2018-03-11 | 應用材料股份有限公司 | 工程誘發的可調靜電效應 |
| JP2015216187A (ja) * | 2014-05-09 | 2015-12-03 | ソニー株式会社 | 固体撮像素子および電子機器 |
| US9653507B2 (en) * | 2014-06-25 | 2017-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench isolation shrinkage method for enhanced device performance |
| JP6879919B2 (ja) * | 2015-09-17 | 2021-06-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、電子機器、及び、固体撮像素子の製造方法 |
| US11244978B2 (en) | 2018-10-17 | 2022-02-08 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment including the same |
| US11121160B2 (en) | 2018-10-17 | 2021-09-14 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region |
| CN111524920B (zh) * | 2019-02-02 | 2023-08-11 | 格科微电子（上海）有限公司 | 前照式cmos图像传感器的形成方法 |
| JP7414492B2 (ja) * | 2019-11-29 | 2024-01-16 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066409A (ja) | 2006-09-05 | 2008-03-21 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2009088430A (ja) | 2007-10-03 | 2009-04-23 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| US20110223707A1 (en) | 2008-10-21 | 2011-09-15 | Jaroslav Hynecek | Backside Illuminated Image Sensor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP2005123280A (ja) * | 2003-10-15 | 2005-05-12 | Sony Corp | 固体撮像素子 |
| US7642038B2 (en) * | 2004-03-24 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus |
| JP4992446B2 (ja) * | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| TWI413240B (zh) * | 2007-05-07 | 2013-10-21 | Sony Corp | A solid-state imaging device, a manufacturing method thereof, and an image pickup device |
| US8323580B2 (en) * | 2007-05-29 | 2012-12-04 | OptoTrace (SuZhou) Technologies, Inc. | Multi-layer micro structure for sensing substance |
| KR20090022512A (ko) * | 2007-08-30 | 2009-03-04 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP4594973B2 (ja) * | 2007-09-26 | 2010-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR101531055B1 (ko) * | 2007-10-11 | 2015-06-23 | 소니 주식회사 | 촬상 장치, 고체 촬상 장치, 및 그 제조방법 |
| JP5369441B2 (ja) * | 2008-01-24 | 2013-12-18 | ソニー株式会社 | 固体撮像素子 |
| JP4924634B2 (ja) * | 2009-03-04 | 2012-04-25 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| JP5347999B2 (ja) * | 2009-03-12 | 2013-11-20 | ソニー株式会社 | 固体撮像素子及びその製造方法、撮像装置 |
| JP2012191005A (ja) * | 2011-03-10 | 2012-10-04 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法および撮像装置 |
-
2009
- 2009-08-03 JP JP2009180901A patent/JP5418049B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-22 US US12/820,796 patent/US8508634B2/en active Active
- 2010-06-25 TW TW099120913A patent/TWI443814B/zh not_active IP Right Cessation
- 2010-07-26 KR KR1020100071805A patent/KR101716899B1/ko active IP Right Grant
- 2010-07-27 CN CN2010102395322A patent/CN101989611B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008066409A (ja) | 2006-09-05 | 2008-03-21 | Sony Corp | 固体撮像装置及びその製造方法 |
| JP2009088430A (ja) | 2007-10-03 | 2009-04-23 | Sony Corp | 固体撮像装置とその製造方法および撮像装置 |
| US20110223707A1 (en) | 2008-10-21 | 2011-09-15 | Jaroslav Hynecek | Backside Illuminated Image Sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110014093A (ko) | 2011-02-10 |
| CN101989611B (zh) | 2012-12-12 |
| US20110025872A1 (en) | 2011-02-03 |
| JP5418049B2 (ja) | 2014-02-19 |
| US8508634B2 (en) | 2013-08-13 |
| TWI443814B (zh) | 2014-07-01 |
| CN101989611A (zh) | 2011-03-23 |
| TW201119022A (en) | 2011-06-01 |
| JP2011035204A (ja) | 2011-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101716899B1 (ko) | 고체 촬상 소자 및 그 제조 방법, 및 고체 촬상 소자를 포함하는 촬상 장치 | |
| KR102311825B1 (ko) | 촬상 소자 및 그 제조 방법 및 전자 기기 | |
| JP5347999B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| US9653502B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging apparatus | |
| US8709958B2 (en) | Solid-state image pickup element, method of manufacturing the same, and image pickup apparatus including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |