KR101714619B1 - 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법 - Google Patents

절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법 Download PDF

Info

Publication number
KR101714619B1
KR101714619B1 KR1020160070704A KR20160070704A KR101714619B1 KR 101714619 B1 KR101714619 B1 KR 101714619B1 KR 1020160070704 A KR1020160070704 A KR 1020160070704A KR 20160070704 A KR20160070704 A KR 20160070704A KR 101714619 B1 KR101714619 B1 KR 101714619B1
Authority
KR
South Korea
Prior art keywords
insulating
layer
insulating layer
paste
insulating paste
Prior art date
Application number
KR1020160070704A
Other languages
English (en)
Inventor
황희원
Original Assignee
주식회사하나기업
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사하나기업 filed Critical 주식회사하나기업
Priority to KR1020160070704A priority Critical patent/KR101714619B1/ko
Application granted granted Critical
Publication of KR101714619B1 publication Critical patent/KR101714619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법에 관한 것으로서, 보다 상세하게는 절연 페이스트를 이용하여 절연층을 형성함으로써 베이스 층과 절연층의 박리가 발생되지 않고, 내전압 특성이 우수한 정전척과 그의 제조방법에 관한 것이다.
본 발명에 따른 절연 페이스트로부터 형성된 절연층을 포함하는 정전척은 베이스층과 상기 베이스층의 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진 제1절연층과 상기 제1절연층 상면에 형성되며, 정전기력을 발생시키기 위한 전극층과 상기 전극층 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진 제2절연층을 포함하는 것을 특징으로 한다.

Description

절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법{Electrode static chuck and Manufacturing method thereof}
본 발명은 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법에 관한 것으로서, 보다 상세하게는 절연 페이스트를 이용하여 절연층을 형성함으로써 베이스 층과 절연층의 박리가 발생되지 않고, 내전압 특성이 우수한 정전척과 그의 제조방법에 관한 것이다.
반도체 웨이퍼 및 평판표시장치의 제조 공정에서는 화학기상증착, 스퍼터링, 포토리소그래피, 에칭(식각), 이온주입 등의 수많은 공정들이 순차적으로 또는 반복적으로 수행된다.
상기 공정들은 챔버 내의 반도체 기판을 고정한 상태에서 수행되며, 반도체 기판을 고정하기 위한 방법으로 기계적인 방법과 정전기력을 이용한 방법이 있다.
과거에는 기계적인 방법이 주류를 이루었으나 온도제어의 균일성 및 재현성이 떨어지고, 기계적 구성에 의한 파티클 발생 등으로 인한 불량 및 수율 저하로 인하여, 최근에는 정전기력을 이용한 방법이 사용되고 있다.
이와 같이, 정전기력을 이용하여 반도체 웨이퍼를 흡착 및 고정하기 위한 장치를 정전척(ESC, ElectroStatic Chuck)이라 하며, 정전척은 베이스 기재 상에 둘 이상의 절연층 및 유전층 사이에 전극층을 포함하는 구조로 형성된다.
일반적으로 베이스 기재 상에 절연층을 형성함에 있어서, 세라믹 분말을 용사하는 방법이 주로 사용되어 오고 있는데, 용사 방법을 이용하여 형성된 절연층은 결정질상을 가져 유전율이 상대적으로 우수해지는 특징을 갖는다.
이에, 한국등록특허 제 10-0510572호(정전척 부재 및 그 제조방법)는 기재 상의 적어도 한쪽 표면에 두께가 30∼300㎛ 의 금속질 용사층인 언더코트를 갖고, 상기 언더코트 상에는 순도98wt% 이상인 Al2O3 을 용사하여 이루어지는 두께 100∼500㎛, 기공율 1∼8% 의 Al2O3 세라믹스 용사층인 하부 절연층을 갖고, 상기 하부 절연층 상에는 산소 함유량이 2.0wt% 이하이며 두께 5∼100㎛, 기공율 1∼7% 인 금속질 용사층인 전극층을 갖고, 상기 전극층 상에는 순도 98wt% 이상인 Al2O3 을 용사하여 이루어지는 두께 100∼500㎛, 기공율 1∼8% 의 Al2O3 세라믹스 용사층인 상부 절연층을 갖고, 상기 상부 절연층 표면은 표면조도 Ra 가 0.1∼2.0㎛ 정도로 마무리된 톱코트로서 적층 형성되어 이루어지는 것을 특징으로 하는 정전척 부재를 제시하고 있다.
하지만, 용사 방법을 이용하여 형성된 절연층은 기공이 많이 존재하기 때문에 체적 저항이 낮아 누설 전류에 기인한 아킹(Arcing, Arcking) 발생 및 부식, 박리 현상이 급격히 진행되어 우수한 정전기력을 확보하지 못하고, 정전척의 기능이 장기간 유지되지 못하게 하는 요인이 된다.
또한, 최근 기판의 대형화가 급속히 진행되고 있어 대면적의 기판을 흡착하기 위하여 전극층에 인가되는 전압이 저전압에서 고전압으로 증가하고 있다. 하지만, 고전압으로 증가할수록 베이스 기재와 절연층의 열팽창 계수 차이로 인한 크랙(crack) 발생으로 절연 파괴 현상이 발생하기 쉬우며, 정전 흡착 기능을 증대시키는 것이 어려운 문제점이 있다.
따라서, 정전기력, 누설 전류 방지 및 내전압 특성이 우수한 정전척이 요구되고 있는 실정이다.
한국등록특허 제 10-0510572호(정전척 부재 및 그 제조방법)
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 절연 페이스트를 이용하여 절연층을 형성함으로써 베이스 층과 절연층의 박리가 발생되지 않고, 내전압 특성이 우수한 정전척과 그의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 절연 페이스트로부터 형성된 절연층을 포함하는 정전척은 베이스층과; 상기 베이스층의 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진 제1절연층과; 상기 제1절연층 상면에 형성되며, 정전기력을 발생시키기 위한 전극층과; 상기 전극층 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진 제2절연층을 포함하는 것을 특징으로 한다.
상기 절연 페이스트는 Al2O3, Y2O3, Al2O3/Y2O3, AlN, SiO2, SiC, YAG, ZrO2, AlC, TiN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN 중 어느 하나인 세라믹 분말 5 내지 70 중량%와; 유기 바인더 5 내지 40 중량%와; 첨가제 0.5 내지 55 중량%를 포함하는 것을 특징으로 한다.
상기 유기 바인더는 이미드계 수지, 에스테르계 수지, 에폭시계 수지, 비스페놀계 수지 중에서 선택되는 어느 하나 이상인 것을 특징으로 한다.
상기 절연 페이스트는 점도 1,000 내지 80,000 cps를 갖는 것을 특징으로 한다.
상기 정전척은 상기 베이스 층과 상기 제1절연층 사이에 접착성을 향상시키기 위해 형성되는 접착층을 더 포함하는 것을 특징으로 하며, 상기 접착층은 페놀계 수지, 폴리스테롤계 수지, 에폭시계 수지 중에서 선택되는 어느 하나 이상의 수지를 포함하는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 절연 페이스트로부터 형성된 절연층을 포함하는 정전척의 제조방법은 절연 세라믹 분말, 유기 바인더 및 첨가제를 혼합하여 점도 1,000 내지 80,000 cps를 갖는 절연 페이스트를 제조하는 절연 페이스트 제조단계(S100)와; 절연 페이스트를 시트상으로 형성하여 베이스층에 적층하거나 절연 페이스트를 베이스층에 직접 도포하여 제 1절연층을 형성하는 제 1절연층 형성단계(S200)와; 제 1절연 페이스트층 상면에 전극층을 형성하는 전극층 형성단계(S300)와; 전극층 상면에 절연 페이스트를 시트상으로 형성하여 적층하거나 절연 페이스트를 직접 도포하여 제 2절연층을 형성하는 제 2절연층 형성단계(S400)를 포함하는 것을 특징으로 한다.
상기 제 1절연층 형성단계(S200)와 상기 제 2절연층 형성단계(S400)는 절연 페이스트를 20 내지 750℃에서 10분 내지 8시간 경화시키는 것을 특징으로 한다.
상기 제 1절연층 형성단계(S200)는 베이스층에 절연 페이스트를 도포하거나 필름을 적층하기 이전에 상기 베이스층 상면에 접착층을 형성하는 접착층 형성단계(S210)를 더 포함하는 것을 특징으로 한다.
상술한 바와 같이, 본 발명에 따른 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법에 의하면, 절연 페이스트를 이용하여 절연층을 형성함으로써 베이스 층과 절연층의 박리가 발생되지 않고, 내전압 특성이 우수한 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 정전척의 구조를 보여주는 단면도.
도 2는 본 발명의 다른 실시예에 따른 정전척의 구조를 보여주는 단면도.
도 3은 본 발명에 따른 정전척의 제조방법을 보여주는 순서도.
도 4는 본 발명의 실시예에 따른 절연 페이스트의 경화 전후 비교사진.
도 5는 본 발명의 실시예에 따른 연마 후 절연층의 두께 편차를 보여주는 사진.
도 6은 본 발명의 실시예에 따른 절연층의 두께에 따른 내전압 특성을 보여주는 사진.
본 발명의 구체적 특징 및 이점들은 이하에서 첨부도면을 참조하여 상세히 설명한다. 이에 앞서 본 발명에 관련된 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 구체적인 설명을 생략하기로 한다.
본 발명은 절연 페이스트로부터 형성된 절연층을 포함하는 정전척(이하, '정전척'으로 축약)과 그의 제조방법에 관한 것으로서, 보다 상세하게는 절연 페이스트를 이용하여 절연층을 형성함으로써 베이스 층과 절연층의 박리가 발생되지 않고, 내전압 특성이 우수한 정전척과 그의 제조방법에 관한 것이다.
도 1은 본 발명의 일 실시예에 따른 정전척의 구조를 보여주는 단면도이다.
본 발명의 일 실시예에 따른 정전척은 베이스 층(10), 제 1절연층(20), 전극층(30) 및 제 2절연층(40)을 포함한다.
보다 상세하게는, 상기 정전척은 베이스층(10)과 상기 베이스층의 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진 제 1절연층(20)과 상기 제1절연층 상면에 형성되며, 정전기력을 발생시키기 위한 전극층(30)과 상기 전극층 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진 제 2절연층(40)을 포함하는 것을 특징으로 한다.
상기 베이스층(10)은 금속, 비금속으로 구성되며, 그 종류는 한정하지 않으나, 구체적인 예로는 알루미늄이 사용될 수 있다.
이때 상기 베이스층(10)은 아킹(arcing)이 발생하지 않도록 양극산화(아노다이징, anodizing) 처리하는 것이 바람직하다.
상기 제 1절연층(20)은 상기 베이스 층의 상면에 형성되며, 절연 페이스트를 경화시켜 이루어진다.
상기 제 1절연층(20)은 절연 페이스트를 베이스 층 상면에 바로 도포하거나, 절연 페이스트를 시트상으로 형성한 후 베이스 층에 적층하여 형성될 수 있다.
상기 제 1절연층(20)의 형성방법은 한정하지 않지만, 구체적인 예로는 실크스크린, 토출 방식, 금형에 붓는 방식 등이 사용될 수 있다.
상기 절연 페이스트는 Al2O3, Y2O3, Al2O3/Y2O3, AlN, SiO2, SiC, YAG, ZrO2, AlC, TiN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN 중 어느 하나인 세라믹 분말 5 내지 70 중량%와 유기 바인더 5 내지 40 중량%와 첨가제 0.5 내지 55 중량%를 포함한다.
이때 상기 절연 페이스트는 점도 1,000 내지 80,000 cps를 갖도록 형성되는 것이 바람직하며, 상기 범위 내에서 우수한 물리적인 성질을 유지하면서 균일한 혼합 및 분산이 이루어져 표면 조도 특성이 우수하다.
상기 세라믹 분말은 Al2O3, Y2O3, Al2O3/Y2O3, AlN, SiO2, SiC, YAG, ZrO2, AlC, TiN, TiC, MgO, CaO, CeO2, TiO2, BxCy, BN 중 어느 하나를 첨가할 수 있으나, 보다 바람직하게는 Al2O3, Y2O3, Al2O3/Y2O3 중 어느 하나가 첨가될 수 있다.
상기 세라믹 분말로 알루미나(Al2O3)를 적용할 경우 내열성, 내약품성, 강도 등 세라믹스에 요구되는 일반적인 성질을 거의 만족시키고 경제적인 특징을 갖는다.
상기 세라믹 분말로 산화이트륨(Y2O3)를 적용할 경우, 2450℃에 이르는 매우 높은 용융 온도와 2350℃까지 상전이가 없기 때문에 고온에서도 높은 화학적 안정성 및 내열성을 가질 수 있다.
이때, 상기 세라믹 분말은 응집의 발생을 최소화하면서 균일한 분산 및 혼합이 이루어질 수 있도록 0.5 내지 50 ㎛의 평균 입경을 갖는 것이 바람직하다.
또한, 상기 세라믹 분말은 전체 절연 페이스트 100 중량% 중 5 내지 70 중량% 첨가되는데, 5 중량% 미만으로 첨가되면 상기 베이스 층(10)과 상기 전극층(30) 사이에 보다 높은 절연성을 갖기 힘들고, 70 중량%를 초과하여 첨가되면 유기 바인더 및 첨가제와의 혼합성이 떨어지고, 점도를 제어하기 힘들기 때문에 상기 범위를 벗어나지 않는 것이 바람직하다.
상기 유기 바인더는 이미드계 수지, 에스테르계 수지, 에폭시계 수지, 비스페놀계 수지 중에서 선택되는 어느 하나 이상을 사용한다.
이때 상기 유기 바인더는 세라믹 분말 및 첨가제와 결합하기 위한 적절한 접착력을 가짐과 동시에 내구성, 내마모성, 내플라즈마성, 내부식성의 큰 저하를 발생시키지 않기 위하여 전체 절연 페이스트 100중량% 중 5 내지 40 중량% 첨가되는 것이 바람직하다.
상기 첨가제로는 용매, 촉매, 경화제, 소포제, 증점제, 가소제, 분산제 중 어느 하나 이상을 포함할 수 있으며, 세라믹 분말과 유기 바인더의 첨가 함량 및 점도를 고려하여 전체 절연 페이스트 100중량% 중 0.5 내지 55 중량% 첨가된다.
이때, 상기 제 1절연층(20)은 내전압 및 절연 특성, 경화 공정 효율을 고려하여 300 내지 800 ㎛의 두께를 가지는 것이 바람직하다.
상기 전극층(30)은 상기 제1절연층(20) 상면에 형성되며, 정전기력을 발생시키는 역할을 한다.
상기 전극층(30)은 도전성 재료를 사용하며, 그 종류는 한정하지 않으나, 구체적인 예를 들면 텅스텐(W), 니켈(Ni), 은(Ag), 금(Au), 팔라듐(Pd), 백금(Pt), 구리(Cu), 크롬(Cr), 코발트(Co), 알루미늄(Al), 몰리브덴(Mo) 등을 단독 또는 2종 이상 혼합하여 사용할 수 있다.
상기 전극층(30)은 상기 도전성 재료 단독 또는 상기 도전성 재료를 바인더 및 첨가제와 혼합하여 페이스트상으로 도포하여 형성될 수 있다.
상기 전극층(30)은 미리 형성된 박막의 도전성 재료를 부착하거나, 용사 코팅, 스크린 인쇄법 등을 이용하여 형성될 수 있으며, 이에 한정되지 않는다.
상기 전극층(30)은 10 내지 80 ㎛의 두께로 형성되는 것이 바람직한데, 10㎛ 미만이면 저항값 증가에 따른 정전 흡착력 저하현상이 발생될 수 있으며, 80㎛를 초과하면 과전류가 발생하여 아킹이 발생될 수 있기 때문이다.
상기 전극층(30)은 정전기력을 형성하기 위하여 외부로부터 고전압을 인가 받게 되며, 고전압의 인가는 커넥터(미도시)를 통해 이루어진다. 커넥터는 베이스 층(10) 및 제 1절연층(20)을 관통하여 전극층에 연결된다.
본 발명의 정전척은 하나의 전극만 사용하여 반도체 웨이퍼를 척킹하는 유니폴라 정전척과 두 개의 상반된 전극을 사용하는 바이폴라 정전척 모두에 적용되어 사용되어 질 수 있으며, 타입에 따라 상기 전극층(30)은 하나의 전극으로 형성되거나 분리된 두 개의 전극을 가지도록 형성될 수 있다.
상기 제 2절연층(40)은 상기 전극층(30)의 상면에 형성되며, 상기 제 1절연층(20)과 동일한 성분 및 조건으로 형성될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 정전척의 구조를 보여주는 단면도이다.
본 발명의 다른 실시예에 따른 정전척은 베이스 층(10), 접착층(15), 제 1절연층(20), 전극층(30), 제 2절연층(40) 및 보호층(50)을 포함한다.
보다 상세하게는, 본 발명의 다른 실시예에 따른 정전척은 상기 베이스 층(10)과 제 1절연층(20) 사이에 접착층(15)을 더 포함하여 상기 베이스 층과 상기 제1절연층의 열팽창 계수 차이에 따른 크랙(crack) 및 절연 파괴 현상을 방지할 수 있다.
상기 접착층(15)은 페놀계 수지, 폴리스테롤계 수지, 에폭시계 수지 중에서 선택되는 어느 하나 이상을 사용하거나 상기 수지를 니켈-알루미늄(Ni-Al)합금 분말과 혼합하여 상기 베이스 층(10)과 상기 제1절연층(20) 사이에 보다 접착성을 부여함과 동시에 열팽창 계수 차이에 따른 변형을 방지할 수 있다.
상기 접착층(15)은 50 내지 200 ㎛의 두께로 형성되는데, 상기 두께 미만이면 접착 효과가 미미하고, 상기 두께를 초과하면 접착제가 필요 이상으로 포함되어 고온 노출에 취약해지고, 내플라즈마 특성이 저하되기 때문에 상기 범위를 벗어나지 않는 것이 바람직하다.
또한, 본 발명에 따른 정전척은 제 2절연층(40) 상면에 장기간의 반복 사용에 따른 손상을 방지하기 위한 보호층(50)을 더 포함할 수 있는데, 상기 보호층(50)은 내식성, 내플라즈마성 등의 물리적인 특성이 우수한 세라믹을 포함하는 것이 바람직하다.
상기 보호층(50)은 용사 방법을 이용하여 형성되거나 상기 제1절연층 및 제2절연층을 형성하는 방법을 이용하여 형성되는 것도 가능하다.
상기 보호층(50)의 두께는 10 내지 300 ㎛로 형성되는데, 상기 보호층의 두께가 10 ㎛ 미만이면 표면 보호 효과가 미미하고, 300 ㎛를 초과하여 형성되면 절연 저항이 필요 이상으로 증가되어 척킹력을 감소시킬 수 있기 때문에 상기 범위를 벗어나지 않는 것이 바람직하다.
이하, 본 발명에 따른 정전척의 제조방법을 설명하며, 상술된 내용과 중복되는 내용은 생략하도록 한다.
도 3은 본 발명에 따른 정전척의 제조방법을 보여주는 순서도이다.
본 발명의 일실시예에 따른 정전척의 제조방법은 절연 세라믹 분말, 유기 바인더 및 첨가제를 혼합하여 점도 1,000 내지 80,000 cps를 갖는 절연 페이스트를 제조하는 절연 페이스트 제조단계(S100)와 절연 페이스트를 시트상으로 형성하여 베이스층에 적층하거나 절연 페이스트를 베이스층에 직접 도포하여 제 1절연층을 형성하는 제 1절연층 형성단계(S200)와 제 1절연 페이스트층 상면에 전극층을 형성하는 전극층 형성단계(S300)와 전극층 상면에 절연 페이스트를 시트상으로 형성하여 적층하거나 절연 페이스트를 직접 도포하여 제 2절연층을 형성하는 제 2절연층 형성단계(S400)를 포함하는 것을 특징으로 한다.
상기 절연 페이스트 제조단계(S100)는 절연 세라믹 분말, 유기 바인더 및 첨가제를 프리믹싱(Pre-mixing)하는 혼합단계(S110)와 프리믹싱된 혼합물을 고에너지 밀링(HEMM, High Energy Mechanical Milling)을 이용하여 분산시키는 고에너지 밀링단계(S120)와 밀링된 혼합물에 포함된 휘발성 가스를 처리하는 탈가스단계(S130)를 포함하는 것을 특징으로 한다.
상기 혼합단계(S110)는 절연 세라믹 분말, 유기 바인더 및 첨가제를 프리 믹싱하는 단계로서, 상기 단계에서는 절연 세라믹 분말의 분산을 용이하게 하기 위하여 유기 바인더와 첨가제를 먼저 혼합한 후, 절연 세라믹 분말을 투입 및 혼합하는 것이 바람직할 것이다.
유기 바인더와 첨가제를 혼합 시, 첨가제의 개시온도 이하로 가열하여 낮은 점도를 유지하도록 하여 절연 세라믹 분말이 보다 혼합 및 분산될 수 있도록 하는 것이 바람직하다.
상기 고에너지 밀링단계(S120)는 고에너지 볼밀(HEM:High-energy ball mill)을 이용하여 물리적, 화학적으로 균질한 미세조직을 갖도록 분산 및 혼합하게 된다. 즉, 상기 고에너지 밀링단계(S120)에서는 상기 혼합단계(S110)에서 프리 믹싱된 혼합물을 고에너지 하에서 분산 및 혼합시킴으로써 반응성을 향상시킴과 동시에 반응시간을 단축시킬 수 있게 된다. 상기 단계 이후에 별도로 균일한 분산이 이루어졌는지 분석하는 분석단계를 포함할 수 있다.
상기 탈가스단계(S130)에서는 밀링된 혼합물에 포함된 휘발성 가스를 휘발시키는 단계로서, 상기 단계를 거침으로써, 절연층 형성시 기포가 발생되지 않아 아킹 및 절연 불량을 예방할 수 있게 된다.
상기 제 1절연층 형성단계(S200) 및 상기 제 2절연층 형성단계(S400)에서는 절연 페이스트를 베이스층 및 시트 형성판에 도포한 후 20 내지 750℃에서 10분 내지 8시간 경화시키는데, 상기 온도 및 시간 미만이면, 유기바인더 및 첨가제로부터 발생되는 가스가 배출하지 못하여 내부에 기공이 발생하거나 충분한 물리적인 특성을 확보하기 어렵고, 상기 온도 및 시간을 초과하면 필요 이상으로 공정 시간이 길어지고 장시간의 고온 노출로 인하여 절연층의 노화가 진행될 수 있기 때문에 상기 온도 및 시간 범위를 벗어나지 않는 것이 바람직하다.
또한, 상기 제 1절연층 형성단계(S200) 및 상기 제 2절연층 형성단계(S400)에서는 절연 페이스트를 경화시킨 후, 연마단계를 포함하여 경화된 절연 페이스트의 표면을 연마하여 두께를 제어하고, 두께 편차를 낮출 수 있게 된다.
상기 제 1절연층 형성단계(S200)는 베이스층에 절연 페이스트를 도포하거나 필름을 적층하기 이전에 상기 베이스층 상면에 접착층을 형성하는 접착층 형성단계를 더 포함하여 베이스층과 제 1절연층의 열팽창 계수 차이를 완충시켜주는 것도 가능하다.
또한, 본 발명에 따른 정전척의 제조방법은 제2절연층 상면에 표면 손상을 방지하기 위한 보호층을 형성하는 보호층 형성단계(S500)를 더 포함하는 것도 가능하다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참고로 상세하게 설명하기로 한다.
BPA(Bisphenol A)와 잠재성 경화제를 혼합한 혼합물 50 중량%, 평균 입도 4㎛의 알루미나(비중 3.95)를 50중량% 를 프리믹싱하였다. 프리믹싱된 혼합물을 고에너지 볼밀 (HEM:High-energy ball mill)를 이용하여 균일하게 혼합 및 분산시켜 절연 페이스트를 제조하였다.
100mm × 300mm × 5T의 알루미늄 재질의 베이스층에 제조된 절연 페이스트를 1000 ㎛ 두께로 도포한 후, 120℃에서 4시간 경화하였다.
도 4는 절연 페이스트의 경화 전후 사진을 보여준다. (a)는 경화 전, (b)는 경화 후이다.
절연 페이스트를 도포한 직후(a)에는 기공이 확인되었으나, 경화를 종료한 후(b)에는 기포가 확인되지 않았다. 이는 경화공정에서 절연 페이스트에 포함된 휘발성 가스가 휘발되었다는 것을 보여준다.
절연 페이스트가 경화되어 형성된 절연층의 두께에 따른 편차 및 내전압 특성을 확인하기 위하여 절연층을 길이방향으로 3 분할하여 목표두께를 각각 200, 400, 600㎛로 하여 연마하였다.
도 5는 연마 후 절연층의 두께 편차를 보여준다. 절연층의 두께가 200㎛, 400㎛, 600㎛ 로 형성된 두께 최대값과 최소값의 차이가 각각 191㎛, 60㎛, 58㎛로 형성되었으며, 절연층의 두께를 얇게 형성될수록 연마시 두께 제어가 힘들기 때문에 편차가 다소 크게 나타나는 것을 확인할 수 있었다.
내전압 특성을 확인하기 위하여 베이스층이 형성된 배면에 (+)전원을 연결하고, 절연층의 상측에 (-)전원을 연결 후 전압(500 내지 10,500V)을 인가하였다. 전압 인가 후 누설전류와 절연저항을 측정하였다.
표 1 및 도 6은 절연층의 두께에 따른 내전압 특성을 보여준다.
Figure 112016054770554-pat00001
절연층의 두께가 400㎛, 600㎛인 경우, 누설전류가 거의 없었고, 아킹 또한 발생하지 않았다. 하지만, 두께가 200㎛일 때 아킹(인가 전압 7,081V) 및 많은 누설전류가 발생하였다. 상기 결과를 통해 절연층의 두께가 지나치게 얇으면, 누설전류 및 아킹 발생 가능성이 높아지기 때문에 적절한 두께를 유지하는 것이 바람직하다는 것을 보여준다.
이상과 같이 본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 설명하였지만 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 특허청구범위에 기재된 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다. 따라서 본 발명의 범주는 이러한 많은 변형의 예들을 포함하도록 기술된 청구범위에 의해서 해석되어야 한다.
10 : 베이스 층
15 : 접착층
20 : 제 1절연층
30 : 전극층
40 : 제 2절연층
50 : 보호층

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 절연 세라믹 분말, 유기 바인더 및 첨가제를 혼합하여 점도 1,000 내지 80,000 cps를 갖는 절연 페이스트를 제조하는 절연 페이스트 제조단계(S100)와;
    절연 페이스트를 시트상으로 형성하여 베이스층에 적층하거나 절연 페이스트를 베이스층에 직접 도포하여 제 1절연층을 형성하는 제 1절연층 형성단계(S200)와;
    제 1절연층 상면에 전극층을 형성하는 전극층 형성단계(S300)와;
    전극층 상면에 절연 페이스트를 시트상으로 형성하여 적층하거나 절연 페이스트를 직접 도포하여 제 2절연층을 형성하는 제 2절연층 형성단계(S400)를 포함하며,
    상기 절연 페이스트 제조단계(S100)는
    유기 바인더 및 첨가제를 먼저 혼합한 후, 절연 세라믹 분말을 투입하여 프리믹싱(Pre-mixing)하는 혼합단계(S110)와;
    프리믹싱된 혼합물을 고에너지 밀링(HEMM, High Energy Mechanical Milling)을 이용하여 분산시키는 고에너지 밀링단계(S120)와;
    균일한 분산이 이루어졌는지 분석하는 분석단계와;
    밀링된 혼합물에 포함된 휘발성 가스를 처리하는 탈가스단계(S130)를 포함하며,
    상기 제 1절연층 형성단계(S200)와 상기 제 2절연층 형성단계(S400)는
    절연 페이스트를 20 내지 750℃에서 10분 내지 8시간 경화시키고, 경화된 절연 페이스트의 표면을 연마하는 연마단계를 포함하는 것을 특징으로 하는
    절연 페이스트로부터 형성된 절연층을 포함하는 정전척의 제조방법.
  7. 삭제
  8. 제 6항에 있어서,
    상기 제 1절연층 형성단계(S200)는
    베이스층에 절연 페이스트를 도포하거나 필름을 적층하기 이전에 상기 베이스층 상면에 접착층을 형성하는 접착층 형성단계(S210)를 더 포함하는 것을 특징으로 하는
    절연 페이스트로부터 형성된 절연층을 포함하는 정전척의 제조방법.







KR1020160070704A 2016-06-08 2016-06-08 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법 KR101714619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160070704A KR101714619B1 (ko) 2016-06-08 2016-06-08 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160070704A KR101714619B1 (ko) 2016-06-08 2016-06-08 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법

Publications (1)

Publication Number Publication Date
KR101714619B1 true KR101714619B1 (ko) 2017-03-09

Family

ID=58402778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160070704A KR101714619B1 (ko) 2016-06-08 2016-06-08 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101714619B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101943207B1 (ko) 2017-07-05 2019-01-28 김영곤 정전척의 제조방법
CN109768008A (zh) * 2017-11-10 2019-05-17 Ｓｊ股份有限公司 静电吸盘的制造方法及静电吸盘
CN110444503A (zh) * 2018-05-04 2019-11-12 阿普罗技术公司 包括保护涂层的静电卡盘
KR20200004999A (ko) * 2018-07-05 2020-01-15 (주)제니스월드 정전척용 흑색 세라믹 페이스트 조성물 및 이를 이용한 정전척
KR102130442B1 (ko) * 2019-09-16 2020-07-06 주식회사 제스코 모바일 글래스 척의 제조 방법, 그에 따라 제조된 모바일 글래스 척 및 스마트폰의 모바일 패널을 모바일 글래스와 접합하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745693A (ja) * 1993-07-20 1995-02-14 Applied Materials Inc 表面に溝を有した静電チャックおよびその製造方法
KR100510572B1 (ko) 2000-01-21 2005-08-26 도쿄 엘렉트론 가부시키가이샤 정전척 부재 및 그 제조방법
JP2010129673A (ja) * 2008-11-26 2010-06-10 Kyocera Corp 静電チャックおよび被保持物の静電吸着方法
KR20120112150A (ko) * 2011-03-30 2012-10-11 엔지케이 인슐레이터 엘티디 정전 척의 제법 및 정전 척
KR101475860B1 (ko) * 2013-07-03 2014-12-23 (주)나노엘엔피 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745693A (ja) * 1993-07-20 1995-02-14 Applied Materials Inc 表面に溝を有した静電チャックおよびその製造方法
KR100510572B1 (ko) 2000-01-21 2005-08-26 도쿄 엘렉트론 가부시키가이샤 정전척 부재 및 그 제조방법
JP2010129673A (ja) * 2008-11-26 2010-06-10 Kyocera Corp 静電チャックおよび被保持物の静電吸着方法
KR20120112150A (ko) * 2011-03-30 2012-10-11 엔지케이 인슐레이터 엘티디 정전 척의 제법 및 정전 척
KR101475860B1 (ko) * 2013-07-03 2014-12-23 (주)나노엘엔피 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101943207B1 (ko) 2017-07-05 2019-01-28 김영곤 정전척의 제조방법
CN109768008A (zh) * 2017-11-10 2019-05-17 Ｓｊ股份有限公司 静电吸盘的制造方法及静电吸盘
KR20190053714A (ko) * 2017-11-10 2019-05-20 주식회사 아이앤티 정전척 제조방법 및 정전척
KR102176064B1 (ko) * 2017-11-10 2020-11-09 주식회사 아이앤티 정전척 제조방법 및 정전척
CN110444503A (zh) * 2018-05-04 2019-11-12 阿普罗技术公司 包括保护涂层的静电卡盘
KR20190127402A (ko) * 2018-05-04 2019-11-13 (주)아폴로테크 보호 코팅층을 가지는 정전척
KR102097501B1 (ko) * 2018-05-04 2020-04-09 (주)아폴로테크 보호 코팅층을 가지는 정전척
KR20200004999A (ko) * 2018-07-05 2020-01-15 (주)제니스월드 정전척용 흑색 세라믹 페이스트 조성물 및 이를 이용한 정전척
KR102094296B1 (ko) * 2018-07-05 2020-03-27 (주)제니스월드 정전척용 흑색 세라믹 페이스트 조성물 및 이를 이용한 정전척
KR102130442B1 (ko) * 2019-09-16 2020-07-06 주식회사 제스코 모바일 글래스 척의 제조 방법, 그에 따라 제조된 모바일 글래스 척 및 스마트폰의 모바일 패널을 모바일 글래스와 접합하는 방법

Similar Documents

Publication Publication Date Title
KR101714619B1 (ko) 절연 페이스트로부터 형성된 절연층을 포함하는 정전척과 그의 제조방법
TW442888B (en) Electrostatic holding apparatus and method of producing the same
US9944561B2 (en) Dielectric material and electrostatic chucking device
JP4482472B2 (ja) 静電チャック及びその製造方法
JP4942364B2 (ja) 静電チャックおよびウェハ保持部材並びにウェハ処理方法
JP2006140367A (ja) 半導体製造装置用加熱体およびこれを搭載した加熱装置
KR20070066890A (ko) 정전척
JP2009238949A (ja) 静電チャック及びその製造方法
JP2005317749A (ja) 半導体製造装置用保持体及びそれを搭載した半導体製造装置
JPH11176920A (ja) 静電吸着装置
JP7418468B2 (ja) 静電チャック用高密度耐食層配置
JP4686996B2 (ja) 加熱装置
JP2005063991A (ja) 半導体製造装置
KR20130106916A (ko) 정전척
JP2000332090A (ja) 静電チャックおよびその製造方法
JP5644161B2 (ja) 半導体保持用の静電チャックおよびその製造方法
JP6503689B2 (ja) 静電チャック装置およびその製造方法
KR101475860B1 (ko) 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법
JP5188898B2 (ja) セラミックス溶射膜及びそれを用いた耐食性部材
JP2006044980A (ja) 窒化アルミニウム焼結体
JP4612707B2 (ja) 静電チャック、静電チャック装置、及び静電チャックの製造方法
JP2001358207A (ja) シリコンウェハ支持部材
JP2005267931A (ja) ヒータユニット
JP5192221B2 (ja) セラミックス焼結体及びそれを用いた静電チャック
KR20200004499A (ko) 히터가 구비된 정전척 및 그 제조방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 4