KR101691099B1 - 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법 - Google Patents

팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR101691099B1
KR101691099B1 KR1020150061525A KR20150061525A KR101691099B1 KR 101691099 B1 KR101691099 B1 KR 101691099B1 KR 1020150061525 A KR1020150061525 A KR 1020150061525A KR 20150061525 A KR20150061525 A KR 20150061525A KR 101691099 B1 KR101691099 B1 KR 101691099B1
Authority
KR
South Korea
Prior art keywords
metal
semiconductor chip
contact
package
wiring layer
Prior art date
Application number
KR1020150061525A
Other languages
English (en)
Other versions
KR20160129407A (ko
Inventor
곽형국
이현우
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020150061525A priority Critical patent/KR101691099B1/ko
Priority to PCT/KR2015/008702 priority patent/WO2016175394A1/ko
Publication of KR20160129407A publication Critical patent/KR20160129407A/ko
Application granted granted Critical
Publication of KR101691099B1 publication Critical patent/KR101691099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

본 발명의 팬 아웃 POP 제조 방법은, 콘택 메탈이 구비된 개별 반도체 칩을 준비하는 단계, 인터커넥터 메탈이 구비된 희생 기판을 준비하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈이 동일한 방향을 향하도록, 상기 개별 반도체 칩을 상기 희생 기판에 페이스 업(face up) 형태로 마운트 하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈에 보호부재를 몰딩하는 단계, 상기 보호부재를 평면화하여 상기 콘택 메탈의 일측과 상기 인터커넥터 메탈의 일측을 노출시키는 단계, 및 상기 콘택 메탈과 상기 인터커넥터 메탈을 외부와 전기적으로 연결하는 탑 사이드 재배선하는 단계를 포함한다. 이와 같은 본 발명의 구성에 의하면, 공정을 단순화하고 수율을 개선할 수 있다.

Description

팬 아웃 패키지, 팬 아웃 POP 패키지 및 그 제조 방법 {Fan-out package, Package-On-Package and manufacturing method thereof}
본 발명은, 파인 피치에 대응되고 방열 특성이 우수한 팬 아웃 패키지, 팬 아웃 POP 패키지 및 그 제조 방법에 관한 것으로, 특히 기존 팬 아웃 웨이퍼 레벨 패키지 공정에 있어서 몰딩 공정 후 이용되어 오던 비아 형성(via drilling) 및 비아 충진(via filling) 공정이 생략됨으로써, 공정 조건이 단순화 되고 수율 개선이 기대되며, 솔더 볼 공정 혹은 메탈 포스트 공정을 통하여 상하부 패키지 리드선을 형성하거나, 반도체 다이에 형성되는 접속단자를 메탈 스터드 범프 공정이나 메탈 필러 공정을 통하여 형성함으로써 리스크를 저감하는 팬 아웃 POP 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 인쇄회로기판(Printed Circuit Board, PCB) 상에 반도체 칩이 실장되는 구조를 갖는다. 가령, 다수의 메모리 반도체 칩과 로직 반도체 칩이 동일한 기판 상에 적층될 때 전체 사이즈가 증가되는 경향이 있기 때문에, 패키지의 사이즈를 줄이기 위하여, 반도체 칩들을 상하로 적층하는 패키지 온 패키지(POP) 기술이 제공되고 있다.
그런데, 이러한 팬 아웃 패키지 온 패키지(POP)는 상하부 패키지를 전기적으로 연결하는 비아 콘택 혹은 리드선이 요구되는데, 종래의 이러한 비아 콘택은 비아 성형 공정(via drilling process), 및 비아 충진 공정(metal filling process)을 통해서 구현될 수 있다.
그러나 이러한 비아 콘택 형성을 위한 비아 성형 공정이나 비아 충진 공정은 다음과 같은 문제점이 있다.
가령, 비아 성형 공정 시 비아 홀 사이드 부분의 RA 값을 관리하기 곤란하고, 비아 성형을 위한 드릴링(drilling) 공정을 위하여 드릴링 설비가 요구되며, 비아에 메탈을 충진(filling)하기 위하여 여러 증착 장비 기타 충진 설비가 필요하게 된다.
공개특허 10-2008-0022452
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 팬 아웃 하부 패키지와 팬 아웃 상부 패키지를 연결하는 콘택 공정을 몰딩 공정 후 비아 형성 및 충진 공정을 이용하지 않는 팬 아웃 패키지, 팬 아웃 POP 패키지 및 그 제조 방법을 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 팬 아웃 패키지 온 패키지는, 재배선층, 상기 재배선층과 스터드 콘택을 통해 전기적으로 연결되는 반도체 칩, 상기 반도체 칩의 외곽의 상기 반도체 칩과 실질적으로 동일한 평면 에 배치되고, 일측이 상기 재배선층을 통해 외부와 전기적으로 연결되는 인터커넥터, 및 상기 재배선층 상에 형성되고, 볼 마운트(ball mount) 되는 상기 인터커넥터의 타측을 노출시키는 보호부재를 포함한다.
본 발명의 다른 특징에 의하면, 본 발명의 팬 아웃 POP 제조 방법은, 콘택 메탈이 구비된 개별 반도체 칩을 준비하는 단계, 인터커넥터 메탈이 구비된 희생 기판을 준비하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈이 동일한 방향을 향하도록, 상기 개별 반도체 칩을 상기 희생 기판에 페이스 업(face up) 형태로 마운트 하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈에 보호부재를 몰딩하는 단계, 상기 보호부재를 평면화하여 상기 콘택 메탈의 일측과 상기 인터커넥터 메탈의 일측을 노출시키는 단계, 및 상기 콘택 메탈과 상기 인터커넥터 메탈을 외부와 전기적으로 연결하는 탑 사이드 재배선하는 단계를 포함한다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.
첫째, 몰딩 공정 후속으로 콘택 비아 형성 및 충진 공정이 원천적으로 생략되기 때문에, 파인 피치가 개선되고, 패키지의 신뢰성이 강화되는 효과가 있다.
둘째, 패키지 공정 전반에 걸쳐 미러 웨이퍼를 희생 기판으로 사용하여 마운트 공정이 실시되기 때문에, 열처리 공정에도 불구하고 열팽창으로 인하여 뒤틀림 현상이 최소화되는 효과가 기대된다.
셋째, 반도체 칩을 희생 기판에 페이스-업 마운트 함에 있어서, 다이 접착 테이프(DAF)를 이용하기 때문에, 후속 몰딩 공정이나 그라인딩 공정 시 반도체 칩이 희생 기판으로 움직이는 것을 잡아주며, 특히 재배선 공정 시 접점이 단락되는 것을 방지하여 수율 저하를 막아줄 수 있다.
도 1은, 본 발명에 의한 팬 아웃 POP 패키지 구성의 일 실시예를 나타내는 단면도.
도 2는, 본 발명에 의한 팬 아웃 POP 패키지 구성의 다른 실시예를 나타내는 단면도.
도 3a 내지 도 3d는, 본 발명에 의한 반도체 칩의 제조 공정을 나타내는 단면도들.
도 4a 및 도 4b는, 본 발명에 의한 희생 기판의 제조 공정을 나타내는 단면도들.
도 5a 내지 도 5c는, 본 발명에 의한 희생 기판 상에 반도체 칩을 마운트 하는 제조 공정을 나타내는 단면도들.
도 6a 및 도 6b는, 본 발명에 의한 탑 사이드 재배선 제조 공정을 나타내는 단면도들.
도 7은, 본 발명에 의한 듀얼 사이드 재배선 제조 공정을 나타내는 단면도.
도 8은, 본 발명에 의한 팬 아웃 POP 패키지 제조 방법을 나타내는 순서도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 팬 아웃 패키지 온 패키지의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1을 참조하면, 본 발명의 팬 아웃 패키지(100)는, 재배선층(RDL), 재배선층(RDL)과 스터드 콘택(102)을 통해 전기적으로 연결되는 반도체 칩(110), 반도체 칩(110)의 외곽에서 실질적으로 동일한 평면에 배치되고 일측이 재배선층(RDL)을 통해 외부와 전기적으로 연결되는 인터커넥터(120), 재배선층(RDL) 상에 형성되어 반도체 칩(110)과 인터커넥터(120)를 보호하되 인터커넥터(120)의 타측을 노출시키는 보호부재(130), 및 재배선층(RDL)의 접속부재(140)를 포함한다.
여기서 인터커넥터(120)는 보호부재(130)의 에폭시 몰딩 컴파운드(EMC) 공정에 앞서 볼 마운트(ball mount) 공정을 통하여 형성된다.
도 2를 참조하면, 본 발명의 팬 아웃 POP 패키지(200)는, 일방 패키지가 타방 패키지 상부에 적층되는 패키지 온 패키지(Package On Package) 타입이다. 이러한 POP 패키지(200)는, 팬 아웃 하부 패키지(100a), 팬 아웃 상부 패키지(100b), 및 하부 패키지(100a)의 외곽에 구비되어 한 쌍의 패키지(100a,100b)를 연결하는 상하부 인터커넥터(120)를 포함한다.
본 발명은 인터커넥터(120)가 비아 공정(via process)을 통하여 형성되지 않는 것이 특징이다. 본 발명의 인터커넥터(120)는 솔더 볼(solder ball) 공정이나 구리(Cu) 기타 메탈 포스트(metal post) 공정을 통하여 형성될 수 있다.
하부 패키지(100a)는, 하부 반도체 칩(110a), 하부 반도체 칩(110a) 일면의 탑 사이드 재배선층(RDLa), 하부 반도체 칩(110a) 타면의 듀얼 사이드 재배선층(RDLb), 탑 사이드 재배선층(RDLa)과 듀얼 사이드 재배선층(RDLb) 사이에 충진되는 하부 보호부재(130a), 탑 사이드 재배선층의 접속부재(140a), 및 듀얼 사이드 재배선층의 접속부재(140b)를 포함한다.
상부 패키지(100b)는, 듀얼 사이드 재배선층의 접속부재(140b)와 와이어 본딩되는 하나 이상의 상부 반도체 칩(110b), 상부 반도체 칩(110b)을 보호하는 상부 보호부재(130b)를 포함할 수 있다.
하부 반도체 칩(100a)은 로직(logic) 반도체를 포함할 수 있고, 상부 반도체 칩(100b)은 메모리(memory) 반도체를 포함할 수 있다.
전술한 바와 같이 본 발명의 상하부 패키지 연결용 인터커넥터(120)는 하부 패키지(100a) 공정 시 형성되는 것이 특징이다.
한편, 하부 반도체 칩(110a)과 하부 재배선층(RDLa)은 스터드 콘택(102)에 의하여 전기적으로 연결되는데 스터드 콘택(102)은 스터드 범프 공정, 구리(Cu) 기타 메탈 필터 공정, 혹은 솔더 볼 공정을 통하여 형성되는 특징이 있다.
이하, 본 발명에 의한 팬 아웃 패키지 온 패키지(POP)의 제조 방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3d를 참조하여, 반도체 칩 제조 공정을 설명한다.
반도체 기판을 준비하는 단계(S10);
도 3a를 참조하면, 반도체 기판(S)을 준비한다. 이때 반도체 기판(S)은 스트립 형태(strip-type)의 웨이퍼(wafer)를 포함한다. 반도체 기판(S)(혹은 웨이퍼라 한다.)의 일면에 반도체 기판용 패드(Sp)(혹은 웨이퍼 패드라 한다.)를 형성한다. 패드(Sp)는 재배선 공정을 통하여 형성될 수 있다.
반도체 기판용 패드 상에 콘택 메탈을 본딩하는 단계(S12);
도 3b를 참조하면, 메탈 스터드 범프 본딩 공정(metal stud bump bonding process)이나 솔더 볼 공정(solder ball process)을 통하여 반도체 기판용 패드(Sp) 상에 콘택 메탈(Sc)을 형성한다. 콘택 메탈(Sc)은 후술하는 노출 공정을 거쳐 스터드 콘택(102)을 형성하게 된다.
반도체 기판의 타면에 접착 테이프를 라미네이팅 하는 단계(S14);
도 3c를 참조하면, 다이 접착용 필름 기타 접착 테이프(Die Attached Film: DAF)를 일정한 두께로 도포하고 라미네이팅(lamination process) 한다. 콘택 메탈 본딩 공정(S12) 이전에 접착 테이프(DAF)의 라미네이팅 공정(S14)이 먼저 실시될 수 있다.
반도체 기판을 절단하여 개별 반도체 칩으로 분리하는 단계(S16);
도 3d를 참조하면, 싱글레이션 공정(singulation process)을 통하여 반도체 기판(S)을 개별 반도체 칩(110)으로 절단하는 공정이 실시될 수 있다.
이로써, 반도체 기판용 패드(Sp) 상에 콘택 메탈(Sc)이 본딩되는 개별 반도체 칩(도 1의 110)이 준비된다.
도 4a 및 도 4b를 참조하여, 희생 기판의 제조 공정을 설명한다.
희생 기판을 준비하는 단계(S20);
도 4a를 참조하면, 희생 기판(M)은 미러 웨이퍼(mirror wafer)를 포함할 수 있다. 희생 기판(M)을 준비하고 희생 기판(M)의 일면에 희생 기판용 패드(Mp)를 형성한다. 패드(Mp)는 재배선 공정을 통하여 형성될 수 있다. 본 발명의 패키지 공정은 반도체 칩(110a)이 희생 기판(M) 상에 형성되기 때문에, 고온 공정 시 열팽창에 따른 휨(warpage) 현상이 최소화되는 효과가 있다.
희생 기판용 패드 상에 인터커넥터 메탈을 본딩하는 단계(S22);
도 4b를 참조하면, 솔더 볼 공정이나 메탈 포스트 공정을 통하여 희생 기판용 패드(Mp) 상에 인터커넥터 메탈(Mc)을 형성한다. 인터커넥터 메탈(Mc)을 후술하는 솔더 볼 공정을 거쳐 비아 성형 공정 및 비아 충진 공정을 대신하는 상하부 인터커넥터(도 1 및 도 2의 120)를 형성하게 된다.
도 5a 내지 도 5c를 참조하여, 희생 기판 상에 반도체 칩을 마운트 하는 제조 공정을 설명한다.
반도체 기판용 패드 상에 콘택 메탈이 구비된 개별 반도체 칩을 희생 기판용 패드 상에 인터커넥터 메탈이 구비된 희생 기판에 페이스 업( face up ) 형태로 마운트 하는 단계(S30);
도 5a를 참조하면, 접착 테이프(DAF)를 이용하여 각 반도체 칩(110)을 희생 기판(M) 상에 고정할 수 있다. 이때 접착 테이프(DAF)에 의하여 희생 기판(M) 상에 고정된 반도체 칩(110a)은 후술하는 몰딩 공정 혹은 평면화 공정에 의하더라도 움직이지 않고 고정되어 후술하는 재배선 공정 시 수율 감소를 최소화 할 수 있다.
희생 기판 상에 보호부재를 몰딩하는 단계(S32);
도 5b를 참조하면, 반도체 기판용 패드(Sp)에 본딩되는 콘택 메탈(Sc)과, 희생 기판용 패드(Mp)에 본딩되는 인터커넥터 메탈(Mc) 상에 에폭시 몰딩 컴파운드(EMC)를 증착한다. 에폭시 몰딩 컴파운드(EMC)는 콘택 메탈(Sc)과 인터커넥터 메탈(Mc)이 커버될 정도로 보호부재(130a)가 도포될 수 있다.
보호부재를 그라인딩 하여 평면화 하는 단계(S34);
도 5c를 참조하면, 콘택 메탈(Sc)과 인터커넥터 메탈(Mc)이 노출될 때까지 평면화 공정을 계속하여 실시한다. 이와 같은 평면화 공정을 통하여 노출된 콘택 메탈(Sc)과 인터커넥터 메탈(Mc)은 결과적으로 스터드 콘택(도 1 및 도 2의 102)과 인터커넥터(도 1 및 도 2의 120)를 형성하게 된다.
도 6a 및 도 6b를 참조하여, 탑 사이드 재배선 제조 공정을 설명한다.
스터드 콘택과 인터커넥터를 외부와 전기적으로 연결하는 탑 사이드 재배선 단계(S40);
도 6a를 참조하면, 탑 사이드 재배선 공정 결과, 인터커넥터(120)를 통하여 타 패키지(도 2의 100b)를 외부와 전기적으로 연결하고, 스터드 콘택(102)을 통하여 반도체 칩(도 2의 110a)을 외부와 전기적으로 연결하는 탑 사이드 재배선(RDLa)을 설치한다. 그리고 탑 사이드 재배선 접속부재(140a)를 형성한다.
희생 기판을 반도체 칩으로부터 제거하는 단계(S42);
도 6b를 참조하면, 희생 기판(M)을 그라인딩하여 희생 기판(M)을 보호부재(130a)에서 제거한다. 그라인딩 공정을 통하여 희생 기판용 패드(Mp)와 접착 테이프(DAF)가 제거됨으로써, 반도체 칩(110a)과 인터커넥터 메탈(Mc)이 노출되어 타 패키지(도 2의 100b)와 전기적으로 연결될 수 있다.
도 7을 참조하여, 듀얼 사이드 재배선 제조 공정을 설명한다.
스터드 콘택과 인터커넥터를 타 패키지와 전기적으로 연결하는 듀얼 사이드 재배선 단계(S50);
도 7을 참조하면, 희생 기판(M)이 제거되어 인터커넥터 메탈(Mc)이 노출된 영역으로 인터커넥터(120)를 통하여 타 패키지(도 2의 100b)와 전기적으로 연결되는 듀얼 사이드 재배선(RDLb) 및 접속부재(140b)를 설치할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 팬 아웃 패키지 온 패키지에서 상하부 패키지를 연결하는 콘택을 몰딩 공정 후 비아 형성 및 충진 공정을 이용하지 않고 솔더 볼 공정이나 범프 공정 등을 이용함으로써 수율을 개선하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.
100: 패키지 102: 스터드 콘택
110: 반도체 칩 120: 인터커넥터
130: 보호부재 140: 접속부재
RDL: 재배선층 S: 반도체 기판
Sp: 반도체 기판용 패드 Sc: 콘택 메탈
DAF: 접착 테이프 M: 희생 기판
Mp: 희생 기판용 패드 Mc: 인터커넥터 메탈

Claims (9)

  1. 재배선층(RDL);
    반도체 칩;
    상기 반도체 칩을 보호하는 보호부재;
    상기 보호부재로부터 일부가 노출됨으로써, 상기 재배선층과 상기 반도체 칩을 전기적으로 연결하는 스터드 콘택; 및
    상기 반도체 칩의 외곽의 상기 반도체 칩과 실질적으로 동일한 평면 에 배치되고, 일측이 상기 재배선층을 통해 외부와 전기적으로 연결되는 인터커넥터를 포함하고,
    상기 스터드 콘택은 메탈 스터드 범프 본딩 공정(metal stud bump bonding process)에 의하여 형성되는 메탈 스터드 범프를 포함하고,
    상기 인터커넥터는 도전 볼을 솔더 볼 공정(solder ball process)에 의하여 형성되는 구 형상의 솔더 볼을 포함하는 것을 특징으로 하는 팬 아웃 패키지.
  2. 삭제
  3. 삭제
  4. 콘택 메탈이 구비된 개별 반도체 칩을 준비하는 단계;
    인터커넥터 메탈이 구비된 희생 기판을 준비하는 단계;
    상기 콘택 메탈과 상기 인터커넥터 메탈이 동일한 방향을 향하도록, 상기 개별 반도체 칩을 상기 희생 기판에 페이스 업(face up) 형태로 재배열 하되,
    상기 콘택 메탈의 상부와 상기 인터커넥터 메탈 상부가 실질적으로 동일한 레벨에 위치하는 단계;
    상기 콘택 메탈의 상부와 상기 인터커넥터 메탈 상부가 모두 커버됨으로써, 상기 콘택 메탈과 상기 인터커넥터 메탈이 외부로 노출되지 않도록 보호부재를 몰딩하는 단계;
    상기 보호부재를 연마하여 상기 콘택 메탈 상부와 상기 인터커넥터 메탈 상부를 노출시키는 단계; 및
    상기 콘택 메탈 상부와 상기 인터커넥터 메탈 상부를 통해서 상기 콘택 메탈과 상기 인터커넥터 메탈을 외부와 전기적으로 연결하는 상부 재배선 및 접속부재 형성 단계를 포함하되,
    상기 개별 반도체 칩은 상기 희생 기판 상에 접착 테이프를 이용하여 고정됨으로써 상기 인터커넥터 메탈 상부를 노출시키는 단계 및 상기 재배선 단계에도 불구하고 움직이지 않는 것을 특징으로 하는 팬 아웃 POP 패키지 제조 방법.
  5. 제 4 항에 있어서,
    상기 반도체 칩을 준비하는 단계는,
    웨이퍼 일면에 패드를 형성하는 단계;
    상기 웨이퍼 패드 상에 상기 콘택 메탈을 본딩하는 단계;
    상기 웨이퍼의 타면에 상기 접착 테이프를 라미네이팅하는 단계; 및
    상기 웨이퍼를 절단하여 상기 개별 반도체 칩으로 분리하는 단계를 포함하고,
    상기 콘택 메탈을 본딩하는 단계는,
    메탈 스터드 범프 본딩 공정, 혹은 솔더 볼 공정을 통하여 상기 웨이퍼 패드 상에 콘택 메탈이 마운트 되는 것을 특징으로 하는 팬 아웃 POP 패키지 제조 방법.
  6. 삭제
  7. 삭제
  8. 하부 패키지;
    상부 패키지; 및
    상기 하부 패키지에 구비되어 상기 상하부 패키지를 연결하는 인터커넥터를 포함하고,
    상기 인터커넥터는, 솔더 볼 공정 혹은 메탈 포스트 공정을 통하여 형성되고,
    상기 하부 패키지는,
    탑 사이드 재배선층;
    상기 탑 사이드 재배선층과 스터드 콘택을 통해 전기적으로 연결되는 하부 반도체 칩;
    상기 하부 반도체 칩의 외곽에 배치되고 일측이 상기 탑 사이드 재배선층을 통해 외부와 전기적으로 연결되는 인터커넥터;
    상기 탑 사이드 재배선층 상에 형성되고, 상기 인터커넥터의 타측을 노출시키는 하부 보호부재; 및
    상기 탑 사이드 재배선층의 접속부재를 포함하고,
    상기 상부 패키지는,
    상기 인터커넥터의 타측과 전기적으로 연결되는 듀얼 사이드 재배선층;
    상기 듀얼 사이드 재배선층의 접속부재;
    상기 듀얼 사이드 재배선층의 접속부재와 전기적으로 연결되는 하나 이상의 상부 반도체 칩; 및
    상기 상부 반도체 칩을 보호하는 상부 보호부재를 포함하고,
    상기 스터드 콘택은 메탈 스터드 범프 본딩 공정(metal stud bump bonding process)에 의하여 형성되는 메탈 스터드 범프를 포함하고,
    상기 인터커넥터는 도전 볼을 솔더 볼 공정(solder ball process)에 의하여 형성되는 구 형상의 솔더 볼을 포함하는 것을 특징으로 하는 팬 아웃 POP 패키지.
  9. 삭제
KR1020150061525A 2015-04-30 2015-04-30 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법 KR101691099B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150061525A KR101691099B1 (ko) 2015-04-30 2015-04-30 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법
PCT/KR2015/008702 WO2016175394A1 (ko) 2015-04-30 2015-08-20 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150061525A KR101691099B1 (ko) 2015-04-30 2015-04-30 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160129407A KR20160129407A (ko) 2016-11-09
KR101691099B1 true KR101691099B1 (ko) 2016-12-29

Family

ID=57198578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061525A KR101691099B1 (ko) 2015-04-30 2015-04-30 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101691099B1 (ko)
WO (1) WO2016175394A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652374B2 (en) * 2006-07-31 2010-01-26 Chi Wah Kok Substrate and process for semiconductor flip chip package
KR20080022452A (ko) 2006-09-06 2008-03-11 삼성전자주식회사 Ｐｏｐ 패키지 및 그의 제조 방법
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
KR100871709B1 (ko) * 2007-04-10 2008-12-08 삼성전자주식회사 칩 스택 패키지 및 그 제조방법
KR100909322B1 (ko) * 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
KR101540927B1 (ko) * 2013-09-11 2015-07-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20160129407A (ko) 2016-11-09
WO2016175394A1 (ko) 2016-11-03

Similar Documents

Publication Publication Date Title
KR102620629B1 (ko) 반도체 장치의 제조 방법
US11037910B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
KR101993973B1 (ko) 반도체 패키지 내의 재분배층 및 이를 형성하는 방법
US10867897B2 (en) PoP device
KR101892801B1 (ko) 집적 팬아웃 패키지 및 그 제조 방법
US9780072B2 (en) 3D semiconductor package interposer with die cavity
US10679930B2 (en) Metal core solder ball interconnector fan-out wafer level package
KR101640076B1 (ko) 웨이퍼 레벨의 칩 적층형 패키지 및 이의 제조 방법
US8143710B2 (en) Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same
US8889484B2 (en) Apparatus and method for a component package
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
US20170117260A1 (en) Microelectronic Package for Wafer-Level Chip Scale Packaging with Fan-Out
KR20180030391A (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
KR100817078B1 (ko) 시스템-인 패키지 및 시스템-인 패키지의 제작 방법
CN109273417A (zh) 封装结构、集成扇出型封装及其制作方法
KR20200035322A (ko) 와이어 본드를 사용하는 하이브리드 부가 구조 적층형 메모리 다이
CN112864109A (zh) 半导体封装件
US20220208649A1 (en) Semiconductor package and method of manufacturing the same
KR101791249B1 (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지의 제조 방법
KR101691099B1 (ko) 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법
KR100983471B1 (ko) 반도체 장치 및 그 제조 방법
KR101830938B1 (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지
US20230411355A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 4