WO2016175394A1 - 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법 - Google Patents

팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법 Download PDF

Info

Publication number
WO2016175394A1
WO2016175394A1 PCT/KR2015/008702 KR2015008702W WO2016175394A1 WO 2016175394 A1 WO2016175394 A1 WO 2016175394A1 KR 2015008702 W KR2015008702 W KR 2015008702W WO 2016175394 A1 WO2016175394 A1 WO 2016175394A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
package
interconnector
semiconductor chip
redistribution layer
Prior art date
Application number
PCT/KR2015/008702
Other languages
English (en)
French (fr)
Inventor
곽형국
이현우
Original Assignee
하나마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나마이크론(주) filed Critical 하나마이크론(주)
Publication of WO2016175394A1 publication Critical patent/WO2016175394A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a fan-out package, a fan-out POP package, and a method for manufacturing the same, corresponding to fine pitch, and having excellent heat dissipation characteristics. ) And via filling process are omitted, and process conditions are simplified and yield improvement is expected, and upper and lower package lead wires are formed through solder ball process or metal post process, or the metal stud connecting terminal formed on semiconductor die is formed.
  • the present invention relates to a fan-out POP package for reducing risk by forming through a bump process or a metal filler process, and a method of manufacturing the same.
  • a semiconductor package has a structure in which a semiconductor chip is mounted on a printed circuit board (PCB).
  • PCB printed circuit board
  • POP package-on-package
  • the fan-out package on package requires a via contact or lead wire that electrically connects the upper and lower packages.
  • the conventional via contact includes a via drilling process and a via filling process. ) Can be implemented.
  • the via forming process or the via filling process for forming the via contact has the following problems.
  • an object of the present invention is to use a via forming and filling process after the molding process the contact process connecting the fan out lower package and the fan out upper package It does not provide a fan out package, a fan out POP package and a method of manufacturing the same.
  • the fan-out package-on package of the present invention the redistribution layer, the semiconductor chip electrically connected through the redistribution layer and the stud contact, the outer portion of the semiconductor chip
  • An interconnector disposed on substantially the same plane as the semiconductor chip and having one side electrically connected to the outside through the redistribution layer, and the other side of the interconnector formed on the redistribution layer and ball mounted.
  • a protective member for exposing.
  • the method for manufacturing a fan out POP comprises the steps of preparing an individual semiconductor chip provided with a contact metal, preparing a sacrificial substrate provided with an interconnector metal, the contact metal and the inter Mounting the individual semiconductor chips on the sacrificial substrate in a face up form so that connector metals face in the same direction, molding a protective member on the contact metal and the interconnector metal; Exposing one side of the contact metal and one side of the interconnector metal by planarization, and top side redistribution electrically connecting the contact metal and the interconnector metal to the outside.
  • the contact via forming and filling process is omitted after the molding process, the fine pitch is improved and the reliability of the package is enhanced.
  • the distortion is expected to be minimized due to thermal expansion despite the heat treatment process.
  • the semiconductor chip is moved to the sacrificial substrate during the subsequent molding process or the grinding process, and in particular, the contact point during the redistribution process. This short circuit can be prevented and the yield decrease can be prevented.
  • DAF die adhesive tape
  • FIG. 1 is a cross-sectional view showing an embodiment of the fan out POP package configuration according to the present invention.
  • FIG. 2 is a cross-sectional view showing another embodiment of the fan out POP package configuration according to the present invention.
  • 3A to 3D are sectional views showing the manufacturing process of the semiconductor chip according to the present invention.
  • 4A and 4B are sectional views showing the manufacturing process of the sacrificial substrate according to the present invention.
  • 5A to 5C are cross-sectional views illustrating a manufacturing process for mounting a semiconductor chip on a sacrificial substrate according to the present invention.
  • 6A and 6B are sectional views showing a top side redistribution manufacturing process according to the present invention.
  • FIG. 7 is a cross-sectional view showing a dual side redistribution manufacturing process according to the present invention.
  • FIG. 8 is a flowchart showing a method for producing a fan out POP package according to the present invention.
  • Embodiments described herein will be described with reference to plan and cross-sectional views, which are ideal schematic diagrams of the invention. Therefore, the shape of the exemplary diagram may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in forms generated according to manufacturing processes. Thus, the regions illustrated in the figures have schematic attributes, and the shape of the regions illustrated in the figures is intended to illustrate a particular form of region of the device and is not intended to limit the scope of the invention.
  • the fan-out package 100 of the present invention includes a semiconductor chip 110 and a semiconductor chip 110 that are electrically connected through a redistribution layer RDL, a redistribution layer RDL, and a stud contact 102.
  • the protection member 130 to protect the 120 and to expose the other side of the interconnector 120, and the connection member 140 of the redistribution layer (RDL).
  • the interconnector 120 is formed through a ball mount process prior to the epoxy molding compound (EMC) process of the protection member 130.
  • EMC epoxy molding compound
  • the fan out POP package 200 of the present invention is a package on package type in which one package is stacked on the other package.
  • the POP package 200 is provided at the periphery of the fan out lower package 100a, the fan out upper package 100b, and the lower package 100a to connect a pair of upper and lower interconnectors 100a and 100b. 120.
  • the present invention is characterized in that the interconnector 120 is not formed through a via process.
  • the interconnector 120 of the present invention may be formed through a solder ball process or copper (Cu) or other metal post process.
  • the lower package 100a includes the lower semiconductor chip 110a, the top side redistribution layer RDLa on one surface of the lower semiconductor chip 110a, the dual side redistribution layer RDLb and the top side redistribution layer on the other surface of the lower semiconductor chip 110a. And a lower protection member 130a filled between the RDLa and the dual side redistribution layer RDLb, the connection member 140a of the top side redistribution layer, and the connection member 140b of the dual side redistribution layer.
  • the upper package 100b may include at least one upper semiconductor chip 110b wire-bonded with the connection member 140b of the dual side redistribution layer, and an upper protection member 130b protecting the upper semiconductor chip 110b. .
  • the lower semiconductor chip 100a may include a logic semiconductor
  • the upper semiconductor chip 100b may include a memory semiconductor.
  • the upper and lower package interconnectors 120 of the present invention are formed during the lower package 100a process.
  • the stud contact 102 may be a stud bump process, a copper (Cu) or other metal filter process, or a solder ball process. There is a characteristic formed through.
  • a semiconductor substrate S is prepared.
  • the semiconductor substrate S includes a strip-type wafer.
  • a semiconductor substrate pad Sp (or wafer pad) is formed on one surface of the semiconductor substrate S (or wafer).
  • the pad Sp may be formed through a redistribution process.
  • a contact metal Sc is formed on a pad Sp for a semiconductor substrate through a metal stud bump bonding process or a solder ball process.
  • the contact metal Sc forms the stud contact 102 through an exposure process described later.
  • a die attach film or another adhesive tape is applied to a predetermined thickness and laminated.
  • the laminating process S14 of the adhesive tape DAF may be performed first.
  • a process of cutting the semiconductor substrate S into individual semiconductor chips 110 may be performed through a singulation process.
  • an individual semiconductor chip 110 in which the contact metal Sc is bonded on the pad Sp for a semiconductor substrate is prepared.
  • the sacrificial substrate M may include a mirror wafer.
  • the sacrificial substrate M is prepared and the sacrificial substrate pad Mp is formed on one surface of the sacrificial substrate M.
  • the pad Mp may be formed through a redistribution process.
  • the semiconductor chip 110a is formed on the sacrificial substrate M, a warpage phenomenon due to thermal expansion during the high temperature process is minimized.
  • the interconnector metal Mc is formed on the sacrificial substrate pad Mp through a solder ball process or a metal post process.
  • the upper and lower interconnectors 120 of FIGS. 1 and 2) are formed in place of the via forming process and the via filling process through a solder ball process to describe the interconnector metal Mc.
  • each semiconductor chip 110 may be fixed onto the sacrificial substrate M by using an adhesive tape DAF.
  • the semiconductor chip 110a fixed on the sacrificial substrate M by the adhesive tape DAF is fixed without moving even by a molding process or a planarization process described later, thereby minimizing a decrease in yield during the redistribution process described below. have.
  • an epoxy molding compound EMC is deposited on a contact metal Sc bonded to a pad Sp for a semiconductor substrate and an interconnector metal Mc bonded to a pad Mp for a sacrificial substrate.
  • the epoxy molding compound EMC may be coated with a protective member 130a to cover the contact metal Sc and the interconnector metal Mc.
  • the planarization process is continued until the contact metal Sc and the interconnector metal Mc are exposed.
  • the contact metal (Sc) and the interconnector metal (Mc) exposed through the planarization process form a stud contact (102 in FIGS. 1 and 2) and an interconnector (120 in FIGS. 1 and 2). .
  • FIG. 6A as a result of the top side redistribution process, another package (100b of FIG. 2) is electrically connected to the outside through the interconnector 120, and the semiconductor chip (110a of FIG. 2) is connected through the stud contact 102. ) Install Top Side Rewiring (RDLa) to electrically connect with). And the top side redistribution connecting member 140a is formed.
  • RDL Top Side Rewiring
  • the sacrificial substrate M is ground to remove the sacrificial substrate M from the protection member 130a.
  • the semiconductor chip 110a and the interconnector metal Mc may be exposed and electrically connected to another package 100b of FIG. 2. .
  • a dual side redistribution line 100 is electrically connected to another package (100b of FIG. 2) through the interconnector 120 to the region where the sacrificial substrate M is removed to expose the interconnector metal Mc. RDLb) and connecting member 140b can be provided.
  • the present invention provides a configuration that improves the yield by using a solder ball process or a bump process, etc., without using a via forming and filling process after molding the contact connecting the upper and lower packages in the fan-out package on package. It can be seen that the technical idea. Within the scope of the basic technical idea of the present invention, many other modifications will be possible to those skilled in the art.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 팬 아웃 POP 제조 방법은, 콘택 메탈이 구비된 개별 반도체 칩을 준비하는 단계, 인터커넥터 메탈이 구비된 희생 기판을 준비하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈이 동일한 방향을 향하도록, 상기 개별 반도체 칩을 상기 희생 기판에 페이스 업(face up) 형태로 마운트 하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈에 보호부재를 몰딩하는 단계, 상기 보호부재를 평면화하여 상기 콘택 메탈의 일측과 상기 인터커넥터 메탈의 일측을 노출시키는 단계, 및 상기 콘택 메탈과 상기 인터커넥터 메탈을 외부와 전기적으로 연결하는 탑 사이드 재배선하는 단계를 포함한다. 이와 같은 본 발명의 구성에 의하면, 공정을 단순화하고 수율을 개선할 수 있다.

Description

팬 아웃 패키지, 팬 아웃 POP 패키지 및 그 제조 방법
본 발명은, 파인 피치에 대응되고 방열 특성이 우수한 팬 아웃 패키지, 팬 아웃 POP 패키지 및 그 제조 방법에 관한 것으로, 특히 기존 팬 아웃 웨이퍼 레벨 패키지 공정에 있어서 몰딩 공정 후 이용되어 오던 비아 형성(via drilling) 및 비아 충진(via filling) 공정이 생략됨으로써, 공정 조건이 단순화 되고 수율 개선이 기대되며, 솔더 볼 공정 혹은 메탈 포스트 공정을 통하여 상하부 패키지 리드선을 형성하거나, 반도체 다이에 형성되는 접속단자를 메탈 스터드 범프 공정이나 메탈 필러 공정을 통하여 형성함으로써 리스크를 저감하는 팬 아웃 POP 패키지 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 인쇄회로기판(Printed Circuit Board, PCB) 상에 반도체 칩이 실장되는 구조를 갖는다. 가령, 다수의 메모리 반도체 칩과 로직 반도체 칩이 동일한 기판 상에 적층될 때 전체 사이즈가 증가되는 경향이 있기 때문에, 패키지의 사이즈를 줄이기 위하여, 반도체 칩들을 상하로 적층하는 패키지 온 패키지(POP) 기술이 제공되고 있다.
그런데, 이러한 팬 아웃 패키지 온 패키지(POP)는 상하부 패키지를 전기적으로 연결하는 비아 콘택 혹은 리드선이 요구되는데, 종래의 이러한 비아 콘택은 비아 성형 공정(via drilling process), 및 비아 충진 공정(metal filling process)을 통해서 구현될 수 있다.
그러나 이러한 비아 콘택 형성을 위한 비아 성형 공정이나 비아 충진 공정은 다음과 같은 문제점이 있다.
가령, 비아 성형 공정 시 비아 홀 사이드 부분의 RA 값을 관리하기 곤란하고, 비아 성형을 위한 드릴링(drilling) 공정을 위하여 드릴링 설비가 요구되며, 비아에 메탈을 충진(filling)하기 위하여 여러 증착 장비 기타 충진 설비가 필요하게 된다.
따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 팬 아웃 하부 패키지와 팬 아웃 상부 패키지를 연결하는 콘택 공정을 몰딩 공정 후 비아 형성 및 충진 공정을 이용하지 않는 팬 아웃 패키지, 팬 아웃 POP 패키지 및 그 제조 방법을 제공하는 것이다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 팬 아웃 패키지 온 패키지는, 재배선층, 상기 재배선층과 스터드 콘택을 통해 전기적으로 연결되는 반도체 칩, 상기 반도체 칩의 외곽의 상기 반도체 칩과 실질적으로 동일한 평면 에 배치되고, 일측이 상기 재배선층을 통해 외부와 전기적으로 연결되는 인터커넥터, 및 상기 재배선층 상에 형성되고, 볼 마운트(ball mount) 되는 상기 인터커넥터의 타측을 노출시키는 보호부재를 포함한다.
본 발명의 다른 특징에 의하면, 본 발명의 팬 아웃 POP 제조 방법은, 콘택 메탈이 구비된 개별 반도체 칩을 준비하는 단계, 인터커넥터 메탈이 구비된 희생 기판을 준비하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈이 동일한 방향을 향하도록, 상기 개별 반도체 칩을 상기 희생 기판에 페이스 업(face up) 형태로 마운트 하는 단계, 상기 콘택 메탈과 상기 인터커넥터 메탈에 보호부재를 몰딩하는 단계, 상기 보호부재를 평면화하여 상기 콘택 메탈의 일측과 상기 인터커넥터 메탈의 일측을 노출시키는 단계, 및 상기 콘택 메탈과 상기 인터커넥터 메탈을 외부와 전기적으로 연결하는 탑 사이드 재배선하는 단계를 포함한다.
위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.
첫째, 몰딩 공정 후속으로 콘택 비아 형성 및 충진 공정이 원천적으로 생략되기 때문에, 파인 피치가 개선되고, 패키지의 신뢰성이 강화되는 효과가 있다.
둘째, 패키지 공정 전반에 걸쳐 미러 웨이퍼를 희생 기판으로 사용하여 마운트 공정이 실시되기 때문에, 열처리 공정에도 불구하고 열팽창으로 인하여 뒤틀림 현상이 최소화되는 효과가 기대된다.
셋째, 반도체 칩을 희생 기판에 페이스-업 마운트 함에 있어서, 다이 접착 테이프(DAF)를 이용하기 때문에, 후속 몰딩 공정이나 그라인딩 공정 시 반도체 칩이 희생 기판으로 움직이는 것을 잡아주며, 특히 재배선 공정 시 접점이 단락되는 것을 방지하여 수율 저하를 막아줄 수 있다.
도 1은, 본 발명에 의한 팬 아웃 POP 패키지 구성의 일 실시예를 나타내는 단면도.
도 2는, 본 발명에 의한 팬 아웃 POP 패키지 구성의 다른 실시예를 나타내는 단면도.
도 3a 내지 도 3d는, 본 발명에 의한 반도체 칩의 제조 공정을 나타내는 단면도들.
도 4a 및 도 4b는, 본 발명에 의한 희생 기판의 제조 공정을 나타내는 단면도들.
도 5a 내지 도 5c는, 본 발명에 의한 희생 기판 상에 반도체 칩을 마운트 하는 제조 공정을 나타내는 단면도들.
도 6a 및 도 6b는, 본 발명에 의한 탑 사이드 재배선 제조 공정을 나타내는 단면도들.
도 7은, 본 발명에 의한 듀얼 사이드 재배선 제조 공정을 나타내는 단면도.
도 8은, 본 발명에 의한 팬 아웃 POP 패키지 제조 방법을 나타내는 순서도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 팬 아웃 패키지 온 패키지의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 1을 참조하면, 본 발명의 팬 아웃 패키지(100)는, 재배선층(RDL), 재배선층(RDL)과 스터드 콘택(102)을 통해 전기적으로 연결되는 반도체 칩(110), 반도체 칩(110)의 외곽에서 실질적으로 동일한 평면에 배치되고 일측이 재배선층(RDL)을 통해 외부와 전기적으로 연결되는 인터커넥터(120), 재배선층(RDL) 상에 형성되어 반도체 칩(110)과 인터커넥터(120)를 보호하되 인터커넥터(120)의 타측을 노출시키는 보호부재(130), 및 재배선층(RDL)의 접속부재(140)를 포함한다.
여기서 인터커넥터(120)는 보호부재(130)의 에폭시 몰딩 컴파운드(EMC) 공정에 앞서 볼 마운트(ball mount) 공정을 통하여 형성된다.
도 2를 참조하면, 본 발명의 팬 아웃 POP 패키지(200)는, 일방 패키지가 타방 패키지 상부에 적층되는 패키지 온 패키지(Package On Package) 타입이다. 이러한 POP 패키지(200)는, 팬 아웃 하부 패키지(100a), 팬 아웃 상부 패키지(100b), 및 하부 패키지(100a)의 외곽에 구비되어 한 쌍의 패키지(100a,100b)를 연결하는 상하부 인터커넥터(120)를 포함한다.
본 발명은 인터커넥터(120)가 비아 공정(via process)을 통하여 형성되지 않는 것이 특징이다. 본 발명의 인터커넥터(120)는 솔더 볼(solder ball) 공정이나 구리(Cu) 기타 메탈 포스트(metal post) 공정을 통하여 형성될 수 있다.
하부 패키지(100a)는, 하부 반도체 칩(110a), 하부 반도체 칩(110a) 일면의 탑 사이드 재배선층(RDLa), 하부 반도체 칩(110a) 타면의 듀얼 사이드 재배선층(RDLb), 탑 사이드 재배선층(RDLa)과 듀얼 사이드 재배선층(RDLb) 사이에 충진되는 하부 보호부재(130a), 탑 사이드 재배선층의 접속부재(140a), 및 듀얼 사이드 재배선층의 접속부재(140b)를 포함한다.
상부 패키지(100b)는, 듀얼 사이드 재배선층의 접속부재(140b)와 와이어 본딩되는 하나 이상의 상부 반도체 칩(110b), 상부 반도체 칩(110b)을 보호하는 상부 보호부재(130b)를 포함할 수 있다.
하부 반도체 칩(100a)은 로직(logic) 반도체를 포함할 수 있고, 상부 반도체 칩(100b)은 메모리(memory) 반도체를 포함할 수 있다.
전술한 바와 같이 본 발명의 상하부 패키지 연결용 인터커넥터(120)는 하부 패키지(100a) 공정 시 형성되는 것이 특징이다.
한편, 하부 반도체 칩(110a)과 하부 재배선층(RDLa)은 스터드 콘택(102)에 의하여 전기적으로 연결되는데 스터드 콘택(102)은 스터드 범프 공정, 구리(Cu) 기타 메탈 필터 공정, 혹은 솔더 볼 공정을 통하여 형성되는 특징이 있다.
이하, 본 발명에 의한 팬 아웃 패키지 온 패키지(POP)의 제조 방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3d 그리고 도 8을 참조하여, 반도체 칩 제조 공정을 설명한다.
반도체 기판을 준비하는 단계(S10);
도 3a를 참조하면, 반도체 기판(S)을 준비한다. 이때 반도체 기판(S)은 스트립 형태(strip-type)의 웨이퍼(wafer)를 포함한다. 반도체 기판(S)(혹은 웨이퍼라 한다.)의 일면에 반도체 기판용 패드(Sp)(혹은 웨이퍼 패드라 한다.)를 형성한다. 패드(Sp)는 재배선 공정을 통하여 형성될 수 있다.
반도체 기판용 패드 상에 콘택 메탈을 본딩하는 단계(S12);
도 3b를 참조하면, 메탈 스터드 범프 본딩 공정(metal stud bump bonding process)이나 솔더 볼 공정(solder ball process)을 통하여 반도체 기판용 패드(Sp) 상에 콘택 메탈(Sc)을 형성한다. 콘택 메탈(Sc)은 후술하는 노출 공정을 거쳐 스터드 콘택(102)을 형성하게 된다.
반도체 기판의 타면에 접착 테이프를 라미네이팅 하는 단계(S14);
도 3c를 참조하면, 다이 접착용 필름 기타 접착 테이프(Die Attached Film: DAF)를 일정한 두께로 도포하고 라미네이팅(lamination process) 한다. 콘택 메탈 본딩 공정(S12) 이전에 접착 테이프(DAF)의 라미네이팅 공정(S14)이 먼저 실시될 수 있다.
반도체 기판을 절단하여 개별 반도체 칩으로 분리하는 단계(S16);
도 3d를 참조하면, 싱글레이션 공정(singulation process)을 통하여 반도체 기판(S)을 개별 반도체 칩(110)으로 절단하는 공정이 실시될 수 있다.
이로써, 반도체 기판용 패드(Sp) 상에 콘택 메탈(Sc)이 본딩되는 개별 반도체 칩(도 1의 110)이 준비된다.
도 4a 및 도 4b를 참조하여, 희생 기판의 제조 공정을 설명한다.
희생 기판을 준비하는 단계(S20);
도 4a를 참조하면, 희생 기판(M)은 미러 웨이퍼(mirror wafer)를 포함할 수 있다. 희생 기판(M)을 준비하고 희생 기판(M)의 일면에 희생 기판용 패드(Mp)를 형성한다. 패드(Mp)는 재배선 공정을 통하여 형성될 수 있다. 본 발명의 패키지 공정은 반도체 칩(110a)이 희생 기판(M) 상에 형성되기 때문에, 고온 공정 시 열팽창에 따른 휨(warpage) 현상이 최소화되는 효과가 있다.
희생 기판용 패드 상에 인터커넥터 메탈을 본딩하는 단계(S22);
도 4b를 참조하면, 솔더 볼 공정이나 메탈 포스트 공정을 통하여 희생 기판용 패드(Mp) 상에 인터커넥터 메탈(Mc)을 형성한다. 인터커넥터 메탈(Mc)을 후술하는 솔더 볼 공정을 거쳐 비아 성형 공정 및 비아 충진 공정을 대신하는 상하부 인터커넥터(도 1 및 도 2의 120)를 형성하게 된다.
도 5a 내지 도 5c를 참조하여, 희생 기판 상에 반도체 칩을 마운트 하는 제조 공정을 설명한다.
반도체 기판용 패드 상에 콘택 메탈이 구비된 개별 반도체 칩을 희생 기판용 패드 상에 인터커넥터 메탈이 구비된 희생 기판에 페이스 업(face up) 형태로 마운트 하는 단계(S30);
도 5a를 참조하면, 접착 테이프(DAF)를 이용하여 각 반도체 칩(110)을 희생 기판(M) 상에 고정할 수 있다. 이때 접착 테이프(DAF)에 의하여 희생 기판(M) 상에 고정된 반도체 칩(110a)은 후술하는 몰딩 공정 혹은 평면화 공정에 의하더라도 움직이지 않고 고정되어 후술하는 재배선 공정 시 수율 감소를 최소화 할 수 있다.
희생 기판 상에 보호부재를 몰딩하는 단계(S32);
도 5b를 참조하면, 반도체 기판용 패드(Sp)에 본딩되는 콘택 메탈(Sc)과, 희생 기판용 패드(Mp)에 본딩되는 인터커넥터 메탈(Mc) 상에 에폭시 몰딩 컴파운드(EMC)를 증착한다. 에폭시 몰딩 컴파운드(EMC)는 콘택 메탈(Sc)과 인터커넥터 메탈(Mc)이 커버될 정도로 보호부재(130a)가 도포될 수 있다.
보호부재를 그라인딩 하여 평면화 하는 단계(S34);
도 5c를 참조하면, 콘택 메탈(Sc)과 인터커넥터 메탈(Mc)이 노출될 때까지 평면화 공정을 계속하여 실시한다. 이와 같은 평면화 공정을 통하여 노출된 콘택 메탈(Sc)과 인터커넥터 메탈(Mc)은 결과적으로 스터드 콘택(도 1 및 도 2의 102)과 인터커넥터(도 1 및 도 2의 120)를 형성하게 된다.
도 6a 및 도 6b를 참조하여, 탑 사이드 재배선 제조 공정을 설명한다.
스터드 콘택과 인터커넥터를 외부와 전기적으로 연결하는 탑 사이드 재배선 단계(S40);
도 6a를 참조하면, 탑 사이드 재배선 공정 결과, 인터커넥터(120)를 통하여 타 패키지(도 2의 100b)를 외부와 전기적으로 연결하고, 스터드 콘택(102)을 통하여 반도체 칩(도 2의 110a)을 외부와 전기적으로 연결하는 탑 사이드 재배선(RDLa)을 설치한다. 그리고 탑 사이드 재배선 접속부재(140a)를 형성한다.
희생 기판을 반도체 칩으로부터 제거하는 단계(S42);
도 6b를 참조하면, 희생 기판(M)을 그라인딩하여 희생 기판(M)을 보호부재(130a)에서 제거한다. 그라인딩 공정을 통하여 희생 기판용 패드(Mp)와 접착 테이프(DAF)가 제거됨으로써, 반도체 칩(110a)과 인터커넥터 메탈(Mc)이 노출되어 타 패키지(도 2의 100b)와 전기적으로 연결될 수 있다.
도 7을 참조하여, 듀얼 사이드 재배선 제조 공정을 설명한다.
스터드 콘택과 인터커넥터를 타 패키지와 전기적으로 연결하는 듀얼 사이드 재배선 단계(S50);
도 7을 참조하면, 희생 기판(M)이 제거되어 인터커넥터 메탈(Mc)이 노출된 영역으로 인터커넥터(120)를 통하여 타 패키지(도 2의 100b)와 전기적으로 연결되는 듀얼 사이드 재배선(RDLb) 및 접속부재(140b)를 설치할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 팬 아웃 패키지 온 패키지에서 상하부 패키지를 연결하는 콘택을 몰딩 공정 후 비아 형성 및 충진 공정을 이용하지 않고 솔더 볼 공정이나 범프 공정 등을 이용함으로써 수율을 개선하는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.

Claims (9)

  1. 재배선층;
    반도체 칩;
    상기 반도체 칩을 보호하는 보호부재; 및
    상기 보호부재로부터 일부가 노출됨으로써, 상기 재배선층과 상기 반도체 칩을 전기적으로 연결하는 스터드 콘택을 포함하여 구성되는 것을 특징으로 하는 팬 아웃 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 칩의 외곽의 상기 반도체 칩과 실질적으로 동일한 평면 에 배치되고, 일측이 상기 재배선층을 통해 외부와 전기적으로 연결되는 인터커넥터를 더 포함하여 구성되는 것을 특징으로 하는 팬 아웃 패키지.
  3. 제 2 항에 있어서,
    상기 스터브 콘택은 메탈 스터드 범프 혹은 솔더 볼을 포함하고,
    상기 인터커넥터는 솔더 볼 혹은 메탈 포스트를 포함하는 것을 특징으로 하는 팬 아웃 패키지.
  4. 콘택 메탈이 구비된 개별 반도체 칩을 준비하는 단계;
    인터커넥터 메탈이 구비된 희생 기판을 준비하는 단계;
    상기 콘택 메탈과 상기 인터커넥터 메탈이 동일한 방향을 향하도록, 상기 개별 반도체 칩을 상기 희생 기판에 페이스 업(face up) 형태로 재배열 하는 단계;
    상기 콘택 메탈과 상기 인터커넥터 메탈이 외부로 노출되지 않도록 보호부재를 몰딩하는 단계;
    상기 보호부재를 연마하여 상기 콘택메탈과 상기 인터커넥터메탈의 상부를 노출시키는 단계; 및
    상기 콘택 메탈과 상기 인터커넥터 메탈을 외부와 전기적으로 연결하는 상부 재배선 및 접속부재 형성 단계를 포함하는 것을 특징으로 하는 팬 아웃 POP 패키지 제조 방법.
  5. 제 4 항에 있어서,
    상기 반도체 칩을 준비하는 단계는,
    웨이퍼 일면에 패드를 형성하는 단계;
    상기 웨이퍼 패드 상에 상기 콘택 메탈을 본딩하는 단계;
    상기 웨이퍼의 타면에 접착 테이프를 라미네이팅하는 단계; 및
    상기 웨이퍼를 절단하여 상기 개별 반도체 칩으로 분리하는 단계를 포함하고,
    상기 콘택 메탈을 본딩하는 단계는,
    메탈 스터드 범프 본딩 공정, 혹은 솔더 볼 공정을 통하여 상기 웨이퍼 패드 상에 콘택 메탈이 마운트 되는 것을 특징으로 하는 팬 아웃 POP 패키지 제조 방법.
  6. 제 4 항에 있어서,
    상기 희생 기판을 준비하는 단계는,
    상기 희생 기판에 패드를 형성하는 단계; 및
    상기 희생 기판용 패드 상에 상기 인터커넥터 메탈을 본딩하는 단계를 포함하고,
    상기 인터커넥터 메탈을 본딩하는 단계는,
    솔더 볼 공정이나 메탈 포스트 공정을 통하여 상기 희생 기판용 패드 상에 인터커넥터 메탈이 마운트 되는 것을 특징으로 하는 팬 아웃 POP 패키지 제조 방법.
  7. 제 4 항에 있어서,
    상기 희생 기판을 상기 반도체 칩으로부터 제거하여 상기 콘택 메탈의 타측과 상기 인터커넥터 메탈의 타측을 노출하는 단계; 및
    상기 콘택 메탈과 상기 인터커넥터 메탈을 타 패키지와 전기적으로 연결하는 듀얼 사이드 재배선하는 단계를 더 포함하는 것을 특징으로 하는 팬 아웃 POP 패키지 제조 방법.
  8. 하부 패키지;
    상부 패키지; 및
    상기 하부 패키지에 구비되어 상기 상하부 패키지를 연결하는 인터커넥터를 포함하고,
    상기 인터커넥터는, 솔더 볼 공정 혹은 메탈 포스트 공정을 통하여 형성되고,
    상기 하부 패키지는,
    탑 사이드 재배선층;
    상기 탑 사이드 재배선층과 스터드 콘택을 통해 전기적으로 연결되는 하부 반도체 칩;
    상기 하부 반도체 칩의 외곽에 배치되고 일측이 상기 탑 사이드 재배선층을 통해 외부와 전기적으로 연결되는 인터커넥터;
    상기 탑 사이드 재배선층 상에 형성되고, 상기 인터커넥터의 타측을 노출시키는 하부 보호부재; 및
    상기 탑 사이드 재배선층의 접속부재를 포함하는 것을 특징으로 하는 팬 아웃 POP 패키지.
  9. 제 8 항에 있어서,
    상기 상부 패키지는,
    상기 인터커넥터의 타측과 전기적으로 연결되는 듀얼 사이드 재배선층;
    상기 듀얼 사이드 재배선층의 접속부재;
    상기 듀얼 사이드 재배선층의 접속부재와 전기적으로 연결되는 하나 이상의 상부 반도체 칩; 및
    상기 상부 반도체 칩을 보호하는 상부 보호부재를 포함하는 것을 특징으로 하는 팬 아웃 POP 패키지.
PCT/KR2015/008702 2015-04-30 2015-08-20 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법 WO2016175394A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150061525A KR101691099B1 (ko) 2015-04-30 2015-04-30 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법
KR10-2015-0061525 2015-04-30

Publications (1)

Publication Number Publication Date
WO2016175394A1 true WO2016175394A1 (ko) 2016-11-03

Family

ID=57198578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/008702 WO2016175394A1 (ko) 2015-04-30 2015-08-20 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR101691099B1 (ko)
WO (1) WO2016175394A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052482A (ko) * 2006-12-07 2008-06-11 스태츠 칩팩 아이엔씨. 다층 반도체 패키지
KR20080091980A (ko) * 2007-04-10 2008-10-15 삼성전자주식회사 칩 스택 패키지 및 그 제조방법
KR20090002573A (ko) * 2007-07-02 2009-01-09 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
KR20090042777A (ko) * 2006-07-31 2009-04-30 인텔렉츄얼 벤처스 펀드 27 엘엘씨 반도체 플립칩 패키지를 위한 기판 및 공정
KR20150029855A (ko) * 2013-09-11 2015-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080022452A (ko) 2006-09-06 2008-03-11 삼성전자주식회사 Ｐｏｐ 패키지 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042777A (ko) * 2006-07-31 2009-04-30 인텔렉츄얼 벤처스 펀드 27 엘엘씨 반도체 플립칩 패키지를 위한 기판 및 공정
KR20080052482A (ko) * 2006-12-07 2008-06-11 스태츠 칩팩 아이엔씨. 다층 반도체 패키지
KR20080091980A (ko) * 2007-04-10 2008-10-15 삼성전자주식회사 칩 스택 패키지 및 그 제조방법
KR20090002573A (ko) * 2007-07-02 2009-01-09 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
KR20150029855A (ko) * 2013-09-11 2015-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101691099B1 (ko) 2016-12-29
KR20160129407A (ko) 2016-11-09

Similar Documents

Publication Publication Date Title
US11929349B2 (en) Semiconductor device having laterally offset stacked semiconductor dies
US10867897B2 (en) PoP device
WO2017095094A2 (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지 및 그 제조 방법
US9881863B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US11742327B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US9318459B2 (en) Through via package
US20190122946A1 (en) System and Method for Bonding Package Lid
TWI710079B (zh) 使用導線接合之混合式添加結構之可堆疊記憶體晶粒
WO2013100709A1 (ko) 반도체 패키지 및 그 제조 방법
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
CN107346766A (zh) 整合扇出型封装及其制造方法
KR20150000064A (ko) 관통전극을 갖는 반도체 패키지 및 그 제조방법
SG181248A1 (en) Semiconductor packages and methods of packaging semiconductor devices
TW201911524A (zh) 積體電路封裝
CN113130434A (zh) 封装结构及其制造方法
KR20190114723A (ko) 다중-칩 모듈을 포함한 전자 카드
TW201724383A (zh) 無基板扇出型多晶片封裝構造及其製造方法
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20230063147A1 (en) Semiconductor package
WO2016175394A1 (ko) 팬 아웃 패키지, 팬 아웃 pop 패키지 및 그 제조 방법
KR20220034698A (ko) 반도체 디바이스 및 관련 방법
TW202221884A (zh) 使用預先形成的遮罩的選擇性電磁干擾屏蔽
KR20170063231A (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지의 제조 방법
KR101830938B1 (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지
US11456279B2 (en) Integrated electronic element module, semiconductor package, and method for fabricating the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15890835

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15890835

Country of ref document: EP

Kind code of ref document: A1