KR101678512B1 - 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR101678512B1
KR101678512B1 KR1020147026035A KR20147026035A KR101678512B1 KR 101678512 B1 KR101678512 B1 KR 101678512B1 KR 1020147026035 A KR1020147026035 A KR 1020147026035A KR 20147026035 A KR20147026035 A KR 20147026035A KR 101678512 B1 KR101678512 B1 KR 101678512B1
Authority
KR
South Korea
Prior art keywords
gas
substrate
processing chamber
plasma
etching
Prior art date
Application number
KR1020147026035A
Other languages
English (en)
Other versions
KR20140135762A (ko
Inventor
아츠시 사노
마사유키 아사이
마사히로 요네바야시
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20140135762A publication Critical patent/KR20140135762A/ko
Application granted granted Critical
Publication of KR101678512B1 publication Critical patent/KR101678512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32394—Treating interior parts of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Abstract

성막 장치의 가스 클리닝의 주기를 길게 할 수 있도록 하기 위해서, 처리실(201)에 기판(200)을 반입하는 기판 반입 공정과, 처리실에서 적어도 2종의 막을 기판에 적층하는 막 형성 공정과, 막이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정과, 기판 반출 공정 후, 기판이 처리실에 내에 존재하지 않는 상태에서, 처리실에 에칭 가스를 공급하는 에칭 공정을 갖는다. 에칭 공정은, 처리실에 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과, 처리실에 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정을 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, METHOD FOR PROCESSING SUBSTRATE, SUBSTRATE PROCESSING DEVICE AND RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
반도체 장치의 제조에서 사용되는 박막 성막 방법에는, 스퍼터링 등과 같은 물리 기상 성장(PVD)과 화학 반응을 이용한 화학 기상 성장(CVD: Chemical Vapor Deposition)이 있다. CVD에 의한 실리콘 질화막(SiN(Si3N4))의 형성에 있어서는, SiH2Cl2와 NH3을 사용한 CVD가 잘 알려져 있다. 또한, 최근에는, SiH2Cl2와 NH3을 교대로 공급하여 실리콘 질화막을 성막하는 성막 방법도 사용되고 있다. 이들 성막 방법에서는, 처리실 전체를 가열하여, 처리실 내의 피처리 기판을 원하는 온도로 가열해서 실리콘 질화막의 성막을 행할 때, 처리실도 대략 동일한 온도로 가열되어 있으므로 처리실 벽에도 실리콘 질화막이 형성된다. 이렇게 해서, 실리콘 질화막의 성막을 반복하면 처리실 내벽에 SiN의 누적막이 형성되고, 소정의 막 두께를 초과하면, 누적 실리콘 질화막이 박리되기 시작해서 이물의 원인으로 된다. 누적막의 박리는, 주로 실리콘 질화막과 처리실 벽의 열팽창률의 차이나 실리콘 질화막 내의 막 스트레스에 기인하는 것으로 생각된다.
실리콘 질화막의 누적막으로부터의 박리가 시작되면, 이물 해소를 위해서, 누적막을 배제하기 위한 클리닝이 행하여지고 있다. 클리닝에는, 웨트 클리닝이라고 불리는, 성막 장치를 일단 정지하고, 대상 부품을 불산 등의 약품에 침지하여 액 내의 반응에 의해 막을 제거하는 방법과, 드라이 클리닝이나 가스 클리닝이라고 불리는, 성막과 동일하게 처리실에 클리닝 가스를 도입하여, 열 등에 의해 활성화된 에칭종에 의한 반응으로 막을 배제하는 방법이 있다(특허문헌 1 참조).
일본 특허 제3985899호
성막 장치의 클리닝에서는, 실리콘 질화막의 누적막의 가스 클리닝을 복수회 행하고, 가스 클리닝만으로는, 실리콘 질화막의 누적막의 제거가 충분하지 않게 되면, 성막 장치를 정지하고, 장치를 분해하여 웨트 클리닝을 행한다.
웨트 클리닝은 장치를 분해하여 행하는 점에서, 대기 개방하므로 클리닝 후의 셋업 작업도 포함시키면 재가동하는데 시간이 걸리기 때문에, 웨트 클리닝에 의한 유지 보수 주기를 길게 하는 것이 요망되고 있다. 그러기 위해서는, 가스 클리닝에 의한 누적막 배제에서도 그 주기를 길게 하여, 장치를 성막 가능한 상태로 유지해서 장치의 가동률을 향상시키는 것이 요망되고 있다.
따라서, 본 발명의 주된 목적은, 실리콘 질화막 등의 막을 성막하는 장치의 가스 클리닝의 주기를 길게 할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체를 제공하는 데 있다.
본 발명의 일 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 공정과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 공정과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 공정과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 공정을 갖고, 상기 에칭 공정은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정, 을 갖는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 공정과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 공정과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 공정과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 공정을 갖고, 상기 에칭 공정은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정, 을 갖는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 의하면, 기판을 처리하는 처리실과, 상기 기판에 적어도 2종의 처리 가스를 각각 공급하는 복수의 처리 가스 공급계와, 상기 처리실에 에칭 가스로서 불소 함유 가스를 공급하는 에칭 가스 공급계와, 상기 불소 함유 가스를 플라즈마 여기하는 플라즈마 여기부와, 상기 처리실을 가열하는 가열부와, 상기 처리실을 배기하는 배기계와, 상기 복수의 처리 가스 공급계, 상기 에칭 가스 공급계, 상기 플라즈마 여기부, 상기 가열부 및 상기 배기계를 제어하는 제어부, 를 갖고, 상기 제어부는, 상기 복수의 처리 가스 공급계, 상기 에칭 가스 공급계, 상기 플라즈마 여기부, 상기 가열부 및 상기 배기계를 제어하여, 상기 적어도 2종의 처리 가스를 상기 기판에 공급함으로써, 상기 처리실에 적어도 2종의 막을 상기 기판에 적층한 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 상기 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝과, 상기 처리실에 상기 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝을 실행하도록 구성되는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 수순과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 수순과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 수순과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 수순을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서, 상기 에칭 수순은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 수순과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 수순을 갖는 기록 매체가 제공된다.
본 발명에 따르면, 실리콘 질화막 등의 막을 성막하는 장치의 가스 클리닝의 주기를 길게 할 수 있다.
도 1은 본 발명의 바람직한 실시 형태에서 적절하게 사용되는 기판 처리 장치를 설명하기 위한 개략 종단면도이다.
도 2는 도 1에 도시하는 처리로의 A-A선 개략 횡단면도이다.
도 3은 본 발명의 바람직한 실시 형태에서 적절하게 사용되는 기판 처리 장치의 컨트롤러를 설명하기 위한 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 바람직한 실시 형태에서의, 실리콘 질화막의 제조 프로세스를 설명하기 위한 흐름도이다.
도 5는 본 발명의 바람직한 실시 형태에서의, 실리콘 질화막의 제조 프로세스를 설명하기 위한 타이밍 차트이다.
도 6은 본 발명의 제1의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 7은 본 발명의 제1의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 8은 본 발명의 제1의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 9는 본 발명의 제1의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 10은 본 발명의 제1의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 11은 본 발명의 제2의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 12는 본 발명의 제2의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 13은 본 발명의 제2의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 14는 본 발명의 제3의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 15는 본 발명의 제3의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 16은 본 발명의 제4의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 17은 본 발명의 제4의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 18은 본 발명의 제5의 바람직한 실시 형태에서의, 가스 에칭 프로세스를 설명하기 위한 타이밍 차트이다.
도 19는 본 발명의 제6의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 클리닝 프로세스를 설명하기 위한 흐름도이다.
도 20은 본 발명의 제6의 바람직한 실시 형태에서의, 성막 프로세스 및 가스 클리닝 프로세스를 설명하기 위한 흐름도이다.
이어서, 본 발명의 바람직한 실시 형태에 대하여 도면을 참조하면서 설명한다.
도 1은, 본 발명의 바람직한 실시 형태에서 적절하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로(202) 부분을 종단면으로 나타내고, 도 2는, 본 발명의 바람직한 실시 형태에서 적절하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도로서, 처리로(202) 부분을 횡단면으로 도시하는 도면이다. 도 3은, 본 발명의 바람직한 실시 형태에서 적절하게 사용되는 기판 처리 장치의 컨트롤러를 설명하기 위한 개략 구성도로서, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 1에 도시되어 있는 바와 같이, 처리로(202)는, 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 설치된다.
반응관(203)의 하부에는 매니폴드(209)가 설치되어 있다. 반응관(203)의 하단부 및 매니폴드(209)의 상부 개구 단부에는, 각각 환상의 플랜지가 설치되고, 이 플랜지간에는 기밀 부재(이하, O링)(220)가 배치되어, 양자간은 기밀하게 시일되어 있다.
매니폴드(209)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은 매니폴드(209)의 하단에 수직 방향 하측으로부터 맞닿도록 되어 있다. 시일 캡(219)은 예를 들어 스테인리스 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 적어도, 반응관(203), 매니폴드(209), 및 시일 캡(219)에 의해 처리실(201)이 형성되어 있다. 시일 캡(219)의 처리실(201)과 반대측에는 보트를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은 시일 캡(219)을 관통해서, 후술하는 보트(217)에 접속되어 있어, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있고, 이에 의해 보트(217)를 처리실(201) 내에 대하여 반입 반출하는 것이 가능하게 되어 있다. 또한, 처리실(201)은 일반적으로, 웨이퍼(200) 등의 기판을 처리하는 실(또는 공간)이라고 해석할 수 있다. 상술한 바와 같이, 본원에서, 처리실(201)은 반응관(203), 매니폴드(209), 및 시일 캡(219)에 의해 형성되는 공간을 포함하기 때문에, 후술하는 버퍼실(237)도 광의에서 처리실(201)에 포함하는 경우가 있다.
시일 캡(219)에는 단열 부재로서의 석영 캡(218)을 개재하여 기판 보유 지지 수단(지지구)으로서의 보트(217)가 세워 설치되어 있다. 석영 캡(218)은 예를 들어 석영이나 탄화규소 등의 내열성 재료로 구성되어 단열부로서 기능함과 함께, 보트를 보유 지지하는 보유 지지체로 되어 있다. 보트(217)는 예를 들어 석영이나 탄화규소 등의 내열성 재료로 구성되어 복수매의 웨이퍼(200)를 수평 자세로 또한 서로 중심을 맞춘 상태에서 정렬시켜서 관축 방향으로 다단으로 지지되도록 구성되어 있다.
매니폴드(209)에는, 제1 노즐(249a) 및 제2 노즐(249b)이 매니폴드(209)를 관통하도록 설치되어 있다. 제1 노즐(249a)에는 제1 가스 공급관(232a)이 접속되고, 제2 노즐(249b)에는 제2 가스 공급관(232b)이 접속되어 있다.
제1 가스 공급관(232a)에는 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a), 개폐 밸브인 밸브(243a, 247a), 가스 저류부(248) 및 개폐 밸브인 밸브(251a)가 설치되어 있다. 이 가스 저류부(248)는, 예를 들어 통상의 배관보다 가스 용량이 큰 가스 탱크 또는 나선 배관 등으로 구성된다. 그리고, 밸브(247a) 또는 밸브(251a)를 개폐함으로써, 제1 가스 공급관(232a)을 통해 후술하는 제1 처리 가스로서의 디클로로실란(SiH2Cl2, DCS) 가스를 가스 저류부(248)에 저류하거나, 저류된 DCS 가스를 처리실(201) 내에 공급할 수 있도록 되어 있다. 또한, 제1 가스 공급관(232a)에는, 불활성 가스 공급관(232c)이 접속되어 있다. 이 불활성 가스 공급관(232c)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241c), 및 개폐 밸브인 밸브(243c)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 선단부에는, 상술한 제1 노즐(249a)이 접속되어 있다. 제1 노즐(249a)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 원호 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해 상승되도록 설치되어 있다. 제1 노즐(249a)은 L자형의 긴 노즐로서 구성되어 있다. 제1 노즐(249a)의 측면에는 가스를 공급하는 가스 공급 구멍(250a)이 형성되어 있다. 가스 공급 구멍(250a)은 반응관(203)의 중심을 향하도록 개구되어 있다. 이 가스 공급 구멍(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다. 주로, 제1 가스 공급관(232a), 매스 플로우 컨트롤러(241a), 밸브(243a, 247a), 가스 저류부(248), 밸브(251a) 및 제1 노즐(249a)에 의해 제1 가스 공급계가 구성된다. 또한, 주로, 불활성 가스 공급관(232c), 매스 플로우 컨트롤러(241c), 밸브(243c)에 의해 제1 불활성 가스 공급계가 구성된다.
또한, 제1 가스 공급관(232a)의 밸브(251a)의 하류측에는, 제1 클리닝 가스 공급관(252a)이 접속되어 있다. 이 제1 클리닝 가스 공급관(252a)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(253a), 개폐 밸브인 밸브(254a), 및 개폐 밸브인 밸브(256a)가 설치되어 있다. 주로, 제1 클리닝 가스 공급관(252a), 매스 플로우 컨트롤러(253a), 및 밸브(254a, 256a)에 의해 제1 클리닝 가스 공급계가 구성된다. 제2 가스 공급관(232b)의 밸브(247b)의 하류측에는, 제2 클리닝 가스 공급관(252b)이 접속되어 있다. 이 제2 클리닝 가스 공급관(252b)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(253b), 개폐 밸브인 밸브(254b), 및 개폐 밸브인 밸브(256b)가 설치되어 있다. 주로, 제2 클리닝 가스 공급관(252b), 매스 플로우 컨트롤러(253b) 및 밸브(254b, 256b)에 의해 제2 클리닝 가스 공급계가 구성된다.
제2 가스 공급관(232b)에는 상류 방향으로부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241b), 및 개폐 밸브인 밸브(243b, 247b)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 밸브(243b)의 하류측에는, 불활성 가스 공급관(232d)이 접속되어 있다. 이 불활성 가스 공급관(232d)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241d), 및 개폐 밸브인 밸브(243d)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 선단부에는, 상술한 제2 노즐(249b)이 접속되어 있다. 제2 노즐(249b)은, 가스 분산 공간인 버퍼실(237) 내에 설치되어 있다.
버퍼실(237)은 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 원호 형상의 공간에, 반응관(203) 내벽의 하부로부터 상부에 걸치는 부분에, 웨이퍼(200)의 적재 방향을 따라서 설치되어 있다. 버퍼실(237)의 웨이퍼(200)와 인접하는 벽의 단부에는 가스를 공급하는 가스 공급 구멍(250c)이 형성되어 있다. 가스 공급 구멍(250c)은, 반응관(203)의 중심을 향하도록 개구되어 있다. 이 가스 공급 구멍(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되고, 각각이 동일한 개구 면적을 갖고, 또한 동일한 개구 피치로 형성되어 있다.
제2 노즐(249b)은, 버퍼실(237)의 가스 공급 구멍(250c)이 형성된 단부와는 반대측의 단부에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향해 상승되도록 설치되어 있다. 제2 노즐(249b)은 L자형의 긴 노즐로서 구성되어 있다. 제2 노즐(249b)의 측면에는 가스를 공급하는 가스 공급 구멍(250b)이 형성되어 있다. 가스 공급 구멍(250b)은, 버퍼실(237)의 중심을 향해 개구되어 있다. 이 가스 공급 구멍(250b)은 버퍼실(237)의 가스 공급 구멍(250c)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다. 이 복수의 가스 공급 구멍(250b)의 각각의 개구 면적은, 버퍼실(237) 내와 처리실(201) 내의 차압이 작은 경우에는, 상류측(하부)에서부터 하류측(상부)까지, 각각 동일한 개구 면적으로 동일한 개구 피치로 하면 되지만, 차압이 큰 경우에는 상류측에서 하류측을 향해 각각 개구 면적을 크게 하거나, 개구 피치를 작게 하면 된다.
본 실시 형태에서는, 각 가스 공급 구멍(250b)의 개구 면적이나 개구 피치를, 상류측에서부터 하류측에 걸쳐서 상술한 바와 같이 조절함으로써, 우선, 가스 공급 구멍(250b)의 각각으로부터, 유속의 차는 있지만, 유량이 거의 동일량인 가스를 분출시킨다. 그리고 이 가스 공급 구멍(250b)의 각각으로부터 분출되는 가스를, 일단 버퍼실(237) 내에 도입하여, 버퍼실(237) 내에서 가스의 유속 차의 균일화를 행하는 것으로 하였다.
즉, 제2 노즐(249b)의 각 가스 공급 구멍(250b)으로부터 버퍼실(237) 내에 분출된 가스는, 버퍼실(237) 내에서 각 가스의 입자 속도가 완화된 후, 버퍼실(237)의 가스 공급 구멍(250c)으로부터 처리실(201) 내에 분출된다. 이에 의해, 각 가스 공급 구멍(250b)으로부터 버퍼실(237) 내에 분출된 가스는, 각 가스 공급 구멍(250c)으로부터 처리실(201) 내에 분출될 때에는, 균일한 유량과 유속을 갖는 가스로 된다.
주로, 제2 가스 공급관(232b), 매스 플로우 컨트롤러(241b), 밸브(243b, 247b), 제2 노즐(249b), 버퍼실(237)에 의해 제2 가스 공급계가 구성된다. 또한, 주로, 불활성 가스 공급관(232d), 매스 플로우 컨트롤러(241d), 밸브(243d)에 의해 제2 불활성 가스 공급계가 구성된다.
제1 가스 공급관(232a)으로부터는, 예를 들어, 실리콘 원료 가스, 즉 제1 원소로서 실리콘(Si)을 포함하는 가스(실리콘 함유 가스)가 제1 처리 가스로서, 매스 플로우 컨트롤러(241a), 밸브(243a, 247a), 가스 저류부(248), 밸브(251a) 및 제1 노즐(249a)을 통해 처리실(201) 내에 공급된다. 실리콘 함유 가스로서는, 예를 들어 디클로로실란(SiH2Cl2, DCS) 가스나 헥사클로로디실란(Si2Cl6) 가스, 헥사메틸디실라잔(C6H19NSi2, HMDS) 등을 사용할 수 있다. 또한, 제1 처리 가스는, 상온 상압에서 고체, 액체, 및 기체 중 어느 것이어도 되지만, 여기에서는 기체로서 설명한다. 제1 처리 가스가 상온 상압에서 액체인 경우에는 기화기(도시하지 않음)를 설치한다.
제2 가스 공급관(232b)으로부터는, 예를 들어 제2 원소로서 질소(N)를 포함하는 가스(질소 함유 가스)가 원료 가스를 개질하는 제2 처리 가스로서, 매스 플로우 컨트롤러(241b), 밸브(243b, 247b), 제2 노즐(249b)을 통해 처리실(201) 내에 공급된다. 질소 함유 가스로서는, 예를 들어 암모니아(NH3) 가스를 사용할 수 있다.
불활성 가스 공급관(232c 및 232d)으로부터는, 불활성 가스로서 예를 들어 질소(N2) 가스가, 각각 매스 플로우 컨트롤러(241c), 밸브(243c), 제1 가스 공급관(232a) 및 제1 노즐(249a)을 통해, 매스 플로우 컨트롤러(241d), 밸브(243d), 제2 가스 공급관(232b), 제2 노즐(249b)을 통해 처리실(201) 내에 공급된다.
제1 클리닝 가스 공급관(252a)으로부터는, 클리닝 가스로서 예를 들어 3불화질소(NF3) 가스가, 매스 플로우 컨트롤러(253a), 밸브(254a, 256a), 제1 가스 공급관(232a) 및 제1 노즐(249a)을 통해 처리실(201) 내에 공급된다.
제2 클리닝 가스 공급관(252b)으로부터는, 클리닝 가스로서 예를 들어 3불화질소(NF3) 가스가, 매스 플로우 컨트롤러(253b), 밸브(254b, 256b), 제2 가스 공급관(232b), 제2 노즐(249b) 및 버퍼실(237)을 통해 처리실(201) 내에 공급된다.
또한, 예를 들어 각 가스 공급관으로부터 상술한 바와 같은 가스를 각각 흘리는 경우, 제1 가스 공급계에 의해 원료 가스 공급계, 즉 실리콘 함유 가스 공급계(실란계 가스 공급계)가 구성된다. 또한, 제2 가스 공급계에 의해 개질 가스 공급계, 즉 질소 함유 가스 공급계가 구성된다.
버퍼실(237) 내에는, 도 1 및 도 2에 도시한 바와 같이, 가늘고 긴 구조를 갖는 제1 전극인 제1 막대 형상 전극(269) 및 제2 전극인 제2 막대 형상 전극(270)이, 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 적층 방향을 따라서 배치되어 있다. 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)은 제2 노즐(249b)과 평행하게 설치되어 있고, 상부로부터 하부에 걸쳐 각 전극을 보호하는 보호관인 전극 보호관(275)에 의해 각각 덮임으로써 보호되어 있다. 이 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 중 어느 한쪽은 정합기(272)를 통하여 고주파 전원(273)에 접속되고, 다른 쪽은 기준 전위인 접지에 접속되어 있다. 그 결과, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 제1 막대 형상 전극(269), 제2 막대 형상 전극(270), 전극 보호관(275), 정합기(272), 고주파 전원(273)에 의해 플라즈마 발생기(플라즈마 발생부)로서의 플라즈마원이 구성된다. 또한, 플라즈마원은, 후술하는 바와 같이 가스를 플라즈마로 활성화시키는 활성화 기구로서 기능한다.
전극 보호관(275)은, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)의 각각을 버퍼실(237)의 분위기와 격리한 상태에서 버퍼실(237) 내에 삽입할 수 있는 구조로 되어 있다. 여기서, 전극 보호관(275)의 내부는 외기(대기)와 동일 분위기이면, 전극 보호관(275)에 각각 삽입된 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)은 히터(207)에 의한 열로 산화된다. 따라서, 전극 보호관(275)의 내부에는 질소 등의 불활성 가스를 충전 또는 퍼지하여, 산소 농도를 충분히 낮게 억제해서 제1 막대 형상 전극(269) 또는 제2 막대 형상 전극(270)의 산화를 방지하기 위한 불활성 가스 퍼지 기구(도시하지 않음)가 설치되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통하여 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있어, 처리실(201) 내의 압력이 소정의 압력(진공도)으로 되도록 진공 배기할 수 있도록 구성되어 있다. 또한, APC 밸브(244)는, 밸브를 개폐하여 처리실(201) 내의 진공 배기·진공 배기 정지를 할 수 있고, 또한 밸브 개방도를 조절하여 압력 조정 가능하게 되어 있는 개폐 밸브이다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해, 배기계 즉 배기 라인이 구성된다. 또한, 진공 펌프(246)를 배기계에 포함시켜 생각해도 된다. 나아가, 트랩 장치나 제해 장치를 배기계에 포함시켜 생각해도 된다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있어, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 되도록 구성되어 있다. 온도 센서(263)는, 노즐(249a 및 249b)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
반응관(203) 내에는, 후술하는 클리닝 가스 공급 후의 반응관(203) 내에 부착된 막의 제거 상태를 확인하는 석영제의 판상 부재(266a, 266b)가 설치되어 있다. 판상 부재(266a 및 266b)는, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향을 따라서 연장된 상태로 설치되어 있다. 예를 들어, 판상 부재(266a)는, 반응관(203) 내의 벽면이며 제1 노즐(249a)의 가스 공급 구멍(250a)에 대향하는 위치에 배치되고, 판상 부재(266b)는, 반응관(203) 내의 벽면이며 제1 노즐(249a)에 인접하는 위치에 배치된다.
도 3에 도시되어 있는 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는 내부 버스(121e)를 통해, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이다. 또한, RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유 지지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 253a, 253b), 밸브(243a, 243b, 243c, 243d, 247a, 247b, 251a, 254a, 254b, 256a, 256b), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115), 고주파 전원(273) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독하여 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 그리고, CPU(121a)는, 판독한 프로세스 레시피의 내용을 따르도록, 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 253a, 253b)에 의한 각종 가스의 유량 조정 동작, 밸브(243a, 243b, 243c, 243d, 247a, 247b, 251a, 254a, 254b, 256a, 256b)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 APC 밸브(244)에 의한 압력 센서(245)에 기초하는 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 고주파 전원(273)의 전력 공급 등을 제어하도록 구성되어 있다.
또한, 컨트롤러(121)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(123)를 준비하고, 이와 같은 외부 기억 장치(123)를 사용하여 범용의 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태에 따른 컨트롤러(121)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(123)를 통해 공급하는 경우에 한정되지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(123)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 기억 장치(121c)나 외부 기억 장치(123)는 컴퓨터 판독 가능한 기록 매체로서 구성된다.
ROM은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되며, CPU의 동작 프로그램 등을 기억하는 기록 매체이다. RAM은, CPU의 워크 에리어 등으로서 기능한다. CPU(Central Processing Unit)는 조작부의 중추를 구성하고, ROM에 기억된 제어 프로그램을 실행하고, 조작 패널로부터의 지시에 따라 레시피 기억부에 기억되어 있는, 예를 들어, 프로세스 레시피를 포함하는 각 레시피를 실행한다. 본 발명의 실시 형태에 따른 조작부는, 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 사용하여 실현 가능하다. 예를 들어, 대형 기계(슈퍼 컴퓨터)에, 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-ROM, USB 등)로부터 당해 프로그램을 인스톨함으로써, 상술한 처리를 실행하는 조작부를 구성할 수 있다.
그리고, 이들 프로그램(예를 들어, 인스톨러)을 공급하기 위한 수단은 임의이다. 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어, 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 된다. 이 경우, 예를 들어, 통신 네트워크의 게시판에 당해 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공해도 된다. 그리고, 이렇게 제공된 프로그램을 기동하여, OS의 제어하에서, 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
이어서, 상술한 기판 처리 장치의 처리로를 사용하여 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 위에 절연막을 성막하는 시퀀스 예에 대하여 설명한다. 또한, 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
이하에서는, 상이한 종류의 원소를 포함하는 복수 종류의 가스를 교대로 공급하여 막을 형성하는 시퀀스 예에 대하여 설명한다.
또한, 본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등과의 적층체(집합체)」를 의미하는 경우(즉, 표면에 형성된 소정의 층이나 막 등을 포함하여 웨이퍼라 칭하는 경우)가 있다. 또한, 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 위에 형성된 소정의 층이나 막 등의 표면, 즉, 적층체로서의 웨이퍼의 최외측 표면」을 의미하는 경우가 있다.
따라서, 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 위에 형성되어 있는 층이나 막 등에 대하여, 즉, 적층체로서의 웨이퍼의 최외측 표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한, 본 명세서에서 「웨이퍼 위에 소정의 층(또는 막)을 형성한다」라고 기재한 경우에는, 「웨이퍼 그 자체의 표면(노출면) 위에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 위에 형성되어 있는 층이나 막 등의 위, 즉, 적층체로서의 웨이퍼의 최외측 표면 위에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도 「웨이퍼」라는 말을 사용한 경우와 마찬가지이며, 그 경우, 상기 설명에서, 「웨이퍼」를 「기판」으로 바꾸어 생각하면 된다.
여기에서는 제1 원소를 실리콘(Si), 제2 원소를 질소(N)로 하고, 제1 원소를 포함하는 제1 처리 가스로서 실리콘 함유 가스인 DCS 가스를, 제2 원소를 포함하는 제2 처리 가스로서 질소 함유 가스인 NH3 가스를 사용하여, 기판 위에 절연막으로서 SiN막을 형성하는 예에 대하여 도 4 및 도 5를 참조하여 설명한다. 도 4는, 본 발명의 바람직한 실시 형태에서의 성막 공정을 설명하는 흐름도이며, 도 5는 본 발명의 바람직한 실시 형태에서의 성막 공정에서의 시퀀스를 도시하는 도면이다. 또한, 이 예에서는, 제1 가스 공급계에 의해 실리콘 함유 가스 공급계(제1 원소 함유 가스 공급계)가 구성되고, 제2 가스 공급계에 의해 질소 함유 가스 공급계(제2 원소 함유 가스 공급계)가 구성된다.
먼저, 복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면(스텝 S201), 도 1에 도시되어 있는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다(스텝 S202). 이 상태에서, 시일 캡(219)은 O링(220)을 통해 매니폴드(209)의 하단을 시일한 상태로 된다.
처리실(201) 내가 원하는 압력(진공도)으로 되도록 진공 펌프(246)에 의해 진공 배기된다. 이때, 처리실(201) 내의 압력은, 압력 센서(245)로 측정되고, 이 측정된 압력에 기초하여 APC 밸브(244)가 피드백 제어된다(압력 조정)(스텝 S203). 또한, 처리실(201) 내가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에 대한 통전 상태가 피드백 제어된다(온도 조정)(스텝 S204). 계속해서, 회전 기구(267)에 의해 보트(217)가 회전됨으로써, 웨이퍼(200)가 회전된다. 이어서, DCS 가스와 NH3 가스를 처리실(201) 내에 공급함으로써 SiN막을 성막하는 성막 공정을 행한다.
(성막 공정)
<스텝 S205>
스텝 S205에서는, 먼저 DCS 가스를 흘린다. 제1 가스 공급관(232a)의 밸브(243a, 247a) 또는 밸브(251a)를 개폐함으로써, 가스 저류부(248)를 통해 제1 가스 공급관(232a) 내에 DCS 가스를 흘린다. 제1 가스 공급관(232a) 내를 흐른 DCS 가스는, 매스 플로우 컨트롤러(241a)에 의해 유량 조정된다. 유량 조정된 DCS 가스는 제1 노즐(249a)의 가스 공급 구멍(250a)으로부터 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. 이때, 동시에 밸브(243c)를 개방하여, 불활성 가스 공급관(232c) 내에 불활성 가스를 흘린다. 불활성 가스로서는, He 가스, Ne 가스, Ar 가스 등의 18족 원소 가스가 바람직하지만, 히터(207)의 온도, 즉 웨이퍼(200)의 온도가 낮게 설정되어 있기 때문에, N2 가스를 사용해도 된다. 불활성 가스 공급관(232c) 내를 흐른 N2 가스는, 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. 유량 조정된 N2 가스는 DCS 가스와 함께 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. DCS 가스의 공급에 의해, 웨이퍼(200) 표면에 실리콘 함유층이 형성된다.
이때, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들어 10 내지 1000Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241a)로 제어하는 DCS 가스의 공급 유량은, 예를 들어 100 내지 5000sccm의 범위 내의 유량으로 한다. DCS 가스를 웨이퍼(200)에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예를 들어 2 내지 120초간의 범위 내의 시간으로 한다. 이때 히터(207)의 온도는, 웨이퍼(200)의 온도가, 예를 들어 300 내지 600℃의 범위 내의 온도로 되는 온도로 설정한다.
<스텝 S206>
스텝 S206에서는, 실리콘 함유층이 형성된 후, 밸브(243a)를 폐쇄하여, DCS 가스의 공급을 정지한다. 이때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태에서, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 실리콘 함유층 형성에 기여한 후의 DCS 가스를 처리실(201) 내로부터 배제한다. 또한, 이때 밸브(243c, 247a 및 251a)는 개방한 상태에서, N2 가스의 처리실(201) 내에의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 실리콘 함유층 형성에 기여한 후의 DCS 가스를 처리실(201) 내로부터 배제하는 효과를 높인다. 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용해도 된다.
또한, 이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행하여지는 스텝에서 악영향이 발생하지 않는다. 이때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예를 들어, 반응관(203)(처리실(201))의 용적과 동일 정도의 양을 공급함으로써, 스텝에서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하여, 스루풋을 향상시킬 수 있다. 또한, N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능하게 된다.
<스텝 S207>
스텝 S207에서는, 처리실(201) 내의 잔류 가스를 제거한 후, 제2 가스 공급관(232b)의 밸브(243b 및 247b)를 개방하여, 제2 가스 공급관(232b) 내에 NH3 가스를 흘린다. 제2 가스 공급관(232b) 내를 흐르는 NH3 가스는, 매스 플로우 컨트롤러(241b)에 의해 유량 조정된다. 유량 조정된 NH3 가스는 제2 노즐(249b)의 가스 공급 구멍(250b)으로부터 버퍼실(237) 내에 공급된다. 이때, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 고주파 전원(273)으로부터 정합기(272)를 통해 고주파 전력을 인가함으로써, 버퍼실(237) 내에 공급된 NH3 가스는 플라즈마 여기되어, 활성종으로서 가스 공급 구멍(250c)으로부터 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. 이때 동시에 밸브(243d)를 개방하여, 불활성 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는 NH3 가스와 함께 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. NH3 가스를 공급함으로써, 웨이퍼(200) 표면에 형성된 실리콘 함유층을 질화하여, 실리콘 질화막이 형성된다.
NH3 가스를 플라즈마 여기함으로써 활성종으로서 흘릴 때는, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들어 10 내지 100Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241b)로 제어하는 NH3 가스의 공급 유량은, 예를 들어 1000 내지 10000sccm의 범위 내의 유량으로 한다. NH3 가스를 플라즈마 여기함으로써 얻어진 활성종에 웨이퍼(200)를 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예를 들어 2 내지 120초간의 범위 내의 시간으로 한다. 이때의 히터(207)의 온도는, 스텝 S205와 마찬가지로, 웨이퍼(200)의 온도가 600℃보다 낮은 온도, 바람직하게는, 300 내지 600℃의 범위 내의 온도로 되는 온도로 설정한다. 또한, 고주파 전원(273)으로부터 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 인가하는 고주파 전력은, 예를 들어 50 내지 1000W의 범위 내의 전력으로 되도록 설정한다. NH3 가스는 반응 온도가 높아, 상기와 같은 웨이퍼 온도, 처리실 내 압력에서는 반응하기 어려우므로, 플라즈마 여기함으로써 활성종으로 한 후에 흘리도록 하고 있어, 이 때문에 웨이퍼(200)의 온도는 상술한 바와 같이 설정한 낮은 온도 범위 그대로이어도 된다. 또한, NH3 가스를 공급할 때에 플라즈마 여기하지 않고, 히터(207)의 온도를 적정하게 조정하여 웨이퍼(200)의 온도를 예를 들어 600℃ 이상의 온도로 하고, 또한 APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을 예를 들어 50 내지 3000Pa의 범위 내의 압력으로 함으로써, NH3 가스를 논 플라즈마로 열적으로 활성화하는 것도 가능하다. 또한, NH3 가스는 열로 활성화시켜서 공급하면, 소프트한 반응을 발생시킬 수 있다.
<스텝 S208>
스텝 S208에서는, 제2 가스 공급관(232b)의 밸브(243b)를 폐쇄하여, NH3 가스의 공급을 정지한다. 이때, 가스 배기관(231)의 APC 밸브(244)는, 개방한 상태 그대로 두고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제한다. 또한, 이때 밸브(243d 및 247b)는 개방한 상태 그대로 두고, N2 가스의 처리실(201) 내에의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제하는 효과를 높인다.
또한, 이때, 처리실(201) 내에 잔류하는 가스를 완전히 배제하지 않아도 되고, 처리실(201) 내를 완전히 퍼지하지 않아도 된다. 처리실(201) 내에 잔류하는 가스가 미량이면, 그 후에 행하여지는 스텝에서 악영향이 발생하지 않는다. 이때 처리실(201) 내에 공급하는 N2 가스의 유량도 대유량으로 할 필요는 없고, 예를 들어, 반응관(203)(처리실(201))의 용적과 동일 정도의 양을 공급함으로써, 스텝에서 악영향이 발생하지 않을 정도의 퍼지를 행할 수 있다. 이와 같이, 처리실(201) 내를 완전히 퍼지하지 않음으로써, 퍼지 시간을 단축하여, 스루풋을 향상시킬 수 있다. 또한, N2 가스의 소비도 필요 최소한으로 억제하는 것이 가능하게 된다.
질소 함유 가스로서는, NH3 가스를 플라즈마나 열로 여기한 가스 이외에, N2 가스, NF3 가스, N3H8 가스 등을 플라즈마나 열로 여기한 가스를 사용해도 되고, 이 가스를 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스로 희석한 가스를 플라즈마나 열로 여기하여 사용해도 된다.
상술한 스텝 S205 내지 S208을 1 사이클로 하고, 이 사이클을 적어도 1회 이상 행함으로써(스텝 S210), 웨이퍼(200) 위에 소정 막 두께의 실리콘(제1 원소) 및 질소(제2 원소)를 포함하는 실리콘 질화막을 성막할 수 있다. 또한, 상술한 사이클은, 복수회 반복하는 것이 바람직하다.
소정 막 두께의 실리콘 질화막을 형성하는 성막 처리가 이루어지면, N2 가스 등의 불활성 가스가 처리실(201) 내에 공급되면서 배기됨으로써 처리실(201) 내가 불활성 가스로 퍼지된다(가스 퍼지)(스텝 S211). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀)(스텝 S212).
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구됨과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다(스텝 S213). 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출된다(웨이퍼 디스차지)(스텝 S214).
이에 의해, DCS 가스와 NH3 가스를 사용하여 웨이퍼(200)의 표면에 실리콘 질화막을 성막할 수 있다.
또한, 실리콘 질화막을 성막할 때에 사용하는 원료 가스로서, DCS 가스와 NH3 가스를 사용하는 경우뿐만 아니라, 헥사클로로디실란(Si2Cl6)과 NH3을 사용하는 경우나, 그 이외의 Si 원료나 질화 원료를 사용하고 있는 경우나, 또한, Si 원료와 질화 원료를 교대로 공급하여 실리콘 질화막을 성막하는 경우뿐만 아니라, Si 원료와 질화 원료를 동시에 공급하여 CVD법에 의해 실리콘 질화막을 성막하는 경우에도, 본 발명의 바람직한 실시 형태의 에칭 방법은 적절하게 적용할 수 있다.
이어서, 본 발명의 바람직한 실시 형태에서의 처리로(202)의 가스 클리닝에 대하여 설명한다.
(제1 실시 형태의 가스 클리닝)
가스 클리닝은, 보트 언로드 시의 온도 또는 그 근방의 온도대에서 실시한다. 예를 들어, 보트 언로드 시의 온도를 300℃로 설정한 경우에는, 가스 클리닝도 300℃ 부근의 온도에서 실시한다. 이에 의해, 온도 변경 시간을 생략하여, 공정 시간을 짧게 할 수 있다. 또한, 온도를 임의로 변경해서 에칭 조건을 변화시켜 실시해도 된다.
가스 클리닝에는, NF3 가스를 클리닝 가스로서 사용한다. 클리닝 가스는 NH3 가스 포트로부터 공급해도 되지만, NH3 가스 포트는 Si 소스 포트보다 상대적으로 플라즈마 강도가 강한 에리어에 설치되어 있기 때문에, Si 소스측으로부터 공급하는 쪽이 석영 반응관의 데미지를 억제할 수 있다.
가스 클리닝 시에는, NH3 포트로부터 공급되는 여기된 N2종 등으로부터 클리닝 가스로의 여기 에너지의 이동(수수)에 의해 클리닝 가스가 여기되고, 또는, NH3 포트 부근으로 확산되어 있는 클리닝 가스나 N2 등이 고주파에 의해 여기되어, 클리닝이 진행되는 것으로 생각된다.
도 6에서는, 가스 클리닝을 성막 후 매회 실시하는 예를 나타내고 있다. 도 7에서는, 복수회(여기서는 2회) 성막할 때마다 가스 클리닝을 실시하는 예를 나타내고 있다.
이어서, 도 1 및 도 2를 참조하여, 처리로(202)의 가스 클리닝에 대하여 설명한다.
성막이 끝나면, 웨이퍼(200)를 탑재한 보트(217)를 보트 엘리베이터(115)에 의해 처리실(201)로부터 취출하고, 보트(217)로부터 웨이퍼(200)를 언로드한다.
한편, 히터(207)를 제어하여 처리실(201) 내를 예를 들어 300℃로 유지해 둔다.
웨이퍼(200)를 탑재하지 않는 상태의 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입된다. 이 상태에서, 시일 캡(219)은 O링(220)을 통해 매니폴드(209)의 하단을 시일한 상태로 된다.
그 후, 처리실(201) 내의 온도를 300℃로 유지하고, 밸브(247b, 251a, 256a, 256b)를 폐쇄한 상태에서, APC 밸브(244)를 개방하여, 처리실(201) 내를 진공 배기한다.
처리실(201) 내의 압력이 소정의 진공도에 도달한 후, 밸브(256a)를 열어, NF3 가스를 처리실(201) 내에 공급하면서, APC 밸브(244)의 개방도를 조정하여, 처리실(201) 내를 소정의 압력으로 유지한다(도 8 참조).
그 후, 고주파 전원(273)으로부터 고주파 전력을 막대 형상 전극(269, 270) 사이에 인가하여 플라즈마를 발생시킨다. 이와 같이, NF3 가스를 먼저 처리실(201) 내에 흘리고 나서 플라즈마를 발생시킴으로써, 처리실(201) 내가 안정된 상태에서 플라즈마 여기할 수 있다.
그 후, 고주파 전원(273)으로부터의 고주파 전력의 공급을 멈추고, 밸브(256a)를 닫아, NF3 가스의 처리실(201)에의 공급을 멈추고, APC 밸브(244)를 개방하여, 처리실(201) 내를 진공 배기한다. 또한, 이상의 일련의 동작 동안에는, 처리실(201) 내의 온도를 300℃로 유지한 상태로 한다.
그 후, 웨이퍼(200)를 탑재하지 않는 보트(217)를 보트 엘리베이터(115)에 의해 처리실(201)로부터 취출하고, 새로운 웨이퍼(200)를 보트(217)에 탑재하여, 웨이퍼(200)를 탑재한 보트(217)를 보트 엘리베이터(115)에 의해 처리실(201) 내에 반입하여, 웨이퍼(200) 위에 성막을 행한다.
또한, 도 8에 도시한 바와 같이, 가스 클리닝을 연속한 NF3 플라즈마에 의해 실시해도 되고, 도 9에 도시한 바와 같이, NF3 가스를 단속적으로 공급하여 그것에 맞춰서 플라즈마를 단속적으로 ON/OFF하여 가스 클리닝을 실시해도 되고, 도 10에 도시한 바와 같이, NF3 가스를 연속적으로 공급하고, 플라즈마를 단속적으로 ON/OFF하여 가스 클리닝을 실시해도 된다.
또한, NF3 플라즈마 ON 전에, 밸브(243c, 247a, 251a)를 열여, N2 가스만 공급하고, 고주파 전원(273)으로부터 고주파 전력을 막대 형상 전극(269, 270) 사이에 인가하여 N2 플라즈마를 ON으로 하고, 그 후, 고주파 전원(273)으로부터의 고주파 전력의 공급을 멈추고, 밸브(243c, 247a, 251a)를 닫아 N2 플라즈마 정지한 후에, 밸브(256a)를 열어, NF3 가스를 공급하여 NF3 플라즈마 ON으로 하면, NF3 플라즈마(클리닝)의 재현성이 안정된다. 이것은 플라즈마 ON 중에 전극 온도 등 상태가 천이하는 부위에 대하여 N2 플라즈마로 예비 처리함으로써, 클리닝 반응에 의한 발생 열을 제거하여, NF3 플라즈마 ON 중의 상태의 천이량을 작게 하는 효과가 얻어지기 때문이라고 생각된다.
또한, Si 원료 공급 노즐(249a)이나, 온도 제어용의 온도 센서(263)의 뒤 등 에칭되기 어려운 장소의 에칭을 개선하기 위해서, 플라즈마에 의해 여기된 가스를 공급하는 포트(노즐)에, 웨이퍼(200) 방향의 구멍뿐만 아니라, 원주 방향으로의 공급 구멍을 형성하면, 노벽에의 여기종 공급량이 증가하기 때문에, 클리닝 효율이 개선된다. 또한, 이것에는, 성막(웨이퍼 방향 구멍)과의 배분의 최적화가 필요하게 된다.
(제2 실시 형태의 가스 클리닝)
도 11에 도시한 바와 같이, 예를 들어, 가스 클리닝을 성막 후 매회 실시한다. 또한, 복수회 성막할 때마다 가스 클리닝을 실시해도 된다.
도 12에 도시한 바와 같이, 제1 온도, 예를 들어 300℃에서, NF3 가스가 플라즈마로 여기된 반응종을 사용해서 가스 클리닝하고, 제1 온도보다 높은 제2 온도, 예를 들어 600 내지 650℃에서, 플라즈마가 아니라, 열에 의해 여기된 반응종을 사용하여 가스 클리닝을 행한다.
가스 클리닝은, 연속된 NF3 플라즈마에 의해 실시(도 12 참조)해도 되고, 플라즈마를 단속적으로 ON/OFF하여 실시해도 된다(도 13 참조). 그때에는, 도 13에 도시한 바와 같이, NF3 가스를 단속적으로 공급하여 그것에 맞춰서 플라즈마를 단속적으로 ON/OFF해도 되고, NF3 가스를 연속 공급하면서 플라즈마를 단속적으로 ON/OFF해도 된다. 또한, 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 반응종을 사용하여 가스 클리닝을 행하는 경우에도, 도 12에 도시한 바와 같이, NF3 가스를 연속 공급해도 되고, 도 13에 도시한 바와 같이, NF3 가스를 단속적으로 공급해도 된다.
또한, 제2 온도에서 클리닝할 때에도, 플라즈마 생성을 병용하여, 열과 플라즈마 양쪽에 의한 가스종의 여기를 행해도 된다.
가스 클리닝은, 누적막의 축적에 의한 이물 발생, 그것에 의한 유지 보수의 빈도를 낮추기 위해 행하므로, 누적막의 모두 또는 일부를 클리닝한다.
(제3 실시 형태의 가스 클리닝)
도 14에서는, 복수회 성막 후 클리닝 실시하는 예를 나타내고 있다. 또한, 가스 클리닝을 성막 후 매회 실시해도 된다.
제2 실시 형태의 가스 클리닝과의 차이는, 제1 온도에서 NF3 가스 공급 전에 N2 가스만으로 플라즈마를 생성하고 있는 점이다(도 15 참조). 제2 실시 형태의 가스 클리닝과 같이 NF3 가스 공급시에 플라즈마 생성하는 것만으로도 좋지만, 직전의 N2 플라즈마 생성(예비 처리)에 의해, 클리닝 반응에 의한 발생 열을 제거하여, NF3 가스에 대한 플라즈마를 인가 중인 상태의 천이량을 작게 할 수 있어, NF3 가스 공급 시의 플라즈마 생성이 안정되기 쉬워진다. 또한, 직전의 N2 플라즈마 생성에 의해 퍼지 효과를 향상시킬 수 있어, 더 빠르게 퍼지하는 것이 가능하게 된다.
또한, 제1 온도에서의 NF3 플라즈마에 의한 가스 클리닝에서는, NF3 가스를 단속적으로 공급하여 그것에 맞춰서 플라즈마를 단속적으로 ON/OFF하고 있지만, NF3 가스를 연속 공급하면서 플라즈마를 단속적으로 ON/OFF해도 된다. 또한, NF3 가스의 단속적인 공급에 맞추어 N2 가스도 단속적으로 공급하여, NF3 플라즈마를 단속적으로 발생시킬 때, N2 플라즈마도 단속적으로 발생시키고 있다. 또한, N2 가스의 양은, NF3 가스 공급 전에 N2만으로 플라즈마를 생성하고 있는 경우보다 적다.
N2 플라즈마 생성에 의해, 로내 상태를 적응시키는, 플라즈마원의 적응 등의 효과를 생각할 수 있다. N2 플라즈마뿐만 아니라, 미량의 NF3를 동시 공급해도 되고, 제1 온도보다 높은 제2 온도에서 플라즈마 생성을 병용하여 실시해도 된다.
또한, 제1 온도보다 높은 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 반응종을 사용하여 가스 클리닝을 행하는 경우에, NF3 가스를 단속적으로 공급하고 있지만, NF3 가스를 연속 공급해도 된다.
(제4 실시 형태의 가스 클리닝)
도 16에서는, 복수회 성막 후 클리닝 실시하는 예를 나타내고 있다. 또한, 가스 클리닝을 성막 후 매회 실시해도 된다.
제3 실시 형태의 가스 클리닝과의 차이는, 제1 온도보다 높은 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 NF3 가스에 의한 반응종을 사용하여 가스 클리닝을 행한 후에도, N2 가스만으로 플라즈마를 생성하고 있는 점이다(도 17 참조).
NF3 가스 공급 후의 N2 플라즈마에 의해, 로내에 체류, 흡착하여 잔류하고 있는 NF3 가스의 배출을 재촉하는 공정(퍼지 공정)의 효율이 향상된다.
(제5 실시 형태의 가스 클리닝)
제4 실시 형태의 가스 클리닝과의 차이는, 제1 온도보다 높은 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 NF3 가스에 의한 반응종을 사용하여 가스 클리닝을 행하지 않고, 제1 온도에서의 NF3 플라즈마에 의한 가스 클리닝만을 행하고 있는 점이다(도 18 참조). 제1 온도에서의 NF3 플라즈마에 의한 가스 클리닝의 전후에, N2 가스만으로 플라즈마를 생성하고 있다.
NF3 플라즈마에 의한 가스 클리닝 전의 N2 플라즈마에 의해, NF3 가스 공급 시의 플라즈마 생성이 안정되기 쉬워진다. NF3 플라즈마에 의한 가스 클리닝 후의 N2 플라즈마에 의해, 로내에 체류, 흡착하여 잔류하고 있는 NF3 가스의 배출을 재촉한다. 또한, NF3 가스를 공급하면서의 플라즈마 생성과 N2 플라즈마 생성을 나누어서 도시하고 있지만, NF3 가스를 공급하면서의 플라즈마 생성 중에, 단계적으로 NF3 가스를 감소시켜서 실시해도 된다.
(제6 실시 형태의 가스 클리닝)
제1 내지 제5 실시 형태의 가스 클리닝과의 차이는, 성막용의 가스로서, 제1 가스로서 SiH2Cl2, 제2 가스로서 NH3을 사용하여 SiN막을 형성하고, 제3 가스로서 트리스디메틸아미노실란, 제4 가스로서 산소를 사용하여 실리콘 산화막을 형성하고, 실리콘 질화막과 실리콘 산화막을 임의로 조합하여 성막(ONO막)을 행하고, 복수회 성막 후 또는 성막 후 매회, 가스 클리닝을 실시하는 점이다.
도 19 및 도 20을 참조하여, 본 실시 형태의 성막 방법 및 에칭 방법에 대하여 설명한다. 또한, 본 실시 형태에서는, 도 1 내지 도 3을 참조하여 설명한 기판 처리 장치에 제3 가스 공급계(도시하지 않음) 및 제4 가스 공급계(도시하지 않음)를 추가한 기판 처리 장치를 사용한다.
먼저, 복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)되면(스텝 S301), 도 1에 도시되어 있는 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다(스텝 S302).
처리실(201) 내가 원하는 압력(진공도)으로 되도록 진공 펌프(246)에 의해 진공 배기된다. 이때, 처리실(201) 내의 압력은, 압력 센서(245)로 측정되고, 이 측정된 압력에 기초하여 APC 밸브(244)가 피드백 제어된다(압력 조정)(스텝 S303). 또한, 처리실(201) 내가 원하는 온도로 되도록 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다(온도 조정)(스텝 S304). 계속해서, 회전 기구(267)에 의해 보트(217)가 회전됨으로써, 웨이퍼(200)가 회전된다.
이어서, 제3 가스 공급계(도시하지 않음)로부터 트리스디메틸아미노실란 가스를 처리실(201) 내에 공급하고, 그 후, 처리실(201) 내를 배기하고, 그 후, 제4 가스 공급계(도시하지 않음)로부터 산소를 처리실(201) 내에 공급하고, 그 후, 처리실(201) 내를 배기하는 공정을 1 사이클로 하면, 이 사이클을 1회 이상 행함으로써 실리콘 산화막을 형성한다(스텝 S305). 또한, 이 사이클은, 복수회 반복하는 것이 바람직하다.
이어서, 제1 가스 공급관(232a)으로부터 SiH2Cl2 가스를 처리실(201) 내에 공급하고, 그 후, 처리실(201) 내를 배기하고, 그 후, 제2 가스 공급관(232b)으로부터 버퍼실(237) 내에 NH3 가스를 공급함과 함께, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 사이에 고주파 전원(273)으로부터 정합기(272)를 통하여 고주파 전력을 인가해서 NH3 가스를 플라즈마 여기하고, 그 후, 처리실(201) 내를 배기하는 공정을 1 사이클로 하면, 이 사이클을 1회 이상 행함으로써, 실리콘 질화막을 형성한다(스텝 S306). 또한, 이 사이클은, 복수회 반복하는 것이 바람직하다.
이어서, 제3 가스 공급계(도시하지 않음)로부터 트리스디메틸아미노실란 가스를 처리실(201) 내에 공급하고, 그 후, 처리실(201) 내를 배기하고, 그 후, 제4 가스 공급계(도시하지 않음)로부터 산소 가스를 처리실(201) 내에 공급하고, 그 후, 처리실(201) 내를 배기하는 공정을 1 사이클로 하면, 이 사이클을 1회 이상 행함으로써 실리콘 산화막을 형성한다(스텝 S307). 또한, 이 사이클은, 복수회 반복하는 것이 바람직하다.
상기와 같이 하여, 소정 막 두께의 실리콘 산화막-실리콘 질화막-실리콘 산화막의 적층막(ONO막)을 형성하는 성막 처리가 이루어지면, N2 가스 등의 불활성 가스가 처리실(201) 내에 공급되면서 배기됨으로써 처리실(201) 내가 불활성 가스로 퍼지된다(퍼지)(스텝 S308). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되어(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀)(스텝 S309).
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 매니폴드(209)의 하단으로부터 반응관(203)의 외부에 반출(보트 언로드)된다(스텝 S310). 그 후, 처리 완료된 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지)(스텝 S311).
이에 의해, 트리스디메틸아미노실란 가스와 산소 가스를 사용하여 웨이퍼(200)의 표면에 실리콘 산화막을 성막하고, DCS(SiH2Cl2) 가스와 NH3 가스를 사용하여 웨이퍼(200)의 표면에 실리콘 질화막을 성막하여, ONO막을 형성할 수 있다.
또한, 실리콘 질화막을 성막할 때에 사용하는 원료 가스로서, DCS 가스와 NH3 가스를 사용하는 경우뿐만 아니라, 헥사클로로디실란(Si2Cl6)과 NH3을 사용하는 경우에도, 그 이외의 Si 원료나 질화 원료를 사용하고 있는 경우에도, 또한, Si 원료와 질화 원료를 교대로 공급하여 실리콘 질화막을 성막하는 경우뿐만 아니라, Si 원료와 질화 원료를 동시에 공급하여 CVD법에 의해 실리콘 질화막을 성막하는 경우나, 실리콘 산화막을 성막할 때에 사용하는 원료 가스로서, 트리스디메틸아미노실란 가스와 산소 가스를 사용하는 경우뿐만 아니라, 트리스디메틸아미노실란 이외의 유기 Si 소스와 오존을 사용하는 경우에도, 그 이외의 Si 원료나 산화 원료를 사용하고 있는 경우에도, 또한, Si 원료와 산화 원료를 교대로 공급하여 실리콘 산화막을 성막하는 경우뿐만 아니라, Si 원료와 산화 원료를 동시에 공급하여 CVD법에 의해 실리콘 산화막을 성막하는 경우에도, 본 실시 형태의 에칭 방법은 적절하게 적용할 수 있다.
이어서, 본 실시 형태에서의 처리로(202)의 가스 클리닝에 대하여 설명한다.
가스 클리닝의 실시 방법은, 제1 내지 제5 실시 형태의 가스 클리닝과 동일하다. 또한, 플라즈마 여기를 사용하지 않고 열만의 NF3 가스에 의한 가스 클리닝에서는, 실리콘 질화막은 에칭되지만, 실리콘 산화막은 에칭되지 않는다. NF3 가스를 플라즈마 여기함으로써, ONO막에 적용하는 것이 가능하게 된다.
가스 클리닝은, 보트 언로드 시의 온도 또는 그 근방의 온도대에서 실시한다. 예를 들어, 보트 언로드 시의 온도를 300℃로 설정한 경우에는, 가스 클리닝도 300℃ 부근의 온도에서 실시한다. 이에 의해, 온도 변경 시간을 생략하여, 공정 시간을 짧게 할 수 있다. 또한, 온도를 임의로 변경해서 에칭 조건을 변화시켜 실시해도 된다. 가스 클리닝에는, NF3 가스를 클리닝 가스로서 사용한다.
성막이 끝나면, 웨이퍼(200)를 탑재한 보트(217)를 보트 엘리베이터(115)에 의해 처리실(201)로부터 취출하고, 보트(217)로부터 웨이퍼(200)를 언로드한다.
한편, 히터(207)를 제어하여 처리실(201) 내를 예를 들어 300℃로 유지해 둔다.
웨이퍼(200)를 탑재하지 않은 상태의 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입된다(보트 로드)(스텝 S312). 이 상태에서, 시일 캡(219)은 O링(220)을 통해 매니폴드(209)의 하단을 시일한 상태로 된다.
그 후, 처리실(201) 내의 온도를 제1 온도, 예를 들어 300℃로 유지하고, 처리실(201) 내를 진공 배기한다.
처리실(201) 내의 압력이 소정의 진공도에 도달한 후, 제1 가스 공급계 및 제3 가스 공급계로부터 NF3 가스를 처리실(201) 내에 공급하면서, APC 밸브(244)의 개방도를 조정하여, 처리실(201) 내를 소정의 압력으로 유지한다.
그 후, 고주파 전원(273)으로부터 고주파 전력을 막대 형상 전극(269, 270) 사이에 인가하여 플라즈마를 발생시키고, NF3 가스가 플라즈마로 여기된 반응종을 사용하여, 플라즈마 클리닝(제1 클리닝)을 행한다(스텝 S313).
그 후, 제1 온도보다 높은 제2 온도, 예를 들어 600 내지 650℃에서, 플라즈마가 아니라, 열에 의해 여기된 반응종을 사용하여 가스 클리닝(제2 클리닝)을 행한다(스텝 S314).
그 후, 처리실(201) 내를 진공 배기하고(스텝 S315), 그 후, 처리실(201) 내를 대기압으로 하고, 그 후, 웨이퍼(200)를 탑재하지 않은 보트(217)를 보트 엘리베이터(115)에 의해 처리실(201)로부터 취출하고, 새로운 웨이퍼(200)를 보트(217)에 탑재하여, 웨이퍼(200)를 탑재한 보트(217)를 보트 엘리베이터(115)에 의해 처리실(201) 내에 반입하여, 웨이퍼(200) 위에 성막을 행한다.
가스 클리닝은, 연속된 NF3 플라즈마에 의해 실시(도 12 참조)해도 되고, 플라즈마를 단속적으로 ON/OFF하여 실시해도 된다(도 13 참조). 그때에는, 도 13에 도시한 바와 같이, NF3 가스를 단속적으로 공급하여 그것에 맞춰서 플라즈마를 단속적으로 ON/OFF해도 되고, NF3 가스를 연속 공급하면서 플라즈마를 단속적으로 ON/OFF해도 된다. 또한, 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 반응종을 사용하여 가스 클리닝을 행하는 경우에도, 도 12에 도시한 바와 같이, NF3 가스를 연속 공급해도 되고, 도 13에 도시한 바와 같이, NF3 가스를 단속적으로 공급해도 된다.
도 14에 도시한 바와 같이, 복수회 ONO막을 성막 후 클리닝을 실시해도 되고, 또한, 가스 클리닝을 성막 후 매회 실시해도 된다.
또한, 도 15에 도시한 바와 같이, 제1 온도에서 NF3 가스 공급 전에 N2 가스만으로 플라즈마를 생성해도 된다. 직전의 N2 플라즈마 생성(예비 처리)에 의해, 클리닝 반응에 의한 발생 열을 제거하고, NF3 가스에 대한 플라즈마를 인가 중인 상태의 천이량을 작게 할 수 있어, NF3 가스 공급 시의 플라즈마 생성이 안정되기 쉬워진다. 또한, 직전의 N2 플라즈마 생성에 의해, 퍼지 효과를 향상시킬 수 있어, 보다 빠르게 퍼지하는 것이 가능하게 된다.
또한, 제1 온도에서의 NF3 플라즈마에 의한 가스 클리닝에서는, NF3 가스를 단속적으로 공급하여 그것에 맞춰서 플라즈마를 단속적으로 ON/OFF해도 되고, NF3 가스를 연속 공급하면서 플라즈마를 단속적으로 ON/OFF해도 된다. 그리고, NF3 가스의 단속적인 공급에 맞추어, N2 가스도 단속적으로 공급하여, NF3 플라즈마를 단속적으로 발생시킬 때, N2 플라즈마도 단속적으로 발생시켜도 된다.
N2 플라즈마 생성에 의해, 로내 상태를 적응시키는, 플라즈마원의 적응 등의 효과를 생각할 수 있다. N2 플라즈마뿐만 아니라, 미량의 NF3을 동시 공급해도 되고, 제1 온도보다 높은 제2 온도에서 플라즈마 생성을 병용하여 마찬가지로 실시해도 된다.
또한, 제1 온도보다 높은 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 반응종을 사용하여 가스 클리닝을 행하는 경우에, NF3 가스를 단속적으로 공급해도 되고, NF3 가스를 연속 공급해도 된다.
또한, 도 17에 도시한 바와 같이, 제1 온도보다 높은 제2 온도에서, 플라즈마가 아니라, 열에 의해 여기된 NF3 가스에 의한 반응종을 사용하여 가스 클리닝을 행한 후에도, N2 가스만으로 플라즈마를 생성해도 된다. NF3 가스 공급 후의 N2 플라즈마에 의해, 로내에 체류, 흡착하여 잔류하고 있는 NF3 가스의 배출을 재촉하는 공정(퍼지 공정)의 효율이 향상된다.
또한, 플라즈마 여기된 NF3 가스를 처리실(201)에 공급하기 전 또는 후, 또는 양쪽에, 플라즈마 여기된 N2 등의 불활성 가스 또는 플라즈마 여기된 암모니아(반응 가스)를 처리실에 공급해도 된다.
(제7 실시 형태의 가스 클리닝)
제1 내지 제5 실시 형태의 가스 클리닝과의 차이는, 성막용의 가스로서, 제1 가스로서 SiH2Cl2 가스, 제2 가스로서 NH3 가스를 사용하여, Si3N4 가스보다 Si비가 높은, 실리콘 리치한 실리콘 질화막(SiRN, SRN)을 형성하는 점이다. 또한, 실리콘 리치한 실리콘 질화막의 형성 시의 원료에 대해서는, Si2Cl6 가스와 NH3 가스를 사용하거나, 그 이외의 Si 원료나 질화 원료를 사용해도 된다. 단, Si3N4 가스보다 Si비가 높은 실리콘 질화막으로 하기 위해서는, 성막 시의 온도를 실리콘 원료가 기상 중에서 분해하는 온도로 함으로써 기판 위에 실리콘 함유막을 퇴적시켜 막 중에 존재하는 실리콘의 양을 많게 하거나, 또는 질화 원료의 공급 조건(공급량, 공급 시간 등)을 변화시킴으로써 막 중에 존재하는 질소의 양을 적게 하거나, 또는 그 양쪽을 행한다.
가스 클리닝의 실시 방법은, 제1 내지 제5 실시 형태의 가스 클리닝과 동일하다.
이상, 각 실시 형태의 가스 클리닝에서는, NF3 가스를 사용하여 가스 클리닝을 행하고 있으므로, 효율적으로 실리콘 질화막의 가스 클리닝을 실시할 수 있어, 실리콘 질화막을 성막하는 장치의 가스 클리닝의 주기를 길게 할 수 있다.
여기서, 상술한 각 실시 형태에서, 클리닝 가스로서 NF3 가스를 사용하고 있지만, 이에 한정하지 않고, 예를 들어, 불화수소(HF) 가스, 3불화염소(ClF3) 가스, 불소(F2) 가스 등의 불소(F)나 염소(Cl) 등의 할로겐을 포함하는 할로겐 함유 가스를 사용해도 된다.
또한, 온도를 변화시켜서 가스 클리닝을 행할 때는, 가스 클리닝을 행하면서 서서히 연속적으로 온도를 컨트롤해도 된다.
또한, 상술한 각 실시 형태에서, 가스 클리닝 후에, 트리트먼트 공정을 마련해도 된다. 트리트먼트 공정에서는, 박막의 에칭 공정(가스 클리닝 공정) 후에, 처리실(201) 내부에 잔류한 부착물을 제거하여, 처리실(201) 내의 석영 부재의 표면을 평활화한다. 즉, 석영 부재의 표면에 발생한 석영 크랙이나, 석영 크랙 등에 의해 발생해서 처리실(201) 내의 부재 표면에 부착된 미소한 석영 가루(석영 파우더) 등의 부착물을 제거한다. 또한, 제6 실시 형태의 클리닝에서는, 플라즈마 클리닝(제1 클리닝)과 (써멀)클리닝(제2 클리닝) 후의 각각에서 실시해도 상관없다.
또한, 상술한 실시 형태나 각 변형예나 각 응용예 등은, 적절히 조합하여 사용할 수 있다. 또한, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
또한, 예를 들어, 상술한 실시 형태에서는, Si 함유 원료인 원료 가스로서, SiH2Cl2 가스, 테트라키스디메틸아미노실란(TDMAS, Si[N(CH3)2]4)을 사용하는 예에 대하여 설명하고 있지만, 이에 한정하지 않고, 금속막에 대해서도 적용할 수 있다. 예를 들어, TiCl4 가스, 테트라키스디에틸아미노티탄(TDEAT, Ti[N(CH2CH3)2]4) 등의 할로겐 화합물 이외의 유기 화합물 또는 아미노계 화합물인 티타늄(Ti) 함유 가스를 사용해도 된다.
또한, Ti 함유 원료인 금속 원료 가스로서, TiCl4 가스 외에, 이에 한정되지 않고, 테트라키스디메틸아미노티탄(TDMAT, Ti[N(CH3)2]4), 테트라키스디에틸아미노티탄(TDEAT, Ti[N(CH2CH3)2]4) 등의 할로겐 화합물 이외의 유기 화합물 또는 아미노계 화합물인 티타늄(Ti) 함유 가스를 사용해도 된다.
또한, 본 명세서에서는, 금속막이라는 용어는, 금속 원자를 포함하는 도전성의 물질로 구성되는 막을 의미하고 있으며, 이것에는, 금속 단체로 구성되는 도전성의 금속 단체막 외에, 도전성의 금속 질화막, 도전성의 금속 산화막, 도전성의 금속 산질화막, 도전성의 금속 복합막, 도전성의 금속 합금막, 도전성의 금속 실리사이드막, 도전성의 금속 탄화막(금속 카바이드막), 도전성의 금속 탄질화막(금속 카르보나이트라이드막) 등도 포함된다. 또한, TiCN막(티타늄탄질화막)은 도전성의 금속 탄질화막이다.
또한, 예를 들어, 상술한 실시 형태에서는, 질화 원료로서, NH3 가스를 사용하는 예에 대하여 설명하고 있지만, 이에 한정되지 않고, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스, 질소(N2), 아산화질소(N2O), 모노메틸히드라진(CH6N2), 디메틸히드라진(C2H8N2) 등을 사용해도 된다.
또한, 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용해도 된다.
또한, Al 함유 가스인 금속 원료 가스로서 TMA 가스 외에, 이에 한정하지 않고, AlCl3 등을 사용해도 된다.
또한, 탄탈륨(Ta), 코발트(Co), 텅스텐(W), 몰리브덴(Mo), 루테늄(Ru), 이트륨(Y), 란탄(La), 지르코늄(Zr), 하프늄(Hf) 등의 금속 원소를 하나 이상 포함하는 금속 화합물을 형성하는 경우에도 적절하게 적용 가능하다. 그때, Ta 함유 원료로서는 염화탄탈(TaCl4) 등을 사용할 수 있고, Co 함유 원료로서는 Co amd[(tBu)NC(CH3)N(tBu)2Co] 등을 사용할 수 있고, W 함유 원료로서는 불화텅스텐(WF6) 등을 사용할 수 있고, Mo 함유 원료로서는 염화몰리브덴(MoCl3 또는 MoCl5) 등을 사용할 수 있고, Ru 함유 원료로서는 2,4-디메틸펜타디에닐(에틸시클로펜타디에닐)루테늄((Ru(EtCp)(C7H11)) 등을 사용할 수 있고, Y 함유 원료로서는 트리스에틸시클로펜타디에닐이트륨(Y(C2H5C5H4)3) 등을 사용할 수 있고, La 함유 원료로서는 트리스이소프로필시클로펜타디에닐란탄(La(i-C3H7C5H4)3) 등을 사용할 수 있고, Zr 함유 원료로서는 테트라키스에틸메틸아미노지르코늄(Zr(N(CH3(C2H5))4) 등을 사용할 수 있고, 테트라키스에틸메틸아미노하프늄(Hf(N(CH3(C2H5))4) 등을 사용할 수 있다.
또한, 본 실시 형태는, 예를 들어, 기존의 기판 처리 장치의 프로세스 레시피를 변경함으로써도 실현할 수 있다. 프로세스 레시피를 변경하는 경우에는, 본 실시 형태에 따른 프로세스 레시피를 전기 통신 회선이나 당해 프로세스 레시피를 기록한 기록 매체를 통해 기존의 기판 처리 장치에 인스톨하거나, 또한, 기존의 기판 처리 장치의 입출력 장치를 조작하여, 그 프로세스 레시피 자체를 본 실시 형태에 따른 프로세스 레시피로 변경하거나 하는 것도 가능하다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 종형 장치인 기판 처리 장치를 사용하여 성막하는 예에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 한번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용하여 성막하는 경우에도, 적절하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용하여 성막하는 예에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용하여 성막하는 경우에도, 적절하게 적용할 수 있다.
(본 발명의 바람직한 형태)
이하에, 본 발명의 바람직한 형태에 대하여 부기한다.
(부기 1) 본 발명의 바람직한 일 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 공정과, 상기 처리실에 적어도 2종의 처리 가스를 공급하여 상기 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과, 상기 실리콘 질화막이 형성된 기판을 상기 처리실로부터 반출하는 기판 반출 공정과, 상기 기판 반출 공정 후, 그 다음에 성막하고자 하는 기판을 상기 처리실에 반입하기 전에, 상기 처리실에 에칭 가스로서 플라즈마 여기된 NF3 가스를 공급하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 2) 부기 1의 반도체 장치의 제조 방법으로서, 바람직하게는, 기판 반입 공정, 막 형성 공정 및 기판 반출 공정을 한번 행할 때마다 1회씩 에칭 공정을 행한다.
(부기 3) 부기 1의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 에칭 공정에서는, 플라즈마 여기된 NF3을 상기 처리실에 공급하기 전 또는 후, 또는 양쪽에, 플라즈마 여기된 불활성 가스 또는 플라즈마 여기된 암모니아를 상기 처리실에 공급한다.
(부기 4) 부기 1의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 에칭 공정에서는, NF3을 연속적으로 공급하면서, 단속적으로 플라즈마를 발생시킨다.
(부기 5) 부기 1의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 에칭 공정에서는, NF3을 단속적으로 공급하면서, 동시에 플라즈마도 단속적으로 발생시킨다.
(부기 6) 본 발명의 바람직한 다른 형태에 의하면, 처리실에 기판을 수용하는 기판 반입 공정과, 상기 기판의 표면에 실리콘 질화막을 형성하는 실리콘 질화막 형성 공정과, 상기 기판의 표면에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과, 상기 기판을 처리실로부터 반출하는 기판 반출 공정과, 상기 처리실에 에칭 가스로서 NF3을 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 7) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 수용하는 기판 반입 공정과, 상기 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과, 상기 실리콘 질화막이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정과, 상기 처리실에 에칭 가스로서 NF3을 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖고, 상기 에칭 공정에서는, NF3플라즈마 여기에 의해 활성화하여 사용하는 제1 공정과, NF3을 플라즈마 여기하지 않고 열에 의해 활성화하여 사용하는 제2 공정을 행하는 반도체 장치의 제조 방법이 제공된다.
(부기 8) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 수용하는 기판 반입 공정과, 상기 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과, 상기 실리콘 질화막이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정과, 상기 처리실에 에칭 가스로서 NF3을 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖고, 상기 에칭 공정에서는, NF3을 플라즈마 여기에 의해 활성화하여 사용하는 제1 공정과, NF3을 플라즈마 여기하면서 제1 공정보다 상기 처리실의 가열 온도를 상승시켜서, 열에 의해 활성화하여 사용하는 제2 공정, 을 행하는 반도체 장치의 제조 방법이 제공된다.
(부기 9) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 수용하는 기판 반입 공정과, 상기 기판의 표면에 실리콘이 풍부한 실리콘 질화막을 형성하는 실리콘 질화막 형성 공정과, 상기 기판을 처리실로부터 반출하는 기판 반출 공정과, 상기 처리실에 에칭 가스로서 NF3을 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 10) 본 발명의 바람직한 또 다른 형태에 의하면, 실란계의 원료와 질화 가스를 반응실에 공급하는 수단과, 원료 가스의 반응에 의해 기판에 원하는 처리를 하는 반응실과, 배기 장치를 구비하고, 반응실 내에서 피처리 기판에 질화규소(SiN)막을 형성하는 공정과, 반응실 내에서 다음 피처리 기판에 질화규소(SiN)막을 형성하는 공정의 사이에, 반응실 내에 에칭 가스를 도입하여 SiN막을 에칭하는 공정을 행하는 반도체 장치 제조 방법이 제공된다.
(부기 11) 부기 10의 반도체 장치의 제조 방법으로서, 바람직하게는, 에칭 가스로서 NF3을 사용한다.
(부기 12) 부기 10의 반도체 장치의 제조 방법으로서, 바람직하게는, 에칭 가스로서 NF3을 사용하여, 플라즈마에 의해 여기하여 에칭 반응시키는 공정과, NF3 플라즈마 생성과 별도로 N2 플라즈마를 생성하는 공정을 갖는다.
(부기 13) 부기 10의 반도체 장치의 제조 방법으로서, 바람직하게는, 에칭 가스로서 NF3을 사용하여, 플라즈마에 의해 여기하여 에칭 반응시키는 공정과, NF3 플라즈마 생성과 별도로 NH3 플라즈마를 생성하는 공정을 갖는다.
(부기 14) 본 발명의 바람직한 또 다른 형태에 의하면, 실란계의 원료와 질화 가스를 반응실에 공급하는 수단과, 원료 가스의 반응에 의해 기판에 원하는 처리를 하는 반응실과, 배기 장치를 구비하고, 반응실 내에서 피처리 기판에 Si3N4보다 Si 비율이 높은 질화규소(SiN)막을 형성하는 공정과, 반응실 내에서 다음 피처리 기판에 질화규소(SiN)막을 형성하는 공정의 사이에, 반응실 내에 에칭 가스를 도입하여 누적막을 에칭하는 공정을 행하는 반도체 제조 방법이 제공된다.
(부기 15) 본 발명의 바람직한 또 다른 형태에 의하면, 실란계의 원료와 질화 가스를 반응실에 공급하는 수단과, 원료 가스의 반응에 의해 기판에 원하는 처리를 하는 반응실과, 배기 장치를 구비하고, 반응실 내에서 피처리 기판에 질화규소(SiN)막을 형성하는 공정과, 반응실 내에서 다음 피처리 기판에 질화규소(SiN)막을 형성하는 공정의 사이에, 반응실 내에 에칭 가스를 도입하여 SiN막을 에칭하는 공정을 행하고, 에칭 시에는 적어도 1종류 이상의 온도대에서 행하는 반도체 제조 방법이 제공된다.
(부기 16) 부기 15의 반도체 장치의 제조 방법으로서, 바람직하게는, 에칭 가스로서 NF3을 사용한다.
(부기 17) 부기 15의 반도체 장치의 제조 방법으로서, 바람직하게는, 에칭 가스로서 NF3을 사용하고, 플라즈마에 의해 여기하여 에칭 반응시키는 공정과, NF3 플라즈마 생성과 별도로 N2 플라즈마를 생성하는 공정을 갖고, 에칭 전 또는 후에 불활성 가스·플라즈마 생성을 한다.
(부기 18) 부기 15의 반도체 장치의 제조 방법으로서, 바람직하게는, 에칭 가스로서 NF3을 사용하여, 플라즈마에 의해 여기하여 에칭 반응시키는 공정과, NF3 플라즈마 생성과 별도로 N2 플라즈마를 생성하는 공정을 갖고, 에칭 전후에 불활성 가스·플라즈마 생성을 한다.
(부기 19) 본 발명의 바람직한 또 다른 형태에 의하면, 실란계의 원료와 질화 가스를 반응실에 공급하는 수단과, Si 원료와 산화 가스를 반응실에 공급하는 수단과, 원료 가스의 반응에 의해 기판에 원하는 처리를 하는 반응실과, 배기 장치를 구비하고, 반응실 내에서 피처리 기판에 질화규소(SiN)막과 산화 규소(SiO)막을 형성하는 공정과, 반응실 내에서 다음 피처리 기판에 성막을 행하는 공정의 사이에, 반응실 내에 에칭 가스를 도입하여 누적막의 일부 또는 모두를 에칭하는 공정을 행하는 반도체 장치 제조 방법이 제공된다.
(부기 20) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 공정과, 처리실에 적어도 2종의 처리 가스를 공급하여 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과, 실리콘 질화막이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정과, 기판 반출 공정 후, 그 다음으로 성막하고자 하는 기판을 처리실에 반입하기 전에, 처리실에 에칭 가스로서 플라즈마 여기된 NF3 가스를 공급하는 공정을 갖는 기판 처리 방법이 제공된다.
(부기 21) 본 발명의 바람직한 또 다른 형태에 의하면, 기판을 처리하는 처리실과, 기판에 적어도 2종의 처리 가스를 각각 공급하는 복수의 처리 가스 공급 수단과, 처리실에 에칭 가스로서 NF3 가스를 공급하는 에칭 가스 공급 수단과, NF3 가스를 플라즈마 여기하는 플라즈마 여기 수단과, 처리실을 배기하는 배기 수단과, 복수의 처리 가스 공급 수단, 에칭 가스 공급 수단, 플라즈마 여기 수단 및 배기 수단을 제어하는 제어부를 갖고, 제어부는, 복수의 처리 가스 공급 수단, 에칭 가스 공급 수단, 플라즈마 여기 수단 및 배기 수단을 제어하고, 적어도 2종의 처리 가스를 기판에 공급함으로써 기판의 표면에 실리콘 질화막을 형성한 후, 기판이 처리실 내에 존재하지 않는 상태에서, 처리실에 플라즈마 여기된 NF3 가스를 공급하여 처리실 내를 에칭하도록 구성되는 기판 처리 장치가 제공된다.
(부기 22) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 공정과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 공정과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 공정과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 공정을 갖고, 상기 에칭 공정은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정, 을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 23) 부기 22의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 에칭 공정에서는, 플라즈마 여기된 NF3을 상기 처리실에 공급하기 전 또는 후, 또는 양쪽에, 플라즈마 여기된 불활성 가스 또는 플라즈마 여기된 암모니아(반응 가스)를 상기 처리실에 공급한다.
(부기 24) 부기 22 또는 23의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 에칭 공정에서는, 반응 가스를 연속적으로 공급하면서, 단속적으로 플라즈마를 발생시킨다.
(부기 25) 부기 22 또는 23의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 에칭 공정에서는, 반응 가스를 단속적으로 공급하면서, 동시에 플라즈마도 단속적으로 발생시킨다.
(부기 26) 본 발명의 바람직한 다른 형태에 의하면, 부기 22 내지 25 중 어느 하나의 반도체 장치의 제조 방법으로서, 상기 막 형성 공정은, 상기 기판에 실리콘 질화막을 형성하는 질화막 형성 공정과, 상기 기판에 실리콘 산화막을 형성하는 산화막 형성 공정, 을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 27) 본 발명의 바람직한 또 다른 형태에 의하면, 부기 22 내지 25 중 어느 하나의 반도체 장치의 제조 방법으로서, 상기 막 형성 공정은, 상기 기판에 실리콘 산화막을 형성하는 제1 산화막 형성 공정과, 상기 기판에 실리콘 질화막을 형성하는 질화막 형성 공정과, 상기 기판에 실리콘 산화막을 형성하는 제2 산화막 형성 공정, 을 갖는 반도체 장치의 제조 방법이 제공된다.
(부기 28) 본 발명의 바람직한 또 다른 형태에 의하면, 부기 22 내지 25 중 어느 하나의 반도체 장치의 제조 방법으로서, 상기 에칭 공정에서는, NF3을 플라즈마 여기에 의해 활성화하여 사용하는 제1 클리닝 공정과, NF3을 플라즈마 여기하면서 제1 클리닝 공정보다 상기 처리실의 가열 온도를 상승시켜서, 열에 의해 활성화하여 사용하는 제2 클리닝 공정, 을 행하는 반도체 장치의 제조 방법이 제공된다.
(부기 29) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 공정과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 공정과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 공정과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 공정을 갖고, 상기 에칭 공정은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정, 을 갖는 기판 처리 방법이 제공된다.
(부기 30) 본 발명의 바람직한 또 다른 형태에 의하면, 기판을 처리하는 처리실과, 상기 기판에 적어도 2종의 처리 가스를 각각 공급하는 복수의 처리 가스 공급계와, 상기 처리실에 에칭 가스로서 불소 함유 가스를 공급하는 에칭 가스 공급계와, 상기 불소 함유 가스를 플라즈마 여기하는 플라즈마 여기부와, 상기 처리실을 가열하는 가열부와, 상기 처리실을 배기하는 배기계와, 상기 복수의 처리 가스 공급계, 상기 에칭 가스 공급계, 상기 플라즈마 여기부, 상기 가열부 및 상기 배기계를 제어하고, 상기 적어도 2종의 처리 가스를 상기 기판에 공급함으로써, 상기 처리실에 적어도 2종의 막을 상기 기판에 적층한 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 상기 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝과, 상기 처리실에 상기 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝을 실행하는 제어부를 갖는 기판 처리 장치가 제공된다.
(부기 31) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 수순과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 수순과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 수순과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 수순을 컴퓨터에 실행시키는 프로그램으로서, 상기 에칭 수순은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 수순과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 수순을 갖는 프로그램이 제공된다.
(부기 32) 본 발명의 바람직한 또 다른 형태에 의하면, 처리실에 기판을 반입하는 기판 반입 수순과, 상기 처리실에서 적어도 2종의 막을 상기 기판에 적층하는 막 형성 수순과, 상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 수순과, 상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 수순을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서, 상기 에칭 수순은, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 수순과, 상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 수순을 갖는 기록 매체가 제공된다.
이상, 본 발명의 다양한 전형적인 실시 형태를 설명하였지만, 본 발명은 이들 실시 형태에 한정되지 않는다. 따라서, 본 발명의 범위는, 특허 청구 범위에 의해서만 한정되는 것이다.
또한, 이 출원은, 2012년 3월 22일에 출원된 일본 특허 출원 제2012-066332 및 2013년 3월 18일에 출원된 일본 특허 출원 제2013-054711을 기초로 하여 우선권의 이익을 주장하는 것이며, 그 개시의 모두를 인용에 의해 여기에 도입한다.
기판 위에 적어도 2종의 막으로 적층막을 형성하는 경우에, 기판 반출 후의 가스 클리닝을 가능하게 하기 때문에, 장치 가동률이 향상되는 기판 처리 장치가 제공된다.
101 : 기판 처리 장치 115 : 보트 엘리베이터
121 : 컨트롤러 200 : 웨이퍼
201 : 처리실 202 : 처리로
203 : 반응관 207 : 히터
209 : 매니폴드 217 : 보트
219 : 시일 캡 231 : 배기관
244 : APC 밸브 245 : 압력 센서
246 : 진공 펌프 263 : 온도 센서
267 : 회전 기구 232a : 실리콘 원료 가스 공급관
232b : 질소 함유 가스 공급관 252a, 252b : 클리닝 가스 공급관
241a, 241b, 241c, 241d, 253a, 253b : 매스 플로우 컨트롤러
249a, 249b : 노즐 232c, 232d : 불활성 가스 공급관

Claims (19)

  1. 처리실에 기판을 반입하는 기판 반입 공정과,
    상기 처리실에서 적어도 2종의 막을 상기 기판에 형성하는 막 형성 공정과,
    상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 공정과,
    상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 공정을 갖고,
    상기 에칭 공정은,
    상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과,
    상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정을 갖고,
    상기 제1 클리닝 공정에서는,
    플라즈마 여기된 상기 불소 함유 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  2. 처리실에 기판을 반입하는 기판 반입 공정과,
    상기 처리실에서 적어도 2종의 막을 상기 기판에 형성하는 막 형성 공정과,
    상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 공정과,
    상기 기판 반출 공정 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 공정을 갖고,
    상기 에칭 공정은,
    상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 공정과,
    상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 공정을 갖고,
    상기 제1 클리닝 공정에서는,
    플라즈마 여기된 상기 불소 함유 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 기판 처리 방법.
  3. 기판을 처리하는 처리실과,
    상기 처리실에 처리 가스를 공급하는 처리 가스 공급계와,
    상기 처리실에 에칭 가스로서 불소 함유 가스를 공급하는 에칭 가스 공급계와,
    상기 불소 함유 가스를 플라즈마 여기하는 플라즈마 여기부와,
    상기 처리실을 가열하는 가열부와,
    상기 처리실을 배기하는 배기계와,
    상기 처리 가스 공급계, 상기 에칭 가스 공급계, 상기 플라즈마 여기부, 상기 가열부 및 상기 배기계를 제어하고, 처리 가스를 상기 처리실에 공급함으로써, 상기 처리실 내에서 적어도 2종의 막을 상기 기판에 형성한 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 상기 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝과, 상기 처리실에 상기 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝을 실행하는 제어부
    를 구비하고,
    상기 제어부는,
    상기 제1 클리닝에 있어서, 플라즈마 여기된 상기 불소 함유 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 기판 처리 장치.
  4. 처리실에 기판을 반입하는 기판 반입 수순과,
    상기 처리실 내에서 적어도 2종의 막을 상기 기판에 형성하는 막 형성 수순과,
    상기 막이 형성된 상기 기판을 상기 처리실로부터 반출하는 기판 반출 수순과,
    상기 기판 반출 수순 후, 상기 기판이 상기 처리실 내에 존재하지 않는 상태에서, 상기 처리실에 에칭 가스를 공급하는 에칭 수순을 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체로서,
    상기 에칭 수순은,
    상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 플라즈마 여기에 의해 활성화하여 공급하는 제1 클리닝 수순과,
    상기 처리실에 상기 에칭 가스로서 불소 함유 가스를 열에 의해 활성화하여 공급하는 제2 클리닝 수순을 갖고,
    상기 제1 클리닝 수순은,
    플라즈마 여기된 상기 불소 함유 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는 수순을 더 갖는, 기록 매체.
  5. 제1항에 있어서,
    상기 에칭 공정에서는, 플라즈마 여기된 NF3 가스를 상기 처리실에 공급한 후 또는 공급하기 전후에, 플라즈마 여기된 불활성 가스 또는 플라즈마 여기된 반응 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 에칭 공정에서는, 반응 가스를 연속적으로 공급하면서, 단속적으로 플라즈마를 발생시키는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 에칭 공정에서는, 반응 가스를 단속적으로 공급하면서, 동시에 플라즈마도 단속적으로 발생시키는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 막 형성 공정은,
    상기 기판에 실리콘 질화막을 형성하는 질화막 형성 공정과,
    상기 기판에 실리콘 산화막을 형성하는 산화막 형성 공정을 갖는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 막 형성 공정은,
    상기 기판에 실리콘 산화막을 형성하는 제1 산화막 형성 공정과,
    상기 기판에 실리콘 질화막을 형성하는 질화막 형성 공정과, 상기 기판에 실리콘 산화막을 형성하는 제2 산화막 형성 공정을 갖는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 에칭 공정에서는,
    NF3 가스를 플라즈마 여기에 의해 활성화하여 사용하는 제1 클리닝 공정과,
    상기 제1 클리닝 공정보다 상기 처리실의 가열 온도를 상승시켜서, 열에 의해 활성화하여 사용하는 제2 클리닝 공정을 행하는, 반도체 장치의 제조 방법.
  11. 처리실에 기판을 반입하는 기판 반입 공정과,
    상기 처리실에 적어도 2종의 처리 가스를 공급하여 상기 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과,
    상기 실리콘 질화막이 형성된 기판을 상기 처리실로부터 반출하는 기판 반출 공정과,
    상기 기판 반출 공정 후, 그 다음에 성막하고자 하는 기판을 상기 처리실에 반입하기 전에, 상기 처리실에 에칭 가스로서 플라즈마 여기된 NF3 가스를 공급하는 공정
    을 갖고,
    상기 에칭 가스를 공급하는 공정에서는,
    플라즈마 여기된 상기 NF3 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 기판 반입 공정, 상기 막 형성 공정 및 상기 기판 반출 공정을 한번 행할 때마다 1회씩 에칭 공정을 행하는, 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 에칭 공정에서는, 플라즈마 여기된 NF3 가스를 상기 처리실에 공급한 후 또는 공급하기 전후에, 플라즈마 여기된 불활성 가스 또는 플라즈마 여기된 암모니아 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  14. 제12항에 있어서,
    상기 에칭 공정에서는, NF3 가스를 연속적으로 공급하면서, 단속적으로 플라즈마를 발생시키는, 반도체 장치의 제조 방법.
  15. 제12항에 있어서,
    상기 에칭 공정에서는, NF3 가스를 단속적으로 공급하면서, 동시에 플라즈마도 단속적으로 발생시키는, 반도체 장치의 제조 방법.
  16. 처리실에 기판을 수용하는 기판 반입 공정과,
    상기 기판의 표면에 실리콘 질화막을 형성하는 실리콘 질화막 형성 공정과,
    상기 기판의 표면에 실리콘 산화막을 형성하는 실리콘 산화막 형성 공정과,
    상기 기판을 처리실로부터 반출하는 기판 반출 공정과,
    상기 처리실에 에칭 가스로서 NF3 가스를 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖고,
    상기 에칭 공정에서는,
    플라즈마 여기된 상기 NF3 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  17. 처리실에 기판을 수용하는 기판 반입 공정과,
    상기 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과,
    상기 실리콘 질화막이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정과,
    상기 처리실에 에칭 가스로서 NF3 가스를 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖고,
    상기 에칭 공정에서는,
    NF3 가스를 플라즈마 여기에 의해 활성화하여 사용하는 제1 공정과,
    NF3 가스를 플라즈마 여기하지 않고 열에 의해 활성화하여 사용하는 제2 공정을 행하고,
    상기 제1 공정에서는,
    플라즈마 여기된 상기 NF3 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  18. 처리실에 기판을 수용하는 기판 반입 공정과,
    상기 기판의 표면에 실리콘 질화막을 형성하는 막 형성 공정과,
    상기 실리콘 질화막이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정과,
    상기 처리실에 에칭 가스로서 NF3 가스를 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖고,
    상기 에칭 공정에서는,
    NF3 가스를 플라즈마 여기에 의해 활성화하여 사용하는 제1 공정과,
    상기 제1 공정보다 상기 처리실의 가열 온도를 상승시켜서, 열에 의해 활성화하여 사용하는 제2 공정을 행하고,
    상기 제1 공정에서는,
    플라즈마 여기된 상기 NF3 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
  19. 처리실에 기판을 수용하는 기판 반입 공정과,
    상기 기판의 표면에 실리콘이 풍부한 실리콘 질화막을 형성하는 실리콘 질화막 형성 공정과,
    상기 기판을 처리실로부터 반출하는 기판 반출 공정과,
    상기 처리실에 에칭 가스로서 NF3 가스를 공급하여 상기 처리실의 내부에 부착된 막을 에칭하는 에칭 공정을 갖고,
    상기 에칭 공정에서는,
    플라즈마 여기된 상기 NF3 가스를 상기 처리실에 공급하기 전에, 플라즈마 여기된 불활성 가스를 상기 처리실에 공급하는, 반도체 장치의 제조 방법.
KR1020147026035A 2012-03-22 2013-03-22 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 KR101678512B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-066332 2012-03-22
JP2012066332 2012-03-22
JP2013054711 2013-03-18
JPJP-P-2013-054711 2013-03-18
PCT/JP2013/058321 WO2013141370A1 (ja) 2012-03-22 2013-03-22 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体

Publications (2)

Publication Number Publication Date
KR20140135762A KR20140135762A (ko) 2014-11-26
KR101678512B1 true KR101678512B1 (ko) 2016-11-22

Family

ID=49222818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147026035A KR101678512B1 (ko) 2012-03-22 2013-03-22 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Country Status (4)

Country Link
US (1) US9502233B2 (ko)
JP (1) JP6255335B2 (ko)
KR (1) KR101678512B1 (ko)
WO (1) WO2013141370A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160362782A1 (en) * 2015-06-15 2016-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Gas dispenser and deposition apparatus using the same
JP6545094B2 (ja) * 2015-12-17 2019-07-17 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
JP6956660B2 (ja) * 2018-03-19 2021-11-02 東京エレクトロン株式会社 クリーニング方法及び成膜装置
JP7182577B2 (ja) * 2020-03-24 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7454467B2 (ja) * 2020-08-03 2024-03-22 株式会社荏原製作所 基板処理システム、基板処理システムの制御装置及び基板処理システムの運転方法
JP7189914B2 (ja) 2020-08-31 2022-12-14 株式会社Kokusai Electric クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2022212708A1 (en) * 2021-04-01 2022-10-06 The Trustees Of Princeton University Distributed non-equilibrium chemical and material synthesis using combined plasma activation and programed heating and quenching
JP2023008986A (ja) * 2021-07-06 2023-01-19 エーエスエム・アイピー・ホールディング・ベー・フェー クリーニングガスを提供するクリーニングガスシステムを有する化学蒸着炉

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2008060171A (ja) * 2006-08-29 2008-03-13 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326034A (ja) * 1993-05-17 1994-11-25 Central Glass Co Ltd プラズマｃｖｄ装置のクリーニング方法
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
US5812403A (en) * 1996-11-13 1998-09-22 Applied Materials, Inc. Methods and apparatus for cleaning surfaces in a substrate processing system
US6307609B1 (en) * 1997-08-05 2001-10-23 Wayne M. Gibbons Polarized light exposure systems for aligning liquid crystals
US6061138A (en) * 1997-08-05 2000-05-09 Elsicon, Inc. Optical exposure systems and processes for alignment of liquid crystals
KR100480812B1 (ko) * 1999-05-18 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시소자의 배향막 제조방법
JP3985899B2 (ja) 2002-03-28 2007-10-03 株式会社日立国際電気 基板処理装置
JP3855081B2 (ja) * 2002-07-01 2006-12-06 株式会社日立国際電気 フッ素ガスによるクリーニング機構を備えたｃｖｄ装置およびｃｖｄ装置のフッ素ガスによるクリーニング方法
US6874899B2 (en) * 2002-07-12 2005-04-05 Eastman Kodak Company Apparatus and method for irradiating a substrate
CN101390008B (zh) * 2006-01-26 2011-08-03 夏普株式会社 液晶显示装置的制造方法和液晶显示装置
SG171606A1 (en) 2006-04-26 2011-06-29 Advanced Tech Materials Cleaning of semiconductor processing systems
US8366953B2 (en) * 2006-09-19 2013-02-05 Tokyo Electron Limited Plasma cleaning method and plasma CVD method
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US8227278B2 (en) * 2008-09-05 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP5430904B2 (ja) * 2008-10-15 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101570347B1 (ko) * 2008-11-25 2015-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011013522A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9069212B2 (en) * 2010-01-25 2015-06-30 Sharp Kabushiki Kaisha Exposure apparatus, liquid crystal display device, and method for manufacturing liquid crystal display device
US20130194528A1 (en) * 2010-08-06 2013-08-01 Wintek Corporation Display structure
CN103797407B (zh) * 2011-08-29 2016-07-06 夏普株式会社 液晶显示装置的制造方法
US9239498B2 (en) * 2012-05-07 2016-01-19 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display device and manufacturing method thereof
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2008060171A (ja) * 2006-08-29 2008-03-13 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法

Also Published As

Publication number Publication date
KR20140135762A (ko) 2014-11-26
US9502233B2 (en) 2016-11-22
WO2013141370A1 (ja) 2013-09-26
JPWO2013141370A1 (ja) 2015-08-03
US20150099373A1 (en) 2015-04-09
JP6255335B2 (ja) 2017-12-27

Similar Documents

Publication Publication Date Title
KR101678512B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101848562B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6242095B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP6778144B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6124724B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US9163309B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP2010183069A (ja) 半導体装置の製造方法及び基板処理装置
KR20150097413A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2020182001A (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび処理容器
KR101403389B1 (ko) 반도체 장치의 제조 방법, 클리닝 방법, 기판 처리 장치 및 기록 매체
JP2017011234A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2014154809A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20160037077A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP7462704B2 (ja) 基板処理方法、基板処理装置、半導体装置の製造方法、およびプログラム
JP2009099919A (ja) 処理装置及びその使用方法
JP6501560B2 (ja) シリコン窒化物膜の成膜方法および成膜装置
KR20130038137A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
TWI806261B (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JPWO2019186637A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7240517B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
JP2013145788A (ja) 半導体装置の製造方法、クリーニング方法及び基板処理装置
WO2019039127A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6211941B2 (ja) 成膜方法および成膜装置
WO2023162072A1 (ja) 成膜方法、半導体装置の製造方法、成膜装置、およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 4