KR101673303B1 - 와치독 제어 방법 및 장치 - Google Patents

와치독 제어 방법 및 장치 Download PDF

Info

Publication number
KR101673303B1
KR101673303B1 KR1020140157074A KR20140157074A KR101673303B1 KR 101673303 B1 KR101673303 B1 KR 101673303B1 KR 1020140157074 A KR1020140157074 A KR 1020140157074A KR 20140157074 A KR20140157074 A KR 20140157074A KR 101673303 B1 KR101673303 B1 KR 101673303B1
Authority
KR
South Korea
Prior art keywords
watchdog
error
count
reset
task
Prior art date
Application number
KR1020140157074A
Other languages
English (en)
Other versions
KR20160056596A (ko
Inventor
정의정
박지용
나영일
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020140157074A priority Critical patent/KR101673303B1/ko
Priority to DE102015201443.6A priority patent/DE102015201443A1/de
Priority to US14/622,839 priority patent/US9632855B2/en
Priority to CN201510096144.6A priority patent/CN105988884B/zh
Publication of KR20160056596A publication Critical patent/KR20160056596A/ko
Application granted granted Critical
Publication of KR101673303B1 publication Critical patent/KR101673303B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)

Abstract

본 발명은 와치독 제어 방법 및 장치에 관한 것이다. 본 발명의 일 실시예에 따른 제어기에서의 와치독 제어 방법은 상기 제어기상의 오류가 감지되면 와치독 카운트를 소정 와치독 경고 레벨과 비교하여 상기 감지된 오류에 대한 대응 여부를 판단하는 단계와 상기 판단 결과, 상기 오류에 대한 대응이 필요하면, 상기 감지된 오류와 관련된 프로그램 그룹 정보 및 상기 프로그램 그룹에 대응되는 와치독 리셋 카운트를 증가시켜 메모리에 저장하는 단계와 상기 와치독 카운트가 소정 와치독 타임아웃 레벨을 초과하면, 상기 제어기를 리셋시키는 단계를 포함할 수 있다. 따라서, 본 발명은 제어기상에서 동일 원인에 의해 반복적으로 리셋이 발생되는 것을 미연에 방지할 수 있는 장점이 있다.

Description

와치독 제어 방법 및 장치{Method and apparatus for controlling watchdog}
본 발명은 와치독(Watchdog) 제어 방법 및 장치에 관한 것으로서, 상세하게, 반복적인 와치독 리셋에 안전하게 대응하기 위한 와치독 제어 방법 및 그를 위한 장치에 관한 것이다.
마이크로컴퓨터에서 와치독(Watchdog)이란 시스템 고장으로 인해 동작이 중단되거나 소프트웨어 오류로 인해 무한 루프(Infinite Loop)에 빠지는 상태를 감시하기 위한 기능을 말한다.
와치독 타이머는 시스템이 미리 설정된 일정 시간 동안 응답하지 않는 경우 특정 동작-예를 들면, 시스템 리셋(Reset) 동작일 수 있음-을 수행하기 위한 장치를 의미한다.
차량 제어기와 같은 임베디드 시스템의 경우 자체적으로 오류를 복구하는 능력이 필요하다. 일반적으로, 임베디드 시스템에 오류가 발생된 경우, 와치독 장치가 시스템을 재부팅함으로써 정상 동작이 가능하도록 제어한다.
일 예로, 미국 특허 출원번호 2011-382248에서는 제어기의 하드웨어 또는 소프트웨어의 오류 발생이 발생되면, 이를 대응하기 위해 다양한 와치독 타이머를 사용하는 기술 및 리셋 정보를 메모리에 저장하여 추후 확인 가능한 기능이 개시되어 있다.
하지만, 종래의 와치독 제어 방법은 단순히 와치독 타이머에 기반하여 시스템을 재부팅하는 절차만이 개시되어 있을 뿐 시스템에 발생된 오류 원인을 근본적으로 해결할 수 있는 방법은 제시하고 있지 않다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 고안된 것으로, 본 발명의 목적은 보다 안전한 와치독 제어 방법 및 그를 위한 장치를 제공하는 것이다.
본 발명의 다른 목적은 와치독 타이머 만료에 따라 시스템 재시동이 필요한 경우, 오류를 발생시킨 프로그램 그룹 정보 및 해당 프로그램 그룹으로 인해 발생된 리셋의 횟수를 비휘발성 메모리에 기록하고 재시동 시 리셋 횟수에 기반하여 해당 프로그램 그룹을 스케줄링 대상에서 제외함으로써, 반복적인 리셋 발생을 안전하게 차단하는 것이 가능한 와치독 제어 방법 및 그를 위한 장치를 제공하는 것이다.
본 발명의 다른 목적은 와치독 타이머 만료에 따라 시스템 재시동이 필요한 경우, 오류를 발생시킨 태스크 식별 정보를 비휘발성 메모리에 기록하고, 재시동 시 기 저장된 태스크 식별 정보에 대응되는 대체 프로그램을 로딩하여 동일 원인으로 인한 리셋 현상이 반복적으로 발생되는 것을 미연에 방지하는 것이 가능한 와치독 제어 방법 및 그를 위한 장치를 제공하는 것이다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명은 와치독 제어 방법 및 장치에 관한 것이다.
본 발명의 일 실시예에 따른 제어기에서의 와치독 제어 방법은 상기 제어기상의 오류가 감지되면 와치독 카운트를 소정 와치독 경고 레벨과 비교하여 상기 감지된 오류에 대한 대응 여부를 판단하는 단계와 상기 판단 결과, 상기 오류에 대한 대응이 필요하면, 상기 감지된 오류와 관련된 프로그램 그룹 정보 및 상기 프로그램 그룹에 대응되는 와치독 리셋 카운트를 증가시켜 메모리에 저장하는 단계와 상기 와치독 카운트가 소정 와치독 타임아웃 레벨을 초과하면, 상기 제어기를 리셋시키는 단계를 포함할 수 있다.
여기서, 상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면, 상기 프로그램 그룹을 스케줄링 대상에서 제외할 수 있다.
또한, 상기 오류는 상기 와치독 카운트가 소정 와치독 카운트 클리어 레벨을 초과하면 감지될 수 있다.
또한, 상기 프로그램 그룹 내 상기 오류를 발생시킨 태스크를 식별하여 상기 식별된 태스크 정보를 상기 메모리에 저장하는 단계를 더 포함할 수 있다.
또한, 상기 리셋에 따라 상기 제어기가 재부팅된 후 상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면 상기 식별된 태스크에 대응되는 대체 프로그램을 수행하는 대체 태스크를 상기 프로그램 그룹에 포함하여 스케줄링을 수행할 수 있다.
또한, 상기 메모리는 비휘발성 메모리일 수 있다.
또한, 상기 제어기상의 오류를 감지하기 위한 복수의 와치독 채널을 포함할 수 있다.
여기서, 상기 와치독 채널은 내부(Internal) 와치독 채널 및 외부(External) 와치독 채널을 포함할 수 있다.
또한, 상기 와치독 채널 별 와치독 트리거링 주기 및 상기 와치독 타임아웃 레벨이 설정될 수 있다.
또한, 상기 외부 와치독 채널은 디지털 입/출력 인터페이스(Digital Input/Output Interface) 채널, 주변 장치용 직렬 인터페이스(SPI: Serial Peripheral Interface) 채널 중 적어도 하나를 포함할 수 있다.
또한, 상기 와치독 채널에 따라 서로 상이한 오류 대응 방법이 정의되어 적용될 수 있다.
본 발명의 다른 일 실시예에 따른 제어기에 구비되는 와치독 제어 장치는 트리거 신호가 수신되면 와치독 카운트를 초기화시키는 와치독 디바이스와 와치독 태스크를 실행하여 상기 트리거 신호를 상기 와치독 디바이스에 전송하고, 상기 와치독 카운트를 소정 와치독 경고 레벨과 비교하여 오류에 대한 대응 여부를 판단하고, 상기 와치독 디바이스로부터의 리셋 신호가 수신되면 상기 제어기를 재구동시키는 마이크로프로세서와 상기 판단 결과, 상기 대응이 필요한 경우, 상기 마이크로프로세서에 의해 와치독 리셋 정보가 기록되며, 상기 제어기의 재구동시 상기 기록된 와치독 리셋 정보가 독출되는 메모리를 포함할 수 있다.
여기서, 상기 와치독 리셋 정보는 상기 오류와 관련된 프로그램 그룹에 대한 정보, 상기 프로그램 그룹에 대응되는 와치독 리셋 카운트에 대한 정보, 상기 프로그램 그룹상에서의 상기 오류를 발생시킨 태스크에 대한 정보 중 적어도 하나를 포함할 수 있다.
또한, 상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면, 상기 마이크로프로세서가 상기 프로그램 그룹을 스케줄링 대상에서 제외할 수 있다.
또한, 상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면 상기 마이크로프로세서가 상기 오류를 발생시킨 태스크에 대응되는 대체 프로그램을 수행하는 대체 태스크를 상기 프로그램 그룹에 포함하여 스케줄링을 수행할 수 있다.
또한, 상기 메모리는 비휘발성 메모리일 수 있다.
또한, 상기 와치독 디바이스는 상기 트리거 신호가 수신되면 상기 와치독 카운트를 초기화시킬 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 방법 및 장치에 대한 효과에 대해 설명하면 다음과 같다.
첫째, 본 발명은 보다 안전한 와치독 제어 방법 및 그를 위한 장치를 제공하는 장점이 있다.
둘째, 본 발명은 와치독 타이머 만료에 따라 시스템 재시동이 필요한 경우, 오류를 발생시킨 프로그램 그룹 정보 및 해당 프로그램 그룹으로 인해 발생된 리셋의 횟수를 비휘발성 메모리에 기록하고 재시동 시 리셋 횟수에 기반하여 해당 프로그램 그룹을 스케줄링 대상에서 제외함으로써, 반복적인 리셋 발생을 안전하게 차단하는 것이 가능한 와치독 제어 방법 및 그를 위한 장치를 제공하는 장점이 있다.
셋째, 본 발명은 와치독 타이머 만료에 따라 시스템 재시동이 필요한 경우, 오류를 발생시킨 태스크 식별 정보를 비휘발성 메모리에 기록하고, 재시동 시 기 저장된 태스크 식별 정보에 대응되는 대체 프로그램을 로딩하여 동일 원인으로 인한 리셋 현상이 반복적으로 발생되는 것을 미연에 방지하는 것이 가능한 와치독 제어 방법 및 그를 위한 장치를 제공하는 장점이 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이하에 첨부되는 도면들은 본 발명에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 본 발명에 대한 실시예들을 제공한다. 다만, 본 발명의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시예로 구성될 수 있다.
도 1은 본 발명의 일 실시예에 따른 와치독 제어 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 오류 감지에 따른 와치독 경고 및 리셋 타이밍을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 와치독 제어 장치에서의 와치독 제어 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 일 실시예에 따른 재부팅에 따른 와치독 제어 방법을 설명하기 위한 순서도이다.
도 5는 본 발명의 다른 일 실시예에 따른 재부팅에 따른 와치독 제어 방법을 설명하기 위한 순서도이다.
도 6은 본 발명의 일 실시예에 따른 와치독 리셋 정보 테이블이다.
도 7은 본 발명의 일 실시예에 따른 와치독 제어 절차를 설명하기 위한 개념도이다.
도 8은 본 발명의 일 실시예에 따른 재부팅 시 와치독 제어 절차를 설명하기 위한 개념도이다.
도 9는 본 발명의 일 실시예에 따른 와치독 제어 장치의 계층 구조를 설명하기 위한 블록도이다.
도 10은 본 발명의 일 실시예에 따른 와치독 제어 장치에서의 와치독 제어 타이밍을 설명하기 위한 도면이다.
이하, 본 발명의 실시예들이 적용되는 장치 및 다양한 방법들에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 와치독 제어 장치의 구성도이다.
도 1을 참조하면, 와치독 제어 장치(100)는 메모리(10), 마이크로프로세서(20), 와치독 디바이스(30)를 포함하여 구성될 수 있다.
메모리(10)는 와치독 리셋 정보(Watchdog Reset Information)이 저장된다. 여기서, 와치독 리셋 정보는 오류와 관련된 프로그램 그룹에 대한 정보, 프로그램 그룹에 대응되는 와치독 리셋 카운트에 대한 정보, 프로그램 그룹 내 오류를 발생시킨 태스크에 대한 정보 중 적어도 하나를 포함할 수 있다. 일 예로, 메모리(10)는 플래시롬(FlashROM), EEPROM(electrically erasable programmable read-only memory) 등의 비휘발성 메모리일 수 있다.
마이크로프로세서(20)는 와치독 카운트를 클리어(Clear)-즉, 초기화-시키기 위한 와치독 입력(WDI: WatchDog Input) 신호를 주기적으로 와치독 디바이스(30)에 전송한다. 이하, 설명의 편의를 위해, 와치독 입력 신호를 트리거(Trigger) 신호와 혼용하여 사용하기로 한다.
마이크로프로세서(20)에 의해 주기적으로 실행되는 와치독 태스크(Watchdog Task)는 트리거 신호를 생성하여 와치독 디바이스(30)에 전송함으로써, 와치독 카운트를 0로 초기화시킬 수 있으며, 그에 따라, 와치독 타임아웃(Watchdog Timeout) 에 의한 제어기 리셋을 방지할 수 있다.
와치독 디바이스(30)는 트리거 신호가 수신되면, 와치독 카운트를 초기화한다. 만약, 트리거 신호가 수신되지 않아 와치독 카운트가 와치독 타임아웃 레벨을 초과하는 경우, 와치독 출력(WDO: WatchDog Output) 신호-즉, 리셋 신호-를 생성하여 마이크로프로세서(20)에 전송할 수 있다. 일 예로, 마이크로프로세서(20)에 의해 실행중인 태스크가 무한 루프에 빠진 경우, 와치독 태스크는 실행되지 않을 수 있으며, 그에 따라 트리거 신호가 생성될 수 없다.
마이크로프로세서(20)는 와치독 카운트가 소정 와치독 카운트 클리어 레벨(Watchdog Count Clear Level)을 초과하는지를 확인하여 오류(Fault) 발생 여부를 감지할 수 있다.
또한, 마이크로프로세서(20)는 오류 감지 후 와치독 카운트가 소정 와치독 경고 레벨(Watchdog Warning Level)에 도달하는 경우, 감지된 오류에 대한 소정 대응 절차-이하, 간단히, 오류 대응 절차라 명함-를 수행할 수 있다. 여기서, 오류 대응 절차는 해당 오류를 발생시킨 프로그램 그룹 정보, 해당 프로그램 그룹에 의해 발생된 리셋의 횟수를 지시하는 와치독 리셋 카운트 정보, 해당 프로그램 내 해당 오류의 직접적인 원인을 제공한 태스크를 식별하기 위한 태스크 정보 등을 포함하는 와치독 리셋 정보를 메모리(10)에 저장하는 절차를 의미할 수 있다. 여기서, 와치독 리셋 카운트는 해당 프로그램 그룹에 의해 리셋이 발생될 때마다 1씩 증가되어 메모리(10)에 저장될 수 있다.
또한, 마이크로프로세서(20)는 와치독 디바이스(30)의 리셋 신호에 따라 제어기가 재부팅되면, 메모리(10)에서 와치독 리셋 정보를 독출하여 와치독 리셋 카운트가 소정 최대 리셋 카운트와 같은지 비교한다. 비교 결과, 와치독 리셋 카운트가 소정 최대 리셋 카운터에 도달하면 해당 프로그램 그룹을 스케줄링 대상에서 제외시킬 수 있다.
다른 일 예로, 마이크로프로세서(20)는 재부팅 후 와치독 리셋 카운트가 최대 리셋 카운터에 도달된 것이 확인되면, 해당 리셋을 야기한 태스크를 해당 프로그램 그룹에서 제거하고 보다 안전한 프로그램을 실행하는 대체 태스크를 해당 프로그램 그룹에 추가하여 스케줄링을 수행할 수도 있다.
상기한 프로그램 그룹을 스케줄 대상에서 제외하는 방법 및 오류를 발생시킨 태스크를 보다 안전한 태스크로 대체하는 방법은 안전 전략에 따라 미리 정의되어 사용될 수 있다. 즉, 스케줄링 테이블을 재구성하는 방법은 해당 제어기를 위한 안전 전략에 따라 미리 정의되어 설정될 수 있다.
다른 일 예로, 상기한 스케줄링 테이블을 재구성하는 방법은 와치독 채널에 따라 적응적으로 선택되어 수행될 수 있다.
여기서, 와치독 채널은 마이크로프로세서(20) 내부에 탑재되는 와치독을 모니터링하기 위한 내부(Internal) 와치독 채널과 마이크로프로세서(20)와는 다른 외부 소자에서 실행되는 와치독을 모니터링하기 위한 외부(External) 와치독 채널을 포함할 수 있다.
또한, 와치독 채널 별 와치독 트리거 주기 및 상기 와치독 타임아웃 레벨이 상이하게 설정될 수도 있다.
일 예로, 외부 와치독 채널은 디지털 입/출력 인터페이스(Digital Input/Output Interface) 채널, 주변 장치용 직렬 인터페이스(SPI: Serial Peripheral Interface) 채널 등을 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 오류 감지에 따른 와치독 경고 및 리셋 타이밍을 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 와치독 카운트는 시간에 따라 계속 증가하다가 트리거 신호가 감지되면 0으로 초기화될 수 있다.
만약, 와치독 카운트가 소정 와치독 카운트 클리어 레벨을 초과할 때까지 초기화되지 않는 경우, 오류가 감지될 수 있다.
오류 감지 후 와치독 카운트가 계속 증가하여 소정 와치독 경고 레벨에 도달되면, 와치독 제어 장치(100)는 오류 대응 절차를 개시할 수 있다.
이 후, 와치독 카운트가 계속 증가하여 소정 와치독 타임아웃 레벨에 도달되면, 리셋 신호가 감지되어 제어기의 재부팅 절차가 수행될 수 있다.
도 3은 본 발명의 일 실시예에 따른 와치독 제어 장치에서의 와치독 제어 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 제어기가 최초 구동되면, 와치독 제어 장치(100)는 와치독 카운트(WatchdogCnt: Watchdog Count) 및 와치독 리셋 카운트(WatchdogRstCnt: Watchdog Reset Count)를 0으로 초기화시킨 후 와치독 카운트-즉, 와치독 타이머 값-를 증가시킨다(S301 내지 S303).
이 후, 와치독 제어 장치(100)는 와치독 카운트(WatchdogCnt)가 와치독 카운트 클리어 레벨(ClearLevel)보다 크거나 같은지를 확인한다(S305).
확인 결과, 와치독 카운트(WatchdogCnt)가 와치독 카운트 클리어 레벨(ClearLevel)보다 크거나 같으면-즉, 제어기상에 오류 또는 장애가 발생된 것이 감지되면-, 와치독 제어 장치(100)는 와치독 카운트(WatchdogCnt)가 와치독 경고 레벨(WarningLevel)보다 크거나 같은지 확인한다(S311).
확인 결과, 와치독 카운트(WatchdogCnt)가 와치독 경고 레벨(WarningLevel)보다 크거나 같으면, 와치독 제어 장치(100)는 와치독 리셋 카운터(WatchdogRstCnt)를 1만큼 증가시킨 후, 해당 오류와 관련된 프로그램 그룹 정보, 해당 프로그램 그룹 내 해당 오류를 발생시킨 태스크 정보, 와치독 리셋 카운트 등이 포함된 와치독 리셋 정보를 메모리(10)에 저장한다(S313 내지 S315).
이 후, 와치독 타임아웃에 따라 리셋 신호가 감지되면, 와치독 제어 장치(100)는 재부팅 절차를 개시한다(S317).
도 4는 본 발명의 일 실시예에 따른 재부팅에 따른 와치독 제어 방법을 설명하기 위한 순서도이다.
상기한 도 3의 리셋 신호에 의한 재부팅이 완료되면, 와치독 제어 장치(100)는 메모리(10)에 저장된 와치독 리셋 정보를 독출한다(S401).
연이어, 와치독 제어 장치(100)는 와치독 리셋 카운트가 소정 최대 리셋 카운트보다 크거나 같은지를 비교한다(S403).
비교 결과, 와치독 리셋 카운트가 소정 최대 리셋 카운트보다 크거나 같으면, 와치독 제어 장치(100)는 해당 프로그램 그룹을 스케줄 대상에서 제외하여 스케줄링 테이블을 재구성할 수 있다(S405).
상기한 403 단계에서, 와치독 리셋 카운트가 소정 최대 리셋 카운트보다 작으면, 와치독 제어 장치(100)는 상기한 도 3의 303 단계를 수행할 수 있다.
도 5는 본 발명의 다른 일 실시예에 따른 재부팅에 따른 와치독 제어 방법을 설명하기 위한 순서도이다.
상기한 도 3의 리셋 신호에 의한 재부팅이 완료되면, 와치독 제어 장치(100)는 메모리(10)에 저장된 와치독 리셋 정보를 독출한다(S501).
연이어, 와치독 제어 장치(100)는 와치독 리셋 카운트가 소정 최대 리셋 카운트보다 크거나 같은지를 비교한다(S503).
비교 결과, 와치독 리셋 카운트가 소정 최대 리셋 카운트보다 크거나 같으면, 와치독 제어 장치(100)는 해당 프로그램 그룹 내 오류를 발생시킨 태스크를 해당 프로그램 그룹에서 제거하고 미리 지정된 대체 태스크를 해당 프로그램 그룹에 추가하여 스케줄링 테이블을 재구성할 수 있다(S505).
상기한 503 단계에서, 와치독 리셋 카운트가 소정 최대 리셋 카운트보다 작으면, 와치독 제어 장치(100)는 상기한 도 3의 303 단계를 수행할 수 있다.
도 6은 본 발명의 일 실시예에 따른 와치독 리셋 정보 테이블이다.
도 6을 참조하면, 와치독 리셋 정보 테이블(600)은 프로그램 그룹(601) 필드, 태스크(603) 필드, 와치독 리셋 카운트(605) 필드 등을 포함하여 구성될 수 있다.
프로그램 그룹(601) 필드에는 해당 제어기내에서 실행되는 프로그램들의 그룹 식별 정보가 기록될 수 있다.
태스크(603) 필드에는 해당 프로그램 그룹을 구성하는 태스크 중 오류를 발생시킨 태스크 식별 정보가 기록될 수 있다.
와치독 리셋 카운트(605)는 해당 프로그램 그룹에 의해 발생된 리셋의 총 횟수가 기록될 수 있다.
일 예로, 도 6을 참조하면, Group B의 Task 6에 의해 오류가 발생되어 리셋이 발생되었으며, Group B에 의해 총 리셋 횟수는 4인 것을 보여준다. 또한, 나머지 Group A 및 Group C에 의해서는 리셋이 야기되지 않았음을 보여준다.
만약, 상기 Group B에 의한 리셋 횟수가 최대 리셋 횟수에 도달되면, 와치독 제어 장치(100)는 Task 6를 보다 안전한 Task 6*로 대체할 수 있다. 이때, 와치독 리셋 정보 테이블(600)에 기록된 Group B의 태스크(603) 필드 값 및 와치독 리셋 카운트(605) 값은 각각 None, 0으로 초기화될 수도 있다.
도 7은 본 발명의 일 실시예에 따른 와치독 제어 절차를 설명하기 위한 개념도이다.
도 7을 참조하면, 제어기의 초기 스케줄링 테이블(700)에는 프로그램 그룹 A(710), 프로그램 그룹 B(720) 및 프로그램 그룹 C(730)가 스케줄링 대상에 포함될 수 있다.
제어기 실행 중 프로그램 그룹 B(720)에 포함된 Task 6(721)에 의한 오류가 감지된 경우, 와치독 제어 장치(100)는 리셋 전 메모리(10)에 유지된 와치독 리셋 정보 테이블(600)을 갱신할 수 있다. 즉, 와치독 제어 장치(100)는 프로그램 그룹 B(720)에 대응되는 태스크 필드에 Task 6 정보를 기록하고, 프로그램 그룹 B(720)에 대응되는 와치독 리셋 카운트(605) 1만큼 증가시킬 수 있다.
도 8은 본 발명의 일 실시예에 따른 재부팅 시 와치독 제어 절차를 설명하기 위한 개념도이다.
도 8을 참조하면, 리셋 신호에 의해 제어기가 재부팅되면, 와치독 제어 장치(100)는 메모리(10)로부터 와치독 리셋 정보 테이블(600)을 참조하여, 와치독 리셋 카운트(605)가 소정 최대 리셋 카운트에 도달된 프로그램 그룹이 있는지를 확인한다.
이 후, 와치독 제어 장치(100)는 확인 결과에 기반하여 스케줄링 테이블을 재구성할 수 있다.
일 예로, 와치독 제어 장치(100)는 상기 확인 결과, 프로그램 그룹 B에 대응되는 와치독 리셋 카운트(605)가 최대 리셋 카운트에 도달한 경우, 도면 번호 810에 도시된 바와 같이, 스케줄링 테이블에서 프로그램 그룹 B에 대한 정보를 삭제할 수 있다.
다른 일 예로, 와치독 제어 장치(100)는 상기 확인 결과, 프로그램 그룹 B에 대응되는 와치독 리셋 카운트(605)가 최대 리셋 카운트에 도달한 경우, 도면 번호 820에 도시된 바와 같이, 프로그램 그룹 B 내 태스크 중 오류를 발생시킨 Task 6를 미리 지정된 Task 6*로 대체하여 스케줄링 테이블을 재구성할 수도 있다.
도 9는 본 발명의 일 실시예에 따른 와치독 제어 장치의 계층 구조를 설명하기 위한 블록도이다.
도 9를 참조하면, 와치독 제어 장치(100)의 계층 구조는 최상위 계층인 서비스 계층(910), 최상위 계층과 최하위 계층 사이의 인터페이스를 제공하는 드라이버 계층(920), 최하위 계층인 디바이스 계층(930)을 포함하여 구성될 수 있다.
서비스 계층(910)은 와치독 채널 별 특성을 설정하고, 와치독 채널 별 와치독 카운트의 상태를 모니터링하여 오류 대응 절차를 수행할 수 있다.
일 예로, 서비스 계층(910)은 주기적으로 와치독 관리 태스크(Watchdog Management Task)를 스케줄링하여 와치독 카운트가 와치독 경고 레벨을 초과하는지를 확인하고, 확인 결과, 와치독 경고 레벨을 초과하면, 와치독 리셋 정보를 비휘발성 메모리(10)에 저장할 수 있다.
또한, 서비스 계층(910)은 제어기 재부팅 시 메모리(10)에 저장된 와치독 리셋 정보 테이블(600)을 참조하여 스케줄링 테이블을 재구성하는 기능을 수행할 수 있다. 또한, 서비스 계층(910)은 와치독 채널 별 스케줄링 테이블 재구성 방법을 정의하기 위한 사용자 인터페이스 환경을 제공할 수도 있다.
드라이버 계층(920)은 와치독 채널을 정의하고, 서비스 계층(910)에 모든 와치독 채널에 대한 공통된 인터페이스 환경을 제공한다. 일 예로, 와치독 채널은 내부 와치독 채널과 외부 와치독 채널을 포함할 수 있다. 여기서, 외부 와치독 채널은 디지털 입/출력 인터페이스 채널, 주변 장치용 직렬 인터페이스(SPI: Serial Peripheral Interface) 채널 등이 포함될 수 있다.
또한, 드라이버 계층(920)은 와치독 채널 별 또는 와치독 디바이스 별 트리거 신호를 제어할 수 있다.
드라이버 계층(920)은 미리 정의된 주기로 와치독 태스크를 실행시켜, 트리거 신호가 디바이스 계층(930)에 전달될 수 있도록 제어할 수 있다.
또한, 드라이버 계층(920)은 트리거 신호가 정상적으로 전송되었음을 알리는 소정 통보(Notification) 신호를 서비스 계층(910)에 전송할 수 있다. 이때, 서비스 계층(910)은 내부 와치독 카운트를 초기화할 수 있다.
디바이스 계층(930)은 드라이버 계층(920)으로부터 수신된 트리거 신호에 따라 와치독 카운터를 초기화시키는 기능 및 트리거 신호가 수신되지 않아 와치독 타임아웃이 발생된 경우, 리셋 신호를 생성하여 상위 계층에 전송하는 기능을 수행할 수 있다.
상기한 서비스 계층(910)에 의해 실행되는 와치독 관리 태스크와 드라이버 계층(920)에 의해 실행되는 와치독 태스크는 서로 상이한 인터럽트 소스를 이용하여 스케줄링 될 수 있다. 일 예로, 서비스 계층(910)은 GPTA(General PWM(Pulse Width Modulation) Timer) 인터럽트를 이용하여 빠른 태스크 스케줄링을 수행하고, 드라이버 계층(920)은 시스템 타이머 인터럽트를 이용하여 태스크 스케줄링을 수행할 수 있다.
이때, 와치독 관리 태스크의 우선 순위는 최상위로 설정되어, 다른 일반 프로그램 및 타 인터럽트에 의해 영향이 없도록 제어될 수 있다.
도 10은 본 발명의 일 실시예에 따른 와치독 제어 장치에서의 와치독 제어 타이밍을 보여준다.
도 10을 참조하면, 와치독 드라이버(Watchdog Driver)의 와치독 태스크는 다른 프로그램 태스크의 오류 발생에 대응하기 위해 다른 프로그램 태스크 후미에서 실행될 수 있다. 와치독 태스크는 와치독 디바이스(Watchdog Divice)에 트리거 신호를 전송함과 동시에 통보(Notify) 신호를 와치독 관리자(Watchdog Manager)에 전송한다.
와치독 디바이스(Watchdog Divice)는 트리거 신호가 감지되면 와치독 카운트를 초기화(Reset)한다. 또한, 와치독 관리자(Watchdog Manager) 통보 신호가 수신되면 각각 내부 와치독 카운터를 초기화한다.
만약, 타 프로그램에서의 오류로 인해 무한 루프가 발생된 경우, 와치독 태스크는 실행될 수 없으며, 그에 따라 트리거 신호와 통보 신호가 각각 와치독 디바이스와 와치독 메니저에 전송될 수 없다.
와치독 매니저는 와치독 카운터가 계속 증가하여 와치독 경고 레벨에 도달되면, 오류 대응 절차를 수행한다. 이후, 와치독 드라이버는 와치독 타임아웃에 따라 리셋 신호를 생성하여 와이독 드리이버를 통해 와치독 매니저에 전달할 수 있다.
이후, 와치독 매니저는 수신된 리셋 신호에 따라 제어기의 재부팅 절차를 수행할 수 있다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다.
따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
10: 메모리 20: 마이크로프로세서
30: 와치독 제어 장치 100: 와치독 제어 장치
210: 와치독 카운트 클리어 레벨 220: 와치독 경고 레벨
230: 와치독 타임아웃 레벨
600: 와치독 리셋 정보 테이블
910: 서비스 계층
920: 드라이버 계층
930: 디바이스 계층

Claims (18)

  1. 제어기에서의 와치독 제어 방법에 있어서,
    상기 제어기상의 오류가 감지되면 와치독 카운트를 소정 와치독 경고 레벨과 비교하여 상기 감지된 오류에 대한 대응 여부를 판단하는 단계;
    상기 판단 결과, 상기 오류에 대한 대응이 필요하면, 상기 감지된 오류와 관련된 프로그램 그룹 정보 및 상기 프로그램 그룹에 대응되는 와치독 리셋 카운트를 증가시켜 메모리에 저장하는 단계; 및
    상기 프로그램 그룹 내 상기 오류를 발생시킨 태스크를 식별하여 상기 식별된 태스크 정보를 상기 메모리에 저장한 후 상기 제어기를 리셋시키는 단계
    를 포함하되, 상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면, 상기 프로그램 그룹을 스케줄링 대상에서 제외하거나 또는 상기 식별된 태스크에 대응되는 대체 프로그램을 수행하는 대체 태스크를 상기 프로그램 그룹에 포함하여 스케줄링을 수행하는, 와치독 제어 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 오류는 상기 와치독 카운트가 소정 와치독 카운트 클리어 레벨을 초과하면 감지되는, 와치독 제어 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 메모리는 비휘발성 메모리인, 와치독 제어 방법.
  7. 제1항에 있어서,
    상기 제어기상의 오류를 감지하기 위한 복수의 와치독 채널을 포함하는, 와치독 제어 방법.
  8. 제7항에 있어서,
    상기 와치독 채널은 내부(Internal) 와치독 채널 및 외부(External) 와치독 채널을 포함하는, 와치독 제어 방법.
  9. 제7항에 있어서,
    상기 와치독 채널 별 와치독 트리거링 주기 및 와치독 타임아웃 레벨이 설정 가능한, 와치독 제어 방법.
  10. 제8항에 있어서,
    상기 외부 와치독 채널은 디지털 입/출력 인터페이스(Digital Input/Output Interface) 채널, 주변 장치용 직렬 인터페이스(SPI: Serial Peripheral Interface) 채널 중 적어도 하나를 포함하는, 와치독 제어 방법.
  11. 제7항에 있어서,
    상기 와치독 채널에 따라 서로 상이한 오류 대응 방법이 정의되어 적용되는, 와치독 제어 방법.
  12. 제어기에 구비되는 와치독 제어 장치에 있어서,
    트리거 신호가 수신되면 와치독 카운트를 초기화시키는 와치독 디바이스;
    와치독 태스크를 실행하여 상기 트리거 신호를 상기 와치독 디바이스에 전송하고, 상기 와치독 카운트를 소정 와치독 경고 레벨과 비교하여 오류에 대한 대응 여부를 판단하고, 상기 와치독 디바이스로부터의 리셋 신호가 수신되면 상기 제어기를 재구동시키는 마이크로프로세서; 및
    상기 판단 결과, 상기 대응이 필요한 경우, 상기 마이크로프로세서에 의해 와치독 리셋 정보가 기록되며, 상기 제어기의 재구동시 상기 기록된 와치독 리셋 정보가 독출되는 메모리
    를 포함하되, 상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면, 상기 마이크로프로세서가 상기 오류를 발생시킨 태스크에 대응되는 프로그램 그룹을 스케줄링 대상에서 제외하거나 또는 상기 오류를 발생시킨 태스크에 대응되는 대체 프로그램을 수행하는 대체 태스크를 상기 프로그램 그룹에 포함하여 스케줄링을 수행하는, 와치독 제어 장치.
  13. 제12항에 있어서,
    상기 와치독 리셋 정보는 상기 오류와 관련된 프로그램 그룹에 대한 정보, 상기 프로그램 그룹에 대응되는 와치독 리셋 카운트에 대한 정보, 상기 프로그램 그룹상에서의 상기 오류를 발생시킨 태스크에 대한 정보 중 적어도 하나를 포함하는, 와치독 제어 장치.
  14. 삭제
  15. 삭제
  16. 제12항에 있어서,
    상기 메모리는 비휘발성 메모리인, 와치독 제어 장치.
  17. 제12항에 있어서,
    상기 와치독 디바이스는 상기 트리거 신호가 수신되면 상기 와치독 카운트를 초기화시키는, 와치독 제어 장치.
  18. 제어기상의 오류가 감지되면 와치독 카운트를 소정 와치독 경고 레벨과 비교하여 상기 감지된 오류에 대한 대응 여부를 판단하는 수단;
    상기 판단 결과, 상기 오류에 대한 대응이 필요하면, 상기 감지된 오류와 관련된 프로그램 그룹 정보 및 상기 프로그램 그룹에 대응되는 와치독 리셋 카운트를 증가시켜 메모리에 저장하는 수단;
    상기 와치독 카운트가 소정 와치독 타임아웃 레벨을 초과하면, 상기 프로그램 그룹 내 상기 오류를 발생시킨 태스크를 식별하여 상기 식별된 태스크 정보를 상기 메모리에 저장한 후 상기 제어기를 리셋시키는 수단; 및
    상기 와치독 리셋 카운트가 소정 최대 리셋 카운트에 도달하면, 상기 프로그램 그룹을 스케줄링 대상에서 제외하거나 또는 상기 식별된 태스크에 대응되는 대체 프로그램을 수행하는 대체 태스크를 상기 프로그램 그룹에 포함하여 스케줄링을 수행하는 수단
    을 기능화하기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020140157074A 2014-11-12 2014-11-12 와치독 제어 방법 및 장치 KR101673303B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140157074A KR101673303B1 (ko) 2014-11-12 2014-11-12 와치독 제어 방법 및 장치
DE102015201443.6A DE102015201443A1 (de) 2014-11-12 2015-01-28 Verfahren und Vorrichtung zum Steuern eines Watchdog
US14/622,839 US9632855B2 (en) 2014-11-12 2015-02-14 Method and apparatus for controlling watchdog
CN201510096144.6A CN105988884B (zh) 2014-11-12 2015-03-04 用于控制看门狗的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140157074A KR101673303B1 (ko) 2014-11-12 2014-11-12 와치독 제어 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160056596A KR20160056596A (ko) 2016-05-20
KR101673303B1 true KR101673303B1 (ko) 2016-11-22

Family

ID=55803037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157074A KR101673303B1 (ko) 2014-11-12 2014-11-12 와치독 제어 방법 및 장치

Country Status (4)

Country Link
US (1) US9632855B2 (ko)
KR (1) KR101673303B1 (ko)
CN (1) CN105988884B (ko)
DE (1) DE102015201443A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219432B1 (ko) * 2019-12-12 2021-02-26 현대모비스 주식회사 와치독 장치 및 그 제어 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201413836D0 (en) * 2014-08-05 2014-09-17 Arm Ip Ltd Device security apparatus and methods
GB2540961B (en) 2015-07-31 2019-09-18 Arm Ip Ltd Controlling configuration data storage
GB2540965B (en) 2015-07-31 2019-01-30 Arm Ip Ltd Secure configuration data storage
KR102355424B1 (ko) * 2017-09-13 2022-01-26 현대자동차주식회사 차량용 중앙 처리 장치를 제어하는 워치독 회로의 신뢰성을 향상시키는 장치 및 방법
KR102258171B1 (ko) 2017-12-15 2021-05-28 주식회사 엘지에너지솔루션 워치독 타이머를 진단하기 위한 장치 및 방법
US10990319B2 (en) * 2018-06-18 2021-04-27 Micron Technology, Inc. Adaptive watchdog in a memory device
CN109086154B (zh) * 2018-07-26 2022-02-18 郑州云海信息技术有限公司 一种用于检测bios看门狗功能倒计时装置及方法
CN109471749A (zh) * 2018-11-06 2019-03-15 北京四方继保自动化股份有限公司 复位计数断电重启电路
KR20200101682A (ko) * 2019-02-20 2020-08-28 삼성전자주식회사 전자 장치 및 그 제어 방법
CN111124849A (zh) * 2019-11-08 2020-05-08 苏州浪潮智能科技有限公司 一种服务器故障告警的方法、设备及介质
CN113626229B (zh) * 2021-06-23 2023-07-21 浙江零跑科技股份有限公司 一种基于sbc的电机控制芯片唤醒方法
CN113806130B (zh) * 2021-09-22 2023-08-08 广州通则康威智能科技有限公司 看门狗周期自适应方法、装置、计算机设备及存储介质
CN113946148B (zh) * 2021-09-29 2023-11-10 浙江零跑科技股份有限公司 一种基于多ecu协同控制的mcu芯片唤醒系统
KR20230086440A (ko) * 2021-12-08 2023-06-15 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20230089448A (ko) * 2021-12-13 2023-06-20 현대자동차주식회사 차량용 임베디드 제어기의 리셋 원인 결정 방법 및 그 방법이 적용된 차량용 임베디드 제어기
CN114924859B (zh) * 2022-05-30 2024-05-17 苏州浪潮智能科技有限公司 一种无看门狗中断的程序数据保留方法、装置及存储介质
KR102634650B1 (ko) * 2023-07-11 2024-02-13 인터콘시스템스 주식회사 엠씨유 리셋 횟수 제한 설정 회로
CN117130832B (zh) * 2023-10-25 2024-02-23 南京芯驰半导体科技有限公司 多核异构系统的监控复位方法、系统、芯片及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449274B1 (ko) * 2013-04-23 2014-10-08 현대오트론 주식회사 유효 채널을 이용하는 와치독 및 그 동작방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100311366B1 (ko) 1994-11-28 2002-02-19 구자홍 워치독타이머기능을갖는콘트롤러
KR20030049442A (ko) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 리셋 회로
KR100495367B1 (ko) * 2003-04-02 2005-06-14 엘지전자 주식회사 소프트웨어 워치도그를 이용한 시스템 관리방법
KR100978713B1 (ko) 2003-07-09 2010-08-30 엘지에릭슨 주식회사 시스템 리셋 원인 판별 장치 및 방법
JP4784311B2 (ja) 2006-01-11 2011-10-05 株式会社アドヴィックス 車両用電子制御システム
JP2008059649A (ja) 2006-08-30 2008-03-13 Teac Corp データ記録装置
JP2008225807A (ja) 2007-03-13 2008-09-25 Yaskawa Electric Corp 制御装置およびそのプログラム暴走監視方法
JP5176405B2 (ja) 2007-06-20 2013-04-03 株式会社明電舎 コンピュータの異常検出・復旧方式
KR100953510B1 (ko) 2007-11-21 2010-04-21 주식회사 다산네트웍스 재기동 정보 관리 기능을 구비한 장치
US20090204856A1 (en) * 2008-02-08 2009-08-13 Sinclair Colin A Self-service terminal
CN101957790B (zh) * 2009-11-26 2012-11-07 上海大学 微控制器多源看门狗的实现方法
WO2012053110A1 (ja) * 2010-10-22 2012-04-26 富士通株式会社 障害監視装置、障害監視方法及びプログラム
US9032258B2 (en) * 2012-09-14 2015-05-12 Infineon Technologies Ag Safety system challenge-and-response using modified watchdog timer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449274B1 (ko) * 2013-04-23 2014-10-08 현대오트론 주식회사 유효 채널을 이용하는 와치독 및 그 동작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102219432B1 (ko) * 2019-12-12 2021-02-26 현대모비스 주식회사 와치독 장치 및 그 제어 방법

Also Published As

Publication number Publication date
US9632855B2 (en) 2017-04-25
DE102015201443A1 (de) 2016-05-12
US20160132378A1 (en) 2016-05-12
CN105988884B (zh) 2020-08-21
CN105988884A (zh) 2016-10-05
KR20160056596A (ko) 2016-05-20

Similar Documents

Publication Publication Date Title
KR101673303B1 (ko) 와치독 제어 방법 및 장치
US7823021B2 (en) Software process monitor
CN107003915B (zh) 驱动控制装置
CN109032822B (zh) 一种死机信息的保存方法和装置
US7558986B2 (en) Software process monitor
KR20170120559A (ko) 워치독 타이머
US10387260B2 (en) Reboot system and reboot method
JP4643977B2 (ja) プログラマブル・ロジック・デバイス、情報処理装置、プログラマブル・ロジック・デバイスの制御方法
US20040181708A1 (en) Policy-based response to system errors occuring during os runtime
CN112631820A (zh) 软件系统的故障恢复方法及装置
US10642693B2 (en) System and method for switching firmware
TW201502799A (zh) 用於運算節點之可編程式件更新技術
JP5994246B2 (ja) 情報処理装置、情報処理方法及びプログラム
US9996134B2 (en) Method to avoid over-rebooting of power supply device
CN114578721B (zh) 一种看门狗模块管理方法、装置和车辆
US9176830B2 (en) Method for determining software error in virtualization based integrated control system
WO2006127493A2 (en) Software process monitor
JP4715552B2 (ja) 障害検出方式
US8972786B2 (en) Starting a field device
JP6787658B2 (ja) 処理装置、交通信号装置及び情報表示装置
US8856395B2 (en) Localized device missing delay timers in SAS/SATA topology
CN116340957B (zh) 程序启动方法、装置、服务器及非易失性存储介质
JP6723400B1 (ja) 情報処理装置および情報処理方法
US20180121294A1 (en) Information processing device
CN116932000A (zh) 系统的检测方法、装置、存储介质及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 4