KR102219432B1 - 와치독 장치 및 그 제어 방법 - Google Patents

와치독 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR102219432B1
KR102219432B1 KR1020190165297A KR20190165297A KR102219432B1 KR 102219432 B1 KR102219432 B1 KR 102219432B1 KR 1020190165297 A KR1020190165297 A KR 1020190165297A KR 20190165297 A KR20190165297 A KR 20190165297A KR 102219432 B1 KR102219432 B1 KR 102219432B1
Authority
KR
South Korea
Prior art keywords
mcu
value
watchdog device
scc
watchdog
Prior art date
Application number
KR1020190165297A
Other languages
English (en)
Inventor
강태환
방현석
장동온
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020190165297A priority Critical patent/KR102219432B1/ko
Application granted granted Critical
Publication of KR102219432B1 publication Critical patent/KR102219432B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 와치독 장치에 관한 것으로, 감시대상인 엠씨유를 감시하는 와치독 장치에 있어서, 상기 와치독 장치는 제어부를 포함하며, 상기 엠씨유가 리드 명령을 상기 와치독 장치에 전송하면, 상기 와치독 장치의 제어부가 상기 리드 명령에 대응하는 질문을 생성하여 상기 엠씨유에 전송하고, 상기 엠씨유가 상기 질문에 대응하는 답변을 산출하여 다음 리드 명령에 포함시켜 상기 와치독 장치에 전송하면, 상기 와치독 장치의 제어부가 상기 답변을 이용하여 상기 엠씨유의 에러를 체크하며, 이 체크 결과에 따라 상기 엠씨유에 리셋 신호를 출력한다.

Description

와치독 장치 및 그 제어 방법{WATCHDOG APPARATUS AND CONTROL METHOD THEREOF}
본 발명은 양방향 와치독 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 와치독을 위한 SPI(Serial Peripheral Interface) 통신 명령 개수를 줄임으로써, 와치독 감시 대상인 엠씨유(MCU)의 작업들 중 SPI 통신 관련 작업 부하를 줄일 수 있도록 하는, 와치독 장치 및 그 제어 방법에 관한 것이다.
일반적으로 와치독(Watchdog)은 엠씨유나 프로그램의 이상을 감지하기 위한 타이머를 설치하고, 정상적인 경우에는 상기 엠씨유나 프로그램이 주기적으로 일정한 신호(이하, 와치독 신호)를 상기 타이머에 인가하도록 함으로써, 상기 타이머에서 엠씨유 리셋신호(즉, 엠씨유를 리셋시키는 신호)가 발생하지 않도록 한다.
다시 말해, 상기 와치독은 시스템(예 : 엠씨유 시스템, 컴퓨터 시스템 등)이 기계적인 고장으로 휴지 상태가 되거나 또는 프로그램이 비정상적으로 무한 루프에 빠지거나 홀트(halt)되었을 때 스스로 리셋을 수행하여 시스템을 초기화할 때 사용한다.
상기 와치독은 엠씨유 내부에 레지스터로 구성되어 있는 것을 사용하거나, 엠씨유 외부에 하드웨어적으로 보다 안전하고 강력하게 구성된 와치독 전용 칩(Chip)을 사용하기도 한다. 상기 와치독 전용 칩은 간단한 프로그램이 가능하게 구성될 수도 있다.
예컨대 와치독의 종류에는 QnA Watchdog, 및 Window watchdog 등이 있다. 이 중 QnA Watchdog은 칩(CHIP, 와치독 장치를 포함하는 칩)이 보낸 질문(Question)에 대한 복수의 답(Answer)을 생성하여 상기 칩(CHIP)으로 보내게 된다. 이때 만약 질문에 대해 지정된 답을 보내지 않으면 MCU 오동작으로 인식하여 칩(CHIP)은 에러 카운터를 증가시키고, 상기 에러 카운터가 사용자가 설정한 임계(Threshold) 값을 넘게 되면 엠씨유 리셋을 위한 와치독 에러 플랙(Watchdog error flag)을 엠씨유(MCU)에 전달한다.
그런데 상기 QnA Watchdog은 하나의 질문을 받으면 MCU 내부에서 복수(예 : 4개)의 답을 계산해야 하기 때문에 차량 시스템에서는 지정된 시간(예 : 2ms)동안 엠씨유(MCU)와 칩(CHIP) 사이에 복수(예 : 5번)의 SPI 통신 명령이 전달되어야 한다. 그런데 상기 엠씨유(MCU)와 칩(CHIP) 간에는 와치독에 대한 기능 말고도 기능 활성화를 위한 라이트(Write) 명령어 진단 등을 위한 리드(Read) 명령어가 필요하고, 여기에 와치독 기능에 대한 SPI 통신이 주기적으로 이루어지기 때문에 엠씨유(MCU)의 작업들 중 SPI 통신 관련 작업 부하가 증가하게 되는 문제점이 있다.
따라서 차량 시스템에서는 엠씨유(MCU)의 SPI 통신 관련 작업 횟수를 감소시킬 수 있는 와치독 기술이 필요한 상황이다.
본 발명의 배경기술은 대한민국 등록특허 10-0731506호(2007.06.15.등록, 와치독 회로를 가지는 마이크로 컨트롤러와 그 제어 방법)에 개시되어 있다.
본 발명의 일 측면에 따르면, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 와치독을 위한 SPI 통신 명령 개수를 줄임으로써, 와치독 감시 대상인 엠씨유(MCU)의 작업들 중 SPI 통신 관련 작업 부하를 줄일 수 있도록 하는, 와치독 장치 및 그 제어 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 측면에 따른 와치독 장치는, 감시대상인 엠씨유를 감시하는 와치독 장치에 있어서, 상기 와치독 장치는 제어부를 포함하며, 상기 엠씨유가 리드 명령을 상기 와치독 장치에 전송하면, 상기 와치독 장치의 제어부가 상기 리드 명령에 대응하는 질문을 생성하여 상기 엠씨유에 전송하고, 상기 엠씨유가 상기 질문에 대응하는 답변을 산출하여 다음 리드 명령에 포함시켜 상기 와치독 장치에 전송하면, 상기 와치독 장치의 제어부가 상기 답변을 이용하여 상기 엠씨유의 에러를 체크하며, 이 체크 결과에 따라 상기 엠씨유에 리셋 신호를 출력하는 것을 특징으로 한다.
본 발명에 있어서, 상기 엠씨유는, SPI(Serial Peripheral Interface) 통신을 통해서 상기 와치독 장치의 질문에 대한 답변을 전송하는 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치는, 에러를 카운트하는 에러 카운터부;를 더 포함하고, 상기 에러 카운터부가 미리 설정한 값 이상인 경우, 상기 엠씨유에 리셋 신호를 출력하는 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치는, 상기 엠씨유가 SCC(SPI Command Check) 값을 생성할 수 있도록 하는 데이터 프레임을 상기 질문으로서 생성하며, 상기 엠씨유는, 상기 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 답변으로서 생성하는 것을 특징으로 한다.
본 발명에 있어서, 상기 데이터 프레임은, 엠씨유가 전송한 리드 명령을 통해 지정된 어드레스에 대응하여 와치독 장치가 레지스터부에서 인출한 데이터, 및 질문변경 비트 정보가 포함된 것을 특징으로 한다.
본 발명에 있어서, 상기 질문변경 비트 정보는, 상기 데이터 프레임의 지정된 위치에 포함되는 것을 특징으로 한다.
본 발명에 있어서, 상기 질문변경 비트 정보는, 상기 와치독 장치에 리드 명령이 수신될 때마다 카운트된 값인 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치와 상기 엠씨유는, 상기 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 각기 산출하되, 상기 데이터의 하위 지정된 비트에 상기 질문변경 비트를 XOR(Exclusive OR) 연산하여 산출한 값의 상위 비트부터 지정된 비트의 SCC 생성자를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출하는 것을 특징으로 한다.
본 발명에 있어서, 상기 엠씨유가 산출하는 SCC 값은, 상기 엠씨유가 전송할 다음 리드 명령의 지정된 위치에 포함하여 전송하는 것을 특징으로 한다.
본 발명에 있어서, 상기 데이터의 하위 지정된 비트는 하위 4비트를 의미하며, 상기 질문변경 비트는 4비트의 정보이며, 상기 지정된 비트의 SCC 생성자는 3비트의 값인 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치는, 상기 질문에 대응하는 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 산출하여 내부 메모리에 저장하고, 상기 엠씨유로부터 답변으로서 전송되는 SCC 값과 상기 내부 메모리에 저장한 SCC 값을 비교하여, 두 SCC 값이 같은 값이 아닐 경우에 엠씨유의 에러로 판단하는 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치는, 상기 엠씨유의 에러 판단 시 에러 카운트 값을 증가시키고, 상기 두 SCC 값이 같은 값인 경우에는 상기 에러 카운트 값을 감소시키며, 상기 에러 카운트 값이 미리 지정된 값 이상일 경우에는 상기 엠씨유를 리셋시키기 위한 리셋 신호를 상기 엠씨유에 출력하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 와치독 장치의 제어 방법은, 엠씨유를 감시하는 와치독 장치의 제어 방법에 있어서, 상기 엠씨유가 상기 와치독 장치에 리드 명령을 전송하는 단계; 상기 와치독 장치가 레지스터부에서 상기 리드 명령을 통해 지정한 어드레스에 대응하는 데이터를 인출하는 단계; 상기 와치독 장치가 상기 데이터와 기 지정된 질문변경 비트 정보를 포함하는 데이터 프레임을 생성하여 상기 엠씨유에 전송하는 단계; 상기 엠씨유가 상기 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 산출하여, 상기 엠씨유가 전송할 다음 리드 명령의 지정된 위치에 상기 SCC 값을 포함시켜 상기 와치독 장치에 전송하는 단계; 상기 와치독 장치가 상기 SCC 값을 이용하여 상기 엠씨유의 에러를 체크하는 단계; 및 상기 에러 체크 결과에 따라 상기 와치독 장치가 상기 엠씨유에 리셋 신호를 출력하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 SCC 값을 이용하여 상기 엠씨유의 에러를 체크하는 단계는, 상기 와치독 장치가, 상기 리드 명령의 지정된 위치에서 SCC 값을 인출한 후, 상기 인출된 SCC 값과 상기 와치독 장치가 이전에 산출하여 저장해 둔 SCC 값을 비교하여, 두 SCC 값이 같은 값이 아닐 경우에 상기 엠씨유 에러로 판단하는 단계인 것을 특징으로 한다.
본 발명에 있어서, 상기 에러 체크 결과에 따라 상기 와치독 장치가 상기 엠씨유에 리셋 신호를 출력하는 단계는, 상기 와치독 장치가 상기 엠씨유 에러를 카운트하여, 상기 에러 카운트 값이 미리 지정된 값 이상일 경우에 상기 엠씨유에 리셋 신호를 출력하는 단계인 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치가 상기 엠씨유가 전송하는 리드 명령을 전송받는 경우, 상기 리드 명령을 전송받을 때마다 상기 와치독 장치가 질문변경 비트를 카운트 하되, 상기 리드 명령이 최초인 경우 상기 질문변경 비트를 "0000"으로 초기화하는 것을 특징으로 한다.
본 발명에 있어서, 상기 데이터 프레임을 생성하여 상기 엠씨유에 전송하는 단계 이전에, 상기 와치독 장치가 상기 데이터와 상기 질문변경 비트 정보를 이용하여 SCC 값을 산출하여 내부 메모리에 저장해 두는 단계;를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 질문변경 비트는, 상기 와치독 장치가, 상기 엠씨유로부터 리드 명령이 수신될 때마다 카운트 한 카운트 값인 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치와 상기 엠씨유는, 상기 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 각기 산출하되, 상기 데이터의 하위 지정된 비트에 상기 질문변경 비트를 XOR(Exclusive OR) 연산하여 산출한 값의 상위 비트부터 지정된 비트의 SCC 생성자를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출하는 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 본 발명은 와치독을 위한 SPI 통신 명령 개수를 줄임으로써, 와치독 감시 대상인 엠씨유(MCU)의 작업들 중 SPI 통신 관련 작업 부하를 줄일 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 와치독 장치의 개략적인 구성을 보인 예시도.
도 2는 본 발명의 일 실시예에 따른 와치독 장치의 제어 방법을 설명하기 위한 흐름도.
도 3은 상기 도 1에 있어서, 질문변경 비트 정보를 설명하기 위하여 보인 예시도.
도 4는 상기 도 1에 있어서, 엠씨유에서 산출한 SCC 값을 리드 명령에 포함하는 방법을 설명하기 위하여 보인 예시도.
도 5는 상기 도 1에 있어서, SCC(SPI Command Check) 값을 산출하는 방법을 설명하기 위하여 보인 예시도.
도 6은 상기 도 1에 있어서, 본 발명에 따라 SPI 통신 부하가 감소된 효과를 설명하기 위하여 보인 예시도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 와치독 장치 및 그 제어 방법의 일 실시예를 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 와치독 장치의 개략적인 구성을 보인 예시도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 와치독 장치는, 즉, 감시대상 엠씨유(100)의 오류를 감시하는 와치독 장치(200)는, SPI 인터페이스부(또는 SPI I/F부)(210), 레지스터부(220), 제어부(또는 SCC 계산부)(230), 및 에러 카운터부(240)를 포함한다.
상기 와치독 장치(200)에서 감시하는 감시대상 장치는 엠씨유(MCU : Micro Control Unit)(100)를 포함한다. 또한 상기 와치독 장치(200)는 반도체 칩(CHIP)으로 구현될 수 있다.
상기 감시대상 장치인 엠씨유(100)와 상기 와치독 장치(200)의 질문에 대한 답변을 송신하여 상기 와치독 장치(200)가 엠씨유(100)의 오류를 체크한다.
상기 엠씨유(100)는 SPI 통신을 통해서 상기 와치독 장치(200)의 질문에 대한 답변을 송신한다.
상기 와치독 장치(200)는 상기 엠씨유(100)가 포함된 시스템(미도시)에 구성수단으로서 포함될 수도 있고, 별개의 장치로 구성될 수도 있다.
따라서 상기 와치독 장치(200)는 상기 엠씨유(100)에서 오류가 검출될 경우 상기 엠씨유(100)나 시스템(미도시) 전체를 리셋(초기화) 시킬 수 있다.
상기 와치독 장치(200)는 에러 카운터부(240)를 통해 검출된 에러를 카운트한다. 상기 에러 카운터부(240)가 미리 설정한 값 이상인 경우, 상기 와치독 장치(200)는 상기 엠씨유(100)나 시스템(미도시)을 리셋(초기화) 시킬 수 있다. 물론 상기 와치독 장치(200)는 상기 엠씨유(100)에서 에러가 검출될 경우 곧바로 리셋 시킬 수도 있다. 예컨대 상기 에러 카운터부(240)의 설정 값을 1로 설정할 경우 에러가 검출되는 즉시 리셋이 가능하다.
상기 와치독 장치(200)의 제어부(230)(또는 SCC 계산부)는 상기 엠씨유(100)에 출력할 질문을 미리 생성한다.
여기서 질문은 상기 엠씨유(100)가 SCC 값을 생성하기 위한 데이터(즉, 레지스터부로부터 엠씨유가 지정한 어드레스에서 인출한 데이터)를 의미한다.
상기 와치독 장치(200)는 상기 엠씨유(100)가 리드(read) 명령을 통해 지정한 어드레스의 데이터를 상기 레지스터부(220)에서 인출한 후, 상기 인출한 데이터를 포함하여 상기 엠씨유(100)에 전송할 데이터 프레임(예 : 32비트 프레임)의 지정된 위치(예 : 20~23비트)에 질문변경 비트(bit) 정보(예 : 4비트 정보)(도 3 참조)를 포함한다.
도 3은 상기 도 1에 있어서, 질문변경 비트 정보를 설명하기 위하여 보인 예시도로서, 여기서 상기 질문변경 비트(bit) 정보는 상기 와치독 장치(200)에 리드(read) 명령이 수신될 때마다 카운트된 값이다. 참고로 가장 처음에 리드(read) 명령이 수신된 경우에 카운트 값은 '0000'이고, '1111'이후에는 다시 '0000'부터 카운트가 시작된다.
또한 상기 와치독 장치(200)는 상기 엠씨유(100)에 전송할 데이터 프레임(예 : 32비트 프레임)에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 산출한다.
여기서 상기 SCC 값을 산출하기 위하여 상기 데이터와 질문변경 비트 정보(예 : 4비트 정보)를 이용한다는 것의 의미는, 상기 데이터(예 : 16비트)의 하위 4비트에 상기 질문변경 비트(예 : 4비트 정보)를 XOR(Exclusive OR) 연산하여 산출한 값의 상위 비트부터 지정된 SCC 생성자(예 : 3비트 데이터, 즉, 101, 100, 110 등)를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출한다(도 5 참조).
도 5는 상기 도 1에 있어서, SCC(SPI Command Check) 값을 산출하는 방법을 설명하기 위하여 보인 예시도로서, 가령 상기 데이터가 "0000 0000 1100 1001"이고 질문변경 비트가 "0001"이라고 가정할 때, 상기 데이터의 하위 4비트에 상기 질문변경 비트를 XOR 연산할 경우 "0000 0000 1100 1000"이 산출되며, 도 5에 도시된 바와 같이, 상기 산출한 값(예 : 0000 0000 1100 1000)의 상위 비트부터 지정된 SCC 생성자(예 : 3비트 데이터, 즉, 101)를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출하는 것이다.
상기 제어부(230)(또는 SCC 계산부)는 상기와 같이 산출된 SCC 값을 상기 레지스터부(220)에 저장한다. 또는 상기 제어부(230)(또는 SCC 계산부)는 상기 산출된 SCC 값을 내부 메모리(미도시)에 저장한다.
상기 SPI 인터페이스부(210)는 상기 엠씨유(100)와 와치독 장치(200)간의 질문과 답변을 SPI 통신할 수 있도록 한다.
상기 레지스터부(220)는 상기 엠씨유(100)의 동작에 필요한 데이터를 저장하며, 이에 따라 상기 엠씨유(100)는 어드레스를 지정하여 상기 레지스터부(220)에 데이터를 라이트(write)하거나, 상기 레지스터부(200)에서 데이터를 리드(read)한다.
한편 상기 엠씨유(100)의 리드(read) 명령에 대응하여 상기 와치독 장치(200)로부터 전송된 데이터(즉, 질문변경 비트(bit) 정보(예 : 4비트 정보)가 포함된 데이터 프레임)가 수신되면, 상기 와치독 장치(200)가 SCC 값을 산출하는 방법과 마찬가지 방법으로, 상기 엠씨유(100)는 상기 데이터 프레임(예 : 32비트 프레임)에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 산출한다.
도 4는 상기 도 1에 있어서, 엠씨유에서 산출한 SCC 값을 리드 명령에 포함하는 방법을 설명하기 위하여 보인 예시도로서, 상기 엠씨유(100)는 상기 산출된 SCC 값을 다음에 전송할 리드(read) 명령(예 : 32 bit 리드 명령)의 지정된 위치(예 : 20~23비트)에 포함하여 전송한다.
이에 따라 상기 와치독 장치(200)의 제어부(230)는 상기 엠씨유(100)로부터 수신된 리드(read) 명령의 지정된 위치(예 : 20~23비트)에 포함된 SCC 값과 상기 와치독 장치(200)가 이전에 산출하여 저장해 둔 SCC 값을 비교하여, 두 SCC 값이 같은 값인지 아닌지를 체크한다.
만약 상기 두 SCC 값을 비교한 결과 같은 값이 아닐 경우에는 상기 에러 카운터부(240)에서 에러 카운트 값을 증가시키고, 반대로 상기 두 SCC 값을 비교한 결과 같은 값일 경우에는 상기 에러 카운터부(240)에서 에러 카운트 값을 감소시킨다. 그리고 상기 에러 카운트 값이 미리 지정된 값 이상일 경우에는 상기 엠씨유(100)나 시스템(미도시)을 리셋시키기 위한 리셋 신호를 전송할 수 있다.
도 2는 본 발명의 일 실시예에 따른 와치독 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 엠씨유(100)가 와치독 장치(200)에 리드(read) 명령을 전송하면(S101), 상기 리드(read) 명령을 수신한 상기 와치독 장치(200)는 질문변경 비트(bit)를 카운트하며 만약 상기 리드 명령이 최초인 경우에는 0000으로 초기화한다(S102).
또한 상기 와치독 장치(200)는 상기 리드(read) 명령을 통해 지정한 어드레스의 데이터를 상기 레지스터부(220)에서 인출하고, 상기 인출한 데이터와 상기 질문변경 비트 정보(예 : 4비트 정보)를 포함하는 데이터 프레임(예 : 32비트 프레임)을 생성하여 전송한다. 아울러 상기 인출한 데이터와 상기 질문변경 비트 정보를 이용하여 SCC 값을 계산(산출)하여 내부 메모리(또는 레지스터)에 저장해 둔다(S103).
여기서 상기 질문변경 비트(bit)는 상기 와치독 장치(200)에 리드(read) 명령이 수신될 때마다 카운트된 값이다. 참고로 가장 처음에 리드(read) 명령이 수신된 경우에 카운트 값은 '0000'이고, '1111'이후에는 다시 '0000'부터 카운트가 시작된다. 그리고 상기 SCC 값을 산출하기 위하여 상기 데이터와 질문변경 비트 정보(예 : 4비트 정보)를 이용한다는 것의 의미는, 상기 데이터(예 : 16비트)의 하위 4비트에 상기 질문변경 비트(예 : 4비트 정보)를 XOR(Exclusive OR) 연산하여 산출한 값의 상위 비트부터 미리 지정된 SCC 생성자(예 : 3비트 데이터, 즉, 101, 100, 110 등)를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출하는 것을 의미한다.
한편 상기 엠씨유(100)는 상기 와치독 장치(200)로부터 전송된 데이터 프레임이 수신되면, 상기 와치독 장치(200)가 SCC 값을 산출하는 방법과 마찬가지 방법으로, 상기 엠씨유(100)는 상기 데이터 프레임(예 : 32비트 프레임)에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 계산(산출)하고, 상기 계산(산출)된 SCC 값을 다음에 전송할 리드(read) 명령(예 : 32 bit 리드 명령)의 지정된 위치(예 : 20~23비트)에 포함하여 상기 와치독 장치(200)에 전송한다(S104).
이에 따라 상기 와치독 장치(200)(즉, 와치독 장치의 제어부(230))는 리드 명령이 수신되었으므로 질문변경 비트를 카운트하고(S105), 또한 상기 와치독 장치(200)는 상기 엠씨유(100)로부터 수신된 리드(read) 명령의 지정된 위치(예 : 20~23비트)에서 SCC 값을 인출한 후, 상기 인출된 SCC 값과 상기 와치독 장치(200)가 이전에 산출하여 저장해 둔 SCC 값을 비교하여, 두 SCC 값이 같은 값인지 아닌지를 체크한다(S106).
만약 상기 두 SCC 값을 비교한 결과 같은 값이 아닐 경우에는 상기 에러 카운터부(240)에서 에러 카운트 값을 증가시키고, 반대로 상기 두 SCC 값을 비교한 결과 같은 값일 경우에는 상기 에러 카운터부(240)에서 에러 카운트 값을 감소시키며, 상기 에러 카운트 값이 미리 지정된 값 이상일 경우에는 상기 엠씨유(100)나 시스템(미도시)을 리셋시키기 위한 리셋 신호를 전송한다(S107).
한편 상기 와치독 장치(200)는 상기 엠씨유(100)에서 에러가 검출될 경우 곧바로 리셋 시킬 수도 있다. 예컨대 상기 에러 카운터부(240)의 설정 값을 1로 설정할 경우 에러가 검출되는 즉시 리셋이 가능하다.
도 6은 상기 도 1에 있어서, 본 발명에 따라 SPI 통신 부하가 감소된 효과를 설명하기 위하여 보인 예시도로서, 도 6의 (a)와 같이 기존에는 하나의 질문을 받으면 MCU 내부에서 복수(예 : 4개)의 답을 계산하여 복수(예 : 5번)의 SPI 통신 명령이 전달되어야 하여 SPI 통신 부하가 많았으나, 도 6의 (b)와 같이 본 실시예에서는 리드(read) 명령과 이 리드 명령에 대한 응답을 통해서 와치독 감시를 위한 질문과 답변이 포함되어 전송됨으로써 SPI 통신 관련 작업 부하를 감소시키는 효과가 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다. 또한 본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍 가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.
100 : 엠씨유
200 : 와치독 장치
210 : SPI 인터페이스부
220 : 레지스터부
230 : 제어부
240 : 에러 카운터부

Claims (19)

  1. 감시대상인 엠씨유를 감시하는 와치독 장치에 있어서,
    상기 와치독 장치는 제어부를 포함하며,
    상기 엠씨유가 리드 명령을 상기 와치독 장치에 전송하면,
    상기 와치독 장치의 제어부가 상기 리드 명령에 대응하는 질문을 생성하여 상기 엠씨유에 전송하고,
    상기 엠씨유가 상기 질문에 대응하는 답변을 산출하여 다음 리드 명령에 포함시켜 상기 와치독 장치에 전송하면,
    상기 와치독 장치의 제어부가 상기 답변을 이용하여 상기 엠씨유의 에러를 체크하며, 이 체크 결과에 따라 상기 엠씨유에 리셋 신호를 출력하고,
    상기 와치독 장치는, 상기 엠씨유가 SCC(SPI Command Check) 값을 생성할 수 있도록 하는 데이터 프레임을 상기 질문으로서 생성하며,
    상기 엠씨유는, 상기 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 답변으로서 생성하는 것을 특징으로 하는 와치독 장치.
  2. 제 1항에 있어서, 상기 엠씨유는,
    SPI(Serial Peripheral Interface) 통신을 통해서 상기 와치독 장치의 질문에 대한 답변을 전송하는 것을 특징으로 하는 와치독 장치.
  3. 제 1항에 있어서, 상기 와치독 장치는,
    에러를 카운트하는 에러 카운터부;를 더 포함하고,
    상기 에러 카운터부가 미리 설정한 값 이상인 경우, 상기 엠씨유에 리셋 신호를 출력하는 것을 특징으로 하는 와치독 장치.
  4. 제 1항에 있어서, 상기 데이터 프레임은,
    엠씨유가 전송한 리드 명령을 통해 지정된 어드레스에 대응하여 와치독 장치가 레지스터부에서 인출한 데이터, 및 질문변경 비트 정보가 포함된 것을 특징으로 하는 와치독 장치.
  5. 제 4항에 있어서, 상기 질문변경 비트 정보는,
    상기 데이터 프레임의 지정된 위치에 포함되는 것을 특징으로 하는 와치독 장치.
  6. 제 4항에 있어서, 상기 질문변경 비트 정보는,
    상기 와치독 장치에 리드 명령이 수신될 때마다 카운트된 값인 것을 특징으로 하는 와치독 장치.
  7. 제 1항에 있어서, 상기 와치독 장치와 상기 엠씨유는,
    상기 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 각기 산출하되,
    상기 데이터의 하위 지정된 비트에 상기 질문변경 비트를 XOR(Exclusive OR) 연산하여 산출한 값의 상위 비트부터 지정된 비트의 SCC 생성자를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출하는 것을 특징으로 하는 와치독 장치.
  8. 제 7항에 있어서, 상기 엠씨유가 산출하는 SCC 값은,
    상기 엠씨유가 전송할 다음 리드 명령의 지정된 위치에 포함하여 전송하는 것을 특징으로 하는 와치독 장치.
  9. 제 7항에 있어서,
    상기 데이터의 하위 지정된 비트는 하위 4비트를 의미하며,
    상기 질문변경 비트는 4비트의 정보이며,
    상기 지정된 비트의 SCC 생성자는 3비트의 값인 것을 특징으로 하는 와치독 장치.
  10. 제 1항에 있어서, 상기 와치독 장치는,
    상기 질문에 대응하는 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 산출하여 내부 메모리에 저장하고,
    상기 엠씨유로부터 답변으로서 전송되는 SCC 값과 상기 내부 메모리에 저장한 SCC 값을 비교하여, 두 SCC 값이 같은 값이 아닐 경우에 엠씨유의 에러로 판단하는 것을 특징으로 하는 와치독 장치.
  11. 제 10항에 있어서, 상기 와치독 장치는,
    상기 엠씨유의 에러 판단 시 에러 카운트 값을 증가시키고,
    상기 두 SCC 값이 같은 값인 경우에는 상기 에러 카운트 값을 감소시키며,
    상기 에러 카운트 값이 미리 지정된 값 이상일 경우에는 상기 엠씨유를 리셋시키기 위한 리셋 신호를 상기 엠씨유에 출력하는 것을 특징으로 하는 와치독 장치.
  12. 감시대상인 엠씨유를 감시하는 와치독 장치에 있어서,
    상기 와치독 장치는 제어부를 포함하며,
    상기 엠씨유가 리드 명령을 상기 와치독 장치에 전송하면,
    상기 와치독 장치의 제어부가 상기 리드 명령에 대응하는 질문을 생성하여 상기 엠씨유에 전송하고,
    상기 엠씨유가 상기 질문에 대응하는 답변을 산출하여 다음 리드 명령에 포함시켜 상기 와치독 장치에 전송하면,
    상기 와치독 장치의 제어부가 상기 답변을 이용하여 상기 엠씨유의 에러를 체크하며, 이 체크 결과에 따라 상기 엠씨유에 리셋 신호를 출력하되,
    상기 와치독 장치는,
    상기 질문에 대응하는 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 산출하여 내부 메모리에 저장하고,
    상기 엠씨유로부터 답변으로서 전송되는 SCC 값과 상기 내부 메모리에 저장한 SCC 값을 비교하여, 두 SCC 값이 같은 값이 아닐 경우에 엠씨유의 에러로 판단하며,
    상기 엠씨유의 에러 판단 시 에러 카운트 값을 증가시키고,
    상기 두 SCC 값이 같은 값인 경우에는 상기 에러 카운트 값을 감소시키며,
    상기 에러 카운트 값이 미리 지정된 값 이상일 경우에는 상기 엠씨유를 리셋시키기 위한 리셋 신호를 상기 엠씨유에 출력하는 것을 특징으로 하는 와치독 장치.
  13. 엠씨유를 감시하는 와치독 장치의 제어 방법에 있어서,
    상기 엠씨유가 상기 와치독 장치에 리드 명령을 전송하는 단계;
    상기 와치독 장치가 레지스터부에서 상기 리드 명령을 통해 지정한 어드레스에 대응하는 데이터를 인출하는 단계;
    상기 와치독 장치가 상기 데이터와 기 지정된 질문변경 비트 정보를 포함하는 데이터 프레임을 생성하여 상기 엠씨유에 전송하는 단계;
    상기 엠씨유가 상기 데이터와 질문변경 비트 정보를 이용하여 SCC 값을 산출하여, 상기 엠씨유가 전송할 다음 리드 명령의 지정된 위치에 상기 SCC 값을 포함시켜 상기 와치독 장치에 전송하는 단계;
    상기 와치독 장치가 상기 SCC 값을 이용하여 상기 엠씨유의 에러를 체크하는 단계; 및
    상기 에러 체크 결과에 따라 상기 와치독 장치가 상기 엠씨유에 리셋 신호를 출력하는 단계;를 포함하는 것을 특징으로 하는 와치독 장치의 제어 방법.
  14. 제 13항에 있어서,
    상기 SCC 값을 이용하여 상기 엠씨유의 에러를 체크하는 단계는,
    상기 와치독 장치가,
    상기 리드 명령의 지정된 위치에서 SCC 값을 인출한 후, 상기 인출된 SCC 값과 상기 와치독 장치가 이전에 산출하여 저장해 둔 SCC 값을 비교하여, 두 SCC 값이 같은 값이 아닐 경우에 상기 엠씨유 에러로 판단하는 단계인 것을 특징으로 하는 와치독 장치의 제어 방법.
  15. 제 13항에 있어서, 상기 에러 체크 결과에 따라 상기 와치독 장치가 상기 엠씨유에 리셋 신호를 출력하는 단계는,
    상기 와치독 장치가 상기 엠씨유 에러를 카운트하여,
    에러 카운트 값이 미리 지정된 값 이상일 경우에 상기 엠씨유에 리셋 신호를 출력하는 단계인 것을 특징으로 하는 와치독 장치의 제어 방법.
  16. 제 13항에 있어서,
    상기 와치독 장치가 상기 엠씨유가 전송하는 리드 명령을 전송받는 경우,
    상기 리드 명령을 전송받을 때마다 상기 와치독 장치가 질문변경 비트를 카운트 하되, 상기 리드 명령이 최초인 경우 상기 질문변경 비트를 "0000"으로 초기화하는 것을 특징으로 하는 와치독 장치의 제어 방법.
  17. 제 13항에 있어서,
    상기 데이터 프레임을 생성하여 상기 엠씨유에 전송하는 단계 이전에,
    상기 와치독 장치가 상기 데이터와 상기 질문변경 비트 정보를 이용하여 SCC 값을 산출하여 내부 메모리에 저장해 두는 단계;를 더 포함하는 것을 특징으로 하는 와치독 장치의 제어 방법.
  18. 제 13항에 있어서, 상기 질문변경 비트는,
    상기 와치독 장치가,
    상기 엠씨유로부터 리드 명령이 수신될 때마다 카운트 한 카운트 값인 것을 특징으로 하는 와치독 장치의 제어 방법.
  19. 제 13항에 있어서, 상기 와치독 장치와 상기 엠씨유는,
    상기 데이터 프레임에 포함된 데이터와 질문변경 비트 정보를 이용하여 SCC(SPI Command Check) 값을 각기 산출하되, 상기 데이터의 하위 지정된 비트에 상기 질문변경 비트를 XOR(Exclusive OR) 연산하여 산출한 값의 상위 비트부터 지정된 비트의 SCC 생성자를 XOR 연산하여 산출되는 최종 3비트 값을 SCC 값으로서 산출하는 것을 특징으로 하는 와치독 장치의 제어 방법.
KR1020190165297A 2019-12-12 2019-12-12 와치독 장치 및 그 제어 방법 KR102219432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190165297A KR102219432B1 (ko) 2019-12-12 2019-12-12 와치독 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190165297A KR102219432B1 (ko) 2019-12-12 2019-12-12 와치독 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR102219432B1 true KR102219432B1 (ko) 2021-02-26

Family

ID=74687912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190165297A KR102219432B1 (ko) 2019-12-12 2019-12-12 와치독 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR102219432B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634650B1 (ko) * 2023-07-11 2024-02-13 인터콘시스템스 주식회사 엠씨유 리셋 횟수 제한 설정 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150004232A (ko) * 2013-07-02 2015-01-12 현대오트론 주식회사 와치독 장치 및 그 제어 방법
KR101581403B1 (ko) * 2010-09-20 2015-12-30 로베르트 보쉬 게엠베하 2개 이상의 마이크로 컨트롤러의 모니터링 방법
KR101673303B1 (ko) * 2014-11-12 2016-11-22 현대자동차주식회사 와치독 제어 방법 및 장치
JP2018132957A (ja) * 2017-02-15 2018-08-23 株式会社デンソーテン 制御装置および制御プログラム更新方法
KR101998469B1 (ko) * 2017-08-02 2019-07-09 현대오트론 주식회사 멀티 코어 mcu 및 그 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581403B1 (ko) * 2010-09-20 2015-12-30 로베르트 보쉬 게엠베하 2개 이상의 마이크로 컨트롤러의 모니터링 방법
KR20150004232A (ko) * 2013-07-02 2015-01-12 현대오트론 주식회사 와치독 장치 및 그 제어 방법
KR101673303B1 (ko) * 2014-11-12 2016-11-22 현대자동차주식회사 와치독 제어 방법 및 장치
JP2018132957A (ja) * 2017-02-15 2018-08-23 株式会社デンソーテン 制御装置および制御プログラム更新方法
KR101998469B1 (ko) * 2017-08-02 2019-07-09 현대오트론 주식회사 멀티 코어 mcu 및 그 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102634650B1 (ko) * 2023-07-11 2024-02-13 인터콘시스템스 주식회사 엠씨유 리셋 횟수 제한 설정 회로

Similar Documents

Publication Publication Date Title
US8656208B2 (en) Communication system with automatic restoring function against faulty operation and restoring method thereof
JP7387725B2 (ja) アドレス障害を検出するためのシステム、方法、及び装置
EP2783266B1 (en) Microprocessor, and method of managing reset events therefor
US11686767B2 (en) System, apparatus and method for functional testing of one or more fabrics of a processor
EP1224548B1 (en) System and method improving fault isolation and diagnosis in computers
US8762792B2 (en) Event monitor having switch matrix, separate counter, and compare circuitry
KR102219432B1 (ko) 와치독 장치 및 그 제어 방법
US8825446B2 (en) Independently based diagnostic monitoring
US10908987B1 (en) Handling memory errors in computing systems
KR20150019174A (ko) 양방향 와치독 장치 및 그 제어 방법
JP2007135190A (ja) シングルイベント機能割込み検出システム
KR20150004232A (ko) 와치독 장치 및 그 제어 방법
US11018693B2 (en) System and method for continuously verifying device state integrity
US10891180B2 (en) Multiple-processor error detection system and method thereof
KR102438148B1 (ko) 임베디드 컴퓨팅 모듈의 이상을 감지하는 이상 감지 장치, 시스템 및 방법
KR101925237B1 (ko) 디지털 집적회로에 적용되는 esd 검출 장치, 방법 및 집적회로
US10581973B2 (en) Computer system and bus arbitration method
WO2021038923A1 (ja) 制御装置、ユーザプログラムの実行制御方法、およびシステムプログラム
US20120079256A1 (en) Interrupt suppression
KR102343543B1 (ko) 마이컴 감시 장치 및 그 제어 방법
WO2019122172A1 (en) Devices with networking functionality
KR102634650B1 (ko) 엠씨유 리셋 횟수 제한 설정 회로
US20170168464A1 (en) Sensor network and a method for detecting an event in a sensor network
US20030093725A1 (en) Method and circuit for monitoring microcomputer for onboard electronic control device
US10713193B2 (en) Method for remotely triggered reset of a baseboard management controller of a computer system, and computer system using the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant