KR101449274B1 - 유효 채널을 이용하는 와치독 및 그 동작방법 - Google Patents

유효 채널을 이용하는 와치독 및 그 동작방법 Download PDF

Info

Publication number
KR101449274B1
KR101449274B1 KR1020130045055A KR20130045055A KR101449274B1 KR 101449274 B1 KR101449274 B1 KR 101449274B1 KR 1020130045055 A KR1020130045055 A KR 1020130045055A KR 20130045055 A KR20130045055 A KR 20130045055A KR 101449274 B1 KR101449274 B1 KR 101449274B1
Authority
KR
South Korea
Prior art keywords
channel
processor
effective channel
watchdog
effective
Prior art date
Application number
KR1020130045055A
Other languages
English (en)
Inventor
김연호
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020130045055A priority Critical patent/KR101449274B1/ko
Application granted granted Critical
Publication of KR101449274B1 publication Critical patent/KR101449274B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 복수 채널을 이용하는 와치독 및 그 동작방법에 관한 것으로서, 소정의 와치독 시간을 설정하는 타이머, 복수의 채널 중 적어도 하나의 유효 채널을 설정하는 유효 채널 설정부, 설정된 유효 채널에 관한 정보를 프로세서로 송신하는 송신부, 상기 프로세서로부터 인지 신호를 수신하는 수신부, 및 상기 유효 채널 이외의 채널을 통해 상기 인지 신호가 수신되는 경우, 상기 송신부를 통해 상기 프로세서로 리셋 신호를 송신하는 제어부를 포함하며, 보다 정확하게 프로세서의 상태를 판단할 수 있다.

Description

유효 채널을 이용하는 와치독 및 그 동작방법{Watchdog using effective channel and operating method thereof}
본 발명은 유효 채널을 이용하는 와치독 및 그 동작방법에 관한 것으로서, 보다 상세하게는 복수의 채널 중 특정한 채널을 이용하여 프로세서를 모니터링하는 와치독 및 그 동작방법에 관한 것이다.
와치독(watchdog)은 일반적으로 마이컴 또는 프로세서를 모니터링하기 위한 장치로서, 마이컴 또는 프로세서로부터 주기적으로 인지 신호(Acknowledge signal)를 전송받으며, 마이컴 또는 프로세서가 이상 상태라고 판단되는 경우 리셋 신호를 전송함으로써, 마이컴 또는 프로세서를 정상 상태로 되돌릴 수 있다. 일반적으로 단일채널로 이루어진 와치독의 경우, 프로세서가 이상상황임에도 주기적으로 인지 신호를 보내고 있는 경우에 와치독이 프로세서를 정상상태라고 인식하는 문제가 있다. 이러한 문제점을 해결하기 위해 미국공개특허공보 US2005-188274에서는 와치독이 복수의 채널을 이용하여 마이컴 또는 프로세서와 통신을 수행하도록 하고 있으나, 일정한 시간 내에 복수의 채널에 인지신호를 전송하는 시간을 관리하기 위해 다수의 타이머가 채용되고 판단로직이 부가되는 등 시스템의 복잡도 증가하는 문제점이 있다.
따라서, 복수의 채널을 효율적으로 이용하여 마이컴 또는 프로세서가 정상 상태에서 전송하는 인지 신호인지 여부를 확인할 수 있는 장치 및 방법이 요구된다.
본 발명은 복수의 채널 중 유효 채널을 선택하고, 상기 유효 채널을 통해 인지 신호가 전송되는 경우에만 프로세서를 정상 상태로 판단할 수 있는 와치독 및 그 동작방법을 구현하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 복수의 채널을 이용하는 와치독에 있어서, 소정의 와치독 시간을 설정하는 타이머, 상기 복수의 채널 중 적어도 하나의 유효 채널을 설정하는 유효 채널 설정부, 설정된 유효 채널에 관한 정보를 프로세서로 송신하는 송신부, 상기 프로세서로부터 인지 신호를 수신하는 수신부, 및 상기 유효 채널 이외의 채널을 통해 상기 인지 신호가 수신되는 경우, 상기 송신부를 통해 상기 프로세서로 리셋 신호를 송신하는 제어부를 포함한다.
또한 상기 목적을 달성하기 위한 본 발명은, 복수의 채널을 이용하는 와치독 동작방법에 있어서, 유효 채널 설정부를 통해 상기 복수의 채널 중 적어도 하나의 유효 채널을 설정하는 단계, 송신부를 통해 설정된 유효 채널에 관한 정보를 프로세서로 송신하는 단계, 및 상기 유효 채널 이외의 채널을 통해 상기 프로세서로부터 인지 신호가 수신되는 경우, 제어부가 상기 송신부를 통해 상기 프로세서로 리셋 신호를 전송하는 단계를 포함한다.
본 발명에 따르면, 복수의 채널 중 유효 채널을 선택하여 프로세서로 전송함으로써 와치독은 프로세서와 보다 능동적으로 통신하여 모니터링을 수행할 수 있다.
또한, 와치독은 유효 채널을 통해 전송되는 신호만을 이용하여 이상 상태/정상 상태를 판단함으로써, 와치독에 의해 수행되는 판단 동작 및 리셋 동작의 신뢰도를 향상시키고 프로세서를 포함하는 시스템을 안정적으로 구동시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 와치독을 포함하는 시스템을 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 와치독의 동작방법을 나타내는 흐름도이다.
도 1은 본 발명의 일실시예에 따른 와치독을 포함하는 시스템을 나타내는 도면이다.
본 발명에 따른 와치독(100)은 복수의 채널을 이용하여 프로세서(200)와 신호를 송수신할 수 있다. 여기서 프로세서(200)는 마이컴을 포함하며, 차량, 가전, 컴퓨터 등과 같은 특정 시스템 또는 장치를 제어하는 모든 형태의 프로세서를 포함한다. 와치독(100)은 프로세서(200)로부터 전송되는 인지 신호(Acknowledge signal)를 기초로 하여 프로세서(200)가 이상 상태 또는 정상 상태인지 판단할 수 있다.
도 1에 도시된 바와 같이, 와치독(100)은 유효 채널 설정부(11), 타이머(12), 제어부(13), 송신부(14) 및 수신부(15)를 포함할 수 있다.
유효 채널 설정부(11)는 와치독(100)이 프로세서(200)와 통신을 수행하는데 있어서 이용하는 복수의 채널 중 특정한 유효 채널을 설정한다. 유효 채널 설정부(11)를 통해 하나 이상의 유효 채널이 설정될 수 있다. 설정된 유효 채널을 통해서 인지 신호가 수신되는지 여부를 기준으로 프로세서(200)의 상태가 판단될 수 있다. 또한, 유효 채널 설정부(11)는 설정된 유효 채널을 변경할 수 있다. 유효 채널이 변경되는 경우에 대해서는 하기 제어부(13)에서 보다 상세하게 설명한다.
타이머(12)는 소정의 와치독 시간을 설정하며, 설정된 소정 시간 내에 프로세서(200)로부터 인지 신호가 전송되는지 여부를 기준으로 프로세서(200)의 상태가 판단될 수 있다. 또한, 상기 유효 채널 설정부(11)에 의해 유효 채널이 변경된 경우, 타이머는 초기화되어, 설정된 소정 시간을 다시 카운트할 수 있다.
수신부(15)는 복수의 입력채널을 가지고 있으며, 각 채널은 프로세서(200)에 구비된 복수의 출력채널과 대응 연결되며, 프로세서의 채널에서 출력되는 인지 신호를 대응되는 채널을 통해 수신한다.
제어부(13)는 유효 채널 설정부(11)에 의해 설정된 유효 채널에 관한 정보를 송신부(14)를 통해 프로세서(200)로 송신한다. 정상 상태인 프로세서(200)는 설정되어 전달받은 유효 채널 정보를 해석해서 와치독(100)측으로 유효 채널을 통해 인지 신호를 전송한다.
또한, 제어부(13)는 수신부(15)를 통해 프로세서(200)로부터 수신된 인지 신호가 설정된 소정 시간내 전송되었는지 여부 또는 설정된 유효 채널을 통해서 전송되었는지 여부를 기준으로 프로세서(200)가 정상 상태인지 또는 이상 상태인지 판단한다.
인지 신호가 설정된 유효 채널 이외의 채널을 통해 전송된 경우 또는 설정된 유효 채널을 통해 전송되었으나 설정된 소정 시간 내에 전송되지 않은 경우, 제어부(13)는 프로세서(200)가 이상 상태라고 판단한다. 프로세서(200)가 이상 상태라고 판단되는 경우, 제어부(13)는 프로세서(200)로 리셋 신호를 송신한다. 리셋 신호를 전송받은 프로세서(200)는 초기화되어 이상 상태에서 정상 상태로 변경될 수 있다. 제어부(13)는 리셋 신호를 송신한 후, 유효 채널 설정부(11)를 통해 설정된 유효 채널을 변경한다.
한편, 설정된 유효 채널을 통해서 신호가 전송되는 경우 또는 설정된 소정 시간 내에 설정된 유효 채널을 통해서 신호가 전송되는 경우, 제어부(13)는 프로세서(200)가 정상 상태라고 판단하고, 설정된 소정 시간이 경과된 후 유효 채널 설정부(11)은 설정된 유효 채널을 변경할 수 있다.
따라서 프로세서(200)가 정상 상태라고 판단되는 경우 또는 프로세서(200)가 이상 상태라고 판단되어 리셋 신호가 송신된 후에, 제어부(13)는 유효 채널 설정부(11)를 통해 유효 채널을 변경하여 변경된 유효 채널에 관한 정보를 프로세서(200)로 송신한다.
송신부(14)는 설정된 또는 변경된 유효 채널에 관한 정보 및 리셋 신호를 프로세서(200)로 송신하고, 수신부(15)는 프로세서(200)로부터 인지 신호를 수신한다.
상기한 바와 같이, 본 발명에 따른 와치독(100)은 설정된 유효 채널을 통해 인지 신호가 전송되는 경우 또는 소정 시간 내에 설정된 유효 채널을 통해 인지 신호가 전송되는 경우만, 프로세서(200)를 정상 상태로 판단할 수 있다. 따라서, 전송받은 유효 채널에 관한 정보에 따라 인지 신호를 송신하는 프로세서(200)에 대해서만 정상 상태라고 판단할 수 있으므로, 와치독(100)의 모니터링 결과에 대한 신뢰도가 더욱 향상된다.
도 2는 본 발명의 일실시예에 따른 와치독의 동작방법을 나타내는 흐름도이다. 도 2는 프로세서(200)의 상태 판단 기준으로 설정된 유효 채널 및 타이머(13)에 의해 설정된 소정 시간을 이용하는 동작방법을 나타낸다.
먼저, 유효 채널 설정부(11)를 통해 와치독(100)이 이용하는 복수의 채널 중 특정한 채널이 유효 채널로서 설정된다(S20). 설정된 유효 채널은 하나 이상일 수 있다. 예를 들어 3개의 채널이 유효 채널로서 설정될 수 있으며, 타이머에 의해 설정된 소정 시간 내에 인지 신호가 설정된 3개의 채널 중 어느 하나로 전송되면 와치독(100)은 프로세서(200)를 정상 상태라고 판단할 수 있다.
다음, 설정된 유효 채널에 관한 정보는 송신부(14)를 통해 프로세서(200)로 송신되고(S21), 타이머(12)가 초기화되어 소정 시간을 카운트한다(S22).
다음, 제어부(13)는 설정된 유효 채널을 통해 프로세서(200)로부터 인지 신호가 전송되는지를 판단한다(S23). S23 판단 결과, 설정된 유효 채널을 통해 인지 신호가 수신되지 않은 경우, 제어부(13)는 프로세서(200)를 이상 상태로 판단하고 리셋 신호를 프로세서(200)로 송신한다(S24). 리셋 신호를 전송받은 프로세서(200)는 이상 상태를 해결하기 위해 초기화될 수 있다. 리셋 신호를 송신한 후, 제어부(13)는 유효 채널 설정부(11)를 이용하여 유효 채널을 변경하고(S25), 변경된 유효 채널에 관한 정보를 다시 프로세서(200)로 송신함으로써, 반복적으로 프로세서(200)를 모니터링한다.
한편, S23 판단 결과, 설정된 유효 채널을 통해 인지 신호가 수신된 경우, 제어부(13)는 수신된 인지 신호가 타이머(12)에 의해 설정된 소정 시간 내에 전송되었는지 여부를 판단한다(S26).
S26 판단 결과, 소정 시간 내에 설정된 유효 채널을 통해 인지 신호가 전송되지 않은 경우, 제어부(13)는 프로세서(200)를 이상 상태로 판단하여 리셋 신호를 프로세서(200)로 송신하고(S24), 리셋 신호를 송신한 후 유효 채널 설정부(11)를 이용하여 유효 채널을 변경한다(S25).
한편, S26 판단 결과, 소정 시간 내에 설정된 유효 채널을 통해 인지 신호가 전송된 경우, 제어부(13)는 프로세서(200)를 정상 상태로 판단한다. 정상 상태로 판단되고, 타이머(12)에 의해 설정된 소정 시간이 경과하면(S27), 제어부(13)는 유효 채널 설정부(11)를 이용하여 유효 채널을 변경한다(S25).
유효 채널이 변경되면(S25), 변경된 유효 채널에 관한 정보가 프로세서(200)로 송신되고, 타이머(12)가 초기화되어 다시 소정 시간을 카운트할 것이다(S22).
또 다른 실시예로서, 타이머(12)를 이용하지 않는 경우, 제어부(13)는 설정된 유효 채널을 통해 인지 신호가 전송되면, 프로세서(200)를 정상 상태로 판단하고, 유효 채널 설정부(11)를 이용하여 설정된 유효 채널을 변경할 수 있다.
본 발명에 따른 와치독은 설정된 유효 채널을 통해서 인지 신호가 전송된 경우에만 프로세서를 정상 상태로 판단할 수 있으며, 반복적으로 유효 채널을 변경하여 프로세서에 이에 관한 정보를 전송함으로써, 프로세서가 변경된 유효 채널에 따라 정상적으로 인지 신호를 와치독으로 송신하는 경우에만 프로세서를 정상 상태로 판단할 수 있다. 또한, 프로세서가 이상 상태로 판단되는 경우, 프로세서를 초기화하기 위한 리셋 신호를 송신할 수 있다. 따라서, 상기와 같은 본 발명은, 프로세서의 상태를 보다 정확하게 모니터링할 수 있으며, 정확하고 신뢰도 높은 모니터링을 통해 보다 안정적으로 프로세서를 구동시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시도 가능하며, 변형실시는 본 발명의 기술적 사상이나 해결 원리로부터 개별적으로 이해되어서는 안될 것이다.
11 : 유효 채널 설정부 12 : 타이머
13 : 제어부 14 : 송신부
15 : 수신부 100 : 와치독
200 : 프로세서

Claims (9)

  1. 복수의 채널을 이용하는 와치독에 있어서,
    소정의 와치독 시간을 설정하는 타이머;
    상기 복수의 채널 중 적어도 하나의 채널을 인지 신호를 전송하기 위한 유효 채널로 설정하는 유효 채널 설정부;
    설정된 유효 채널에 관한 정보를 프로세서로 송신하는 송신부;
    상기 프로세서로부터 전송되는 인지 신호를 수신하는 복수 채널이 구비된 수신부; 및
    상기 인지 신호가 수신된 채널이 상기 설정된 유효 채널이면 정상 상태라고 판정하고, 상기 인지 신호가 수신된 채널이 유효 채널 이외의 채널이면 이상 상태라고 판정하는 제어부를 포함하고,
    상기 제어부는 이상 상태라고 판정한 경우, 상기 프로세서로 리셋 신호를 송신하는 것을 특징으로 하는 와치독.
  2. 제1항에 있어서,
    상기 제어부는 상기 유효 채널을 통해 상기 인지 신호가 수신된 채널이 상기 설정된 유효 채널이면, 상기 유효 채널 설정부를 통해 상기 유효 채널로 설정된 채널을 다른 채널로 변경하는 것을 특징으로 하는 와치독.
  3. 제1항에 있어서,
    상기 프로세서는 수신받은 전송된 유효 채널에 관한 정보를 해석해서 상기 유효 채널을 통해 인지 신호를 와치독측으로 전송하는 것을 특징으로 하는 와치독.
  4. 제1항에 있어서,
    상기 제어부는 상기 유효 채널에 관한 정보를 송신한 후 소정의 와치독 시간 내에 상기 인지 신호가 수신되지 않는 경우 이상 상태라고 판정하고, 상기 프로세서로 리셋 신호를 송신하는 것을 특징으로 하는 와치독.
  5. 제1항 또는 제4항에 있어서,
    상기 제어부는 상기 리셋 신호를 송신한 후 상기 유효 채널 설정부를 통해 상기 유효 채널을 변경하는 것을 특징으로 하는 와치독.
  6. 복수의 채널을 이용하는 와치독 동작방법에 있어서,
    유효 채널 설정부를 통해 상기 복수의 채널 중 적어도 하나의 채널을 인지 신호의 전송을 위한 유효 채널로 설정하는 단계;
    송신부를 통해 설정된 유효 채널에 관한 정보를 프로세서로 송신하는 단계; 및
    수신부를 통해 상기 프로세서로부터 인지 신호를 수신받는 단계;
    제어부가 상기 인지 신호가 수신된 채널이 상기 설정된 유효 채널이면 정상 상태라고 판정하고, 상기 인지 신호가 수신된 채널이 유효 채널 이외의 채널이면 이상 상태라고 판정하는 단계; 및
    상기 제어부가 상기 이상 상태라고 판정된 경우 상기 프로세서로 리셋 신호를 전송하는 단계를 포함하는 것을 특징으로 하는 와치독 동작방법.
  7. 제6항에 있어서,
    상기 판정하는 단계에서,
    상기 정상 상태라고 판정한 경우, 상기 제어부는 상기 유효 채널 설정부를 통해 상기 유효 채널로 설정된 채널을 다른 채널로 변경하는 것을 특징으로 하는 와치독 동작방법.
  8. 제6항에 있어서,
    상기 설정된 유효 채널에 관한 정보를 프로세서로 송신하는 단계에서,
    상기 설정된 유효 채널에 관한 정보를 프로세서로 송신한 후, 타이머를 통해 소정 시간을 설정하는 단계를 더 포함하고,
    상기 판정하는 단계에서, 상기 인지 신호가 수신된 채널이 상기 설정된 유효 채널이더라도, 상기 소정 시간 내에 상기 프로세서로부터 인지 신호가 수신되지 않는 경우, 이상 상태라고 판정하는 것을 특징으로 하는 와치독 동작방법.
  9. 제6항에 있어서,
    상기 리셋 신호를 전송하는 단계 이후에,
    상기 제어부는 상기 유효 채널 설정부를 통해 상기 유효 채널로 설정된 채널을 다른 채널로 변경하는 단계를 더 포함하는 것을 특징으로 하는 와치독 동작방법.

KR1020130045055A 2013-04-23 2013-04-23 유효 채널을 이용하는 와치독 및 그 동작방법 KR101449274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130045055A KR101449274B1 (ko) 2013-04-23 2013-04-23 유효 채널을 이용하는 와치독 및 그 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130045055A KR101449274B1 (ko) 2013-04-23 2013-04-23 유효 채널을 이용하는 와치독 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR101449274B1 true KR101449274B1 (ko) 2014-10-08

Family

ID=51997144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130045055A KR101449274B1 (ko) 2013-04-23 2013-04-23 유효 채널을 이용하는 와치독 및 그 동작방법

Country Status (1)

Country Link
KR (1) KR101449274B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056596A (ko) * 2014-11-12 2016-05-20 현대자동차주식회사 와치독 제어 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005289A (ko) * 2002-07-09 2004-01-16 학교법인 두원학원 통신제어모듈의 이중화 장치 및 방법
KR20070070662A (ko) * 2005-12-29 2007-07-04 학교법인 정석학원 초소형 위성용 데이터제어 자동복구 시스템
JP2007534049A (ja) * 2004-01-29 2007-11-22 ケープ・レンジ・ワイヤレス,リミテッド プロセッサの機能性を監視するためのウォッチドッグシステムおよび方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005289A (ko) * 2002-07-09 2004-01-16 학교법인 두원학원 통신제어모듈의 이중화 장치 및 방법
JP2007534049A (ja) * 2004-01-29 2007-11-22 ケープ・レンジ・ワイヤレス,リミテッド プロセッサの機能性を監視するためのウォッチドッグシステムおよび方法
KR20070070662A (ko) * 2005-12-29 2007-07-04 학교법인 정석학원 초소형 위성용 데이터제어 자동복구 시스템

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160056596A (ko) * 2014-11-12 2016-05-20 현대자동차주식회사 와치독 제어 방법 및 장치
CN105988884A (zh) * 2014-11-12 2016-10-05 现代自动车株式会社 用于控制看门狗的方法和装置
KR101673303B1 (ko) * 2014-11-12 2016-11-22 현대자동차주식회사 와치독 제어 방법 및 장치
US9632855B2 (en) 2014-11-12 2017-04-25 Hyundai Motor Company Method and apparatus for controlling watchdog
CN105988884B (zh) * 2014-11-12 2020-08-21 现代自动车株式会社 用于控制看门狗的方法和装置

Similar Documents

Publication Publication Date Title
US9264085B2 (en) Universal wireless trainable transceiver unit with integrated bidirectional wireless interface for vehicles
RU2015120296A (ru) Устройство распознавания голоса и его способ распознавания голоса
JP2018051663A (ja) 操作盤と無線通信を行う制御装置、無線モジュール、及び無線中継器
CN103495979A (zh) 通过无线/有线双通道控制的排爆机器人
US11036402B2 (en) Control device, control method and recording medium
KR101449274B1 (ko) 유효 채널을 이용하는 와치독 및 그 동작방법
US10656726B2 (en) Kit for controlling multiple computers and use thereof
CN105703935A (zh) 具自动切换共享网络功能的服务器系统
EP3157155A1 (en) Method of controlling inverters
US9217326B2 (en) Systems and methods for implementing different modes of communication on a communication line between surface and downhole equipment
KR20150135975A (ko) 열차의 무선 통신 장치를 제어하는 시스템 및 방법, 그리고 원격으로 열차를 관리하는 방법 및 시스템
TW201352013A (zh) 機器識別裝置及遙控器系統
EP3108607B1 (en) Control of tx/rx mode in serial half-duplex transceiver separately from communicating host
US9905065B2 (en) Radio controls for electric devices and methods for transmitting commands through radio controls
JP2018182695A5 (ko)
WO2021047339A1 (zh) 基于单线半双工通信的空调通信方法和空调器
KR101019584B1 (ko) 전자기기의 원격 제어를 위한 무선통신장치
JP2014529810A (ja) 車両内のセンサ装置、及び、車両内のセンサ装置の駆動方法
EP3297220A1 (en) Signal transmission method, controller and signal transmission system
US10574514B2 (en) Duplex control device and duplex system
KR102143080B1 (ko) 차량용 통신 시스템 및 그것의 동작 방법
JP2016091480A (ja) 二重化制御システム
KR100788014B1 (ko) 방송신호 송출 시스템 및 방법
JP2016208251A5 (ko)
KR100654713B1 (ko) 두 개의 중앙 제어 프로세서를 구비한 관리 시스템 및 그시스템에서의 리셋 제어방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 6