KR101659451B1 - 태양전지 및 그 제조 방법 - Google Patents

태양전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101659451B1
KR101659451B1 KR1020137009105A KR20137009105A KR101659451B1 KR 101659451 B1 KR101659451 B1 KR 101659451B1 KR 1020137009105 A KR1020137009105 A KR 1020137009105A KR 20137009105 A KR20137009105 A KR 20137009105A KR 101659451 B1 KR101659451 B1 KR 101659451B1
Authority
KR
South Korea
Prior art keywords
single crystal
silicon single
solar cell
texture structure
crystal substrate
Prior art date
Application number
KR1020137009105A
Other languages
English (en)
Other versions
KR20130113454A (ko
Inventor
슌 모리야마
šœ 모리야마
타케노리 와타베
타카시 무라카미
신타로 츠키가타
미츠히토 타카하시
히로유키 오츠카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20130113454A publication Critical patent/KR20130113454A/ko
Application granted granted Critical
Publication of KR101659451B1 publication Critical patent/KR101659451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

실리콘 단결정 기판 표면에 텍스처 구조를 가지는 태양전지로서, 이 기판의 표면 근방에 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층을 가지는 것을 특징으로 하는 태양전지에 관한 것이며, 본 발명에 의하면, 실리콘 단결정 기판 표면 근방에 존재하는 기판 제작시의 슬라이스 가공 이력에 유래하는 대미지층은 게터링 사이트로서 기능하고, 기판의 소수 캐리어의 라이프타임 향상에 기여한다. 이 효과에 의해 태양전지 특성은 비약적으로 향상된다. 또, 새롭게 대미지를 부여하는 것이 아니라, 슬라이스에 의한 대미지를 이용하기 때문에 공수는 증가하지 않는다.

Description

태양전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 그 제조 방법에 관한 것이다.
태양전지는 광 에너지를 전력으로 변환하는 반도체 소자이며, 그 중에서도 실리콘 단결정계 태양전지는 변환 효율이 높고, 비교적 용이하게 제조할 수 있는 점에서, 일반적으로 보급되어 있는 태양전지의 주력이 되고 있다. 실리콘 단결정계 태양전지에 있어서는, 예를 들면 일본 공개특허공보 평9-129907호(특허문헌 1) 및 일본 공개특허공보 평10-7493호(특허문헌 2)에 개시되어 있는 바와 같이, 반사 손실을 방지할 목적에서 표면에 텍스처라고 불리는 미세한 돌기를 형성하는 것이 행해지고 있다. 태양전지의 표면이 평탄한 경우, 입사한 광의 일부는 반사되어, 전류로 변환되지 않게 되어버린다. 그러나, 이 텍스처 구조에 의해, 반사광의 일부가 복수회에 걸쳐 태양전지에 재입사되는 기회를 초래한다. 그 결과, 태양전지의 수광면의 반사율이 저하되기 때문에, 단락 전류는 향상되고, 태양전지의 성능은 크게 향상된다.
상기와 같은 텍스처 구조는 특허문헌 1 및 특허문헌 2에 개시되어 있는 바와 같이, 실리콘 단결정 기판으로의 이방성 에칭에 의해 형성된다. 이방성 에칭은 실리콘의 면방위에 의한 에칭 속도의 차를 이용하는 것이다. 구체적으로는, 실리콘 단결정 기판 제작시의 슬라이스시의 와이어 소 등에 의해 발생한 슬라이스 가공 이력에 기초하는 대미지층을 에칭한 후, 다시, 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨 등의 알카리성 수용액 중에 침지함으로써 실시된다. 또한, 상기 알카리성 수용액 중에 소정량의 2-프로판올을 용해시켜, 반응을 촉진시키는 경우도 많다.
현재, 태양전지에 강하게 요구되고 있는 것은 광전 변환 효율의 고효율화 및 태양전지 제조 공정의 간략화에 따른 저비용화이다. 상기 대미지 에칭 후의 기판 표면에는 슬라이스시의 슬러리, 와이어 소의 지립(砥粒) 등이 미량 잔존하고 있는 경우가 있어, 이들 오염 물질을 계면활성제 등으로 세정 제거했다고 해도, 미량의 혼입을 배제하는 것은 매우 곤란하다.
또, 그 외에도 p-n 접합 형성 공정, 반사 방지막 형성 공정, 표리면 전극 형성 공정 등에 있어서의 중금속 등의 오염 물질의 기판에 대한 부착은, 예를 들면 염산과 과산화수소수를 혼합시킨 수용액에 의한 세정을 시행했다고 해도 완전히 제거하는 것은 어렵고, 이들은 벌크 라이프타임을 저하시키고, 태양전지의 고효율화를 방해해왔다.
또한, 종래, 일본 공개특허공보 2005-209726호(특허문헌 3)에 기재되어 있는 바와 같이, 실리콘 단결정 잉곳의 슬라이스에 의해 얻어지는 실리콘 단결정 기판의 제1 주표면측에 형성되어 있는 슬라이스시의 1차 대미지층을 기계적 혹은 화학적으로 제거하는 한편, 상기 슬라이스와는 별도의 기계적 가공 이력에 기초하는 새로운 대미지를 도입함으로써, 1차 대미지층보다 얕은 2차 대미지층을 형성하고, 이 2차 대미지층에 이방성 에칭을 시행함으로써 텍스처 구조를 형성하고, 이 텍스처 구조 상에 수광면측 전극을 형성하는 태양전지의 제조 방법은 공지이다.
일본 공개특허공보 평9-129907호 일본 공개특허공보 평10-7493호 일본 공개특허공보 2005-209726호
그래서, 본 발명의 과제는 공수를 늘리지 않고, 매우 능률적으로 우수한 벌크 라이프타임을 가지는 고품질이며 변환 효율을 보다 향상시킬 수 있는 태양전지 및 그 제조 방법을 제공하는 것에 있다.
본 발명자들은 상기 목적을 달성하기 위해서 예의 검토를 거듭한 결과, 실리콘 단결정 잉곳의 슬라이스에 의해 얻어지는 실리콘 단결정 기판 표면에 형성되어 있는 슬라이스시의 대미지층을 화학적으로 완전히 제거하지 않고, 텍스처 형성 후에도 기판에 바람직하게는 0.2~5㎛의 당해 대미지층을 포함시키는 것이 유효한 것을 알아냈다. 즉, 종래, 이러한 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층은 이것을 완전히 제거하지 않으면 표면 재결합 속도가 증대하고, 태양전지 특성이 저하된다는 결점을 발생시킨다고 생각되어, 따라서, 텍스처 형성은 슬라이스시에 발생하는 대미지층을 알카리성 수용액으로 제거한 후에 이루어지고 있었다. 이 경우의 슬라이스시에 발생하는 가공 대미지층은 10㎛ 이상으로 두껍고, 이 대미지층이 거의 완전히 제거될 때까지 깊은 화학적 에칭이 시행된다. 본 발명자들이 예의 연구한 결과에 따르면, 의외로 슬라이스 가공 이력에 기초하는 대미지층을 완전히 끝까지 제거하지 않고, 기판에 굳이 0.2~5㎛의 대미지층을 남김으로써 게터링 효과가 증대하고, 벌크 라이프타임이 개선되어, 태양전지의 셀 특성이 향상되는 것이 판명되었다.
또한, 상기 특허문헌 3에도 텍스처 형성 전에 대미지층을 형성하는 것이 개시되어 있지만, 이것은 슬라이스에 의한 대미지와는 별도의 기계적 가공 이력에 기초하는 새로운 대미지를 도입함으로써, 1차 대미지층보다 얕은 2차 대미지층을 형성하고, 이 2차 대미지층에 이방성 에칭을 시행함으로써 텍스처 구조를 형성하고, 이 텍스처 구조 상에 수광면측 전극을 형성하는 것으로, 슬라이스 가공 이력에 기초하는 대미지층을 완전히 에칭 제거한 후에 새롭게 별도의 대미지층을 설치하는 것이므로, 상당한 수고를 필요로 하고, 또 2차 대미지층의 두께 제어에도 주의를 필요로 하는 것이다. 이것에 대해, 본 발명의 텍스처 형성 후에 남는 대미지층은 원래의 슬라이스 가공시의 것이므로, 별도 대미지층을 형성할 필요도 없고, 상기 서술한 바와 같이, 종래, 표면 재결합 속도를 저하시키기 위해서 제거해야 하는 것으로 되어 있는 슬라이스 가공시의 대미지층을 조금 남기는 것만으로 벌크 라이프타임의 개선을 이룰 수 있었던 것이다.
따라서, 본 발명은 하기 태양전지 및 그 제조 방법을 제공한다.
청구항 1 :
실리콘 단결정 기판 표면에 텍스처 구조를 가지는 태양전지로서, 이 기판의 표면 근방에 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층을 가지는 것을 특징으로 하는 태양전지.
청구항 2 :
상기 대미지층의 깊이가 0.2~5㎛인 것을 특징으로 하는 청구항 1에 기재된 태양전지.
청구항 3 :
상기 실리콘 단결정 기판은 {100}면이 주표면인 것을 특징으로 하는 청구항 1 또는 2에 기재된 태양전지.
청구항 4 :
표면에 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층을 가지는 실리콘 단결정 기판에 대하여, 화학적 에칭에 의해 텍스처를 형성하는 공정과, p-n 접합을 형성하는 공정과, 전극을 형성하는 공정을 포함하고, 텍스처 형성을, 상기 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층을 잔존시켜 텍스처 형성 후의 기판 표면 근방에 이 대미지층이 존재하도록 행하는 것을 특징으로 하는 태양전지의 제조 방법.
청구항 5 :
상기 텍스처 형성 후의 대미지 깊이가 0.2~5㎛가 되도록 텍스처를 형성하는 것을 특징으로 하는 청구항 4에 기재된 태양전지의 제조 방법.
청구항 6 :
상기 실리콘 단결정 기판은 주표면이 {100}면이며, 상기 화학적 에칭을 알카리성 수용액을 사용하여 이방성 에칭을 행함으로써, 상기 텍스처 구조를 4개의 {111}면에 둘러싸인 정사각추형상의 돌기의 집합체로서 형성하는 것을 특징으로 하는 청구항 4 또는 5에 기재된 태양전지의 제조 방법.
청구항 7 :
상기 실리콘 단결정 기판의 표면을 화학적 에칭하는 알카리성 수용액이 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨의 어느 하나를 포함하는 수용액인 것을 특징으로 하는 청구항 4 내지 6 중 어느 한 항에 기재된 태양전지의 제조 방법.
본 발명의 태양전지의 제조 방법에 의하면, 텍스처 상에 남겨진 대미지층에 도입되어 있는 결정 결함이 불순물 원자의 게터링 사이트로서 기능하므로, 소수 캐리어 라이프타임(벌크 라이프타임)이 길어져, 변환 효율의 향상에 기여한다.
또한, 형성되는 대미지층의 깊이는 0.2~5㎛가 바람직하다. 5㎛를 넘으면 대미지층이 표면 재결합 속도 증대의 원인이 되어 태양전지의 특성 저하로 연결된다. 또, 대미지층의 깊이가 0.2㎛ 미만에서는 게터링 효과가 불충분하게 되는 경우가 있다.
실리콘 단결정 기판은 주표면을 {100}면으로 할 수 있다. 그리고, 이방성 에칭을 알카리성 수용액을 사용하여 행함으로써, 텍스처 구조를 4개의 {111}면에 둘러싸인 정사각추형상의 돌기의 집합체로서 고효율로 형성할 수 있고, 또, 반사 방지 효과도 양호하다.
대미지층은 슬라이스 가공 이력에 기초한 것을 사용할 수 있다. 이 경우, 새롭게 대미지를 부여할 필요가 없기 때문에 공수는 증가하지 않는다.
또한, 대미지층은 실리콘 결정은 이론적으로는 올바른 실리콘 원자의 배열이지만, 슬라이스 가공의 와이어 소 등에 의해 발생하는 전위 결함이나 깨짐, 빠짐을 많이 포함한 층이다.
본 발명에 의하면, 실리콘 단결정 기판 표면 근방에 존재하는 기판 제작시의 슬라이스 가공 이력에 유래하는 대미지층은 게터링 사이트로서 기능하고, 기판의 소수 캐리어의 라이프타임 향상에 기여한다. 이 효과에 의해 태양전지 특성은 비약적으로 향상된다. 또, 새롭게 대미지를 부여하는 것이 아니라, 슬라이스에 의한 대미지를 이용하기 때문에 공수는 증가하지 않는다.
도 1은 본 발명의 제조 방법의 대상이 되는 태양전지의 일 실시예를 모식적으로 나타낸 단면도이다.
도 2는 기판 표면에 형성된 텍스처 구조의 사시도이다.
도 3은 본 발명의 태양전지의 제작 방법의 개략을 순차적으로 설명하는 설명도이다.
이하, 본 발명에 따른 태양전지의 구조에 대해서, 도면을 참조하면서 설명한다. 단, 본 발명은 이러한 구조를 가진 태양전지에 한정되는 것은 아니다.
도 1에 있어서, 태양전지(100)는 예를 들면 붕소를 도펀트로 한 p형 실리콘 단결정 기판(이하, 간단히 「기판」이라고도 함)(1)의 제1 주표면측(수광면측)에, n형의 에미터층(42)이 형성되고, 기판 면내 방향으로 p-n 접합부(48)가 형성되어 있다. p-n 접합의 형성에는 p형 실리콘에 대하여 n형층을 형성한 구조, 또는 반대로 n형 실리콘 기판에 대하여 p형층을 형성하는 구조로 해도 된다. 구조적으로는 차이가 없기 때문에, 이하, p형 기판에 대해서 서술한다.
에미터층(42)의 주표면에는 수광면측 전극(5)이 형성되어 있다. 에미터층(42)은 태양전지의 수광면을 형성하므로, p-n 접합부(48)로의 광의 입사 효율을 높이기 위해서, 수광면측 전극(5)은 Al 또는 Ag 등에 의해 내부 저항 저감을 위해 적당한 간격으로 형성된 굵은 버스 바 전극과, 그 버스 바 전극으로부터 소정 간격으로 빗형으로 분기되는 핑거 전극을 가지는 것으로서 구성할 수 있다. 그리고, 에미터층(42)의 수광면측 전극(5)의 비형성 영역이 수광면측 절연막(43)으로 덮여 있다. 한편, 기판(1)의 제2 주표면(이면)은 이면측 절연막(46)으로 덮여 이루어지고, 당해 이면측 절연막(46)의 전체면이 Al 등으로 이루어지는 이면 전극(4)에 의해 덮여 있다. 이 이면 전극(4)은 이 이면측 절연막(46)을 관통하는 도통부(콘택트 홀)(46h)를 통하여 기판(1)의 이면과 도통하여 이루어진다. 또한, 도면 중 47은 반사 방지막(SiNx막)이다.
또, 기판(1)의 구성 재료인 실리콘 단결정은 파장 400~1,100nm의 영역에서, 6.00~3.50의 큰 굴절율을 가지기 때문에, 태양 광선이 입사했을 때의 반사 손실이 문제가 된다. 그래서, 기판(1) 표면에는 도 2에 나타내는 바와 같이 외면이 {111}면의 다수의 사각추형상의 돌기로 이루어지는 텍스처 구조가 형성되어 있다.
이하, 본 발명의 태양전지의 제작 방법을 도 3을 사용하여 설명한다. 단, 본 발명은 이러한 방법으로 제작된 태양전지에 한정되는 것은 아니다.
붕소 또는 갈륨 등의 III족 원소를 도프하고, 비저항 0.1~5Ω·cm로 한 실리콘 단결정으로부터, 주표면 {100}면의 p형 실리콘 단결정 기판(1)을 외주날 소, 내주날 소, 밴드 소, 멀티밴드 소, 멀티와이어 소 등의 와이어 소에 의한 슬라이스에 의해 잘라낸다[도 3(A):공정 1].
실리콘 단결정은 붕소 또는 갈륨 등의 III족 원소를 도프한 p형 실리콘 단결정이라도, 인 또는 비소 등의 V족 원소를 도프한 n형 실리콘 단결정의 어느 쪽을 사용해도 상관없다.
본 명세서에서는 p형 기판의 경우에 대해서 서술하지만, n형 기판의 경우에도 에미터층을 형성할 때에 n과 p를 반전하여 생각하면 되고 전혀 문제는 없다.
단결정 실리콘 기판은 FZ(Floating Zone Melting)법 및 CZ(Czochralski)법의 어느 쪽을 사용하여 제작해도 되지만, 기계적 강도의 면으로부터 CZ법으로 제작되는 것이 바람직하다.
이 슬라이스에 의해, 기판(1)의 양 주표면에는 깊이 10㎛를 넘는 대미지층(2)이 형성된다.
계속해서 공정 2로 진행하고, 대미지층(2)의 제거 및 텍스처 구조(3)의 형성을 행한다[도 3(B)]. 대미지층(2)의 제거 및 텍스처 구조(3)의 형성은 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨 등의 알카리성 수용액(농도 0.1~20질량%, 온도 60~100℃) 중에 기판(1)을 10~30분정도 침지하여 기판 표면을 이방성 에칭함으로써 행해진다. 또한, 상기 용액 중에 적량의 2-프로판올을 용해시키면, 에칭 반응을 촉진할 수 있다.
이 때, 대미지층은 굳이 완전히 제거하지 않고, 기판에 0.2~5㎛정도의 대미지층을 잔존시킨다. 잔존하는 대미지층의 깊이는 에칭액으로의 침지 시간 및 에칭액의 온도에 의해 제어할 수 있다.
대미지층 깊이는 기판 표면을 5°정도의 경사를 부여하여 연마(앵글 폴리시)함으로써 현미경 또는 주사형 전자현미경(SEM)으로 관찰할 수 있다. 또, 지립으로 표면 연삭한 실리콘 기판을 단계적으로 화학 에칭 제거하고, X선 토포그래피로 평가함으로써, 대미지층의 밀도 및 깊이를 추정할 수 있다. 이러한 방법에 의해 수광면에 깊이 0.2~5㎛의 미세한 대미지층(2)을 포함한 텍스처 구조(3)가 형성된다.
이 대미지층(2)이 게터링 사이트로서 기능하고, 이 게터링에 의해 불순물을 대미지층(2)에 농화시킴으로써, 기판(1)의 소수 캐리어 라이프타임(벌크 라이프타임)을 향상시킬 수 있고, 태양전지의 변환 효율의 향상에 기여한다. 특히, 태양전지 그레이드의 실리콘 기판을 사용한 경우에는, 현저하게 라이프타임이 향상한다.
대미지 깊이는 지나치게 얕으면 상기한 효과가 발현되지 않는 경우가 있고, 또, 지나치게 깊으면 대미지층이 표면 재결합 속도 증대의 원인이 될 가능성이 있어, 태양전지 특성의 저하를 초래하는 경우가 있다.
텍스처 구조를 형성 후의 기판(1)은 염산, 황산, 질산, 불산 혹은 이들의 혼합액으로 이루어지는 산성 수용액 중에서 세정된다. 경제적 및 효율적 견지로부터, 염산 중에서의 세정이 바람직하다. 세정도를 향상시키기 위해서, 염산 용액 중에 1질량% 이상 5질량% 이하의 과산화수소수를 혼합하고, 60℃ 이상 90℃ 이하로 가열하여 세정해도 된다.
이 기판(1)의 수광면 상에, 옥시염화인을 사용한 기상 확산법에 의해 에미터층(42)(도 1)을 형성한다. 제2 주표면(이하, 이면이라고 함)으로의 확산을 막기 위해서, 이면끼리를 겹치고, 2장 1세트로 확산 보트에 늘어놓아 기상 확산하는 것이 바람직하다. 구체적으로는 옥시염화인 분위기 중에서, 820~880℃로 수십분 열처리하고, 수광면에 n형층을 형성한다. 형성한 에미터층 깊이는 0.2㎛ 이상 0.5㎛ 이하, 시트 저항은 40Ω/□ 이상 150Ω/□ 이하가 바람직하다. 그 후, 확산 반응에 의해 기판(1)의 제1 주표면 상에 형성된 인 유리를 2질량% 이상 5질량% 이하의 불산 중에 수분 침지하여 제거한다.
또한, n형 기판을 사용했을 때는, 예를 들면 900~1,000℃에서 수십분간 BBr3를 기상 확산함으로써 p형 에미터층을 형성할 수 있다.
다음에, 공정 3에 나타내는 바와 같이, 기판(1)의 제2 주표면에 질화규소를 비롯하여, 산화실리콘, 질화실리콘, 산화세륨, 알루미나, 이산화주석, 이산화티탄, 불화마그네슘, 산화탄탈 등으로 이루어지는 이면측 절연막(46)(도 1:도 3에서는 도시하지 않음)을 형성한다. 예를 들면 질화규소막을 플라즈마 CVD 장치를 사용하여 85~105nm정도 제막한다. 그리고, 콘택트 홀(46h)(도 1:도 3에서는 도시하지 않음)을 포토리소그래피, 기계 연삭, 또는 레이저 어블레이션 등의 방법에 의해 개구한 후, 또한 이면 전극(4)을 0.5㎛ 이상 5㎛ 이하의 두께로 형성한다[도 3(C)]. 전극 재료에는 은이나 구리 등의 금속이 사용되는데, 경제성, 가공성, 실리콘과의 접촉성의 관점에서 알루미늄이 가장 바람직하다. 금속의 퇴적은 스퍼터링법, 진공 증착법, 스크린 인쇄법 등의 어느 쪽의 방법으로도 가능하다.
이 후, 공정 4에 나타내는 바와 같이, 기판(1)의 제1 주표면에 수광면측 절연막(43)(도 1:도 3에서는 도시하지 않음) 및 수광면측 전극(5)의 형성을 행한다[도 3(D)]. 수광면측 절연막(43)은 반사 방지막의 역할을 겸하고, 산화실리콘, 질화실리콘을 비롯하여, 산화세륨, 알루미나, 이산화주석, 이산화티탄, 불화마그네슘, 산화탄탈 등으로 구성할 수 있다. 또, 이들을 2종 이상 조합한 적층 구조로 해도 된다. 수광면측 절연막(43)은 PVD(Physical Vapor Deposition:스퍼터링 등)법 또는 CVD(Chemical Vapor Deposition)법의 어느 쪽의 방법으로도 형성 가능하며, 고변환 효율의 태양전지를 제작하기 위해서는, 질화규소를 리모트 플라즈마 CVD법으로 형성한 것이 작은 표면 재결합 속도가 달성 가능하여 바람직하다. 또, 수광면측 전극(5)은 증착법, 스퍼터링법, 도금법, 인쇄법 등으로 제작 가능하다. 어느 쪽의 방법을 사용해도 상관없지만, 저비용으로 고스루풋을 위해서는 인쇄법이 바람직하다. 은 분말과 유리 프릿을 유기물 바인더와 혼합한 은 페이스트를 스크린 인쇄한 후, 열처리에 의해 질화실리콘막에 은 분말을 관통시켜(파이어 스루), 수광면측 전극(5)과 에미터층(42)을 도통시킨다. 또한, 수광면 및 이면의 처리의 순서는 반대여도 전혀 문제없다.
(실시예)
이하, 실시예와 비교예를 나타내어, 본 발명을 구체적으로 설명하는데, 본 발명은 하기의 실시예에 제한되는 것은 아니다.
이하, 본 발명의 효과를 확인하기 위해서 행한 실험결과에 대해서 설명한다.
우선, 두께 200㎛의 B도프의 p형 실리콘 기판(주표면 {100}면, 슬라이스됨)을 준비하고, 82℃로 가열한 2.2질량%의 수산화나트륨 수용액에 기판을 침지시키고, 이방성 에칭함으로써 텍스처층의 형성을 했다. 이 때, 기판을 7㎛정도 에칭(13분간 침지)하고 대미지층 약1㎛를 잔존시킨 것 10장과, 12㎛정도 에칭(30분간 침지)하고 대미지층을 완전히 제거한 것 10장을 제작했다.
다음에, 이들 기판에 대하여, 옥시염화인 분위기하, 850℃에서 열처리하고, 에미터층을 형성했다. 이들 기판의 벌크 라이프타임을 출발시, 에미터층 형성 후에 측정한 결과를 표 1에 나타낸다. 출발시 및 열확산 공정 후 모두 벌크 라이프타임은 대미지층을 잔존시킨 7㎛정도 에칭한 기판 쪽이 대미지층을 완전히 제거한 12㎛정도 에칭한 기판에 비해 높은 값을 나타냈다. 이것은 잔존하고 있는 대미지층에 의한 게터링에 유래하는 효과이다.

 벌크 라이프타임(㎲)
출발시 에미터층 형성 후
(실시예) 7㎛ 에칭 기판 589 588
(비교예) 12㎛ 에칭 기판 452 327
이 후, 플라즈마 CVD법을 사용하여 질화규소막을 형성하고, 핑거 전극 및 버스 바 전극으로 이루어지는 수광면측 전극과 이면 전극을 스크린 인쇄법에 의해 형성함으로써 태양전지를 제작했다. 또한, 수광면 전극 재료에는 은 분말과 유리 프릿을 혼합한 은 페이스트를, 이면 전극 재료에는 알루미늄 페이스트를 사용했다. 그리고, 솔라 시뮬레이터를 사용하고, 표준 조건하(조사 강도:100mW/㎠, AM:1.5, 온도 25℃)에서 이들 태양전지의 전류-전압 특성을 측정하고, 변환 효율을 구했다. 결과를 표 2에 나타낸다. 대미지층을 잔존시킨 7㎛정도 에칭한 기판의 것은 단락 전류, 개방 전압 모두 대미지층을 완전히 제거한 12㎛정도 에칭한 기판에 비해 높은 값을 나타내고 있다. 이것은 대미지층에 의한 게터링 효과에 유래하는 효과이다. 본 발명에 의한 방법에 의해, 고효율의 태양전지를 제작할 수 있는 것을 알 수 있었다.
단락 전류
(㎃/㎠)		 개방 전압
(㎷)		 형상 인자
(%)		 변환 효율
(%)
(실시예) 7㎛ 에칭 기판 36.1 632 79.2 18.1
(비교예) 12㎛ 에칭 기판 36 631 78.8 17.9
1…기판
2…대미지층
3…텍스처 구조
4…이면 전극
5…수광면측 전극
42…에미터층
43…수광면측 절연막
46…이면측 절연막
47…반사 방지막
48…p-n 접합부
100…태양전지

Claims (9)

  1. 실리콘 단결정 기판 표면에 텍스처 구조를 가지는 태양전지로서, 이 기판의 텍스처 구조의 표면에 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층을 가지는 것을 특징으로 하는 태양전지.
  2. 제 1 항에 있어서, 상기 대미지층의 깊이가 상기 텍스처 구조의 표면으로부터 0.2~5㎛인 것을 특징으로 하는 태양전지.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 실리콘 단결정 기판은 {100}면이 주표면인 것을 특징으로 하는 태양전지.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 텍스처 구조의 수광면에 형성된 에미터층과, 이 에미터층 상에 형성된 절연막과, 수광면 및 이면 전극을 더 가지는 것을 특징으로 하는 태양전지.
  5. 표면에 실리콘 단결정 기판 제작시의 슬라이스 가공에 의해 형성된 대미지층을 가지는 실리콘 단결정 기판에 대하여, 화학적 에칭에 의해 텍스처 구조를 형성하는 공정과, p-n 접합을 형성하는 공정과, 전극을 형성하는 공정을 포함하고, 상기 텍스처 구조의 형성을, 상기 실리콘 단결정 기판 제작시의 슬라이스 가공에 의해 형성된 대미지층의 일부를 제거함과 아울러 그 여분을 잔존시켜 텍스처 구조의 표면에 실리콘 단결정 기판 제작시의 슬라이스 가공 이력에 기초하는 대미지층이 존재하도록 행하는 것을 특징으로 하는 태양전지의 제조 방법.
  6. 제 5 항에 있어서, 상기 텍스처 구조의 형성 후의 대미지층의 깊이가 텍스처 구조의 표면으로부터 0.2~5㎛가 되도록 텍스처 구조를 형성하는 것을 특징으로 하는 태양전지의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 실리콘 단결정 기판은 주표면이 {100}면이며, 상기 화학적 에칭을 알카리성 수용액을 사용하여 이방성 에칭을 행함으로써, 상기 텍스처 구조를 4개의 {111}면에 둘러싸인 정사각추형상의 돌기의 집합체로서 형성하는 것을 특징으로 하는 태양전지의 제조 방법.
  8. 제 5 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 실리콘 단결정 기판의 표면을 화학적 에칭하는 알카리성 수용액이 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨의 어느 하나를 포함하는 수용액인 것을 특징으로 하는 태양전지의 제조 방법.
  9. 제 5 항 또는 제 6 항에 있어서, p-n 접합의 형성은 상기 텍스처 구조의 수광면 상에 에미터층을 형성하는 것으로서, 이 에미터층 상에 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 태양전지의 제조 방법.
KR1020137009105A 2010-09-14 2011-09-05 태양전지 및 그 제조 방법 KR101659451B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010205162 2010-09-14
JPJP-P-2010-205162 2010-09-14
PCT/JP2011/070105 WO2012036002A1 (ja) 2010-09-14 2011-09-05 太陽電池及びその製造方法

Publications (2)

Publication Number Publication Date
KR20130113454A KR20130113454A (ko) 2013-10-15
KR101659451B1 true KR101659451B1 (ko) 2016-09-23

Family

ID=45831469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009105A KR101659451B1 (ko) 2010-09-14 2011-09-05 태양전지 및 그 제조 방법

Country Status (10)

Country Link
US (1) US9018520B2 (ko)
EP (1) EP2618382B1 (ko)
JP (1) JP5527417B2 (ko)
KR (1) KR101659451B1 (ko)
CN (1) CN103201847B (ko)
AU (1) AU2011304166B2 (ko)
MY (1) MY159228A (ko)
SG (1) SG188972A1 (ko)
TW (1) TWI513021B (ko)
WO (1) WO2012036002A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5884911B2 (ja) * 2012-08-09 2016-03-15 信越化学工業株式会社 太陽電池の製造方法
JP5861604B2 (ja) * 2012-09-21 2016-02-16 信越化学工業株式会社 太陽電池の製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
WO2016152228A1 (ja) * 2015-03-24 2016-09-29 株式会社カネカ 太陽電池用結晶シリコン基板の製造方法、結晶シリコン系太陽電池の製造方法および結晶シリコン系太陽電池モジュールの製造方法
KR101939482B1 (ko) * 2016-07-28 2019-01-17 한양대학교 에리카산학협력단 실리콘 태양전지, 및 그 제조 방법
JPWO2022210611A1 (ko) * 2021-03-30 2022-10-06
CN114883450B (zh) * 2022-05-21 2023-06-27 一道新能源科技(衢州)有限公司 一种perc电池的制绒工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209726A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd 太陽電池の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129907A (ja) 1995-10-31 1997-05-16 Daido Hoxan Inc 薄膜太陽電池
JPH107493A (ja) 1996-06-20 1998-01-13 Sharp Corp シリコン半導体基板および太陽電池用基板の製造方法
JPH11214722A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 太陽電池、およびその製造方法並びに製造装置
JP3602323B2 (ja) * 1998-01-30 2004-12-15 三菱電機株式会社 太陽電池の製造方法
JP4434455B2 (ja) * 2000-08-30 2010-03-17 信越半導体株式会社 太陽電池セルの製造方法
WO2003073516A1 (fr) * 2002-02-28 2003-09-04 Shin-Etsu Handotai Co.,Ltd. Module solaire et son procede de fabrication
CN100467670C (zh) * 2006-03-21 2009-03-11 无锡尚德太阳能电力有限公司 一种用于制备多晶硅绒面的酸腐蚀溶液及其使用方法
CN100561678C (zh) * 2006-07-10 2009-11-18 中芯国际集成电路制造(上海)有限公司 硅片表面的处理方法
US8008107B2 (en) * 2006-12-30 2011-08-30 Calisolar, Inc. Semiconductor wafer pre-process annealing and gettering method and system for solar cell formation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209726A (ja) * 2004-01-20 2005-08-04 Shin Etsu Handotai Co Ltd 太陽電池の製造方法

Also Published As

Publication number Publication date
EP2618382A1 (en) 2013-07-24
EP2618382B1 (en) 2021-05-05
AU2011304166A1 (en) 2013-04-04
US20130247974A1 (en) 2013-09-26
SG188972A1 (en) 2013-05-31
WO2012036002A1 (ja) 2012-03-22
US9018520B2 (en) 2015-04-28
MY159228A (en) 2016-12-30
JP5527417B2 (ja) 2014-06-18
AU2011304166B2 (en) 2015-03-05
CN103201847A (zh) 2013-07-10
TWI513021B (zh) 2015-12-11
TW201232793A (en) 2012-08-01
JPWO2012036002A1 (ja) 2014-02-03
KR20130113454A (ko) 2013-10-15
EP2618382A4 (en) 2017-04-05
CN103201847B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
KR101659451B1 (ko) 태양전지 및 그 제조 방법
EP1892767A1 (en) Photovoltaic cell and production thereof
EP2434548A2 (en) Solar cell and method for manufacturing the same
JP5813204B2 (ja) 太陽電池の製造方法
TW201203588A (en) Solar cell including sputtered reflective layer and method of manufacture thereof
JPWO2008065918A1 (ja) 太陽電池およびその製造方法
JP4963866B2 (ja) 光電変換素子の製造方法
JP6107830B2 (ja) 太陽電池セルの製造方法
JP5496136B2 (ja) 光起電力装置および光起電力モジュール
US9171975B2 (en) Solar cell element and process for production thereof
JP6410951B2 (ja) 太陽電池セルおよび太陽電池セルの製造方法
US9397239B2 (en) Insitu epitaxial deposition of front and back junctions in single crystal silicon solar cells
JP6144778B2 (ja) 太陽電池の製造方法
JP4378485B2 (ja) 太陽電池の製造方法
JP5375414B2 (ja) 太陽電池及びその製造方法
JP3602323B2 (ja) 太陽電池の製造方法
JP2012256713A (ja) 太陽電池の製造方法
JP2010027744A (ja) 基板の拡散層形成方法
JP4623952B2 (ja) 太陽電池素子の製造方法
TWI470817B (zh) A manufacturing method of an electromotive force electric power device and a manufacturing apparatus for a photovoltaic electromechanical device
JP2016009803A (ja) 太陽電池の製造方法および太陽電池

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 4