KR101615955B1 - 리지드-플렉스 모듈 및 제조 방법 - Google Patents

리지드-플렉스 모듈 및 제조 방법 Download PDF

Info

Publication number
KR101615955B1
KR101615955B1 KR1020100000426A KR20100000426A KR101615955B1 KR 101615955 B1 KR101615955 B1 KR 101615955B1 KR 1020100000426 A KR1020100000426 A KR 1020100000426A KR 20100000426 A KR20100000426 A KR 20100000426A KR 101615955 B1 KR101615955 B1 KR 101615955B1
Authority
KR
South Korea
Prior art keywords
conductor
flexible
layer
insulator layer
rigid
Prior art date
Application number
KR1020100000426A
Other languages
English (en)
Other versions
KR20100081282A (ko
Inventor
안티 이호라
투오마스 와리스
Original Assignee
임베라 일렉트로닉스 오와이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임베라 일렉트로닉스 오와이 filed Critical 임베라 일렉트로닉스 오와이
Publication of KR20100081282A publication Critical patent/KR20100081282A/ko
Application granted granted Critical
Publication of KR101615955B1 publication Critical patent/KR101615955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

플렉시블막(20)과 희생 재료 부분(16)이 플렉시블 구역(13)의 위치에서 절연체막(12)에 부착되는 리지드-플렉스 타입 회로 보드 구조 및 제조 방법. 자체 내에서 희생 재료 부분(16)을 둘러싸는 절연체층(1)은 도체막(12)의 표면에 제조된다. 플렉시블 구역(13)은 희생 재료 부분(16)이 제거되더라도 개구(9)가 절연체층(1) 내에 형성되는 방식으로 형성된다. 플렉시블 구역은 본 방법의 적합한 스테이지에서 절연체막(12)을 패터닝함으로써 제조되는 도체(22)뿐만 아니라 플렉시블막(20)의 적어도 일부를 포함한다.

Description

리지드-플렉스 모듈 및 제조 방법{RIGID-FLEX MODULE AND MANUFACTURING METHOD}
본 발명은 리지드-플렉스(rigid-flex) 타입의 회로 보드 및 전자 모듈에 관한 것이다. 리지드-플렉스 타입의 회로 보드는 적어도 하나의 플렉시블 구역(flex)과 적어도 하나의 더 강성의(rigid) 리지드 구역을 포함한다. 전자 모듈이라는 용어는 그 부분에 대하여 절연체층 내부에 적어도 하나의 부품을 포함하는 회로 보드 또는 소정의 다른 대응하는 구조를 말한다.
또한, 본 발명은 전술한 회로 보드를 제조하는 방법에 관한 것이다. 회로 보드는, 예를 들어, 1층 또는 다층 회로 보드, 전자 모듈 또는 소정의 다른 상응하는 구조일 수 있다.
리지드-플렉스 타입의 회로 보드는 미국 특허출원공보 US 2008/0014768 A1에 개시된다.
표면 실장 기술을 이용하여 부품이 표면에 부착되는 리지드-플렉스 회로 보드는 미국 특허출원공보 US 2008/0149372 A1에 개시된다. 그 후에, 회로 보드는 플렉시블(flexible) 구역에서 접혀지고(folded), 이에 따라 서로의 상부에 부품을 포함하는 메모리 회로 모듈을 형성한다.
리지드-플렉스 타입의 회로 보드 및 전자 모듈은 미국 특허출원공보 US 2008/0009096 A1에 개시된다.
리지드-플렉스 타입의 회로 보드 및 전자 모듈은 미국 특허출원공보 US 2008/128886 A1에 개시된다.
본 발명의 목적은 플렉시블 구역을 포함하는 회로 보드를 제조하는 새로운 제조 방법을 개발하는 것이다.
본 발명의 일 양태에 따르면, 플렉시블막(flexible membrane)과 희생 재료(sacrificial material) 부분이 플렉시블 구역에서 도체막(conductor membrane)에 부착되는 제조 방법이 창안된다. 희생 재료 부분을 둘러싸는 절연체층은 도체막의 표면 상에 제조된다. 플렉시블 구역은 희생 재료 부분이 제거되더라도 개구가 절연체층 내에 형성되는 방식으로 형성된다. 플렉시블 구역은 본 방법의 적합한 스테이지에서 도체막을 패터닝함으로써 형성되는 도체와 플렉시블막의 적어도 일부를 포함한다.
이러한 방법의 도움으로, 많은 상이한 종류의 회로 보드가 제조될 수 있다. 이 방법의 도움으로, 멀티칩 패키지 및 다른 전자 모듈과 같은 회로 보드 구조를 제조하는 것이 가능하다. 본 발명의 다른 양태에 따르면, 적어도 하나의 플렉시블 구역을 갖는 리지드-플렉스 타입의 전자 모듈이 창안된다. 전자 모듈은 플렉시블막에 의해 지지되는 플렉시블 구역 위로 지나가는 적어도 한 층의 도체를 포함한다. 플렉시블 구역의 외부에서, 전자 모듈은 도체를 또한 지지하는 절연체층을 포함한다. 절연체층의 내부에 적어도 하나의 부품이 있으며, 그 표면 상의 콘택 단자는 도체를 대향하여 콘택 요소에 의해 이에 연결된다. 콘택 요소가 화학적 또는 전기 화학적 방법을 이용한 성장에 의해 각각이 제조되는 하나 이상의 금속층으로 이루어진 일체화된 금속 부분인 방법으로 전자 모듈을 제조하는 것이 가능하다.
따라서, 소정의 애플리케이션에서 소정의 이점을 제공할 수 있는 새로운 종류의 전자 모듈을 제조하기 위한 새로운 종류의 제조 방법이 창안된다.
일 실시예에 따르면, 매우 간단하고 저비용이지만 전자 모듈의 내부에 배치된 하나 이상의 고품질 전기적 콘택을 제공하는 리지드-플렉스 타입의 전자 모듈을 제조하는 것이 가능하다.
실시예들에서, 리지드-플렉스 타입의 패키지를 제조할 때 더 높은 패키징 밀도를 획득하는 것이 가능하다. 이것은 도체층들 사이의 Z 방향으로의 콘택이 쓰루홀의 도움으로 패키지 내에 반드시 형성될 필요가 없기 때문이다. 이것은 패키지를 위한 작은 X-Y 방향 표면 영역을 달성하는 것을 가능하게 하며, 또는 주어진 영역으로 더 많은 도체가 피팅될 수 있다. 따라서, 더 높은 연결 밀도로 패키지 부품 또는 부품들 내에 매입되는 것이 가능하게 된다.
실시예들의 도움으로, 다층 패키지를 위한 제조 프로세스를 더 짧게 하는 것이 가능하다.
도 1은 제1 실시예에 따른 제조 방법에서의 제1 중간 스테이지를 도시한다.
도 2는 제1 실시예에 따른 제조 방법에서의 제2 중간 스테이지를 도시한다.
도 3은 제1 실시예에 따른 제조 방법에서의 제3 중간 스테이지를 도시한다.
도 4는 제1 실시예에 따른 제조 방법에서의 제4 중간 스테이지를 도시한다.
도 5는 제1 실시예에 따른 제조 방법에서의 제5 중간 스테이지를 도시한다.
도 6은 제1 실시예에 따른 제조 방법에서의 제6 중간 스테이지를 도시한다.
도 7은 제1 실시예에 따른 제조 방법에서의 제7 중간 스테이지를 도시한다.
도 8은 제1 실시예에 따른 제조 방법에서의 제8 중간 스테이지 또는 하나의 가능한 최종 제품을 도시한다.
도 9는 제2 실시예에 따른 제조 방법에서의 제1 중간 스테이지를 도시한다.
도 10은 제2 실시예에 따른 제조 방법에서의 제2 중간 스테이지를 도시한다.
도 11은 제2 실시예에 따른 제조 방법에서의 제3 중간 스테이지를 도시한다.
도 12는 제2 실시예에 따른 제조 방법에서의 제4 중간 스테이지를 도시한다.
도 13은 제2 실시예에 따른 제조 방법에서의 제5 중간 스테이지를 도시한다.
도 14는 제2 실시예에 따른 제조 방법에서의 제6 중간 스테이지를 도시한다.
도 15는 제2 실시예에 따른 제조 방법에서의 제7 중간 스테이지 또는 하나의 가능한 최종 제품를 도시한다.
도 16은 제3 실시예에 따른 제조 방법에서의 제1 중간 스테이지를 도시한다.
도 17은 제3 실시예에 따른 제조 방법에서의 제2 중간 스테이지를 도시한다.
도 18은 제3 실시예에 따른 제조 방법에서의 제3 중간 스테이지를 도시한다.
도 19는 제3 실시예에 따른 제조 방법에서의 제4 중간 스테이지를 도시한다.
도 20은 제3 실시예에 따른 제조 방법에서의 제5 중간 스테이지를 도시한다.
도 21은 제3 실시예에 따른 제조 방법에서의 제6 중간 스테이지를 도시한다.
도 22는 제3 실시예에 따른 제조 방법에서의 제7 중간 스테이지 또는 하나의 가능한 최종 제품를 도시한다.
도 23은 제4 실시예에 따른 제조방법에서 사용되는 플렉스 부분의 측면도를 도시한다.
도 24는 도 23의 플렉스 부분의 상면도를 도시한다.
도 25은 제4 실시예에 따른 제조 방법에서 사용되는 제1 막 구조에 대한 측면도를 도시한다.
도 26은 제4 실시예에 따른 제조 방법에서 사용되는 제2 막 구조에 대한 측면도를 도시한다.
도 27은 제4 실시예에 따른 제조 방법에서의 도 23의 플렉스 부분과 도 25 및 26의 막 구조가 서로 결합된 제1 중간 스테이지를 도시한다.
도 28은 제4 실시예에 따른 제조 방법에서의 제2 중간 스테이지를 도시한다.
도 29는 제4 실시예에 따른 제조 방법에서의 제3 중간 스테이지를 도시한다.
도 30은 제4 실시예에 따른 제조 방법에서의 제4 중간 스테이지를 도시한다.
도 31은 제4 실시예에 따른 제조 방법에서의 제5 중간 스테이지를 도시한다.
도 32는 제4 실시예에 따른 제조 방법에서의 제6 중간 스테이지 또는 하나의 가능한 최종 제품을 도시한다.
도 33은, 예를 들어, 제3 실시예에 따른 제조 방법에서의 제1 중간 스테이지를 도시하며, 이에 의해 도 8 또는 15에 도시된 제품으로부터 패키지가 제조된다.
도 34는 제3 실시예에 따른 방법에서의 제2 실시예를 도시한다.
도 35는 제3 실시예에 따른 방법에서의 하나의 가능한 최종 제품을 도시한다.
도 36은, 예를 들어, 제4 실시예에 따른 제조 방법에서의 제1 중간 스테이지를 도시하며, 이에 의해 도 8 또는 15에 도시된 제품으로부터 패키지가 제조된다.
도 37은 제3 실시예에 따른 방법에서의 하나의 가능한 최종 제품을 도시한다.
도 1 내지 8은 제1 실시예에 따른 제조 방법을 도시한다. 본 실시예에서, 제조는, 예를 들어, 금속인 도체막(12)으로부터 개시한다. 적합한 도체막(21)은, 예를 들어, 두께가 1 내지 70㎛의 범위, 통상적으로는 2 내지 12㎛의 범위에 있는 구리 필름이다.
베어(bare) 도체막(12) 대신에, 도체막(12)과 그 표면상의 절연체층을 포함하는 층을 갖는 막도 시작 재료로 사용될 수 있다. 도 1 및 2에서의 배치에 따라, 절연체층이 도체막(12)의 상부면상에 있다면, 예를 들어, 이는 도체막(12)과 그 상부에서 나중에 제조될 접착 및 절연체층 사이의 접착을 개선하기 위하여 사용될 수 있다. 이 경우에, 절연체층을 얇아질 이유가 있다. 또한, 접착층은 하부면으로부터의 도체막(12)을 지지하는데 사용될 수 있고(도 1 및 2의 배치에 따르면), 필요하다면 제조 방법에서의 나중 스테이지에서의 구조로부터 제거될 수 있다.
하나의 실시가능한 층-막 대체물은 제조 방법에서의 초기 스테이지에서 구조를 지지하는 제2 구리 필름이 (도 1 및 2에서의 배치에 따라) 도체막(12)을 형성하는 구리 필름 아래에 탈부착가능하게 부착된 2층 구리 필름이다. 따라서, 지지막(support membrane)도 도전성 재료일 수 있다.
또한, 제조가 도체막(12)을 지지하고 그 표면상에서 도체막(12)을 제조하는 지지막으로부터 시작되는 방법으로 진행하는 것도 가능하다. 도체막(12) 대신에, 지지막에 직접 도체 패턴만을 제조하는 것도 가능하다.
이하 설명되는 실시예에서, 도체막(12) 대신에 전술한 층을 갖는 막을 이용하는 것도 가능하다.
다음으로, 제조되는 모듈 내에 놓이는 부품의 콘택 단자와 일치하는 방법으로 도체막(12) 상에 위치되는 콘택 개구(8)가 도체막(12) 내에 형성된다. 따라서, 개별 콘택 개구(8)가 각 부품의 콘택 단자에 대하여 도체막(12) 내에 형성된다. 본 실시예에서, 콘택 개구(8)는 UV 레이저의 도움을 받아 제조된다. 또한, 콘택 개구(8)는, 예를 들어, 소정의 다른 레이저 기술, 기계적 드릴링, 밀링 또는 에칭에 의해 제조될 수 있다.
도 1의 실시예에서, 콘택 개구(8)는 콘택 개구(8)의 크기가 콘택 개구(8)의 위치에 배치된 콘택 개구의 콘택 표면 영역보다 더 작은 방식으로 제조된다. 콘택 개구의 형상은 통상적으로 원형이지만 다른 형상도 사용될 수 있다. 콘택 개구(8)의 형상 및 크기는 콘택 단자의 콘택 표면이 콘택 개구(8)를 완전히 덮을 수 있는 방식으로 선택된다.
도 2에 따르면, 제조는 부품의 부착 영역에서 도체막(12)의 표면에 접착층(5)을 도포함으로써 계속된다. 따라서, 접착층(5)도 콘택 개구(8)를 덮는다. 이 대신에, 접착제(5)는 부품의 표면에 도포될 수 있다. 또한, 접착제는 부품과 도체막(12) 모두의 표면에 도포될 수 있다. 통상적으로, 접착제는 지역적으로 도포되어, 접착층(5)이 부품의 부착 영역에만 위치될 것이다. 전기를 전도하지 않는 접착제가 부품을 접착하는데 사용된다.
잡착제라는 용어는 기판 역할을 하는 도체막(12)에 부품이 부착될 수 있게 하는 재료를 말한다. 접착제의 한 특성은 상대적으로 유동체 형태로 아니면 예를 들어 막으로서 표면 형상에 적응하는 형태로 발려지도록(glued) 표면에 도포될 수 있다. 접착제의 제2 특성은 도포 후에 적어도 부품이 소정의 다른 방법으로 고정될 때까지 접착제가 (도체막(12)에 대하여) 제자리에 부품을 유지하는 방식으로 적어도 부분적으로 접착제가 경화하거나 경화될 수 있다는 것이다. 접착제의 제3 특성은 접착 성능 즉 접합되는 표면에 부착하는 능력이다.
그 부분에 대하여, 접합(gluing)이라는 용어는 접착제의 도움으로 서로 접합되도록 부분들을 결합하는 것을 말한다. 실시예에서, 접착제는 부품과 기판 역할을 하는 도체막(12) 사이에 제공되며, 부품은 접착제가 기판에 대하여 적합한 위치에 배치되며, 접착제는 부품과 기판과 접촉하여 부품과 기판 사이의 공간을 적어도 부분적으로 채운다. 그 후, 접착제는 (적어도 부분적으로) 경화되도록 허용되거나 능동적으로 (적어도 부분적으로) 경화되어, 부품은 접착제의 도움으로 기판에 부착된다. 일부 실시예에서, 부품의 콘택 돌출부가 접합하는 동안 접착층을 통과하여 기판과 접촉할 수 있다.
실시예에서 사용된 접착제는 통상적으로, 예를 들어, 열 경화성 에폭시 접착제인 에폭시 계열의 접착제이다. 접착제는 사용되는 접착제가 기판과 부품에 충분한 접착을 갖는 방식으로 선택될 수 있다. 접착제의 바람직한 한 특성은 적합한 열팽창 계수이며, 따라서 접착제의 열팽창은 프로세스 동안 둘러싸는 재료의 열팽창과 과도하게 다르지 않을 것이다. 또한, 선택된 접착제가 짧은 바람직하게는 수 초의 경화 시간을 갖는 것이 바람직하다. 이 시간 내에, 접착제가 부품을 제자리에 유지시킬 수 있게 하는 정도로 적어도 부분적으로 경화한다면 좋을 것이다. 최종 경화는 분명히 더 길게 걸릴 수 있으며, 심지어 최종 경화는 나중의 프로세스 스테이지와 연계하여 발생하도록 설계될 수 있다. 또한, 접착제를 선택할 때, 제조 프로세스의 나중 스테이지에 의해 발생되는 열적, 화학적 또는 기계적 스트레스와 같은 스테레스에 대한 고려가 이루어진다.
희생 재료의 접합을 위한 접착층(15)은 접착층(5)이 부품을 위하여 도포될 때와 본질적으로 동일한 스테이지에서 도체층의 표면에 완전히 상응하는 방법으로 도포된다. 접착층(15)에서, 예를 들어, 열처리의 효과에 의해 그 접착(adhesion) 및/또는 점착(cohesion)을 잃는 접착제를 사용하는 것이 바람직하다(이른바, 열박리(thermal-release) 접착제). 접착층(15)으로 사용될 수 있는 다른 가능한 접착제는 접착 또는 점착이, 예를 들어, 화학적 처리, 물리적 가공에 의해 또는 자외선 방사의 도움으로 약화될 수 있는 접착제이다.
다음으로, 콘택 단자(7)를 포함하는 부품(6)이 취해진다. 부품(6)은, 예를 들어, 프로세서, 메모리 칩 또는 다른 마이크로 회로인 반도체 부품이다. 도 1에 도시된 부품(6)의 콘택 단자(7)는 부품의 표면의 평면에 본질적으로 배치되는 콘택 영역이다. 이러한 부품(6)의 콘택 영역은 반도체 공장에서의 반도체 부품 제조 프로세스에서 형성된다. 이 프로세스에서 사용된 금속의 도체 패턴의 표면은 통상적으로 콘택 영역에서 형성된다. 다른 금속, 금속 합금 또는 다른 도체 재료도 사용될 수 있지만 반도체 부품 제조 프로세스에서 사용된 금속은 보통 알루미늄이다. 예를 들어, 구리의 사용이 반도체 부품 제조 프로세스에서 널리 퍼지고 있다. 또한, 부품(6)의 콘택 단자(7)는 부품 표면의 평면으로부터 돌출하는 콘택 범프일 수 있다. 이러한 콘택 범프는 반도체 부품의 제조 후에 통상적으로 별도의 공장에서 범프 형성 프로세스에서 제조된다. 콘택 범프는 하나 또는 그 이상의 금속, 금속 합금 또는 다른 도체 재료를 포함할 수 있다. 통상적으로, 콘택 범프의 외부 표면, 즉 콘택 표면은 구리 또는 금으로브터 형성된다.
부품(6)은 각 콘택 단자(7)가 대응하는 콘택 개구(8)와 일치하는 방식으로 콘택 개구(8)에 대하여 정렬되고, 접착층(5)에 대하여 압착된다. 그 후, 접착제는 적어도 부분적으로 경화되어, 부품(6)과 도체막(12)의 상대적 이동이 정렬 후 방지되거나 최소화될 수 있다. 정렬 및 접합에서, 배치(positioning)이 탐색되어, 콘택 개구(8)가 대응하는 콘택 단자(7)의 중심에 있게 될 것이다.
희생 재료 부분(16)은 부품(6)과 본질적으로 동일한 스테이지에서 그리고 본질적으로 동일한 방법으로 도체막에 부착된다. 희생 재료는, 예를 들어, Teflon®과 같은 폴리테트라플루오로에틸렌(polytetrafluoroethylene)일 수 있다. 또한, 모듈에 적층될 절연체층 재료에 단단히 부착되지 않는 일부 다른 재료가 또한 희생 재료로서 사용될 수 있다. 적합한 재료는, 예를 들어, 나일론이나 적합한 실리콘 코팅된 재료와 같은 폴리이미드(polyimide)일 수 있다. 희생 재료 부분(16)은 접착층(15)의 도움으로 부착된다.
그 후, 도 2의 예에서, 부품(6)과 희생 재료 부분(16)을 위한 홀(4)이 형성된 적층된 절연체막(11)이 경화되지 않거나 사전 경화된 폴리머인 일체화된 절연체막(10)과 함께 도체막(12)의 상부에 적층된다. 적층 동안에, 절연체막(10, 11) 서로 녹아서 부품(6)과 부분(16) 주위로 일체화된 절연체층(1)을 형성한다. 도 2의 실시예에서, 절연체막(11)은 폴리머가 주입된 섬유 매트 또는 사전 경화된 폴리머를 함유하고 섬유 재료로 강화된 막이다. 폴리머는, 예를 들어, 에폭시이며, 섬유 강화는, 예를 들어, 유리-섬유 매트일 수 있다. 절연체막(11)에 대한 적합한 재료의 통상적인 예는 FR4 타입 유리-섬유 강화 에폭시막이다. 물론, 다른 강화제 및 폴리머 재료 조합이 사용될 수 있다. 여러 절연체막(11)을 이용할 때, 막이 서로 상이한 것도 가능하다.
도 2 및 3에서, 섬유 재료는 물결 무늬 선(19)로 도시된다. 이후의 도면에서는, 섬유 재료(19)는 도시되지 않지만, 이러한 구조도 섬유 재료(19)를 포함한다. 절연체막(11)에 또는 절연체막들(11)에 함유된 섬유 재료(19)는 제조되는 전자 모듈을 위한 기계적 강도를 제공하는 강화제 역할을 한다. 도 2의 예에 따르면, 홀(4)은 부품(6) 및 희생 재료 부분(16)의 위치에서 절연체막(11) 내에 형성된다. 절연체막(11)은 특히 부품(6) 및 부분(16)을 위하여 절연체막(11)에 포함된 섬유 재료(19) 내에 홀이 형성될 수 있는 이유 때문에 천공된다. 천공 없이, 적층 동안에 부품(6)과 부분(16)은 섬유 재료층(19)에 대하여 압착할 수 있다. 그러나, 실시예에 따라, 천공되지 않은 절연체막(10)은 섬유 강화되거나 또는 강화되지 않을 수 있다.
절연체막(10, 11)은 통상적으로 적층 스테이지에서 흐르는 폴리머가 부품(6)과 희생 재료 부분(16) 주위로 절연체막(11) 내에 형성된 홀(4)을 채우기에 충분하게 흐를 수 있을 만큼 많은 폴리머를 포함하는 방식으로 선택된다. 그러면, 절연체층(1)이 섬유 재료(19)의 하나 또는 그 이상의 강화제를 포함하는 타이트한 폴리머층을 포함하는 도 3에 도시된 구조가 획득된다. 적어도 하나의 부품(6)을 포함하고 또한 섬유 재료(19)에 의해 강화되는 타이트하고 일체화되고 기계적으로 강한 절연체층이 형성될 때, 타이트한 폴리머층이 부품(6)의 표면에 부착하는 동안 폴리머층은 섬유 재료(19)에 단단히 본딩된다.
도 2의 예에서, 일체화된 절연체막(10)이 사용되었지만, 절연체막(10)은 구조로부터 생략될 수 있다. 이 경우에, 절연체막(11) 또는 절연체막들(11)은 부품(6)과 부분(16) 주위로 절연체막(11) 내에 포함된 홀(4)을 채우도록 흐를 수 있기에 충분한 폴리머를 자체로 이미 포함하는 방식으로 선택될 수 있다. 그러나, 통상적으로, 홀(4)의 충전은, 별도의 절연체막(10)을 이용함으로써 확실하게 하는 것이 더 용이하다.
또한, 바람직하게는 도체막(12)과 동일한 종류이고 동일한 두께의 재료인 도체막(14)은 절연체막(10, 11)과 함께 구조에 적층된다. 따라서, 절연체층(1)과 부품(6)이 유사한 도체막(12, 14) 사이에 남을 것이다. 모듈 제조에서의 이러한 중간 스테이지가 도 3에 도시된다. 도 3의 중간 스테이지에서, 콘택 단자(7)의 콘택 표면상에 그리고 통상적으로 콘택 개구(8) 내에 접착제가 있다. 도 4에 도시된 스테이지에서, 이 접착제는 제거되고, 콘택 단자(7)의 콘택 표면으로 연장하는 콘택 홀(18)이 콘택 개구(8)의 위치에 형성된다.
구조가 부품(6)과 도체막(14) 사이에 일체화된 섬유 재료층(19)이 퍼져있는 방식으로 제조될 수 있다는 것이 도 3을 참조하여 더 설명되어야 한다. 이러한 종류의 구조는 부품(6)의 두께가 절연체층(1)의 두께부다 충분히 더 작을 때 사용될 수 있다. 구조는, 예를 들어, 섬유 재료층(19)을 포함하는 일체화된 절연체층(10)이 구조에 적층되는 방식으로 제조될 수 있다.
일 실시예에서, 도 1의 설명과 관련하여 전술한 바와 같이 지지막이 도체막(12)의 표면상에 사용된다면, 적층 후에 즉 도 3 및 4에 도시된 바와 같은 중간 스테이지 사이에 지지막을 제거하는 것이 최선이다.
가능한 지지막의 적층 및 제거 후에, 콘택 개구(8) 내에서 그리고 콘택 개구(8)와 콘택 단자(7) 사이에 생긴 접착층이 제거된다. 도면의 실시예에서, 접착제의 제거는 물론 다른 적합한 방법을 사용하는 것이 가능하지만 CO2 레이저를 이용하는 레이저 애블레이션 방법에 의해 구현된다. 도면의 실시예에서, 에폭시 계열의 접착제와 같은 유기 절연 물질을 기화시키기는 CO2 레이저의 능력이 양호하고 반면 구리나 다른 금속을 기화시키는 그 능력이 떨어지기 때문에 CO2 레이저가 사용된다. 따라서, 도체막(12)은 콘택 홀(18)을 제조하기 위한 마스크로서 사용될 수 있다. 이 방법을 이용하여, 지름이 CO2 레이저 빔의 지름보다 더 작은 콘택 홀(18)을 형성하는 것이 가능하다. 이 특성은, CO2 레이저 빔의 지름이 정밀한 전자 모듈 구조의 제조를 고려할 때 너무 큰 대략 75㎛일 때 상당한 이점을 생성한다. 한편, UV 레이저는 통상적으로 명백하게 더욱 정밀한 구조를 제조하는데 사용될 수 있다. UV 레이저 빔의 최소 지름은, 예를 들어, 25㎛일 수 있지만, UV 레이저는 접착제를 콘택 개구(8)로부터 그리고 콘택 개구(8)와 콘택 단자(7) 사이로부터 제거하기에 적합하지 않다.
따라서, 도체막 마스크의 사용은 본 실시예에서 사용된 접착제(5)와 같은 절연체 재료에서 매우 정밀하게 정의되고 정밀하게 배치된 콘택 홀(18)의 제조를 허용한다. 또한, CO2 레이저의 사용은 동일한 프로세스 스테이지에서 콘택 단자(7)의 파괴 또는 콘택 단자(7)의 손상의 상당한 위험 없이 콘택 단자(7)의 콘택 표면이 세정되는 것을 허용한다. 본 실시예에서, 도체막(12)은 구리로 되며 부품의 콘택 단자(7)도 또한 금속이어서, CO2 레이저 빔에 민감하지 않으며 따라서 프로세스는 콘택 단자(7)의 콘택 표면이 충분히 양호하게 세정되는 것이 보장된다. 따라서, 설명된 방법의 이점은 콘택 개구(8)가 도체막(12)에서 UV 레이저의 도움으로 매우 정밀하게 형성될 수 있으며, 그 후에, 콘택 개구(8)는 콘택 홀(18)이 구조에 더 안전하고 덜 정밀한 CO2 레이저를 사용하게 하기 위한 마스크로서 사용될 수 있다.
도 5에서, 콘택 단자(7)를 도체막(12)에 전기적으로 연결하는 도체 재료가 콘택 홀(18) 내에 형성된다. 또한, 도체막(12, 14)이 도체(22, 24)를 포함하는 도체 패턴층을 형성하기 위하여 패터닝된다. 패터닝은, 예를 들어, 통상의 포토리소그라피 방법을 이용하여 형성될 수 있다.
콘택 홀(18) 내에 형성된 도체 재료는, 예를 들어, 전기 도전 페이스트일 수 있다. 그러나, 도체 재료는 바람직하게는 하나 또는 여러 층 내의 금속 또는 금속 합금이다.
일 실시예에서, 도체 재료는 먼저 중간층이 적합한 화학적 도체-재료 성장 방법(무전해 도금)을 이용하여 형성되는 방식으로 콘택 홀(18) 내에 형성된다. 또한, 중간층은 2 또는 그 이상의 방법으로 대응하여 형성된 2 또는 그 이상의 상이한 재료의 층으로 이루어질 수 있다. 중간층의 한 목적은 콘택 단자(7)와 도체막(12)을 서로 연결하는 콘택 홀(18)의 측벽의 도체막을 형상하는 것이다. 중간층의 다른 목적은 콘택 단자(7)의 재료와 이를 연결하는 도체 패턴 사이의 재료 수용을 제공하는 것이다. 이러한 재료 수용은, 예를 들어, 회로 모듈의 도체 패턴층이 구리이고 콘택 단자(7, 17)의 재료가 구리(Cu)가 아닌 예를 들어 알루미늄(Al)인 다른 것이라면, 예를 들어, 기계적 또는 전기적 콘택의 품질 및 내구성을 보증하기 위하여 요구될 수 있다.
중간층의 제조 후에, 본 실시예에서 제조는 전기화학 배스(bath)에서 계속된다. 그 다음, 콘택 요소를 위한 도체 코어를 형성하는 추가의 도체 재료가 콘택 홀(18)에서 성장된다. 동시에, 도체막의 두께도 증가될 수 있다.
도 5에 도시된 중간 단계 후에, 플렉시블층(2)이 도체(22)를 갖는 블랭크(blank) 측의 표면에 도포되고, 절연체층(3)이 도체(24)를 갖는 측에 도포된다. 층(2, 3)은 도 6에 도시된다. 플렉시블층(2)은 플렉시블 절연 재료, 예를 들어, 폴리이미드로부터 제조된다. 폴리이미드의 경우, 플렉시블층(2)은 표면에 접착층이 있는 폴리이미드 필름이 도체(22)의 상부에서 블랭크의 표면에 부착된다. 폴리이미드 필름은 접착층이 폴리이미드 필름을 도체(22)와 절연체층(1)의 표면에 부착시키고 동시에 적어도 부분적으로 도체(22) 사이의 갭에 잔류하는 개구를 채우는 방식으로 블랭크의 표면에 대하여 압착된다. 플렉시블층(2)의 재료는 접는데(folding) 적합하고 여러번 접는 것을 견디는 방식으로 선택된다. 따라서, 플렉시블층(2)은 리지드-플렉스 구조의 플렉시블 구역(13)에 포함된 플렉시블막을 형성하여야만 한다.
그 부분에 대하여, 절연체층(3)은, 예를 들어, 에폭시 또는 회로 보드 업계에서 사용되는 소정의 다른 적합한 중간층으로부터 제조될 수 있다. 물론, 절연체층(3)도 플렉시블층(2)과 동일한 재료로부터 형성될 수 있다. 그 후, 층(2)과 상응하는 절연체층(3)의 상부에서 도체 패턴층을 형성하는 도체(25, 26) 뿐만 아니라 플렉시블층(2)과 절연체층(3)을 통해 지나가는 비아(23)가 제조된다.
도 7에 도시된 스테이지에서, 희생 재료(16)로 연장하는 그루브(9)가 블랭크로 밀링된다. 접착층(15)의 접착 및/또는 점착은 도 2와 관련하여 설명된 적층에 포함된 열처리 동안에 약화되고, 희생 재료(16)의 절연체층(1)으로의 부착은 나쁘다. 또한, 접착은 열적, UV 및/또는 화학적 처리의 도움으로 약화될 수 있다. 따라서, 접착은 본질적으로 나쁘며 그리고/또는 추가 프로세스의 도움으로 약화된다. 이 이유 때문에, 블랭크로부터 희생 재료 부분(16)과 그 표면에서의 절연체층(1, 3) 부분을 제거하는 것이 용이하다. 그 후, 전자 모듈 또는 회로 보드가 접힐 수 있는 플렉시블 구역(13)뿐만 아니라 절연체층(1) 내에 매입된 적어도 하나의 부품(6)을 포함하는 도 8에 도시된 전자 모듈 또는 회로 보드가 획득된다.
도 9 내지 15는 제2 실시예에 따른 제조 방법을 도시한다. 또한, 도 1 내지 8의 설명과 관련되어 도시된 기술적 특징과 파라미터는 도 9 내지 15에 도시된 프로세스 스테이지에 적용될 수 있어, 제조 프로세스와 이점에 대한 모든 상세는 이어지는 실시예들에서는 불필요한 반복을 방지하기 위하여 반복되지 않는다. 그러나, 다음은 도 1 내지 8 및 도 9 내지 15에 도시된 실시예들 사이의 본질적인 차이를 제공한다.
도 9에 따르면, 본 실시예에서도 제조는 콘택 개구(8)가 형성된 도체막(12)으로부터 개시된다. 이 스테이지는 도 1에 관련하여 설명된 스테이지에 완전히 대응한다.
다음으로, 제조는 도 2와 관련하여 설명된 방식으로 대부분 계속된다. 이 스테이지는 도 10에 도시된다. 도 2와 관련된 설명과 다르게, 도 10의 실시예에서, 플렉시블 부분(20)은 도체막(12)의 표면에 부착되고, 이 표면에서만 희생 재료와 희생 재료 부분(16)을 접합하는 접착제가 있다. 플렉시블 부분(20)은 계획된 플렉스블 구역(13)보다 약간 더 넓게 절단되거나 형성되지만 지역적으로는 제조되는 전체 전자 모듈 또는 회로 보드의 스케일의 얇은 플렉시블 절연체막으로부터 형성된 부분 또는 스트립이다. 따라서, 플렉시블 부분(20)의 표면 영역은 제조되는 전자 모듈 또는 회로 보드의 표면 영역보다 실질적으로 더 작다. 이러한 방법의 도움으로, 플렉시블 부분(20)의 부피가 플렉시블층(2)의 부피보다 상당히 더 작기 때문에 플렉시블 재료는 도 1 내지 8의 실시예에 비하여 절약된다.
예를 들어, 절연체층(1)을 형성할 때 사용될 수 있는 에폭시 계열의 재료보다 명백하게 더 비싸기 때문에, 플렉시블 재료로서, 예를 들어, 폴리이미드를 사용할 때 플렉시블 재료에서의 절약은 재정적으로 중요하다. 따라서, 플렉시블층(2)과 유사하게, 플렉시블 부분(20)은 플랙시블 절연체 재료, 예를 들어, 폴리이미드로부터 형성될 수 있다. 폴리이미드의 경우에, 플렉시블 부분(20)은 별도의 접착제를 이용하여 도체막(12)의 표면에 접합될 수 있거나 또는 표면에 접착제가 있는 폴리이미드가 플렉시블 부분(20)으로서 사용될 수 있다. 본 실시예에서, 플렉시블 부분(20)은 리지드-플렉스 구조가 제조될 때에만 플렉시블 부분(20)을 형성하도록 경화하거나 경화되는 유동체 형태로 도포될 플렉시블 재료에 의해 대체될 수 있다.
또한, 도 2와 관련하여 설명된 방법에서와 같이, 부품(6)과 희생 재료 부분(16)은 도체막(12)에 부착된다. 그 후, 도 10의 예에서, 부품(6)과 희생 재료 부분(16)을 위한 홀(4)이 형성된 적층된 절연체막(11)이 경화되지 않거나 사전 경화된 폴리머인 일체화된 절연체막(10)과 함께 도체막(12)의 상부에 적층된다. 적층 동안에, 절연체막(10, 11) 서로 녹아서 부품(6)과 부분(16) 주위로 일체화된 층(1)을 형성한다. 또한, 도체막(14)은 절연체막(10, 11)과 함께 구조에 적층된다. 도 11은 이러한 중간 스테이지 후의 구조를 도시한다.
도 12에 도시된 스테이지에서, 콘택 개구(8)와 콘택 단자(7)의 상부에 나온 재료는 제거되고, 콘택 단자(7)의 콘택 표면으로 연장하는 콘택 홀(18)이 콘택 개구(8)의 위치에 형성된다. 이것은, 예를 들어, CO2 레이저의 도움으로 수행될 수 있다.
도 13에서, 콘택 단자(7)를 도체막(12)에 전기적으로 연결하는 도체 재료가 콘택 홀(18) 내에 형성된다. 또한, 도체막(12, 14)이 도체(22, 24)를 포함하는 도체 패턴층을 형성하기 위하여 패터닝된다. 패터닝은, 예를 들어, 통상의 포토리소그라피 방법을 이용하여 형성될 수 있다.
도 14에 도시된 스테이지에서, 희생 재료(16)로 연장하는 그루브(9)가 블랭크로 밀링된다. 접착층(15)의 접착 및/또는 점착은 도 10과 관련하여 설명된 적층에 포함된 열처리 동안에 약화되고, 희생 재료(16)의 절연체층(1)으로의 부착은 나쁘다. 또한, 접착은 이러한 목적을 위하여 수행된 열적, UV 및/또는 화학적 처리의 도움으로 약화될 수 있다. 따라서, 희생 재료(16)의 나쁜 접착 및/또는 접착제(15)의 약화된 접착은 재료의 특성 및/또는 추가 프로세스의 결과일 수 있다. 이 이유 때문에, 희생 재료 부분(16) 및 그 표면에서의 절연체층(1) 부분은 블랭크로부터 용이하게 제거될 수 있다. 그 후, 도 15에 도시된 전자 모듈 또는 회로 보드가 접힐 수 있는 플렉시블 구역(13)뿐만 아니라 절연체층(1) 내에 매입된 적어도 하나의 부품(6)을 포함하는 도 8에 도시된 전자 모듈 또는 회로 보드가 획득된다. 본 실시예에서, 플렉시블 구역(13)은 플렉시블 구역(13)의 다른 측 상의 모듈 또는 회로 보드 부분을 서로 전기적으로 연결하는 이러한 지지막의 표면 상으로 지나가는 도체(22)뿐만 아니라 플렉스블 부분(20)의 일부를 형성하는 플렉시블 지지막을 포함한다.
도 9 내지 15의 방법의 도움으로, 2개의 도체 패턴층을 포함하는 플렉스블 구역(리지드-플렉스 보드)를 포함하는 이러한 회로 보드를 경제적으로 제조하는 것이 가능하다. 그러나, 본 방법에서, 도체 패턴의 개수는 원하는 개수의 교번하는 절연체 및 도체층이 도 13 및 14에 도시된 스테이지 사이의 블랭크의 표면에 추가될 수 있는 방식으로 동등하게 증가될 수 있다. 물론, 전술한 방법의 도움으로, 단일 도체 패턴층(도체(22))만을 포함하는 구조를 제조하는 것도 가능하다.
도 16 내지 22는 제3 실시예에 따른 제조 방법을 도시한다. 또한, 도 1 내지 8 및 도 9 내지 15의 설명과 관련되어 도시된 기술적 특징과 파라미터는 도 16 내지 22에 도시된 프로세스 스테이지에 적용될 수 있어, 제조 프로세스와 이점에 대한 모든 상세는 이어지는 실시예들에서는 불필요한 반복을 방지하기 위하여 반복되지 않는다. 그러나, 다음은 도 9 내지 15 및 도 16 내지 22에 도시된 실시예들 사이의 본질적인 차이를 제공한다.
도 16을 따르면, 본 실시예에서도 제조는 지지막(21)의 도움으로 지지되는 도체막(12)으로부터 개시된다. 지지막(21)은, 예를 들어, 금속일 수 있다. 예를 들어, 구리 필름이 지지막(21)으로서 사용될 수 있다. 콘택 개구(8)는 부품(6)의 콘택 단자(7)의 위치에서 도체막(12) 내에 형성될 수 있다. 또한, 제조될 플렉시블 구역(13) 주위로 지나가는 그루브(29)가 도체막(16) 내에 형성된다.
다음으로, 제조는 대부분 도 10과 관련하여 설명된 방식으로 계속된다. 이 스테이지는 도 17에서 도시된다. 도 10의 설명과 다르게, 도 17의 실시예에서, 층을 갖는 구조 또는 층들이 하나 또는 그 이상의 스테이지에서 접착층의 표면 상의 희생 재료 부분(16)과 희생 재료 부분(16)의 표면 상의 플렉시블 부분(20)이 있는 층을 갖는 구조가 형성되는 방식으로 플렉시블 구역(13)에서 도체막(12)의 표면에 부착된다. 또한, 층을 갖는 구조는 플렉시블 부분(20)의 표면 상에 하나 또는 그 이상의 절연체를 포함할 수 있다. 도면의 예에서, 플렉시블 부분(20)의 표면에 새로운 접착층(15)이 있다.
지지막(21)의 제거는 적층 후에, 즉, 도 17 및 18에 도시된 스테이지 사이에서 최상으로 수행된다. 도 18 내지 20에 도시된 스테이지는 도 11 내지 13에 도시된 방법 스테이지에 완전히 대응한다. 그러나, 도 20의 스테이지에서, 도체 패턴의 제조와 관련하여 그루브(29)를 고려하고 동시에 그루브(29)에서 성장하였을 수 있는 도체 재료를 제거하는 것이 가능하다.
또한, 도 16 내지 22의 실시예는 도 16에 도시된 스테이지에서 그루브(29)가 전혀 형성되지 않고 그 대신에 그루브(29)가 도체 패턴의 패터닝 스테이지에서만 리소그라피 방법을 이용하여 형성되는 방식으로 수정될 수 있다. 제2 수정에서, 그루브(29)는 도 16에 도시된 스테이지에서 이미 형성되지만 도체 패턴의 제조는 도 22에 도시된 스테이지 이후에만 수행되며, 이는 후술된다.
도 21에 도시된 스테이지에서, 희생 재료(16)로 연장하는 그루브(9)가 형상된다. 그루브(9)는 그루브(29)를 통해 형성될 수 있으며, 이 경우에 그루브(9)는 그루브(29)의 도움으로 정렬될 수 있다. 또한, 그루브(9)는 도체 재료를 정의하는 마스크로서 그루브(29)를 이용하여 제조될 수 있다. 예를 들어, CO2 레이저는 이 목적으로 매우 적합하다. 아니면, 도 21 및 22에 도시된 스테이지는 도 14 및 15에 도시된 방법에 대응한다.
도 23 내지 32는 제4 실시예에 따른 제조 방법을 도시한다. 또한, 도 1 내지 22의 설명과 관련되어 도시된 기술적 특징과 파라미터는 도 23 내지 32에 도시된 프로세스 스테이지에 적용될 수 있어, 제조 프로세스와 이점에 대한 모든 상세는 이어지는 실시예들에서는 불필요한 반복을 방지하기 위하여 반복되지 않는다. 그러나, 다음은 도 16 내지 22 및 도 23 내지 32에 도시된 실시예들 사이의 본질적인 차이를 제공한다.
본 방법에서, 도 23 및 24에 도시된 층을 갖는 구조가 제조된다. 도 23은 두께 방향으로 층을 갖는 구조의 개략적인 단면도를 도시한다. 도 23에 따르면, 층을 갖는 구조는 표면에 제1 플렉시블 도체(31)가 있는 제1 희생 재료 부분(30)을 포함한다. 다음으로, 제1 플렉시블 도체(31)의 상부에는, 플렉시블 부분(20)이 있으며, 그 상부에는 제2 플렉시블 도체(32)가 더 있다. 다음으로, 플렉시블 도체(32)의 표면에는 제2 희생 재료 부분(33)이 있다.
그 부분에 대하여, 도 24는 제1 플렉시블 도체(31)에 의해 정의되는 평면의 방향으로의 단면도로서 도 23의 층을 갖는 구조를 도시한다. 도 24의 단면도로부터, 층을 갖는 구조의 반대하는 2개의 단부 사이에 제1 플렉시블 도체(31)가 있으며 또한 콘택 베이스(33)는 도체(31)의 단부에 형성된다는 것을 알 수 있다. 도체(31) 사이에 잔류하는 재료는, 실시예에 따라, 희생 재료 부분(30)으로부터의 재료, 플렉시블 부분(20)으로부터의 재료, 이들 사이에 추가된 절연체 재료, 또는 기체 중 하나이다. 또한, 도체(31) 사이에 잔류하는 재료는 전술한 재료들 중 어떤 임의의 조합일 수도 있다. 층을 갖는 구조의 제2 플렉시블 도체(32)는 제1 플렉시블 도체(31)에 대응하는 방식으로 설계될 수 있다.
도 26의 스테이지는 도 16의 스테이지에 대응하지만, 또한 도 26의 스테이지에서 장래의 비아의 위치에 비아를 위한 콘택 개구(34)를 제조하는 것이 가능하다. 도 25의 스테이지에서, 대응하는 상대 부분이 제조된다. 부품이 상대 부분에 직접 부착되지 않는다면, 콘택 개구(8)는 도면에 도시된 바와 같이 제조될 필요가 없다. 또한, 접착층(15)은 상대 부분의 표면에 반드시 도포될 필요가 없을 수 있지만, 물론 접착층(15)을 도포하는 것도 가능하다.
도 27의 스테이지에서, 도 23 내지 26에 도시된 구조가 도 10 및 17과 관련하여 도시된 것에 대응하는 방식으로 서로 적층된다.
도 28은 적층된 구조를 도시하고, 도 29는 지지막(21)의 제거 후의 구조를 도시한다.
도 30에 도시된 스테이지에서, 비아를 위한 콘택 홀(35)이 비아의 콘택 개구(34)를 통해 제조된다. 이 스테이지에서, 도 21에 도시된 그루브(9)에 대응하는 그루브(미도시)도 제조되며, 제1 및 제2 희생 재료 부분(30, 33)의 실질적인 부분이 제거된다. 콘택 홀(18)은 콘택 개구(8)를 통해 개구된다.
다음으로, 도 31 및 32에 도시된 스테이지에서, 블랭크는 금속화되고 패터닝이 이전 실시예들의 방식으로 수행된다. 금속화와 관련하여, 도체 재료도 비아의 콘택 홀(35) 내에 성장하고, 이러한 방법으로 제1 플렉시블 도체(31)를 도체막(12)에 연결하고 제2 플렉시블 도체(32)를 제2 도체(14)에 연결하는 비아(36)가 형성된다. 금속화 및 패턴이 동안에 보호 재료로 플렉시블 구역(13)을 보호하는 이유가 있다. 제2 대체물은 금속화 또는 패터닝 후에만 희생 재료 부분(30, 33)을 제거하는 것이다.
도체 패턴층의 개수는 도 1 내지 32에 도시된 어떠한 실시예에서도 한정되지 않으며, 그 모두에서 구조의 표면 또는 표면들 상에 원하는 개수의 절연체 및 도체 패턴층을 제조하는 것이 가능하다.
전술한 방법에서, 하나의 우수한 특징은 이러한 특징이 제조 방법에서 매우 적은 추가 제조 스테이지를 발생시키는 방식으로 부품이 구조 내부에 매입되게 하고 플렉시블 구역이 제조되게 제조 방법이 허용한다는 것이다. 따라서, 방법들은 이러한 모듈 및 회로 보드를 매우 효율적으로 제조하는데 사용될 수 있어, 동시에 매우 상당한 비용 절감이 예측될 수 있다.
전술한 실시예에서, 부품은 회로 보드에 매입되지만, 부품의 매입은 필수적인 것은 아니다. 따라서, 플렉시블 구역을 포함하는 회로 보드는 심지어 매입된 부품 또는 부품들 없이도 전술한 예에 따라 제조될 수 있다.
또한, 층을 갖는 구조 예를 들어 적층된 부품 패키지는 전술한 방법에 따라 형성된 전자 모듈로부터 제조될 수 있다. 도 33 내지 35는 이러한 방법의 한 예를 도시한다.
도 33은 다른 것들 중에서 2개의 매입된 부품(6), 예를 들어 메모리 회로와 플렉시블 구역(13)을 포함하는 전자 모듈을 도시한다. 도 34에 따르면, 전자 모듈이 오버래핑 구조를 형성하도록 플렉시블 구역(13)에서 접혀진다. 도 35에 따르면, 부품(27)은, 원한다면, 표면 실장 방법을 이용하여 이 구조의 한 표면에 부착될 수 있으며, 솔더 볼(28) 또는 다른 대응하는 콘택 요소가 다른 표면상에 형성될 수 있다.
또한, 도 36 및 37의 방식에서, 전자 모듈은 전자 모듈의 여러 부분, 예를 들어, 3, 4 또는 5개의 부분이 플렉시블 구역(13)의 도움으로 오프래핑 구조를 형성하도록 접혀질 수 있다. 도 36은 도 평탄한 형태로 하나의 이러한 구조의 개략적인 도면을 도시하며, 도 37에서 중심 부분의 상부에서 접혀진 '날개(wing)'를 가지면서 도 36의 구조가 접힌다. 도 36에 도시된 구역(13) 위로 연장하는 검은 선은 동작상의 완전 무결성을 형성하기 위하여 부품(6)을 연결하는 도체를 나타낸다. 이러한 선의 일부는 다른 도체 패턴층에 대한 비아를 나타내는 검은 볼에서 끝난다.
실시예들의 도움으로, 다층 패키지에 대한 상대적으로 짧은 제조 프로세스를 달성하는 것이 가능하다. 예를 들어, 도 34의 다층 패키지에는 4개의 도체층이 있지만, 모든 4개의 도체층의 제조는 단일의 도체 패턴 제조 스테이지와 단일의 부품 부착 스테이지만을 필요로 한다. 플렉스 부분 없이, 패키지의 도체 패턴의 제조는 적으도 2개의 개별적이고 연속된 도체 패턴 제조 스테이지와 2개의 개별적인 부품 부착 스테이지를 필요로 한다.
따라서, 실시예들은 리지드-플렉스 타입 회로 보드를 제조하는 방법을 제공하며, 그 방법에서 다음의 방법 스테이지가 수행된다:
1. 제1 측과 제2 측을 갖는 도체막(12)이 취해지고, 제조가 개시된다. 도체막(12)은 순수하게 도체 재료, 예를 들어, 구리로 이루어질 수 있으며, 또는 전술한 바와 같이 일부가 절연 재료일 수 있는 2 또는 그 이상의 층을 포함할 수 있다.
2. 적어도 플렉시블 구역(13), 즉 회로 보드의 플렉스 부분을 덮는 방식으로 플렉시블막이 도체막(12)에 부착된다. 플렉시블막을 제조할 때, 예를 들어, 전술한 플렉시블층(2) 또는 플렉시블 부분(20)을 이용하는 것이 가능하다. 플렉시블막은 도체막(12)의 제1 또는 제2 측에 부착될 수 있다.
3. 희생 재료 부분(16)이 플렉시블 구역(13)의 위치에서 도체막(12)의 제1 측 상에서 도체막(12)에 부착된다.
4. 본질적으로 회로 보드의 전체 표면 영역 위로 도체막을 덮고 그 안에서 희생 재료 부분(16)을 둘러싸는 절연체층(1)이 도체막(12)의 제1 측 상에 제조된다. 이 경우에, 회로 보드의 표면 영역이라는 용어는 최종 제품인 회로 보드의 표면 영역을 말한다. 실제 제조 프로세스에서 처리되는 생산 패널은 여러 회로 보드를 포함할 수 있다. 통상적인 실시예에서, 절연체층(1)은 회로 보드의 표면 영역을 완전히 덮고, 일반적으로 절연체층(1)은 전체 생산 패널을 덮는다. 그러나, 절연체(1)에는 지역적인 홀 또는 개구가 있을 수 있다.
5. 희생 재료 부분(16)으로 연장하는 개구(9)가 도체막(12)의 제1 측 방향으로부터 절연체층(1) 내에 형성된다. 개구는, 예를 들어, 밀링에 의해 형성될 수 있다.
6. 희생 재료 부분(16)은 제거되며, 따라서, 플렉시블 구역(13)을 플렉시블하게 만든다.
7. 절연체층(1)의 제조 후에 도체(22)가 도체막(12)을 패터닝함으로써 제조된다.
전술한 방법 스테이지의 순서는 많은 방법으로 변경될 수 있다.
한가지 가능성은 방법 스테이지를 숫자 순서로 수행하는 것이다. 제2 예는 스테이지를 1, 2, 3, 4, 7, 5 및 6의 순서로 수행하는 것이다. 제3 예는 1, 3, 4, 7, 2, 5 및 6의 순서로 수행하는 것이다. 많은 다른 수행 순서를 이용하는 것이 가능하다. 또한, 스테이지 1이 나중에만 수행되는 것이 가능하며, 이 경우에, 도체막(12) 대신에 구조가, 예를 들어, 절연체막 또는 개별 지지 표면의 도움으로 제1 스테이지가 수행되는 동안 지지될 수 있다. 또한, 스테이지 7이 스테이지 4 전에 이미 수행될 때, 구조가 절연체막 또는 개별 지지 표면의 도움으로 지지되는 것도 가능하다.
일 실시예에서, 적어도 하나의 부품(6)이 절연체층(1) 내부에 놓인다. 이것은 부품(6)이 절연체층(1)의 제조 전에 도체막(12)의 제1 측 상에서 도체막(12)에 부착되고, 그 후에 적합한 스테이지에서 전기 콘택이 부품(6)의 콘택 단자(7)와 도체(22) 사이에 제조되는 방식으로 수행될 수 있다. 물론, 이러한 스테이지들도 제조 방법에서 일부 다른 시점에 수행되도록 계획될 수 있다. 또한, 도체막(12)이 부품의 부착 전에 패터닝되는 방식으로 진행하는 것도 가능하며, 이 경우, 부품(6)은 도체(22)에 의해 형성된 도체 패턴층에 부착될 것이다.
일 실시예에서, 부품(6)이 도체막(12)(또는 도체(22))에 부착되기 전에, 콘택 개구(8)가 콘택 요소의 제조를 위하여 형성된다. 콘택 단자(7)가 콘택 단자(7)를 콘택 개구(8)에 대응하도록 배치되고 도체막(12)에 전기적으로 연결하는 콘택 요소가 이러한 콘택 개구(8)를 통해 형성되는 방식으로, 부품(6)이 부착된다. 바람직하게는, 콘택 요소는 화학적 및/또는 전기 화학적 성장 방법을 이용하여 제조된다.
이러한 제조 방법의 도움으로, 다음을 포함하는 리지드-플렉스 전자 모듈을 제조하는 것이 가능하다.
- 도체(22)의 층,
- 플렉시블막(2 또는 20)을 포함하며, 도체(22)의 적어도 일부가 위로 지나가는 플렉시블막(2 또는 20)에 의해 지지되는 적어도 하나의 플렉시블 구역(13)(플렉스(flex)),
- 플렉시블 구역(13) 위에서 도체(22)를 지지하는 절연체층(1)(리지드),
- 표면에 콘택 단자(7)가 있고 콘택 단자(7)가 도체(22)를 대향하는 방식으로 배치된 절연체층(1) 내부의 적어도 하나의 부품(6), 및
- 화학적 또는 전기 화학적 방법을 이용한 성장에 의해 각각이 제조된 하나 또는 그 이상의 금속층으로 이루어진 일체화된 금속 부분인 콘택 단자(7)와 도체(22) 사이의 도전성 연결을 형성하기 위한 콘택 요소.
플렉시블 재료를 절약하기 원하는 일 실시예에서, 절연체층(1)과 도체(22) 사이에서 플렉시블 구역(13)의 각 에지로부터 절연체층(10) 내부에서 짧은 거리로만 연장하는 방식으로 플렉시블막이 지역적으로 구현될 수 있다. 이 경우에 플렉시블막이 절연체층(1)에 부착될 것이고 구조가 더욱 내구성있게 될 것이기 때문에, 이러한 짧은 오퍼래핑은 유익하다. 이 연결에서, 적합한 짧은 거리는 물론 애플리케이션에 의존하지만, 적합한 짧은 거리는, 예를 들어, 최대 2 cm이고, 일반적으로 1 cm보다 더 작을 수 있다.
일 실시예에서, 콘택 요소는 절연체층에 의해 측벽 및 부품(6)의 방향으로 경계를 가지며 도체(22) 방향으로 끊어지지 않고, 즉, 인터페이스 없이 도체(22)의 재료로 연결하는 전기 화학적 성장 방법에 의해 제조된 구리 코어를 포함한다. 이러한 구조의 일례는, 콘택 요소의 구리 코어와 도체(22)의 일부의 도전성 재료가 동일한 프로세스로 제조되어 부분들이 서로 단단하게 연결되어 사이에 인터페이스가 없는 구조이다.
보통 실시예에서, 목적은 콘택 요소의 높이가 콘택 요소의 최대 폭보다 작거나 같게 하는 것이다.
또한, 절연체층(1)이 적어도 하나의 층의 섬유 재료(19)를 포함하는 전자 모듈의 실시예들이 있으며, 섬유 재료에 섬유 재료(19) 및 부품(6)에 부착된 일체화된 폴리머층뿐만 아니라 부품(6)을 위한 개구가 있다.
전술한 제조 방법과 그 하부 프로세스는 많은 방법으로 수정될 수 있다. 예를 들어, 도체막(12)으로 부품을 부착하기 위한 실제 접착제의 사용은 일부 다른 접착 메카니즘으로 대체될 수 있다. 주어질 수 있는 한 예는 도체막(12)의 표면에 접착 특성을 갖는 절연체층을 사용하는 것이다. 이 경우에, 부품(6)은 절연체층에 직접 압착되어, 접착제를 사용한 실시예와 관련하여 설명된 바와 같이, 부품이 상응하여 제자리에 충분히 유지된다. 이러한 절연체층은, 예를 들어, 테이프와 유사한 코팅을 포함할 수 있으며, 또는 폴리머 또는 플라스틱 표면 부분을 갖는 유사한 재료로 이루어질 수 있다.
또한, 방법은 접착제(5) 또는 접착 특성을 사용하지 않으면서 구현될 수 있다. 이 경우에, 부품(6)은 예를 들어 진공의 도움으로 기계적으로 제자리에 유지될 수 있다. 진공 또는 유사한 임시 부착은 절연체 재료(1)의 도움으로 부품(6)이 제자리에 충분히 유지될 때까지 유지될 수 있다.
부착되는 부품(6)은, 예를 들어, 메모리칩, 프로세서, 또는 ASIC과 같은 집적 회로일 수 있다. 또한, 부착되는 부품은, 예를 들어, MEMS, LED 또는 수동 부품일 수 있다. 부착되는 부품은 케이스에 넣어질 수 있거나 케이스가 없을 수 있으며, 콘택 단자(7)는 콘택 영역, 콘택 범프 또는 유사한 것으로 이루어질 수 있다. 또한, 이는 부품의 콘택 영역의 표면의 실제 콘택 범프보더 더 얇은 도체 코팅일 수 있다.
또한, 방법은 접착제층(15)이 도체층의 내부에서 희생 재료의 표면에만 도포되는 방식으로 변형될 수 있다. 다른 대체물은 접착제층(15)을 희생 재료 및 도체층 모두의 표면 또는 사용된 다른 기판에 도포하는 것이다. 제3 대체물은 접착제층(15) 또는 대응하는 접착층을 포함하는 부분의 일부가 되도록 희생 재료를 그 전에 제조하는 것이다.
절연체층(1)의 재료는 전술한 예들과 다르게 선택될 수도 있다. 절연체층(1)은 적합한 폴리머 또는 폴리머를 함유하는 재료로부터 제조될 수 있다. 절연체층(1)의 제조 재료는, 예를 들어, 유동체 또는 사전 경화된 형태(프리프레그와 같은)일 수 있다. 예를 들어, FR4 또는 FR5 타입의 시트와 같은 유리 섬유 강화 에폭시 시트가 절연체층(1)의 제조에 사용될 수 있다. 절연체층(1)의 제조에 사용될 수 있는 재료의 다른 예는 PI(폴리이미드), 아라미드, 폴리테트라플루오로에틸렌, 및 Teflon®이다. 열경화성 플라스틱뿐만 아니라 또는 그에 대신하여, 절연체층(1)의 제조에서 써모플라스틱(thermoplastic), 예를 들어, LCP(liquid crystal polymer) 재료를 이용하는 것도 가능하다.
또한, 부품(6)과 희생 재료 부분(16)이 도체막(12) 대신에 도체(22)에 의해 형성된 이미 패터닝된 층에 부착되는 방식으로 진행하는 것이 가능하다. 이러한 방법에서, 도 26에 도시된 바와 같이 지지막을 이용하여 도체(22)를 지지하는 것이 자연스럽다. 또한, 도체막(14) 대신에 이미 패터닝된 도체(24)에 의해 형성된 층을 이용하는 것도 가능하다.
또한, 부품(6)과 도체(22) 사이의 연결은 상이한 방법으로 제조될 수 있다. 예를 들어, 부품(6)은 전기적 콘택이 결합에 이미 형성되는 방식으로 도체(22) 또는 도체막(12)에 결합된다. 이 경우에, 콘택 개구(8)와 콘택 홀(18)의 개구는 생략될 수 있으며, 또는 콘택 홀(18)을 충전할 어떠한 필요성도 없다. 예를 들어, 부품은 도전성 접착제의 도움으로 도체(22) 또는 도체막(12)에 접합될 수 있다. 도전성 접착제가 이방성의 도전성 접착제이면, 앞에서 개시된 실시예에서 설명된 바와 같이 도포될 수 있다. 등방성의 도전성 접착제가 사용되면, 접착제는 부품의 콘택 단자(7)의 표면으로 지역적으로 사용될 수 있다.
부품(6)과 도체(22) 또는 도체막(12) 사이에 전기적 콘택을 제조하는 다른 가능한 방법은, 예를 들어, 열 압축 방법, 초음파 본딩 방법 및 솔더링이다.
또한, 전술한 본 발명의 특징이, 예를 들어, 전자 모듈이 종래 기술에 따른 방법을 부분적으로 사용하고 여기에서 설명된 본 발명의 실시예들을 부분적으로 이용하는 방식으로 더 큰 완전 무결성의 일부로서 사용될 수 있다는 것이 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다. 또한, 전술한 전자 모듈의 표면 또는 표면들에 추가 회로 보드층을 제조하거나 예를 들어 표면 실장 기술을 이용하여 부품을 부착하는 것도 가능하다.
앞에서 개시된 예들은 일부 가능한 방법 및 구조를 나타내며, 이들의 도움으로 본 발명이 이용될 수 있다. 그러나, 본 발명은 앞에서 개시된 예 및 실시예에만 한정되지 않으며, 그 대신에 본 발명은 특허청구범위의 전체 범위 및 균등물 해석을 고려하여 다양한 다른 방법 및 구조를 포함한다.
1: 절연체층
2: 플렉시블층
5, 15: 접착층
6: 부품
7, 17: 콘택 단자
8: 콘택 개구
9, 29: 그루브
11: 절연체막
12, 14: 도체막
13: 플렉시블 구역
16: 희생 재료 부분
18: 콘택 홀
19: 섬유 재료
20: 플렉시블 부분
22, 24, 25, 26: 도체
23: 비아

Claims (24)

  1. 절연체 재료, 희생 재료, 및 적어도 하나의 부품(6)을 2개의 도체 재료층 사이에 적층하여, 절연체층(1), 희생 재료 부분(16) 및 상기 절연체층(1) 내부의 적어도 하나의 부품(6)을 포함하는 구조를 형성하는 단계; 및
    상기 도체 재료층을 패턴화하여 도체 패턴층(22)을 형성하는 단계;
    상기 구조의 일방의 면의 상기 도체 패턴층(22) 위에 플렉시블층(2)을 형성하는 단계;
    상기 구조의 타방의 면의 측으로부터 상기 희생 재료 부분(16)을 제거하여, 상기 구조 내에 상기 희생 재료 부분(16)이 제거된 위치에 플렉시블 구역(13)을 형성하는 단계;
    를 포함하는,
    리지드-플렉스 회로 보드 제조 방법.
  2. 2개의 도체 재료층의 일방인 도체막(12) 상에 플렉시블 부분(20)을 배치하는 단계;
    절연체 재료, 접착제, 희생 재료, 적어도 하나의 부품을 상기 도체막(12)과 2개의 도체 재료층의 타방인 다른 도체막(14)의 사이에 적층하여, 절연체층(1), 상기 플렉시블 부분(20) 상에 접착제층(15)으로 접착된 희생 재료 부분(16) 및 상기 절연체층(1) 내부의 적어도 하나의 부품(6)을 포함하는 구조를 형성하는 단계; 및
    상기 플렉시블 부분(20)을 남겨두고 상기 구조로부터 상기 희생 재료 부분(16) 및 상기 접착제층(15)을 제거하여, 상기 구조 내에 상기 희생 재료 부분(16)이 제거된 위치에 플렉시블 구역(13)을 형성하는 단계
    를 포함하는,
    리지드-플렉스 회로 보드 제조 방법.
  3. 절연체 재료, 희생 재료 부분(16) 및 플렉시블 부분(20)을 포함하는 층상 구조, 및 적어도 하나의 부품을 2개의 도체 재료층 사이에 적층하여, 절연체층(1), 상기 층상 구조 및 상기 절연체층(1) 내부의 적어도 하나의 부품(6)을 갖는 구조를 형성하는 단계; 및
    상기 플렉시블 부분(20)을 남겨두고 상기 희생 재료 부분(16)을 상기 구조로부터 제거하여, 상기 구조 내에 상기 희생 재료 부분(16)이 제거된 위치에 플렉시블 구역(13)을 형성하는 단계
    를 포함하는,
    리지드-플렉스 회로 보드 제조 방법.
  4. 제1의 희생 재료 부분(30), 제1의 플렉시블 도체(31), 플렉시블 부분(20), 제2의 플렉시블 도체(32) 및 제2의 희생 재료 부분(33)이 적층된 층상 구조를 형성하는 단계;
    절연체 재료, 상기 층상 구조 및 적어도 하나의 부품을 2개의 도체 재료층 사이에 적층하여, 절연체층(1), 상기 층상 구조 및 상기 절연체층(1) 내부의 적어도 하나의 부품(6)을 갖는 구조를 형성하는 단계; 및
    상기 제1의 희생 재료 부분(30) 및 상기 제2의 희생 재료 부분(33)을 상기 구조로부터 제거하여, 상기 구조 내에 상기 제1의 희생 재료 부분(30) 및 상기 제2의 희생 재료 부분(33)이 제거된 위치에 플렉시블 구역(13)을 형성하는 단계
    를 포함하는,
    리지드-플렉스 회로 보드 제조 방법.
  5. 제2항에 있어서,
    상기 도체 재료층은 도체막(12, 14)인,
    리지드-플렉스 회로 보드 제조 방법.
  6. 제2항에 있어서,
    상기 도체 재료층의 적어도 하나는 도체(22, 24)층인,
    리지드-플렉스 회로 보드 제조 방법.
  7. 제4항에 있어서,
    상기 플렉시블 구역(13)의 위치에서 플렉시블 부분(20)을 형성하는 플렉시블 재료는 2개의 도체 재료층 사이에 적층되는,
    리지드-플렉스 회로 보드 제조 방법.
  8. 제7항에 있어서,
    상기 플렉시블 부분(20)에 의해 지지되는 상기 플렉시블 구역(13) 위로 지나가는 플렉시블 도체(31, 32)는 상기 2개의 도체 재료층 사이에 적층되는,
    리지드-플렉스 회로 보드 제조 방법.
  9. 제2항에 있어서,
    상기 플렉시블 구역(13) 위로 지나가는 도체는 상기 2개의 도체 재료층의 한 도체 재료층으로부터 형성되는,
    리지드-플렉스 회로 보드 제조 방법.
  10. 제9항에 있어서,
    플렉시블 재료의 플렉시블 부분(20)은, 상기 플렉시블 구역(13) 위로 지나가는 도체를 지지하도록 상기 플렉시블 구역(13)의 위치에서 상기 회로 보드 내에 제조되는,
    리지드-플렉스 회로 보드 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 절연체층(1) 내부에 적층된 상기 부품(6)과 상기 회로 보드의 도체 패턴 사이에 전기 콘택이 제조되는,
    리지드-플렉스 회로 보드 제조 방법.
  12. 제11항에 있어서,
    상기 회로 보드의 상기 도체 패턴은 상기 2개의 도체 재료층의 제1 도체 재료층의 일부인,
    리지드-플렉스 회로 보드 제조 방법.
  13. 제12항에 있어서,
    적층 전에, 콘택 요소의 제조를 위한 콘택 개구(8)가 상기 제1 도체 재료층 내에 형성되고,
    상기 부품(6)이 콘택 단자(7)가 상기 콘택 개구(8)에 대응하도록 위치되는 방식으로 상기 제1 도체 재료층에 대하여 부착되고,
    상기 콘택 단자(7)를 상기 제1 도체 재료층에 전기적으로 연결하는 콘택 요소가 상기 콘택 개구(8)를 통해 제조되는,
    리지드-플렉스 회로 보드 제조 방법.
  14. 제13항에 있어서,
    상기 콘택 요소는 화학적 성장 방법 및 전기 화학적 성장 방법의 양자 또는 어느 하나를 이용하여 제조되는,
    리지드-플렉스 회로 보드 제조 방법.
  15. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 절연체층(1)은,
    섬유 재료(19) 및 사전 경화된 폴리머를 함유하는 적어도 하나의 절연체막(11)이 취해지고,
    상기 희생 재료 부분(16)을 위한 홀이나, 상기 희생 재료 부분(16) 및 상기 부품(6) 모두를 위한 홀이 섬유 재료(19)를 함유하는 각각의 절연체막(11) 내에 제조되고,
    상기 절연체막(11) 또는 절연체막들(11)이 적층될 다른 구조와 함께 적층되는,
    방식으로 제조되는,
    리지드-플렉스 회로 보드 제조 방법.
  16. 플렉시블막(2)과 도체(22)를 포함하는 적어도 하나의 플렉시블 구역(13) - 상기 도체(22)는 상기 플렉시블막(2)에 의해 지지되는 상기 플렉시블 구역(13) 위로 지나감 -;
    상기 플렉시블 구역(13) 외부에 있고 상기 플렉시블 구역(13)에 접하며, 제1 표면과 제2 표면을 갖는 절연체층(1);
    상기 절연체층(1)의 제1 표면 상의 도체(22)층;
    상기 절연체층(1)의 내부에 있고, 표면에 콘택 단자(7)가 있으며, 상기 콘택 단자(7)가 상기 절연체층(1)의 제1 표면 상의 상기 도체(22)를 대향하는 방식으로 배치되어, 상기 도체(22)에 접착체층(5)에 의해 부착되는 적어도 하나의 부품(6); 및
    상기 콘택 단자(7)와 상기 절연체층(1)의 제1 표면 상의 상기 도체(22) 사이에서 도전성 연결을 생성하기 위한, 화학적 또는 전기 화학적 방법을 이용한 성장에 의해 각각이 제조되는 하나 이상의 금속층으로 이루어진 일체화된 금속 부분인 콘택 요소;
    를 포함하고,
    상기 플렉시블막(2)은, 상기 절연체층(1)의 제1 표면 상의 상기 도체(22)층 상에 배치되어, 상기 도체(22)층이 상기 플렉시블막(2)과 상기 절연체층(1)의 사이에 있도록 하고, 상기 도체(22)층은 상기 플렉시블막(2)에 의해 지지되는 상기 플렉시블 구역(13) 위로 지나가는,
    리지드-플렉스 전자 모듈.
  17. 플렉시블 부분(20)과 도체(22)를 갖는 적어도 하나의 플렉시블 구역(13)으로서, 상기 플렉시블 부분(20)은 상기 플렉시블 구역(13)보다 넓은 폭을 갖고, 상기 도체(22)는 상기 플렉시블 구역(13)의 위치에 부분적으로 배치된 상기 플렉시블 부분(20)에 의해 지지되는 상기 플렉시블 구역(13) 위로 지나가는, 상기 플렉시블 구역(13);
    상기 플렉시블 구역(13) 외부에 있고 상기 플렉시블 구역(13)에 접하며, 제1 표면과 제2 표면을 갖는 절연체층(1);
    상기 절연체층(1)의 제1 표면 상의 도체(22)층;
    상기 절연체층(1)의 내부에 있고, 표면에 콘택 단자(7)가 있으며, 상기 콘택 단자(7)가 상기 절연체층(1)의 제1 표면 상의 상기 도체(22)를 대향하는 방식으로 배치되어, 상기 도체(22)에 접착체층(5)에 의해 부착되는 적어도 하나의 부품(6); 및
    상기 콘택 단자(7)와 상기 절연체층(1)의 제1 표면 상의 상기 도체(22) 사이에서 도전성 연결을 생성하기 위한, 화학적 또는 전기 화학적 방법을 이용한 성장에 의해 각각이 제조되는 하나 이상의 금속층으로 이루어진 일체화된 금속 부분인 콘택 요소
    를 포함하는,
    리지드-플렉스 전자 모듈.
  18. 플렉시블막(20)과 상기 플렉시블막(20)의 양측의 표면 상에 있는 상기 플렉시블막(20)에 의해 지지되는 적어도 하나의 플렉시블 구역(13) - 상기 플렉시블 구역(13)은 상기 플렉시블 구역(13) 위로 지나가는 도체(31; 32)를 가짐 -;
    상기 플렉시블 구역(13) 외부에 있고 상기 플렉시블 구역(13)에 접하며, 제1 표면과 제2 표면을 갖는 절연체층(1);
    상기 절연체층(1)의 제1 표면 상의 도체(22)층;
    상기 절연체층(1)의 내부에 있고, 표면에 콘택 단자(7)가 있으며, 상기 콘택 단자(7)가 상기 절연체층(1)의 제1 표면 상의 상기 도체(22)를 대향하는 방식으로 배치되어, 상기 도체(22)에 접착체층(5)에 의해 부착되는 적어도 하나의 부품(6); 및
    상기 콘택 단자(7)와 상기 절연체층(1)의 제1 표면 상의 상기 도체(22) 사이에서 도전성 연결을 생성하기 위한, 화학적 또는 전기 화학적 방법을 이용한 성장에 의해 각각이 제조되는 하나 이상의 금속층으로 이루어진 일체화된 금속 부분인 콘택 요소;
    를 포함하는 리지드-플렉스 전자 모듈에 있어서,
    상기 플렉시블 구역(13)의 도체(31; 32)는, 분리된 도체 패턴층을 구성하고 상기 절연체층(1)의 상기 제1 표면 및 제2 표면 사이의 상기 절연체층(1)의 내부로 지나가고,
    상기 리지드-플렉스 전자 모듈은, 상기 플렉시블 구역(13)의 상기 도체(31, 32)를, 상기 절연체층(1)의 표면 상의 적어도 하나의 도체(22)와 전기적으로 접속하기 위한 비아(36)를 포함하는,
    리지드-플렉스 전자 모듈.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 절연체층(1)은 상기 부품(6)을 위한 개구가 있는 적어도 하나의 섬유 재료(19)층과, 상기 섬유 재료(19) 및 상기 부품(6)에 부착된 일체화된 폴리머층을 포함하는,
    리지드-플렉스 전자 모듈.
  20. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 도체(22)와 상기 부품(6) 사이에 폴리머층(5)을 더 포함하며,
    상기 폴리머층에는, 상기 콘택 요소를 위한 콘택 홀(18)이 있으며, 상기 콘택 요소는 상기 콘택 홀(18)을 완전히 채우는,
    리지드-플렉스 전자 모듈.
  21. 제20항에 있어서,
    상기 폴리머층(5)은 상기 부품(6)의 위치에서만 존재하는 방식으로 지역적인,
    리지드-플렉스 전자 모듈.
  22. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 절연체층(1)의 제2 표면 상에 제2 도체(24)층을 더 포함하는,
    리지드-플렉스 전자 모듈.
  23. 제16항 내지 제18항 중 어느 한 항에 있어서,
    상기 플렉시블 구역(13)의 도체(22)는 상기 절연체층(1)의 제1 표면 상의 도체(22)와 동일한 도체 패턴층인,
    리지드-플렉스 전자 모듈.
  24. 제22항에 있어서,
    상기 플렉시블 구역(13)의 도체(24)는 상기 절연체층(1)의 제2 표면 상의 도체(24)와 동일한 도체 패턴층인,
    리지드-플렉스 전자 모듈.
KR1020100000426A 2009-01-05 2010-01-05 리지드-플렉스 모듈 및 제조 방법 KR101615955B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20095005 2009-01-05
FI20095005A FI122216B (fi) 2009-01-05 2009-01-05 Rigid-flex moduuli

Publications (2)

Publication Number Publication Date
KR20100081282A KR20100081282A (ko) 2010-07-14
KR101615955B1 true KR101615955B1 (ko) 2016-04-28

Family

ID=40329463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100000426A KR101615955B1 (ko) 2009-01-05 2010-01-05 리지드-플렉스 모듈 및 제조 방법

Country Status (6)

Country Link
US (3) US9425158B2 (ko)
JP (1) JP5714231B2 (ko)
KR (1) KR101615955B1 (ko)
CN (2) CN101770959A (ko)
FI (1) FI122216B (ko)
GB (1) GB2469704A (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386329B (zh) * 2011-11-14 2014-04-30 中山大学 一种柔性电子器件的制作方法
US9818049B2 (en) * 2011-12-08 2017-11-14 Tmd Holding B.V. Anti skimming and anti shimming card feed unit, kernel element, read out unit, transaction machine and method
WO2014041602A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP5840598B2 (ja) 2012-12-17 2016-01-06 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、電子機器及びタッチ検出機能付き表示装置の製造方法
CN203072246U (zh) * 2012-12-31 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
WO2014118916A1 (ja) * 2013-01-30 2014-08-07 株式会社メイコー 部品内蔵基板の製造方法
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN105282995B (zh) * 2014-06-24 2018-04-06 健鼎（无锡）电子有限公司 移除部分的多层线路结构的方法
CN104766826B (zh) * 2015-01-23 2020-11-13 珠海欧比特宇航科技股份有限公司 一种用于飞参记录仪的存储器组件及其加工方法
DE102015113324A1 (de) 2015-08-12 2017-02-16 Schweizer Electronic Ag Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
DE102015113322B3 (de) 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
CN105161343A (zh) * 2015-10-19 2015-12-16 精元电脑股份有限公司 键盘电路板模组
US20170196094A1 (en) * 2015-12-30 2017-07-06 AT&S Austria Electronic component packaged in a flexible component carrier
US9633950B1 (en) * 2016-02-10 2017-04-25 Qualcomm Incorporated Integrated device comprising flexible connector between integrated circuit (IC) packages
US10743422B2 (en) 2016-09-27 2020-08-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component in a core on conductive foil
US11089682B2 (en) * 2018-09-12 2021-08-10 Lg Innotek Co., Ltd. Flexible circuit board, chip package including the same, and electronic device including the chip package
CN209376018U (zh) 2018-11-14 2019-09-10 奥特斯(中国)有限公司 具有改进的弯曲性能的部件承载件
KR102653216B1 (ko) * 2018-11-16 2024-04-01 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 전자기기
CN110248500B (zh) * 2019-06-24 2021-05-04 深圳华麟电路技术有限公司 用于伸缩式摄像头的软硬结合板及其制作工艺
CN113131291B (zh) * 2021-03-11 2023-05-12 东莞市晟合科技有限公司 一种搭载电子元器件的连接线及其制作方法
CN114189998A (zh) * 2021-12-23 2022-03-15 江西荣晖电子有限公司 一种零溢胶刚挠板产品的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308540A (ja) 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2006140213A (ja) * 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
WO2007013595A1 (ja) * 2005-07-29 2007-02-01 Fujikura Ltd. 屈曲式リジットプリント配線板およびその製造方法
JP2008034588A (ja) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4003344C1 (ko) * 1990-02-05 1991-06-13 Fa. Carl Freudenberg, 6940 Weinheim, De
JPH05267846A (ja) * 1992-03-17 1993-10-15 Hitachi Chem Co Ltd フレックス・リジット配線板の製造法
JP3310037B2 (ja) * 1993-01-05 2002-07-29 株式会社東芝 プリント配線板の製造方法
JPH08125342A (ja) * 1994-10-21 1996-05-17 Nec Corp フレキシブル多層配線基板とその製造方法
JPH08288655A (ja) * 1995-04-18 1996-11-01 Nippon Avionics Co Ltd フレックス・リジッド・プリント配線板の製造方法
JP2001015917A (ja) * 1999-06-30 2001-01-19 Toshiba Corp リジッドフレックスプリント配線板の製造方法
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
JP2004140018A (ja) * 2002-10-15 2004-05-13 Denso Corp 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US20050092519A1 (en) * 2003-11-05 2005-05-05 Beauchamp John K. Partially flexible circuit board
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102004057505B4 (de) * 2004-11-29 2008-08-21 Lisa Dräxlmaier GmbH Elektrisches Funktionsbauteil
JP2006202889A (ja) * 2005-01-19 2006-08-03 Fujikura Ltd リジッドフレックス多層プリント配線板の製造方法
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
CN101233351B (zh) 2005-07-29 2011-01-26 株式会社开滋 具有缩径接头部的阀和缩径用接头、以及采用该阀及缩径用接头的配管系统
US8335084B2 (en) * 2005-08-01 2012-12-18 Georgia Tech Research Corporation Embedded actives and discrete passives in a cavity within build-up layers
US7523547B2 (en) * 2005-08-31 2009-04-28 International Business Machines Corporation Method for attaching a flexible structure to a device and a device having a flexible structure
EP1951015A4 (en) * 2005-10-14 2011-03-23 Fujikura Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
KR100800475B1 (ko) * 2006-07-10 2008-02-04 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
KR100754080B1 (ko) * 2006-07-13 2007-08-31 삼성전기주식회사 리지드-플렉서블 인쇄회로기판 및 그 제조방법
WO2008027396A1 (en) * 2006-08-28 2008-03-06 Chipstack Inc. Rigid flex printed circuit board
US7659617B2 (en) * 2006-11-30 2010-02-09 Tessera, Inc. Substrate for a flexible microelectronic assembly and a method of fabricating thereof
KR100837276B1 (ko) * 2006-12-20 2008-06-11 삼성전자주식회사 인쇄 회로 기판 및 이를 사용하는 반도체 메모리 모듈
AT11664U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
CN100501991C (zh) * 2007-06-29 2009-06-17 中兴通讯股份有限公司 一种封装芯片及对芯片进行封装的方法
TWI345432B (en) * 2007-07-26 2011-07-11 Nan Ya Printed Circuit Board Corp Method for manufacturing a rigid-flex circuit board
US8267681B2 (en) 2009-01-28 2012-09-18 Donaldson Company, Inc. Method and apparatus for forming a fibrous media

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308540A (ja) 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2006140213A (ja) * 2004-11-10 2006-06-01 Cmk Corp リジッドフレックス多層プリント配線板
WO2007013595A1 (ja) * 2005-07-29 2007-02-01 Fujikura Ltd. 屈曲式リジットプリント配線板およびその製造方法
JP2008034588A (ja) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法

Also Published As

Publication number Publication date
CN108133897A (zh) 2018-06-08
US9674948B2 (en) 2017-06-06
CN108133897B (zh) 2022-05-03
JP2010157739A (ja) 2010-07-15
US20170127508A1 (en) 2017-05-04
GB2469704A (en) 2010-10-27
FI20095005A (fi) 2010-07-15
JP5714231B2 (ja) 2015-05-07
CN101770959A (zh) 2010-07-07
FI20095005A0 (fi) 2009-01-05
US20100170703A1 (en) 2010-07-08
US9425158B2 (en) 2016-08-23
GB0922218D0 (en) 2010-02-03
US20160330830A1 (en) 2016-11-10
US9820375B2 (en) 2017-11-14
KR20100081282A (ko) 2010-07-14
FI122216B (fi) 2011-10-14

Similar Documents

Publication Publication Date Title
KR101615955B1 (ko) 리지드-플렉스 모듈 및 제조 방법
US11716816B2 (en) Method for manufacturing an electronic module and electronic module
KR101101603B1 (ko) 전자 모듈 제조 방법
JP5064210B2 (ja) 電子モジュール及びその製造方法
JP5025644B2 (ja) 回路基板構造および回路基板構造の製造方法
KR101034279B1 (ko) 도체 패턴층에 전기적으로 연결된 부품을 포함하는 전자모듈 제조방법
KR101455234B1 (ko) 회로 보드 구조체 제조 방법 및 회로 보드 구조체
CN101827494B (zh) 线路板及其制造方法
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
KR101489266B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20110011614A (ko) 회로모듈 및 제조방법
KR20070041774A (ko) 부품을 포함한 층의 제조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant