KR101615276B1 - 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법 - Google Patents

적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법 Download PDF

Info

Publication number
KR101615276B1
KR101615276B1 KR1020157024061A KR20157024061A KR101615276B1 KR 101615276 B1 KR101615276 B1 KR 101615276B1 KR 1020157024061 A KR1020157024061 A KR 1020157024061A KR 20157024061 A KR20157024061 A KR 20157024061A KR 101615276 B1 KR101615276 B1 KR 101615276B1
Authority
KR
South Korea
Prior art keywords
memory device
die
substrate
memory
coupling
Prior art date
Application number
KR1020157024061A
Other languages
English (en)
Other versions
KR20160009011A (ko
Inventor
브라이언 엠. 헨더슨
시쿤 구
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160009011A publication Critical patent/KR20160009011A/ko
Application granted granted Critical
Publication of KR101615276B1 publication Critical patent/KR101615276B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

반도체 디바이스는 기판에 결합된 다이, 기판의 반대쪽을 향하고 있는 다이의 표면에 결합된 제 1 메모리 디바이스 및 제 2 메모리 디바이스가 제 1 메모리 디바이스와 적어도 부분적으로 중첩되도록 기판의 반대쪽을 향하고 있는 다이의 표면과 제 2 메모리 디바이스 사이에 결합된 커플링 디바이스를 포함한다. 또한, 제 1 및 제 2 메모리 디바이스들을, 적어도 부분적으로 중첩되는 방식으로 다이 상에 탑재하는 방법이 개시된다.

Description

적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법{SEMICONDUCTOR DEVICE HAVING STACKED MEMORY ELEMENTS AND METHOD OF STACKING MEMORY ELEMENTS ON A SEMICONDUCTOR DEVICE}
[0001]본 개시물은 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법에 관한 것이며, 보다 구체적으로 제 2 메모리 엘리먼트에 적어도 부분적으로 중첩된 제 1 메모리 엘리먼트를 갖는 반도체 디바이스, 그리고 반도체 디바이스 상에 메모리 엘리먼트들을 적어도 부분적으로 중첩시키는 방식으로 적층하는 방법에 관한 것이다.
[0002]관통-실리콘 적층(TSS; through-silicon stacking) 메모리-온-로직과 같은 특정 애플리케이션들의 경우, 전체 용량을 개선시키기 위해서, 반도체 디바이스 상에 나란히 탑재된 2개를 메모리 엘리먼트들을 갖는 것, 예를 들어, 주문형 집적 회로(ASIC) 상에 2개의 동적 랜덤 액세스 메모리(DRAM) 다이들을 갖는 것이 바람직하다. 다양한 다른 타입들의 메모리(랜덤 액세스 메모리(RAM), 정적 RAM(SRAM), 페이즈-변경 RAM(PRAM), 자기 RAM(MRAM) 등) 다른 애플리케이션들에 사용될 수 있고 유사한 방식으로 탑재될 수 있다.
[0003]적층형 애플리케이션들을 위한 와이드 I/O DRAM 다이들은 종종, 상용성과 비용 때문에 모노-다이로 구성된다. 높은 용량의 와이드 I/O DRAM 다이들은 약 8-12mm 길이인 에지들을 가질 수 있다. 이러한 다이들 중 2개를, 양측이 또한 약 8-12mm인 ASIC 상에 배치하는 것은, DRAM 다이들의 많은 부분들이 ASIC의 에지들을 넘어서 확장되며, 여기서는 지지되지 않기 때문에 기계적인 곤란함들을 나타낸다. 또한, DRAM 상의 전기적 인터페이스가 ASIC과 교차하지 않을 수 있다.
[0004]도 1은 종래의 탑재 배열을 도시하며, 패키지 기판(104)의 반대쪽을 향하고 있는 반도체 다이(102)의 측 상에 재분배층(106)을 포함하는, 패키지 기판(104) 상에 탑재된 반도체 다이(102)를 도시한다. 제 1 및 제 2 메모리 엘리먼트들, 이 경우, 제 1 DRAM(108)과 제 2 DRAM(110)이 재분배층(106) 상에 탑재되고 마이크로범프들(112)에 의해서 이 재분배층(106)에 전기적으로 연결된다. 상기로부터 제 1 및 제 2 DRAM들(108, 110)을 나타내는 도 1 및 도 2로부터 명백해질 바와 같이, 제 1 및 제 2 DRAM들(108, 110)의 결합된 면적이 반도체 다이(102)의 표면적보다 실질적으로 더 넓고, 따라서, 제 1 및 제 2 DRAM들(108, 110) 각각의 상당한 부분들이 반도체 다이(102)의 주변부를 넘어서 확장되어 지지되지 않는다. 이 구성은, 제 1 및 제 2 DRAM들(108, 110)의 돌출부(overhang)가 반도체 다이(102)의 풋프린트를 넘어서 확장되기 때문에 기판 상에 포지셔닝시키는 것이 곤란할 수 있고 기계적인 결함을 나타내기 쉬울 수 있다. 이외에도, 이러한 배열이 이면 층들 상에 상대적으로 긴 경로들을 요구할 수 있고 제 1 및 제 2 DRAM들(108, 110)을 수용하기 위해서 인터페이스들이 반도체 다이(102)의 에지에 매우 가깝게 배치될 것을 요구할 수 있다.
[0005]반도체 다이 상에 2개의 메모리 엘리먼트들을 탑재하기 위한 다른 종래의 배열이 도 3에 도시된다. 도 3은 패키지 기판(304) 상에 탑재된 반도체 다이(302)를 도시한다. 인터포저(306)가 패키지 기판(304)의 반대쪽을 향하는 반도체 다이(302)의 측 상에 탑재되고, 인터포저(306)의 면적은 대략, 상부에 탑재된 제 1 DRAM(308)과 제 2 DRAM(310)의 면적들을 결합한 만큼의 크기를 갖는다. 인터포저(306)는 반도체 다이(302)와 제 1 DRAM(308) 및 제 2 DRAM(310) 사이에서 기계적인 지지뿐만 아니라 전기적 연결들을 제공한다. 그러나, 인터포저(306)는 미세한 상호접속 피치를 가져야 만하고, 인터포저(306)의 사이즈와 본질적으로 작은 상호접속 피치는 인터포저(306)의 값이 비싸지게 한다.
[0006]따라서, 앞의 곤란성들을 실질적으로 방지하면서 반도체 다이 상에 2개의 메모리 엘리먼트들을 탑재시키는 이점들을 획득하는 것이 바람직할 것이다.
[0007]본 발명의 제 1 예시적인 실시형태는, 기판에 결합된 다이, 기판의 반대쪽을 향하고 있는 다이의 표면에 결합된 제 1 메모리 디바이스 및 기판의 반대쪽을 향하고 있는 다이의 표면과 제 2 메모리 디바이스 사이에 결합된 커플링 디바이스를 포함하는 반도체 디바이스에 관한 것이다. 제 2 메모리 디바이스는, 적어도 부분적으로 제 1 메모리 디바이스와 중첩된다.
[0008]본 발명의 다른 예시적인 실시형태는 기판 상에 탑재된 다이를 포함하는 반도체 디바이스이고, 다이는 기판을 향하고 있는 제 1 표면과 기판의 반대쪽을 향하고 있는 제 2 표면을 갖는다. 제 1 메모리 디바이스는 다이의 제 2 표면 상에 탑재되고, 커플링 디바이스는 다이의 제 2 표면에 탑재되고, 제 2 메모리 디바이스는 적어도 부분적으로 제 1 메모리 디바이스 위에 놓이고 그리고 적어도 부분적으로 커플링 디바이스 위에 놓인다. 또한, 제 2 메모리 디바이스는 커플링 디바이스에 의해 다이에 전기적으로 결합된다.
[0009]본 발명의 추가의 예시적인 실시형태는, 다이의 제 1 표면이 기판을 향하고 다이의 제 2 표면이 기판의 반대쪽을 향하도록 다이를 기판에 결합시키는 단계, 제 1 메모리 디바이스를 다이의 제 2 표면에 결합시키는 단계 및 제 2 메모리 디바이스의 적어도 제 1 부분이 제 1 메모리 디바이스와 중첩되도록 제 2 메모리 디바이스를 다이의 제 2 표면에 결합시키는 단계를 포함하는 반도체 디바이스를 형성하는 방법이다.
[0010]본 발명의 추가의 예시적인 실시형태는, 기판 상에 탑재된 다이 ―다이는 기판을 향하는 제 1 표면과 기판의 반대쪽을 향하는 제 2 표면을 가짐―, 다이의 제 2 표면 상에 탑재된 제 1 메모리 디바이스, 제 2 메모리 디바이스, 및 제 2 메모리 디바이스가 제 1 메모리 디바이스와 적어도 부분적으로 중첩되고 그리고 제 2 메모리 디바이스를 다이에 전기적으로 결합시키도록 제 2 메모리 디바이스를 다이의 제 2 표면에 탑재시키기 위한 탑재 수단을 포함하는 반도체 디바이스를 포함한다.
[0011]본 발명의 또 다른 예시적인 실시형태는, 다이의 제 1 표면이 기판을 향하고 다이의 제 2 표면이 기판의 반대쪽을 향하도록 다이를 기판에 결합시키기 위한 단계, 제 1 메모리 디바이스를 다이의 제 2 표면에 결합시키기 위한 단계 및 제 2 메모리 디바이스의 적어도 제 1 부분이 제 1 메모리 디바이스와 중첩되도록 제 2 메모리 디바이스를 다이의 제 2 표면에 결합시키기 위한 단계를 포함하는 반도체 디바이스를 형성하는 방법을 포함한다.
[0012]본 발명의 다른 예시적인 실시형태는, 명령들을 포함하는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하고, 명령들은, 컴퓨터에 의해 실행될 때 컴퓨터로 하여금, 다이의 제 1 표면이 기판을 향하고 다이의 제 2 표면이 기판의 반대쪽을 향하도록 다이를 기판에 결합시키고, 제 1 메모리 디바이스를 다이의 제 2 표면에 결합시키고, 그리고 제 2 메모리 디바이스의 적어도 제 1 부분이 제 1 메모리 디바이스와 중첩되도록 제 2 메모리 디바이스를 다이의 제 2 표면에 결합시키는 명령들이다.
[0013]첨부 도면들이 본 발명의 실시형태들의 설명을 돕기 위해 제시되고, 실시형태들의 한정이 아닌 설명만을 위해 제공된다.
[0014]도 1은 종래의 방식으로 상부에 2개의 메모리 엘리먼트들이 탑재되어 있는 반도체 디바이스의 개략적인 측면 정면도이다.
[0015]도 2는 도 1의 반도체 디바이스 및 메모리 엘리먼트들의 상부 평면도이다.
[0016]도 3은 다른 종래의 방식으로 상부에 2개의 메모리 엘리먼트들이 탑재되어 있는 반도체 디바이스의 개략적인 측면 정면도이다.
[0017]도 4는 본 개시물의 제 1 실시형태에 따른 상부에 2개의 메모리 엘리먼트들이 탑재되어 있는 반도체 디바이스의 개략적인 측면 정면도이다.
[0018]도 5는 본 개시물의 다른 실시형태에 따른 상부에 2개의 메모리 엘리먼트들이 탑재되어 있는 반도체 디바이스의 개략적인 측면 정면도이다.
[0019]도 6은 본 개시물의 실시형태에 따른 방법을 도시하는 흐름도이다.
[0020]도 7은 본 개시물의 실시형태들이 사용될 수 있는 예시적인 무선 통신 시스템의 개략도이다.
[0021]본 발명의 양상들이 본 발명의 특정 실시예들에 관한 다음의 설명 및 관련 도면들에 개시되어 있다. 대안적인 실시형태들이 본 발명의 범위를 벗어나지 않고 고안될 수 있다. 또한, 본 발명의 잘 알려진 엘리먼트들은 본 발명의 관련된 세부 사항을 불명료하게 하지 않도록 상세하게 설명되지 않거나, 생략될 것이다.
[0022]"예시적인"이라는 단어는 예시, 실례 또는 예증"의 역할을 의미하는 것으로 본 명세서에 사용된다. "예시"로서 본 명세서에 기술된 임의의 실시예가, 반드시 다른 실시예들에 비해 바람직하거나 유리한 것으로 해석되는 것은 아니다. 마찬가지로, "본 발명의 실시예들"이라는 용어는 본 발명의 모든 실시예들이 논의된 특징, 장점 또는 동작 모드를 포함하는 것을 필요로 하지 않는다.
[0023]본원에서 사용된 용어는 특정 실시예들만을 설명하기 위한 목적이며, 본 발명의 실시예들을 한정하려는 의도는 아니다. 본 명세서에 사용된 바와 같이, 단수 형태는 문맥상 명백하게 다르게 지시하지 않는 한, 복수의 형태를 또한 포함하도록 의도된다. 본 명세서에서 사용될 때, "포함하다", 포함하는" "구비하다" 및/또는 "구비하는"이라는 용어는 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않고, 명시된 특징들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트의 존재를 명시한다는 것이 추가로 이해될 것이다.
[0024]또한, 많은 실시예들이 예를 들어, 컴퓨팅 디바이스의 엘리먼트들에 의해 수행될 동작들의 시퀀스들의 견지에서 설명된다. 본 명세서에 개시된 다양한 동작들이 특정 회로들(예컨대, 주문형 집적 회로(ASIC))에 의해, 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 또는 이 둘의 조합에 의해 수행될 수 있다는 것이 인식될 것이다. 또한, 본 명세서에 개시된 동작들의 이러한 시퀀스가, 실행 시, 관련된 프로세서가 본 명세서에 개시된 기능을 수행하게 하는 대응하는 컴퓨터 명령들의 세트가 내부에 저장되어 있는 임의의 형태의 컴퓨터 판독가능 저장 매체 내에 완전히 구현되는 것으로 고려될 수 있다. 따라서, 본 발명의 다양한 양상들은 다수의 상이한 형태들로 구현될 수 있으며, 이들 모두는 청구 요지의 범위 내에 있는 것으로 고려된다. 또한, 본 명세서에 개시된 실시예들 각각에 대해, 임의의 이러한 실시예들의 대응하는 형태는 예를 들어, 설명된 동작을 수행하도록 "구성된 로직"으로서 본 명세서에서 설명될 수 있다.
[0025]도 4는, 패키지 기판(404) 상에 탑재되고, 패키지 기판(404)의 반대쪽을 향하는 반도체 다이(402)의 측 상에 재분배층(406)을 포함하는 반도체 다이(402)를 도시한다. 반도체 다이(402)는 주변 에지(408)에 의해 한정된 주변부를 갖는다. DRAM을 포함할 수 있는 제 1 메모리 디바이스(410)는 상부 표면(412)을 가지며 반도체 다이(402) 상에 탑재되어 제 1 메모리 디바이스(410)의 대부분 또는 전부가 반도체 다이(402) 위에 놓인다. 제 1 메모리 디바이스(410) 및 반도체 다이(402)의 상대적인 사이즈들에 따라서, 제 1 메모리 디바이스(410)가 반도체 다이(402)의 주변부 내에 완전히 탑재될 수 있거나, 또는 도 4에 도시된 바와 같이, 제 1 메모리 디바이스(410)의 소부분(414)이 반도체 다이(402)의 주변 에지(408)를 지나서 확장될 수 있다. 제 1 메모리 디바이스(410)가 재분배 층(406) 상의 제 1 위치에서 마이크로범프들(416)에 의해 재분배 층(406)에 결합되므로, 반도체 다이(402)는 제 1 메모리 디바이스(410)와 통신할 수 있다.
[0026]인터포저(418)가 제 1 메모리 디바이스(410)에 인접하게 재분배층(406) 상에 탑재되고 반도체 다이(402)의 주변부 내에 완전히 놓일 수 있거나, 또는, 도 4에 도시된 바와 같이, 인터포저(418)의 소부분(420)이 반도체 다이(402)의 주변 에지(408)를 넘어서 확장될 수 있다. 인터포저(418)는 상부 표면(422)을 가지며 제 1 메모리 디바이스(410)의 두께와 대체로 동일한 두께를 가지므로, 제 1 메모리 디바이스(410)와 인터포저(418)가 재분배층(406) 상에 탑재되는 경우, 제 1 메모리 디바이스(410)의 상부 표면(412)과 인터포저(418)의 상부 표면(422)이 대체로 재분배층(406)으로부터 동일한 거리에 있다. 인터포저(418) 상의 마이크로범프들(424)이 인터포저(418)와 재분배층(406) 상의 제 2 위치 사이에서 전기 접속을 제공한다. 인터포저(418)는 또한, 인터포저(418)의 상부 표면(422) 상의 위치들을 마이크로범프들(424)로 연결시키고 인터포저(418)를 통과하는 전기 경로(pathway)를 제공하기 위해서 관통-비아들(미도시)을 포함한다. 인터포저(418)는 또한, 그 상부 또는 하부 표면 상에 재분배층(미도시)을 포함할 수 있지만, 대체로 인터포저(418) 상에 재분배층의 사용이 요구되지는 않는다.
[0027]제 2 메모리 디바이스(426)가 인터포저(418) 상에 탑재되고 결합되어 제 2 메모리 디바이스(426)가 제 1 메모리 디바이스(410)와 적어도 부분적으로 중첩된다. 마이크로범프들(428)이 제 2 메모리 디바이스(426)와 인터포저(418) 사이에 전기 연결을 제공한다. 따라서, 제 2 메모리 디바이스(426)는 제 1 메모리 디바이스(410)의 상부 표면(412)와 인터포저(418)의 상부 표면(422) 위에 놓인다. 이러한 방식으로 제 2 메모리 디바이스(426)를 탑재하는 것은, 제 1 및 제 2 메모리 디바이스들이 동일 평면에 탑재되는 종래의 배열들에 비해, 반도체 다이(402)와 제 1 메모리 디바이스(410)와 제 2 메모리 디바이스(426)에 의해 형성된 패키지의 결합된 높이를 증가시킨다; 그러나, 이러한 적층 배열은 패키지의 측방 치수들을 상당히 감소시키고 2개의 메모리 엘리먼트들(108, 110)이 도 1 내지 도 3에 도시된 바와 같이 하나의 평면에서 반도체 다이(102) 상에 탑재할 때 발생할 수 있는 전기적 그리고 기계적 곤란함들을 방지할 수 있다.
[0028]제 2 메모리 디바이스(426)가 제 1 메모리 디바이스(410)의 상부 표면(412) 상에 놓이고 그리고/또는 이것에 기계적으로 연결될 수 있는데, 즉, 제 2 메모리 디바이스(426)가, 단지 제 1 메모리 디바이스(410)로부터 짧은 거리를 두고 제 1 메모리 디바이스(410)의 상부 표면(412) 위로 연장되어 있을 수 있다. 유리하게, 이러한 배열은 또한, 동일 평면 탑재 배열들에 비해 제 2 메모리 디바이스(426)와 반도체 다이(402) 사이의 전기적 연결의 길이를 감소시킨다. 선택적으로, 열 전도성일 수 있는 스페이서(430)가, 제 2 메모리 디바이스(426) 가까이에, 제 2 메모리 디바이스(426)에 의해 덮여있지 않은 제 1 메모리 디바이스(410)의 상부 표면(412)의 나머지 부분 상에 탑재될 수 있다. 스페이서(430)는, 실리콘 또는 비슷한 열적 그리고 기계적 특성들을 가진 다른 재료로 형성될 수 있고, 제 1 및 제 2 메모리 디바이스들(410, 426)을 포함하는 몰딩된 패키지에서 기계적 응력들을 균등화시킴으로써 기계적 무결성을 향상시키고 그리고/또는 열 전달을 향상시킬 수 있다.
[0029]도 5는 패키지 기판(404) 위에 탑재된 반도체 다이(502)를 포함하는 다른 실시형태를 도시하며, 반도체 다이(502)는 패키지 기판(404) 반대쪽을 향하고 있는 상부 표면(504)을 포함한다. 반도체 다이(502)는 재분배층을 포함하지 않지만 대신에 제 1 메모리 디바이스(410)의 마이크로범프들(416)과 전기 연결을 형성하기 위한 제 1 위치(506)와 인터포저(418)의 마이크로범프들(424)과의 전기 연결을 형성하기 위한 제 2 위치(508)을 갖는다. 이 실시형태의 다른 엘리먼트들은 도 4의 실시형태의 엘리먼트들과 동일하다.
[0030]도 6은, 다이의 제 1 표면이 기판을 향하고 다이의 제 2 표면이 기판의 반대쪽을 향하도록 다이를 기판에 결합시키는 블록(600), 제 1 메모리 디바이스를 다이의 제 2 표면에 결합시키는 블록(602) 및 제 2 메모리 디바이스의 적어도 제 1 부분이 제 1 메모리 디바이스와 중첩하도록 제 2 메모리 디바이스를 다이의 제 2 표면에 결합시키는 블록(604)을 포함하는 본 개시물의 실시형태에 따른 방법을 도시한다.
[0031]도 7은 본 개시의 하나 이상의 실시예들이 유리하게 활용될 수 있는 예시적인 무선 통신 시스템(700)을 도시한다. 예시의 목적으로, 도 7은 세 개의 원격 유닛들(720, 730 및 750) 및 두 개의 기지국들(740)을 도시한다. 종래의 무선 통신 시스템들이 더 많은 원격 유닛들과 기지국들을 가질 수 있다는 것이 인식될 것이다. 원격 유닛(720, 730 및 750)은 집적 회로 또는 다른 반도체 디바이스들(725, 735 및 755)(본원에 개시된 베르누이 시퀀스 생성기들을 포함함)을 포함하며, 이들은 이하에서 추가로 논의되는 본 개시의 실시예들 중 하나이다. 도 7은 2개의 기지국들(740)로부터 원격 유닛(720, 730 및 750)으로의 순방향 링크 신호들(780), 및 원격 유닛들(720, 730 및 750)로부터 2개의 기지국들(740)로의 역방향 링크 신호들(790)을 도시한다.
[0032]도 7에서, 원격 유닛(720)은 이동 전화로 도시되며, 원격 유닛(730)은 포터블 컴퓨터로 표시되며, 원격 유닛(750)은 무선 로컬 루프 시스템에서 고정 위치 원격 유닛으로 도시된다. 예를 들면, 원격 유닛들은 통신 디바이스, 모바일 폰, 핸드-헬드 개인 휴대 통신 시스템(PCS) 유닛, 휴대용 데이터 유닛, 이를테면, 개인 디지털 또는 개인 휴대 정보 단말기(PDA),(GPS 가능 디바이스들과 같은) 네비게이션 디바이스, 셋탑 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 고정 위치 데이터 유닛, 이를테면, 검침 장비, 또는 데이터 또는 컴퓨터 명령을 저장 또는 리트리브하는 임의의 다른 디바이스, 또는 이들의 임의의 조합 중 임의의 하나 또는 이들의 조합일 수 있다. 도 7이 본 개시의 교시들에 따른 원격 유닛들을 도시하지만, 본 개시는 이러한 예시적으로 도시된 유닛들에 한정되지 않는다. 본 개시의 실시예들은 테스트 및 특성화를 위한 메모리 및 온칩(on-chip) 회로를 포함하는 액티브 집적 회로를 갖는 임의의 디바이스에서 적절하게 활용될 수 있다.
[0033]당업자는, 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 이용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 전술한 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장 또는 입자들, 광학장 또는 입자들, 또는 이들의 임의의 조합으로 표현될 수 있다.
[0034]또한, 본원에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들은, 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합으로 구현될 수 있다는 것을 당업자는 이해할 것이다. 하드웨어와 소프트웨어의 이러한 상호 교환 가능성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 이들의 기능성의 관점에서 일반적으로 상술되었다. 이러한 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 전체 시스템에 부과된 특정 애플리케이션 및 설계 제약들에 의존한다. 당업자는 각각의 특정 애플리케이션마다 다양한 방식들로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정은 본 발명의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다.
[0035]본원에 개시된 실시예들과 관련하여 설명된 방법들, 시퀀스들 및/또는 알고리즘들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이 둘의 조합으로 직접 구현될 수 있다. 소프트웨어 모듈은, RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 공지된 저장 매체의 임의의 다른 형태에 상주할 수 있다. 예시적인 저장 매체는 프로세서에 결합되어, 프로세서는 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.
[0036]따라서, 본 발명의 실시예는 반도체 디바이스를 형성하기 위한 방법을 구현하는 컴퓨터 판독 가능 매체를 포함할 수 있다. 따라서, 본 발명은 도시된 예들에 한정되지 않으며, 본 명세서에 설명된 기능을 수행하기 위한 임의의 수단은 본 발명의 실시예들에 포함된다.
[0037]전술한 개시는 본 발명의 예시적인 실시예들을 나타내지만, 첨부된 청구항들에 의해 정의된 본 발명의 범위를 벗어나지 않고, 다양한 변경 및 수정이 본 명세서에서 이루어질 수 있다는 것을 주목해야 한다. 본 명세서에 기재된 본 발명의 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들이 임의의 특정 순서로 수행될 필요는 없다. 또한, 본 발명의 엘리먼트들이 단수로 설명되거나 청구될 수 있지만, 단수에 대한 제한이 명시적으로 언급되지 않는 한 복수가 고려된다.

Claims (24)

  1. 반도체 디바이스로서,
    기판에 결합된 다이;
    상기 기판의 반대쪽을 향하는 상기 다이의 표면에 결합된 제 1 메모리 디바이스;
    상기 기판의 반대쪽을 향하는 상기 다이의 표면과 제 2 메모리 디바이스 사이에 결합된 커플링 디바이스 ―상기 제 2 메모리 디바이스는 상기 제 1 메모리 디바이스와 적어도 부분적으로 중첩함―; 및
    상기 다이와 상기 제 1 메모리 디바이스 및 상기 커플링 디바이스 사이에 있는 재분배층을 포함하고,
    상기 재분배층은 상기 제 1 메모리 디바이스와 상기 커플링 디바이스의 결합을 가능하게 하는, 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 제 1 메모리 디바이스 또는 상기 제 2 메모리 디바이스 중 적어도 하나는 DRAM인, 반도체 디바이스.
  3. 제 1 항에 있어서,
    상기 제 1 메모리 디바이스 또는 상기 제 2 메모리 디바이스 중 적어도 하나는: 랜덤 액세스 메모리(RAM), 정적 RAM(SRAM), 페이즈-변경 RAM(PRAM), 및 자기 RAM(MRAM)으로 이루어진 그룹으로부터 선택되는, 반도체 디바이스.
  4. 제 1 항에 있어서,
    상기 커플링 디바이스는 인터포저(interposer) 또는 스페이서인, 반도체 디바이스.
  5. 제 1 항에 있어서,
    상기 다이는, 상기 다이를 상기 재분배층에 전기적으로 결합시키는 단일 인터페이스를 갖는, 반도체 디바이스.
  6. 제 1 항에 있어서,
    상기 제 2 메모리 디바이스에 가까이 있고 상기 제 1 메모리 디바이스의 나머지 부분에 실질적으로 중첩하는 열 전도성 스페이서를 더 포함하는, 반도체 디바이스.
  7. 제 1 항에 있어서,
    상기 커플링 디바이스는, 상기 제 1 메모리 디바이스와 실질적으로 동일한 높이를 갖는, 반도체 디바이스.
  8. 제 1 항의 반도체 디바이스를 포함하는, 셋탑 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택되는, 디바이스.
  9. 반도체 디바이스로서,
    기판 상에 탑재된 다이 ―상기 다이는 상기 기판을 향하는 제 1 표면과 상기 기판의 반대쪽을 향하는 제 2 표면을 가짐―;
    상기 다이의 상기 제 2 표면 상에 탑재된 제 1 메모리 디바이스;
    상기 다이의 상기 제 2 표면 상에 탑재된 커플링 디바이스; 및
    적어도 부분적으로 상기 제 1 메모리 디바이스 위에 놓이고 그리고 적어도 부분적으로 상기 커플링 디바이스 위에 놓이는 제 2 메모리 디바이스를 포함하고,
    상기 제 2 메모리 디바이스는 상기 커플링 디바이스에 의해 상기 다이에 전기적으로 결합되는, 반도체 디바이스.
  10. 제 9 항에 있어서,
    상기 커플링 디바이스는 상기 제 2 표면 상에서 상기 제 1 메모리 디바이스 가까이에 있는, 반도체 디바이스.
  11. 제 9 항에 있어서,
    상기 제 1 메모리 디바이스 또는 상기 제 2 메모리 디바이스 중 적어도 하나는 DRAM인, 반도체 디바이스.
  12. 제 9 항에 있어서,
    상기 커플링 디바이스는 인터포저 또는 스페이서인, 반도체 디바이스.
  13. 제 9 항에 있어서,
    상기 다이와 상기 제 1 메모리 디바이스 사이에 재분배층을 더 포함하고,
    상기 재분배층은 상기 제 1 메모리 디바이스와 상기 제 2 메모리 디바이스를 상기 다이에 결합시키는 것을 가능하게 하는, 반도체 디바이스.
  14. 제 9 항에 있어서,
    상기 커플링 디바이스는 상기 제 1 메모리 디바이스와 실질적으로 동일한 높이를 갖는, 반도체 디바이스.
  15. 제 9 항의 반도체 디바이스를 포함하는, 셋탑 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 개인 휴대 정보 단말기(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 이루어진 그룹으로부터 선택되는, 디바이스.
  16. 반도체 디바이스로서,
    기판 상에 탑재된 다이 ―상기 다이는 상기 기판을 향하는 제 1 표면과 상기 기판의 반대쪽을 향하는 제 2 표면을 가짐―;
    상기 다이의 상기 제 2 표면 상에 탑재된 제 1 메모리 디바이스;
    제 2 메모리 디바이스;
    상기 제 2 메모리 디바이스가 상기 제 1 메모리 디바이스와 적어도 부분적으로 중첩되고 그리고 상기 제 2 메모리 디바이스를 상기 다이에 전기적으로 결합시키도록 상기 제 2 메모리 디바이스를 상기 다이의 상기 제 2 표면에 탑재시키기 위한 탑재 수단; 및
    상기 다이와 상기 제 1 메모리 디바이스 및 상기 탑재 수단 사이에 있는 재분배층을 포함하고,
    상기 재분배층은 상기 제 1 메모리 디바이스와 상기 탑재 수단의 결합을 가능하게 하는, 반도체 디바이스.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020157024061A 2013-02-13 2014-04-25 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법 KR101615276B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/766,218 2013-02-13
US13/766,218 US9041220B2 (en) 2013-02-13 2013-02-13 Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device
PCT/US2014/016081 WO2014127032A1 (en) 2013-02-13 2014-02-12 Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020167010067A Division KR102016010B1 (ko) 2013-02-13 2014-04-25 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법

Publications (2)

Publication Number Publication Date
KR20160009011A KR20160009011A (ko) 2016-01-25
KR101615276B1 true KR101615276B1 (ko) 2016-04-25

Family

ID=50190787

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167010067A KR102016010B1 (ko) 2013-02-13 2014-04-25 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법
KR1020157024061A KR101615276B1 (ko) 2013-02-13 2014-04-25 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167010067A KR102016010B1 (ko) 2013-02-13 2014-04-25 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법

Country Status (6)

Country Link
US (2) US9041220B2 (ko)
EP (1) EP2956962B1 (ko)
JP (2) JP5890082B1 (ko)
KR (2) KR102016010B1 (ko)
CN (1) CN105378920B (ko)
WO (1) WO2014127032A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468103B2 (en) 2016-12-01 2019-11-05 Samsung Electronics Co., Ltd. Integrated circuit devices including separate memory cells on separate regions of individual substrate

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041220B2 (en) 2013-02-13 2015-05-26 Qualcomm Incorporated Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device
US9577025B2 (en) * 2014-01-31 2017-02-21 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device
US10492299B2 (en) * 2015-11-13 2019-11-26 Intel Corporation Electronic assembly that includes a substrate bridge
US10008395B2 (en) 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
KR102653763B1 (ko) * 2016-12-31 2024-04-03 인텔 코포레이션 보강재를 가진 전자 패키지 조립체
JP6871512B2 (ja) * 2017-04-11 2021-05-12 富士通株式会社 半導体装置及びその製造方法
TWM582287U (zh) * 2019-05-16 2019-08-11 和碩聯合科技股份有限公司 保護殼
US11107770B1 (en) * 2019-06-27 2021-08-31 Xilinx, Inc. Integrated electrical/optical interface with two-tiered packaging
KR20210072984A (ko) 2019-12-10 2021-06-18 에스케이하이닉스 주식회사 인터포즈 브리지를 포함한 서브 패키지들이 수직하게 스택된 스택 패키지
KR102589487B1 (ko) * 2020-04-04 2023-10-16 경기대학교 산학협력단 스트레처블 표시 장치 및 이의 제어 방법
WO2021251646A1 (ko) * 2020-06-12 2021-12-16 삼성전자 주식회사 복수의 상태들을 갖는 디스플레이를 포함하는 전자 장치 및 그 제어 방법
WO2022168803A1 (ja) * 2021-02-05 2022-08-11 大日本印刷株式会社 半導体パッケージ及び半導体パッケージの製造方法並びにインターポーザ群
US11894354B2 (en) * 2021-05-13 2024-02-06 Advanced Semiconductor Engineering, Inc. Optoelectronic device package and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145063A1 (en) 2003-01-29 2004-07-29 Sutherland Ivan E. Integrated circuit assembly module that supports capacitive communication between semiconductor dies
US20070069390A1 (en) 2005-09-27 2007-03-29 Chen Ben W Flash memory card

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP2004281633A (ja) * 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
US20050127490A1 (en) 2003-12-16 2005-06-16 Black Bryan P. Multi-die processor
US7361986B2 (en) 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
US7675151B1 (en) 2005-06-01 2010-03-09 Rockwell Collins, Inc. Silicon-based packaging for electronic devices
JP4828202B2 (ja) * 2005-10-20 2011-11-30 ルネサスエレクトロニクス株式会社 モジュール半導体装置
JP5559452B2 (ja) * 2006-12-20 2014-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100876889B1 (ko) * 2007-06-26 2009-01-07 주식회사 하이닉스반도체 반도체 패키지 및 이를 이용한 멀티칩 반도체 패키지
JP2009111010A (ja) * 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
JP5105417B2 (ja) * 2007-11-20 2012-12-26 スパンション エルエルシー 半導体装置及びその製造方法
US8106520B2 (en) * 2008-09-11 2012-01-31 Micron Technology, Inc. Signal delivery in stacked device
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
US8115286B2 (en) 2008-10-22 2012-02-14 Honeywell International Inc. Integrated sensor including sensing and processing die mounted on opposite sides of package substrate
KR20100134354A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
US20100314730A1 (en) 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
TWI429055B (zh) * 2010-10-07 2014-03-01 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8587088B2 (en) * 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
JP6066658B2 (ja) * 2012-10-17 2017-01-25 キヤノン株式会社 半導体装置
US9041220B2 (en) 2013-02-13 2015-05-26 Qualcomm Incorporated Semiconductor device having stacked memory elements and method of stacking memory elements on a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040145063A1 (en) 2003-01-29 2004-07-29 Sutherland Ivan E. Integrated circuit assembly module that supports capacitive communication between semiconductor dies
US20070069390A1 (en) 2005-09-27 2007-03-29 Chen Ben W Flash memory card

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468103B2 (en) 2016-12-01 2019-11-05 Samsung Electronics Co., Ltd. Integrated circuit devices including separate memory cells on separate regions of individual substrate
US10777276B2 (en) 2016-12-01 2020-09-15 Samsung Electronics Co., Ltd. Integrated circuit devices
US11482285B2 (en) 2016-12-01 2022-10-25 Samsung Electronics Co., Ltd. Integrated circuit devices and methods of manufacturing same

Also Published As

Publication number Publication date
EP2956962B1 (en) 2019-11-13
JP6161747B2 (ja) 2017-07-12
WO2014127032A9 (en) 2015-05-07
US9153461B2 (en) 2015-10-06
WO2014127032A1 (en) 2014-08-21
KR20160052738A (ko) 2016-05-12
US20140225280A1 (en) 2014-08-14
CN105378920A (zh) 2016-03-02
US9041220B2 (en) 2015-05-26
JP5890082B1 (ja) 2016-03-22
JP2016149556A (ja) 2016-08-18
US20150102509A1 (en) 2015-04-16
EP2956962A1 (en) 2015-12-23
JP2016513367A (ja) 2016-05-12
KR20160009011A (ko) 2016-01-25
KR102016010B1 (ko) 2019-08-29
CN105378920B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
KR101615276B1 (ko) 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
US9633973B2 (en) Semiconductor package
JP5759485B2 (ja) ビアの配列を提供するシステムおよび方法
TWI810380B (zh) 包括橋接晶粒的系統級封裝件
US9391009B2 (en) Semiconductor packages including heat exhaust part
US9324688B2 (en) Embedded packages having a connection joint group
US11528809B2 (en) Method for orienting solder balls on a BGA device
JP2017510077A (ja) 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
US9378793B2 (en) Integrated MRAM module
US20220399294A1 (en) Microelectronic assemblies having a hybrid bonded interposer for die-to-die fan-out scaling
US10943851B1 (en) Reconstituted wafer assembly
TW201628139A (zh) 包含內插器的半導體封裝
NL2029741B1 (en) Shield structures in microelectronic assemblies having direct bonding
US20160358891A1 (en) Opossum-die package-on-package apparatus
TW201618238A (zh) 適用於小佔用空間cpu及記憶體主機板設計的bga記憶體封裝中之晶粒堆疊技術
NL2029641B1 (en) Hermetic sealing structures in microelectronic assemblies having direct bonding
US11152333B2 (en) Semiconductor device packages with enhanced heat management and related systems
US10985136B2 (en) Microelectronic die stack having at least one rotated microelectronic die

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 4