KR101585194B1 - 규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법 - Google Patents
규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법 Download PDFInfo
- Publication number
- KR101585194B1 KR101585194B1 KR1020147009903A KR20147009903A KR101585194B1 KR 101585194 B1 KR101585194 B1 KR 101585194B1 KR 1020147009903 A KR1020147009903 A KR 1020147009903A KR 20147009903 A KR20147009903 A KR 20147009903A KR 101585194 B1 KR101585194 B1 KR 101585194B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- layer
- substrate
- silicon carbide
- carbide film
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 58
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 52
- 239000010703 silicon Substances 0.000 title claims abstract description 52
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 62
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 67
- 239000013078 crystal Substances 0.000 description 16
- 125000004429 atom Chemical group 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000859 sublimation Methods 0.000 description 4
- 230000008022 sublimation Effects 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02527—Carbon, e.g. diamond-like carbon
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
- C01B32/184—Preparation
-
- C—CHEMISTRY; METALLURGY
- C01—INORGANIC CHEMISTRY
- C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
- C01B32/00—Carbon; Compounds thereof
- C01B32/15—Nano-sized carbon materials
- C01B32/182—Graphene
- C01B32/184—Preparation
- C01B32/188—Preparation by epitaxial growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Carbon And Carbon Compounds (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 규소층(101)을 포함하는 기판(100)의 표면 위에 그래핀층(105)을 형성하는 방법에 관한 것으로서, 상기 방법은 상기 규소층의 자유 표면 위에 탄화규소 막(103)을 형성하는 단계(1) 및 상기 탄화규소 막의 원자들의 적어도 제1 어레이의 상기 규소가 승화될 때까지 상기 기판을 점진적으로 가열하여, 상기 탄화규소 막 위에 그래핀층을 형성하는 단계를 차례로 포함한다. 본 발명에 따르면, 단차형인 자유 표면을 갖는 규소층이 사용된다.
Description
본 발명은 규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법에 관한 것이다.
본 출원에서, 종래의 계단(staircase) 관련 기술 용어가 사용될 것이며, 디딤판(thread)은 발이 놓이는 표면이고, 챌판(riser)은 2개의 디딤판들 사이에서 연장되는 표면이며, 디딤판의 디딤면(run)은 챌판에서 챌판까지의 디딤판의 깊이이며, 단차 챌면(step rise)은 디딤판에서 디딤판까지의 챌판의 높이이다.
그래파이트는 탄소 원자에 의해 형성된 육각환(hexagonal ring)들의 평면들의 스택으로 이루어진 결정 구조를 갖는 탄소의 동소체이며, 상기 환들의 평면은 그래핀이라고 불리운다.
본 출원에서, 용어 "그래핀층"은 환들의 단일 평면 및 환들의 각 평면이 스택에서 환들의 다른 평면들에 대하여 방향 전환된(turned) 환들의 다수의 평면들의 스택 모두를 의미하는 것으로 이해될 것이다. 구체적으로, 후자의 경우, 환들의 각 평면(그래핀)은 환들의 다른 평면과 독립적인 특성을 가지며, 이에 의해 환들의 각 평면이 환들의 다른 평면과 실질적으로 동일한 물성을 갖는 그래파이트 블록으로부터 그래핀을 구별한다.
그래핀은 뛰어난 전자 특성을 가져서 전자공학의 분야에 대변혁을 일으킬 수 있었다. 그러나, 그래핀은 분리하기가 어려운 물질이다. 따라서, 지난 몇 년 동안, 많은 연구 프로젝트가 그래핀의 전자 특성을 이해하고 이러한 물질을 제조하기 위한 시도 중에 실행되었다.
현재, 2가지 주요 방법이 그래핀층을 제조하기 위해 사용된다.
첫 번째 방법은 박리 방법(exfoliation process)이라고 불리며, 접착성 테이프를 사용하여 벌크 그래파이트 기판으로부터 얇은 스트립을 샘플링(sampling)하는 것이다. 이러한 조작은 상기 스트립에 대해 재차 수행되어 샘플링됨으로써 새로운 더 얇은 스트립을 얻는다. 이러한 방법은 원자들의 단일층, 즉 그래핀층의 샘플이 얻어질 때까지 반복된다.
그러나, 이러한 방법은 산업적 관점에서 실행하기가 어려운 것으로 증명되었다.
두 번째 방법은 탄화규소 기판의 표면 위에 그래핀층을 형성하는 것이다. 상기 기판은 상기 기판의 원자들의 적어도 제1 격자 어레이(lattice-array)에서 규소가 승화할 때까지 점진적으로 가열되어 상기 기판의 자유 표면 위에 그래핀층을 형성한다.
그러나, 이러한 방법은 탄화규소 기판이 매우 높은 가격표가 딸려 있기 때문에 실행하는데 비용이 매우 많이 드는 것으로 증명되었다.
최근, 상술한 두 방법에 비해 개선된 세 번째 방법이 개발되었다. 이러한 세 번째 방법은 규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 것이고, 상기 규소층의 자유 표면 위에 탄화규소 막을 형성하는 단계; 및 상기 탄화규소 막의 원자들의 적어도 제1 격자 어레이에서 규소가 승화할 때까지 상기 기판을 점진적으로 가열하여, 상기 탄화규소 막 위에 그래핀층을 형성하는 단계를 차례로 포함한다.
탄화규소 막을 형성하는 단계는 "타이(tie)"층이 형성되도록 하여, 그래핀의 형성을 가능하게 한다. 이러한 유형의 기판을 사용하는 것은 규소 기판 또는 규소층을 포함하는 기판이 탄화규소 기판보다 훨씬 저렴하기 때문에 이러한 그래핀층의 제조 비용을 크게 감소시킨다.
그러나, 이러한 방법으로 형성된 그래핀층은 많은 크랙을 포함한다는 사실이 발견되었다. 도 1a 및 1b는 상술한 상기 세 번째 방법을 사용하여 형성된 그래핀층의 일부분의 사진이며, 도 1b는 도 1a의 지역 Ⅰ을 확대한 것이다. 도 4a 및 4b는 각각 도 1a 및 도 1b에 도시된 사진을 개략적으로 재현한 도면이다. 도 1a, 1b, 4a, 4b를 참조하면, 크랙을 명백히 볼 수 있다.
고품질의 그래핀층을 얻기 위하여, 상기 그래핀층은 이후 크랙에 의해 한정된 다양한 조각으로 명확하게 분리된다. 따라서, 단지 직경이 약 5 내지 10 마이크론인 작은 그래핀 조각들이 이러한 방법을 사용하여 형성될 수 있다.
아르곤의 제어 흐름(controlled flow) 하에 상기 기판을 가열함으로써 상기 세 번째 방법을 개선하는 것이 제안되었다.
본 발명자들은 이것이 크랙이 형성되는 것을 방지하지 못함을 발견하였다.
본 발명의 목적은 규소층 및 상기 규소층 위에 배치된 탄화규소 막을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법을 제공하는 것으로, 이러한 방법은 선행 기술 방법으로 가능했었던 것보다 더 고품질의 그래핀층이 얻어지도록 한다.
이러한 목적을 위해, 규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법이 제공되며, 상기 방법은
상기 규소층의 자유 표면 위에 탄화규소 막을 형성하는 단계; 및
상기 탄화규소 막의 원자들의 적어도 제1 격자 어레이에서 상기 규소가 승화할 때까지 상기 기판을 점진적으로 가열하여, 상기 탄화규소 막 위에 그래핀층을 형성하는 단계를 차례로 포함한다.
본 발명에 따르면, 단차형 자유 표면(stepped free surface)을 갖는 규소층이 사용된다.
놀랍게도, 단차형 규소층은 훨씬 더 높은 결정 및 훨씬 더 우수한 전자 품질의 탄화규소 막이 형성되도록 한다.
도 2a 및 도 2b는 제1 결정 방향(도 2a) 및 제2 결정 방향(도 2b)에서의, 상기 세 번째 선행 기술 방법에 의해 제조된 탄화규소 막의 일부분의 사진이다. 도 5a 및 5b는 각각 도 2a 및 2b에 도시된 사진을 개략적으로 재현한 도면이다. 도 2c 및 도 2d는 제1 결정 방향(도 2c) 및 제2 결정 방향(도 2d)에서의, 본 발명에 따른 방법에 의해 제조된 탄화규소 막의 일부분의 사진이다. 도 5c 및 5d는 각각 도 2c 및 도 2d에 나타낸 사진을 개략적으로 재현한 도면이다. 띠라서, 도 2a 내지 도 2d 및 5a 내지 도 5d를 참조하면, 본 발명의 방법에 의해 얻어진 탄화규소 막이 선행 기술의 탄화규소 막보다 훨씬 더 균일한 결정 구조를 갖는 것을 볼 수 있다.
본 발명자들은 탄화규소 막으로부터 형성된 그래핀이 특히 탄화규소 막의 품질, 및 특히 탄화규소 막의 자유 표면의 품질에 민감하다는 것을 발견하였다. 따라서, 단차형 규소층은 훨씬 더 고품질의 탄화규소 막이 형성되도록 하여, 이에 의해 훨씬 더 고품질의 그래핀이 얻어지도록 한다.
보다 정확하게는, 본 발명자들은 선행 기술 방법에 의해 형성된 그래핀층에서 관찰된 크랙은 적어도 부분적으로 기판 때문이라는 것을 발견하였다. 구체적으로, 상기 기판이 상기 탄화규소 막에서 규소가 승화할 때까지 가열되는 경우, 상기 기판의 규소 원자도 탄화규소 막의 표면에서 승화하고 상기 기판 및 상기 탄화규소 막으로 상기 기판 및 상기 막의 결정 결함(예를 들면 안티 사이트(anti-site) 결함)을 통해 상기 기판 및 상기 탄화규소 막 안으로 분산되는 경향이 있다는 것이 증명되었다. 결정 구조에서, 사이트(site)는 소정의 성분에 의해 점령된다는 것이 상기될 것이다. 상기 사이트가 다른 성분의 원자에 의해 점령되는 경우, 안티 사이트 결함이 존재한다고 일컬어진다.
상기 탄화규소 막에서, 그리고 특히 상기 막과 상기 기판 사이의 계면에서의 고유의 기계적 변형 때문에, 이러한 기판 규소 원자의 강제 승화(forced sublimation)가 상기 기판을 냉각하는 동안 형성된 그래핀에 크랙이 나타나도록 한다.
따라서, 상기 탄화규소 막의 결함의 수가 적을수록, 상기 기판으로부터 상기 탄화규소 막으로 확산될 규소 원자의 수가 적다. 따라서, 탄화규소 막의 결정 품질을 제어함으로써 크랙의 출현을 제한하는 것이 가능하다.
본 발명에 따르면, 단차형 규소층은 훨씬 더 고품질의 탄화규소 막이 형성되도록 한다. 예를 들면, 상기 탄화규소 막은 훨씬 적은 수의 안티사이트 결함을 포함하거나, 전혀 포함하지 않는다. 따라서, 상기 그래핀층에서 크랙의 출현이 방지되고, 이에 의해 훨씬 더 고품질의 그래핀이 얻어지도록 한다.
따라서 실시예에 의하여, 본 발명자들은 수 제곱 센티미터(cm2) 크기의 그래핀층을 얻을 수 있었다. 상기 방법은 산업적으로 말하면, 고속 탄소계 전자 기술이 더욱 매력적이 되도록 한다. 따라서, 그래핀은 탄소계 전자 부품에 대한 이상적인 플랫폼(platform)으로서 사용될 수 있다.
유리하게는, 상기 방법은 큰 그래핀층 조각이 규소층 또는 탄화규소 막의 결정 구조와 독립적이거나, 또는 규소층의 자유 표면이 배향되는 것과 관련하여 상기 규소층의 결정 구조의 방향과 독립적으로 형성되도록 한다.
본 발명은, 상술된 도 1a, 1b, 4a, 4b, 2a, 2b, 2c, 2d, 5a, 5b, 5c 및 5d를 제외하고는, 도 3이 본 발명에 따른 방법의 다양한 단계를 개략적으로 도시하는 첨부된 도면을 참조하여, 본 발명의 특정 비제한적인 구현예의 하기의 설명을 고려하여 더 잘 이해될 수 있을 것이다.
도 3을 참조하면, 본 발명의 방법의 제1 단계(1)는 규소층(101)을 포함하는 기판(100)을 사용하는 것이다. 본 발명에 따르면, 챌판들(104)에 의해 분리된 디딤판들(102)을 포함하는 단차형 자유 표면을 갖는 규소층(101)이 사용된다.
제2 단계(2)에서, 탄화규소 막(103)이 규소층(101)의 자유 표면 위에 형성된다(도 3이 더 쉽게 이해되도록 하기 위해 도 3에서 탄화규소 막의 두께가 과장되어 있음). 규소층(101)이 단차형이라는 사실이 규소층의 표면 위에 탄화규소 막을 형성하기 위해 사용되는 종래의 방법이 변경되어야 한다는 것을 의미하지는 않는다. 예를 들면, 화학 기상 증착법, 분자선 에피택시(molecular beam epitaxy), 기상 에피택시(vapor phase epitaxy) 등에 의해 이러한 탄화규소 막을 형성하는 것이 알려져 있다.
규소층(101)의 자유 표면은 단차형이기 때문에, 이에 따라 형성된 탄화규소 막(103)도 단차형이고 챌판들(107)에 의해 분리된 디딤판들(106)을 포함한다.
놀랍게도, 탄화규소 막(103)의 품질은 단차가 없는 기판 위에 형성된 탄화규소 막의 품질과 비교해 볼 때 향상된다.
제3 단계(3)에서, 기판(100)은 기상 규소의 제어 흐름 (점선으로 표시됨) 하에서 예열된다. 따라서, 탄화규소 막(103)의 자유 표면은 규소 원자로 포화되고, 이에 의하여, 하기에 설명된 바와 같이, 제4 단계(4)에서, 기판(100)이 가열되는 경우 탄화규소 중의 규소의 승화를 지연시킨다.
이러한 제3 단계(3) 때문에, 탄화규소 막(103)의 규소 원자가 승화되기 시작하는 순간을 제어하는 것이 가능하고, 이에 의해 상기 승화가 더 잘 제어되고 더욱 고품질의 최종 그래핀층이 얻어지도록 한다.
제4 단계(4)에서, 기판(100)은 탄화규소 막(103)의 원자들의 적어도 제1 격자 어레이에서 규소가 승화될 때까지 점진적으로 증가하는 가열 온도에 의해 가열된다.
기판(100)이 점진적으로 가열되면, 이후 더 높은 농도의 탄소 원자를 포함하는 지역이 탄화규소 막(103)의 표면 위에 형성되며, 탄소 원자들은 저절로 자신들을 그래핀의 결정 구조인 결정 구조 내로 배열시킨다. 따라서, 그래핀층(105)은 탄화규소 막(103)의 적어도 일부의 열적 어닐링(thermal annealing)에 의해 탄화규소 막 위에 형성된다.
바람직한 일 구현예에 따르면, 규소층(101)의 챌판들(104)은 실질적으로 동일한 챌면들(h)을 가지며, 규소층(101)의 디딤판들(102)은 실질적으로 동일한 디딤면들(g)을 갖는다.
유리하게는, 이후 규소층의 자유 표면은 더 고품질의 탄화규소 막(103), 및 이에 따라 더 고품질의 그래핀층(105)의 형성을 훨씬 더 잘 촉진할 수 있다.
바람직한 일 구현예에 따르면, 규소층(101)의 각각의 챌판(104)은 규소층(101)의 2개의 인접한 디딤판들(102)과 실질적으로 수직으로 연장된다.
바람직하게는, 규소층(101)의 각각의 디딤판(102)은 실질적으로 평평하게(flat), 즉 기판(100)이 놓이는 홀더(S)와 실질적으로 평행하게 연장된다.
유리하게는, 이후 규소층(101)의 자유 표면은 더 고품질의 그래핀층의 형성을 더 잘 촉진할 수 있다.
바람직하게는, 제4 단계(4)에서, 기판(100)은 불활성 기체의 제어 흐름 하에서 가열된다. 바람직하게는, 상기 불활성 기체는 질소(실선으로 표시됨)이다.
질소의 제어 흐름 하에서의 가열은 규소 원자의 승화가 더 잘 제어되도록 하고 더 고품질의 최종 그래핀층이 얻어지도록 한다는 것이 밝혀졌다.
본 발명의 방법의 일 특정 실시예가 이제 설명될 것이다. 물론, 이러한 실시예는 비제한적이다.
제1 단계(1)에서, 입방 결정 구조를 갖는 규소층(101), 및 실질적으로 동일한 디딤판들(102)과 챌판들(104)을 포함하는 단차형 자유 표면이 사용되고, 각각의 챌판(104)은 2개의 인접한 디딤판들(102)과 실질적으로 수직으로 연장된다. 더욱이, 각각의 디딤판(102)은 실질적으로 평평하게 연장된다. 챌판들(104)은 2 내지 3Å으로 구성된 챌면(h)을 갖고, 디딤판들(102)은 35 내지 40Å으로 구성된 디딤면을 갖는다.
제2 단계(2)에서, 탄화규소 막(103)은 규소층(101) 위에 형성된다. 바람직하게는, 탄화규소 막(103)은 3C 결정 구조를 갖도록 하는 방식으로 형성된다.
중간 단계에서, 기판(100)은 초고진공 조건하에서 수 시간 동안 600℃까지 가열된다. 알려진 바와 같이, 이러한 단계는 상기 층이 탈가스되도록 하고, 이에 의해 물 분자들 또는 상기 탄화규소 막 위에 흡착된 분자들을 상기 층으로부터 제거하여, 상기 막의 품질을 향상시킨다.
제3 단계(3)에서, 기판(101)은 1분당 10 내지 15개의 단일층(monolayer)으로 설정된 기상 규소의 제어 흐름 하에서, 가열 온도를 700℃까지 상승시킴으로써 예열된다.
다음으로, 제4 단계(4)에서, 기판(100)은 1×10-5 mmHg의 압력의 질소의 제어 흐름 하에서 가열 온도를 700℃에서 1300℃까지 증가시킴으로써 가열되어 그래핀층(105)을 얻는다.
본 발명은 단지 기술된 것에 한정되지 않지만, 이와 대조적로 특허청구범위에 의해 한정된 범위 내에 속하는 임의의 변형을 포괄한다.
특히, 본 발명에 따른 방법은 가능하게는 기판(100)이 기상 규소의 제어 흐름 하에서 예열되는 제3 단계(3)를 포함하지 않을 것이다. 대신에 제3 단계(3)에서, 상기 기판은 가능하게는 기상 규소의 제어 흐름이 아닌 불활성 기체, 예를 들면, 질소의 제어 흐름 하에서 예열될 것이다. 변형물로서, 제3 단계(3)에서, 상기 기판은 가능하게는 기상 규소의 제어 흐름 및 불활성 기체의 제어 흐름 모두 하에서 예열될 것이다.
제4 단계(4)에서, 불활성 기체의 제어 흐름은 가능하게는 가열되는 동안 기판(100) 위로 흐르지 않을 것이다. 기판(100)은 가능하게는 질소 이외의 불활성 기체, 예를 들면, 아르곤의 제어 흐름 하에서 가열될 것이다.
기술된 실시예에서 상술한 바와 같이, 본 발명에 따른 방법은 가능하게는 다양한 방식으로 탄화규소 막(103)을 처리하기 위해, 탄화규소 막을 형성하는 제2 단계(2) 및 그래핀층(105)을 형성하는 제4 단계(4) 사이에 다양한 중간 단계를 포함할 것이다. 다시 한 번 말하면, 탄화규소 막으로부터 형성된 그래핀은 탄화규소 막의 표면의 품질에 특히 민감하다. 탄화규소 막(103)의 결정 품질이 더 우수할수록, 얻어진 그래핀층(105)의 품질이 더 우수할 것인데, 그 이유는 이 경우 그래핀층이 특히 적은 수의 크랙을 포함하거나, 전혀 포함하지 않고 더 적은 결정 결함을 포함할 것이기 때문이다. 예를 들면, 탄화규소 막(103)은 가능하게는 화학적 처리, 예를 들면 습식 에칭(자유 표면의 습식 에칭)에 처해지거나, 또는 심지어 수소 하에서 어닐링될 것이다.
기술된 실시예는 비제한적이다. 따라서, 규소층(101)의 단차형 자유 표면 또는 이의 결정 구조의 크기가 가능하게는 형성하고자 하는 그래핀층(105)의 특성을 제어하기 위해 사용될 것이다. 또한, 기판(100)의 가열 온도 및 가열이 수행되는 압력은 가능하게는 그래핀층(105)의 형성을 제어하기 위해 사용될 것이다.
예를 들면, 상기 기판은 가능하게는 제3 단계(3) 및 제4 단계(4)에서 다른 온도로 가열될 것이다. 바람직하게는, 이러한 제4 단계(4)에서, 기판(100)은 1200 ℃ 내지 1400℃로 구성된 온도까지 가열될 것이다. 또한 이러한 제4 단계에서, 1×10-5 mmHg 이외의 압력 하에서 기판(100)을 가열하는 것이 가능할 것이다. 구체적으로, 선택된 압력은 가능하게는 약 대기압 내지 약 1×10-7 mmHg 사이의 압력일 것이다.
Claims (8)
- 규소층(101)을 포함하는 기판(100)의 표면 위에 그래핀층(105)을 형성하는 방법으로서, 상기 방법은
상기 규소층의 자유 표면 위에 탄화규소 막(103)을 형성하는 단계; 및
상기 탄화규소 막의 원자들의 적어도 제1 격자 어레이(lattice-array)에서 상기 규소가 승화될 때까지 상기 기판을 점진적으로 가열하여, 상기 탄화규소 막 위에 그래핀층을 형성하는 단계를 차례로 포함하며,
단차형 자유 표면(stepped free surface)을 갖는 규소층이 사용되고, 상기 탄화규소 막(103)의 원자들의 적어도 제1 격자 어레이에서 상기 규소가 승화될 때까지 상기 기판을 가열하기 전에, 기상 규소의 제어 흐름 하에서 상기 기판(100)을 예열하는 사전 단계를 포함하는 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 단차형 자유 표면은 실질적으로 동일한 챌면들(rises; h)을 갖는 챌판들(risers; 104)에 의해 분리된 디딤판들(threads; 102)을 포함하며, 상기 디딤판들은 실질적으로 동일한 디딤면들(runs; g)을 갖는 방법. - 제1항에 있어서,
상기 단차형 자유 표면은 챌판들(104)에 의해 분리된 디딤판들(102)을 포함하고, 상기 챌판들은 2개의 인접한 디딤판들과 실질적으로 수직으로 연장되는 방법. - 제1항에 있어서,
상기 단차형 자유 표면은 챌판들(104)에 의해 분리된 디딤판들(102)을 포함하고, 각각의 디딤판은 기판이 놓이는 홀더(S)와 실질적으로 평행하게 연장되는 방법. - 제1항에 있어서,
상기 단차형 자유 표면은 2 내지 3Å으로 구성된 챌면(h)을 갖는 챌판들(104)에 의해 분리된 디딤판들(102)을 포함하고, 상기 디딤판들(102)은 35 내지 40Å으로 구성된 디딤면(g)을 갖는 방법. - 제1항에 있어서,
상기 기판(100)이 불활성 기체의 제어 흐름(controlled flow) 하에서 가열되는 방법. - 제6항에 있어서,
상기 불활성 기체는 질소인 방법. - 삭제
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1158818 | 2011-09-30 | ||
FR1158818A FR2980786B1 (fr) | 2011-09-30 | 2011-09-30 | Procede de formation d'une couche de graphene a la surface d'un substrat comprenant une couche de silicium |
PCT/EP2012/069232 WO2013045641A1 (fr) | 2011-09-30 | 2012-09-28 | Procédé de formation d'une couche de graphène à la surface d'un substrat comprenant une couche de silicium |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140069156A KR20140069156A (ko) | 2014-06-09 |
KR101585194B1 true KR101585194B1 (ko) | 2016-01-13 |
Family
ID=46924485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020147009903A KR101585194B1 (ko) | 2011-09-30 | 2012-09-28 | 규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9053933B2 (ko) |
EP (1) | EP2760786B1 (ko) |
JP (1) | JP5844909B2 (ko) |
KR (1) | KR101585194B1 (ko) |
CN (1) | CN103842291B (ko) |
FR (1) | FR2980786B1 (ko) |
WO (1) | WO2013045641A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190033418A (ko) * | 2017-09-21 | 2019-03-29 | 코리아바큠테크(주) | 박막 형성 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3116151A1 (fr) * | 2020-11-10 | 2022-05-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’une structure de piegeage d’un substrat utile |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3735145B2 (ja) * | 1995-09-14 | 2006-01-18 | 松下電器産業株式会社 | 炭化珪素薄膜およびその製造方法 |
JP3795145B2 (ja) * | 1996-09-04 | 2006-07-12 | 松下電器産業株式会社 | 炭化珪素の成長法 |
JP2005223215A (ja) * | 2004-02-06 | 2005-08-18 | Japan Science & Technology Agency | Si基板上への炭化珪素単結晶膜の製造方法及びそれを用いて製造される炭化珪素半導体装置 |
JP2007284311A (ja) * | 2006-04-19 | 2007-11-01 | Matsushita Electric Ind Co Ltd | カーボンナノ材料の製造方法 |
US7732859B2 (en) * | 2007-07-16 | 2010-06-08 | International Business Machines Corporation | Graphene-based transistor |
JP5137066B2 (ja) * | 2007-09-10 | 2013-02-06 | 国立大学法人福井大学 | グラフェンシートの製造方法 |
US8465799B2 (en) * | 2008-09-18 | 2013-06-18 | International Business Machines Corporation | Method for preparation of flat step-free silicon carbide surfaces |
CN101602503B (zh) * | 2009-07-20 | 2011-04-27 | 西安电子科技大学 | 4H-SiC硅面外延生长石墨烯的方法 |
US7947581B2 (en) * | 2009-08-10 | 2011-05-24 | Linde Aktiengesellschaft | Formation of graphene wafers on silicon substrates |
US8187955B2 (en) * | 2009-08-24 | 2012-05-29 | International Business Machines Corporation | Graphene growth on a carbon-containing semiconductor layer |
US8242030B2 (en) * | 2009-09-25 | 2012-08-14 | International Business Machines Corporation | Activation of graphene buffer layers on silicon carbide by ultra low temperature oxidation |
FR2952471A1 (fr) * | 2009-11-09 | 2011-05-13 | Commissariat Energie Atomique | Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul |
JP2011178630A (ja) * | 2010-03-02 | 2011-09-15 | Japan Atomic Energy Agency | グラフェンの形成方法及びグラフェンの形成装置 |
CN103097283B (zh) * | 2010-09-16 | 2014-12-10 | 格拉芬斯克公司 | 石墨烯生长工艺 |
JP5681959B2 (ja) * | 2010-12-07 | 2015-03-11 | 国立大学法人金沢大学 | グラフェン・ダイヤモンド積層体 |
-
2011
- 2011-09-30 FR FR1158818A patent/FR2980786B1/fr not_active Expired - Fee Related
-
2012
- 2012-09-28 WO PCT/EP2012/069232 patent/WO2013045641A1/fr active Application Filing
- 2012-09-28 KR KR1020147009903A patent/KR101585194B1/ko active IP Right Grant
- 2012-09-28 EP EP12762648.9A patent/EP2760786B1/fr not_active Not-in-force
- 2012-09-28 US US14/348,653 patent/US9053933B2/en not_active Expired - Fee Related
- 2012-09-28 JP JP2014532411A patent/JP5844909B2/ja not_active Expired - Fee Related
- 2012-09-28 CN CN201280047617.8A patent/CN103842291B/zh not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
M. H. Oliveira, Jr et al. Applied Physics Letters. 2011, Vol. 99, Article No. 111901 (2011.09.12.)* |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190033418A (ko) * | 2017-09-21 | 2019-03-29 | 코리아바큠테크(주) | 박막 형성 장치 |
KR101967790B1 (ko) * | 2017-09-21 | 2019-04-10 | 코리아바큠테크(주) | 박막 형성 장치 |
Also Published As
Publication number | Publication date |
---|---|
US9053933B2 (en) | 2015-06-09 |
WO2013045641A1 (fr) | 2013-04-04 |
FR2980786A1 (fr) | 2013-04-05 |
JP5844909B2 (ja) | 2016-01-20 |
CN103842291A (zh) | 2014-06-04 |
EP2760786B1 (fr) | 2018-05-02 |
EP2760786A1 (fr) | 2014-08-06 |
JP2014528895A (ja) | 2014-10-30 |
FR2980786B1 (fr) | 2013-10-25 |
CN103842291B (zh) | 2015-12-09 |
US20140242784A1 (en) | 2014-08-28 |
KR20140069156A (ko) | 2014-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhang et al. | Controlled growth of single‐crystal graphene films | |
US8142754B2 (en) | Method for synthesis of high quality graphene | |
EP2616390B1 (en) | Process for growth of graphene | |
US9689087B1 (en) | Method of making photonic crystal | |
TWI708873B (zh) | 碳化矽基板之表面處理方法 | |
US20170137962A1 (en) | Fabrication Method for Growing Single Crystal of Multi-Type Compound | |
WO2013015347A1 (ja) | 多結晶ダイヤモンドおよびその製造方法 | |
US9287359B1 (en) | Oriented bottom-up growth of armchair graphene nanoribbons on germanium | |
Yao et al. | Bottom‐Up‐Etching‐Mediated Synthesis of Large‐Scale Pure Monolayer Graphene on Cyclic‐Polishing‐Annealed Cu (111) | |
US20150225844A1 (en) | Thin graphene film formation | |
JP2015182948A (ja) | 炭化ケイ素単結晶の製造方法 | |
JP2009280431A (ja) | 炭化珪素単結晶の製造方法 | |
KR101585194B1 (ko) | 규소층을 포함하는 기판의 표면 위에 그래핀층을 형성하는 방법 | |
US9761669B1 (en) | Seed-mediated growth of patterned graphene nanoribbon arrays | |
JP2003234313A (ja) | SiC基板表面の平坦化方法 | |
KR20160067960A (ko) | 에피택셜 탄화규소 웨이퍼의 제조 방법 | |
JP5390482B2 (ja) | グラフェン及びグラファイト薄膜の作製方法、並びにグラフェン及びグラファイト薄膜基板の作製方法 | |
JP5145488B2 (ja) | サファイア単結晶基板及びその製造方法 | |
WO2009128434A1 (ja) | AlN結晶の成長方法およびAlN積層体 | |
CN113584596A (zh) | 提高碳化硅晶片平整度的退火方法 | |
JP2012171847A (ja) | グラフェン膜の製造方法 | |
CN113981528B (zh) | 碳化硅晶片的制造方法以及半导体结构 | |
Zhu et al. | Controlled Growth of Single‐Crystal Graphene Wafers on Twin‐Boundary‐Free Cu (111) Substrates | |
Robinson et al. | Graphene growth on SiC (000-1): optimization of surface preparation and growth conditions | |
JP2022062043A (ja) | ウエハの製造方法、エピタキシャルウエハの製造方法、これによって製造されたウエハ及びエピタキシャルウエハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 5 |